JP2004303841A - 半導体装置、半導体装置の製造方法およびスペーサ - Google Patents
半導体装置、半導体装置の製造方法およびスペーサ Download PDFInfo
- Publication number
- JP2004303841A JP2004303841A JP2003092939A JP2003092939A JP2004303841A JP 2004303841 A JP2004303841 A JP 2004303841A JP 2003092939 A JP2003092939 A JP 2003092939A JP 2003092939 A JP2003092939 A JP 2003092939A JP 2004303841 A JP2004303841 A JP 2004303841A
- Authority
- JP
- Japan
- Prior art keywords
- spacer
- semiconductor
- semiconductor device
- semiconductor chip
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Die Bonding (AREA)
Abstract
【解決手段】本発明の半導体装置10は、複数の半導体チップと、各半導体チップの間を介在するスペーサ1とを有する複数段の3次元実装型の半導体装置であって、スペーサ1が、シート状基材2と、少なくともその1面に設けられた接着剤層3Aとを有し、スペーサ1の半導体チップと接合する面側の面積が、下段の半導体チップのスペーサ1と接合する面側の面積よりも小さいことを特徴とする。スペーサ1が、シート状基材2と、その両面に設けられた接着剤層とを有する。複数の半導体チップが全て同サイズであり、各半導体チップが半導体基板にボンディングワイヤで導通している。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、半導体装置、半導体装置の製造方法およびスペーサに関する。
【0002】
【従来の技術】
近年、半導体装置の高機能化、高集積化を行うために、1個の半導体装置に複数の半導体チップを縦方向に組み込んだ3次元実装型のものが開発されている。
【0003】
ところで、半導体チップは回路面上に半導体基板への導通のための電極が形成されている。また、半導体チップと半導体基板との導通はワイヤボンディング法によって行われることが多く、電極の周囲には比較的広めの空間が必要となる。この空間を確保して3次元実装するため、半導体装置は上段のチップが下段のチップよりも小さいピラミッド状が考えられていた。しかし、この形状では、高集積化に限界があり、製造工程が複雑過ぎた。このため、同型の半導体チップを縦に3次元実装された半導体装置として、各半導体チップの間にスペーサを介在させて、前述の空間を確保する構造のものが提案されている。
【0004】
従来、このようなスペーサには、例えばシリコンウエハから削られた材料が用いられ、その両面にペースト状の接着剤で半導体チップに積層していた。ところが、このようなスペーサは所定のサイズにするために、ダイシングやウエハ研削のような半導体製造工程と同様の工程により作られるため、極めて煩雑であり、高コストである。
【0005】
また、積層する半導体チップの周縁部に段差を設けた半導体装置が知られている(例えば、特許文献1参照)この半導体装置であっても、その製造工程は段差を設けるという特殊な加工が必要であり、生産性の低さや高コストであるという問題点は解決されていない。
【0006】
【特許文献1】
特許第2953899号公報(特許請求の範囲)
【0007】
【発明が解決しようとする課題】
本発明の目的は、同サイズの半導体チップ同士を多段に3次元実装する際の好適な実装構造(半導体装置)および工程が簡略化された3次元実装型の半導体装置の製造方法を提供することにある。また、この3次元実装型の半導体装置に好適なスペーサを提供することにある。
【0008】
【課題を解決するための手段】
このような目的は、下記(1)〜(9)の本発明により達成される。
【0009】
(1) 複数の半導体チップと、各半導体チップの間を介在するスペーサとを有する複数段の3次元実装型の半導体装置であって、
前記スペーサが、基材と、少なくともその1面に設けられた接着剤層とを有し、
前記スペーサの前記半導体チップと接合する面側の面積が、下段の前記半導体チップの前記スペーサと接合する面側の面積よりも小さいことを特徴とする半導体装置。
【0010】
(2) 前記スペーサが、前記基材とその両面に設けられた接着剤層とを有する上記(1)に記載の半導体装置。
【0011】
(3) 前記複数の半導体チップが全て同サイズであり、各半導体チップが半導体基板にボンディングワイヤで導通している上記(1)または(2)に記載の半導体装置。
【0012】
(4) 前記スペーサの外側に位置する半導体チップの面上にボンディングワイヤ接合部が設けられている上記(3)に記載の半導体装置。
【0013】
(5) 前記スペーサの厚みが、ボンディングワイヤの高さよりも厚い上記(3)または(4)に記載の半導体装置。
【0014】
(6) 複数段の半導体チップと、各半導体チップの間を介在するスペーサとを有する3次元実装型の半導体装置の製造方法であって、
(a)外周部にボンディングワイヤ接合部を有する複数の半導体チップを準備する工程、
(b)基材と少なくともその1面に設けられた接着剤層とを有し、隣接する前記半導体チップの前記スペーサと接合する面側の面積よりも小さく、かつ前記半導体チップのボンディングワイヤ接合部の位置よりも前記半導体チップと接合する面側の面積の小さい前記スペーサを準備する工程、
(c)半導体基板に1段目の半導体チップをボンディングし、ワイヤボンディングを行う工程、
(d)前記複数の半導体チップの1個の半導体チップを上段の半導体チップとし、該上段の半導体チップと下段の半導体チップとを前記スペーサを介して接着する工程、
(e)前記半導体チップのボンディングワイヤ接合部よりワイヤボンディングで半導体基板と前記半導体チップとを導通させる工程、
の工程を含み、(a)、(b)、(c)の工程を行った後、(d)、(e)または(e)、(d)の順からなる工程を繰り返すことを特徴とする半導体装置の製造方法。
【0015】
(7) 前記スペーサが、前記基材と、その両面に設けられた接着剤層とを有する上記(6)に記載の半導体装置の製造方法。
【0016】
(8) 上記(1)ないし(5)のいずれかに記載の半導体装置に用いる3次元実装用のスペーサであって、基材と、少なくともその1面に設けられた接着剤層とを有することを特徴とするスペーサ。
【0017】
(9) 前記基材と、その両面に設けられた接着剤層とを有する上記(8)に記載のスペーサ。
【0018】
【発明の実施の形態】
以下、本発明の半導体装置、半導体装置の製造方法およびスペーサの好適な実施形態について、添付図面を参照しつつ詳細に説明する。
【0019】
図1は、本発明のスペーサの実施形態を示す断面図である。このように、本発明のスペーサ1は、シート状基材(基材)2と少なくともシート状基材2の片面に設けられた接着剤層3Aとを有することを特徴とする。
【0020】
本発明のスペーサ1に用いられるシート状基材2としては、例えば、ポリイミド、ポリエーテルスルフォン、ポリエーテルエーテルケトン、フッ素フィルム、液晶ポリマーフィルムなどの耐熱性プラスチックフィルムや、ガラスクロスなどの無機繊維からなるシート等を用いることができる。
【0021】
本発明の接着剤層3Aを構成する接着剤としては、例えば、熱硬化型接着剤、粘接着剤、熱可塑性接着剤、ホットメルト接着剤等が挙げられる。
【0022】
熱硬化型接着剤としては、例えば、エポキシ樹脂、フェノール樹脂、メラミン樹脂、尿素樹脂、ポリエステル樹脂、ウレタン樹脂、アクリル樹脂、ポリイミド樹脂、ベンゾオキサジン樹脂等およびこれらの混合物が挙げられる。特に本発明では、エポキシ樹脂、フェノール樹脂ならびにこれらの混合物が好ましく用いられる。
【0023】
エポキシ樹脂は、加熱を受けると三次元網状化し、強固な被膜を形成する性質を有する。このようなエポキシ樹脂としては、従来より公知の種々のエポキシ樹脂が用いられるが、通常は、分子量300〜2000程度のものが好ましく、特に分子量300〜500、好ましくは330〜400の常態で液状のエポキシ樹脂と、分子量400〜2500、好ましくは500〜2000の常温で固体のエポキシ樹脂とをブレンドした形で用いるのが望ましい。また、本発明において好ましく使用されるエポキシ樹脂のエポキシ当量は通常50〜5000g/eqである。このようなエポキシ樹脂としては、具体的には、ビスフェノールA、ビスフェノールF、レゾルシノール、フェニルノボラック、クレゾールノボラックなどのフェノール類のグリシジルエーテル;ブタンジオール、ポリエチレングリコール、ポリプロピレングリコールなどのアルコール類のグリシジルエーテル;フタル酸、イソフタル酸、テトラヒドロフタル酸などのカルボン酸のグリシジルエーテル;アニリンイソシアヌレートなどの窒素原子に結合した活性水素をグリシジル基で置換したグリシジル型もしくはアルキルグリシジル型のエポキシ樹脂;ビニルシクロヘキサンジエポキシド、3,4−エポキシシクロヘキシルメチル−3,4−ジシクロヘキサンカルボキシレート、2−(3,4−エポキシ)シクロヘキシル−5,5−スピロ(3,4−エポキシ)シクロヘキサン−m−ジオキサン等のように、分子内の炭素−炭素二重結合をたとえば酸化することによりエポキシが導入された、いわゆる脂環型エポキシドを挙げることができる。その他、ビフェニル骨格、ジシクロヘキサジエン骨格、ナフタレン骨格を有するエポキシ樹脂を用いることができる。
【0024】
これらの中でも、本発明では、ビスフェノール系グリシジル型エポキシ樹脂、o−クレゾールノボラック型エポキシ樹脂およびフェノールノボラック型エポキシ樹脂が好ましく用いられる。これらエポキシ樹脂は、1種単独で、または2種以上を組み合わせて用いることができる。エポキシ樹脂を用いる場合には、助剤として、熱活性型潜在性エポキシ樹脂硬化剤を併用することが好ましい。
【0025】
また、フェノール系樹脂としては、アルキルフェノール、多価フェノール、ナフトール等のフェノール類とアルデヒド類との縮合物等が特に制限されることなく用いられる。本発明において好ましく使用されるフェノール系樹脂としては、具体的には、フェノールノボラック樹脂、o−クレゾールノボラック樹脂、p−クレゾールノボラック樹脂、t−ブチルフェノールノボラック樹脂、ジシクロペンタジエンクレゾール樹脂、ポリパラビニルフェノール樹脂、ビスフェノールA型ノボラック樹脂、あるいはこれらの変性物等が用いられる。
【0026】
粘接着剤は、常温で粘着性を示し接着時に仮止め的な接着が可能であり、その後何らかの手段により凝集強さを向上させ強接着化する接着剤をいう。例えば、粘接着剤は、熱硬化性成分と、粘弾性ポリマーからなる粘着性成分とのブレンドよりなり、加熱により熱硬化性成分を硬化することにより、粘接着剤全体の凝集強さを向上させて、耐熱性を向上させるとともに強接着化が行える。
【0027】
粘接着剤に用いる熱硬化性成分としては、前述の熱硬化型接着剤に使用できる樹脂として記載されたものが同様に挙げられる。
【0028】
粘接着剤に用いる粘着性成分としては、例えば、(メタ)アクリル酸エステル共重合体、ポリエステル樹脂、ポリアミド樹脂、ウレタン樹脂、ポリビニルエステル樹脂、シリコーン樹脂、天然ゴム、合成ゴム等が挙げられる。特に、初期粘着性が良好となること、熱硬化性成分との相溶性を制御しやすいことなどの理由により、(メタ)アクリル酸エステル共重合体を選択することが好ましい。
【0029】
(メタ)アクリル酸エステルとしては、炭素数1〜18のアルキル基を有するアクリル酸またはメタクリル酸のエステルを主モノマーとした共重合体であり、必要に応じ共重合可能な他のモノマーが共重合される。共重合可能な他のモノマーとしては、アクリル酸、メタクリル酸、イタコン酸などのカルボキシル基含有モノマー、2−ヒドロキシエチル(メタ)アクリレート、2−ヒドロキシプロピル(メタ)アクリレートなどのヒドロキシル基含有(メタ)アクリレート、グリシジル(メタ)アクリレート等のグリシジル基含有モノマー、蟻酸ビニル、酢酸ビニル、スチレン等が挙げられる。
【0030】
(メタ)アクリル酸エステル共重合体の重量平均分子量(Mw)は、好ましくは100,000〜2,000,000であり、より好ましくは200,000〜1,000,000である。
【0031】
粘接着剤において、熱硬化性成分と粘着性成分との配合比は、熱硬化性成分100重量部に対し粘着性成分が、通常は、5〜2000重量部、好ましくは10〜100重量部である。
【0032】
熱可塑性接着剤としては、例えば、酢酸ビニル系、ポリビニルアルコール、ポリビニルブチラール、塩化ビニル系、メタクリル系、アクリル系、スチレン系、ポリエチレン系、ポリプロピレン系、ポリアミド系、セルロース系、イソブチレン系、ビニルエーテル系、ポリイミド系等の接着剤およびこれらの混合物が挙げられる。
【0033】
ホットメルト型接着剤としては、例えば、ポリエチレン系、エチレン・酢酸ビニル共重合体系、エチレン・アクリレート共重合体系、エチレン・イソブチルアクリレート共重合体系、スチレン・ブタジエン共重合体系、スチレン・イソプレン共重合体系、ポリブタジエン系、ポリイソブチレン系、アクリル酸エステル共重合体系、メタアクリル酸エステル共重合体系、ポリビニルエーテル系、ポリウレタン系、ポリアミド系等の接着剤およびこれらの混合物が挙げられる。
【0034】
本発明のスペーサ1に用いられる接着剤は、半導体装置に組み込まれるため、充分な耐熱性を有することが好ましい。従って、半導体チップをボンディングした後で加熱硬化するタイプである、熱硬化型接着剤や粘接着剤が特に好ましい。また、熱可塑性接着剤であっても、ポリイミド系の接着剤のようにボンディング時の温度条件が比較的高温に設定され、その温度よりも低い温度で化学的、熱力学的に安定であれば、充分な耐熱性を付与でき好適に使用できる。
【0035】
本発明のスペーサ1に使用されるシート状基材2および接着剤層3Aの厚みは、スペーサ1全体としての厚みが最適化されていれば特に特定されないが、スペーサ1として取り扱いが良好となるため、シート状基材2の厚みは、25〜200μmが好ましく、接着剤層3Aの厚みは10〜100μmが好ましい。
【0036】
このようなスペーサ1は、通常使用するときには、図1に示すような構成となっているが、使用するまで保管・保存する場合には、露出している接着剤層3Aの面に剥離シートが仮着され保護された状態で供給されるものが好ましい。剥離シートは、常用されているいずれの剥離シートを使用してもよく、例えば、ポリエチレン、ポリプロピレン、ポリエチレンテレフタレート等のプラスチックフィルムにシリコーン樹脂等の剥離剤で剥離処理が施されたものを用いることができる。剥離シートとしては、通常25〜100μmの厚さのものを用いることができる。
【0037】
また、本発明のスペーサ1の別の実施形態として、図4に示すようなシート状基材2の両面に接着剤層3Aが塗布された3層構造であってもよい。このような構成であれば、上段の半導体チップと下段の半導体チップとのボンディングを、スペーサ1の接着剤層3Aですべて行うことができるようになり、他の接着材料を用意する必要がなくなる。また、隣接する半導体チップ間の距離をスペーサ1のみで制御が可能となるので好ましい。
【0038】
本発明において、スペーサのサイズは半導体装置に使用する半導体チップに形成されている回路面の配置によって決定される。半導体チップの回路面上の周辺にボンディングワイヤ接合部が形成され、スペーサのサイズはその内側のサイズになるようにする。すなわち、本発明のスペーサは、半導体チップと接合する面側の面積が、下段の半導体チップのスペーサと接合する面側の面積よりも小さいことを特徴とする。スペーサを所定のサイズにするには、単にカッターやナイフで切断すればよいので、工程は極めて単純である。このため、スペーサは半導体装置の製造時にあわせて用意することもできるし、前もって大量に保管しておくこともできる。それに対して、スペーサをシリコンウエハを削って用意する場合は、製造が複雑であり、スペーサのサイズ厚さでは極めて脆質であるため長期間の保管には向かない。
【0039】
本発明の半導体装置の一例を、図2に示す。
図2に記載の半導体装置10は、半導体チップ7Aおよび7Bの2段積層した半導体装置である。1段目の半導体チップ7Aは、汎用のダイボンディング用接着剤4Aを介して半導体基板6上にボンディングされている。半導体チップ7Aは回路面上のボンディングワイヤ接合部を除く領域にスペーサ1の接着剤層3Aの面が接合されている。スペーサ1の上面には、フィルム状接着剤からなるダイボンディング用接着剤4Bを介して、第2段目の半導体チップ7Bがボンディングされている。
【0040】
半導体チップ7Aおよび7Bの回路面のボンディングワイヤ接合部からは、半導体基板6のボンディングワイヤ接合部に向かって、それぞれのボンディングワイヤが接続導通している。さらに半導体基板6上の全体がモールド樹脂11により樹脂封止され、半導体基板6の裏面には、図示しない外部電極(ハンダボールやアウターリード等)が設けられた構造をしている。
【0041】
また、本発明の半導体装置の別の例を図5に示す。
図5に記載の半導体装置10は、図2に記載の半導体装置に使用したスペーサ1を、図4に示す両面に接着剤層3Aを有するスペーサに変更したものであり、ダイボンディング接着剤4Bの使用が省略された構造をしている。
【0042】
次に、本発明の半導体装置の製造方法の一例を、図3に従って説明する。
図3(a)に示すように、まず、半導体基板6に対し第1段目となる半導体チップ7Aの裏面を対向させて、汎用のダイボンディング用接着剤4Aを使用して接合する。さらに、半導体チップ7Aと半導体基板6のそれぞれのボンディングワイヤ接合部を、ボンディングワイヤ8Aで接続導通させる。次に、図3(b)に示すように、スペーサ1の接着剤層3Aの側を半導体チップ7Aに戴置し、必要に応じて加熱硬化を行って、スペーサ1と半導体チップ7Aを接合する。スペーサ1に剥離シートが仮着されている場合は、剥離シートを剥がして接着剤層3Aを露出させ、接合を行う。
【0043】
このとき、スペーサ1は半導体チップのボンディングワイヤ接合部が配列されている領域よりも内側にのみ接合されるように、半導体チップ7Aのスペーサ1と接合する面側の面積よりも小さな形状面積に設定され、予めカットされている。また、ボンディングワイヤ接合部の領域上にボンディングワイヤ8Aが配線され、その頂点と半導体チップ7Aの上面(回路面)との間に高さHの空間が存在する。スペーサ1の厚さは、この高さHよりも大きくなるように、シート状基材2や接着剤層3Aの厚みが予め設定されたものが用意され使用される。高さHは、ワイヤボンディングに使用する装置により目的に応じて種々設定できる。
続いて、図3(c)に示すように、スペーサ1のシート状基材2側に対して、第2段目となる半導体チップ7Bの裏面を対向させて接合する。この接合にはフィルム状接着剤からなるダイボンディング用接着剤4Bが用いられ、予め半導体チップ7Bの裏面に積層してスペーサ1に圧着して接合する。その後、半導体チップ7Bと半導体基板6のそれぞれのボンディングワイヤ接合部を、ボンディングワイヤ8Bで接続導通させる。半導体チップの積層が完了したら、その全体を図2のようにモールド樹脂11で封止することにより、半導体装置10が得られる。
【0044】
なお、汎用のダイボンディング用接着剤4Aや4Bは、例えば、ペースト状の接着剤であってもよいが、図3(c)のようにフィルム状の接着剤を用いた場合は、上段の半導体チップが傾きにくくなり、また半導体装置全体の厚みを制御しやすくなるので好ましい。さらに、ダイシング・ダイボンディング兼用のフィルム状接着剤を用いた場合は、半導体ウエハからのチップ化と接着剤塗布の工程を一括して行うことができ、工程がさらに簡略化されるので好ましい。
【0045】
以上、本発明を同サイズの半導体チップを2段積層された半導体装置の製造方法に基づき説明したが、本発明はこれに限定されるものではない。
【0046】
例えば、半導体チップが4段あるいは8段のように多段に積層される半導体装置に本発明の製造方法を用いてもよいし、第1段目が異なるサイズの半導体チップが用いられ、第2段目より上の半導体チップが同サイズである半導体装置に用いてもよい。
【0047】
また、前述の説明においては、スペーサ1の接着剤層3Aは、下段の半導体チップとの接合に用いられ、上段の半導体チップの接合では、汎用のダイボンディング用接着剤が用いられたが、その反対であってもよい。
【0048】
さらに、下段の半導体チップに対してワイヤボンディングを先に行い、スペーサ1の接合を後で行ったが、その反対であってもよい。
【0049】
また、スペーサ1の接着剤層3Aが熱硬化型である場合は、各スペーサを半導体チップにボンディングした段階で、それぞれ熱硬化を行えば耐熱性が向上しているため、ワイヤボンディングの際の熱によりスペーサが脱落しにくくなる。また、加熱硬化前であってもある程度の接着力があれば、すべての半導体チップを積層した後に一括で加熱硬化を行ってもよい。その場合、樹脂封止の工程における加熱で接着剤層3Aを硬化させるようにしてもよい。
【0050】
次に、図4に示すようなシート状基材2の両面に接着剤層3Aを有するスペーサ1を用いる場合の半導体装置の製造方法について説明する。
【0051】
まず、半導体基板6に対し第1段目となる半導体チップ7Aの裏面を対向させて、汎用のダイボンディング用接着剤4Aを使用して接合する。さらに、半導体チップ7Aと半導体基板6のそれぞれのボンディングワイヤ接合部を、ボンディングワイヤ8Aで接続導通させる。次に、スペーサ1の下面側の接着剤層3Aを半導体チップ7Aに戴置し、スペーサ1と半導体チップ7Aを接合する。続いて、スペーサ1のシート状基材2側に対して、第2段目となる半導体チップ7Bの裏面を対向させて、スペーサ1の上面側の接着剤層3Aを使用して接合する。接着剤層3Aに剥離シートが仮着されている場合は、接合する側の剥離シートを剥がして接着剤層3Aを露出させた後、接合を行う。
【0052】
その後、半導体チップ7Bと半導体基板6のそれぞれのボンディングワイヤ接合部を、ボンディングワイヤ8Bで接続導通させ、半導体チップ7Bの積層が完了したら、その全体を樹脂封止することにより、半導体装置10が得られる(図5)。
【0053】
両面の接着剤層3Aがともに熱硬化型である場合は、スペーサ1の両面に半導体チップを接合した後に加熱硬化を行うか、半導体チップをすべて積層した後、一括して加熱硬化することが好ましい。
【0054】
このように本発明の半導体チップの製造方法によれば、多段に3次元実装するための工程が極めて簡略化され、製造コストを安価にすることが可能になる。
【0055】
【実施例】
(実施例1)
スペーサの接着剤の構成材料として、高分子ビスフェノール型エポキシ樹脂(ジャパンエポキシレジン社製、エピコート1010)40重量部、多官能クレゾールノボラック型エポキシ樹脂(日本化薬社製、EOCN−4600)20重量部、熱活性型潜在性硬化剤として2−フェニル−4,5−ヒドロキシメチルイミダゾール1.5重量部およびγ−グリシドプロピルトリメトキシシラン0.1重量部を混合希釈した配合物を用意した。また、シート状基材としてポリイミドフィルム(宇部興産社製、ユーピレックス50S、厚さ50μm)を用い、この片面に前記配合物を塗布乾燥してシート状基材上に厚さ25μmの熱硬化型接着剤からなる接着剤層を有する総厚75μmのスペーサ材料を作成した。なお、接着剤面には剥離処理したポリエチレンテレフタレートフィルム(38μm)を積層し、接着剤面を保護した。
その後、このスペーサ材料を抜き刃で打ち抜き、7.0mm×7.0mmのサイズのスペーサを作成した。
【0056】
ダイシング・ダイボンディング兼用のフィルム状接着剤(リンテック社製Adwill LE5003)を介して半導体ウエハから第1の半導体チップ(9.0mm×9.0mm×200μm厚)をダイシングにより作成し、第1の半導体チップの裏面にフィルム状接着剤を形成した状態でピックアップし、これを半導体基板(ポリイミドフィルム上にダイパッド部、ボンディングワイヤ接合部を設けたもの。)に対し、ボンディング(ボンディング条件:120℃、150MPa、1秒、硬化条件:160℃、60分)を行った。次に第1のチップと半導体基板のそれぞれのボンディングワイヤ接合部をワイヤボンディングし、導通させた。さらに、前述の操作で作成したスペーサを第1の半導体チップ上に載置し、120℃、150MPa、1秒の条件で熱圧着し、160℃、60分で加熱硬化した。
【0057】
続いて、第2の半導体チップをフィルム状接着剤(Adwill LE5003)を使用して第1の半導体チップと同様にして同サイズで作成し、第2の半導体チップの裏面にフィルム状接着剤を形成した状態でピックアップし、これをスペーサ上にボンディング(ボンディング条件:120℃、150MPa、1秒、硬化条件:160℃、60分)を行った。第2の半導体チップと半導体基板のそれぞれのボンディングワイヤ接合部をワイヤボンディングし、導通させた。その後、半導体チップを2段に実装した基板を、モールド樹脂を用いた高圧封止を行い、基板の裏面にハンダボール付けを行って、BGA(Ball Grid Array)型の3次元実装半導体装置を作成した。
【0058】
ここで、第1の半導体チップと第2の半導体チップのボンディングワイヤ接合部は、それぞれのチップの4周に各辺より0.5mmの位置に設けている。また第1の半導体チップに対するワイヤボンディングのワイヤの高さは、第1の半導体チップの表面位置より、約70μmであった。
【0059】
(実施例2)
接着剤層として、熱可塑性ポリイミド(宇部興産社製、エピタイトUPA−N221)とし、接着剤の厚さを30μm、総厚80μmのスペーサ材料を使用し、ボンディングの後で160℃、30分の加熱硬化の代わりに180℃、1時間の熱処理を行った以外は、実施例1と同様にして、スペーサおよび半導体装置を製造した。
【0060】
(実施例3)
接着剤層として、以下の粘接着剤(厚さ25μm)を用い総厚75μmのスペーサ材料を使用した以外は実施例1と同様にして、スペーサおよび半導体装置を製造した。
【0061】
(熱硬化性成分)ビスフェノールA型エポキシ樹脂(ジャパンエポキシレジン社製、エピコート828)10重量部、ジシクロペンタジエン骨格含有固形エポキシ樹脂(大日本インキ工業社製、EXA7200HH)20重量部
(硬化剤)ジシアンジアミド(旭電化社製、アデカハードナー3636AS)2重量部
(硬化促進剤)イミダゾール化合物(四国化成工業社製、キュアゾール2PHZ)2重量部
(粘着成分)アクリル酸ブチル(55重量部)、メタクリル酸(10重量部)とメタクリル酸2ヒドロキシエチル(15重量部)を共重合してなるアクリル系共重合体(Mw約80万)10重量部
(架橋剤)トリメチロールプロパンとトルイレンジイソシナートとの付加物 0.3重量部
【0062】
(実施例4)
シート状基材として、厚さ50μmの液晶ポリマーフィルム(クラレ社製、ベクスター)を用い総厚75μmのスペーサ材料を使用した以外は、実施例1と同様にして、スペーサおよび半導体装置を製造した。
【0063】
(実施例5)
シート状基材をポリイミドフィルム(宇部興産社製、ユーピレックス50S、厚さ50μm)とし、その両面に実施例1で用いた熱硬化型接着剤層をそれぞれ20μm厚に塗布した総厚90μmのスペーサ材料を作成し、これを抜き刃で打ち抜き、7.0mm×7.0mmのサイズのスペーサとした。
【0064】
ダイシング・ダイボンディング兼用のフィルム状接着剤(リンテック社製Adwill LE5003)を介して半導体ウエハから第1の半導体チップ(9.0mm×9.0mm×200μm厚)を作成し、第1の半導体チップの裏面にフィルム状接着剤を形成した状態でピックアップし、これを半導体基板にボンディング(ボンディング条件:120℃、150MPa、1秒、硬化条件:160℃、60分)を行った。次に第1のチップと基板のそれぞれのボンディングワイヤ接合部をワイヤボンディングし、導通させた。さらに、前述の操作で作成したスペーサの片面側の接着剤層を第1の半導体チップ上に載置し、120℃、150MPa、1秒の条件で熱圧着した。
【0065】
続いて、第2のチップ(第1の半導体チップと同サイズ)を、第1の半導体チップ上のスペーサの他面側の接着剤層上にボンディング(ボンディング条件:120℃、150MPa、1秒)を行い、加熱硬化(160℃、60分)した。第2の半導体チップと基板のそれぞれのボンディングワイヤ接合部をワイヤボンディングし、導通させた。その後、半導体チップを2段に実装した基板を、モールド樹脂を用いた高圧封止を行い、基板の裏面にハンダボール付けを行って、BGA型の3次元実装半導体装置を作成した。
【0066】
いずれの実施例においても、問題なく半導体装置が製造可能であり、半導体チップ上のボンディングワイヤのための空間を充分に確保することができた。また、得られた半導体装置の上段の半導体チップは、傾きは確認されず、半導体チップをさらに多段に積層しても問題はなかった。
【0067】
【発明の効果】
以上述べたように、本発明によれば、半導体装置を多段に3次元実装するための工程が極めて簡略化され、3次元実装型の半導体装置の製造コストを安価にすることが可能になる。
【図面の簡単な説明】
【図1】本発明のスペーサの実施形態を示す断面図である。
【図2】本発明の半導体装置の一例を示す断面図である。
【図3】本発明の半導体装置の組み立て工程を示す断面図である。
【図4】本発明のスペーサの実施形態を示す断面図である。
【図5】本発明の半導体装置の一例を示す断面図である。
【符号の説明】
1 スペーサ
2 シート状基材
3A 接着剤層
4A、4B ダイボンディング用接着剤
6 半導体基板
7A、7B 半導体チップ
8A、8B ボンディングワイヤ
10 半導体装置
11 モールド樹脂
Claims (9)
- 複数の半導体チップと、各半導体チップの間を介在するスペーサとを有する複数段の3次元実装型の半導体装置であって、
前記スペーサが、基材と、少なくともその1面に設けられた接着剤層とを有し、
前記スペーサの前記半導体チップと接合する面側の面積が、下段の前記半導体チップの前記スペーサと接合する面側の面積よりも小さいことを特徴とする半導体装置。 - 前記スペーサが、前記基材とその両面に設けられた接着剤層とを有する請求項1に記載の半導体装置。
- 前記複数の半導体チップが全て同サイズであり、各半導体チップが半導体基板にボンディングワイヤで導通している請求項1または2に記載の半導体装置。
- 前記スペーサの外側に位置する半導体チップの面上にボンディングワイヤ接合部が設けられている請求項3に記載の半導体装置。
- 前記スペーサの厚みが、ボンディングワイヤの高さよりも厚い請求項3または4に記載の半導体装置。
- 複数段の半導体チップと、各半導体チップの間を介在するスペーサとを有する3次元実装型の半導体装置の製造方法であって、
(a)外周部にボンディングワイヤ接合部を有する複数の半導体チップを準備する工程、
(b)基材と少なくともその1面に設けられた接着剤層とを有し、隣接する前記半導体チップの前記スペーサと接合する面側の面積よりも小さく、かつ前記半導体チップのボンディングワイヤ接合部の位置よりも前記半導体チップと接合する面側の面積の小さい前記スペーサを準備する工程、
(c)半導体基板に1段目の半導体チップをボンディングし、ワイヤボンディングを行う工程、
(d)前記複数の半導体チップの1個の半導体チップを上段の半導体チップとし、該上段の半導体チップと下段の半導体チップとを前記スペーサを介して接着する工程、
(e)前記半導体チップのボンディングワイヤ接合部よりワイヤボンディングで半導体基板と前記半導体チップとを導通させる工程、
の工程を含み、(a)、(b)、(c)の工程を行った後、(d)、(e)または(e)、(d)の順からなる工程を繰り返すことを特徴とする半導体装置の製造方法。 - 前記スペーサが、前記基材と、その両面に設けられた接着剤層とを有する請求項6に記載の半導体装置の製造方法。
- 請求項1ないし5のいずれかに記載の半導体装置に用いる3次元実装用のスペーサであって、基材と、少なくともその1面に設けられた接着剤層とを有することを特徴とするスペーサ。
- 前記基材と、その両面に設けられた接着剤層とを有する請求項8に記載のスペーサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003092939A JP2004303841A (ja) | 2003-03-28 | 2003-03-28 | 半導体装置、半導体装置の製造方法およびスペーサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003092939A JP2004303841A (ja) | 2003-03-28 | 2003-03-28 | 半導体装置、半導体装置の製造方法およびスペーサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004303841A true JP2004303841A (ja) | 2004-10-28 |
Family
ID=33405847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003092939A Pending JP2004303841A (ja) | 2003-03-28 | 2003-03-28 | 半導体装置、半導体装置の製造方法およびスペーサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004303841A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004356529A (ja) * | 2003-05-30 | 2004-12-16 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
JP2006222470A (ja) * | 2006-05-29 | 2006-08-24 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
JP2006294795A (ja) * | 2005-04-08 | 2006-10-26 | Toshiba Corp | 半導体装置およびその製造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000058743A (ja) * | 1998-07-31 | 2000-02-25 | Sanyo Electric Co Ltd | 半導体装置 |
JP2002057272A (ja) * | 2000-08-04 | 2002-02-22 | ▲せき▼品精密工業股▲ふん▼有限公司 | スタックト・ダイ・パッケージ構造 |
JP2002141459A (ja) * | 2000-10-31 | 2002-05-17 | Sony Corp | 半導体装置および製造方法 |
JP2002170918A (ja) * | 2000-12-01 | 2002-06-14 | Nec Corp | 半導体装置及びその製造方法 |
JP2003100953A (ja) * | 2001-06-29 | 2003-04-04 | Hitachi Chem Co Ltd | 接着部材 |
JP2003204033A (ja) * | 2002-01-08 | 2003-07-18 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2003332524A (ja) * | 2002-05-09 | 2003-11-21 | Samsung Electronics Co Ltd | 熱放出特性を改善したマルチチップパッケージ |
JP2003347504A (ja) * | 2003-05-12 | 2003-12-05 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2003
- 2003-03-28 JP JP2003092939A patent/JP2004303841A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000058743A (ja) * | 1998-07-31 | 2000-02-25 | Sanyo Electric Co Ltd | 半導体装置 |
JP2002057272A (ja) * | 2000-08-04 | 2002-02-22 | ▲せき▼品精密工業股▲ふん▼有限公司 | スタックト・ダイ・パッケージ構造 |
JP2002141459A (ja) * | 2000-10-31 | 2002-05-17 | Sony Corp | 半導体装置および製造方法 |
JP2002170918A (ja) * | 2000-12-01 | 2002-06-14 | Nec Corp | 半導体装置及びその製造方法 |
JP2003100953A (ja) * | 2001-06-29 | 2003-04-04 | Hitachi Chem Co Ltd | 接着部材 |
JP2003204033A (ja) * | 2002-01-08 | 2003-07-18 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2003332524A (ja) * | 2002-05-09 | 2003-11-21 | Samsung Electronics Co Ltd | 熱放出特性を改善したマルチチップパッケージ |
JP2003347504A (ja) * | 2003-05-12 | 2003-12-05 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004356529A (ja) * | 2003-05-30 | 2004-12-16 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
JP2006294795A (ja) * | 2005-04-08 | 2006-10-26 | Toshiba Corp | 半導体装置およびその製造方法 |
JP4643341B2 (ja) * | 2005-04-08 | 2011-03-02 | 株式会社東芝 | 半導体装置 |
JP2006222470A (ja) * | 2006-05-29 | 2006-08-24 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI427685B (zh) | 半導體裝置之製造方法及半導體裝置 | |
JP4668001B2 (ja) | ダイシング・ダイボンド兼用シートおよびこれを用いた半導体装置の製造方法 | |
EP2068352A1 (en) | Film for semiconductor, method for producing film for semiconductor, and semiconductor device | |
JP2002299378A (ja) | 導電体付接着シート、半導体装置製造方法および半導体装置 | |
JP6670156B2 (ja) | 回路部材接続用シートおよび半導体装置の製造方法 | |
CN103124778B (zh) | 用于制备半导体的粘合剂组合物及薄膜 | |
JP2006303472A (ja) | ダイシング・ダイボンドフィルム | |
JP4067308B2 (ja) | ウエハダイシング・接着用シートおよび半導体装置の製造方法 | |
JP5944155B2 (ja) | 積層シート、及び、積層シートを用いた半導体装置の製造方法 | |
JP2010285602A (ja) | 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法 | |
JP5569148B2 (ja) | ダイシングテープ、ダイシングテープ一体型接着シート、半導体装置及び半導体装置の製造方法 | |
JP2005064239A (ja) | 半導体装置の製造方法 | |
JP2005350520A (ja) | 接着シート及びその製造方法、並びに、半導体装置の製造方法及び半導体装置 | |
JP2004253476A (ja) | ウエハダイシング・接着用シートおよび半導体装置の製造方法 | |
JP3958297B2 (ja) | ダイシングシート機能付き半導体用接着フィルム、それを用いた半導体装置の製造方法及び半導体装置 | |
JP2004099833A (ja) | 熱硬化性接着剤組成物、フィルム接着剤及び半導体装置 | |
JP4372463B2 (ja) | 半導体装置の製造方法 | |
JP2004303841A (ja) | 半導体装置、半導体装置の製造方法およびスペーサ | |
JP5224710B2 (ja) | 半導体装置の製造方法に用いられる接着剤 | |
JP4368093B2 (ja) | フィルム接着剤、半導体装置及びその製造方法 | |
KR102625368B1 (ko) | 삼차원 집적 적층 회로 제조용 시트 및 삼차원 집적 적층 회로의 제조 방법 | |
JP2010024431A (ja) | 接着剤組成物、フィルム状接着剤、接着シート及び半導体装置 | |
JPWO2019220540A1 (ja) | 半導体装置、並びに、その製造に使用する熱硬化性樹脂組成物及びダイシングダイボンディング一体型テープ | |
WO2017090439A1 (ja) | 回路部材接続用樹脂シート | |
JP2018098228A (ja) | 保護テープ、及びこれを用いた半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071225 |