JP2004302263A

JP2004302263A - Method for correcting mask pattern and photomask

Info

Publication number: JP2004302263A
Application number: JP2003096707A
Authority: JP
Inventors: Katsuhiko Harasaki; 克彦原崎
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-03-31
Filing date: 2003-03-31
Publication date: 2004-10-28

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for correcting a mask pattern by which the process time for the OPC itself can be reduced while the correction accuracy of the mask pattern is maintained, verification of the region after correction is not necessary, and the time required for the entire OPC process can be reduced. <P>SOLUTION: When the mask pattern used in the process of forming a circuit pattern of a semiconductor circuit is subjected to simulation-base OPC and rule-based OPC to correct the mask pattern to a desired dimension, the following steps are performed. They are: a step S2 of carrying out the simulation-base OPC on the pattern to be corrected corresponding to the mask pattern; and a step S3 of carrying out the correction of the rule-base OPC on the region where the correction by the simulation-base OPC in the step S2 is not sufficient. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、光又はＸ線露光法に用いられる露光用マスクの製造技術に関し、特にマスクパターンの設計データの補正を、光近接効果補正、又はエッチングを含んだ近接効果補正によって行うマスクパターンの補正方法、およびフォトマスクに関するものである。
【０００２】
【従来の技術】
近年、ＬＳＩの高集積化に伴って、素子の微細化が大きく進行している。このように素子の微細化が進むと、素子加工に直接かかわるリソグラフィ工程において、露光波長が転写パターンのサイズより大きくなることによる問題、例えば転写パターンの適切なリニアリティを得ることができないという問題が生じる。
【０００３】
上記問題は、光近接効果（ＯｐｔｉｃａｌＰｒｏｘｉｍｉｔｙＥｆｆｅｃｔ）によって生じる。具体的には、露光波長が転写パターンのサイズより大きい為に、光の回折作用によって転写パターンの９０度コーナーが丸くなり、ライン端は短くなるといった現象や、光の干渉作用によってラインアンドスペースの幅の疎密が変わるといった現象として現れる。
【０００４】
光近接効果の原因は、上述のように、光学的要因（光の回折作用や干渉作用）によるものが主であるが、この他にもレジストプロセス（露光前ベーク、ＰＥＢ、現像等）や下地（形状、構造や材料）の影響、エッチングの影響等が挙げられる。
【０００５】
このような光近接効果の影響を防ぐ為に、あらかじめ光近接効果による変位分を見込んでマスクパターンを補正する方法が、一般的に利用されている。これが光近接効果補正（ＯｐｔｉｃａｌＰｒｏｘｉｍｉｔｙＥｆｆｅｃｔＣｏｒｒｅｃｔｉｏｎ：ＯＰＣ）と呼ばれている。なお、近年では、このＯＰＣに露光後のエッチングシフト等の影響を考慮したプロセス近接効果補正（ＰｒｏｃｅｓｓＰｒｏｘｉｍｉｔｙＥｆｆｅｃｔＣｏｒｒｅｃｔｉｏｎ：ＰＰＣ）も使われるようになってきた。以降、これらの処理をそれぞれ、ＯＰＣ及びＰＰＣと記する。
【０００６】
このＯＰＣ（又はＰＰＣ）には、大きく分けて２つの方法が知られている。
【０００７】
一つは、予め求めておいた補正ルールに基づき補正を行う、いわゆるルールベースＯＰＣと呼ばれる手法であり、もう一つは、露光プロセスをモデル化したシミュレーションベースＯＰＣと呼ばれる手法である。
【０００８】
ここで、まず、ルールベースＯＰＣを用いた場合、補正後のマスクパターンの典型的な形状を、図１８に示す。例えば、図１８の（ａ）は、パターンの疎密に対応してラインの幅を太めたり／細めたりするＣＤ線幅補正の例、図１８の（ｂ）は、ラインコーナーの丸め込みを防止する為のコーナーセリフパターンの例、図１８の（ｃ）は、細いライン端での後退を防止する為のハンマーヘッドパターンの例を示している。
【０００９】
次に、シミュレーションベースＯＰＣを用いた場合のパターンを、図１９に示す。ここで、図１９は、例えば、本発明の説明図である図２の中央に示されたＬＳＩパターンに対して、該ＬＳＩパターンの各頂点を基準に各辺を複数のセグメントに分割、このセグメントごとに光学像シミュレーションを行って変位を求めた結果得られたＯＰＣパターンを示している。
【００１０】
近年では、対象（Ｔａｒｇｅｔ）となるＬＳＩの（フォト）スペック、目的、用途に合わせて、これらをうまく組み合わせたハイブリッドＯＰＣが多用されている。
【００１１】
このハイブリッドＯＰＣ（又はＰＰＣ）におけるパターン補正方法については、例えば、特許文献１（特開平９−３１９０６７号公報）や特許文献２（特開２００１−１７４９７４）等に開示されている。
【００１２】
特許文献１に開示されたハイブリッドＯＰＣは、各層又は層内の与えられた領域を数μｍから数十μｍのサブ領域に分割し、その領域ごとに補正のターゲットスペック等から、シミュレーションベースＯＰＣ領域とルールベースＯＰＣ領域とに分割し、それぞれの領域に対してＯＰＣ処理を実施した後、最後に合成する方法である。この場合の処理の流れは、例えば、図２０に示すフローチャートで示される。
【００１３】
つまり、特許文献１に開示されたハイブリッドＯＰＣは、シミュレーションベースＯＰＣとルールベースＯＰＣとを行っているものである。
【００１４】
また、特許文献２に開示されたハイブリッドＯＰＣは、１つのパターンを、パターンの辺を分割し、高精度のシミュレーションベースＯＰＣを行う部分と低精度のシミュレーションベースＯＰＣを行う部分とに分けて補正を行う方法である。
【００１５】
つまり、特許文献１に開示されたハイブリッドＯＰＣは、シミュレーションベースＯＰＣを、領域に応じて精度を異ならせて行っているものである。
【００１６】
【特許文献１】
特開平０９−３１９０６７号公報（１９９７年１２月１２日公開）
【００１７】
【特許文献２】
特開２００１−１７４９７４公報（２００１年０６月２９日公開）
【００１８】
【発明が解決しようとする課題】
しかしながら、特許文献１では、１つの領域を、シミュレーションベースＯＰＣ領域とルールベースＯＰＣ領域とに分割し、それぞれＯＰＣ処理を施した後、各領域を最後に合成する方法であるので、合成時に領域のつなぎ目の調整に時間を要し、この結果、ＯＰＣ処理全体にかかる時間が長くなるという問題が生じる。
【００１９】
また、特許文献２では、精度が異なるものの全てのＯＰＣ処理を、ルールベースＯＰＣ処理よりも時間のかかるシミュレーションベースＯＰＣ処理によって行っているので、ＯＰＣ処理自体に時間がかかり、この結果、ＯＰＣ処理全体にかかる時間が長くなるという問題が生じる。
【００２０】
本発明は、上記の各問題点に鑑みなされたものであって、その目的は、シミュレーションベースＯＰＣを基本に、補正量の大きな部分にルールベースＯＰＣを組み合わせたハイブリッドＯＰＣを使用することで、ＯＰＣ処理自体の処理時間を短縮すると共に、補正後の領域検証の必要を無くして、ＯＰＣ処理全体にかかる時間を短縮することが可能なマスクパターンの補正方法を提供することにある。
【００２１】
【課題を解決するための手段】
本発明のマスクパターンの補正方法は、上記の課題を解決するために、半導体回路の回路パターン形成工程において使用するマスクパターンに対して異なる２種類以上の補正処理を施して、該マスクパターンを所望の寸法となるように補正するマスクパターン補正方法において、上記２種類以上の補正処理のうち、一つの補正処理を、補正対象となるパターンを複数の領域に分割し、分割した領域に対して補正処理を施す第１補正処理とし、次の補正処理を、パターンの補正量の許容値が上記第１補正処理におけるパターンの補正量の許容値以下の第２補正処理としたとき、上記マスクパターンに対応する補正対象となるパターンに対して上記第１補正処理を施す際に、上記補正対象となるパターンを、複数の領域に分割する工程と、この工程において分割された複数の領域のうち、パターンの補正量の許容値が上記第１補正処理の許容値以下の領域に対して、上記第２補正処理を施す工程とを実行することを特徴としている。
【００２２】
上記の構成によれば、第２補正処理は、第１補正処理を施す際に分割されたパターンの領域に対して施されるので、第１補正処理を施す領域と第２補正処理を施す領域とを予め分ける必要がなくなる。このため、予め補正処理の種類毎に領域を分けた場合において、最終的に行なわれる補正後の領域の整合が必要なくなる。
【００２３】
これにより、最終的な領域の整合にかかる時間を省略することができるので、マスクパターンの補正に要する時間を短縮することができる。
【００２４】
従って、マスクパターンを、高い補正精度を維持しつつ、短時間で補正することが可能となる。
【００２５】
また、上記分割された複数の領域のうち、パターンの補正量が基準値以下の領域全てに対して、パターンの補正を行わないか、または、同じ補正量で補正するようにしてもよい。
【００２６】
この場合、パターンの補正量が基準値以下の領域全てが、補正されないか、補正されても同じ補正量で補正されるので、分割された全ての領域毎に補正を行う場合に比べて補正処理にかかる時間を大幅に短くすることができる。
【００２７】
上記第１補正処理によって補正される領域は、パターンのライン端部やコーナー部等の凹凸を含んだ補正量が相対的に大きい領域であり、上記第２の補正処理によって補正される領域は、パターンのライン線幅補正部を含んだ補正量が相対的に小さい領域であってもよい。
【００２８】
上記２種類の補正処理として、上記第１補正処理は、ルールベース光近接効果補正処理であり、上記第２補正処理は、シミュレーションベース光近接効果補正処理であってもよい。
【００２９】
通常、シミュレーションベース光近接効果補正処理は、露光プロセスのモデル化をシミュレーションすることで補正処理を行うので、マスクパターンの補正精度を向上させることができる一方、補正処理に時間がかかるという問題を有している。また、ルールベース光近接効果補正処理は、予め求めておいた補正ルールに基づいて補正処理を行うので、マスクパターンの補正時間を短縮させることができる一方、一般的に補正精度が低いという問題を有している。
【００３０】
ところが、本願発明では、補正対象となるマスクパターンに対して、第１補正処理の前にメッシュ分割し、シミュレーションで補正量を見積もり、補正処理の時間のかかる領域、すなわち第２補正処理で補正しきれない領域に対しては、ルールベース光近接効果補正処理を先に実行するようになっているので、補正対象となるマスクパターンに対して、補正精度を維持しつつ、補正処理にかかる時間を短縮させることができる。
【００３１】
上記補正対象となるマスクパターンに、第１補正処理の検証用のモニターパターンと、第２補正処理の検証用のモニターパターンとが形成されていてもよい。
【００３２】
この場合、マスクパターンに、第１補正処理の検証用のモニターパターンと、第２補正処理の検証用のモニターパターンとが形成されていることで、第１補正処理と第２補正処理の結果を同時に検証することができる。しかも、補正対象となるマスクパターンに直接検証用のモニターパターンが形成されているので、高精度でマスクパターンを補正することができる。
【００３３】
上記モニターパターンは、具体例として、各領域でいずれかの補正処理を施す際に使用する、パターン間の疎密の程度を示す疎密パターンと、マスクパターンのデザインルールで規定される最大密度パターンと、ライン端後退、コーナー部等の凸凹部評価用パターンとを含んでいてもよい。
【００３４】
また、本発明のマスクパターン補正方法は、上記の課題を解決するために、半導体集積回路のＬＳＩパターン形成工程において、使用するマスクパターンが所望の寸法になるよう変形させるマスクパターンの補正を行うマスクパターン補正方法において、一つのパターンを構成する辺を幾つかに分割し、半導体集積回路のマスクパターンの全領域のうち、Ｌ／Ｓ系層ではライン端部やコーナー部などの凸凹を含んだ領域、又はＨｏｌｅ系層ではＨｏｌｅの基準密度よりも大きい領域の何れかを示す第１領域と、Ｌ／Ｓ系層ではライン線幅補正部分を含んだ領域、又はＨｏｌｅ系層ではＨｏｌｅの基準密度よりも小さい領域の何れかを示す第２領域とで、異なるパターンの補正方法を用いて補正することを特徴としている。
【００３５】
上記の構成によれば、補正対象となるマスクパターンがＬ／Ｓ系層またはＨｏｌｅ系層の何れの場合であっても、マスクパターンの補正処理を高精度で、且つ短時間で行うことが可能となる。
【００３６】
上記第１領域については、ルールベース光近接効果補正処理を施し、上記第２領域については、シミュレーションベース光近接効果補正処理を施してもよい。
【００３７】
半導体回路の回路パターン形成工程において使用するフォトマスクに、上述した何れかのマスクパターン補正方法によって補正されたマスクパターンを使用してもよい。
【００３８】
この場合、高い精度で補正されたフォトマスクを短時間で得ることができるので、このフォトマスクを使用した半導体回路の回路パターン形成工程を精度良く、且つ短時間で行うことができる。
【００３９】
なお、本発明として記載した構成を、前記発明として記載した各構成と、必要に応じて任意に組み合わせてもよい。
【００４０】
【発明の実施の形態】
本発明の実施の一形態について説明すれば、以下の通りである。
【００４１】
ここで、本発明のマスクパターン補正方法を実現するための装置（マスクパターン補正装置）について、図４を参照しながら以下に説明する。
【００４２】
本実施の形態にかかるマスクパターン補正装置は、図４に示すように、入力部１１、コントロール部１２、データ保持部１３、表示部１４で構成されている。
【００４３】
すなわち、上記マスクパターン補正装置は、まず、上記入力部１１から、補正対象となるマスクパターンの設計データ（ＧＤＳＳｔｒｅａｍやＥＢデータ等）がコントロール部１２に入力される。このコントロール部１２は、入力された設計データを、データ保持部１３に保存されているパターンデータに基づいて所定の補正処理を施し、補正データ（補正されたマスクパターンデータ）を表示部１４に出力する。
【００４４】
上記表示部１４では、コントロール部１２から出力された補正データを表示して、操作者に対して視覚的に認識させると共に、入力部１１から入力された設計データ（ＧＤＳＳｔｒｅａｍやＥＢデータ等）も表示するようになっている。ここで、ＧＤＳＳｔｒｅａｍＤａｔａとは、ＬＳＩの設計でレイアウトに広く一般的に使われているデータで、ＧＤＳＩＩｆｏｒｍａｔ（ｖｅｒ．３，４，５，６００等）に基づいて作成されているデータである。また、ＥＢデータとは、このＬＳＩの設計で作成したＧＤＳＳｔｒｅａｍＤａｔａをマスクデータに変換したもので、マスク加工用のＥＢ露光機で使用するデータで、Ｍｅｂｅｓｆｏｒｍａｔ等で作成されているデータである。
【００４５】
上記コントロール部１２は、ルール領域事前抽出部１５、シミュレーション検証部１６、ルールベース補正部１７、実測データベース１８、シミュレーションベース補正部１９、収束判定部２０を備えている。
【００４６】
上記ルール領域事前抽出部１５は、入力部１１から入力された設計データを複数に分割し、データ保持部１３に保持されたパターンデータに基づいて、分割された領域からルールベース補正処理（第１補正処理）を行う領域（ルール領域）を抽出するようになっている。ここで、ルール領域は、分割された領域毎に補正量を算出し、算出した補正量が、後述するシミュレーション補正処理（第２補正処理）で補正するパターンの補正量の許容値以下の領域として抽出する。
【００４７】
上記パターンの補正量は、パターンのタイプ（例えばＬ／Ｓ系層のライン線幅、ライン端部、コーナー部、Ｈｏｌｅ系層のＨｏｌｅの疎密等）を判定することで求めてもよい。
【００４８】
そして、ルール領域事前抽出部１５で抽出したルール領域に関するデータおよび分割領域に関するデータは、シミュレーション検証部１６に送られる。
【００４９】
上記シミュレーション検証部１６では、分割領域に対してシミュレーションの検証が行なわれる。この結果を、ルールベース補正部１７に送る。
【００５０】
上記ルールベース補正部１７は、実測データベース１８に記録されたデータ（補正ルールを記したＴａｂｅｌ）を参照して、抽出されたルール領域に対してルールベース補正を行う。この結果は、データ保持部１３とシミュレーションベース補正部１９とに送られる。
【００５１】
上記シミュレーションベース補正部１９は、実測データベース１８に記録されたデータ（露光プロセスのシミュレーションのＭｏｄｅｌ）を参照して、分割領域に対してシミュレーションベース補正処理を行う。この結果は、収束判定部２０に送られる。
【００５２】
上記収束判定部２０は、シミュレーションベース補正部１９におけるシミュレーションベース補正処理の収束を判定するところであり、収束した結果をデータ保持部１３に送る。
【００５３】
そして、上記コントロール部１２は、上記のルール領域事前抽出部１５、シミュレーション検証部１６、ルールベース補正部１７、シミュレーションベース補正部１９、収束判定部２０によって行なわれた処理の結果、補正データを表示部１４に出力するようになっている。
【００５４】
ここで、本発明のマスクパターン補正方法について、図１ないし図３を参照しんながら以下に説明する。なお、本マスクパターン補正方法は、上記のマスクパターン補正装置のコントロール部１２によって行なわれるものとする。
【００５５】
始めに、図１に示すフローチャートを参照しながら、マスクパターン補正方法の処理の流れを説明する。
【００５６】
まず、補正対象となるマスクパターンの設計データ（ＧＤＳＳｔｒｅａｍやＥＢデータ等）を読み込む（ステップＳ１）。
【００５７】
次に、上記マスクパターンに対して、シミュレーションベースＯＰＣ用に領域分割を行ない、補正量の見積もりを行う（ステップＳ２）。ここでは、シミュレーションベースＯＰＣ用のメッシュを設定する。具体的には、補正対象となるマスクパターンを複数の領域（エッジ）に分割する。
【００５８】
続いて、部分ルールベースＯＰＣ補正を行う（ステップＳ３）。ここでは、ステップＳ２において、設定したメッシュ（分割領域）を基準に補正量が相対的に大きくなると期待される領域（ライン端、コーナー部、凸凹部：十字、Ｔ字、ＣやＳ字ラインパターン等）をまず幾何的に抽出し、各抽出領域について、シミュレーション（モデル）を用いた計算で補正量を概算見積もり、ある値を基準として、この基準とした値よりも大きい補正量以上の領域を、ルールベースＯＰＣ処理を施す領域としてさらに抽出し、この抽出領域に対して、ルールベースＯＰＣ処理（第１補正処理）を施す。
【００５９】
次いで、ルールベースＯＰＣ処理された領域以外の領域に対して、シミュレーションベースＯＰＣ処理を施す（ステップＳ４）。このとき、既にルールベースＯＰＣ処理が施された領域も考慮して、シミュレーションベースＯＰＣ処理を行う（第２補正処理）。ここでは、シミュレーションベースＯＰＣの結果が収束するまで、エッジごとに補正を繰り返す。この時の収束判定は、例えばシミュレーションベースＯＰＣ処理による予想値がスペック内に入るか否かで行う。そして、全ての領域（エッジ）で収束した時点で、補正完了が完了（補正（ＯＰＣ）データの完成）する。
【００６０】
最後に、補正（ＯＰＣ）データを、（ＧＤＳＳｔｒｅａｍやＥＢデータ等）で表示部１４に出力する（ステップＳ５）。
【００６１】
なお、上記のルールベースＯＰＣ処理を施す際には、変位量テーブル（実測テーブル）や補正関数等を前もって準備しておく。本実施の形態では、図４に示す実測データベース１８に変位量テーブルが実装データとして記録されている。
【００６２】
次に、本発明のマスクパターン補正方法について、さらに、図２を参照しながら以下に説明する。図２の（ａ）には、通常のルールベースＯＰＣ（ハンマーヘッド）パターンを、図２の（ｂ）には、シミュレーションベースＯＰＣ（ＣＴＭ）パターンを、図２の（ｃ）には、本発明の部分ハイブリッドＯＰＣパターンを示す。
【００６３】
ここで、通常のルールベースＯＰＣでは、図２の（ａ）に示す破線部分のように、ライン端後退抑止効果は大であるが、ライン線幅の補正が適切に行うことができないことが分かる。これに対して、シミュレーションベースＯＰＣでは、図２の（ｂ）に示す破線部分のように、ライン線幅の補正はエッジ単位で精密に補正可能であるが、光強度閾値の異なるライン端の補正は特別な工夫が必要であることが分かる。
【００６４】
本発明は、図２の（ｃ）に示すように、上記の問題を解決するもので、シミュレーションベースＯＰＣのエッジ分割を利用して、補正量が必要となるライン端部領域のみルール化して補正するようになっている。これにより、収束判定までの補正回数を格段に減らすことができ、処理時間の大幅短縮が可能となる。
【００６５】
なお、図２では、シミュレーションベースＯＰＣ用のメッシュの設定、このメッシュに対応したセグメント（エッジ）ごとに補正量を計算している。ここでは、ルールベースＯＰＣもこのセグメントを利用している。
【００６６】
つまり、本発明では、図２（ｃ）に示すように、シミュレーションベースＯＰＣで使用する変位量を規定するセグメントを利用する。即ち、予め光強度閾値が異なる領域をこのセグメント（エッジ）単位で抽出、領域を規定しておき、パターンごとにセグメントの変位量を規定するテーブル又は関数等を準備しておく。これにより、補正量の足らないライン端領域等をカバーすることが出来、全体の補正精度を向上させることができる。
【００６７】
従って、図２（ｃ）に示すように、シミュレーションベースＯＰＣと各セグメントを共用し、パターンのライン端の領域で、このセグメントごとにルール（テーブル、関数等）で移動量を規定してルールベースＯＰＣパターンを発生している。
【００６８】
この場合の処理時間の比較結果を、図３に示す。図３に示すグラフから、図２（ｃ）に示す本願のように、部分的に補正量の大きな、必要な部分だけハイブリッド化（基本はシミュレーションベースＯＰＣで必要なところだけルールベースＯＰＣを用いる）することにより、従来の高いパターニング補正精度を維持し、同時に処理時間を１／２〜１／３以下にまで低減することができることが分かる。
【００６９】
このハイブリッドＯＰＣ（又はＰＰＣ）を利用する場合、高精度を実現する為にもう一つ重要なことは、各シミュレーション、ルールの同時検証であり、この為に最も直接的で有効なのは、モニターパターンをマスクに組み込む方法である。この時、使用する各シミュレーション、各ルールベースＯＰＣ用の確認・検証用のパターンを確認・検証が必要な本体（ＬＳＩ）パターンの近くに本体（ＬＳＩ）パターンに影響を与えないように設けることである。このモニターパターンをマスクに組み込む点については、後で詳細に説明する。
【００７０】
次に、マスクパターン補正の具体例について、図５ないし図８を参照しながら以下に説明する。
【００７１】
具体例として、補正対象となるマスクパターンとして、０．１３μｍメモリー（ＧａｔｅＰｏｌｙ層）を用いた場合のハイブリッドＯＰＣによる補正処理を示す。
【００７２】
まず、図５に示すサンプルパターンを、図７、図８に示す比較例としてのハイブリッドＯＰＣ処理した結果を説明する。図７は、特許文献１に開示され技術を用いてハイブリッドＯＰＣ処理した結果を示し、図８は、特許文献２に開示された技術を用いてハイブリッドＯＰＣ処理した結果を示している。
【００７３】
図７に示すハイブリッドＯＰＣ処理では、まず全体の領域を、パターンマッチング領域とする方法（特許文献１参照）や、図８に示すように各セグメント単位に分割した後、それぞれの領域を複数のシミュレーションベースＯＰＣの領域に分割する（特許文献２参照）。この時に使われる判定基準としては、パターン寸法や密度、又はトランジスタゲートの活性化領域等である。しかしながら、これらの領域の判定には時間がかる上、他層の参照や層間でのＣＡＤ検証等を必要とし、多くの問題点を含んでいる。
【００７４】
また、この図８に示す例では、トランジスタゲートのサイズを示すＬ／Ｗに直接係るＡ１，Ａ２，Ａ３， …の部分は高精度のシミュレーションベースＯＰＣで処理し、直接関係しない周辺部Ｂ１，Ｂ２，Ｂ３， …の部分には、精度の低いシミュレーションベースＯＰＣを適用している。
【００７５】
続いて、図５に示すサンプルパターンを、図６に示す本願のハイブリッドＯＰＣ処理した結果を説明する。
【００７６】
図６に示すハイブリッドＯＰＣでは、シミュレーションベースＯＰＣで使用する変位量を規定するセグメントを利用する。即ち、予め光強度閾値が異なる領域をこのセグメント（エッジ）単位で抽出、領域を規定しておき、パターンごとにセグメントの変位量を規定するテーブル又は関数等を準備しておく。これにより、補正量の足らないライン端領域等をカバーすることが出来、全体の精度を向上させることができる。
【００７７】
すなわち、上記ハイブリッドＯＰＣは、補正対象となるパターンの補正量の許容値が互いに異なる２種類の補正処理（シミュレーションベースＯＰＣとルールベースＯＰＣ）を、半導体回路の回路パターン形成工程において使用するマスクパターンに施して該マスクパターンを所望の寸法となるように補正するマスクパターン補正方法である。
【００７８】
ここで、上記２種類の補正処理のうち、一方の補正処理は、補正対象となるパターンを複数の領域に分割し、分割した領域に対して、補正処理を施す第１補正処理としてのルールベースＯＰＣであり、他方の補正処理は、パターンの補正量の許容値が上記第１補正処理におけるパターンの補正量の許容値よりも小さい第２補正処理としてのシミュレーションベースＯＰＣである。
【００７９】
そして、マスクパターンに対応する補正対象となるパターンに対して、上記第１補正処理を施す際に、上記補正対象となるパターンを、複数の領域に分割し、この分割された複数の領域のうち、パターンの補正量の許容値が上記第１補正処理の許容値以下の領域に対して、上記第２補正処理を施して、分割された全ての領域を補正するようになっている。
【００８０】
これによれば、第２補正処理は、第１補正処理を施す際に分割されたパターンの領域に対して施されるので、第１補正処理を施す領域と第２補正処理を施す領域とを予め分ける必要がなくなる。このため、予め補正処理の種類毎に領域を分けた場合に最終的に行なわれる領域の整合が必要なくなる。
【００８１】
従って、最終的な領域の整合にかかる時間を省略することができるので、マスクパターンの補正に要する時間を短縮することができるという効果を奏することができる。
【００８２】
図６に示すハイブリッドＯＰＣによって補正されたマスクターンのフォト後寸法のシミュレーション結果を、図９に示す。この図９に示すシミュレーション結果から、ライン端の後退もなく、ライン幅も適切に補正されたマスクパターンが得られていることが分かる。
【００８３】
また、図６に示すハイブリッドＯＰＣと図７（図８）に示すハイブリッドＯＰＣの処理時間の比較を示すグラフを、図１０に示す。この図１０に示すグラフから、本発明のように、基本はシミュレーションベースＯＰＣで行い、部分的に補正量の大きな、必要な部分だけハイブリッド（＋ルールベースＯＰＣ）化することにより、従来の高いパターニング補正精度を維持し、同時に処理時間を１／２〜１／３以下にまで低減できたことが分かる。
【００８４】
図６に示すようなハイブリッドＯＰＣによってマスクパターンを補正すれば、分割した領域の再合成、検証が不要となることを上述したが、これについて、さらに詳細に説明する。
【００８５】
なお、パターンの再合成やつなぎ処理が必要となるのは、パターンマッチングによって、パターンを抜き出したり、パターンを構成する各セグメントごとに、シミュレーションのモデルを変えたりすることにより、それらを実ＬＳＩで合わせる作業と整合性をとる（チェック・検証）作業が新たに発生する為である。
【００８６】
ここで、全てシミュレーションベースＯＰＣでマスクパターンを補正した場合（処理（１））、図７（図８）に示すハイブリッドＯＰＣでマスクパターンを補正した場合（処理（２））、図６に示す本願のハイブリッドＯＰＣでマスクパターンを補正した場合（処理（３））のそれぞれのトータル処理時間（ＯＰＣ処理時間＋ＯＰＣ検証時間）を測定した結果を図１１に示す。
【００８７】
図１１に示すグラフから、処理（２）は、処理（１）に比べて、ＯＰＣ処理時間、ＯＰＣ検証時間共に短くなり、トータルの処理時間が短くなっている。しかしながら、処理（３）では、補正後の再合成、つなぎ処理が必要ないことから、処理（２）におけるバッファ領域補正の処理と検証の２つの時間が必要ない。このため、処理（２）と（３）とは、ハイブリッド化している点で処理時間がほとんど同じであるにも関わらず、トータル処理時間で処理（３）、すなわち本願発明の方が処理（２）よりも短くなっていることが分かる。
【００８８】
また、図１２（ａ）に示すような各セグメントごとにシミュレーションモデルを変えてパターン補正する方法では、各セグメントごとにシミュレーションモデルが変わっている可能性がある為、発生するパターンの整合性が全く信頼できまない。この為、各セグメントを張り合わせて再合成したあと、各セグメントの組み合わせについて、それぞれ使用したモデルも用いて、シミュレーション検証する必要がある。従って、ＯＰＣ処理時間自体は、精度の割に少なくできても、実用上必要となる検証時間を含めた全体（トータルでの）の処理時間は、図１２（ｂ）に示す本願の場合に比べて、数倍以上、増加する可能性がある。
【００８９】
つまり、本願発明では、各セグメント毎にシミュレーションモデルを変えて補正する方法に比べて、トータルの処理時間を短くできることが分かる。
【００９０】
このハイブリッドＯＰＣ（又はＰＰＣ）を利用する場合、高精度を実現する為にもう一つ重要なことは、各モデル、ルールの同時検証であり、この為に最も直接的で有効なのは、モニターパターンをマスクパターンに組み込む方法である。この時、使用する各モデル、各ルールベースＯＰＣ用の確認・検証用のパターンを確認・検証が必要な本体（ＬＳＩ）パターンの近くに本体（ＬＳＩ）パターンに影響を与えないように設けることである。
【００９１】
図１３、図１５では、０．１３μｍメモリー（ＬＳ系層、Ｈｏｌｅ系層）用モデルベースＯＰＣのモニターパターンの具体例を示す。この図１３および図１５に示すモニターパターンは、シミュレーションベースＯＰＣやルールベースＯＰＣがその目的に従って適正に実施されているか、チェック・確認（保証）するための検証用のモニターパターンである。通常、ＬＳＩ又はＴＥＧ本体に影響しない隙間領域に埋め込まれる。ここで、モニターパターンを用いたフォトマスクとは、このモニターパターンが埋め込まれたマスクパターンを示す。
【００９２】
従って、上記のようにモニターパターンを用いたフォトマスクでは、フォトやエッチ等の微細加工精度を確認・検証するために、それぞれの目的・用途（ルールやシミュレーションベースＯＰＣ）に合わせてモニターパターンを作成、ＬＳＩ本体に影響の無い領域に埋め込む。
【００９３】
例えば、図１３に示すＬ／Ｓ系層の場合には、図１４に示すようなモニターパターンを用い、図１５に示すＨｏｌｅ系層の場合には、図１６に示すようなモニターパターンを用いる。
【００９４】
この時、如何に小さい面積で、目的とするフォトやエッチ等の微細加工精度を確認・検証できるようなパターンを組み込むかが重要となる。
【００９５】
本実施の形態では、半導体集積回路の回路パターン形成工程において使用するマスクパターンの対象層として、主としてＬ／Ｓ系層を前提として説明したが、本願発明は、これに限定されるものではなく、上述のように、例えば、Ｈｏｌｅ系層に対しても適用可能である。例えば、図１７に示すように、Ｈｏｌｅパターンの疎密に適用することができる。
【００９６】
ところで、ＯＰＣを行う際に、予測寸法を算出する為のシミュレーション・モデル（多くの場合、光強度閾値のモデル）を利用する場合に、この光強度閾値モデルの合わせ込みに問題がある。
【００９７】
上記の問題を解決するために、現在、よく利用されているものとしては、光強度の閾値を関数で表した可変閾値モデル：ＶＴＭ（ＶａｒｉａｂｌｅＴｈｒｅｓｈｏｌｄＭｏｄｅｌ）、これに対して一定の定数で表した、従来の定数閾値モデル：ＣＴＭ（ＣｏｎｓｔａｎｔＴｈｒｅｓｈｏｌｄＭｏｄｅｌ）があり、これにプロセスの効果を取り込んだタイプのものがよく利用されている。以下、これらをＶＴＭ，ＣＴＭと記して表す。
【００９８】
前記ＶＴＭ，ＣＴＭを実際のＬＳＩにおけるＯＰＣに適用するにあたって、下記の問題点が指摘されている。ＶＴＭは、高精度を実現できるが、モデルの合わせ込みやＯＰＣ処理・検証に長い時間を必要とし、またＣＴＭは扱い易く処理時間は短いが、広い範囲でフィッティングを実現すること、難しい（限定された範囲では、高精度）。即ち、ラインＣＤやライン端、ラインコーナーそれぞれを同時に満たす光強閾値（定数）は無い。
【００９９】
本発明では、上記課題にかんがみ、エッチング等も含めたハイブリッドＯＰＣ（又はＰＰＣ）を実際のＬＳＩ処理に適用するにあたって、処理時間の増大及びＶＴＭ，又はＣＴＭにおける精度向上の課題を解決するためのものである。
【０１００】
そのための具体的な方法とは、露光波長に対して最小加工寸法が小さい、即ちシミュレーションベースＯＰＣが必須となる状況において、部分的にハイブリッドＯＰＣを用い、ＣＴＭ法を用いて、ラインＣＤ線幅とライン端部、そして、ラインコーナー部とＬＳＩを構成するあらゆるパターンについて、本発明では、その補正を、高速かつ高精度に実現する為の手法を提供している。
【０１０１】
即ち、予め光強度閾値が異なる領域をセグメント（エッジ）単位で抽出、領域を規定しておき、パターンごとにセグメントの変位量を規定するテーブル又は関数等を準備しておく。
【０１０２】
Ｌ／Ｓ系層のパターン疎密やライン端後退量、コーナー部の丸め込みがフォトスペックにかかわるようなＤｅｅｐＳｕｂｍｉｃｒｏｎのフォト領域においては、シミュレーションベースＯＰＣを用いたＯＰＣ手法が必須となるが、単純な単一の閾値でフォト後形状を規定するＣＴＭでは、設計レイアウトに含まれるような任意のパターンに対して、高精度に合わせ込みを行うことは、困難である。
【０１０３】
この為、全体にモデルベースＯＰＣを実施し、合わせ込みがたらなくなるような（補正量が相対的に大きい、ライン端や凸凹コーナー部等）領域にのみ部分的にハイブリッド化する。
【０１０４】
これにより、ＶＴＭ，ＣＴＭの両方の利点を利用して、マスクパターンを補正することが可能となるので、補正精度を維持しながら、短時間でＯＰＣ処理を行うことが可能となる。
【０１０５】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【０１０６】
【発明の効果】
本発明のマスクパターンの補正方法は、以上のように、半導体回路の回路パターン形成工程において使用するマスクパターンに対して異なる２種類以上の補正処理を施して、該マスクパターンを所望の寸法となるように補正するマスクパターン補正方法において、上記２種類以上の補正処理のうち、一つの補正処理を、補正対象となるパターンを複数の領域に分割し、分割した領域に対して補正処理を施す第１補正処理とし、次の補正処理を、パターンの補正量の許容値が上記第１補正処理におけるパターンの補正量の許容値以下の第２補正処理としたとき、上記マスクパターンに対応する補正対象となるパターンに対して上記第１補正処理を施す際に、上記補正対象となるパターンを、複数の領域に分割する工程と、この工程において分割された複数の領域のうち、パターンの補正量の許容値が上記第１補正処理の許容値以下の領域に対して、上記第２補正処理を施す工程とを実行する構成である。
【０１０７】
それゆえ、第２補正処理は、第１補正処理を施す際に分割されたパターンの領域に対して施されるので、第１補正処理を施す領域と第２補正処理を施す領域とを予め分ける必要がなくなる。このため、予め補正処理の種類毎に領域を分けた場合において、最終的に行なわれる補正後の領域の整合が必要なくなる。
【０１０８】
これにより、最終的な領域の整合にかかる時間を省略することができるので、マスクパターンの補正に要する時間を短縮することができる。また、整合する必要がないので、高い補正精度を維持することができる。
【０１０９】
従って、マスクパターンを、補正精度を維持しつつ、短時間で補正することができるという効果を奏する。
【０１１０】
さらに、上記分割された複数の領域のうち、パターンの補正量が基準値以下の領域全てに対して、パターンの補正を行わないか、または、同じ補正量で補正するようにしてもよい。
【０１１１】
この場合、パターンの補正量が基準値以下の領域全てが、補正されないか、補正されても同じ補正量で補正されるので、分割された全ての領域毎に補正を行う場合に比べて補正処理にかかる時間を大幅に短くすることができるという効果を奏する。
【０１１２】
上記第１補正処理によって補正される領域は、パターンのライン端部やコーナー部等の凹凸を含んだ補正量が相対的に大きい領域であり、上記第２の補正処理によって補正される領域は、パターンのライン線幅補正部を含んだ補正量が相対的に小さい領域であってもよい。
【０１１３】
上記２種類の補正処理として、上記第１補正処理は、ルールベース光近接効果補正処理であり、上記第２補正処理は、シミュレーションベース光近接効果補正処理であってもよい。
【０１１４】
通常、シミュレーションベース光近接効果補正処理は、露光プロセスのモデル化をシミュレーションすることで補正処理を行うので、マスクパターンの補正精度を向上させることができる一方、補正処理に時間がかかるという問題を有している。また、ルールベース光近接効果補正処理は、予め求めておいた補正ルールに基づいて補正処理を行うので、マスクパターンの補正時間を短縮させることができる一方、一般的に補正精度が低い（きめ細かな対応が難）という問題を有している。
【０１１５】
ところが、本願発明では、補正対象となるマスクパターンに対して、基本は、シミュレーションベース光近接効果補正処理（第２補正処理）を実行し、補正処理の時間のかかる領域、すなわち第２補正処理で補正しきれない領域に対しては、ルールベース光近接効果補正処理（第１補正処理）を実行するようになっているので、補正対象となるマスクパターンに対して、高い補正精度を維持しつつ、補正処理にかかる時間を短縮させることができるという効果を奏する。
【０１１６】
上記補正対象となるマスクパターンに、第１補正処理の検証用のモニターパターンと、第２補正処理の検証用のモニターパターンとが形成されていてもよい。
【０１１７】
この場合、マスクパターンに、第１補正処理の検証用のモニターパターンと、第２補正処理の検証用のモニターパターンとが形成されていることで、第１補正処理と第２補正処理の結果を同時に検証することができる。しかも、補正対象となるマスクパターンに直接検証用のモニターパターンが形成されているので、高精度でマスクパターンを補正することができるという効果を奏する。
【０１１８】
上記モニターパターンは、具体例として、各領域でいずれかの補正処理を施す際に使用する、パターン間の疎密の程度を示す疎密パターンと、マスクパターンのデザインルールで規定される最大密度パターンと、ライン端後退、コーナー部等の凸凹部評価用パターンとを含んでいてもよい。
【０１１９】
また、本発明のマスクパターン補正方法は、以上のように、半導体集積回路のＬＳＩパターン形成工程において、使用するマスクパターンが所望の寸法になるよう変形させるマスクパターンの補正を行うマスクパターン補正方法において、一つのパターンを構成する辺を幾つかに分割し、半導体集積回路のマスクパターンの全領域のうち、Ｌ／Ｓ系層ではライン端部やコーナー部などの凸凹を含んだ領域、又はＨｏｌｅ系層ではＨｏｌｅの基準密度よりも大きい領域の何れかを示す第１領域と、Ｌ／Ｓ系層ではライン線幅補正部分を含んだ領域、又はＨｏｌｅ系層ではＨｏｌｅの基準密度よりも小さい領域の何れかを示す第２領域とで、異なるパターンの補正方法を用いて補正する構成である。
【０１２０】
それゆえ、補正対象となるマスクパターンがＬ／Ｓ系層またはＨｏｌｅ系層の何れの場合であっても、マスクパターンの補正処理を高精度で、且つ短時間で行うことができるという効果を奏する。
【０１２１】
上記第１領域については、ルールベース光近接効果補正処理を施し、上記第２領域については、シミュレーションベース光近接効果補正処理を施してもよい。
【０１２２】
半導体回路の回路パターン形成工程において使用するフォトマスクに、上述した何れかのマスクパターン補正方法によって補正されたマスクパターンを使用してもよい。
【０１２３】
この場合、高い精度で補正されたフォトマスクを短時間で得ることができるので、このフォトマスクを使用した半導体回路の回路パターン形成工程を精度良く、且つ短時間で行うことができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明のマスクパターン補正方法の処理の流れを示すフローチャートである。
【図２】（ａ）はルールベースＯＰＣ、（ｂ）はシミュレーションベースＯＰＣ、（ｃ）ハイブリッドＯＰＣ、それぞれによる補正処理を示す図である。
【図３】図１に示すマスクパターン補正方法と従来のマスクパターン補正方法とにおける補正処理の時間を比較したグラフである。
【図４】図１に示すマスクパターン補正方法を実現するためのマスクパターン補正装置の概略ブロック図である。
【図５】ＯＰＣ処理に用いるサンプルパターンの平面図である。
【図６】図６に示すサンプルパターンに対して、本発明のマスクパターン補正方法によって補正して得られたハイブリッドＯＰＣパターンの平面図である。
【図７】図６に示すサンプルパターンに対して、従来のマスクパターン補正方法によって補正して得られたハイブリッドＯＰＣパターンの平面図である。
【図８】図６に示すサンプルパターンに対して、従来のマスクパターン補正方法によって補正して得られた他のハイブリッドＯＰＣパターンの平面図である。
【図９】図６に示すハイブリッドＯＰＣパターンをさらにシミュレーションを行った結果を示す図である。
【図１０】図６に示すハイブリッドＯＰＣパターンを得るのに必要な処理時間と、図７に示すハイブリッドＯＰＣパターンを得るのに必要な処理時間とを比較するためのグラフである。
【図１１】本願のマスクパターン補正方法と従来のマスクパターン補正方法とにおけるトータル処理時間を比較したグラフである。
【図１２】ＯＰＣパターンの比較を示し、（ａ）はセグメントごとのシミュレーションベースＯＰＣによるＯＰＣパターンを示す図であり、（ｂ）は本願のハイブリッドＯＰＣによるＯＰＣパターンを示す図である。
【図１３】本発明のシミュレーションベースＯＰＣ用モニターパターンの具体例（Ｌ／Ｓ系）を示す図である。
【図１４】図１３に示すモニターパターンの具体例の詳細を示す図である。
【図１５】本発明のシミュレーションベースＯＰＣ用モニターパターンの具体例（Ｈｏｌｅ系）を示す図である。
【図１６】図１５に示すモニターパターンの具体例の詳細を示す図である。
【図１７】Ｈｏｌｅ系層における疎領域と密領域とを説明する図である。
【図１８】一般的な、ルールベースＯＰＣ処理の一例を示す図である。
【図１９】一般的な、シミュレーションベースＯＰＣ処理の一例を示す図である。
【図２０】従来のハイブリッドＯＰＣ処理の流れを示すフローチャートである。
【符号の説明】
１１入力部
１２コントロール部
１３データ保持部
１４表示部
１５ルール領域事前抽出部
１６シミュレーション検証部
１７ルールベース補正部
１８実測データベース
１９シミュレーションベース補正部
２０収束判定部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a technique for manufacturing an exposure mask used in a light or X-ray exposure method, and more particularly, to correction of mask pattern design data by optical proximity effect correction or proximity effect correction including etching. A method and a photomask.
[0002]
[Prior art]
In recent years, along with the high integration of LSIs, miniaturization of elements has been greatly advanced. As the element is miniaturized in this way, in a lithography process directly related to element processing, a problem occurs that an exposure wavelength becomes larger than a size of a transfer pattern, for example, a problem that an appropriate linearity of the transfer pattern cannot be obtained. .
[0003]
The above problem is caused by the optical proximity effect (Optical Proximity Effect). Specifically, since the exposure wavelength is larger than the size of the transfer pattern, the 90-degree corner of the transfer pattern is rounded by the diffraction of light, and the line end is shortened. It appears as a phenomenon that the width changes.
[0004]
As described above, the cause of the optical proximity effect is mainly due to optical factors (light diffraction and interference), but other than this, the resist process (pre-exposure bake, PEB, development, etc.) (Shape, structure and material), etching and the like.
[0005]
In order to prevent such an influence of the optical proximity effect, a method of correcting a mask pattern in advance in consideration of a displacement due to the optical proximity effect is generally used. This is called Optical Proximity Effect Correction (OPC). In recent years, Process Proximity Effect Correction (PPC), which takes into account the influence of etching shift and the like after exposure, has been used for this OPC. Hereinafter, these processes are described as OPC and PPC, respectively.
[0006]
As the OPC (or PPC), there are roughly known two methods.
[0007]
One is a method called so-called rule-based OPC in which correction is performed based on a correction rule obtained in advance, and the other is a method called simulation-based OPC that models an exposure process.
[0008]
Here, first, when rule-based OPC is used, FIG. 18 shows a typical shape of the mask pattern after correction. For example, FIG. 18A shows an example of CD line width correction for increasing / decreasing the line width in accordance with the pattern density, and FIG. 18B shows the case of preventing line corner rounding. (C) of FIG. 18 shows an example of a hammer head pattern for preventing retreat at a thin line end.
[0009]
Next, FIG. 19 shows a pattern when the simulation base OPC is used. Here, FIG. 19 shows, for example, for an LSI pattern shown in the center of FIG. 2 which is an explanatory diagram of the present invention, each side is divided into a plurality of segments based on each vertex of the LSI pattern. 6 shows an OPC pattern obtained as a result of obtaining a displacement by performing an optical image simulation for each.
[0010]
In recent years, hybrid OPCs that combine these well in accordance with (photo) specifications, purposes, and applications of an LSI to be a target (Target) have been frequently used.
[0011]
The pattern correction method in the hybrid OPC (or PPC) is disclosed in, for example, Japanese Patent Application Laid-Open No. 9-319067 and Japanese Patent Application Laid-Open No. 2001-174974.
[0012]
The hybrid OPC disclosed in Patent Literature 1 divides each layer or a given region in a layer into sub-regions of several μm to several tens μm, and divides each region into a simulation base OPC region from a target specification for correction or the like. This is a method of dividing into rule-based OPC areas, performing OPC processing on each area, and finally combining them. The flow of the process in this case is shown, for example, by a flowchart shown in FIG.
[0013]
That is, the hybrid OPC disclosed in Patent Literature 1 performs simulation-based OPC and rule-based OPC.
[0014]
Further, in the hybrid OPC disclosed in Patent Document 2, one pattern is divided into a part for performing high-accuracy simulation-based OPC and a part for performing low-accuracy simulation-based OPC by dividing sides of the pattern and performing correction. How to do it.
[0015]
In other words, the hybrid OPC disclosed in Patent Literature 1 performs the simulation-based OPC with different accuracy depending on the region.
[0016]
[Patent Document 1]
JP-A-09-319067 (published on December 12, 1997)
[0017]
[Patent Document 2]
JP 2001-174974 A (released on June 29, 2001)
[0018]
[Problems to be solved by the invention]
However, in Patent Literature 1, since one area is divided into a simulation-based OPC area and a rule-based OPC area, and each area is finally synthesized after performing OPC processing, the area is divided at the time of synthesis. It takes time to adjust the joint, and as a result, there is a problem that the time required for the entire OPC process becomes longer.
[0019]
Further, in Patent Literature 2, all the OPC processes having different precisions are performed by the simulation-based OPC process that requires more time than the rule-based OPC process, and thus the OPC process itself takes time. A longer time is required.
[0020]
The present invention has been made in view of the above-described problems, and an object of the present invention is to use a hybrid OPC in which a rule-based OPC is combined with a large correction amount based on a simulation-based OPC. An object of the present invention is to provide a mask pattern correction method capable of reducing the processing time of the processing itself and eliminating the necessity of area verification after correction, thereby reducing the time required for the entire OPC processing.
[0021]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, the mask pattern correction method of the present invention performs two or more different types of correction processing on a mask pattern used in a circuit pattern forming step of a semiconductor circuit, and obtains a desired mask pattern. In the mask pattern correction method for correcting the size of the pattern, the correction processing of the two or more types of correction processing is performed by dividing a pattern to be corrected into a plurality of areas and correcting the divided areas. When a second correction process is performed in which the allowable value of the correction amount of the pattern is equal to or less than the allowable value of the correction amount of the pattern in the first correction process, the following correction process is performed. A step of dividing the pattern to be corrected into a plurality of regions when performing the first correction process on the corresponding pattern to be corrected; Performing the second correction process on a region in which the allowable value of the correction amount of the pattern is equal to or less than the allowable value of the first correction process among the plurality of regions divided in. .
[0022]
According to the above configuration, since the second correction processing is performed on the area of the divided pattern when the first correction processing is performed, the area where the first correction processing is performed and the area where the second correction processing is performed are performed. There is no need to pre-partition. For this reason, when the areas are divided in advance for each type of the correction processing, it is not necessary to match the finally corrected areas.
[0023]
As a result, the time required for final area alignment can be omitted, and the time required for correcting the mask pattern can be reduced.
[0024]
Therefore, the mask pattern can be corrected in a short time while maintaining high correction accuracy.
[0025]
In addition, the pattern correction may not be performed on all the regions in which the correction amount of the pattern is equal to or less than the reference value or the correction may be performed using the same correction amount in the plurality of divided regions.
[0026]
In this case, all the regions where the pattern correction amount is equal to or less than the reference value are not corrected or are corrected with the same correction amount even if corrected, so that the correction processing is performed in comparison with the case where correction is performed for all divided regions. Can be significantly reduced.
[0027]
The area corrected by the first correction processing is an area having a relatively large correction amount including irregularities such as a line end or a corner of a pattern, and the area corrected by the second correction processing is It may be a region where the correction amount including the line width correction unit of the pattern is relatively small.
[0028]
As the two types of correction processing, the first correction processing may be a rule-based optical proximity effect correction processing, and the second correction processing may be a simulation-based optical proximity effect correction processing.
[0029]
Normally, in the simulation-based optical proximity correction processing, the correction processing is performed by simulating the modeling of the exposure process, so that the correction accuracy of the mask pattern can be improved, but the correction processing takes time. are doing. In addition, since the rule-based optical proximity effect correction process performs a correction process based on a correction rule obtained in advance, it is possible to shorten the correction time of a mask pattern, but generally has a problem that correction accuracy is low. Have.
[0030]
However, in the present invention, the mask pattern to be corrected is divided into meshes before the first correction processing, the amount of correction is estimated by simulation, and correction is performed in an area where correction processing takes time, that is, correction is performed in the second correction processing. Since the rule-based optical proximity effect correction processing is performed first for the area that cannot be corrected, the time required for the correction processing can be reduced while maintaining the correction accuracy for the mask pattern to be corrected. Can be shortened.
[0031]
A monitor pattern for verification of the first correction process and a monitor pattern for verification of the second correction process may be formed on the mask pattern to be corrected.
[0032]
In this case, the result of the first correction process and the result of the second correction process can be obtained by forming the monitor pattern for verification of the first correction process and the monitor pattern for verification of the second correction process on the mask pattern. Can be verified at the same time. Moreover, since the monitor pattern for verification is directly formed on the mask pattern to be corrected, the mask pattern can be corrected with high accuracy.
[0033]
The monitor pattern is, as a specific example, used when performing any correction processing in each region, a density pattern indicating the degree of density between patterns, a maximum density pattern defined by a mask pattern design rule, It may include a concave / convex evaluation pattern such as a receding line end and a corner portion.
[0034]
According to another aspect of the present invention, there is provided a mask pattern correcting method for correcting a mask pattern for deforming a mask pattern to be used to a desired size in an LSI pattern forming process of a semiconductor integrated circuit. In the pattern correction method, a side constituting one pattern is divided into several parts, and in the entire region of the mask pattern of the semiconductor integrated circuit, a region including irregularities such as a line end and a corner in the L / S system layer. Or a first region indicating a region larger than the reference density of Hole in the Hole-based layer, a region including a line line width correction portion in the L / S-based layer, or a reference density of Hole in the Hole-based layer. It is characterized in that correction is performed using a different pattern correction method for the second region indicating any of the smaller regions.
[0035]
According to the above configuration, the mask pattern correction process can be performed with high accuracy and in a short time, regardless of whether the mask pattern to be corrected is an L / S-based layer or a Hole-based layer. It becomes.
[0036]
The first area may be subjected to a rule-based optical proximity correction processing, and the second area may be subjected to a simulation-based optical proximity correction processing.
[0037]
A mask pattern corrected by any of the above-described mask pattern correction methods may be used as a photomask used in a circuit pattern forming step of a semiconductor circuit.
[0038]
In this case, a photomask corrected with high accuracy can be obtained in a short time, so that a circuit pattern forming step of a semiconductor circuit using the photomask can be performed with high accuracy and in a short time.
[0039]
Note that the configuration described as the present invention may be arbitrarily combined with the respective configurations described as the above invention as needed.
[0040]
BEST MODE FOR CARRYING OUT THE INVENTION
The following will describe one embodiment of the present invention.
[0041]
Here, an apparatus (mask pattern correction apparatus) for realizing the mask pattern correction method of the present invention will be described below with reference to FIG.
[0042]
As shown in FIG. 4, the mask pattern correction apparatus according to the present embodiment includes an input unit 11, a control unit 12, a data holding unit 13, and a display unit 14.
[0043]
That is, in the mask pattern correction apparatus, first, design data (GDS Stream, EB data, etc.) of a mask pattern to be corrected is input from the input unit 11 to the control unit 12. The control unit 12 performs a predetermined correction process on the input design data based on the pattern data stored in the data holding unit 13 and outputs correction data (corrected mask pattern data) to the display unit 14. I do.
[0044]
The display unit 14 displays the correction data output from the control unit 12 so that the operator can visually recognize the correction data, and also displays design data (such as GDS Stream and EB data) input from the input unit 11. It is displayed. Here, GDS Stream Data is data that is widely and generally used for layout in LSI design, and is data that is created based on GDSII format (ver. 3, 4, 5, 600, etc.). . The EB data is data obtained by converting GDS Stream Data created in the design of the LSI into mask data, and is data used by an EB exposure machine for mask processing, and is data created by Mebes format or the like. .
[0045]
The control unit 12 includes a rule area pre-extraction unit 15, a simulation verification unit 16, a rule base correction unit 17, an actual measurement database 18, a simulation base correction unit 19, and a convergence determination unit 20.
[0046]
The rule area pre-extraction section 15 divides the design data input from the input section 11 into a plurality of pieces, and, based on the pattern data held in the data holding section 13, performs rule-based correction processing (first An area (rule area) for which correction processing is performed is extracted. Here, the rule region is a region in which a correction amount is calculated for each of the divided regions, and the calculated correction amount is equal to or smaller than an allowable value of a correction amount of a pattern to be corrected in a simulation correction process (second correction process) described later. Extract.
[0047]
The correction amount of the pattern may be obtained by determining the type of the pattern (for example, the line width of the L / S-based layer, the line end, the corner, the density of the hole of the Hole-based layer, and the like).
[0048]
Then, the data on the rule area and the data on the divided area extracted by the rule area pre-extraction unit 15 are sent to the simulation verification unit 16.
[0049]
The simulation verifying unit 16 performs a simulation verification on the divided area. The result is sent to the rule base correction unit 17.
[0050]
The rule-based correction unit 17 performs rule-based correction on the extracted rule area with reference to data (Table indicating correction rules) recorded in the actual measurement database 18. This result is sent to the data holding unit 13 and the simulation base correction unit 19.
[0051]
The simulation base correction unit 19 performs a simulation base correction process on the divided area with reference to the data (Model of the exposure process simulation) recorded in the actual measurement database 18. This result is sent to the convergence determination unit 20.
[0052]
The convergence determination unit 20 is to determine the convergence of the simulation base correction processing in the simulation base correction unit 19, and sends a result of the convergence to the data holding unit 13.
[0053]
Then, the control unit 12 displays the correction data as a result of the processing performed by the rule region pre-extraction unit 15, the simulation verification unit 16, the rule base correction unit 17, the simulation base correction unit 19, and the convergence determination unit 20. Output to the unit 14.
[0054]
Here, the mask pattern correcting method of the present invention will be described below with reference to FIGS. Note that this mask pattern correction method is performed by the control unit 12 of the above-described mask pattern correction apparatus.
[0055]
First, the flow of processing of the mask pattern correction method will be described with reference to the flowchart shown in FIG.
[0056]
First, design data (GDS stream, EB data, etc.) of a mask pattern to be corrected is read (step S1).
[0057]
Next, the mask pattern is divided into regions for simulation-based OPC, and a correction amount is estimated (step S2). Here, a mesh for simulation-based OPC is set. Specifically, the mask pattern to be corrected is divided into a plurality of regions (edges).
[0058]
Subsequently, partial rule-based OPC correction is performed (step S3). Here, in step S2, areas (line ends, corners, convex and concave parts: cross, T-shape, C- and S-shape line patterns) where the correction amount is expected to be relatively large based on the set mesh (divided area) ) Is first extracted geometrically, and for each extracted region, the correction amount is roughly estimated by calculation using simulation (model), and a region with a correction amount greater than or equal to the reference value is determined based on a certain value. Is further extracted as an area to be subjected to the rule-based OPC processing, and the extracted area is subjected to the rule-based OPC processing (first correction processing).
[0059]
Next, a simulation-based OPC process is performed on an area other than the area on which the rule-based OPC processing has been performed (step S4). At this time, a simulation-based OPC process is performed in consideration of a region where the rule-based OPC process has already been performed (second correction process). Here, the correction is repeated for each edge until the result of the simulation-based OPC converges. The convergence determination at this time is performed based on, for example, whether or not an expected value by the simulation-based OPC process falls within the specification. Then, when the convergence is completed in all the regions (edges), the completion of the correction is completed (correction (OPC) data is completed).
[0060]
Finally, the correction (OPC) data is output to the display unit 14 as (GDS Stream or EB data) (Step S5).
[0061]
When performing the above-described rule-based OPC process, a displacement amount table (actual measurement table), a correction function, and the like are prepared in advance. In the present embodiment, a displacement table is recorded as mounting data in the actual measurement database 18 shown in FIG.
[0062]
Next, the mask pattern correcting method of the present invention will be described below with reference to FIG. 2A shows a normal rule-based OPC (hammer head) pattern, FIG. 2B shows a simulation-based OPC (CTM) pattern, and FIG. 2C shows the present invention. 2 shows a partial hybrid OPC pattern.
[0063]
Here, in the normal rule-based OPC, as shown by the broken line portion in FIG. 2A, the effect of suppressing the line end retreat is large, but it is understood that the line line width cannot be corrected properly. . On the other hand, in the simulation-based OPC, the line line width can be precisely corrected for each edge as shown by a broken line portion in FIG. Shows that special measures are required.
[0064]
As shown in FIG. 2C, the present invention solves the above problem, and makes use of the edge division of the simulation-based OPC to make a rule only for a line end area where a correction amount is required, and to perform correction. It is supposed to. As a result, the number of corrections until the convergence determination can be significantly reduced, and the processing time can be significantly reduced.
[0065]
In FIG. 2, a mesh for simulation-based OPC is set, and a correction amount is calculated for each segment (edge) corresponding to the mesh. Here, the rule-based OPC also uses this segment.
[0066]
That is, in the present invention, as shown in FIG. 2C, a segment that defines the amount of displacement used in the simulation-based OPC is used. That is, regions having different light intensity thresholds are extracted in advance in units of the segments (edges), regions are defined, and a table or a function that defines the amount of segment displacement is prepared for each pattern. As a result, it is possible to cover a line end area or the like where the correction amount is insufficient, and it is possible to improve the overall correction accuracy.
[0067]
Therefore, as shown in FIG. 2 (c), each segment is shared with the simulation base OPC, and in the region at the line end of the pattern, the movement amount is defined by a rule (table, function, etc.) for each segment, and the rule base is defined. OPC pattern is generated.
[0068]
FIG. 3 shows a comparison result of the processing time in this case. From the graph shown in FIG. 3, as in the case of the present application shown in FIG. 2C, only a necessary part having a large correction amount is partially hybridized (basically, a rule-based OPC is used only where necessary in a simulation-based OPC). By doing so, it can be seen that the conventional high patterning correction accuracy can be maintained, and at the same time, the processing time can be reduced to ２〜 to １／ or less.
[0069]
When using this hybrid OPC (or PPC), another important thing for realizing high accuracy is simultaneous verification of each simulation and rule. For this reason, the most direct and effective method is to use monitor patterns. This is a method of incorporating into a mask. At this time, a pattern for confirmation / verification for each simulation and each rule-based OPC to be used is provided near a body (LSI) pattern requiring confirmation / verification so as not to affect the body (LSI) pattern. is there. The incorporation of this monitor pattern into the mask will be described later in detail.
[0070]
Next, a specific example of the mask pattern correction will be described below with reference to FIGS.
[0071]
As a specific example, correction processing by hybrid OPC when a 0.13 μm memory (Gate Poly layer) is used as a mask pattern to be corrected will be described.
[0072]
First, the result of performing the hybrid OPC process on the sample pattern shown in FIG. 5 as a comparative example shown in FIGS. 7 and 8 will be described. FIG. 7 shows a result of the hybrid OPC processing using the technique disclosed in Patent Document 1, and FIG. 8 shows a result of the hybrid OPC processing using the technique disclosed in Patent Document 2.
[0073]
In the hybrid OPC process shown in FIG. 7, first, the entire area is set to a pattern matching area (see Patent Document 1), or, as shown in FIG. 8, each area is divided into a plurality of simulations. It is divided into base OPC areas (see Patent Document 2). The criterion used at this time is a pattern dimension or density, an active region of a transistor gate, or the like. However, the determination of these areas takes time, and requires reference to another layer, CAD verification between layers, and the like, which involves many problems.
[0074]
In the example shown in FIG. 8, portions A1, A2, A3,... Directly related to L / W indicating the size of the transistor gate are processed by a high-precision simulation base OPC, and peripheral portions B1, B2 which are not directly related. , B3,..., A low-precision simulation-based OPC is applied.
[0075]
Next, the result of performing the hybrid OPC process of the present application shown in FIG. 6 on the sample pattern shown in FIG. 5 will be described.
[0076]
In the hybrid OPC shown in FIG. 6, a segment that defines the amount of displacement used in the simulation-based OPC is used. That is, regions having different light intensity thresholds are extracted in advance in units of the segments (edges), regions are defined, and a table or a function that defines the amount of segment displacement is prepared for each pattern. As a result, it is possible to cover a line end area or the like where the correction amount is insufficient, and it is possible to improve the overall accuracy.
[0077]
That is, the hybrid OPC uses two types of correction processing (simulation-based OPC and rule-based OPC) in which the allowable value of the correction amount of the pattern to be corrected is different from each other to a mask pattern used in a circuit pattern forming step of a semiconductor circuit. This is a mask pattern correction method for correcting the mask pattern to have a desired size by performing the mask pattern correction.
[0078]
Here, one of the two types of correction processing is a rule-based correction processing as a first correction processing in which a pattern to be corrected is divided into a plurality of areas, and correction processing is performed on the divided areas. The other correction process is a simulation-based OPC as a second correction process in which the allowable value of the pattern correction amount is smaller than the allowable value of the pattern correction amount in the first correction process.
[0079]
Then, when the first correction process is performed on the pattern to be corrected corresponding to the mask pattern, the pattern to be corrected is divided into a plurality of regions, and among the plurality of divided regions, The second correction processing is performed on an area where the allowable value of the pattern correction amount is equal to or less than the allowable value of the first correction processing, and all the divided areas are corrected.
[0080]
According to this, since the second correction processing is performed on the area of the divided pattern when performing the first correction processing, the area on which the first correction processing is performed and the area on which the second correction processing is performed are divided. There is no need to pre-divide. For this reason, when the areas are divided in advance for each type of correction processing, it is not necessary to finally perform the area matching.
[0081]
Therefore, the time required for the final alignment of the regions can be omitted, so that the time required for correcting the mask pattern can be shortened.
[0082]
FIG. 9 shows a simulation result of the post-photo dimension of the mask turn corrected by the hybrid OPC shown in FIG. From the simulation results shown in FIG. 9, it can be seen that a mask pattern in which the line width is appropriately corrected without retreating the line end is obtained.
[0083]
FIG. 10 is a graph showing a comparison of the processing time between the hybrid OPC shown in FIG. 6 and the hybrid OPC shown in FIG. 7 (FIG. 8). From the graph shown in FIG. 10, as in the present invention, the simulation is performed based on the simulation-based OPC, and only the necessary portion having a large correction amount is partially hybridized (+ rule-based OPC) to obtain the conventional high patterning. It can be seen that the correction accuracy was maintained and at the same time the processing time could be reduced to １／ to １／ or less.
[0084]
As described above, if the mask pattern is corrected by the hybrid OPC as shown in FIG. 6, it is not necessary to re-synthesize and verify the divided regions. This will be described in more detail.
[0085]
Re-synthesis of patterns and connection processing are necessary because patterns are extracted by pattern matching or the simulation model is changed for each segment constituting the pattern, so that they are matched with the real LSI. This is because a new work (check / verification) to ensure consistency with the work occurs.
[0086]
Here, when the mask pattern is corrected by the simulation base OPC (process (1)), and when the mask pattern is corrected by the hybrid OPC shown in FIG. 7 (FIG. 8) (process (2)), the application shown in FIG. FIG. 11 shows the results of measuring the respective total processing times (OPC processing time + OPC verification time) when the mask pattern is corrected by the hybrid OPC (process (3)).
[0087]
From the graph shown in FIG. 11, the process (2) is shorter in both the OPC processing time and the OPC verification time, and the total processing time is shorter than the process (1). However, in the process (3), the recombining after the correction and the connection process are not required, so that the two processes of the buffer region correction process and the verification in the process (2) are not required. For this reason, the processing (2) and the processing (3) are performed in the total processing time, that is, the processing (3), that is, the processing (2) of the present invention is performed, although the processing time is almost the same in the point of being hybridized. ).
[0088]
Further, in the method of correcting the pattern by changing the simulation model for each segment as shown in FIG. 12A, there is a possibility that the simulation model is changed for each segment. Unreliable. For this reason, after the segments are pasted together and re-synthesized, it is necessary to perform simulation verification on the combination of the segments using the model used for each. Therefore, even though the OPC processing time itself can be reduced for the accuracy, the overall (total) processing time including the verification time required for practical use is smaller than that of the present application shown in FIG. Therefore, the number may increase several times or more.
[0089]
That is, in the present invention, it can be seen that the total processing time can be shortened as compared with the method of correcting by changing the simulation model for each segment.
[0090]
When using this hybrid OPC (or PPC), another important factor for realizing high accuracy is simultaneous verification of each model and rule. For this reason, the most direct and effective method is to use a monitor pattern. This is a method of incorporating into a mask pattern. At this time, each model to be used and a pattern for confirmation / verification for each rule-based OPC are provided near a body (LSI) pattern which needs confirmation / verification so as not to affect the body (LSI) pattern. is there.
[0091]
FIGS. 13 and 15 show specific examples of monitor patterns of the model-based OPC for a 0.13 μm memory (LS-based layer, Hole-based layer). The monitor patterns shown in FIGS. 13 and 15 are monitor patterns for verification for checking and confirming (guaranteeing) whether the simulation-based OPC and the rule-based OPC are properly performed according to the purpose. Usually, it is embedded in a gap region that does not affect the LSI or TEG body. Here, a photomask using a monitor pattern refers to a mask pattern in which the monitor pattern is embedded.
[0092]
Therefore, in a photomask using a monitor pattern as described above, a monitor pattern is created in accordance with each purpose and application (rules and simulation-based OPC) in order to confirm and verify the fine processing accuracy of a photo, an etch, and the like. Embedded in an area that does not affect the LSI body.
[0093]
For example, in the case of the L / S-based layer shown in FIG. 13, a monitor pattern as shown in FIG. 14 is used, and in the case of the Hole-based layer shown in FIG. 15, a monitor pattern as shown in FIG. 16 is used.
[0094]
At this time, it is important how to incorporate a pattern that can confirm and verify the fine processing accuracy of a target photo or etch in a small area.
[0095]
In the present embodiment, the description has been made mainly on the premise that the target layer of the mask pattern used in the circuit pattern forming step of the semiconductor integrated circuit is an L / S-based layer, but the present invention is not limited to this. As described above, for example, the present invention is also applicable to a hole-based layer. For example, as shown in FIG. 17, the present invention can be applied to a hole pattern with sparse and dense patterns.
[0096]
By the way, when a simulation model (often a light intensity threshold model) for calculating a predicted dimension is used when performing OPC, there is a problem in fitting the light intensity threshold model.
[0097]
In order to solve the above problem, a variable threshold model that expresses the threshold of light intensity as a function at present: VTM (Variable Threshold Model), which is represented by a constant constant. There is a conventional constant threshold model: CTM (Constant Threshold Model), of which a type incorporating the effect of the process is often used. Hereinafter, these are described as VTM and CTM.
[0098]
In applying the VTM and CTM to OPC in an actual LSI, the following problems have been pointed out. Although VTM can achieve high accuracy, it requires a long time for model matching and OPC processing / verification, and CTM is easy to handle and processing time is short, but it is difficult to realize fitting over a wide range (limited). Range, high accuracy). That is, there is no light intensity threshold (constant) that simultaneously satisfies each of the line CD, the line end, and the line corner.
[0099]
In view of the above problems, the present invention is intended to solve the problems of increasing processing time and improving accuracy in VTM or CTM when applying hybrid OPC (or PPC) including etching etc. to actual LSI processing. It is.
[0100]
A specific method for this is that in a situation where the minimum processing dimension is small with respect to the exposure wavelength, that is, in a situation where simulation-based OPC is indispensable, partially using hybrid OPC and using the CTM method, the line CD line width and The present invention provides a method for realizing high-speed and high-accuracy correction of line end portions, line corner portions, and all patterns constituting an LSI.
[0101]
That is, regions having different light intensity thresholds are extracted in advance in units of segments (edges), the regions are defined, and a table or a function that defines the amount of displacement of the segments is prepared for each pattern.
[0102]
The OPC method using the simulation-based OPC is indispensable in the photo region of the Deep Sub micron in which the pattern density of the L / S system layer, the amount of retreat of the line end, and the rounding of the corner are related to the photo specification. In a CTM that defines a post-photo shape with a single threshold value, it is difficult to perform high-accuracy matching on an arbitrary pattern included in a design layout.
[0103]
For this reason, model-based OPC is performed for the entirety, and partial hybridization is performed only in a region where alignment is not performed (a correction amount is relatively large, such as a line end or an uneven corner portion).
[0104]
As a result, the mask pattern can be corrected using both advantages of the VTM and the CTM, so that the OPC process can be performed in a short time while maintaining the correction accuracy.
[0105]
The present invention is not limited to the embodiments described above, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention.
[0106]
【The invention's effect】
According to the method of correcting a mask pattern of the present invention, as described above, two or more different types of correction processing are performed on a mask pattern used in a circuit pattern forming process of a semiconductor circuit, and the mask pattern has a desired size. In the mask pattern correction method for correcting a pattern as described above, one of the two or more types of correction processing is performed by dividing a pattern to be corrected into a plurality of regions and performing a correction process on the divided regions. When the next correction process is a second correction process in which the allowable value of the pattern correction amount is equal to or less than the allowable value of the pattern correction amount in the first correction process, the correction target corresponding to the mask pattern Dividing the pattern to be corrected into a plurality of regions when performing the first correction process on the pattern to be corrected; Among the plurality of regions, the allowable value of the correction amount of the pattern with respect to the allowable value or less of the area of the first correction process, is configured to perform the step of performing said second correction process.
[0107]
Therefore, since the second correction processing is performed on the area of the divided pattern when performing the first correction processing, the area on which the first correction processing is performed and the area on which the second correction processing is performed are divided in advance. Eliminates the need. For this reason, when the areas are divided in advance for each type of the correction processing, it is not necessary to match the finally corrected areas.
[0108]
As a result, the time required for final area alignment can be omitted, and the time required for correcting the mask pattern can be reduced. In addition, since there is no need to perform matching, high correction accuracy can be maintained.
[0109]
Therefore, there is an effect that the mask pattern can be corrected in a short time while maintaining the correction accuracy.
[0110]
Further, among the plurality of divided areas, pattern correction may not be performed on all areas where the pattern correction amount is equal to or less than the reference value, or correction may be performed using the same correction amount.
[0111]
In this case, all the regions where the pattern correction amount is equal to or less than the reference value are not corrected or are corrected with the same correction amount even if corrected, so that the correction processing is performed in comparison with the case where correction is performed for all divided regions. The effect of this is that it is possible to greatly reduce the time required for the operation.
[0112]
The area corrected by the first correction processing is an area having a relatively large correction amount including irregularities such as a line end or a corner of a pattern, and the area corrected by the second correction processing is It may be a region where the correction amount including the line width correction unit of the pattern is relatively small.
[0113]
As the two types of correction processing, the first correction processing may be a rule-based optical proximity effect correction processing, and the second correction processing may be a simulation-based optical proximity effect correction processing.
[0114]
Normally, in the simulation-based optical proximity correction processing, the correction processing is performed by simulating the modeling of the exposure process, so that the correction accuracy of the mask pattern can be improved, but the correction processing takes time. are doing. In the rule-based optical proximity effect correction processing, since correction processing is performed based on a correction rule obtained in advance, the correction time of a mask pattern can be reduced, but correction accuracy is generally low (fine It is difficult to respond).
[0115]
However, in the present invention, the simulation-based optical proximity effect correction process (second correction process) is basically performed on the mask pattern to be corrected, and an area where the correction process takes time, that is, the second correction process is performed. Since the rule-based optical proximity effect correction processing (first correction processing) is performed on the area that cannot be corrected, high correction accuracy can be maintained for the mask pattern to be corrected. This has the effect of shortening the time required for the correction processing.
[0116]
A monitor pattern for verification of the first correction process and a monitor pattern for verification of the second correction process may be formed on the mask pattern to be corrected.
[0117]
In this case, the result of the first correction process and the result of the second correction process can be obtained by forming the monitor pattern for verification of the first correction process and the monitor pattern for verification of the second correction process on the mask pattern. Can be verified at the same time. In addition, since the monitor pattern for verification is directly formed on the mask pattern to be corrected, it is possible to correct the mask pattern with high accuracy.
[0118]
The monitor pattern is, as a specific example, used when performing any correction processing in each region, a density pattern indicating the degree of density between patterns, a maximum density pattern defined by a mask pattern design rule, It may include a concave / convex evaluation pattern such as a receding line end and a corner portion.
[0119]
As described above, the mask pattern correction method of the present invention is directed to a mask pattern correction method for correcting a mask pattern used to deform a mask pattern to have a desired size in an LSI pattern forming process of a semiconductor integrated circuit. The sides constituting one pattern are divided into several parts, and in the entire region of the mask pattern of the semiconductor integrated circuit, in the L / S system layer, a region including irregularities such as a line end or a corner, or a Hole system In the layer, a first area indicating any of areas larger than the reference density of Hole, an area including a line line width correction portion in the L / S type layer, or an area smaller than the reference density of Hole in the Hole type layer. This is a configuration in which correction is performed using a different pattern correction method for the second region indicating any one.
[0120]
Therefore, regardless of whether the mask pattern to be corrected is an L / S-based layer or a Hole-based layer, an effect is obtained that the mask pattern correction process can be performed with high accuracy and in a short time. .
[0121]
The first area may be subjected to a rule-based optical proximity correction processing, and the second area may be subjected to a simulation-based optical proximity correction processing.
[0122]
A mask pattern corrected by any of the above-described mask pattern correction methods may be used as a photomask used in a circuit pattern forming step of a semiconductor circuit.
[0123]
In this case, since a photomask corrected with high accuracy can be obtained in a short time, there is an effect that a circuit pattern forming step of a semiconductor circuit using this photomask can be performed with high accuracy and in a short time. .
[Brief description of the drawings]
FIG. 1 is a flowchart showing a processing flow of a mask pattern correction method according to the present invention.
FIG. 2A is a diagram illustrating a rule-based OPC, FIG. 2B is a diagram illustrating a simulation-based OPC, and FIG. 2C is a diagram illustrating a correction process by a hybrid OPC.
FIG. 3 is a graph comparing the correction processing time between the mask pattern correction method shown in FIG. 1 and a conventional mask pattern correction method.
FIG. 4 is a schematic block diagram of a mask pattern correction apparatus for realizing the mask pattern correction method shown in FIG.
FIG. 5 is a plan view of a sample pattern used for OPC processing.
6 is a plan view of a hybrid OPC pattern obtained by correcting the sample pattern shown in FIG. 6 by the mask pattern correction method of the present invention.
7 is a plan view of a hybrid OPC pattern obtained by correcting the sample pattern shown in FIG. 6 by a conventional mask pattern correction method.
8 is a plan view of another hybrid OPC pattern obtained by correcting the sample pattern shown in FIG. 6 by a conventional mask pattern correction method.
9 is a diagram showing a result of further simulating the hybrid OPC pattern shown in FIG.
10 is a graph for comparing the processing time required to obtain the hybrid OPC pattern shown in FIG. 6 with the processing time required to obtain the hybrid OPC pattern shown in FIG. 7;
FIG. 11 is a graph comparing the total processing time between the mask pattern correction method of the present application and the conventional mask pattern correction method.
12A and 12B show a comparison of OPC patterns, FIG. 12A is a diagram showing an OPC pattern by a simulation-based OPC for each segment, and FIG. 12B is a diagram showing an OPC pattern by a hybrid OPC of the present application.
FIG. 13 is a diagram illustrating a specific example (L / S system) of a simulation-based OPC monitor pattern of the present invention.
FIG. 14 is a diagram showing details of a specific example of the monitor pattern shown in FIG. 13;
FIG. 15 is a diagram showing a specific example (Hole system) of a simulation-based OPC monitor pattern of the present invention.
FIG. 16 is a diagram showing details of a specific example of the monitor pattern shown in FIG. 15;
FIG. 17 is a diagram illustrating a sparse region and a dense region in a Hole-based layer.
FIG. 18 is a diagram illustrating an example of a general rule-based OPC process.
FIG. 19 is a diagram illustrating an example of a general simulation-based OPC process.
FIG. 20 is a flowchart showing a flow of a conventional hybrid OPC process.
[Explanation of symbols]
11 Input section
12 Control part
13 Data holding unit
14 Display
15 Rule area pre-extraction unit
16 Simulation verification section
17 Rule Base Correction Unit
18 Measurement Database
19 Simulation base correction unit
20 Convergence judgment unit

Claims

半導体回路の回路パターン形成工程において使用するマスクパターンに対して異なる２種類以上の補正処理を施して、該マスクパターンを所望の寸法となるように補正するマスクパターン補正方法において、
上記２種類以上の補正処理のうち、一つの補正処理を、補正対象となるパターンを複数の領域に分割し、分割した領域に対して補正処理を施す第１補正処理とし、
次の補正処理を、パターンの補正量の許容値が上記第１補正処理におけるパターンの補正量の許容値以下の第２補正処理としたとき、
上記マスクパターンに対応する補正対象となるパターンに対して上記第１補正処理を施す際に、
上記補正対象となるパターンを、複数の領域に分割する工程と、
上記工程において分割された複数の領域のうち、パターンの補正量の許容値が上記第１補正処理の許容値以下の領域に対して、上記第２補正処理を施す工程と、
を実行することを特徴とするマスクパターン補正方法。In a mask pattern correction method for performing two or more different types of correction processing on a mask pattern used in a circuit pattern forming step of a semiconductor circuit to correct the mask pattern to have a desired size,
Of the two or more types of correction processing, one correction processing is a first correction processing in which a pattern to be corrected is divided into a plurality of regions and correction processing is performed on the divided regions.
When the next correction process is a second correction process in which the allowable value of the pattern correction amount is equal to or less than the allowable value of the pattern correction amount in the first correction process,
When performing the first correction process on a pattern to be corrected corresponding to the mask pattern,
Dividing the pattern to be corrected into a plurality of regions;
Performing a second correction process on a region of the plurality of regions divided in the above process in which an allowable value of a pattern correction amount is equal to or less than an allowable value of the first correction process;
And a mask pattern correcting method.

分割された複数の領域のうち、パターンの補正量が基準値以下の領域全てに対して、パターンの補正を行わないか、または、同じ補正量で補正することを特徴とする請求項１記載のマスクパターン補正方法。2. The method according to claim 1, wherein, among the plurality of divided areas, pattern correction is not performed on all the areas in which the pattern correction amount is equal to or less than the reference value, or correction is performed using the same correction amount. Mask pattern correction method.

上記第１補正処理によって補正される領域は、パターンのライン端部やコーナー部等の凹凸を含んだ補正量が他の領域に比べて相対的に大きい領域であり、上記第２の補正処理によって補正される領域は、パターンのライン線幅補正部を含んだ補正量が他の領域に比べて相対的に小さい領域であることを特徴とする請求項１記載のマスクパターン補正方法。The region corrected by the first correction process is a region in which the correction amount including irregularities such as the line end and the corner portion of the pattern is relatively larger than other regions, and is corrected by the second correction process. 2. The mask pattern correcting method according to claim 1, wherein the area to be corrected is an area in which a correction amount including a line width correction unit of the pattern is relatively smaller than other areas.

上記第１補正処理は、ルールベース光近接効果補正処理であり、上記第２補正処理は、シミュレーションベース光近接効果補正処理であることを特徴とする請求項１記載のマスクパターン補正方法。2. The method according to claim 1, wherein the first correction process is a rule-based optical proximity effect correction process, and the second correction process is a simulation-based optical proximity effect correction process.

補正対象となるマスクパターンに、第１補正処理の検証用のモニターパターンと、第２補正処理の検証用のモニターパターンとが形成されていることを特徴とする請求項１記載のマスクパターン補正方法。2. The method according to claim 1, wherein a monitor pattern for verification of the first correction process and a monitor pattern for verification of the second correction process are formed on the mask pattern to be corrected. .

上記モニターパターンは、各領域でいずれかの補正処理を施す際に使用する、パターン間の疎密の程度を示す疎密パターンと、マスクパターンのデザインルールで規定される最大密度パターンと、ライン端後退、コーナー部等の凸凹部評価用パターンとを含むことを特徴とする請求項５記載のマスクパターン補正方法。The monitor pattern is used when performing any correction processing in each area, a density pattern indicating the degree of density between patterns, a maximum density pattern defined by a mask pattern design rule, a line end recession, 6. The mask pattern correcting method according to claim 5, further comprising a pattern for evaluating convex and concave portions such as corner portions.

半導体集積回路のＬＳＩパターン形成工程において、使用するマスクパターンが所望の寸法になるよう変形させるマスクパターンの補正を行うマスクパターン補正方法において、
一つのパターンを構成する辺を幾つかに分割し、半導体集積回路のマスクパターンの全領域のうち、Ｌ／Ｓ系層ではライン端部やコーナー部などの凸凹を含んだ領域、又はＨｏｌｅ系層ではＨｏｌｅの基準密度よりも大きい領域の何れかを示す第１領域と、Ｌ／Ｓ系層ではライン線幅補正部分を含んだ領域、又はＨｏｌｅ系層ではＨｏｌｅの基準密度よりも小さい領域の何れかを示す第２領域とで、異なるパターンの補正方法を用いて補正することを特徴とするマスクパターン補正方法。In an LSI pattern forming process of a semiconductor integrated circuit, a mask pattern correcting method for correcting a mask pattern used to deform a mask pattern to have a desired size is provided.
A side constituting one pattern is divided into several parts, and in the entire region of the mask pattern of the semiconductor integrated circuit, in the L / S system layer, a region including irregularities such as a line end or a corner, or a Hole system layer In the L / S system layer, the first region indicating any of the regions larger than the reference density of Hole, the region including the line line width correction portion, or the region smaller than the reference density of Hole in the Hole system layer A correction method using a different pattern correction method for the second area indicating whether the mask pattern is correct.

上記第１領域については、ルールベース光近接効果補正処理を施し、上記第２領域については、シミュレーションベース光近接効果補正処理を施すことを特徴とする請求項７記載のマスクパターン補正方法。8. The method according to claim 7, wherein the first region is subjected to a rule-based optical proximity effect correction process, and the second region is subjected to a simulation-based optical proximity effect correction process.

請求項１ないし８の何れか１項に記載のマスクパターン補正方法によって補正されたマスクパターンからなることを特徴とするフォトマスク。A photomask comprising a mask pattern corrected by the mask pattern correction method according to claim 1.