JP2004282724A - 複数のポートにおける再調整信号の提供 - Google Patents
複数のポートにおける再調整信号の提供 Download PDFInfo
- Publication number
- JP2004282724A JP2004282724A JP2004043851A JP2004043851A JP2004282724A JP 2004282724 A JP2004282724 A JP 2004282724A JP 2004043851 A JP2004043851 A JP 2004043851A JP 2004043851 A JP2004043851 A JP 2004043851A JP 2004282724 A JP2004282724 A JP 2004282724A
- Authority
- JP
- Japan
- Prior art keywords
- port
- data signal
- retiming
- bypass circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【課題】 コンピュータの改良されたファイバチャネルを提供する。
【解決手段】 本発明は、再調整したデータ信号を、回路モジュールの複数の第1の出力ポートのそれぞれに送るように適合されたループ・スイッチを有する回路モジュールを提供する。ループ・スイッチにはポート・バイパス回路が接続される。ポート・バイパス回路は、再調整したデータ信号をループ・スイッチから受け取り、その再調整したデータ信号を、回路モジュールの第2の出力ポートに送るように適合される。さらに、ポート・バイパス回路は、回路モジュールの入力ポートからデータ信号を受け取り、入力ポートから受け取ったデータ信号を再調整し、入力ポートから受け取った再調整したデータ信号を回路モジュールの第3の出力ポートに送るように適合される。
【選択図】図1
【解決手段】 本発明は、再調整したデータ信号を、回路モジュールの複数の第1の出力ポートのそれぞれに送るように適合されたループ・スイッチを有する回路モジュールを提供する。ループ・スイッチにはポート・バイパス回路が接続される。ポート・バイパス回路は、再調整したデータ信号をループ・スイッチから受け取り、その再調整したデータ信号を、回路モジュールの第2の出力ポートに送るように適合される。さらに、ポート・バイパス回路は、回路モジュールの入力ポートからデータ信号を受け取り、入力ポートから受け取ったデータ信号を再調整し、入力ポートから受け取った再調整したデータ信号を回路モジュールの第3の出力ポートに送るように適合される。
【選択図】図1
Description
本発明は、一般に、信号の再調整に関する。
パーソナル・コンピュータ、ワークステーション、メインフレーム、スーパー・コンピュータ、記憶装置、サーバなどの装置間で、データ転送プロトコルとファイバ・チャンネルなどのインタフェース・システムを使用してデータが転送されることが多い。
ファイバ・チャンネル技術は、光ファイバまたはファイバ・チャンネルに適合した導電性(銅)ケーブルによって、様々な装置を結合することを必要とする。
ファイバ・チャンネルは、比較的遠い距離を隔てた装置間できわめて高速なデータ送り速度を可能にする。
ファイバ・チャンネル技術は、光ファイバまたはファイバ・チャンネルに適合した導電性(銅)ケーブルによって、様々な装置を結合することを必要とする。
ファイバ・チャンネルは、比較的遠い距離を隔てた装置間できわめて高速なデータ送り速度を可能にする。
ファイバ・チャンネルは、一般に、ファイバ・チャネル調停ループ(FC−AL)と呼ばれるもので構成される。
調停ループ・システムでは、ポートが、ループの使用状態を調停する。
例えばLポートと呼ばれるポートが、その最も低いポート・アドレスに基づいて調停を得た後で、次のLポートが、2つのLポート間に単一の双方向ポイント・ツー・ポイント回路を完成させるまで開かれる。
同時に通信できるポートは1対だけである。
2つの接続されたポートが、ループの制御を解放したとき、ループ上の他の2つのポート間にポイント・ツー・ポイント回路を確立することができる。
調停ループ・システムでは、ポートが、ループの使用状態を調停する。
例えばLポートと呼ばれるポートが、その最も低いポート・アドレスに基づいて調停を得た後で、次のLポートが、2つのLポート間に単一の双方向ポイント・ツー・ポイント回路を完成させるまで開かれる。
同時に通信できるポートは1対だけである。
2つの接続されたポートが、ループの制御を解放したとき、ループ上の他の2つのポート間にポイント・ツー・ポイント回路を確立することができる。
1つの応用例は、FC−ALを使用してブレードサーバ(bladed server)のブレード間の接続を提供することを含む。
ブレード・サーバは、例えば、サーバ・ブレードと呼ばれる単一または複数の回路モジュール上にプロセッサ、メモリ、ネットワーク接続、および関連する電子回路をすべて含む総合的なコンピューティング・システムである。
さらに、ブレード・サーバは、サーバ機器ブレード、ネットワーク・スイッチ・ブレード、記憶ブレード、管理ブレード、ローカルエリアネットワーク(LAN)ブレードなどの他のブレードを含むことがある。
様々なブレードは、通常、ブレード・サーバのバックプレーンに電気的に接続される。
ブレード・サーバは、例えば、サーバ・ブレードと呼ばれる単一または複数の回路モジュール上にプロセッサ、メモリ、ネットワーク接続、および関連する電子回路をすべて含む総合的なコンピューティング・システムである。
さらに、ブレード・サーバは、サーバ機器ブレード、ネットワーク・スイッチ・ブレード、記憶ブレード、管理ブレード、ローカルエリアネットワーク(LAN)ブレードなどの他のブレードを含むことがある。
様々なブレードは、通常、ブレード・サーバのバックプレーンに電気的に接続される。
FC−ALは、やはりバックプレーンに電気的に接続されたポート・バイパス回路ブレードを使用して実現されることがある。
ポート・バイパス回路ブレードは、ポート・バイパス回路と、FC−ALを実現するいくつかの埋込みソフトウェアまたはファームウェアを含む。
この構成において、各ブレードは、ポート・バイパス回路ブレードのポートを介してポート・バイパス回路の1つに接続される。
これに関する1つの問題は、ポート・バイパス回路ブレードが、通常、ファイバ・チャンネル信号の品質仕様に準拠する再調整したデータ信号を提供するために通常使用される2つまたは3つ以上のリタイミング要素を提供しないことである。
すなわち、データ信号を、各ブレードにそれぞれ送る前にポート・バイパス回路ブレードの各ポートで再調整することができない。
複数のポートのそれぞれにリタイミング機能を有する複数のポートを有するFC−ALスイッチは、様々な用途に利用可能である。
しかしながら、FC−ALスイッチは、通常、ブレード・サーバ用に十分なポートを備えていない。
ポート・バイパス回路ブレードは、ポート・バイパス回路と、FC−ALを実現するいくつかの埋込みソフトウェアまたはファームウェアを含む。
この構成において、各ブレードは、ポート・バイパス回路ブレードのポートを介してポート・バイパス回路の1つに接続される。
これに関する1つの問題は、ポート・バイパス回路ブレードが、通常、ファイバ・チャンネル信号の品質仕様に準拠する再調整したデータ信号を提供するために通常使用される2つまたは3つ以上のリタイミング要素を提供しないことである。
すなわち、データ信号を、各ブレードにそれぞれ送る前にポート・バイパス回路ブレードの各ポートで再調整することができない。
複数のポートのそれぞれにリタイミング機能を有する複数のポートを有するFC−ALスイッチは、様々な用途に利用可能である。
しかしながら、FC−ALスイッチは、通常、ブレード・サーバ用に十分なポートを備えていない。
以上の理由のため、また本明細書を読み理解するときに当業者に明らかになる以下に述べる他の理由のために、当該技術分野において、代替のファイバ・チャンネルを実現する必要性がある。
1つの実施形態は、再調整したデータ信号を、回路モジュールの複数の第1の出力ポートのそれぞれに送るように適合されたループ・スイッチを有する回路モジュールを提供する。
ループ・スイッチにはポート・バイパス回路が接続される。
ポート・バイパス回路は、再調整したデータ信号をループ・スイッチから受け取り、その再調整したデータ信号を、回路モジュールの第2の出力ポートに送るように適合される。
さらに、ポート・バイパス回路は、回路モジュールの入力ポートからデータ信号を受け取り、入力ポートから受け取ったデータ信号を再調整し、入力ポートから受け取った再調整したデータ信号を回路モジュールの第3の出力ポートに送るように適合される。
ループ・スイッチにはポート・バイパス回路が接続される。
ポート・バイパス回路は、再調整したデータ信号をループ・スイッチから受け取り、その再調整したデータ信号を、回路モジュールの第2の出力ポートに送るように適合される。
さらに、ポート・バイパス回路は、回路モジュールの入力ポートからデータ信号を受け取り、入力ポートから受け取ったデータ信号を再調整し、入力ポートから受け取った再調整したデータ信号を回路モジュールの第3の出力ポートに送るように適合される。
もう1つの実施形態は、複数の相互接続された第1のリタイミング要素を有する回路モジュールを提供する。
複数の第1のリタイミング要素はそれぞれ、再調整したデータ信号を回路モジュールから送るように適合された送信ポートを有する。
複数の第1のリタイミング要素の1つには、第2のリタイミング要素が接続される。
回路モジュールは、第1と第2のポート・バイパス回路要素を有するポート・バイパス回路を含む。
第1のポート・バイパス回路要素は、第2のリタイミング要素に接続されている。
さらに、第1のポート・バイパス回路要素は、第2のリタイミング要素から再調整したデータ信号を受け取り、再調整したデータ信号を回路モジュールから送るように適合される。
第2のポート・バイパス回路要素は、送信ポートを有する。
回路モジュールは、第3のリタイミング要素を有するリタイマを含む。
第3のリタイミング要素は、第2のポート・バイパス回路要素の送信ポートに接続された受信ポートと、再調整したデータ信号を回路モジュールから送るように適合された送信ポートとを有する。
複数の第1のリタイミング要素はそれぞれ、再調整したデータ信号を回路モジュールから送るように適合された送信ポートを有する。
複数の第1のリタイミング要素の1つには、第2のリタイミング要素が接続される。
回路モジュールは、第1と第2のポート・バイパス回路要素を有するポート・バイパス回路を含む。
第1のポート・バイパス回路要素は、第2のリタイミング要素に接続されている。
さらに、第1のポート・バイパス回路要素は、第2のリタイミング要素から再調整したデータ信号を受け取り、再調整したデータ信号を回路モジュールから送るように適合される。
第2のポート・バイパス回路要素は、送信ポートを有する。
回路モジュールは、第3のリタイミング要素を有するリタイマを含む。
第3のリタイミング要素は、第2のポート・バイパス回路要素の送信ポートに接続された受信ポートと、再調整したデータ信号を回路モジュールから送るように適合された送信ポートとを有する。
もう1つの実施形態は、ブレード・サーバの複数の第1のブレードに接続され、再調整したデータ信号を複数の第1のブレードのそれぞれに送るように適合されたループ・スイッチを有するブレード・サーバを提供する。
ポート・バイパス回路は、ループ・スイッチと、ブレード・サーバの第2と第3のブレードに接続される。
ポート・バイパス回路は、再調整したデータ信号をループ・スイッチから受け取り、再調整したデータ信号を第2のブレードに送るように適合される。
さらに、ポート・バイパス回路は、第2のブレードからデータ信号を受け取り、第2のブレードから受け取ったデータ信号を再調整し、第2のブレードから受け取った再調整したデータ信号を第3のブレードに送るように適合される。
ポート・バイパス回路は、ループ・スイッチと、ブレード・サーバの第2と第3のブレードに接続される。
ポート・バイパス回路は、再調整したデータ信号をループ・スイッチから受け取り、再調整したデータ信号を第2のブレードに送るように適合される。
さらに、ポート・バイパス回路は、第2のブレードからデータ信号を受け取り、第2のブレードから受け取ったデータ信号を再調整し、第2のブレードから受け取った再調整したデータ信号を第3のブレードに送るように適合される。
もう1つの実施形態は、回路モジュールを操作する方法を提供する。
この方法は、第1のデータ信号をループ・スイッチに受け取る段階と、第1のデータ信号をループ・スイッチにおいて再調整する段階と、再調整した第1のデータ信号を複数の各第1の出力ポートに送る段階とを含む。
この方法は、再調整した第1のデータ信号をポート・バイパス回路に送る段階と、再調整した第1のデータ信号を第2の出力ポートに送る段階とを含む。
この方法には、また、第2のデータ信号をポート・バイパス回路に受け取る段階と、第2のデータ信号をポート・バイパス回路において再調整する段階と、再調整した第2のデータ信号を第3の出力ポートに送る段階とが含まれる。
この方法は、第3のデータ信号をポート・バイパス回路に受け取る段階と、第3のデータ信号をポート・バイパス回路からリタイマに送る段階と、第3のデータ信号をリタイマにおいて再調整する段階と、第3のデータ信号を第4の出力ポートに送る段階とを含む。
この方法は、第1のデータ信号をループ・スイッチに受け取る段階と、第1のデータ信号をループ・スイッチにおいて再調整する段階と、再調整した第1のデータ信号を複数の各第1の出力ポートに送る段階とを含む。
この方法は、再調整した第1のデータ信号をポート・バイパス回路に送る段階と、再調整した第1のデータ信号を第2の出力ポートに送る段階とを含む。
この方法には、また、第2のデータ信号をポート・バイパス回路に受け取る段階と、第2のデータ信号をポート・バイパス回路において再調整する段階と、再調整した第2のデータ信号を第3の出力ポートに送る段階とが含まれる。
この方法は、第3のデータ信号をポート・バイパス回路に受け取る段階と、第3のデータ信号をポート・バイパス回路からリタイマに送る段階と、第3のデータ信号をリタイマにおいて再調整する段階と、第3のデータ信号を第4の出力ポートに送る段階とを含む。
もう1つの実施形態は、回路基板を製造する方法を提供する。
この方法は、ループ・スイッチのリタイミング要素の送信ポートと受信ポートを、ポート・バイパス回路の第1のポート・バイパス回路要素の受信ポートと、ポート・バイパス回路の第2のポート・バイパス回路要素の送信ポートとにそれぞれ接続する段階を含む。
第1のポート・バイパス回路要素は、リタイミング要素の送信ポートから受け取った再調整した第1のデータ信号を回路モジュールから送るように適合され、第2のポート・バイパス回路要素は、リタイミング要素において再調整するために第2のデータ信号をリタイミング要素の受信ポートに送るように適合される。
この方法には、また、ポート・バイパス回路の第3のポート・バイパス回路要素の送信ポートを、リタイマのリタイミング要素の受信ポートに接続する段階も含まれる。
リタイマのリタイミング要素は、その受信ポートに受け取った第3のデータ信号を再調整し、再調整した第3のデータ信号を回路モジュールから送るように適合される。
この方法は、ループ・スイッチのリタイミング要素の送信ポートと受信ポートを、ポート・バイパス回路の第1のポート・バイパス回路要素の受信ポートと、ポート・バイパス回路の第2のポート・バイパス回路要素の送信ポートとにそれぞれ接続する段階を含む。
第1のポート・バイパス回路要素は、リタイミング要素の送信ポートから受け取った再調整した第1のデータ信号を回路モジュールから送るように適合され、第2のポート・バイパス回路要素は、リタイミング要素において再調整するために第2のデータ信号をリタイミング要素の受信ポートに送るように適合される。
この方法には、また、ポート・バイパス回路の第3のポート・バイパス回路要素の送信ポートを、リタイマのリタイミング要素の受信ポートに接続する段階も含まれる。
リタイマのリタイミング要素は、その受信ポートに受け取った第3のデータ信号を再調整し、再調整した第3のデータ信号を回路モジュールから送るように適合される。
本発明のさらに他の実施形態は、様々な範囲の方法および装置を含む。
この実施形態の以下の詳細な説明において、実施形態の一部分を構成し、本発明を実施できる例示的な固有の実施形態によって示された添付図面を参照する。
これらの実施形態は、当業者が本発明を実施できるように十分に詳細に説明され、また、他の実施形態を利用することができ、本発明の範囲から逸脱することなくそのプロセスの変更、電気的な変更および機械的な変更を行うことができることを理解されたい。
したがって、以下の詳細な説明は、限定の意味に解釈されるべきでなく、本発明の範囲は、併記の特許請求の範囲およびその等価物によってのみ定義される。
これらの実施形態は、当業者が本発明を実施できるように十分に詳細に説明され、また、他の実施形態を利用することができ、本発明の範囲から逸脱することなくそのプロセスの変更、電気的な変更および機械的な変更を行うことができることを理解されたい。
したがって、以下の詳細な説明は、限定の意味に解釈されるべきでなく、本発明の範囲は、併記の特許請求の範囲およびその等価物によってのみ定義される。
図1は、本発明の実施形態によるブレード・サーバ100を示すブロック図である。
ブレード・サーバ100は、スロット1061〜106N+8を有するバックプレーン102を有する。
ブレード(または、回路モジュール)1101〜110N+8はそれぞれ、スロット1061〜106N+8に電気的に接続されている。
ブレード1101〜110N+8の少なくとも1つは(例えば、110N+8)は、サーバ・ブレード、例えばネットワークを介して接続されたコンピュータにサービスを提供する回路モジュールである。
ブレード1101〜110N+8の少なくとももう1つ(例えば、110N+8)は、記憶ブレードである。
ブレード1101〜110N+8はそれぞれ、ファイバ・チャンネル送信/受信ポート114を有する。
ブレード・サーバ100は、スロット1061〜106N+8を有するバックプレーン102を有する。
ブレード(または、回路モジュール)1101〜110N+8はそれぞれ、スロット1061〜106N+8に電気的に接続されている。
ブレード1101〜110N+8の少なくとも1つは(例えば、110N+8)は、サーバ・ブレード、例えばネットワークを介して接続されたコンピュータにサービスを提供する回路モジュールである。
ブレード1101〜110N+8の少なくとももう1つ(例えば、110N+8)は、記憶ブレードである。
ブレード1101〜110N+8はそれぞれ、ファイバ・チャンネル送信/受信ポート114を有する。
ブレード・サーバ100は、1つの実施形態においてファイバ・チャネル調停ループ(FC−AL)などのループ120を提供する通信ブレード(または、回路モジュール)118を有する。
通信ブレード118は、バックプレーン102に電気的に接続されている。
これにより、各ブレード1101〜110N+8がループ120に接続されている。
このように、通信ブレード118によって、データ信号、例えばファイバ・チャンネル信号を、ブレード1101〜110N+8の間で転送することができる。
通信ブレード118は、バックプレーン102に電気的に接続されている。
これにより、各ブレード1101〜110N+8がループ120に接続されている。
このように、通信ブレード118によって、データ信号、例えばファイバ・チャンネル信号を、ブレード1101〜110N+8の間で転送することができる。
詳細には、通信ブレード118は、出力ポート1221〜122N+8と、入力ポート1241〜124N+8を有する。
出力ポート1221〜122N+8はそれぞれ、バックプレーン102のスロット1061〜106N+8を介して、それぞれのブレード1101〜110N+Bの送信/受信ポート114の受信部に接続されている。
各入力ポート1241〜124N+8は、バックプレーン102のスロット1061〜106N+8を介して、各ブレード1101〜110N+8の送信/受信ポート114の送信部にそれぞれ接続されている。
出力ポート1221〜122N+8はそれぞれ、バックプレーン102のスロット1061〜106N+8を介して、それぞれのブレード1101〜110N+Bの送信/受信ポート114の受信部に接続されている。
各入力ポート1241〜124N+8は、バックプレーン102のスロット1061〜106N+8を介して、各ブレード1101〜110N+8の送信/受信ポート114の送信部にそれぞれ接続されている。
1つの実施形態において、通信ブレード118は、回路200、300および400を有し、その拡大図をそれぞれ、図2、図3および図4に示す。
図2、図3および図4に示したように、回路200は、出力ポート1221〜122Nと入力ポート1241〜124N、回路300は、出力ポート122N+1〜122N+4と入力ポート124N+1〜124N+4、および回路400は、出力ポート122N+5〜122N+8と入力ポート124N+5〜124N+8を有する。
図2、図3および図4に示したように、回路200は、出力ポート1221〜122Nと入力ポート1241〜124N、回路300は、出力ポート122N+1〜122N+4と入力ポート124N+1〜124N+4、および回路400は、出力ポート122N+5〜122N+8と入力ポート124N+5〜124N+8を有する。
1つの実施形態において、ファイバ・チャネル調停ループ・スイッチのようなループ・スイッチ202(例えば、米国カリフォルニア州CamirilloのVitesse Semiconductor Corporationから入手可能なVSC7192)が、通信ブレード118上に配置され、回路200に含まれる。
ループ・スイッチ202は、図1と図2に示したように、リタイミング要素2041〜204Nを含む。
各リタイミング要素2041〜204Nは、図1に示したように、各バックプレーン102を介してブレード1101〜110Nに接続されている。
具体的には、各リタイミング要素2041〜204Nがそれぞれ、図2に示したような各出力ポート1221〜122Nに接続され、したがって、各ブレード1101〜110Nの送信/受信ポート114の受信部に接続された送信ポート2061〜206Nを含む。
また、各リタイミング要素2041〜204Nはそれぞれ、各入力ポート1241〜124Nに接続され、したがって各ブレード1101〜110Nの送信/受信ポート114の送信部に接続された受信ポート2081〜208Nを含む。
ループ・スイッチ202は、図1と図2に示したように、リタイミング要素2041〜204Nを含む。
各リタイミング要素2041〜204Nは、図1に示したように、各バックプレーン102を介してブレード1101〜110Nに接続されている。
具体的には、各リタイミング要素2041〜204Nがそれぞれ、図2に示したような各出力ポート1221〜122Nに接続され、したがって、各ブレード1101〜110Nの送信/受信ポート114の受信部に接続された送信ポート2061〜206Nを含む。
また、各リタイミング要素2041〜204Nはそれぞれ、各入力ポート1241〜124Nに接続され、したがって各ブレード1101〜110Nの送信/受信ポート114の送信部に接続された受信ポート2081〜208Nを含む。
ループ・スイッチ202は、また、リタイミング要素210、212、214および216を含む。
リタイミング要素214は、送信ポート220と受信ポート222を含み、リタイミング要素216は、送信ポート224と受信ポート226を含む。
送信ポート220と受信ポート222はそれぞれ、回路300との間で信号を送受信し、送信ポート224と受信ポート226はそれぞれ、回路400との間で信号を送受信する。
リタイミング要素214は、送信ポート220と受信ポート222を含み、リタイミング要素216は、送信ポート224と受信ポート226を含む。
送信ポート220と受信ポート222はそれぞれ、回路300との間で信号を送受信し、送信ポート224と受信ポート226はそれぞれ、回路400との間で信号を送受信する。
1つの実施形態において、リタイミング要素2041〜204Nとリタイミング要素210、212、214および216はそれぞれ、また、受信ポート230と送信ポート232を含む。
もう1つの実施形態において、リタイミング要素2041〜204Nとリタイミング要素210、212、214および216は、相互接続されてループ・スイッチ202のループ240を構成し、各リタイミング要素2041〜204Nとリタイミング要素210、212、214および216の送信ポート232は、図2に示したように、リタイミング要素2041〜204Nとリタイミング要素210、212、214および216の隣り合った要素の受信ポート230に接続されている。
ループ240は、リタイミング要素214および216によってループ120に接続され、ループ120の一部分を構成する。
もう1つの実施形態において、リタイミング要素2041〜204Nとリタイミング要素210、212、214および216は、相互接続されてループ・スイッチ202のループ240を構成し、各リタイミング要素2041〜204Nとリタイミング要素210、212、214および216の送信ポート232は、図2に示したように、リタイミング要素2041〜204Nとリタイミング要素210、212、214および216の隣り合った要素の受信ポート230に接続されている。
ループ240は、リタイミング要素214および216によってループ120に接続され、ループ120の一部分を構成する。
様々な実施形態において、リタイミング要素2041〜204Nは、例えば、受信ポート2081〜208Nにそれぞれ受け取ったデータ信号を、データ信号から埋め込みクロックを回復し、データ信号を再生してジッタを減少させることによって、データ信号がファイバ・チャンネル信号の品質仕様に準拠するように再調整する。
いくつかの実施形態において、リタイミング要素214および216は、受信ポート222および226にそれぞれ受け取ったデータ信号を再調整する。
1つの実施形態において、リタイミング要素2041〜204Nとリタイミング要素210、212、214および216はそれぞれ、並直列変換器/直並列変換器(SERDES)、クロック・リカバリ・ユニット(CRU)などである。
いくつかの実施形態において、リタイミング要素214および216は、受信ポート222および226にそれぞれ受け取ったデータ信号を再調整する。
1つの実施形態において、リタイミング要素2041〜204Nとリタイミング要素210、212、214および216はそれぞれ、並直列変換器/直並列変換器(SERDES)、クロック・リカバリ・ユニット(CRU)などである。
1つの実施形態の場合、米国カリフォルニア州CamirilloのVitesse Semiconductor Corporationから入手可能なVSC7127sなどのポート・バイパス回路302および402が、通信ブレード118上に配置され、図1、図3および図4に示したように、回路300と400にそれぞれ含まれる。
実施形態によって、ポート・バイパス回路302および402がそれぞれ、ポート・バイパス回路要素310〜315とポート・バイパス回路要素410〜415を含むことがある。
図3に示したように、各ポート・バイパス回路要素310〜315は、受信ポート320および322と、送信ポート324とを有する。
各ポート・バイパス回路要素410〜415は、図4に示したように、受信ポート420および422と、送信ポート424とを有する。
また、ポート・バイパス回路302および402はそれぞれ、リタイミング要素330および430を含む。
リタイミング要素330は、受信ポート332と送信ポート334を有し、リタイミング要素430は、受信ポート432と送信ポート434を有する。
実施形態によって、ポート・バイパス回路302および402がそれぞれ、ポート・バイパス回路要素310〜315とポート・バイパス回路要素410〜415を含むことがある。
図3に示したように、各ポート・バイパス回路要素310〜315は、受信ポート320および322と、送信ポート324とを有する。
各ポート・バイパス回路要素410〜415は、図4に示したように、受信ポート420および422と、送信ポート424とを有する。
また、ポート・バイパス回路302および402はそれぞれ、リタイミング要素330および430を含む。
リタイミング要素330は、受信ポート332と送信ポート334を有し、リタイミング要素430は、受信ポート432と送信ポート434を有する。
もう1つの実施形態の場合、米国カリフォルニア州CamirilloのVitesse Semiconductor Corporationから入手可能なVSC7I 30 DUAL FIBRE TIMERなどのリタイマ350と450が、図1、図3および図4に示したように、通信ブレード118上に配置され、それぞれ回路300および400に含まれる。
もう1つの実施形態の場合、リタイマ350と450がそれぞれ、ポート・バイパス回路302と402に接続されている。
1つの実施形態の場合、リタイマ350と450がそれぞれ、リタイミング要素352と354およびリタイミング要素452と454を含む。
リタイミング要素352と354はそれぞれ、受信ポート356と358および送信ポート360と362を含む。
リタイミング要素452と454はそれぞれ、受信ポート456と458および送信ポート460と462を含む。
もう1つの実施形態の場合、リタイマ350と450がそれぞれ、ポート・バイパス回路302と402に接続されている。
1つの実施形態の場合、リタイマ350と450がそれぞれ、リタイミング要素352と354およびリタイミング要素452と454を含む。
リタイミング要素352と354はそれぞれ、受信ポート356と358および送信ポート360と362を含む。
リタイミング要素452と454はそれぞれ、受信ポート456と458および送信ポート460と462を含む。
様々な実施形態において、リタイミング要素330、352、354、430、452および454は、受信ポート332、356、358、432、456および458にそれぞれ受け取ったデータ信号を再調整する。
1つの実施形態において、各リタイミング要素330、352、354、430、452および454は、並直列変換器/直並列変換器(SERDES)、クロック・リカバリ・ユニット(CRU)などである。
1つの実施形態において、各リタイミング要素330、352、354、430、452および454は、並直列変換器/直並列変換器(SERDES)、クロック・リカバリ・ユニット(CRU)などである。
もう1つの実施形態において、ポート・バイパス回路要素310〜315、リタイミング要素330およびリタイマ350は、相互接続されてループ120の一部分を構成する。
詳細には、図1と図3に示したように、回路300のポート・バイパス回路要素314の受信ポート322が、回路200のリタイミング要素214の送信ポート220に接続されている。
図3に示したように、ポート・バイパス回路要素314の送信ポート324が、ポート・バイパス回路要素315の受信ポート320と出力ポート122N+1に接続され、入力ポート124N+1が、ポート・バイパス回路要素315の受信ポート322に接続されている。
詳細には、図1と図3に示したように、回路300のポート・バイパス回路要素314の受信ポート322が、回路200のリタイミング要素214の送信ポート220に接続されている。
図3に示したように、ポート・バイパス回路要素314の送信ポート324が、ポート・バイパス回路要素315の受信ポート320と出力ポート122N+1に接続され、入力ポート124N+1が、ポート・バイパス回路要素315の受信ポート322に接続されている。
ポート・バイパス回路要素315の送信ポート324は、リタイミング要素330の受信ポート332と、ポート・バイパス回路要素310の受信ポート322とに接続されている。
リタイミング要素330の送信ポート334は、ポート・バイパス回路要素310の受信ポート320に接続されている。
ポート・バイパス回路要素310の送信ポート324が、ポート・バイパス回路要素311の受信ポート320と出力ポート122N+2に接続され、入力ポート124N+2が、ポート・バイパス回路要素311の受信ポート322に接続されている。
リタイミング要素330の送信ポート334は、ポート・バイパス回路要素310の受信ポート320に接続されている。
ポート・バイパス回路要素310の送信ポート324が、ポート・バイパス回路要素311の受信ポート320と出力ポート122N+2に接続され、入力ポート124N+2が、ポート・バイパス回路要素311の受信ポート322に接続されている。
ポート・バイパス回路要素311の送信ポート324は、リタイマ350のリタイミング要素354の受信ポート358と、ポート・バイパス回路要素312の受信ポート320に接続されている。
リタイミング要素354の送信ポート362が、出力ポート122N+3に接続され、入力ポート124N+3が、ポート・バイパス回路要素312の受信ポート322に接続されている。
ポート・バイパス回路要素312の送信ポート324が、リタイマ350のリタイミング要素352の受信ポート356と、ポート・バイパス回路要素313の受信ポート320とに接続されている。
リタイミング要素352の送信ポート360が、出力ポート122N+4に接続され、入力ポート124N+4が、ポート・バイパス回路要素313の受信ポート322に接続されている。
図1に示したように、ポート・バイパス回路要素313の送信ポート324が、ポート・バイパス回路要素314の受信ポート320と、回路200のリタイミング要素214の受信ポート222とに接続されている。
リタイミング要素354の送信ポート362が、出力ポート122N+3に接続され、入力ポート124N+3が、ポート・バイパス回路要素312の受信ポート322に接続されている。
ポート・バイパス回路要素312の送信ポート324が、リタイマ350のリタイミング要素352の受信ポート356と、ポート・バイパス回路要素313の受信ポート320とに接続されている。
リタイミング要素352の送信ポート360が、出力ポート122N+4に接続され、入力ポート124N+4が、ポート・バイパス回路要素313の受信ポート322に接続されている。
図1に示したように、ポート・バイパス回路要素313の送信ポート324が、ポート・バイパス回路要素314の受信ポート320と、回路200のリタイミング要素214の受信ポート222とに接続されている。
1つの実施形態において、ポート・バイパス回路要素410〜415、リタイミング要素430、およびリタイマ450が、相互接続されて、ループ120の一部分を構成する。
詳細には、図1と図4に示したように、回路400のポート・バイパス回路要素414の受信ポート422が、回路200のリタイミング要素216の送信ポート224に接続されている。
図4に示したように、ポート・バイパス回路要素414の送信ポート424が、ポート・バイパス回路要素415の受信ポート420と出力ポート122N+5とに接続され、入力ポート124N+5が、ポート・バイパス回路要素415の受信ポート422に接続されている。
詳細には、図1と図4に示したように、回路400のポート・バイパス回路要素414の受信ポート422が、回路200のリタイミング要素216の送信ポート224に接続されている。
図4に示したように、ポート・バイパス回路要素414の送信ポート424が、ポート・バイパス回路要素415の受信ポート420と出力ポート122N+5とに接続され、入力ポート124N+5が、ポート・バイパス回路要素415の受信ポート422に接続されている。
ポート・バイパス回路要素415の送信ポート424は、リタイミング要素430の受信ポート432と、ポート・バイパス回路要素410の受信ポート422とに接続されている。
リタイミング要素430の送信ポート434は、ポート・バイパス回路要素410の受信ポート420に接続されている。
ポート・バイパス回路要素410の送信ポート424は、ポート・バイパス回路要素411の受信ポート420および出力ポート122N+6に接続され、入力ポート124N+6は、ポート・バイパス回路要素411の受信ポート422に接続されている。
リタイミング要素430の送信ポート434は、ポート・バイパス回路要素410の受信ポート420に接続されている。
ポート・バイパス回路要素410の送信ポート424は、ポート・バイパス回路要素411の受信ポート420および出力ポート122N+6に接続され、入力ポート124N+6は、ポート・バイパス回路要素411の受信ポート422に接続されている。
ポート・バイパス回路要素411の送信ポート424は、リタイマ450のリタイミング要素454の受信ポート458と、ポート・バイパス回路要素412の受信ポート420とに接続されている。
リタイミング要素454の送信ポート462が、出力ポート122N+7に接続され、入力ポート124N+7が、ポート・バイパス回路要素412の受信ポート422に接続されている。
リタイミング要素454の送信ポート462が、出力ポート122N+7に接続され、入力ポート124N+7が、ポート・バイパス回路要素412の受信ポート422に接続されている。
ポート・バイパス回路要素412の送信ポート424が、リタイマ450のリタイミング要素452の受信ポート456と、ポート・バイパス回路要素413の受信ポート420に接続されている。
リタイミング要素452の送信ポート460が、出力ポート122N+8に接続され、入力ポート124N+8が、ポート・バイパス回路要素413の受信ポート422に接続されている。
図1に示したように、ポート・バイパス回路要素413の送信ポート424は、ポート・バイパス回路要素414の受信ポート420と、回路200のリタイミング要素216の受信ポート226に接続されている。
リタイミング要素452の送信ポート460が、出力ポート122N+8に接続され、入力ポート124N+8が、ポート・バイパス回路要素413の受信ポート422に接続されている。
図1に示したように、ポート・バイパス回路要素413の送信ポート424は、ポート・バイパス回路要素414の受信ポート420と、回路200のリタイミング要素216の受信ポート226に接続されている。
ブレード・サーバ100の動作中に、データ信号は、通信ブレード118のループ120に沿って、ブレード1101〜110N+8のうちの1つのブレードから、ブレード1101〜110N+8のうちの別のブレードに転送される。
通信ブレード118は、再調整したデータ信号を各出力ポート1221〜122N+8に提供し、それにより、各ブレード1101〜110N+8に再調整したデータ信号を出力することができる。
特に、通信ブレード118の回路200は、再調整したデータ信号を各出力ポート1221〜122Nで提供する。
回路300および400はそれぞれ、出力ポート122N+1〜122N+4と出力ポート122N+5〜122N+8のそれぞれに再調整したデータ信号を提供し、それにより再調整機能を有する出力ポートの数が増える。
1つの実施形態において、データ信号は、後でビットによって直列に送られる10ビット伝送文字に1度に8ビットずつエンコードされるデータを含むファイバ・チャンネル信号である。
通信ブレード118は、再調整したデータ信号を各出力ポート1221〜122N+8に提供し、それにより、各ブレード1101〜110N+8に再調整したデータ信号を出力することができる。
特に、通信ブレード118の回路200は、再調整したデータ信号を各出力ポート1221〜122Nで提供する。
回路300および400はそれぞれ、出力ポート122N+1〜122N+4と出力ポート122N+5〜122N+8のそれぞれに再調整したデータ信号を提供し、それにより再調整機能を有する出力ポートの数が増える。
1つの実施形態において、データ信号は、後でビットによって直列に送られる10ビット伝送文字に1度に8ビットずつエンコードされるデータを含むファイバ・チャンネル信号である。
1つの実施形態において、データ信号は、ブレード1101〜110Nのうちの1つ(例えば、ブレード1101)から、ブレード1101〜110Nのうちの隣りのブレード(例えば、ブレード1102)に、転送シーケンスを使用して転送される。
転送シーケンスは、再調整したデータ信号がブレード110Nに受け取られるまで繰り返される。
具体的には、転送シーケンスは、ブレード1101の送信/受信ポート114の送信部から、バックプレーン102のスロット1061と入力ポート1241を介して、リタイミング要素2041の受信ポート2081にデータ信号を送ることを含む。
リタイミング要素2041は、データ信号を再調整し、リタイミング要素2041の送信ポート232は、再調整したデータ信号をリタイミング要素2042の受信ポート230に送る。
リタイミング要素2042の送信ポート2062は、再調整したデータ信号を、出力ポート1222を介してブレード1102の送信/受信ポート114の受信部に送って転送シーケンスを完了する。
転送シーケンスは、再調整したデータ信号が出力ポート122Nを介してブレード110Nの送信/受信ポート114の受信部に受け取られるまで繰り返される。
転送シーケンスは、再調整したデータ信号がブレード110Nに受け取られるまで繰り返される。
具体的には、転送シーケンスは、ブレード1101の送信/受信ポート114の送信部から、バックプレーン102のスロット1061と入力ポート1241を介して、リタイミング要素2041の受信ポート2081にデータ信号を送ることを含む。
リタイミング要素2041は、データ信号を再調整し、リタイミング要素2041の送信ポート232は、再調整したデータ信号をリタイミング要素2042の受信ポート230に送る。
リタイミング要素2042の送信ポート2062は、再調整したデータ信号を、出力ポート1222を介してブレード1102の送信/受信ポート114の受信部に送って転送シーケンスを完了する。
転送シーケンスは、再調整したデータ信号が出力ポート122Nを介してブレード110Nの送信/受信ポート114の受信部に受け取られるまで繰り返される。
1つの実施形態において、ブレード110N〜ブレード110N+8にデータ信号を送るために、ブレード110Nの送信/受信ポート114の送信部は、バックプレーン102のスロット106Nと入力ポート124Nを介して、データ信号をリタイミング要素204Nの受信ポート208Nに送る。
リタイミング要素204Nは、データ信号を再調整し、リタイミング要素204Nの送信ポート232は、再調整したデータ信号をリタイミング要素210の受信ポート230に送る。
リタイミング要素210は、再調整したデータ信号をリタイミング要素212に送り、リタイミング要素212は、再調整したデータ信号をリタイミング要素214に送る。
リタイミング要素214の送信ポート220は、再調整したデータ信号を、回路300のポート・バイパス回路要素314の受信ポート322に送る。
ポート・バイパス回路要素314の送信ポート324は、再調整したデータ信号を、入力/出力ポート124N+1/122N+1に接続されたブレード(図示せず)への出力のために出力ポート122N+1に送る。
リタイミング要素204Nは、データ信号を再調整し、リタイミング要素204Nの送信ポート232は、再調整したデータ信号をリタイミング要素210の受信ポート230に送る。
リタイミング要素210は、再調整したデータ信号をリタイミング要素212に送り、リタイミング要素212は、再調整したデータ信号をリタイミング要素214に送る。
リタイミング要素214の送信ポート220は、再調整したデータ信号を、回路300のポート・バイパス回路要素314の受信ポート322に送る。
ポート・バイパス回路要素314の送信ポート324は、再調整したデータ信号を、入力/出力ポート124N+1/122N+1に接続されたブレード(図示せず)への出力のために出力ポート122N+1に送る。
入力ポート124N+1は、データ信号を入力/出力ポート124N+1/122N+1に接続されたブレードから受け取り、データ信号をポート・バイパス回路要素315の受信ポート322に伝える。
ポート・バイパス回路要素315の送信ポート324は、データ信号をリタイミング要素330の受信ポート332に送る。
リタイミング要素330は、データ信号を再調整し、リタイミング要素330の送信ポート334は、再調整したデータ信号をポート・バイパス回路要素310の受信ポート320に送る。
ポート・バイパス回路要素310の送信ポート324は、再調整したデータ信号を、入力ポート124N+2/出力ポート122N+2に接続されたブレード(図示せず)への出力のために出力ポート122N+2に送る。
ポート・バイパス回路要素315の送信ポート324は、データ信号をリタイミング要素330の受信ポート332に送る。
リタイミング要素330は、データ信号を再調整し、リタイミング要素330の送信ポート334は、再調整したデータ信号をポート・バイパス回路要素310の受信ポート320に送る。
ポート・バイパス回路要素310の送信ポート324は、再調整したデータ信号を、入力ポート124N+2/出力ポート122N+2に接続されたブレード(図示せず)への出力のために出力ポート122N+2に送る。
入力ポート124N+2は、入力ポート124N+2/出力ポート122N+2に接続されたブレードからデータ信号を受け取り、データ信号をポート・バイパス回路要素311の受信ポート322に伝える。
ポート・バイパス回路要素311の送信ポート324は、データ信号を、リタイマ350のリタイミング要素354の受信ポート358に送る。
リタイミング要素354は、データ信号を再調整し、リタイミング要素354の送信ポート362は、調整したデータ信号を、入力ポート124N+3/出力ポート122N+3に接続されたブレード(図示せず)への出力のために出力ポート122N+3に送る。
ポート・バイパス回路要素311の送信ポート324は、データ信号を、リタイマ350のリタイミング要素354の受信ポート358に送る。
リタイミング要素354は、データ信号を再調整し、リタイミング要素354の送信ポート362は、調整したデータ信号を、入力ポート124N+3/出力ポート122N+3に接続されたブレード(図示せず)への出力のために出力ポート122N+3に送る。
入力ポート124N+3は、入力ポート124N+3/出力ポート122N+3に接続されたブレードからデータ信号を受け取り、そのデータ信号を、ポート・バイパス回路要素312の受信ポート322に伝える。
ポート・バイパス回路要素312の送信ポート324が、データ信号をリタイマ350のリタイミング要素352の受信ポート356に送る。
リタイミング要素352は、データ信号を再調整し、リタイミング要素352の送信ポート360は、再調整したデータ信号を、入力ポート124N+4/出力ポート122N+4に接続されたブレード(図示せず)への出力のために出力ポート122N+4に送る。
ポート・バイパス回路要素312の送信ポート324が、データ信号をリタイマ350のリタイミング要素352の受信ポート356に送る。
リタイミング要素352は、データ信号を再調整し、リタイミング要素352の送信ポート360は、再調整したデータ信号を、入力ポート124N+4/出力ポート122N+4に接続されたブレード(図示せず)への出力のために出力ポート122N+4に送る。
入力ポート124N+4は、入力ポート124N+4/出力ポート122N+4に接続されたブレードからデータ信号を受け取り、そのデータ信号をポート・バイパス回路要素313の受信ポート322に伝える。
ポート・バイパス回路要素313の送信ポート324は、データ信号を、回路200のリタイミング要素214の受信ポート222に送信する。
リタイミング要素214は、データ信号を再調整し、リタイミング要素214の送信ポート232は、再調整したデータ信号をリタイミング要素216に送る。
リタイミング要素216の送信ポート224は、再調整したデータ信号を、回路400のポート・バイパス回路要素414の受信ポート422に送る。
ポート・バイパス回路要素414の送信ポート424は、入力ポート124N+5/出力ポート122N+5に接続されたブレード(図示せず)への出力のために、再調整したデータ信号を出力ポート122N+5に送る。
ポート・バイパス回路要素313の送信ポート324は、データ信号を、回路200のリタイミング要素214の受信ポート222に送信する。
リタイミング要素214は、データ信号を再調整し、リタイミング要素214の送信ポート232は、再調整したデータ信号をリタイミング要素216に送る。
リタイミング要素216の送信ポート224は、再調整したデータ信号を、回路400のポート・バイパス回路要素414の受信ポート422に送る。
ポート・バイパス回路要素414の送信ポート424は、入力ポート124N+5/出力ポート122N+5に接続されたブレード(図示せず)への出力のために、再調整したデータ信号を出力ポート122N+5に送る。
入力ポート124N+5は、入力ポート124N+5/出力ポート122N+5に接続されたブレードからデータ信号を受け取り、そのデータ信号をポート・バイパス回路要素415の受信ポート422に伝える。
ポート・バイパス回路要素415の送信ポート424は、リタイミング要素430の受信ポート432にデータ信号を送る。
リタイミング要素430は、データ信号を再調整し、リタイミング要素430の送信ポート434は、再調整したデータ信号を、ポート・バイパス回路要素410の受信ポート420に送る。
ポート・バイパス回路要素410の送信ポート424は、再調整したデータ信号を、入力ポート124N+6/出力ポート122N+6に接続されたブレード(図示せず)への出力のために出力ポート122N+6に送る。
ポート・バイパス回路要素415の送信ポート424は、リタイミング要素430の受信ポート432にデータ信号を送る。
リタイミング要素430は、データ信号を再調整し、リタイミング要素430の送信ポート434は、再調整したデータ信号を、ポート・バイパス回路要素410の受信ポート420に送る。
ポート・バイパス回路要素410の送信ポート424は、再調整したデータ信号を、入力ポート124N+6/出力ポート122N+6に接続されたブレード(図示せず)への出力のために出力ポート122N+6に送る。
入力ポート124N+6は、入力ポート124N+6/出力ポート122N+6に接続されたブレードからデータ信号を受け取り、そのデータ信号をポート・バイパス回路要素411の受信ポート422に伝える。
ポート・バイパス回路要素411の送信ポート424は、データ信号を、リタイマ450のリタイミング要素454の受信ポート458に送る。
リタイミング要素454は、データ信号を再調整し、リタイミング要素454の送信ポート462は、その再調整したデータを、入力ポート124N+7/出力ポート122N+7に接続されたブレード(図示せず)への出力のために出力ポート122N+7に送る。
ポート・バイパス回路要素411の送信ポート424は、データ信号を、リタイマ450のリタイミング要素454の受信ポート458に送る。
リタイミング要素454は、データ信号を再調整し、リタイミング要素454の送信ポート462は、その再調整したデータを、入力ポート124N+7/出力ポート122N+7に接続されたブレード(図示せず)への出力のために出力ポート122N+7に送る。
入力ポート124N+7は、入力ポート124N+7/出力ポート122N+7に接続されたブレードからデータ信号を受け取り、そのデータ信号を、ポート・バイパス回路要素412の受信ポート422に伝える。
ポート・バイパス回路要素412の送信ポート424は、データ信号を、リタイマ450のリタイミング要素452の受信ポート456に送る。
リタイミング要素452は、データ信号を再調整し、リタイミング要素452の送信ポート460は、再調整したデータ信号を、入力ポート124N+8/出力ポート122N+8に接続されたブレード110N+8への出力のために出力ポート122N+8に送る。
ポート・バイパス回路要素412の送信ポート424は、データ信号を、リタイマ450のリタイミング要素452の受信ポート456に送る。
リタイミング要素452は、データ信号を再調整し、リタイミング要素452の送信ポート460は、再調整したデータ信号を、入力ポート124N+8/出力ポート122N+8に接続されたブレード110N+8への出力のために出力ポート122N+8に送る。
1つの実施形態において、ブレード110N+8からブレード1101にデータ信号を戻すために、入力ポート124N+8は、ブレード110N+8からデータ信号を受け取り、そのデータ信号をポート・バイパス回路要素413の受信ポート422に伝える。
ポート・バイパス回路要素413の送信ポート424は、データ信号を、回路200のリタイミング要素216の受信ポート226に送る。
リタイミング要素216は、データ信号を再調整し、リタイミング要素216の送信ポート232は、再調整したデータ信号を、リタイミング要素216に送る。
リタイミング要素216の送信ポート232は、再調整したデータ信号をリタイミング要素2041の受信ポート230に送る。
リタイミング要素2041の送信ポート2061は、出力ポート1221を介して、再調整したデータ信号をブレード1101の送信/受信ポート114の受信部に送る。
ポート・バイパス回路要素413の送信ポート424は、データ信号を、回路200のリタイミング要素216の受信ポート226に送る。
リタイミング要素216は、データ信号を再調整し、リタイミング要素216の送信ポート232は、再調整したデータ信号を、リタイミング要素216に送る。
リタイミング要素216の送信ポート232は、再調整したデータ信号をリタイミング要素2041の受信ポート230に送る。
リタイミング要素2041の送信ポート2061は、出力ポート1221を介して、再調整したデータ信号をブレード1101の送信/受信ポート114の受信部に送る。
結論
本発明の実施形態は、再調整したデータ信号を、ブレード・サーバの各ブレードに提供する装置および方法を提供する。
1つの実施形態において、再調整したデータ信号を、複数の各第1のブレードにそれぞれ接続可能な回路モジュールの複数の各第1の出力ポートに提供するループ・スイッチを有する回路モジュールが提供される。
ループ・スイッチは、再調整したデータ信号を提供することができる出力ポートの数を増やすためにポート・バイパス回路に接続されている。
1つの実施形態において、ポート・バイパス回路は、ループ・スイッチから再調整したデータ信号を受け取り、再調整したデータ信号を、第2のブレードに接続可能な回路モジュールの第2の出力ポートに送る。
もう1つの実施形態において、ポート・バイパス回路は、データ信号を再調整し、再調整したデータ信号を、第3のブレードに接続可能な回路モジュールの第3の出力ポートに送る。
ポート・バイパス回路は、また、リタイマの第1と第2の受信ポートに接続されている。
リタイマは、第1と第2の受信ポートのそれぞれに受け取ったデータ信号を再調整し、再調整したデータ信号のそれぞれを、第4と第5のブレードにそれぞれ接続可能な回路モジュールの第4と第5の出力ポートにそれぞれ送る。
本発明の実施形態は、再調整したデータ信号を、ブレード・サーバの各ブレードに提供する装置および方法を提供する。
1つの実施形態において、再調整したデータ信号を、複数の各第1のブレードにそれぞれ接続可能な回路モジュールの複数の各第1の出力ポートに提供するループ・スイッチを有する回路モジュールが提供される。
ループ・スイッチは、再調整したデータ信号を提供することができる出力ポートの数を増やすためにポート・バイパス回路に接続されている。
1つの実施形態において、ポート・バイパス回路は、ループ・スイッチから再調整したデータ信号を受け取り、再調整したデータ信号を、第2のブレードに接続可能な回路モジュールの第2の出力ポートに送る。
もう1つの実施形態において、ポート・バイパス回路は、データ信号を再調整し、再調整したデータ信号を、第3のブレードに接続可能な回路モジュールの第3の出力ポートに送る。
ポート・バイパス回路は、また、リタイマの第1と第2の受信ポートに接続されている。
リタイマは、第1と第2の受信ポートのそれぞれに受け取ったデータ信号を再調整し、再調整したデータ信号のそれぞれを、第4と第5のブレードにそれぞれ接続可能な回路モジュールの第4と第5の出力ポートにそれぞれ送る。
本明細書において特定の実施形態を示し説明したが、当業者は、示した特定の実施形態に、同じ目的を達成するように設計された任意の構成を代用できることを認識されよう。
本発明の多くの適用形態は、当業者に明らかであろう。
したがって、本出願は、本発明の任意の適合形態および変形例を対象として含むように意図されている。
本発明が、以下の特許請求の範囲およびその等価物によってのみ限定されることは明らかである。
本発明の多くの適用形態は、当業者に明らかであろう。
したがって、本出願は、本発明の任意の適合形態および変形例を対象として含むように意図されている。
本発明が、以下の特許請求の範囲およびその等価物によってのみ限定されることは明らかである。
118・・・回路モジュール、
1221〜122N+8・・・出力ポート、
124N+1,124N+5・・・入力ポート、
202・・・ループ・スイッチ、
2041〜204N,210,212,214,216,330,430,352,3 54,452,454・・・リタイミング要素、
302,402・・・ポート・バイパス回路、
302,402・・・ポート・バイパス回路、
324,424,360,362,460,462・・・送信ポート、
350,450・・・リタイマ、
356,358,456,458・・・受信ポート、
1221〜122N+8・・・出力ポート、
124N+1,124N+5・・・入力ポート、
202・・・ループ・スイッチ、
2041〜204N,210,212,214,216,330,430,352,3 54,452,454・・・リタイミング要素、
302,402・・・ポート・バイパス回路、
302,402・・・ポート・バイパス回路、
324,424,360,362,460,462・・・送信ポート、
350,450・・・リタイマ、
356,358,456,458・・・受信ポート、
Claims (10)
- 再調整したデータ信号を、回路モジュール(118)の複数の第1の出力ポート(1221〜122N)のそれぞれに送るように適合されたループ・スイッチ(202)と、
前記ループ・スイッチ(202)に接続され、前記ループ・スイッチ(202)から再調整したデータ信号を受け取り、前記再調整したデータ信号を前記回路モジュール(118)の第2の出力ポート(122N+1,122N+5)に送るように適合され、回路モジュール(118)の入力ポート(124N+1,124N+5)からデータ信号を受け取り、前記入力ポート(124N+1,124N+5)から受け取った前記データ信号を再調整し、前記入力ポート(124N+1,124N+5)から受け取った前記再調整したデータ信号を、前記回路モジュール(118)の第3の出力ポート(122N+2,122N+6)に送るように適合されたポート・バイパス回路(302,402)と
を具備する回路モジュール(118)。 - 前記ループ・スイッチ(202)が、
複数の相互接続されたリタイミング要素(2041〜204N,210,212,214,216)
を含み、
前記複数の第1の出力ポート(1221〜122N)がそれぞれ、前記複数の相互接続されたリタイミング要素(2041〜204N,210,212、214,216)のうちの1つに接続されていること
を特徴とする請求項1に記載の回路モジュール(118)。 - 第1の出力ポート(1221〜122N)に接続されていない前記ループ・スイッチ(202)前記複数の相互接続されたリタイミング要素(2041〜204N,210,212,214,216)のうちの1つが、前記ループ・スイッチ(202)を前記ポート・バイパス回路(302,402)に接続すること
を特徴とする請求項2に記載の回路モジュール(118)。 - 第1の出力ポート(1221〜122N)に接続されていない前記ループ・スイッチ(202)の前記複数の相互接続されたリタイミング要素(2041〜204N,210,212,214,216)のうちの別のリタイミング要素に接続されたもう1つのポート・バイパス回路(302,402)
をさらに含み、
前記もう1つのポート・バイパス回路(302,402)が、前記ループ・スイッチ(202)から再調整したデータ信号を受け取り、前記再調整したデータ信号を前記回路モジュール(118)の第4の出力ポート(122N+1,122N+5)に送り、前記回路モジュール(118)のもう1つの入力ポート(124N+1,124N+5)からデータ信号を受け取り、前記もう1つの入力ポート(124N+1,124N+5)から受け取った前記データ信号を再調整し、前記もう1つの入力ポート(124N+1,124N+5)から受け取った前記再調整したデータ信号を、前記回路モジュール(118)の第5の出力ポート(122N+2,122N+6)に送るように適合された
請求項3に記載の回路モジュール(118)。 - 前記ポート・バイパス回路(302,402)が、
前記入力ポート(124N+1,124N+5)と前記第3の出力ポート(122N+2,122N+6)の間に接続されたリタイミング要素(330,430)
を含む
ことを特徴とする請求項1に記載の回路モジュール(118)。 - 前記ポート・バイパス回路(302,402)と、前記回路モジュール(118)の第4の出力ポート(122N+3,122N+4,122N+7,122N+8)との間に接続されたリタイマ(350,450)
をさらに含み、
前記リタイマ(350,450)が、再調整したデータ信号を、前記第4の出力ポート(122N+3,122N+4,122N+7,122N+8)に送るように適合された
請求項1に記載の回路モジュール(118)。 - 第1(352,354,452,454)と、
第2(352,354,452,454)のリタイミング要素と
をさらに含み、
前記第1のリタイミング要素(352,354,452,454)が、
前記ポート・バイパス回路(302,402)の前記第1の送信ポート(324,424)に接続された受信ポート(356,358,456,458)と、
再調整したデータ信号を、前記回路モジュール(118)の第4の出力ポート(122N+3,122N+4,122N+7,122N+8)に送るように適合された送信ポート(360,362,460,462)と
を有し、
前記第2のリタイミング要素(352,354,452,454)が、
前記ポート・バイパス回路(302,402)の第2の送信ポート(324,424)に接続された受信ポート(356,358,456,458)と、
再調整したデータ信号を、前記回路モジュール(118)の第5の出力ポート(122N+3、122N+4,122N+7,122N+8)に送るように適合された送信ポート(360,362,460,462)と
を有する
請求項1に記載の回路モジュール(118)。 - 回路モジュール(118)を動作させる方法であって、
第1のデータ信号をループ・スイッチ(202)に受け取る段階と、
前記ループ・スイッチ(202)において前記第1のデータ信号を再調整する段階と、
前記再調整した第1のデータ信号を、複数の第1の出力ポート(1221〜122N)のそれぞれに送る段階と、
前記再調整した第1のデータ信号をポート・バイパス回路(302,402)に送る段階と、
前記再調整した第1のデータ信号を第2の出力ポート(122N+1,122N+5)に送る段階と、
第2のデータ信号を前記ポート・バイパス回路(302,402)に受け取る段階と、
前記第2のデータ信号をポート・バイパス回路(302,402)において再調整する段階と、
前記再調整した第2のデータ信号を第3の出力ポート(122N+2,122N+6)に送る段階と、
第3のデータ信号を前記ポート・バイパス回路(302,402)に受け取る段階と、
前記第3のデータ信号を、前記ポート・バイパス回路(302,402)からリタイマ(350,450)に送る段階と、
前記第3のデータ信号を前記リタイマ(350,450)において再調整する段階と、
前記第3のデータ信号を、第4の出力ポート(122N+3,122N+4,122N+7,122N+8)に送る段階と
を有する方法。 - 第4のデータ信号を前記ポート・バイパス回路(302,402)に受け取る段階と、
第4のデータ信号を前記ループ・スイッチ(202)に送る段階と、
前記第4のデータ信号を前記ループ・スイッチ(202)において再調整する段階と
を有する請求項7に記載の方法。 - 回路モジュール(118)を製造する方法であって、
ループ・スイッチ(202)のリタイミング要素(214,216)の送信ポート(220,224)と受信ポート(222,226)とを、ポート・バイパス回路(302,402)の第1のポート・バイパス回路要素(314,414)の受信ポート(322,422)と、前記ポート・バイパス回路(302,402)の第2のポート・バイパス回路要素(313,413)の送信ポート(324,424)とにそれぞれ接続する段階
を有し、
前記第1のポート・バイパス回路要素(314,414)が、前記リタイミング要素(214,216)の前記送信ポート(220,224)から受け取った再調整した第1のデータ信号を前記回路モジュール(118)から送るように適合され、
前記第2のポート・バイパス回路要素(313,413)が、前記リタイミング要素(214,216)において再調整するために前記リタイミング要素(214,216)の前記受信ポート(222,226)に第2のデータ信号を送るように適合され、
前記ポート・バイパス回路(302,402)の第3のポート・バイパス回路要素(311,312,411,412)の送信ポート(324,424)を、リタイマ(350,450)のリタイミング要素(352,354,452,454)の受信ポート(356,358,456,458)に接続する段階
を有し、
前記リタイマ(350,450)の前記リタイミング要素(352,354,452,454)が、その前記受信ポート(356,358,456,458)に受け取った第3のデータ信号を再調整し、前記再調整した第3のデータ信号を、前記回路モジュール(118)から送るように適合された
方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/390,830 US7184395B2 (en) | 2003-03-18 | 2003-03-18 | Providing reconditioned signals at a plurality of ports |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004282724A true JP2004282724A (ja) | 2004-10-07 |
Family
ID=32987587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004043851A Pending JP2004282724A (ja) | 2003-03-18 | 2004-02-20 | 複数のポートにおける再調整信号の提供 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7184395B2 (ja) |
JP (1) | JP2004282724A (ja) |
DE (1) | DE10355591A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7187730B1 (en) * | 2001-03-21 | 2007-03-06 | Marvell International Ltd. | Method and apparatus for predicting CCK subsymbols |
US7206352B2 (en) * | 2001-04-02 | 2007-04-17 | Koninklijke Philips Electronics N.V. | ATSC digital television system |
US8243590B2 (en) * | 2003-12-12 | 2012-08-14 | Broadcom Corporation | Method and system for seamless dual switching in a port bypass controller |
US7686619B2 (en) * | 2008-01-17 | 2010-03-30 | International Business Machines Corporation | Apparatus, system, and method for a configurable blade card |
US10511455B1 (en) * | 2017-09-18 | 2019-12-17 | Xilinx, Inc. | Time sensitive networking control circuitry |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5379291A (en) * | 1992-12-29 | 1995-01-03 | International Business Machines Corporation | Apparatus for fiber distributed data interface dynamic station bypass via skipping and hopping |
US5768551A (en) * | 1995-09-29 | 1998-06-16 | Emc Corporation | Inter connected loop channel for reducing electrical signal jitter |
US5978379A (en) * | 1997-01-23 | 1999-11-02 | Gadzoox Networks, Inc. | Fiber channel learning bridge, learning half bridge, and protocol |
US6581136B1 (en) * | 1999-06-30 | 2003-06-17 | Emc Corporation | Fibre channel data storage system having expansion/contraction |
US6629216B1 (en) * | 1999-06-30 | 2003-09-30 | Emc Corporation | Fibre channel by-pass |
US6571355B1 (en) * | 1999-12-29 | 2003-05-27 | Emc Corporation | Fibre channel data storage system fail-over mechanism |
US6615315B1 (en) * | 1999-12-29 | 2003-09-02 | Emc Corporation | Fibre channel data storage system having improved fro-end I/O adapted hub |
US6560683B1 (en) * | 1999-12-29 | 2003-05-06 | Emc Corporation | Fibre channel data storage system having improved rear-end I/O adapted hub |
US6574687B1 (en) * | 1999-12-29 | 2003-06-03 | Emc Corporation | Fibre channel data storage system |
US6658504B1 (en) * | 2000-05-16 | 2003-12-02 | Eurologic Systems | Storage apparatus |
US6975590B2 (en) * | 2000-09-07 | 2005-12-13 | Eurologic Systems Limited | Fiber-channel arbitrated-loop split loop operation |
US6961786B2 (en) * | 2002-09-25 | 2005-11-01 | Lsi Logic Corporation | Fiber loop linking/detecting |
US6901202B2 (en) * | 2002-09-26 | 2005-05-31 | Emc Corporation | Storage system with a diskless enclosure |
-
2003
- 2003-03-18 US US10/390,830 patent/US7184395B2/en not_active Expired - Fee Related
- 2003-11-28 DE DE10355591A patent/DE10355591A1/de not_active Withdrawn
-
2004
- 2004-02-20 JP JP2004043851A patent/JP2004282724A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
DE10355591A1 (de) | 2004-10-28 |
US7184395B2 (en) | 2007-02-27 |
US20040184721A1 (en) | 2004-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8532086B1 (en) | Method and system for multi level switch configuration | |
JP2619725B2 (ja) | ローカルエリアネットワークステーション内でデータ経路を構成するための装置およびモジュラシステム | |
US7814255B1 (en) | Multi-interface multi-channel modular hot plug I/O expansion | |
US10498523B1 (en) | Multipath clock and data recovery | |
KR100823385B1 (ko) | 고기능 프로브로부터 논리 분석기로의 정보 전송 방식 | |
EP2974199B1 (en) | De-correlating training pattern sequences between lanes in high-speed multi-lane links and interconnects | |
WO2018099248A1 (zh) | 背板设备、信号互联方法及装置 | |
JP2015130663A (ja) | ネットワークデバイスおよび情報送信方法 | |
CN115391262A (zh) | 高速***组件互连接口装置及其操作方法 | |
KR20000005871A (ko) | 통신소자에서의인터페이스제공장치및방법 | |
EP1700224B1 (en) | Receiver corporation | |
US10248605B2 (en) | Bidirectional lane routing | |
KR102518285B1 (ko) | PCIe 인터페이스 및 인터페이스 시스템 | |
TW202307684A (zh) | 用於向網路介面控制器晶片提供線纜組件數據之具有板載非揮發性記憶體之電路卡 | |
US9178692B1 (en) | Serial link training method and apparatus with deterministic latency | |
JP2004282724A (ja) | 複数のポートにおける再調整信号の提供 | |
US20080021573A1 (en) | Communication system for flexible use in different application scenarios in automation technology | |
US20180277971A1 (en) | High-density small form-factor pluggable module, housing, and system | |
US20030002541A1 (en) | Mid-connect architecture with point-to-point connections for high speed data transfer | |
CN103765799B (zh) | 电气空闲状态处理方法及快速外设组件互联pcie设备 | |
CN114138354B (zh) | 一种支持multihost的板载OCP网卡***及服务器 | |
CN210836054U (zh) | 存储扩展设备和存储扩展设备*** | |
US7177942B1 (en) | Method for changing fibre channel speed of a drive loop with ESM-controlled drive boxes using redundant drive channels | |
US20020162083A1 (en) | Mid-connect architecture with point-to-point connections for high speed data transfer | |
US7669001B1 (en) | Method and system for using application specific integrated circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060519 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070205 |