JP2004282724A - 複数のポートにおける再調整信号の提供 - Google Patents

複数のポートにおける再調整信号の提供 Download PDF

Info

Publication number
JP2004282724A
JP2004282724A JP2004043851A JP2004043851A JP2004282724A JP 2004282724 A JP2004282724 A JP 2004282724A JP 2004043851 A JP2004043851 A JP 2004043851A JP 2004043851 A JP2004043851 A JP 2004043851A JP 2004282724 A JP2004282724 A JP 2004282724A
Authority
JP
Japan
Prior art keywords
port
data signal
retiming
bypass circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004043851A
Other languages
English (en)
Inventor
Irving M Birmingham
アーヴィン・エム・バーミンガム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2004282724A publication Critical patent/JP2004282724A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】 コンピュータの改良されたファイバチャネルを提供する。
【解決手段】 本発明は、再調整したデータ信号を、回路モジュールの複数の第１の出力ポートのそれぞれに送るように適合されたループ・スイッチを有する回路モジュールを提供する。ループ・スイッチにはポート・バイパス回路が接続される。ポート・バイパス回路は、再調整したデータ信号をループ・スイッチから受け取り、その再調整したデータ信号を、回路モジュールの第２の出力ポートに送るように適合される。さらに、ポート・バイパス回路は、回路モジュールの入力ポートからデータ信号を受け取り、入力ポートから受け取ったデータ信号を再調整し、入力ポートから受け取った再調整したデータ信号を回路モジュールの第３の出力ポートに送るように適合される。
【選択図】図１

Description

本発明は、一般に、信号の再調整に関する。
パーソナル・コンピュータ、ワークステーション、メインフレーム、スーパー・コンピュータ、記憶装置、サーバなどの装置間で、データ転送プロトコルとファイバ・チャンネルなどのインタフェース・システムを使用してデータが転送されることが多い。
ファイバ・チャンネル技術は、光ファイバまたはファイバ・チャンネルに適合した導電性（銅）ケーブルによって、様々な装置を結合することを必要とする。
ファイバ・チャンネルは、比較的遠い距離を隔てた装置間できわめて高速なデータ送り速度を可能にする。
ファイバ・チャンネルは、一般に、ファイバ・チャネル調停ループ（ＦＣ−ＡＬ）と呼ばれるもので構成される。
調停ループ・システムでは、ポートが、ループの使用状態を調停する。
例えばＬポートと呼ばれるポートが、その最も低いポート・アドレスに基づいて調停を得た後で、次のＬポートが、２つのＬポート間に単一の双方向ポイント・ツー・ポイント回路を完成させるまで開かれる。
同時に通信できるポートは１対だけである。
２つの接続されたポートが、ループの制御を解放したとき、ループ上の他の２つのポート間にポイント・ツー・ポイント回路を確立することができる。
１つの応用例は、ＦＣ−ＡＬを使用してブレードサーバ（ｂｌａｄｅｄ ｓｅｒｖｅｒ）のブレード間の接続を提供することを含む。
ブレード・サーバは、例えば、サーバ・ブレードと呼ばれる単一または複数の回路モジュール上にプロセッサ、メモリ、ネットワーク接続、および関連する電子回路をすべて含む総合的なコンピューティング・システムである。
さらに、ブレード・サーバは、サーバ機器ブレード、ネットワーク・スイッチ・ブレード、記憶ブレード、管理ブレード、ローカルエリアネットワーク（ＬＡＮ）ブレードなどの他のブレードを含むことがある。
様々なブレードは、通常、ブレード・サーバのバックプレーンに電気的に接続される。
ＦＣ−ＡＬは、やはりバックプレーンに電気的に接続されたポート・バイパス回路ブレードを使用して実現されることがある。
ポート・バイパス回路ブレードは、ポート・バイパス回路と、ＦＣ−ＡＬを実現するいくつかの埋込みソフトウェアまたはファームウェアを含む。
この構成において、各ブレードは、ポート・バイパス回路ブレードのポートを介してポート・バイパス回路の１つに接続される。
これに関する１つの問題は、ポート・バイパス回路ブレードが、通常、ファイバ・チャンネル信号の品質仕様に準拠する再調整したデータ信号を提供するために通常使用される２つまたは３つ以上のリタイミング要素を提供しないことである。
すなわち、データ信号を、各ブレードにそれぞれ送る前にポート・バイパス回路ブレードの各ポートで再調整することができない。
複数のポートのそれぞれにリタイミング機能を有する複数のポートを有するＦＣ−ＡＬスイッチは、様々な用途に利用可能である。
しかしながら、ＦＣ−ＡＬスイッチは、通常、ブレード・サーバ用に十分なポートを備えていない。
以上の理由のため、また本明細書を読み理解するときに当業者に明らかになる以下に述べる他の理由のために、当該技術分野において、代替のファイバ・チャンネルを実現する必要性がある。
１つの実施形態は、再調整したデータ信号を、回路モジュールの複数の第１の出力ポートのそれぞれに送るように適合されたループ・スイッチを有する回路モジュールを提供する。
ループ・スイッチにはポート・バイパス回路が接続される。
ポート・バイパス回路は、再調整したデータ信号をループ・スイッチから受け取り、その再調整したデータ信号を、回路モジュールの第２の出力ポートに送るように適合される。
さらに、ポート・バイパス回路は、回路モジュールの入力ポートからデータ信号を受け取り、入力ポートから受け取ったデータ信号を再調整し、入力ポートから受け取った再調整したデータ信号を回路モジュールの第３の出力ポートに送るように適合される。
もう１つの実施形態は、複数の相互接続された第１のリタイミング要素を有する回路モジュールを提供する。
複数の第１のリタイミング要素はそれぞれ、再調整したデータ信号を回路モジュールから送るように適合された送信ポートを有する。
複数の第１のリタイミング要素の１つには、第２のリタイミング要素が接続される。
回路モジュールは、第１と第２のポート・バイパス回路要素を有するポート・バイパス回路を含む。
第１のポート・バイパス回路要素は、第２のリタイミング要素に接続されている。
さらに、第１のポート・バイパス回路要素は、第２のリタイミング要素から再調整したデータ信号を受け取り、再調整したデータ信号を回路モジュールから送るように適合される。
第２のポート・バイパス回路要素は、送信ポートを有する。
回路モジュールは、第３のリタイミング要素を有するリタイマを含む。
第３のリタイミング要素は、第２のポート・バイパス回路要素の送信ポートに接続された受信ポートと、再調整したデータ信号を回路モジュールから送るように適合された送信ポートとを有する。
もう１つの実施形態は、ブレード・サーバの複数の第１のブレードに接続され、再調整したデータ信号を複数の第１のブレードのそれぞれに送るように適合されたループ・スイッチを有するブレード・サーバを提供する。
ポート・バイパス回路は、ループ・スイッチと、ブレード・サーバの第２と第３のブレードに接続される。
ポート・バイパス回路は、再調整したデータ信号をループ・スイッチから受け取り、再調整したデータ信号を第２のブレードに送るように適合される。
さらに、ポート・バイパス回路は、第２のブレードからデータ信号を受け取り、第２のブレードから受け取ったデータ信号を再調整し、第２のブレードから受け取った再調整したデータ信号を第３のブレードに送るように適合される。
もう１つの実施形態は、回路モジュールを操作する方法を提供する。
この方法は、第１のデータ信号をループ・スイッチに受け取る段階と、第１のデータ信号をループ・スイッチにおいて再調整する段階と、再調整した第１のデータ信号を複数の各第１の出力ポートに送る段階とを含む。
この方法は、再調整した第１のデータ信号をポート・バイパス回路に送る段階と、再調整した第１のデータ信号を第２の出力ポートに送る段階とを含む。
この方法には、また、第２のデータ信号をポート・バイパス回路に受け取る段階と、第２のデータ信号をポート・バイパス回路において再調整する段階と、再調整した第２のデータ信号を第３の出力ポートに送る段階とが含まれる。
この方法は、第３のデータ信号をポート・バイパス回路に受け取る段階と、第３のデータ信号をポート・バイパス回路からリタイマに送る段階と、第３のデータ信号をリタイマにおいて再調整する段階と、第３のデータ信号を第４の出力ポートに送る段階とを含む。
もう１つの実施形態は、回路基板を製造する方法を提供する。
この方法は、ループ・スイッチのリタイミング要素の送信ポートと受信ポートを、ポート・バイパス回路の第１のポート・バイパス回路要素の受信ポートと、ポート・バイパス回路の第２のポート・バイパス回路要素の送信ポートとにそれぞれ接続する段階を含む。
第１のポート・バイパス回路要素は、リタイミング要素の送信ポートから受け取った再調整した第１のデータ信号を回路モジュールから送るように適合され、第２のポート・バイパス回路要素は、リタイミング要素において再調整するために第２のデータ信号をリタイミング要素の受信ポートに送るように適合される。
この方法には、また、ポート・バイパス回路の第３のポート・バイパス回路要素の送信ポートを、リタイマのリタイミング要素の受信ポートに接続する段階も含まれる。
リタイマのリタイミング要素は、その受信ポートに受け取った第３のデータ信号を再調整し、再調整した第３のデータ信号を回路モジュールから送るように適合される。
本発明のさらに他の実施形態は、様々な範囲の方法および装置を含む。
この実施形態の以下の詳細な説明において、実施形態の一部分を構成し、本発明を実施できる例示的な固有の実施形態によって示された添付図面を参照する。
これらの実施形態は、当業者が本発明を実施できるように十分に詳細に説明され、また、他の実施形態を利用することができ、本発明の範囲から逸脱することなくそのプロセスの変更、電気的な変更および機械的な変更を行うことができることを理解されたい。
したがって、以下の詳細な説明は、限定の意味に解釈されるべきでなく、本発明の範囲は、併記の特許請求の範囲およびその等価物によってのみ定義される。
図１は、本発明の実施形態によるブレード・サーバ１００を示すブロック図である。
ブレード・サーバ１００は、スロット１０６１〜１０６Ｎ＋８を有するバックプレーン１０２を有する。
ブレード（または、回路モジュール）１１０１〜１１０Ｎ＋８はそれぞれ、スロット１０６１〜１０６Ｎ＋８に電気的に接続されている。
ブレード１１０１〜１１０Ｎ＋８の少なくとも１つは（例えば、１１０Ｎ＋８）は、サーバ・ブレード、例えばネットワークを介して接続されたコンピュータにサービスを提供する回路モジュールである。
ブレード１１０１〜１１０Ｎ＋８の少なくとももう１つ（例えば、１１０Ｎ＋８）は、記憶ブレードである。
ブレード１１０１〜１１０Ｎ＋８はそれぞれ、ファイバ・チャンネル送信／受信ポート１１４を有する。
ブレード・サーバ１００は、１つの実施形態においてファイバ・チャネル調停ループ（ＦＣ−ＡＬ）などのループ１２０を提供する通信ブレード（または、回路モジュール）１１８を有する。
通信ブレード１１８は、バックプレーン１０２に電気的に接続されている。
これにより、各ブレード１１０１〜１１０Ｎ＋８がループ１２０に接続されている。
このように、通信ブレード１１８によって、データ信号、例えばファイバ・チャンネル信号を、ブレード１１０１〜１１０Ｎ＋８の間で転送することができる。
詳細には、通信ブレード１１８は、出力ポート１２２１〜１２２Ｎ＋８と、入力ポート１２４１〜１２４Ｎ＋８を有する。
出力ポート１２２１〜１２２Ｎ＋８はそれぞれ、バックプレーン１０２のスロット１０６１〜１０６Ｎ＋８を介して、それぞれのブレード１１０１〜１１０Ｎ＋Ｂの送信／受信ポート１１４の受信部に接続されている。
各入力ポート１２４１〜１２４Ｎ＋８は、バックプレーン１０２のスロット１０６１〜１０６Ｎ＋８を介して、各ブレード１１０１〜１１０Ｎ＋８の送信／受信ポート１１４の送信部にそれぞれ接続されている。
１つの実施形態において、通信ブレード１１８は、回路２００、３００および４００を有し、その拡大図をそれぞれ、図２、図３および図４に示す。
図２、図３および図４に示したように、回路２００は、出力ポート１２２１〜１２２Ｎと入力ポート１２４１〜１２４Ｎ、回路３００は、出力ポート１２２Ｎ＋１〜１２２Ｎ＋４と入力ポート１２４Ｎ＋１〜１２４Ｎ＋４、および回路４００は、出力ポート１２２Ｎ＋５〜１２２Ｎ＋８と入力ポート１２４Ｎ＋５〜１２４Ｎ＋８を有する。
１つの実施形態において、ファイバ・チャネル調停ループ・スイッチのようなループ・スイッチ２０２（例えば、米国カリフォルニア州ＣａｍｉｒｉｌｌｏのＶｉｔｅｓｓｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏｒｐｏｒａｔｉｏｎから入手可能なＶＳＣ７１９２）が、通信ブレード１１８上に配置され、回路２００に含まれる。
ループ・スイッチ２０２は、図１と図２に示したように、リタイミング要素２０４１〜２０４Ｎを含む。
各リタイミング要素２０４１〜２０４Ｎは、図１に示したように、各バックプレーン１０２を介してブレード１１０１〜１１０Ｎに接続されている。
具体的には、各リタイミング要素２０４１〜２０４Ｎがそれぞれ、図２に示したような各出力ポート１２２１〜１２２Ｎに接続され、したがって、各ブレード１１０１〜１１０Ｎの送信／受信ポート１１４の受信部に接続された送信ポート２０６１〜２０６Ｎを含む。
また、各リタイミング要素２０４１〜２０４Ｎはそれぞれ、各入力ポート１２４１〜１２４Ｎに接続され、したがって各ブレード１１０１〜１１０Ｎの送信／受信ポート１１４の送信部に接続された受信ポート２０８１〜２０８Ｎを含む。
ループ・スイッチ２０２は、また、リタイミング要素２１０、２１２、２１４および２１６を含む。
リタイミング要素２１４は、送信ポート２２０と受信ポート２２２を含み、リタイミング要素２１６は、送信ポート２２４と受信ポート２２６を含む。
送信ポート２２０と受信ポート２２２はそれぞれ、回路３００との間で信号を送受信し、送信ポート２２４と受信ポート２２６はそれぞれ、回路４００との間で信号を送受信する。
１つの実施形態において、リタイミング要素２０４１〜２０４Ｎとリタイミング要素２１０、２１２、２１４および２１６はそれぞれ、また、受信ポート２３０と送信ポート２３２を含む。
もう１つの実施形態において、リタイミング要素２０４１〜２０４Ｎとリタイミング要素２１０、２１２、２１４および２１６は、相互接続されてループ・スイッチ２０２のループ２４０を構成し、各リタイミング要素２０４１〜２０４Ｎとリタイミング要素２１０、２１２、２１４および２１６の送信ポート２３２は、図２に示したように、リタイミング要素２０４１〜２０４Ｎとリタイミング要素２１０、２１２、２１４および２１６の隣り合った要素の受信ポート２３０に接続されている。
ループ２４０は、リタイミング要素２１４および２１６によってループ１２０に接続され、ループ１２０の一部分を構成する。
様々な実施形態において、リタイミング要素２０４１〜２０４Ｎは、例えば、受信ポート２０８１〜２０８Ｎにそれぞれ受け取ったデータ信号を、データ信号から埋め込みクロックを回復し、データ信号を再生してジッタを減少させることによって、データ信号がファイバ・チャンネル信号の品質仕様に準拠するように再調整する。
いくつかの実施形態において、リタイミング要素２１４および２１６は、受信ポート２２２および２２６にそれぞれ受け取ったデータ信号を再調整する。
１つの実施形態において、リタイミング要素２０４１〜２０４Ｎとリタイミング要素２１０、２１２、２１４および２１６はそれぞれ、並直列変換器／直並列変換器（ＳＥＲＤＥＳ）、クロック・リカバリ・ユニット（ＣＲＵ）などである。
１つの実施形態の場合、米国カリフォルニア州ＣａｍｉｒｉｌｌｏのＶｉｔｅｓｓｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏｒｐｏｒａｔｉｏｎから入手可能なＶＳＣ７１２７ｓなどのポート・バイパス回路３０２および４０２が、通信ブレード１１８上に配置され、図１、図３および図４に示したように、回路３００と４００にそれぞれ含まれる。
実施形態によって、ポート・バイパス回路３０２および４０２がそれぞれ、ポート・バイパス回路要素３１０〜３１５とポート・バイパス回路要素４１０〜４１５を含むことがある。
図３に示したように、各ポート・バイパス回路要素３１０〜３１５は、受信ポート３２０および３２２と、送信ポート３２４とを有する。
各ポート・バイパス回路要素４１０〜４１５は、図４に示したように、受信ポート４２０および４２２と、送信ポート４２４とを有する。
また、ポート・バイパス回路３０２および４０２はそれぞれ、リタイミング要素３３０および４３０を含む。
リタイミング要素３３０は、受信ポート３３２と送信ポート３３４を有し、リタイミング要素４３０は、受信ポート４３２と送信ポート４３４を有する。
もう１つの実施形態の場合、米国カリフォルニア州ＣａｍｉｒｉｌｌｏのＶｉｔｅｓｓｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏｒｐｏｒａｔｉｏｎから入手可能なＶＳＣ７Ｉ ３０ ＤＵＡＬ ＦＩＢＲＥ ＴＩＭＥＲなどのリタイマ３５０と４５０が、図１、図３および図４に示したように、通信ブレード１１８上に配置され、それぞれ回路３００および４００に含まれる。
もう１つの実施形態の場合、リタイマ３５０と４５０がそれぞれ、ポート・バイパス回路３０２と４０２に接続されている。
１つの実施形態の場合、リタイマ３５０と４５０がそれぞれ、リタイミング要素３５２と３５４およびリタイミング要素４５２と４５４を含む。
リタイミング要素３５２と３５４はそれぞれ、受信ポート３５６と３５８および送信ポート３６０と３６２を含む。
リタイミング要素４５２と４５４はそれぞれ、受信ポート４５６と４５８および送信ポート４６０と４６２を含む。
様々な実施形態において、リタイミング要素３３０、３５２、３５４、４３０、４５２および４５４は、受信ポート３３２、３５６、３５８、４３２、４５６および４５８にそれぞれ受け取ったデータ信号を再調整する。
１つの実施形態において、各リタイミング要素３３０、３５２、３５４、４３０、４５２および４５４は、並直列変換器／直並列変換器（ＳＥＲＤＥＳ）、クロック・リカバリ・ユニット（ＣＲＵ）などである。
もう１つの実施形態において、ポート・バイパス回路要素３１０〜３１５、リタイミング要素３３０およびリタイマ３５０は、相互接続されてループ１２０の一部分を構成する。
詳細には、図１と図３に示したように、回路３００のポート・バイパス回路要素３１４の受信ポート３２２が、回路２００のリタイミング要素２１４の送信ポート２２０に接続されている。
図３に示したように、ポート・バイパス回路要素３１４の送信ポート３２４が、ポート・バイパス回路要素３１５の受信ポート３２０と出力ポート１２２Ｎ＋１に接続され、入力ポート１２４Ｎ＋１が、ポート・バイパス回路要素３１５の受信ポート３２２に接続されている。
ポート・バイパス回路要素３１５の送信ポート３２４は、リタイミング要素３３０の受信ポート３３２と、ポート・バイパス回路要素３１０の受信ポート３２２とに接続されている。
リタイミング要素３３０の送信ポート３３４は、ポート・バイパス回路要素３１０の受信ポート３２０に接続されている。
ポート・バイパス回路要素３１０の送信ポート３２４が、ポート・バイパス回路要素３１１の受信ポート３２０と出力ポート１２２Ｎ＋２に接続され、入力ポート１２４Ｎ＋２が、ポート・バイパス回路要素３１１の受信ポート３２２に接続されている。
ポート・バイパス回路要素３１１の送信ポート３２４は、リタイマ３５０のリタイミング要素３５４の受信ポート３５８と、ポート・バイパス回路要素３１２の受信ポート３２０に接続されている。
リタイミング要素３５４の送信ポート３６２が、出力ポート１２２Ｎ＋３に接続され、入力ポート１２４Ｎ＋３が、ポート・バイパス回路要素３１２の受信ポート３２２に接続されている。
ポート・バイパス回路要素３１２の送信ポート３２４が、リタイマ３５０のリタイミング要素３５２の受信ポート３５６と、ポート・バイパス回路要素３１３の受信ポート３２０とに接続されている。
リタイミング要素３５２の送信ポート３６０が、出力ポート１２２Ｎ＋４に接続され、入力ポート１２４Ｎ＋４が、ポート・バイパス回路要素３１３の受信ポート３２２に接続されている。
図１に示したように、ポート・バイパス回路要素３１３の送信ポート３２４が、ポート・バイパス回路要素３１４の受信ポート３２０と、回路２００のリタイミング要素２１４の受信ポート２２２とに接続されている。
１つの実施形態において、ポート・バイパス回路要素４１０〜４１５、リタイミング要素４３０、およびリタイマ４５０が、相互接続されて、ループ１２０の一部分を構成する。
詳細には、図１と図４に示したように、回路４００のポート・バイパス回路要素４１４の受信ポート４２２が、回路２００のリタイミング要素２１６の送信ポート２２４に接続されている。
図４に示したように、ポート・バイパス回路要素４１４の送信ポート４２４が、ポート・バイパス回路要素４１５の受信ポート４２０と出力ポート１２２Ｎ＋５とに接続され、入力ポート１２４Ｎ＋５が、ポート・バイパス回路要素４１５の受信ポート４２２に接続されている。
ポート・バイパス回路要素４１５の送信ポート４２４は、リタイミング要素４３０の受信ポート４３２と、ポート・バイパス回路要素４１０の受信ポート４２２とに接続されている。
リタイミング要素４３０の送信ポート４３４は、ポート・バイパス回路要素４１０の受信ポート４２０に接続されている。
ポート・バイパス回路要素４１０の送信ポート４２４は、ポート・バイパス回路要素４１１の受信ポート４２０および出力ポート１２２Ｎ＋６に接続され、入力ポート１２４Ｎ＋６は、ポート・バイパス回路要素４１１の受信ポート４２２に接続されている。
ポート・バイパス回路要素４１１の送信ポート４２４は、リタイマ４５０のリタイミング要素４５４の受信ポート４５８と、ポート・バイパス回路要素４１２の受信ポート４２０とに接続されている。
リタイミング要素４５４の送信ポート４６２が、出力ポート１２２Ｎ＋７に接続され、入力ポート１２４Ｎ＋７が、ポート・バイパス回路要素４１２の受信ポート４２２に接続されている。
ポート・バイパス回路要素４１２の送信ポート４２４が、リタイマ４５０のリタイミング要素４５２の受信ポート４５６と、ポート・バイパス回路要素４１３の受信ポート４２０に接続されている。
リタイミング要素４５２の送信ポート４６０が、出力ポート１２２Ｎ＋８に接続され、入力ポート１２４Ｎ＋８が、ポート・バイパス回路要素４１３の受信ポート４２２に接続されている。
図１に示したように、ポート・バイパス回路要素４１３の送信ポート４２４は、ポート・バイパス回路要素４１４の受信ポート４２０と、回路２００のリタイミング要素２１６の受信ポート２２６に接続されている。
ブレード・サーバ１００の動作中に、データ信号は、通信ブレード１１８のループ１２０に沿って、ブレード１１０１〜１１０Ｎ＋８のうちの１つのブレードから、ブレード１１０１〜１１０Ｎ＋８のうちの別のブレードに転送される。
通信ブレード１１８は、再調整したデータ信号を各出力ポート１２２１〜１２２Ｎ＋８に提供し、それにより、各ブレード１１０１〜１１０Ｎ＋８に再調整したデータ信号を出力することができる。
特に、通信ブレード１１８の回路２００は、再調整したデータ信号を各出力ポート１２２１〜１２２Ｎで提供する。
回路３００および４００はそれぞれ、出力ポート１２２Ｎ＋１〜１２２Ｎ＋４と出力ポート１２２Ｎ＋５〜１２２Ｎ＋８のそれぞれに再調整したデータ信号を提供し、それにより再調整機能を有する出力ポートの数が増える。
１つの実施形態において、データ信号は、後でビットによって直列に送られる１０ビット伝送文字に１度に８ビットずつエンコードされるデータを含むファイバ・チャンネル信号である。
１つの実施形態において、データ信号は、ブレード１１０１〜１１０Ｎのうちの１つ（例えば、ブレード１１０１）から、ブレード１１０１〜１１０Ｎのうちの隣りのブレード（例えば、ブレード１１０２）に、転送シーケンスを使用して転送される。
転送シーケンスは、再調整したデータ信号がブレード１１０Ｎに受け取られるまで繰り返される。
具体的には、転送シーケンスは、ブレード１１０１の送信／受信ポート１１４の送信部から、バックプレーン１０２のスロット１０６１と入力ポート１２４１を介して、リタイミング要素２０４１の受信ポート２０８１にデータ信号を送ることを含む。
リタイミング要素２０４１は、データ信号を再調整し、リタイミング要素２０４１の送信ポート２３２は、再調整したデータ信号をリタイミング要素２０４２の受信ポート２３０に送る。
リタイミング要素２０４２の送信ポート２０６２は、再調整したデータ信号を、出力ポート１２２２を介してブレード１１０２の送信／受信ポート１１４の受信部に送って転送シーケンスを完了する。
転送シーケンスは、再調整したデータ信号が出力ポート１２２Ｎを介してブレード１１０Ｎの送信／受信ポート１１４の受信部に受け取られるまで繰り返される。
１つの実施形態において、ブレード１１０Ｎ〜ブレード１１０Ｎ＋８にデータ信号を送るために、ブレード１１０Ｎの送信／受信ポート１１４の送信部は、バックプレーン１０２のスロット１０６Ｎと入力ポート１２４Ｎを介して、データ信号をリタイミング要素２０４Ｎの受信ポート２０８Ｎに送る。
リタイミング要素２０４Ｎは、データ信号を再調整し、リタイミング要素２０４Ｎの送信ポート２３２は、再調整したデータ信号をリタイミング要素２１０の受信ポート２３０に送る。
リタイミング要素２１０は、再調整したデータ信号をリタイミング要素２１２に送り、リタイミング要素２１２は、再調整したデータ信号をリタイミング要素２１４に送る。
リタイミング要素２１４の送信ポート２２０は、再調整したデータ信号を、回路３００のポート・バイパス回路要素３１４の受信ポート３２２に送る。
ポート・バイパス回路要素３１４の送信ポート３２４は、再調整したデータ信号を、入力／出力ポート１２４Ｎ＋１／１２２Ｎ＋１に接続されたブレード（図示せず）への出力のために出力ポート１２２Ｎ＋１に送る。
入力ポート１２４Ｎ＋１は、データ信号を入力／出力ポート１２４Ｎ＋１／１２２Ｎ＋１に接続されたブレードから受け取り、データ信号をポート・バイパス回路要素３１５の受信ポート３２２に伝える。
ポート・バイパス回路要素３１５の送信ポート３２４は、データ信号をリタイミング要素３３０の受信ポート３３２に送る。
リタイミング要素３３０は、データ信号を再調整し、リタイミング要素３３０の送信ポート３３４は、再調整したデータ信号をポート・バイパス回路要素３１０の受信ポート３２０に送る。
ポート・バイパス回路要素３１０の送信ポート３２４は、再調整したデータ信号を、入力ポート１２４Ｎ＋２／出力ポート１２２Ｎ＋２に接続されたブレード（図示せず）への出力のために出力ポート１２２Ｎ＋２に送る。
入力ポート１２４Ｎ＋２は、入力ポート１２４Ｎ＋２／出力ポート１２２Ｎ＋２に接続されたブレードからデータ信号を受け取り、データ信号をポート・バイパス回路要素３１１の受信ポート３２２に伝える。
ポート・バイパス回路要素３１１の送信ポート３２４は、データ信号を、リタイマ３５０のリタイミング要素３５４の受信ポート３５８に送る。
リタイミング要素３５４は、データ信号を再調整し、リタイミング要素３５４の送信ポート３６２は、調整したデータ信号を、入力ポート１２４Ｎ＋３／出力ポート１２２Ｎ＋３に接続されたブレード（図示せず）への出力のために出力ポート１２２Ｎ＋３に送る。
入力ポート１２４Ｎ＋３は、入力ポート１２４Ｎ＋３／出力ポート１２２Ｎ＋３に接続されたブレードからデータ信号を受け取り、そのデータ信号を、ポート・バイパス回路要素３１２の受信ポート３２２に伝える。
ポート・バイパス回路要素３１２の送信ポート３２４が、データ信号をリタイマ３５０のリタイミング要素３５２の受信ポート３５６に送る。
リタイミング要素３５２は、データ信号を再調整し、リタイミング要素３５２の送信ポート３６０は、再調整したデータ信号を、入力ポート１２４Ｎ＋４／出力ポート１２２Ｎ＋４に接続されたブレード（図示せず）への出力のために出力ポート１２２Ｎ＋４に送る。
入力ポート１２４Ｎ＋４は、入力ポート１２４Ｎ＋４／出力ポート１２２Ｎ＋４に接続されたブレードからデータ信号を受け取り、そのデータ信号をポート・バイパス回路要素３１３の受信ポート３２２に伝える。
ポート・バイパス回路要素３１３の送信ポート３２４は、データ信号を、回路２００のリタイミング要素２１４の受信ポート２２２に送信する。
リタイミング要素２１４は、データ信号を再調整し、リタイミング要素２１４の送信ポート２３２は、再調整したデータ信号をリタイミング要素２１６に送る。
リタイミング要素２１６の送信ポート２２４は、再調整したデータ信号を、回路４００のポート・バイパス回路要素４１４の受信ポート４２２に送る。
ポート・バイパス回路要素４１４の送信ポート４２４は、入力ポート１２４Ｎ＋５／出力ポート１２２Ｎ＋５に接続されたブレード（図示せず）への出力のために、再調整したデータ信号を出力ポート１２２Ｎ＋５に送る。
入力ポート１２４Ｎ＋５は、入力ポート１２４Ｎ＋５／出力ポート１２２Ｎ＋５に接続されたブレードからデータ信号を受け取り、そのデータ信号をポート・バイパス回路要素４１５の受信ポート４２２に伝える。
ポート・バイパス回路要素４１５の送信ポート４２４は、リタイミング要素４３０の受信ポート４３２にデータ信号を送る。
リタイミング要素４３０は、データ信号を再調整し、リタイミング要素４３０の送信ポート４３４は、再調整したデータ信号を、ポート・バイパス回路要素４１０の受信ポート４２０に送る。
ポート・バイパス回路要素４１０の送信ポート４２４は、再調整したデータ信号を、入力ポート１２４Ｎ＋６／出力ポート１２２Ｎ＋６に接続されたブレード（図示せず）への出力のために出力ポート１２２Ｎ＋６に送る。
入力ポート１２４Ｎ＋６は、入力ポート１２４Ｎ＋６／出力ポート１２２Ｎ＋６に接続されたブレードからデータ信号を受け取り、そのデータ信号をポート・バイパス回路要素４１１の受信ポート４２２に伝える。
ポート・バイパス回路要素４１１の送信ポート４２４は、データ信号を、リタイマ４５０のリタイミング要素４５４の受信ポート４５８に送る。
リタイミング要素４５４は、データ信号を再調整し、リタイミング要素４５４の送信ポート４６２は、その再調整したデータを、入力ポート１２４Ｎ＋７／出力ポート１２２Ｎ＋７に接続されたブレード（図示せず）への出力のために出力ポート１２２Ｎ＋７に送る。
入力ポート１２４Ｎ＋７は、入力ポート１２４Ｎ＋７／出力ポート１２２Ｎ＋７に接続されたブレードからデータ信号を受け取り、そのデータ信号を、ポート・バイパス回路要素４１２の受信ポート４２２に伝える。
ポート・バイパス回路要素４１２の送信ポート４２４は、データ信号を、リタイマ４５０のリタイミング要素４５２の受信ポート４５６に送る。
リタイミング要素４５２は、データ信号を再調整し、リタイミング要素４５２の送信ポート４６０は、再調整したデータ信号を、入力ポート１２４Ｎ＋８／出力ポート１２２Ｎ＋８に接続されたブレード１１０Ｎ＋８への出力のために出力ポート１２２Ｎ＋８に送る。
１つの実施形態において、ブレード１１０Ｎ＋８からブレード１１０１にデータ信号を戻すために、入力ポート１２４Ｎ＋８は、ブレード１１０Ｎ＋８からデータ信号を受け取り、そのデータ信号をポート・バイパス回路要素４１３の受信ポート４２２に伝える。
ポート・バイパス回路要素４１３の送信ポート４２４は、データ信号を、回路２００のリタイミング要素２１６の受信ポート２２６に送る。
リタイミング要素２１６は、データ信号を再調整し、リタイミング要素２１６の送信ポート２３２は、再調整したデータ信号を、リタイミング要素２１６に送る。
リタイミング要素２１６の送信ポート２３２は、再調整したデータ信号をリタイミング要素２０４１の受信ポート２３０に送る。
リタイミング要素２０４１の送信ポート２０６１は、出力ポート１２２１を介して、再調整したデータ信号をブレード１１０１の送信／受信ポート１１４の受信部に送る。
結論
本発明の実施形態は、再調整したデータ信号を、ブレード・サーバの各ブレードに提供する装置および方法を提供する。
１つの実施形態において、再調整したデータ信号を、複数の各第１のブレードにそれぞれ接続可能な回路モジュールの複数の各第１の出力ポートに提供するループ・スイッチを有する回路モジュールが提供される。
ループ・スイッチは、再調整したデータ信号を提供することができる出力ポートの数を増やすためにポート・バイパス回路に接続されている。
１つの実施形態において、ポート・バイパス回路は、ループ・スイッチから再調整したデータ信号を受け取り、再調整したデータ信号を、第２のブレードに接続可能な回路モジュールの第２の出力ポートに送る。
もう１つの実施形態において、ポート・バイパス回路は、データ信号を再調整し、再調整したデータ信号を、第３のブレードに接続可能な回路モジュールの第３の出力ポートに送る。
ポート・バイパス回路は、また、リタイマの第１と第２の受信ポートに接続されている。
リタイマは、第１と第２の受信ポートのそれぞれに受け取ったデータ信号を再調整し、再調整したデータ信号のそれぞれを、第４と第５のブレードにそれぞれ接続可能な回路モジュールの第４と第５の出力ポートにそれぞれ送る。
本明細書において特定の実施形態を示し説明したが、当業者は、示した特定の実施形態に、同じ目的を達成するように設計された任意の構成を代用できることを認識されよう。
本発明の多くの適用形態は、当業者に明らかであろう。
したがって、本出願は、本発明の任意の適合形態および変形例を対象として含むように意図されている。
本発明が、以下の特許請求の範囲およびその等価物によってのみ限定されることは明らかである。
本発明の実施形態によるブレード・サーバを示すブロック図である。 図１のブレード・サーバの回路２００の拡大図である。 図１のブレード・サーバの回路３００の拡大図である。 図１のブレード・サーバの回路４００の拡大図である。
符号の説明
１１８・・・回路モジュール、
１２２１〜１２２Ｎ＋８・・・出力ポート、
１２４Ｎ＋１，１２４Ｎ＋５・・・入力ポート、
２０２・・・ループ・スイッチ、
２０４１〜２０４Ｎ，２１０，２１２，２１４，２１６，３３０，４３０，３５２，３ ５４，４５２，４５４・・・リタイミング要素、
３０２，４０２・・・ポート・バイパス回路、
３０２，４０２・・・ポート・バイパス回路、
３２４，４２４，３６０，３６２，４６０，４６２・・・送信ポート、
３５０，４５０・・・リタイマ、
３５６，３５８，４５６，４５８・・・受信ポート、

Claims (10)

  1. 再調整したデータ信号を、回路モジュール（１１８）の複数の第１の出力ポート（１２２１〜１２２Ｎ）のそれぞれに送るように適合されたループ・スイッチ（２０２）と、
    前記ループ・スイッチ（２０２）に接続され、前記ループ・スイッチ（２０２）から再調整したデータ信号を受け取り、前記再調整したデータ信号を前記回路モジュール（１１８）の第２の出力ポート（１２２Ｎ＋１，１２２Ｎ＋５）に送るように適合され、回路モジュール（１１８）の入力ポート（１２４Ｎ＋１，１２４Ｎ＋５）からデータ信号を受け取り、前記入力ポート（１２４Ｎ＋１，１２４Ｎ＋５）から受け取った前記データ信号を再調整し、前記入力ポート（１２４Ｎ＋１，１２４Ｎ＋５）から受け取った前記再調整したデータ信号を、前記回路モジュール（１１８）の第３の出力ポート（１２２Ｎ＋２，１２２Ｎ＋６）に送るように適合されたポート・バイパス回路（３０２，４０２）と
    を具備する回路モジュール（１１８）。
  2. 前記ループ・スイッチ（２０２）が、
    複数の相互接続されたリタイミング要素（２０４１〜２０４Ｎ，２１０，２１２，２１４，２１６）
    を含み、
    前記複数の第１の出力ポート（１２２１〜１２２Ｎ）がそれぞれ、前記複数の相互接続されたリタイミング要素（２０４１〜２０４Ｎ，２１０，２１２、２１４，２１６）のうちの１つに接続されていること
    を特徴とする請求項１に記載の回路モジュール（１１８）。
  3. 第１の出力ポート（１２２１〜１２２Ｎ）に接続されていない前記ループ・スイッチ（２０２）前記複数の相互接続されたリタイミング要素（２０４１〜２０４Ｎ，２１０，２１２，２１４，２１６）のうちの１つが、前記ループ・スイッチ（２０２）を前記ポート・バイパス回路（３０２，４０２）に接続すること
    を特徴とする請求項２に記載の回路モジュール（１１８）。
  4. 第１の出力ポート（１２２１〜１２２Ｎ）に接続されていない前記ループ・スイッチ（２０２）の前記複数の相互接続されたリタイミング要素（２０４１〜２０４Ｎ，２１０，２１２，２１４，２１６）のうちの別のリタイミング要素に接続されたもう１つのポート・バイパス回路（３０２，４０２）
    をさらに含み、
    前記もう１つのポート・バイパス回路（３０２，４０２）が、前記ループ・スイッチ（２０２）から再調整したデータ信号を受け取り、前記再調整したデータ信号を前記回路モジュール（１１８）の第４の出力ポート（１２２Ｎ＋１，１２２Ｎ＋５）に送り、前記回路モジュール（１１８）のもう１つの入力ポート（１２４Ｎ＋１，１２４Ｎ＋５）からデータ信号を受け取り、前記もう１つの入力ポート（１２４Ｎ＋１，１２４Ｎ＋５）から受け取った前記データ信号を再調整し、前記もう１つの入力ポート（１２４Ｎ＋１，１２４Ｎ＋５）から受け取った前記再調整したデータ信号を、前記回路モジュール（１１８）の第５の出力ポート（１２２Ｎ＋２，１２２Ｎ＋６）に送るように適合された
    請求項３に記載の回路モジュール（１１８）。
  5. 前記ポート・バイパス回路（３０２，４０２）が、
    前記入力ポート（１２４Ｎ＋１，１２４Ｎ＋５）と前記第３の出力ポート（１２２Ｎ＋２，１２２Ｎ＋６）の間に接続されたリタイミング要素（３３０，４３０）
    を含む
    ことを特徴とする請求項１に記載の回路モジュール（１１８）。
  6. 前記ポート・バイパス回路（３０２，４０２）と、前記回路モジュール（１１８）の第４の出力ポート（１２２Ｎ＋３，１２２Ｎ＋４，１２２Ｎ＋７，１２２Ｎ＋８）との間に接続されたリタイマ（３５０，４５０）
    をさらに含み、
    前記リタイマ（３５０，４５０）が、再調整したデータ信号を、前記第４の出力ポート（１２２Ｎ＋３，１２２Ｎ＋４，１２２Ｎ＋７，１２２Ｎ＋８）に送るように適合された
    請求項１に記載の回路モジュール（１１８）。
  7. 第１（３５２，３５４，４５２，４５４）と、
    第２（３５２，３５４，４５２，４５４）のリタイミング要素と
    をさらに含み、
    前記第１のリタイミング要素（３５２，３５４，４５２，４５４）が、
    前記ポート・バイパス回路（３０２，４０２）の前記第１の送信ポート（３２４，４２４）に接続された受信ポート（３５６，３５８，４５６，４５８）と、
    再調整したデータ信号を、前記回路モジュール（１１８）の第４の出力ポート（１２２Ｎ＋３，１２２Ｎ＋４，１２２Ｎ＋７，１２２Ｎ＋８）に送るように適合された送信ポート（３６０，３６２，４６０，４６２）と
    を有し、
    前記第２のリタイミング要素（３５２，３５４，４５２，４５４）が、
    前記ポート・バイパス回路（３０２，４０２）の第２の送信ポート（３２４，４２４）に接続された受信ポート（３５６，３５８，４５６，４５８）と、
    再調整したデータ信号を、前記回路モジュール（１１８）の第５の出力ポート（１２２Ｎ＋３、１２２Ｎ＋４，１２２Ｎ＋７，１２２Ｎ＋８）に送るように適合された送信ポート（３６０，３６２，４６０，４６２）と
    を有する
    請求項１に記載の回路モジュール（１１８）。
  8. 回路モジュール（１１８）を動作させる方法であって、
    第１のデータ信号をループ・スイッチ（２０２）に受け取る段階と、
    前記ループ・スイッチ（２０２）において前記第１のデータ信号を再調整する段階と、
    前記再調整した第１のデータ信号を、複数の第１の出力ポート（１２２１〜１２２Ｎ）のそれぞれに送る段階と、
    前記再調整した第１のデータ信号をポート・バイパス回路（３０２，４０２）に送る段階と、
    前記再調整した第１のデータ信号を第２の出力ポート（１２２Ｎ＋１，１２２Ｎ＋５）に送る段階と、
    第２のデータ信号を前記ポート・バイパス回路（３０２，４０２）に受け取る段階と、
    前記第２のデータ信号をポート・バイパス回路（３０２，４０２）において再調整する段階と、
    前記再調整した第２のデータ信号を第３の出力ポート（１２２Ｎ＋２，１２２Ｎ＋６）に送る段階と、
    第３のデータ信号を前記ポート・バイパス回路（３０２，４０２）に受け取る段階と、
    前記第３のデータ信号を、前記ポート・バイパス回路（３０２，４０２）からリタイマ（３５０，４５０）に送る段階と、
    前記第３のデータ信号を前記リタイマ（３５０，４５０）において再調整する段階と、
    前記第３のデータ信号を、第４の出力ポート（１２２Ｎ＋３，１２２Ｎ＋４，１２２Ｎ＋７，１２２Ｎ＋８）に送る段階と
    を有する方法。
  9. 第４のデータ信号を前記ポート・バイパス回路（３０２，４０２）に受け取る段階と、
    第４のデータ信号を前記ループ・スイッチ（２０２）に送る段階と、
    前記第４のデータ信号を前記ループ・スイッチ（２０２）において再調整する段階と
    を有する請求項７に記載の方法。
  10. 回路モジュール（１１８）を製造する方法であって、
    ループ・スイッチ（２０２）のリタイミング要素（２１４，２１６）の送信ポート（２２０，２２４）と受信ポート（２２２，２２６）とを、ポート・バイパス回路（３０２，４０２）の第１のポート・バイパス回路要素（３１４，４１４）の受信ポート（３２２，４２２）と、前記ポート・バイパス回路（３０２，４０２）の第２のポート・バイパス回路要素（３１３，４１３）の送信ポート（３２４，４２４）とにそれぞれ接続する段階
    を有し、
    前記第１のポート・バイパス回路要素（３１４，４１４）が、前記リタイミング要素（２１４，２１６）の前記送信ポート（２２０，２２４）から受け取った再調整した第１のデータ信号を前記回路モジュール（１１８）から送るように適合され、
    前記第２のポート・バイパス回路要素（３１３，４１３）が、前記リタイミング要素（２１４，２１６）において再調整するために前記リタイミング要素（２１４，２１６）の前記受信ポート（２２２，２２６）に第２のデータ信号を送るように適合され、
    前記ポート・バイパス回路（３０２，４０２）の第３のポート・バイパス回路要素（３１１，３１２，４１１，４１２）の送信ポート（３２４，４２４）を、リタイマ（３５０，４５０）のリタイミング要素（３５２，３５４，４５２，４５４）の受信ポート（３５６，３５８，４５６，４５８）に接続する段階
    を有し、
    前記リタイマ（３５０，４５０）の前記リタイミング要素（３５２，３５４，４５２，４５４）が、その前記受信ポート（３５６，３５８，４５６，４５８）に受け取った第３のデータ信号を再調整し、前記再調整した第３のデータ信号を、前記回路モジュール（１１８）から送るように適合された
    方法。
JP2004043851A 2003-03-18 2004-02-20 複数のポートにおける再調整信号の提供 Pending JP2004282724A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/390,830 US7184395B2 (en) 2003-03-18 2003-03-18 Providing reconditioned signals at a plurality of ports

Publications (1)

Publication Number Publication Date
JP2004282724A true JP2004282724A (ja) 2004-10-07

Family

ID=32987587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004043851A Pending JP2004282724A (ja) 2003-03-18 2004-02-20 複数のポートにおける再調整信号の提供

Country Status (3)

Country Link
US (1) US7184395B2 (ja)
JP (1) JP2004282724A (ja)
DE (1) DE10355591A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187730B1 (en) * 2001-03-21 2007-03-06 Marvell International Ltd. Method and apparatus for predicting CCK subsymbols
US7206352B2 (en) * 2001-04-02 2007-04-17 Koninklijke Philips Electronics N.V. ATSC digital television system
US8243590B2 (en) * 2003-12-12 2012-08-14 Broadcom Corporation Method and system for seamless dual switching in a port bypass controller
US7686619B2 (en) * 2008-01-17 2010-03-30 International Business Machines Corporation Apparatus, system, and method for a configurable blade card
US10511455B1 (en) * 2017-09-18 2019-12-17 Xilinx, Inc. Time sensitive networking control circuitry

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5379291A (en) * 1992-12-29 1995-01-03 International Business Machines Corporation Apparatus for fiber distributed data interface dynamic station bypass via skipping and hopping
US5768551A (en) * 1995-09-29 1998-06-16 Emc Corporation Inter connected loop channel for reducing electrical signal jitter
US5978379A (en) * 1997-01-23 1999-11-02 Gadzoox Networks, Inc. Fiber channel learning bridge, learning half bridge, and protocol
US6581136B1 (en) * 1999-06-30 2003-06-17 Emc Corporation Fibre channel data storage system having expansion/contraction
US6629216B1 (en) * 1999-06-30 2003-09-30 Emc Corporation Fibre channel by-pass
US6571355B1 (en) * 1999-12-29 2003-05-27 Emc Corporation Fibre channel data storage system fail-over mechanism
US6615315B1 (en) * 1999-12-29 2003-09-02 Emc Corporation Fibre channel data storage system having improved fro-end I/O adapted hub
US6560683B1 (en) * 1999-12-29 2003-05-06 Emc Corporation Fibre channel data storage system having improved rear-end I/O adapted hub
US6574687B1 (en) * 1999-12-29 2003-06-03 Emc Corporation Fibre channel data storage system
US6658504B1 (en) * 2000-05-16 2003-12-02 Eurologic Systems Storage apparatus
US6975590B2 (en) * 2000-09-07 2005-12-13 Eurologic Systems Limited Fiber-channel arbitrated-loop split loop operation
US6961786B2 (en) * 2002-09-25 2005-11-01 Lsi Logic Corporation Fiber loop linking/detecting
US6901202B2 (en) * 2002-09-26 2005-05-31 Emc Corporation Storage system with a diskless enclosure

Also Published As

Publication number Publication date
DE10355591A1 (de) 2004-10-28
US7184395B2 (en) 2007-02-27
US20040184721A1 (en) 2004-09-23

Similar Documents

Publication Publication Date Title
US8532086B1 (en) Method and system for multi level switch configuration
JP2619725B2 (ja) ローカルエリアネットワークステーション内でデータ経路を構成するための装置およびモジュラシステム
US7814255B1 (en) Multi-interface multi-channel modular hot plug I/O expansion
US10498523B1 (en) Multipath clock and data recovery
KR100823385B1 (ko) 고기능 프로브로부터 논리 분석기로의 정보 전송 방식
EP2974199B1 (en) De-correlating training pattern sequences between lanes in high-speed multi-lane links and interconnects
WO2018099248A1 (zh) 背板设备、信号互联方法及装置
JP2015130663A (ja) ネットワークデバイスおよび情報送信方法
CN115391262A (zh) 高速***组件互连接口装置及其操作方法
KR20000005871A (ko) 통신소자에서의인터페이스제공장치및방법
EP1700224B1 (en) Receiver corporation
US10248605B2 (en) Bidirectional lane routing
KR102518285B1 (ko) PCIe 인터페이스 및 인터페이스 시스템
TW202307684A (zh) 用於向網路介面控制器晶片提供線纜組件數據之具有板載非揮發性記憶體之電路卡
US9178692B1 (en) Serial link training method and apparatus with deterministic latency
JP2004282724A (ja) 複数のポートにおける再調整信号の提供
US20080021573A1 (en) Communication system for flexible use in different application scenarios in automation technology
US20180277971A1 (en) High-density small form-factor pluggable module, housing, and system
US20030002541A1 (en) Mid-connect architecture with point-to-point connections for high speed data transfer
CN103765799B (zh) 电气空闲状态处理方法及快速外设组件互联pcie设备
CN114138354B (zh) 一种支持multihost的板载OCP网卡***及服务器
CN210836054U (zh) 存储扩展设备和存储扩展设备***
US7177942B1 (en) Method for changing fibre channel speed of a drive loop with ESM-controlled drive boxes using redundant drive channels
US20020162083A1 (en) Mid-connect architecture with point-to-point connections for high speed data transfer
US7669001B1 (en) Method and system for using application specific integrated circuits

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070205