【０００１】
【発明の属する技術分野】
本発明は、積層コンデンサの検査方法及び包装方法に係り、とくに誘電体が持つ「誘電吸収」の問題を解消した積層コンデンサの検査方法及び包装方法に関する。
【０００２】
【従来の技術】
近年、電子機器の普及に伴い、積層コンデンサの需要がますます増え、製造メーカでは更なる増産に拍車がかかり、製造工程において所要時間の短縮化が急務となった。
【０００３】
現在、積層コンデンサの製造工程において電気的特性の検査工程及びテーピング包装工程では、機器の自動化と計測機構の高速化によって処理能力が飛躍的に向上し、所要時間は大幅に短縮されてきた。さらに短縮化を実現するため、検査工程とテーピング包装工程を連結、一体化させた複合機器が検討されている。
【０００４】
しかし、積層コンデンサにおいて電気特性検査工程とテーピング包装工程を連結するには誘電体がもつ「誘電吸収」が問題となるため実現が困難とされている。
【０００５】
積層コンデンサが既存の電気特性検査機器とテーピング包装機器をそのまま一体化させた装置によって処理された場合、出荷後に積層コンデンサがプリント基板に実装される際に、「誘電吸収」に起因する誘起電圧により周辺回路の素子を破壊する恐れがあるためである。
【０００６】
電気特性検査における耐電圧並びに絶縁抵抗検査では、短時間で検査を行なうために被検査製品に定格電圧を超える電圧が印加される。印加された電圧は工程内において放電が行われ、一時的に０Ｖに至る。しかし、誘電体がもつ誘電吸収によって電荷が残存しており、その残留電荷によって徐々にコンデンサが分極され、電圧が誘起される。
【０００７】
この状態でテーピング包装が施されると、テーピング包装に用いられる材質の絶縁抵抗が高いために、包装内部で放電することなく電圧の誘起はさらに進む。このコンデンサが出荷され、回路基板に実装されるとコンデンサに誘起した電圧が回路上に放電され、サージ電圧が回路上に発生し、先に基板上にマウントされた半導体等の素子を破壊する恐れがある。そのため、検査直後にテーピング包装を施すことは困難とされている。
【０００８】
そのため、従来は、誘電吸収による残留電荷を消失させる手段として検査工程終了後に熱処理工程を設けていた。
【０００９】
従来工程を図３に示す。この図３に示すように、従来工程では、被検査物である積層コンデンサ１を被検査物投入口１０より投入し、電気特性検査工程２０にて、静電容量検査器（Ｃメータ）２１による静電容量検査工程、耐電圧検査器２２による耐電圧検査工程、絶縁抵抗検査器２３による絶縁抵抗検査工程を行い、さらに放電用抵抗２４を用いた放電工程において前記耐電圧検査及び前記絶縁抵抗検査工程で積層コンデンサ１に蓄積された電荷を放電する。この電気特性検査工程２０では検査ステーション２５に配置された積層コンデンサ１に対してスイッチ手段２６で静電容量検査器２１、耐電圧検査器２２、絶縁抵抗検査器２３、及び放電用抵抗２４を順次切り換えて接続するようになっている。前記耐電圧検査及び前記絶縁抵抗検査工程では、短時間に検査を行うために電圧源２７，２８より積層コンデンサ１にその定格電圧を超える電圧を印加して測定、検査が行われる。
【００１０】
そして、前記電気特性検査工程２０にて良品と判定された積層コンデンサ１は熱処理工程３０を実行する加熱・冷却槽３１に入れられ、ここで誘電体のキュリー点を超える温度１５０℃の加熱を３０分程度行なう。熱処理工程３０の終了後の積層コンデンサ１はテーピング包装工程４０において、収納凹部４２を有するテーピング包装材４１に収納、封止される。テーピング包装材４１は、例えば、収納凹部４２を有する収納テープ（テーピング台紙）の上下をカバーテープで封止する構造、もしくはテーピング台紙と下側のカバーテープとを一体化した構造の底面壁付きの収納凹部を形成した収納テープの上側をカバーテープで封止する構造である。
【００１１】
なお、積層コンデンサの検査方法を開示するものとして、下記特許文献１があるが、上記誘電吸収の問題を解決するものではない。
【００１２】
【特許文献１】特開２００２−１６８８９７号公報
【００１３】
【発明が解決しようとする課題】
上記のように、従来工程では、積層コンデンサの誘電体が持つ誘電吸収の問題を解消するために、熱処理工程が必要不可欠であり、それ故に検査工程終了直後にテーピング包装工程に移行することは不可能であり、工程の一体化が困難であり、更なる製造時間の短縮化を図る上で障害となっていた。
【００１４】
本発明は、上記の点に鑑み、熱処理を行うことなく積層コンデンサの誘電体が持つ誘電吸収の問題を解決し、検査工程とテーピング包装工程とを連結可能にするとともに、リードタイムの短縮と設備の簡素化、省スペース化を図り得る積層コンデンサの検査方法及び包装方法を提供することを目的とする。
【００１５】
本発明のその他の目的や新規な特徴は後述の実施の形態において明らかにする。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本願請求項１の発明に係る積層コンデンサの検査方法は、積層コンデンサの定格電圧を超える電圧を印加して特性検査を行う検査工程と、該検査工程の後で、前記特性検査時の電圧極性の逆極性の電圧を前記積層コンデンサに印加する逆電圧印加工程とを備えることを特徴としている。
【００１７】
本願請求項２の発明に係る積層コンデンサの検査方法は、積層コンデンサの静電容量を検査する容量検査工程と、前記積層コンデンサの耐電圧検査を行う耐電圧検査工程と、前記積層コンデンサの絶縁抵抗を検査する絶縁抵抗検査工程と、前記耐電圧検査工程及び前記絶縁抵抗検査工程の後で、前記耐電圧検査工程及び前記絶縁抵抗検査工程の印加電圧極性の逆極性の電圧を前記積層コンデンサに印加する逆電圧印加工程とを備えることを特徴としている。
【００１８】
本願請求項３の発明に係る積層コンデンサの検査方法は、請求項１又は２において、前記逆電圧印加工程の後に、前記逆電圧印加工程で前記積層コンデンサに蓄積された電荷を放電する放電工程を有することを特徴としている。
【００１９】
本願請求項４の発明に係る積層コンデンサの包装方法は、請求項１，２又は３の積層コンデンサの検査方法で良品と判定された積層コンデンサを、熱処理することなくテーピング包装工程にて包装することを特徴としている。
【００２０】
【発明の実施の形態】
以下、本発明に係る積層コンデンサの検査方法及び包装方法の実施の形態を図面に従って説明する。
【００２１】
図１は本発明に係る積層コンデンサの検査方法及び包装方法の実施の形態を示す。この場合、積層コンデンサの耐電圧検査工程及び絶縁抵抗検査工程の後で、前記耐電圧検査工程及び前記絶縁抵抗検査工程の電圧極性の逆極性の電圧を前記積層コンデンサに印加する逆電圧印加工程を付加している。
【００２２】
図１において、被検査物である積層コンデンサ１を被検査物投入口１０より投入し、電気特性検査工程２０にて、静電容量検査器（Ｃメータ）２１による静電容量検査工程、耐電圧検査器２２による耐電圧検査工程、絶縁抵抗検査器２３による絶縁抵抗検査工程を行い、さらに放電用抵抗２４Ａを用いた放電工程において前記耐電圧検査工程及び絶縁抵抗検査工程で積層コンデンサ１に蓄積された電荷を放電する。その後、逆電圧印加工程において、前記耐電圧検査工程及び前記絶縁抵抗検査工程の電圧極性の逆極性の電圧Ｅ（図示の場合、負電圧）を電圧源５０から積層コンデンサ１に印加する。前記電圧源５０に直列に挿入された抵抗５１及び電圧計５２は逆電圧印加時の積層コンデンサ１の耐電圧不良（絶縁不良）の有無を検知するためのものであり、逆電圧印加時に耐電圧不良（絶縁不良）が判明したものも排除する（逆電流が極度に流れる被検査物があり、その場合は不良品として排除する）。そして、放電用抵抗２４Ｂを用いた放電工程において前記逆電圧印加工程で積層コンデンサ１に蓄積された電荷を放電する。
【００２３】
この電気特性検査工程２０では検査ステーション２５に配置された積層コンデンサ１に対してスイッチ手段２６で静電容量検査器２１、耐電圧検査器２２、絶縁抵抗検査器２３、放電用抵抗２４Ａ、逆電圧印加用の電圧源５０、及び放電用抵抗２４Ｂを順次切り換えて接続するようになっている。前記耐電圧検査及び前記絶縁抵抗検査工程では、短時間に検査を行うために電圧源２７，２８より積層コンデンサ１にその定格電圧を超える電圧を印加して測定、検査が行われる。
【００２４】
そして、前記電気特性検査工程２０にて良品と判定された積層コンデンサ１は熱処理工程を経ることなくテーピング包装工程４０において、収納凹部４２を有するテーピング包装材４１に収納、封止される。テーピング包装材４１は、例えば、収納凹部４２を有する収納テープ（テーピング台紙）の上下をカバーテープで封止する構造、もしくはテーピング台紙と下側のカバーテープとを一体化した構造の底面壁付きの収納凹部を形成した収納テープの上側をカバーテープで封止する構造である。
【００２５】
本発明の効果を検証するため、誘電体の主原料にチタン酸バリウムを用いた積層コンデンサ（縦１．６ｍｍ、横０．８ｍｍ、厚さ０．８ｍｍ、静電容量０．０１μＦ）において、電気特性検査工程後にコンデンサに誘起された電圧を測定した。
【００２６】
図２▲１▼は従来工程において熱処理を省略した場合、▲２▼は従来工程において熱処理を行った場合であり、▲１▼，▲２▼の検査条件は耐電圧検査電圧４００Ｖ、絶縁抵抗検査電圧１００Ｖとした。図２▲３▼は本発明の実施の形態による工程の場合で、前記測定検査条件に加えて、誘電吸収緩和電圧として−５０Ｖの電圧を追加し、▲４▼は誘電吸収緩和電圧として−１００Ｖの電圧を追加した。印加時間はすべて３０ｍ秒とし、放電は抵抗１０ｋΩを介し３０ｍ秒とした。被測定物は検査後、テーピングで包装された状態で常温（２５℃）で保管し、検査工程終了から２４時間及び１００時間経過後に１０個づつ抜き取って測定を行なった。熱処理工程を施したものは検査後、１５０℃で３０分間加熱し、常温で３０分間放置しテーピングで包装した。電圧測定は１ＧΩ以上の入力抵抗をもつ電圧計を使用した。測定結果として１０個の平均値を示す。
【００２７】
【００２８】
これらの結果より、誘電吸収緩和電圧として１００Ｖの負電圧を印加することにより、熱処理を有する従来工程と匹敵する結果が得られることが判る。
【００２９】
以上本発明の実施の形態について説明してきたが、本発明はこれに限定されることなく請求項の記載の範囲内において各種の変形、変更が可能なことは当業者には自明であろう。
【００３０】
【発明の効果】
以上説明したように、本発明によれば、積層コンデンサの誘電体が有する誘電吸収による残留電荷を電気的手法で緩和させ、誘起電圧を低減させることができる。すなわち、積層コンデンサの定格電圧を超える電圧を印加して特性検査を行う検査工程の後で、前記特性検査時の電圧極性の逆極性の電圧を前記積層コンデンサに印加する逆電圧印加工程を追加する。この逆電圧により誘電吸収による残留電荷を打ち消し、コンデンサに誘起される電圧を低減させることができる。この工程の追加により熱処理工程が省略され、検査工程とテーピング包装工程を連結することが可能となり、工程を一体化した装置が実現できる。そして、リードタイムの短縮と設備の省スペース化が可能となる。
【図面の簡単な説明】
【図１】本発明に係る積層コンデンサの検査方法及び包装方法の実施の形態を示す説明図である。
【図２】本実施の形態の効果を従来技術と対比した、検査後の経過時間と誘起電圧との関係を示すグラフである。
【図３】従来技術による積層コンデンサの検査方法及び包装方法を示す説明図である。
【符号の説明】
１ 積層コンデンサ
１０ 被検査物投入口
２０ 電気特性検査工程
２１ 静電容量検査器
２２ 耐電圧検査器
２３ 絶縁抵抗検査器
２４，２４Ａ，２４Ｂ 放電用抵抗
２５ 検査ステーション
２６ スイッチ手段
２７，２８，５０ 電圧源
３０ 熱処理工程
３１ 加熱・冷却槽
４０ テーピング包装工程
４１ テーピング包装材
４２ 収納凹部
５１ 抵抗
５２ 電圧計[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for inspecting and packaging a multilayer capacitor, and more particularly, to a method for inspecting and packaging a multilayer capacitor that solves the problem of “dielectric absorption” of a dielectric.
[0002]
[Prior art]
2. Description of the Related Art In recent years, with the spread of electronic devices, the demand for multilayer capacitors has increased further, and manufacturers have spurred further increases in production, and it has become urgent to shorten the required time in the manufacturing process.
[0003]
At present, in a manufacturing process of a multilayer capacitor, in an electrical characteristic inspection process and a taping and packaging process, the processing capacity has been dramatically improved due to automation of equipment and a high-speed measurement mechanism, and the required time has been greatly reduced. In order to further reduce the time, a composite device in which the inspection process and the taping and packaging process are connected and integrated has been studied.
[0004]
However, it has been considered difficult to connect the electrical property inspection process and the taping packaging process in a multilayer capacitor due to the problem of “dielectric absorption” of the dielectric.
[0005]
When the multilayer capacitor is processed by the existing electrical characteristics inspection equipment and taping and packaging equipment integrated as it is, when the multilayer capacitor is mounted on the printed circuit board after shipment, the induced voltage caused by "dielectric absorption" This is because there is a risk of destroying elements of the peripheral circuit.
[0006]
In the withstand voltage and insulation resistance tests in the electrical characteristic test, a voltage exceeding the rated voltage is applied to the product to be tested in order to perform the test in a short time. The applied voltage is discharged in the process and temporarily reaches 0V. However, electric charges remain due to dielectric absorption of the dielectric, and the residual electric charges gradually polarize the capacitor and induce a voltage.
[0007]
If the taping packaging is performed in this state, the induction of the voltage further proceeds without discharging inside the packaging due to the high insulation resistance of the material used for the taping packaging. When this capacitor is shipped and mounted on a circuit board, the voltage induced in the capacitor is discharged on the circuit, generating a surge voltage on the circuit, possibly destroying elements such as semiconductors mounted earlier on the board. There is. Therefore, it is difficult to apply taping packaging immediately after the inspection.
[0008]
Therefore, conventionally, a heat treatment step has been provided after the inspection step as a means for eliminating residual charges due to dielectric absorption.
[0009]
The conventional process is shown in FIG. As shown in FIG. 3, in the conventional process, the multilayer capacitor 1, which is the object to be inspected, is inserted through the object inlet 10, and in the electrical characteristic inspection step 20, the capacitance is measured by a capacitance inspector (C meter) 21. A capacitance inspection step, a withstand voltage inspection step with a withstand voltage tester 22, an insulation resistance test step with an insulation resistance tester 23 are performed, and the withstand voltage test and the insulation resistance test are performed in a discharge step using a discharge resistor 24. The electric charges accumulated in the multilayer capacitor 1 in the process are discharged. In this electrical characteristic inspection step 20, the capacitance inspecting device 21, the withstand voltage inspecting device 22, the insulation resistance inspecting device 23, and the discharging resistor 24 are sequentially connected to the multilayer capacitor 1 arranged in the inspection station 25 by the switch means 26. Switch and connect. In the withstand voltage test and the insulation resistance test step, in order to perform a test in a short time, a voltage exceeding the rated voltage is applied to the multilayer capacitor 1 from the voltage sources 27 and 28 to perform measurement and test.
[0010]
Then, the multilayer capacitor 1 determined to be non-defective in the electrical property inspection step 20 is put into a heating / cooling tank 31 for performing a heat treatment step 30, where heating at a temperature of 150 ° C. exceeding the Curie point of the dielectric is performed for 30 minutes. Do about a minute. The multilayer capacitor 1 after the heat treatment step 30 is stored and sealed in a taping packaging material 41 having a storage recess 42 in a taping packaging step 40. The taping packaging material 41 has, for example, a structure in which a top and bottom of a storage tape (taping board) having a storage recess 42 is sealed with a cover tape, or a structure in which the taping board and the lower cover tape are integrated with a bottom wall. This is a structure in which the upper side of the storage tape in which the storage recess is formed is sealed with a cover tape.
[0011]
Japanese Patent Application Laid-Open No. H11-163,098 discloses a method for inspecting a multilayer capacitor, but does not solve the problem of dielectric absorption.
[0012]
[Patent Document 1] Japanese Patent Application Laid-Open No. 2002-168897
[Problems to be solved by the invention]
As described above, in the conventional process, a heat treatment process is indispensable in order to solve the problem of dielectric absorption of the dielectric of the multilayer capacitor. Therefore, it is not possible to shift to the taping packaging process immediately after the completion of the inspection process. It is possible, and it is difficult to integrate the processes, which is an obstacle to further shortening the manufacturing time.
[0014]
In view of the above, the present invention solves the problem of dielectric absorption of a dielectric of a multilayer capacitor without performing a heat treatment, enables connection between an inspection process and a taping packaging process, shortens a lead time, and reduces equipment. It is an object of the present invention to provide a method for inspecting a multilayer capacitor and a packaging method capable of simplifying and saving space.
[0015]
Other objects and novel features of the present invention will be clarified in embodiments described later.
[0016]
[Means for Solving the Problems]
In order to achieve the above object, a method for inspecting a multilayer capacitor according to the invention of claim 1 of the present application includes an inspection step of performing a characteristic inspection by applying a voltage exceeding a rated voltage of the multilayer capacitor, and after the inspection step, A reverse voltage applying step of applying a voltage having a polarity opposite to the voltage polarity at the time of the characteristic inspection to the multilayer capacitor.
[0017]
The inspection method of the multilayer capacitor according to the invention of claim 2 includes a capacitance inspection step of inspecting a capacitance of the multilayer capacitor, a withstand voltage inspection step of performing a withstand voltage inspection of the multilayer capacitor, and an insulation resistance of the multilayer capacitor. After the insulation resistance inspection step, and after the withstand voltage inspection step and the insulation resistance inspection step, a voltage having a polarity opposite to the applied voltage polarity in the withstand voltage inspection step and the insulation resistance inspection step is applied to the multilayer capacitor. And a reverse voltage applying step.
[0018]
According to a third aspect of the present invention, in the inspection method of the multilayer capacitor according to the first or second aspect, after the reverse voltage applying step, a discharging step of discharging the electric charge accumulated in the multilayer capacitor in the reverse voltage applying step is performed. It is characterized by having.
[0019]
The method for packaging a multilayer capacitor according to the invention of claim 4 of the present application is to package the multilayer capacitor determined as good by the method for inspecting a multilayer capacitor according to claim 1, 2 or 3 in a taping packaging step without heat treatment. It is characterized by.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of a method for inspecting and packaging a multilayer capacitor according to the present invention will be described with reference to the drawings.
[0021]
FIG. 1 shows an embodiment of a method for inspecting and packaging a multilayer capacitor according to the present invention. In this case, after the withstand voltage inspection step and the insulation resistance inspection step of the multilayer capacitor, a reverse voltage application step of applying a voltage having a polarity opposite to the voltage polarity of the withstand voltage inspection step and the insulation resistance inspection step to the multilayer capacitor is included. Has been added.
[0022]
In FIG. 1, a multilayer capacitor 1 to be inspected is inserted through an inspection object inlet 10, and in an electric characteristic inspection step 20, a capacitance inspection step by a capacitance inspection device (C meter) 21 and a withstand voltage A withstand voltage inspection process by the inspection device 22 and an insulation resistance inspection process by the insulation resistance inspection device 23 are performed. Further, in the discharging process using the discharge resistor 24A, the voltage is stored in the multilayer capacitor 1 in the withstand voltage inspection process and the insulation resistance inspection process. To discharge the electric charge. Thereafter, in a reverse voltage application step, a voltage E (negative voltage in the illustrated case) having a polarity opposite to the voltage polarity in the withstand voltage inspection step and the insulation resistance inspection step is applied to the multilayer capacitor 1 from the voltage source 50. A resistor 51 and a voltmeter 52 inserted in series with the voltage source 50 are for detecting the presence or absence of a withstand voltage failure (insulation failure) of the multilayer capacitor 1 when a reverse voltage is applied. Those with a defect (insulation defect) are also eliminated (there is an inspection object where a reverse current flows extremely, in which case it is eliminated as a defective product). Then, in the discharging step using the discharging resistor 24B, the electric charge accumulated in the multilayer capacitor 1 in the reverse voltage applying step is discharged.
[0023]
In the electrical characteristic inspection step 20, the capacitance inspecting device 21, the withstand voltage inspecting device 22, the insulation resistance inspecting device 23, the discharging resistor 24A, the reverse voltage The voltage source 50 for application and the resistance 24B for discharge are sequentially switched and connected. In the withstand voltage test and the insulation resistance test step, in order to perform a test in a short time, a voltage exceeding the rated voltage is applied to the multilayer capacitor 1 from the voltage sources 27 and 28 to perform measurement and test.
[0024]
Then, the multilayer capacitor 1 determined to be non-defective in the electrical property inspection step 20 is stored and sealed in a taping packaging material 41 having a storage recess 42 in a taping packaging step 40 without going through a heat treatment step. The taping packaging material 41 has, for example, a structure in which the top and bottom of a storage tape (taping mount) having a storage recess 42 is sealed with a cover tape, or a structure in which the taping mount and the lower cover tape are integrated with a bottom wall. This is a structure in which the upper side of the storage tape in which the storage recess is formed is sealed with a cover tape.
[0025]
In order to verify the effect of the present invention, in a multilayer capacitor (1.6 mm in length, 0.8 mm in width, 0.8 mm in thickness, and a capacitance of 0.01 μF) using barium titanate as a main material of a dielectric, After the characteristic inspection step, the voltage induced in the capacitor was measured.
[0026]
FIG. 2 (1) shows the case where the heat treatment is omitted in the conventional process, and (2) shows the case where the heat treatment is performed in the conventional process. The test conditions (1) and (2) are the withstand voltage test voltage of 400 V and the insulation resistance test. The voltage was set to 100V. FIG. 2C shows a process according to the embodiment of the present invention, in which a voltage of −50 V is added as a dielectric absorption relaxation voltage in addition to the measurement and inspection conditions, and FIG. Voltage was added. The application time was 30 ms in all cases, and the discharge was 30 ms through a 10 kΩ resistor. After the inspection, the objects to be measured were stored at room temperature (25 ° C.) in a state of being packaged by taping, and after 24 hours and 100 hours from the end of the inspection process, 10 samples were extracted and measured. After the heat treatment step, after the inspection, it was heated at 150 ° C. for 30 minutes, left at room temperature for 30 minutes, and packaged by taping. The voltage was measured using a voltmeter having an input resistance of 1 GΩ or more. An average value of ten measurement results is shown.
[0027]
[0028]
From these results, it is understood that by applying a negative voltage of 100 V as the dielectric absorption relaxation voltage, a result comparable to the conventional process having a heat treatment can be obtained.
[0029]
Although the embodiments of the present invention have been described above, it will be obvious to those skilled in the art that the present invention is not limited to the embodiments and various modifications and changes can be made within the scope of the claims.
[0030]
【The invention's effect】
As described above, according to the present invention, the residual charge due to the dielectric absorption of the dielectric of the multilayer capacitor can be alleviated by an electrical method, and the induced voltage can be reduced. That is, after the inspection step of applying a voltage exceeding the rated voltage of the multilayer capacitor to perform the characteristic inspection, a reverse voltage applying step of applying a voltage having a polarity opposite to the voltage polarity at the time of the characteristic inspection to the multilayer capacitor is added. . This reverse voltage cancels out residual charges due to dielectric absorption, and reduces the voltage induced in the capacitor. By adding this step, the heat treatment step is omitted, and the inspection step and the taping and packaging step can be connected, and an apparatus in which the steps are integrated can be realized. Then, the lead time can be reduced and the space of the equipment can be saved.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram showing an embodiment of an inspection method and a packaging method of a multilayer capacitor according to the present invention.
FIG. 2 is a graph showing the relationship between the elapsed time after inspection and the induced voltage, comparing the effect of the present embodiment with the conventional technology.
FIG. 3 is an explanatory view showing an inspection method and a packaging method of a multilayer capacitor according to a conventional technique.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Multilayer capacitor 10 Inspection object inlet 20 Electrical characteristics inspection process 21 Capacitance inspection device 22 Withstand voltage inspection device 23 Insulation resistance inspection device 24, 24A, 24B Discharge resistance 25 Inspection station 26 Switch means 27, 28, 50 Voltage Source 30 Heat treatment step 31 Heating / cooling tank 40 Taping and packaging step 41 Taping and packaging material 42 Storage recess 51 Resistance 52 Voltmeter
