JP2004279643A - フォトマスクの製造方法 - Google Patents
フォトマスクの製造方法 Download PDFInfo
- Publication number
- JP2004279643A JP2004279643A JP2003069693A JP2003069693A JP2004279643A JP 2004279643 A JP2004279643 A JP 2004279643A JP 2003069693 A JP2003069693 A JP 2003069693A JP 2003069693 A JP2003069693 A JP 2003069693A JP 2004279643 A JP2004279643 A JP 2004279643A
- Authority
- JP
- Japan
- Prior art keywords
- correction
- photomask
- pattern
- manufacturing
- mask pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【解決手段】まず、露光時に使用されるフォトマスク3が、隣接するマスクパターン間のスペースと前記マスクパターンの形状に応じて、前記マスクパターンの形状を補正する補正方法を行う。次に、フォトマスク3を複数のメッシュMに分割し、各々のメッシュMにおけるマスクパターンの占有率Rに応じてフォトマスク3のパターン形状を補正する補正方法を行う。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、フォトマスクの製造方法に係る発明であって、特に、マスクパターンの疎密に起因した製造バラツキを低減させるため、フォトマスクの補正を行うフォトマスクの製造方法に関するものである。
【0002】
【従来の技術】
近年、半導体装置の小型化、高集積化が進み、フォトマスクにより基板上に転写されるパターン(以下、転写パターンともいう)が、露光波長と同程度、あるいはそれ以下となり、光近接効果が問題となっている。この光近接効果は、露光時にマスクパターンに隣接あるいは同一のマスクパターンにより生じる、光の照射エネルギーの干渉効果である。この光近接効果により、転写パターンがフォトマスクのパターンに対してずれて形成される。つまり、この光近接効果により、フォトプロセスの寸法制御性が劣化する。従来、フォトプロセスの寸法制御性向上のために、光近接効果補正(Optical Proximity Correction)をフォトマスクに対して行うことがあった。この光近接効果補正とは、光近接効果により生じるフォトマスクのパターンに対する転写パターンのずれを予め考慮して、フォトマスクのマスクパターン形状を補正する方法である。
【0003】
また、別の補正方法として、パターンの疎密差を軽減するために、ダミーパターンを配置する方法もある。さらに、別の補正方法として、特許文献1に示されている。特許文献1では、複数のフォトマスクのパターンデータを一括して取り込み、各フォトマスクの全領域についてフォトレジスト内の光近接効果に対する補正を行っている。特に、各フォトマスクの全領域からフォトレジストの下地構造及び材質による光近接効果に対する補正を行うため、下地補正領域を自動的に抽出している。
【0004】
【特許文献1】
特開平10−326010号公報(第5−12頁、第1−12図)
【0005】
【発明が解決しようとする課題】
しかし、光近接効果補正は、数μmの領域内で生じる光近接効果を緩和するために、フォトマスクのマスクパターン形状を補正している。そのため、光近接効果補正は、数十μm以上の領域内におけるパターンの疎密に起因したフォトマスクのパターンに対する転写、エッチング後の仕上がりパターンのずれを補正することができない問題があった。数十μm以上の領域内でパターンの疎密により生じる、フォトマスクのパターンに対する転写パターンのずれを補正することを、以下パターンの疎密による補正ともいう。
【0006】
また、特許文献1に示した、フォトマスクのマスクパターン形状の補正では、フォトレジストの下地構造及び材質による光近接効果に対する補正を行っている。しかし、数十μm以上の領域内でパターンの疎密により生じる、フォトマスクのパターンに対する転写パターンのずれを補正していない。
【0007】
そこで、本発明は、フォトマスクのマスクパターン形状を補正する際に、数μmの領域内で生じる光近接効果などに対する補正だけでなく、より広い領域内で生じるパターンの疎密に対する補正も行うことができるフォトマスクの製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明に係る解決手段は、半導体装置の製造に用いられるフォトマスクの製造方法であって、隣接するマスクパターン間のスペースとマスクパターンの形状に応じて、マスクパターンの形状を補正する第1補正と、フォトマスクを複数の領域に分割し、各々の領域におけるマスクパターンの占有率に応じてフォトマスクのパターン形状を補正する第2補正とを行う。
【0009】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
【0010】
(実施の形態1)
図1に、本実施の形態に係る半導体装置の平面図を示す。図1では、半導体素子1上に複数本のゲート配線2が形成されている。ここで、ゲート配線2のゲート寸法をL、ゲート配線2間のスペースをSとする。図2に、スペースSに対する形成後のゲート寸法Lの関係を示す。図2では、実線でスペースSに対する基板上に形成されるゲート寸法Lが示され、Aの範囲が、製造誤差を含めた所望のゲート寸法Lである。本来、ゲート配線2は、Aの範囲のゲート寸法Lで形成される必要があるが、スペースSがS1より狭くなると光近接効果の影響でゲート寸法Lが小さく仕上がる。
【0011】
一方、スペースSがS2より広くなると光近接効果の影響でゲート寸法Lが大きく仕上がる。そこで、フォトマスクのマスクパターン形状に対し光近接効果補正を行う。具体的には、スペースSがS1より狭い場合、図2で示す実線のゲート寸法Lが破線のゲート寸法Lとなるようにフォトマスクのマスクパターン形状を補正して大きくする。一方、スペースSがS2より広い場合、図2で示す実線のゲート寸法Lが破線のゲート寸法Lとなるようにフォトマスクのゲート寸法を補正して小さくする。なお、本実施の形態では光近接効果による影響の補正について説明したが、本発明はこれに限られず、隣接するマスクパターン間のスペースとマスクパターンの形状に応じて、マスクパターンの形状を補正ものであれば良い。
【0012】
次に、本実施の形態では、フォトマスクの大きさを、半導体素子の繰り返し単位の大きさとして以下説明する。図3に、本実施の形態に係るフォトマスクを示す。このフォトマスク3をm1×m2の領域ごとに分割する。例えば、100μm×100μmの領域ごとにフォトマスク3を分ける。分割された領域を以下、メッシュMともいう。このフォトマスク3は、m1×m2のメッシュMごとに分割されている。このメッシュMごとにマスクパターンの占有率Rを計算する。本実施の形態では、ゲートパターンの占有率Rに基づいて説明をする。しかし、本発明のマスクパターンは、ゲートパターンに限られない。ここで、ゲートパターンの占有率Rとは、メッシュM内のゲート配線2の面積をメッシュMの専有面積で割った値である。例えば、100μm×100μmのメッシュMでゲート配線2の面積500μm2の場合、500/10000=5%が占有率Rとなる。
【0013】
このゲートパターンの占有率Rの違いにより、フォトマスクのパターンに対する形成後のゲート寸法Lが異なってくる。つまり、占有率Rが高いことは、パターンが密に形成されていることであり、隣接するパターンの影響を受けて、フォトマスク3のパターンに対する転写パターンのずれを大きく生じさせる。図4に、スペースSに対する形成後のゲート寸法Lの関係を示す。図4では、図2に示した、光近接効果によるフォトマスク3のパターンに対する転写パターンのずれ以外に、数十μm以上の領域内におけるパターンの疎密によるフォトマスク3のパターンに対する転写、エッチング後の仕上がりパターンのずれが含まれている。例えば、占有率RがR1、R2、R3と増加するに連れ、全てのスペースSにおいてゲート寸法Lは大きくなっている。
【0014】
図5に、本実施の形態に係る補正テーブルを示す。本実施の形態では、上記に述べた、スペースSに依存した補正(光近接効果補正)と占有率Rに依存した補正(パターンの疎密による補正)とを1つにまとめて図5に示したような補正テーブルを作成する。ここで、スペースSに依存した補正の効果が及ぶ範囲は、占有率Rに依存した補正の効果が及ぶ範囲より狭い。なお、補正テーブルは、実験やシミュレーションにより求められる。そして、この補正テーブルに基づいて、フォトマスク3のマスクパターン形状を補正し、所望のゲート寸法Lのゲート配線2を形成する。例えば、あるメッシュMの占有率Rが8%、スペースSがS11未満の場合、補正量は+L11となり、この補正量に基づいて当該メッシュMのフォトマスク3のマスクパターン形状を補正する。また、別のメッシュMの占有率Rが45%、スペースSがS43より大きい場合、補正量は−L43となる。
【0015】
なお、図6に示すように、ゲート配線2のパターンが4つのメッシュMに占有されている場合、単純に各メッシュMの占有率R等から補正量を設定する方法もあるが、各メッシュMの占有率Rの平均値を求め、その平均値に基づいて各メッシュMの補正量を設定しても良い。具体的には、まず、図6に示すメッシュM11、メッシュM12、メッシュM21、メッシュM22のそれぞれの補正量を補正テーブルから求める。それらの補正量の平均を求め、この平均値に基づいてメッシュM11、メッシュM12、メッシュM21、メッシュM22のそれぞれの補正量を設定し、フォトマスク3のマスクパターン形状を補正する。
【0016】
以上、本実施の形態に記載のフォトマスクの製造方法は、隣接するマスクパターン間のスペースとマスクパターンの形状(又は寸法)に応じて、マスクパターンの形状(又は寸法)を補正する第1補正と、フォトマスクを複数の領域に分割し、各々の領域におけるマスクパターンの占有率に応じてフォトマスクのパターン形状を補正する第2補正とを行うので、数μmの領域内で生じる光近接効果などに対する補正だけでなく、より広い領域内で生じるパターンの疎密に対する補正も行うことができ、より寸法精度の良い半導体装置を製造することができる。
【0017】
また、本実施の形態に記載のフォトマスクの製造方法は、第1補正の効果が及ぶ範囲は、前記第2補正の効果が及ぶ範囲より狭いので、より広い領域内で生じるパターンの疎密に対する補正も行うことができ、より寸法精度の良い半導体装置を製造することができる。
【0018】
また、本実施の形態に記載のフォトマスクの製造方法は、占有率に応じて作成された補正テーブルに基づいて補正するので、様々なパターンのフォトマスク3に対して迅速に補正をすることができ、フォトマスクの製造を効率的に行うことができる。
【0019】
さらに、本実施の形態に記載のフォトマスクの製造方法は、マスクパターンが複数の領域に占有される場合に、領域におけるマスクパターンの占有率を、マスクパターンが占有している領域のマスクパターンの平均占有率とするので、隣接領域のマスクパターンの影響を緩和することができるため、より正確にフォトマスク3のマスクパターン形状を補正することができる。
【0020】
なお、本実施の形態の補正以外に、図1の2aに示すような開放端について、メッシュMの占有率Rに応じた補正量で補正処理を行うことも可能である。この開放端の補正は、本実施の形態で示した補正の前後どちらで行っても良い。この補正の追加により、さらに寸法精度の良い半導体装置を製造することができる。
【0021】
(実施の形態2)
本実施の形態でも、フォトマスクの大きさを、半導体素子の繰り返し単位の大きさとして以下説明する。図3に示したように、フォトマスク3をm1×m2のメッシュMごとに分割する。例えば、100μm×100μmのメッシュMとする。このメッシュMごとにマスクパターンの占有率Rを計算する。本実施の形態でも、ゲートパターンの占有率Rに基づいて説明をする。
【0022】
本実施の形態では、このゲートパターンの占有率Rの違いに基づいて、フォトマスク3のマスクパターンの形状を補正する。この補正により、パターンの疎密により生じるフォトマスクのパターンに対するゲート寸法Lのずれを補正することができる。本実施の形態においては、占有率Rに基づいて補正量を導出できるように、図7に示すような補正テーブルが設けられている。なお、補正テーブルは、実験やシミュレーションにより求められる。例えば、メッシュMの占有率Rが12%の場合、補正量はLL21となり、メッシュMの占有率Rが52%の場合、補正量はLL41となる。
【0023】
なお、本実施の形態でも図6に示すようにゲート配線2のパターンが4つのメッシュMに占有される場合、まずメッシュM11、メッシュM12、メッシュM21、メッシュM22のそれぞれの補正量を補正テーブルから求める。それぞれの補正量の平均を求め、この平均値をメッシュM11、メッシュM12、メッシュM21、メッシュM22のそれぞれの補正量として、フォトマスク3のマスクパターンの形状を補正する。
【0024】
本実施の形態では、実施の形態1で示した補正テーブルと同様の補正テーブルを有している。しかし、実施の形態1の補正テーブルは、パターンの疎密による補正の補正量と光近接効果による補正量とをあわせた補正量が記載されている。つまり、実施の形態1では、スペースSにより補正量を変化させている。一方、本実施の形態の補正テーブルは、パターンの疎密による補正の補正量のみが記載されている。そのため、本実施の形態では、別途独立して光近接効果補正を行う必要がある。
【0025】
光近接効果補正は、隣接あるいは同一のマスクパターンの影響により生じる、フォトマスク3のパターンに対するゲート寸法Lのずれを補正する方法である。この補正方法は、従来、行われてきた光近接効果補正の補正方法と同じであり、詳細な説明は省略する。例えば、実施の形態1の図2で示したように、スペースSとゲート寸法Lとの関係が実線のように見積もり、スペースSがS1より狭い場合は、ゲート寸法Lが小さく形成されるため、フォトマスク3のゲート寸法を補正して、ゲート寸法Lを大きくする。一方、スペースSがS2より広い場合は、ゲート寸法Lが大きく形成されるため、フォトマスク3のゲート寸法を補正して、ゲート寸法Lを小さくする。
【0026】
以上のように、本実施の形態に記載のフォトマスクの製造方法は、光近接効果補正とパターンの疎密による補正とを、それぞれ独立に行いフォトマスク3のマスクパターンの形状を補正するので、プロセス等が変更により補正量を修正しなければならない場合に、光近接効果補正とパターンの疎密による補正とのうち修正が必要な補正量のみを再計算して修正すれば良く、プロセス等の変更作業を簡略化することができる。
【0027】
なお、本実施の形態では、パターンの疎密による補正を行った後に、光近接効果補正を行ったが、本発明はこれに限られず、光近接効果補正を行った後に、パターンの疎密による補正を行っても良い。また、実施の形態1と同様、光近接効果補正とパターンの疎密による補正とを行うため、より寸法精度の良い半導体装置を製造することができる。
【0028】
(実施の形態3)
本実施の形態でも、フォトマスクの大きさを、半導体素子の繰り返し単位の大きさとして以下説明する。図8に、m11×m12のメッシュMごとに分割したフォトマスク3を示す。m11×m12のメッシュMは、半導体装置のエッチング工程時にパターンの疎密により仕上がりパターンにずれを生じさせる要因が及ぶ領域である。例えば、m11×m12のメッシュMは、100μm×100μmのサイズであり、ゲート配線2であるPoly−Siをエッチングする際に、パターンの疎密により生じる、仕上がりパターンのずれの範囲である。なお、材料やプロセス等が変化することにより、補正の要因であるパターンの疎密により生じる、仕上がりパターンのずれの範囲も変化する。そのため、メッシュMのサイズも、補正の要因ごとに最適なサイズを選択する必要がある。
【0029】
m11×m12のメッシュMごとにマスクパターンの占有率Rを計算する。本実施の形態でも、ゲートパターンの占有率Rに基づいて説明をする。パターンの疎密による補正の補正量は、計算した占有率Rから補正関数を用いて算出する。図8に示した各メッシュM内の数字は、1±補正量が記載されている。ここで、補正関数は、占有率Rを変数とした関数であり、実験やシミュレーションにより求められる。なお、補正関数の代わりに実施の形態1及び実施の形態2と同じように補正テーブルでも良い。逆に、実施の形態1及び実施の形態2においても、補正テーブルの代わりに補正関数を用いても良い。
【0030】
次に、図9に、m21×m22のメッシュMごとに分割したフォトマスク3を示す。m21×m22のメッシュMは、フォトマスク3のエッチング工程時にパターンの疎密により生じる、仕上がりパターンのずれの範囲である。例えば、m21×m22のメッシュMは、200μm×200μmのサイズであり、フォトマスクの遮光膜であるクロムをエッチングする際に、パターンの疎密により生じる、仕上がりパターンのずれの範囲である。なお、材料やプロセス等が変化することにより、補正の要因であるパターンの疎密により生じる、仕上がりパターンのずれの範囲も変化する。そのため、メッシュMのサイズも、補正の要因ごとに最適なサイズを選択する必要がある。
【0031】
m21×m22のメッシュMごとにゲートパターンの占有率Rを計算する。パターンの疎密による補正の補正量は、計算した占有率Rから補正関数を用いて算出する。図9に示した各メッシュM内の数字は、1±補正量が記載されている。ここで、補正関数は、占有率Rを変数とした関数であり、実験やシミュレーションにより求められる。図8で示した補正と図9で示した補正とでは、パターンの疎密により生じる仕上がりパターンのずれが異なるため、メッシュMのサイズ及び補正関数はそれぞれ異なる。
【0032】
本実施の形態では、図8での補正量と図9での補正量を加えてパターンの疎密による補正の補正量としている。図10に、m11×m12のメッシュMごとに分割したフォトマスク3を示す。図10に示すM11のメッシュMの補正量は、図8におけるM11のメッシュMの補正量0と図9におけるMM11のメッシュMの0.1とを加えた0.1となる。また、図10に示すM22のメッシュMの補正量は、図8におけるM22のメッシュMの補正量0.2と図9におけるMM11のメッシュMの0.1とを加えた0.3となる。但し、図10では1±補正量が記載されている。なお、要因ごとにメッシュサイズは異なるが、最終的な補正量のメッシュサイズは、最小のメッシュサイズを基準とする。
【0033】
本実施の形態では、パターンの疎密により転写パターンにずれを生じさせる要因(以下補正の要因ともいう)ごとに、複数回補正を行う。つまり、異なる補正の要因ごとに、パターンの疎密による補正の補正量を別々に計算し、それらの補正量を積算することで、総合的な、パターンの疎密による補正を行っている。上記では、2つの異なる補正の要因に基づく、パターンの疎密による補正について説明したが、本発明において異なる補正の要因は2つに限られず、3つ以上の異なる補正の要因であっても良い。このパターンの疎密による補正の補正量を一般化すると、補正量=f1(R)+f2(R)+f3(R)+・・・となる。ここで、f1(R)、f2(R)f3(R)は、占有率Rを変数とした補正関数であり、それぞれの補正の要因より異なる関数である。
【0034】
本実施の形態でも、パターンの疎密による補正と光近接効果による補正とを独立に行う。そのため、本実施の形態でも、上記の補正に加えて光近接効果補正を行う必要がある。光近接効果補正は、実施の形態1の図2で示したように、スペースSがS1より狭い場合は、ゲート寸法Lが小さく形成されるため、フォトマスク3のマスクパターンを補正して、ゲート寸法Lを大きくする。一方、スペースSがS2より広い場合は、ゲート寸法Lが大きく形成されるため、フォトマスク3のマスクパターンを補正して、ゲート寸法Lを小さくする。
【0035】
以上のように、本実施の形態に記載のフォトマスクの製造方法は、複数の補正の要因に対し、各々の補正の要因ごとに補正を行うので、フォトマスク3のパターン形状より正確に補正することができ、より寸法精度の良い半導体装置を製造することができる。また、プロセス等が変更により補正量を修正する必要がある場合に、光近接効果補正及びパターンの疎密による補正のうち修正が必要な補正量のみを再計算して修正すれば良く、プロセス等の変更作業を簡略化することができる。
【0036】
また、本実施の形態に記載のフォトマスクの製造方法は、マスクパターンの占有率を変数とする補正関数に基づいて補正するので、補正テーブルに比べてより占有率Rに則した補正が可能となる。
【0037】
さらに、本実施の形態に記載のフォトマスクの製造方法は、補正の要因によりフォトマスク3を複数の領域に分割するサイズを変更するので、パターンの疎密による補正の要因を反映する最適な領域サイズで補正を行うことができ、より寸法精度の良い半導体装置を製造することができる。
【0038】
なお、本実施の形態では、半導体装置のエッチング工程時に起因した要因の補正、フォトマスク3のエッチング工程時に起因した要因の補正、光近接効果補正の順にパターン形状の補正を行った。しかし、本発明はこれらの順序に限られない。但し、プロセスの流れに沿って補正処理を行った方が、より寸法精度の良い半導体装置を製造することができる場合がある。
【0039】
(実施の形態4)
実施の形態3などで示したメッシュMのサイズには、補正の要因に対して最適なサイズを選択していた。ここで、最適なサイズとは、補正の要因であるパターンの疎密がフォトマスクに対する転写パターンのずれを生じさせる範囲である。本実施の形態では、このメッシュMを最適なサイズよりも小さい小領域(以下、サブメッシュMSともいう)に分割する。図11に、最適なサイズのm3×m4のメッシュMごとに分割したフォトマスクを示す(太枠がメッシュM)。さらに、図11では、m3×m4のメッシュMをm31×m41のサブメッシュMSに分割している。
【0040】
次に、このサブメッシュMSのマスクパターンの占有率Rを計算する。本実施の形態では、単に個々のサブメッシュMSの占有率Rを計算するのではなく、計算の対象であるサブメッシュMSに隣接するサブメッシュMSの平均占有率を当該サブメッシュMSのマスクパターンの占有率Rとしている。ゲート配線2を有するMS22のサブメッシュMSについて、図11を用いて具体的に説明する。MS22のサブメッシュMSの占有率Rは、MS22のサブメッシュMSに隣接するMS11、MS12,MS13,MS21,MS23,MS31,MS32,MS33のサブメッシュMSにおいて個々の占有率を平均した値である。全てのサブメッシュMSの占有率Rは、上記のような平均占有率で求められる。そして、このサブメッシュMSの占有率Rに基づいて、実施の形態1から実施の形態3までに示した、フォトマスクのパターン形状の補正を行う。なお、本発明においては、メッシュMをサブメッシュMSに分割することなく、あるメッシュMに少なくとも隣接するメッシュMの平均占有率を、あるメッシュMの占有率としても良い。
【0041】
以上のように、本実施の形態に記載のフォトマスクの製造方法は、領域におけるマスクパターンの占有率が、領域に少なくとも隣接する、領域のマスクパターンの平均占有率であるので、より隣接パターンの形状を反映してフォトマスクのパターン形状の補正を行うことができ、より寸法精度の良い半導体装置を製造することができる。
【0042】
なお、実施の形態1乃至実施の形態4のいずれかに記載のフォトマスクの製造方法によって製造されたフォトマスクは、半導体装置の製造に使用される。特に、フォトマスクは、半導体装置の製造の露光工程に使用される。フォトマスクは、半導体装置のゲート寸法Lなどを精度左右するため、実施の形態1乃至実施の形態4のいずれかに記載のフォトマスクの製造方法によって製造されたフォトマスクは、以下のような効果がある。
【0043】
実施の形態1乃至実施の形態4のいずれかに記載のフォトマスクの製造方法によって製造されたフォトマスクは、光近接効果補正とパターンの疎密による補正を行うので、より寸法精度が良い半導体装置を製造することができる。
【0044】
また、上記のフォトマスクを用いる露光工程を有する半導体装置の製造方法は、光近接効果補正とパターンの疎密による補正を行ったフォトマスクを用いているので、より寸法精度が良い半導体装置を製造することができる。
【0045】
さらに、上記の半導体装置の製造方法によって製造された半導体装置は、光近接効果補正とパターンの疎密による補正を行ったフォトマスクにより製造されるので、より寸法精度が良い半導体装置を製造することができる。
【0046】
【発明の効果】
本発明に記載のフォトマスクの製造方法は、隣接するマスクパターン間のスペースとマスクパターンの形状に応じて、マスクパターンの形状を補正する第1補正と、フォトマスクを複数の領域に分割し、各々の領域におけるマスクパターンの占有率に応じてフォトマスクのパターン形状を補正する第2補正とを行うので、数μmの領域内で生じる光近接効果などに対する補正だけでなく、より広い領域内で生じるパターンの疎密に対する補正も行うことができ、より寸法精度の良い半導体装置を製造することができる効果がある。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係る半導体装置の平面図である。
【図2】本発明の実施の形態1に係るスペースに対する形成後のゲート寸法の関係を示す図である。
【図3】本発明の実施の形態1に係るフォトマスクの平面図である。
【図4】本発明の実施の形態1に係る占有率ごとのスペースに対する形成後のゲート寸法の関係を示す図である。
【図5】本発明の実施の形態1に係る補正テーブルを示す図である。
【図6】本発明の実施の形態1に係るフォトマスクの平面図である。
【図7】本発明の実施の形態2に係る補正テーブルを示す図である。
【図8】本発明の実施の形態3に係るフォトマスクの平面図である。
【図9】本発明の実施の形態3に係るフォトマスクの平面図である。
【図10】本発明の実施の形態3に係るフォトマスクの平面図である。
【図11】本発明の実施の形態4に係るフォトマスクの平面図である。
【符号の説明】
1 半導体素子、2 ゲート配線、2a 開放端、3 フォトマスク、S スペース、L ゲート寸法、M メッシュ、MS サブメッシュ、R 占有率。
Claims (9)
- 半導体装置の製造に用いられるフォトマスクの製造方法であって、
隣接するマスクパターン間のスペースと前記マスクパターンの形状に応じて、前記マスクパターンの形状を補正する第1補正と、
前記フォトマスクを複数の領域に分割し、各々の領域における前記マスクパターンの占有率に応じて前記フォトマスクのパターン形状を補正する第2補正とを行うことを特徴とする、
フォトマスクの製造方法。 - 請求項1記載のフォトマスクの製造方法であって、
前記第1補正の効果が及ぶ範囲は、前記第2補正の効果が及ぶ範囲より狭いことを特徴とする、
フォトマスクの製造方法。 - 請求項1記載のフォトマスクの製造方法であって、
前記第1補正と前記第2補正とをそれぞれ独立に行うことを特徴とする、
フォトマスクの製造方法。 - 請求項1乃至請求項3のいずれかに記載のフォトマスクの製造方法であって、
前記第2補正は、前記マスクパターンの占有率に応じて作成された補正テーブルに基づいて補正することを特徴とする、
フォトマスクの製造方法。 - 請求項1乃至請求項3のいずれかに記載のフォトマスクの製造方法であって、
前記第2補正は、前記マスクパターンの占有率を変数とする補正関数に基づいて補正することを特徴とする、
フォトマスクの製造方法。 - 請求項1乃至請求項5のいずれかに記載のフォトマスクの製造方法であって、
前記第2補正は、補正の要因により前記フォトマスクを複数の前記領域に分割するサイズを変更することを特徴とする、
フォトマスクの製造方法。 - 請求項6記載のフォトマスクの製造方法であって、
前記第2補正は、複数の前記補正の要因に対し、各々の前記補正の要因ごとに補正を行うことを特徴とする、
フォトマスクの製造方法。 - 請求項1乃至請求項7のいずれかに記載のフォトマスクの製造方法であって、
前記第2補正は、前記領域における前記マスクパターンの占有率を、前記領域に少なくとも隣接する前記領域の前記マスクパターンの平均占有率とすることを特徴とする、
フォトマスクの製造方法。 - 請求項1乃至請求項7のいずれかに記載のフォトマスクの製造方法であって、
前記第2補正は、前記マスクパターンが複数の前記領域に占有される場合に、前記領域における前記マスクパターンの占有率を、前記マスクパターンを占有している前記領域の前記マスクパターンの平均占有率とすることを特徴とする、
フォトマスクの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003069693A JP2004279643A (ja) | 2003-03-14 | 2003-03-14 | フォトマスクの製造方法 |
US10/635,510 US7026078B2 (en) | 2003-03-14 | 2003-08-07 | Method of manufacturing photomask |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003069693A JP2004279643A (ja) | 2003-03-14 | 2003-03-14 | フォトマスクの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004279643A true JP2004279643A (ja) | 2004-10-07 |
JP2004279643A5 JP2004279643A5 (ja) | 2006-04-20 |
Family
ID=32959394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003069693A Pending JP2004279643A (ja) | 2003-03-14 | 2003-03-14 | フォトマスクの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7026078B2 (ja) |
JP (1) | JP2004279643A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006171113A (ja) * | 2004-12-13 | 2006-06-29 | Toshiba Corp | マスクデータ作成装置、マスクデータ作成方法、露光マスク、半導体装置の製造方法及びマスクデータ作成プログラム |
JP2006323023A (ja) * | 2005-05-17 | 2006-11-30 | Toshiba Microelectronics Corp | マスクパターン作成方法 |
JP2009169346A (ja) * | 2008-01-21 | 2009-07-30 | Renesas Technology Corp | マスクパターンデータ作成方法および半導体装置の製造方法 |
JP2009170839A (ja) * | 2008-01-21 | 2009-07-30 | Renesas Technology Corp | マスクパターンデータ作成方法および半導体装置の製造方法 |
US8601406B2 (en) | 2007-08-31 | 2013-12-03 | Samsung Electronics Co., Ltd. | Method of creating photo mask layout, computer readable recording medium storing programmed instructions for executing the method, and mask imaging system |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006118098A1 (ja) * | 2005-04-26 | 2006-11-09 | Renesas Technology Corp. | 半導体装置およびその製造方法ならびに半導体製造用マスク、光近接処理方法 |
JP2010271589A (ja) * | 2009-05-22 | 2010-12-02 | Renesas Electronics Corp | パターン分割方法、パターン分割処理装置及びコンピュータプログラム |
US9372394B2 (en) | 2014-01-24 | 2016-06-21 | International Business Machines Corporation | Test pattern layout for test photomask and method for evaluating critical dimension changes |
EP4369096A1 (en) * | 2022-11-10 | 2024-05-15 | Mycronic Ab | Method and device for generating pattern density data |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3743120B2 (ja) * | 1997-02-21 | 2006-02-08 | ソニー株式会社 | 露光用マスクのマスクパターン設計方法、並びに半導体集積回路の作製方法 |
JP3406506B2 (ja) * | 1997-03-24 | 2003-05-12 | シャープ株式会社 | フォトマスクのパターン補正方法およびフォトマスクのパターン補正装置 |
JP2002296754A (ja) * | 2001-03-29 | 2002-10-09 | Toshiba Corp | マスクの製造方法 |
JP4022389B2 (ja) * | 2001-11-16 | 2007-12-19 | Necエレクトロニクス株式会社 | 微細パターン形成方法 |
-
2003
- 2003-03-14 JP JP2003069693A patent/JP2004279643A/ja active Pending
- 2003-08-07 US US10/635,510 patent/US7026078B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006171113A (ja) * | 2004-12-13 | 2006-06-29 | Toshiba Corp | マスクデータ作成装置、マスクデータ作成方法、露光マスク、半導体装置の製造方法及びマスクデータ作成プログラム |
JP2006323023A (ja) * | 2005-05-17 | 2006-11-30 | Toshiba Microelectronics Corp | マスクパターン作成方法 |
JP4728042B2 (ja) * | 2005-05-17 | 2011-07-20 | 株式会社ニューフレアテクノロジー | マスクパターン作成方法 |
US8601406B2 (en) | 2007-08-31 | 2013-12-03 | Samsung Electronics Co., Ltd. | Method of creating photo mask layout, computer readable recording medium storing programmed instructions for executing the method, and mask imaging system |
JP2009169346A (ja) * | 2008-01-21 | 2009-07-30 | Renesas Technology Corp | マスクパターンデータ作成方法および半導体装置の製造方法 |
JP2009170839A (ja) * | 2008-01-21 | 2009-07-30 | Renesas Technology Corp | マスクパターンデータ作成方法および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US7026078B2 (en) | 2006-04-11 |
US20040180268A1 (en) | 2004-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6421820B1 (en) | Semiconductor device fabrication using a photomask with assist features | |
CN110456610B (zh) | 优化通孔层工艺窗口的辅助图形及方法 | |
JP2002323748A (ja) | マスクおよびその形成方法 | |
US9268209B2 (en) | Mask and method of forming pattern by using the same | |
US20120040276A1 (en) | Method of forming and using photolithography mask having a scattering bar structure | |
JP2004279643A (ja) | フォトマスクの製造方法 | |
JP2010016044A (ja) | 設計レイアウトデータ作成方法および半導体装置の製造方法 | |
CN107490932B (zh) | 掩膜版图形的修正方法 | |
KR20080066568A (ko) | 반도체 장치의 제조 방법 | |
US9798238B2 (en) | Cross technology reticle (CTR) or multi-layer reticle (MLR) CDU, registration, and overlay techniques | |
US8092958B2 (en) | Mask and method for patterning a semiconductor wafer | |
JP6286958B2 (ja) | フォトマスクの作製方法、及び半導体装置の製造方法 | |
JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
JP2009271174A (ja) | マスクパターン作成方法及びパターン形成方法 | |
JP2002116529A (ja) | 半導体回路設計パタンデータの補正方法、該補正方法により得られたパタンデータにより作製されたフォトマスク | |
US6413685B1 (en) | Method of reducing optical proximity effect | |
JP2008130897A (ja) | 集積回路のパターンレイアウト | |
CN116339065A (zh) | 一种图形修正方法 | |
TWI518444B (zh) | 輔助圖案之製作方法 | |
CN111983887A (zh) | 一种亚分辨率辅助图形的获取方法 | |
JP2004069829A (ja) | マスク、マスクの作成方法、および半導体装置の製造方法 | |
US7241558B2 (en) | Multi-layer semiconductor integrated circuits enabling stabilizing photolithography process parameters, the photomask being used, and the manufacturing method thereof | |
WO2009125529A1 (ja) | マスクパターンの生成方法及びパターン形成方法 | |
TWI521369B (zh) | 佈局分割方法及應用其之半導體元件製造方法 | |
JP2012234057A (ja) | フォトマスクおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060302 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090630 |