JP2004274712A

JP2004274712A - ディジタル・フィードバック付きｄ級増幅器

Info

Publication number: JP2004274712A
Application number: JP2003344189A
Authority: JP
Inventors: Lars Lennartson; ラース・レナルソン; Johan Nilsson; ヨハン・ニルソン; Horst Knoedgen; ホルス・クノエゲン
Original assignee: Dialog Semiconductor GmbH
Current assignee: Dialog Semiconductor GmbH
Priority date: 2002-10-02
Filing date: 2003-10-02
Publication date: 2004-09-30
Also published as: DE60228962D1; DK1406381T3; EP1406381A1; US6759899B2; ATE408929T1; US20040066228A1; KR20040030377A; EP1406381B1

Abstract

【課題】Ｄ級電力出力段のパルス誤差を補償することにある。基本的要求事項は、電源電圧の変動及び類似の依存性を補償することである。
【解決手段】Ｄ級増幅器は、典型的にはパルス符号化されたディジタル入力（ＰＣＭ）を受け取り、そしてシグマ・デルタ変調器２２を備えて、電力出力段、典型的にはＨ型ブリッジ２３を駆動する信号を発生し得る。本発明の基本的アイデアは、パルス持続時間にパルス電圧振幅を乗算したものとして定義される出力パルスの実際の面積を測定し、それを理想の公称パルス面積と比較することにある。パルス面積誤差が、計算２６され、次いで上記の増幅器の入力データから減算される。本発明のキー要素は、上記の実際のパルス面積（電圧に時間を乗算されたもの）を計算２５し、その実際のパルス面積を上記の理想のパルス面積と比較し、その差をシグマ・デルタ変調器に供給する「パルス面積補償機能」である。
【選択図】図２

Description

本発明は、Ｄ級電力増幅器に関し、より詳細には、パルス符号化されたディジタル入力信号を有し且つ典型的にはＨ型ブリッジを用いてスピーカのような出力負荷を駆動するＤ級電力増幅器に関する。

ＡＢ級増幅器は相当に非効率的であり、従って、熱的性能又はバッテリ寿命が重要である応用においては、異なった増幅器の形態が必要である。Ｄ級増幅器は、非常に高効率であることによりＡＢ級増幅器の不足を克服する。Ｄ級は、増幅器回路の（フィルタリングされてない）出力が２つの極端な電源レベルの間で絶えずスイッチングする設計を指す。Ｄ級増幅器の場合、その出力は、２つの出力レベルの間で非常に高い周波数で、即ち、実質的に最高の可聴周波数より高い周波数でスイッチングするよう形成され、それは、電力増幅段に向けての高周波数パルスにより行われる。平均化（フィルタリング）された出力信号を（増幅された）入力信号に非常に密接に追従させるため、駆動信号のパルス幅比を変えることができ、そのような増幅器は、パルス幅変調（ＰＷＭ）と呼ばれる。増幅器はまた、パルス密度変調（ＰＤＭ）されることができ、そこでは、平均化（フィルタリング）された出力信号を入力信号に追従させるため、パルスの密度を変化させる。出力のスイッチングは、まさにパルス調時により制御され、そして負荷での出力電圧は、電源電圧が完全に一定である限り入力信号を正しく表す。しかしながら、スイッチングされた電圧の振幅が、実際には固定されない。電源は、有限の出力インピーダンスを有し、そしてそれら電源上にリップルを有しがちである。Ｄ級電力段それ自体は、何らの電源リップル除去機能を持たない。電源及び電力段上でのスイッチングにより誘発されたリンギングは、同様に振幅誤差を引き起こす。

図１は、最新技術のＰＤＭ−Ｄ級増幅器の概略ブロック図を示す。それは、典型的には、シグマ・デルタ変調器、又は類似の変換器を備えて、電力出力段のための駆動信号を発生する。なお、電力出力段は、典型的にはＨ型ブリッジ及びスピーカである。

幾つかの特許は、出力信号の誤差を補償するため或る形式のフィードバック信号の使用を記載しているが、しかしそれらの特許のいずれも出力信号のパルス面積を測定し、次いで当該誤差を補償するため必要とされるディジタル補正値を計算する方法を用いてない。

米国特許Ｎｏ．５，９４９，２８２（Ｎｇｕｙｅｎ，Ｈｕｅｙ，Ｔａｋａｇｉｓｈｉ，Ｈｉｄｅｔｏ）は、最初に、誤差補正目的のためＤ級増幅器の出力の正確な再生を行い、次いで、第２に、誤差補正目的のため基準信号を増幅器への元の信号入力と比較する回路を開示する。

米国特許Ｎｏ．５，８１５，１０２（Ｍｅｌａｎｓｏｎ及びＬａｕｒｅｎｃｅ）は、他の方法に加えて、デルタ・シグマ変調器を含み、且つ補正係数をその複数のフィードバック・ループのうちの少なくとも１つの中で実行して、デューティ・サイクル復調器からの出力データの特性を補償し得るディジタル／アナログ（Ｄ／Ａ）変換器を記載している。

本発明の主要目的は、Ｄ級電力出力段のパルス誤差を補償することにある。基本的要求事項は、電源電圧の変動及び類似の依存性を補償することである。

基本的アイデアは、パルス持続時間にパルス電圧振幅を乗算したものとして定義される出力パルスの実際の面積を測定し、そしてそれを理想の公称パルス面積と比較することにある。パルス面積誤差が、推定され、そしてシグマ・デルタ変調器にフィードバックされ、次いで当該シグマ・デルタ変調器は、それがフィードバックなしで動作する筈である場合とは異なったパターンを生成する。

本発明の目的に従って、Ｄ級増幅器におけるパルス面積誤差を補償する回路は、ＰＣＭ（パルス符号変調された）入力を時間制御パルスに変換し、出力電力ドライバ、典型的にはＨ型ブリッジを制御するユニットを備える。前記Ｈ型ブリッジは、電圧でスピーカのような出力負荷を駆動する。更に、前記回路は、出力パルスのための積分器と、前記の積分された出力パルス面積を測定するユニットと、前記の測定された（実際の）パルス面積と所与の理想のパルス面積との差を計算するユニットとを備える。このパルス面積誤差が、前記ＰＣＭ（パルス符号変調された）入力信号から減算される。

本発明のキー要素は、実際のパルス面積（電圧に時間を乗算したもの）を計算し、その実際のパルス面積を理想のパルス面積と比較し、その差を計算して、それをシグマ・デルタ変調器に供給する「パルス面積補償機能」である。

本発明の目的に従って、Ｄ級増幅器におけるパルス面積誤差を補償する方法が実現される。最初に、その方法は、シグマ・デルタ変調器によりＰＣＭパルスの入力ストリームを理想のＨ型ブリッジ制御データ・パルスに変換し、そしてそれらをＨ型ブリッジに印加し、当該Ｈ型ブリッジは、電圧で出力負荷（典型的にはスピーカ）を駆動する（スイッチングする）。次いで、実際の電圧パルスが、前記Ｈ型ブリッジ出力及びスピーカで測定される。更に、実際のパルス面積（電圧に時間を乗算したもの）が、計算され、そして理想パルス面積と比較されて、対応するパルス面積誤差を決定する。次いで、当該パルス面積誤差が、前記のＰＣＭ入力信号からシグマ・デルタ変調器で減算される。

本発明の目的に従って、Ｄ級増幅器におけるパルス面積誤差を補償するディジタル・フィードバック回路が達成される。「パルス面積補償機能」を形成する当該回路の構成要素は、Ｄ級増幅器回路全体の幾つかの構成要素を越えて分散され得る。前記「パルス面積補償機能」は、前記の積分された出力パルス面積を測定するための回路機能と、前記の測定された（実際の）パルス面積と所与の理想のパルス面積との差を計算し、次いでその差を前記のＰＣＭ（パルス符号変調された）増幅器入力信号から減算するための回路機能とを備える。

本発明の目的に従って、前記「パルス面積補償機能」を形成する、Ｄ級増幅器におけるパルス面積誤差を補償する前記ディジタル・フィードバック回路は、同様に、前記全体のＤ級増幅器内の単一の処理ユニットとして組み合わされ得る。前記「パルス面積補償機能」は更に、前記の積分された出力パルス面積を測定するための回路機能と、前記の測定された（実際の）パルス面積と所与の理想のパルス面積との差を計算し、次いでその差を前記のＰＣＭ（パルス符号変調された）増幅器入力信号から減算するための回路機能とを備える。

添付図面は、この記載の資料の一部を形成するものである。

本発明の目的に従って、Ｄ級電力出力段のパルス誤差を補償するため、特に、電源電圧の変動及び類似の依存性を補償するため、ディジタル「パルス面積補償機能」が回路フィードバックの中に形成される。

本発明の基本的アイデアは、パルス電圧の時間積分として定義される出力パルスの実際の面積を測定すること、及びそれを理想の公称パルス面積と比較することにある。本発明のキー要素は、実際のパルス面積（パルス電圧の時間積分）を計算し、その実際のパルス面積を理想のパルス面積と比較し、次いでそれをシグマ・デルタ変調器にフィードバックして、パルス面積誤差を補償する「パルス面積補償機能」である。

図２は、本発明で開示された概略ブロック図を示す。ディジタル「パルス面積補償機能」が、フィードバック回路の中に導入されている。
ＰＤＭ−Ｄ級増幅器は、典型的には、電力出力段用の駆動信号を発生するためのシグマ・デルタ変調器（２２）を備え、その電力出力段は、典型的にはＨ型ブリッジ（２３）である。最初に、ＰＤＭ−Ｄ級増幅器は、入力ＰＣＭ信号（２１）をシグマ・デルタ変調器により変換し、そしてそれらをＨ型ブリッジに印加し、そのＨ型ブリッジは、電圧で出力負荷（スピーカのようなもの）（２４）を駆動する（スイッチングする）。次いで、実際の電圧パルスが、パルス面積積分器機能（２５）によりＨ型ブリッジ出力で測定される。更に、実際のパルス面積（パルス電圧の時間積分）は、理想のパルス面積とパルス面積誤差計算機能（２６）で比較される。前記理想のパルス面積は、固定されており、そして演繹的に定義された大きさである。パルスの符号は、シグマ・デルタ変調器の出力により定義される。最後に、パルス面積誤差は、前記のＰＣＭ入力信号からシグマ・デルタ変調器において減算される。

本発明の目的を達成する方法が図３に図示されている。最初に、ステップ３１において、ＰＣＭ入力信号が、シグマ・デルタ変調器により、制御パルスに変換され、当該制御パルスが、ステップ３２においてＨ型ブリッジに印加され、そのＨ型ブリッジが、ステップ３３において、電圧で出力負荷、典型的にはスピーカを駆動する（スイッチングする）。ここで、ステップ３４において、実際の電圧パルスが、Ｈ型ブリッジ出力において測定され、次いでパルス面積（電圧振幅に時間を乗算したもの）が、ステップ３５において計算される。ここで、ステップ３６において、実際のパルス面積が理想のパルス面積と比較され、そしてパルス面積誤差が計算される。ステップ３７において、パルス面積誤差が、Ｄ級増幅器からシグマ・デルタ変調器において減算される。最後に、ステップ３８において、シグマ・デルタ変調器は、それがフィードバック無しで動作する筈である場合とは異なったパターンを生成することによりパルス面積誤差を補償する。

本発明が特にその好適な実施形態を参照して示され且つ説明されたが、形式及び詳細において様々な変更が本発明の精神及び範囲を逸脱することなしに行い得ることが当業者に理解されるであろう。

図１は、従来技術の解法のための概略ブロック図を示す。図２は、本発明の一実施形態に従った解法のための概略ブロック図を示す。図３は、Ｄ級増幅器におけるパルス面積誤差を補償する方法を示す。

符号の説明

２２シグマ・デルタ変調器
２３Ｈ型ブリッジ
２４出力負荷（スピーカ）
２６パルス面積誤差計算機能

Claims

ＰＣＭ（パルス符号変調された）入力を電力ドライバ制御パルスに変換する手段と、
前記制御パルスにより制御され、電圧で出力負荷を駆動する電力ドライバ用手段と、
出力負荷を増幅器の出力目標にするための手段と、
出力パルスを積分する手段と、
理想の出力パルス面積を演繹的に知る手段と、
実際の出力パルス面積を測定する手段と、
前記の測定された（実際の）パルス面積と前記理想のパルス面積との差であるパルス面積誤差を計算する手段と、
前記パルス面積誤差を前記のＰＣＭ（パルス符号変調された）信号から減算する手段と
を備えるＤ級増幅器におけるパルス面積誤差を補償する回路。
ＰＣＭ（パルス符号変調された）入力を電力ドライバ制御パルスに変換する前記手段はシグマ・デルタ変調器である、請求項１に記載の回路。
前記電力ドライバ用手段はＨ型ブリッジである、請求項１に記載の回路。
前記電力ドライバ用手段はハーフ・ブリッジである、請求項１に記載の回路。
理想のパルス面積を決定するための前記の手段はそれらの基準信号を前記シグマ・デルタ変調器の出力から取り込む、請求項１に記載の回路。
出力パルスを積分する前記手段は積分型アナログ回路である、請求項１記載の回路。
実際の出力パルス面積を測定する前記手段は積分型アナログ回路として実現される、請求項１記載の回路。
実際の出力パルス面積を測定する前記手段は、出力パルスを積分する前記手段の出力に取り付けられる、請求項１記載の回路。
出力パルスを積分する前記手段がディジタル信号プロセッサにおける計算アルゴリズムとして実行される請求項１に記載の回路。
積分された出力パルスを測定する前記の手段はディジタル信号プロセッサにおける計算アルゴリズムとして実行される、請求項１に記載の回路。
前記の測定された（実際の）パルス面積と前記理想のパルス面積との差であるパルス面積誤差を計算する前記手段は、ディジタル信号プロセッサにおける計算アルゴリズムとして実行される、請求項１記載の回路。
Ｄ級増幅器におけるパルス面積誤差を補償する方法であって、
ＰＣＭ（パルス符号変調された）入力を電力ドライバ制御パルスに変換する手段、電圧で出力負荷を駆動する電力ドライバ用手段、出力負荷を増幅器の出力目標にするための手段、出力パルスを積分する手段、前記の積分された出力パルス面積を測定し且つ前記の測定された（実際の）パルス面積と理想のパルス面積との差を計算する手段、及び当該差を前記のＰＣＭ（パルス符号変調された）入力信号から減算する手段を設けるステップと、
ＰＣＭ入力信号を理想の電力ドライバ制御パルスに変換するステップと、
前記電力ドライバ制御パルスを前記電力ドライバに印加するステップと、
前記電力ドライバによりスイッチングされた電圧で前記出力負荷（スピーカ）を駆動するステップと、
前記電力ドライバの出力における前記実際の電圧パルスを積分するステップと、
積分されたパルスを測定するステップと、
実際のパルス面積（電圧振幅に時間を乗算したもの）を計算するステップと、
実際のパルス面積を演繹的に既知である理想のパルス面積と比較し、且つ前記差を計算するステップと、
シグマ・デルタ変調器入力において前記差を前記のＰＣＭ入力信号から減算して前記パルス面積誤差を補償するステップと
を備える方法。
ＰＣＭ入力信号を理想の電力ドライバ制御パルスに変換する前記ステップはシグマ・デルタ変調器により行われる、請求項１２に記載の方法。
Ｈ型ブリッジは、電圧で前記出力負荷を駆動するため用いられる、請求項１２に記載の方法。
ハーフ・ブリッジは、電圧で前記出力負荷を駆動するため用いられる、請求項１２に記載の方法。
前記の理想のパルスを決定するための基準信号は、前記のシグマ・デルタ変調器から取り込まれる、請求項１２に記載の方法。
実際の電圧パルスを積分する前記のステップは、積分型アナログ回路により実行される、請求項１２に記載の方法。
積分されたパルスを測定する前記ステップは、積分型アナログ回路により実行される請求項１２に記載の方法。
実際の電圧パルスを積分する前記のステップは、ディジタル信号プロセッサにおける計算アルゴリズムとして実行される、請求項１２に記載の方法。
積分されたパルスを測定する前記ステップは、ディジタル信号プロセッサにおける計算アルゴリズムとして実行される、請求項１２に記載の方法。
実際の電圧パルス面積を計算する前記ステップは、ディジタル信号プロセッサにおける計算アルゴリズムとして実行される、請求項１２に記載の方法。
測定された（実際の）パルス面積と理想パルス面積との差を計算する前記のステップは、ディジタル信号プロセッサにおける計算アルゴリズムとして実行される、請求項１２に記載の方法。
Ｄ級増幅器におけるディジタル・フィードバック用でパルス面積誤差を補償する回路であって、当該回路の中で幾つかの機能要素にわたり分散されている「パルス面積誤差補償機能」を形成する前記回路において、
理想の出力パルス面積を決定する手段と、
出力パルス面積を積分する手段と、
前記の積分された出力パルス面積を測定する手段と、
前記の測定された（実際の）パルス面積と前記理想のパルス面積との差を計算する手段と、
前記差をＰＣＭ（パルス符号変調された）入力信号から減算する手段と
を備える回路。
出力パルス面積を積分する前記手段はアナログ積分器を用いる、請求項２３に記載の回路。
積分された出力パルス面積を測定する前記手段はアナログ／ディジタル変換器を用いる、請求項２３に記載の回路。
Ｄ級増幅器におけるディジタル・フィードバック用でパルス面積誤差を補償する回路であって、「パルス面積誤差決定及び処理ユニット」を形成する単一の機能ユニットで実行される前記回路において、
理想の出力パルス面積を決定する手段と、
出力パルス面積を積分する手段と、
実際の出力パルス面積を測定する手段と、
前記の測定された（実際の）パルス面積と前記理想のパルス面積との差を計算する手段と
を備える回路。
「基準面積及び事前処理ユニット」を形成する前記単一の機能ユニットは、ディジタル信号プロセッサ内で実行される、請求項２６に記載の回路。
「パルス面積誤差決定及び処理ユニット」を形成する前記単一の機能ユニットがまた、前記差をＰＣＭ（パルス符号変調された）入力信号から減算する手段を含む、請求項２６に記載の回路。