JP2004273769A - 半導体のパッシベーション構造およびその製造方法 - Google Patents
半導体のパッシベーション構造およびその製造方法 Download PDFInfo
- Publication number
- JP2004273769A JP2004273769A JP2003062611A JP2003062611A JP2004273769A JP 2004273769 A JP2004273769 A JP 2004273769A JP 2003062611 A JP2003062611 A JP 2003062611A JP 2003062611 A JP2003062611 A JP 2003062611A JP 2004273769 A JP2004273769 A JP 2004273769A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polyimide film
- bonding pad
- photosensitive polyimide
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】従来の半導体のボンディングパッド付近のパッシベーション方法は、ポリイミド膜３８のエッチング時間が長くても短くてもワイヤボンディングに支障をきたす。そのためポリイミド膜３８のエッチング工程はエッチング時間のマージンが少なく不良が出やすい。
【解決手段】まずカバー膜１２、１３、１４の上に非感光性ポリイミド膜１５を塗布し、次にその上に感光性ポリイミド膜１６を塗布し、次にボンディングパッド１１上の感光性ポリイミド膜１６を露光・現像して孔１７をあけ、次に感光性ポリイミド膜１６をマスクにして、非感光性ポリイミド膜１５をエッチングして孔１８をあけ、次に非感光性ポリイミド膜１５をマスクにしてカバー膜１２、１３、１４をエッチングしてボンディングパッド１１を露出させる。
【選択図】 図１
【解決手段】まずカバー膜１２、１３、１４の上に非感光性ポリイミド膜１５を塗布し、次にその上に感光性ポリイミド膜１６を塗布し、次にボンディングパッド１１上の感光性ポリイミド膜１６を露光・現像して孔１７をあけ、次に感光性ポリイミド膜１６をマスクにして、非感光性ポリイミド膜１５をエッチングして孔１８をあけ、次に非感光性ポリイミド膜１５をマスクにしてカバー膜１２、１３、１４をエッチングしてボンディングパッド１１を露出させる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体のボンディングパッド周辺のパッシベーション構造およびその製造方法に関する。
【０００２】
【従来の技術】
従来の一般的なボンディングパッド周辺のパッシベーション構造およびその製造方法を、工程順に図３〜図５を用いて説明する（第一従来例）。図３〜図５はボンディングパッド付近の断面図である。
【０００３】
図３（ａ）のように、シリコン基板３０上のアルミニウム膜からなるボンディングパッド３１は、ＴｉＮ膜３２、ＳｉＯ２膜３３、ＳｉＯＮ膜３４で覆われている。ＳｉＯ２膜３３、ＳｉＯＮ膜３４はカバー膜と呼ばれる。ボンディングパッド３１（アルミニウム膜）の厚さは０．６μｍ、ＴｉＮ膜３２の厚さは０．０５μｍ、ＳｉＯ２膜３３の厚さは０．１μｍ、ＳｉＯＮ膜３４の厚さは０．３μｍである。これから説明する工程の目的は、ボンディングパッド３１上のＴｉＮ膜３２、ＳｉＯ２膜３３、ＳｉＯＮ膜３４を取り去ること、およびボンディングパッド３１以外の部分をポリイミド膜で覆うことである。
【０００４】
まず図３（ｂ）のように、ＳｉＯＮ膜３４の上にフォトレジスト膜３５を塗布する。全体がフォトレジスト膜３５により覆われる。
【０００５】
次に図３（ｃ）のように、フォトレジスト膜３５を露光・現像し、ボンディングパッド３１の上部のフォトレジスト膜３５に孔３６をあける。
【０００６】
次に図３（ｄ）のように、フォトレジスト膜３５をマスクにしてＳｉＯＮ膜３４、ＳｉＯ２膜３３、ＴｉＮ膜３２をプラズマエッチングし、ボンディングパッド３１上のＳｉＯＮ膜３４、ＳｉＯ２膜３３、ＴｉＮ膜３２を取り去り、孔３７をあける。これによりいったんボンディングパッド３１は露出する。
【０００７】
次に図４（ｅ）のように、不要になったフォトレジスト膜３５を取り去る。
【０００８】
次に図４（ｆ）のように、全体にポリイミド膜３８を塗布する。このポリイミド膜３８は非感光性である。
【０００９】
次に図４（ｇ）のように、ポリイミド膜３８の上にフォトレジスト膜３９を塗布する。
【００１０】
次に図４（ｈ）のように、フォトレジスト膜３９を露光・現像し、ボンディングパッド３１の上部のフォトレジスト膜３９に孔４０をあける。
【００１１】
次に図５（ｉ）のように、フォトレジスト膜３９をマスクにしてポリイミド膜３８をエッチングし、ポリイミド膜３８に孔４１をあける。エッチングには有機アミン系アルカリ溶液を用いる。ここで再びボンディングパッド３１が露出する。
【００１２】
最後に図５（ｊ）のように、不要になったフォトレジスト膜３９を取り去る。
【００１３】
以上で当初の目的通り、ボンディングパッド３１上のＴｉＮ膜３２、ＳｉＯ２膜３３、ＳｉＯＮ膜３４を取り去ることと、ボンディングパッド３１以外の部分をポリイミド膜３８で覆うことが完了する。
【００１４】
ところが以上説明した従来のパッシベーション方法には、図５（ｉ）のようにポリイミド膜３８をエッチングするとき、エッチング液が非常に強力な有機アミン系アルカリ溶液であるため、アルミニウム膜でできたボンディングパッド３１が腐食されやすいという欠点がある。
【００１５】
特にポリイミド膜３８をきれいに取り去るため時間をかけて十分エッチングすると、ボンディングパッド３１が腐食されて表面が荒れてしまいワイヤボンディングに支障をきたす（ボンディング強度が落ちる）。しかしそれを懸念してポリイミド膜３８のエッチング時間を短めにすると、今度は特に、ＳｉＯ２膜３３、ＳｉＯＮ膜３４の孔の側壁にポリイミド膜３８のエッチング残りが発生しやすくなる。これがはがれてボンディングパッド３１に載ると、これもボンディング強度が落ちる原因になる。
【００１６】
という訳でポリイミド膜３８のエッチング時間は長くても短くてもワイヤボンディングに支障をきたす。そのためポリイミド膜３８のエッチング工程はエッチング時間のマージンが少なく不良が出やすい厄介な工程であった。
【００１７】
上に説明した従来のパッシベーション方法の欠点を解決する手段が特開平５−３２６６１４号公報に記載されている（第二従来例）。その手段のポイントは次の通りである。
【００１８】
従来の方法では、ボンディングパッド３１上のＳｉＯＮ膜３４、ＳｉＯ２膜３３、ＴｉＮ膜３２を取り去ってからポリイミド３８を塗布し、ポリイミド膜３８をエッチングする。そのためエッチング液が直接ボンディングパッド３１に触れてしまい、ボンディングパッド３１が荒れる。
【００１９】
これを防ぐため特開平５−３２６６１４では、ボンディングパッド３１上のＳｉＯＮ膜３４、ＳｉＯ２膜３３、ＴｉＮ膜３２を取り去る前にポリイミド３８を塗布し、次に第一のフォトレジストを用いてポリイミド膜３８をエッチングし、その後第二のフォトレジストを用いてＳｉＯＮ膜３４、ＳｉＯ２膜３３、ＴｉＮ膜３２をエッチングするようにしている。こうすればポリイミド膜３８のエッチング液はＳｉＯＮ膜３４、ＳｉＯ２膜３３、ＴｉＮ膜３２により妨げられて直接ボンディングパッド３１に触れることはない、という訳である。
【００２０】
【特許文献１】
特開平５−３２６６１４号公報
【００２１】
【発明が解決しようとする課題】
第一従来例の方法は、ポリイミド膜３８のエッチング時間が長くても短くてもワイヤボンディングに支障をきたす。そのためポリイミド膜３８のエッチング工程はエッチング時間のマージンが少なく不良が出やすい。
【００２２】
本願発明者は上に述べた従来の問題点を解決するため、感光性ポリイミドと非感光性ポリイミドを組み合わせた新しいパッシベーション構造およびその製造方法を発明した。
【００２３】
【課題を解決するための手段】
本発明のポイントは、カバー膜の上に非感光性ポリイミド膜を、その上に感光性ポリイミド膜を重ねた構造にある。この構造にすることにより次のメリットが得られる。
（１）非感光性ポリイミド膜のエッチングマスクに感光性ポリイミドが使えるので、フォトレジストが不要である。したがってフォトレジスト除去工程も要らない（感光性ポリイミド膜は除去する必要がない）。
（２）非感光性ポリイミドのエッチングのとき、ボンディングパッドはカバー膜で覆われているため、ボンディングパッド表面が荒れる心配がない。
【００２４】
請求項１記載の発明は、ボンディングパッド上のカバー膜およびポリイミド膜に、ボンディング用の孔を有する半導体のパッシベーション構造において、ポリイミド膜が感光性ポリイミド膜と非感光性ポリイミド膜の二層からなることを特徴とする半導体のパッシベーション構造である。
【００２５】
請求項２記載の発明は、ボンディングパッド上のカバー膜およびポリイミド膜に、ボンディング用の孔を有する半導体のパッシベーションの製造方法において、まずカバー膜の上に非感光性ポリイミド膜を塗布し、次にその上に感光性ポリイミド膜を塗布し、次にボンディングパッド上の感光性ポリイミド膜を露光・現像して孔をあけ、次に感光性ポリイミド膜をマスクにして、非感光性ポリイミド膜をエッチングして孔をあけ、次に非感光性ポリイミド膜をマスクにしてカバー膜をエッチングしてボンディングパッドを露出させることを特徴とする半導体のパッシベーションの製造方法である。
【００２６】
【発明の実施の形態】
本発明の半導体のボンディングパッド周辺のパッシベーション構造およびその製造方法の一実施例を工程順に図１〜図２を用いて説明する。図１〜図２はボンディングパッド付近の断面図である。
【００２７】
図１（ａ）のように、シリコン基板１０上のアルミニウム膜からなるボンディングパッド１１は、ＴｉＮ膜１２、ＳｉＯ２膜１３、ＳｉＯＮ膜１４で覆われている。ここでボンディングパッド１１のアルミニウム膜の厚さは０．６μｍ、ＴｉＮ膜１２の厚さは０．０５μｍ、ＳｉＯ２膜１３の厚さは０．１μｍ、ＳｉＯＮ膜１４の厚さは０．３μｍである。これから説明する工程の目的は、ボンディングパッド１１上のＴｉＮ膜１２、ＳｉＯ２膜１３、ＳｉＯＮ膜１４を取り去ること、およびボンディングパッド１１以外の部分をポリイミド膜で覆うことである。
【００２８】
まず図１（ｂ）のように、ＳｉＯＮ膜１４の上に非感光性ポリイミド膜１５を塗布する。それにより全体が非感光性ポリイミド膜１５により覆われる。
【００２９】
次に図１（ｃ）のように、非感光性ポリイミド膜１５の上に感光性ポリイミド膜１６を全面塗布する。
【００３０】
次に図１（ｄ）のように、感光性ポリイミド膜１６を露光・現像し、ボンディングパッド１１の上部の感光性ポリイミド膜１６に孔１７をあける。
【００３１】
次に図２（ｅ）のように、感光性ポリイミド膜１６をマスクにして非感光性ポリイミド膜１５をエッチングし孔１８をあける。これは従来のフォトレジストの役目を感光性ポリイミド膜１６が代行しているわけである。このときボンディングパッド１１はＳｉＯＮ膜１４、ＳｉＯ２膜１３、ＴｉＮ膜１２で覆われているから、エッチング液によって荒らされるおそれはない。
【００３２】
最後に図２（ｆ）のように、非感光性ポリイミド膜１５をマスクにしてＳｉＯＮ膜１４、ＳｉＯ２膜１３、ＴｉＮ膜１２をプラズマエッチングしてボンディングパッド１１を露出させる。
【００３３】
以上で目的通り、ボンディングパッド１１上のＴｉＮ膜１２、ＳｉＯ２膜１３、ＳｉＯＮ膜１４を取り去ること、およびボンディングパッド１１以外の部分をポリイミド膜１５、１６で覆うことが完了する。
【００３４】
【発明の効果】
本発明の、カバー膜の上に非感光性ポリイミド膜を、その上に感光性ポリイミド膜を重ねた構造により次のメリットが得られる。
（１）非感光性ポリイミド膜のエッチングマスクに感光性ポリイミドが使えるので、フォトレジストが不要である。
（２）非感光性ポリイミドのエッチングのとき、ボンディングパッドはカバー膜で覆われているため、ボンディングパッド表面が荒れる心配がない。
【図面の簡単な説明】
【図１】本発明のパッシベーション構造および製造方法の一例を工程順に表わした断面図
【図２】本発明のパッシベーション構造および製造方法の一例を工程順に表わした断面図
【図３】従来のパッシベーション構造および製造方法の第一例を工程順に表わした断面図
【図４】従来のパッシベーション構造および製造方法の第一例を工程順に表わした断面図
【図５】従来のパッシベーション構造および製造方法の第一例を工程順に表わした断面図
【符号の説明】
１０ シリコン基板
１１ ボンディングパッド
１２ ＴｉＮ膜
１３ ＳｉＯ２膜
１４ ＳｉＯＮ膜
１５ 非感光性ポリイミド膜
１６ 感光性ポリイミド膜
１７ 感光性ポリイミド膜の孔
１８ 非感光性ポリイミド膜の孔
３０ シリコン基板
３１ ボンディングパッド
３２ ＴｉＮ膜
３３ ＳｉＯ２膜
３４ ＳｉＯＮ膜
３５ フォトレジスト膜
３６ フォトレジスト膜の孔
３７ カバー膜の孔
３８ ポリイミド膜
３９ フォトレジスト膜
４０ フォトレジストの孔
４１ ポリイミド膜の孔
【発明の属する技術分野】
本発明は半導体のボンディングパッド周辺のパッシベーション構造およびその製造方法に関する。
【０００２】
【従来の技術】
従来の一般的なボンディングパッド周辺のパッシベーション構造およびその製造方法を、工程順に図３〜図５を用いて説明する（第一従来例）。図３〜図５はボンディングパッド付近の断面図である。
【０００３】
図３（ａ）のように、シリコン基板３０上のアルミニウム膜からなるボンディングパッド３１は、ＴｉＮ膜３２、ＳｉＯ２膜３３、ＳｉＯＮ膜３４で覆われている。ＳｉＯ２膜３３、ＳｉＯＮ膜３４はカバー膜と呼ばれる。ボンディングパッド３１（アルミニウム膜）の厚さは０．６μｍ、ＴｉＮ膜３２の厚さは０．０５μｍ、ＳｉＯ２膜３３の厚さは０．１μｍ、ＳｉＯＮ膜３４の厚さは０．３μｍである。これから説明する工程の目的は、ボンディングパッド３１上のＴｉＮ膜３２、ＳｉＯ２膜３３、ＳｉＯＮ膜３４を取り去ること、およびボンディングパッド３１以外の部分をポリイミド膜で覆うことである。
【０００４】
まず図３（ｂ）のように、ＳｉＯＮ膜３４の上にフォトレジスト膜３５を塗布する。全体がフォトレジスト膜３５により覆われる。
【０００５】
次に図３（ｃ）のように、フォトレジスト膜３５を露光・現像し、ボンディングパッド３１の上部のフォトレジスト膜３５に孔３６をあける。
【０００６】
次に図３（ｄ）のように、フォトレジスト膜３５をマスクにしてＳｉＯＮ膜３４、ＳｉＯ２膜３３、ＴｉＮ膜３２をプラズマエッチングし、ボンディングパッド３１上のＳｉＯＮ膜３４、ＳｉＯ２膜３３、ＴｉＮ膜３２を取り去り、孔３７をあける。これによりいったんボンディングパッド３１は露出する。
【０００７】
次に図４（ｅ）のように、不要になったフォトレジスト膜３５を取り去る。
【０００８】
次に図４（ｆ）のように、全体にポリイミド膜３８を塗布する。このポリイミド膜３８は非感光性である。
【０００９】
次に図４（ｇ）のように、ポリイミド膜３８の上にフォトレジスト膜３９を塗布する。
【００１０】
次に図４（ｈ）のように、フォトレジスト膜３９を露光・現像し、ボンディングパッド３１の上部のフォトレジスト膜３９に孔４０をあける。
【００１１】
次に図５（ｉ）のように、フォトレジスト膜３９をマスクにしてポリイミド膜３８をエッチングし、ポリイミド膜３８に孔４１をあける。エッチングには有機アミン系アルカリ溶液を用いる。ここで再びボンディングパッド３１が露出する。
【００１２】
最後に図５（ｊ）のように、不要になったフォトレジスト膜３９を取り去る。
【００１３】
以上で当初の目的通り、ボンディングパッド３１上のＴｉＮ膜３２、ＳｉＯ２膜３３、ＳｉＯＮ膜３４を取り去ることと、ボンディングパッド３１以外の部分をポリイミド膜３８で覆うことが完了する。
【００１４】
ところが以上説明した従来のパッシベーション方法には、図５（ｉ）のようにポリイミド膜３８をエッチングするとき、エッチング液が非常に強力な有機アミン系アルカリ溶液であるため、アルミニウム膜でできたボンディングパッド３１が腐食されやすいという欠点がある。
【００１５】
特にポリイミド膜３８をきれいに取り去るため時間をかけて十分エッチングすると、ボンディングパッド３１が腐食されて表面が荒れてしまいワイヤボンディングに支障をきたす（ボンディング強度が落ちる）。しかしそれを懸念してポリイミド膜３８のエッチング時間を短めにすると、今度は特に、ＳｉＯ２膜３３、ＳｉＯＮ膜３４の孔の側壁にポリイミド膜３８のエッチング残りが発生しやすくなる。これがはがれてボンディングパッド３１に載ると、これもボンディング強度が落ちる原因になる。
【００１６】
という訳でポリイミド膜３８のエッチング時間は長くても短くてもワイヤボンディングに支障をきたす。そのためポリイミド膜３８のエッチング工程はエッチング時間のマージンが少なく不良が出やすい厄介な工程であった。
【００１７】
上に説明した従来のパッシベーション方法の欠点を解決する手段が特開平５−３２６６１４号公報に記載されている（第二従来例）。その手段のポイントは次の通りである。
【００１８】
従来の方法では、ボンディングパッド３１上のＳｉＯＮ膜３４、ＳｉＯ２膜３３、ＴｉＮ膜３２を取り去ってからポリイミド３８を塗布し、ポリイミド膜３８をエッチングする。そのためエッチング液が直接ボンディングパッド３１に触れてしまい、ボンディングパッド３１が荒れる。
【００１９】
これを防ぐため特開平５−３２６６１４では、ボンディングパッド３１上のＳｉＯＮ膜３４、ＳｉＯ２膜３３、ＴｉＮ膜３２を取り去る前にポリイミド３８を塗布し、次に第一のフォトレジストを用いてポリイミド膜３８をエッチングし、その後第二のフォトレジストを用いてＳｉＯＮ膜３４、ＳｉＯ２膜３３、ＴｉＮ膜３２をエッチングするようにしている。こうすればポリイミド膜３８のエッチング液はＳｉＯＮ膜３４、ＳｉＯ２膜３３、ＴｉＮ膜３２により妨げられて直接ボンディングパッド３１に触れることはない、という訳である。
【００２０】
【特許文献１】
特開平５−３２６６１４号公報
【００２１】
【発明が解決しようとする課題】
第一従来例の方法は、ポリイミド膜３８のエッチング時間が長くても短くてもワイヤボンディングに支障をきたす。そのためポリイミド膜３８のエッチング工程はエッチング時間のマージンが少なく不良が出やすい。
【００２２】
本願発明者は上に述べた従来の問題点を解決するため、感光性ポリイミドと非感光性ポリイミドを組み合わせた新しいパッシベーション構造およびその製造方法を発明した。
【００２３】
【課題を解決するための手段】
本発明のポイントは、カバー膜の上に非感光性ポリイミド膜を、その上に感光性ポリイミド膜を重ねた構造にある。この構造にすることにより次のメリットが得られる。
（１）非感光性ポリイミド膜のエッチングマスクに感光性ポリイミドが使えるので、フォトレジストが不要である。したがってフォトレジスト除去工程も要らない（感光性ポリイミド膜は除去する必要がない）。
（２）非感光性ポリイミドのエッチングのとき、ボンディングパッドはカバー膜で覆われているため、ボンディングパッド表面が荒れる心配がない。
【００２４】
請求項１記載の発明は、ボンディングパッド上のカバー膜およびポリイミド膜に、ボンディング用の孔を有する半導体のパッシベーション構造において、ポリイミド膜が感光性ポリイミド膜と非感光性ポリイミド膜の二層からなることを特徴とする半導体のパッシベーション構造である。
【００２５】
請求項２記載の発明は、ボンディングパッド上のカバー膜およびポリイミド膜に、ボンディング用の孔を有する半導体のパッシベーションの製造方法において、まずカバー膜の上に非感光性ポリイミド膜を塗布し、次にその上に感光性ポリイミド膜を塗布し、次にボンディングパッド上の感光性ポリイミド膜を露光・現像して孔をあけ、次に感光性ポリイミド膜をマスクにして、非感光性ポリイミド膜をエッチングして孔をあけ、次に非感光性ポリイミド膜をマスクにしてカバー膜をエッチングしてボンディングパッドを露出させることを特徴とする半導体のパッシベーションの製造方法である。
【００２６】
【発明の実施の形態】
本発明の半導体のボンディングパッド周辺のパッシベーション構造およびその製造方法の一実施例を工程順に図１〜図２を用いて説明する。図１〜図２はボンディングパッド付近の断面図である。
【００２７】
図１（ａ）のように、シリコン基板１０上のアルミニウム膜からなるボンディングパッド１１は、ＴｉＮ膜１２、ＳｉＯ２膜１３、ＳｉＯＮ膜１４で覆われている。ここでボンディングパッド１１のアルミニウム膜の厚さは０．６μｍ、ＴｉＮ膜１２の厚さは０．０５μｍ、ＳｉＯ２膜１３の厚さは０．１μｍ、ＳｉＯＮ膜１４の厚さは０．３μｍである。これから説明する工程の目的は、ボンディングパッド１１上のＴｉＮ膜１２、ＳｉＯ２膜１３、ＳｉＯＮ膜１４を取り去ること、およびボンディングパッド１１以外の部分をポリイミド膜で覆うことである。
【００２８】
まず図１（ｂ）のように、ＳｉＯＮ膜１４の上に非感光性ポリイミド膜１５を塗布する。それにより全体が非感光性ポリイミド膜１５により覆われる。
【００２９】
次に図１（ｃ）のように、非感光性ポリイミド膜１５の上に感光性ポリイミド膜１６を全面塗布する。
【００３０】
次に図１（ｄ）のように、感光性ポリイミド膜１６を露光・現像し、ボンディングパッド１１の上部の感光性ポリイミド膜１６に孔１７をあける。
【００３１】
次に図２（ｅ）のように、感光性ポリイミド膜１６をマスクにして非感光性ポリイミド膜１５をエッチングし孔１８をあける。これは従来のフォトレジストの役目を感光性ポリイミド膜１６が代行しているわけである。このときボンディングパッド１１はＳｉＯＮ膜１４、ＳｉＯ２膜１３、ＴｉＮ膜１２で覆われているから、エッチング液によって荒らされるおそれはない。
【００３２】
最後に図２（ｆ）のように、非感光性ポリイミド膜１５をマスクにしてＳｉＯＮ膜１４、ＳｉＯ２膜１３、ＴｉＮ膜１２をプラズマエッチングしてボンディングパッド１１を露出させる。
【００３３】
以上で目的通り、ボンディングパッド１１上のＴｉＮ膜１２、ＳｉＯ２膜１３、ＳｉＯＮ膜１４を取り去ること、およびボンディングパッド１１以外の部分をポリイミド膜１５、１６で覆うことが完了する。
【００３４】
【発明の効果】
本発明の、カバー膜の上に非感光性ポリイミド膜を、その上に感光性ポリイミド膜を重ねた構造により次のメリットが得られる。
（１）非感光性ポリイミド膜のエッチングマスクに感光性ポリイミドが使えるので、フォトレジストが不要である。
（２）非感光性ポリイミドのエッチングのとき、ボンディングパッドはカバー膜で覆われているため、ボンディングパッド表面が荒れる心配がない。
【図面の簡単な説明】
【図１】本発明のパッシベーション構造および製造方法の一例を工程順に表わした断面図
【図２】本発明のパッシベーション構造および製造方法の一例を工程順に表わした断面図
【図３】従来のパッシベーション構造および製造方法の第一例を工程順に表わした断面図
【図４】従来のパッシベーション構造および製造方法の第一例を工程順に表わした断面図
【図５】従来のパッシベーション構造および製造方法の第一例を工程順に表わした断面図
【符号の説明】
１０ シリコン基板
１１ ボンディングパッド
１２ ＴｉＮ膜
１３ ＳｉＯ２膜
１４ ＳｉＯＮ膜
１５ 非感光性ポリイミド膜
１６ 感光性ポリイミド膜
１７ 感光性ポリイミド膜の孔
１８ 非感光性ポリイミド膜の孔
３０ シリコン基板
３１ ボンディングパッド
３２ ＴｉＮ膜
３３ ＳｉＯ２膜
３４ ＳｉＯＮ膜
３５ フォトレジスト膜
３６ フォトレジスト膜の孔
３７ カバー膜の孔
３８ ポリイミド膜
３９ フォトレジスト膜
４０ フォトレジストの孔
４１ ポリイミド膜の孔
Claims (2)
- ボンディングパッド上のカバー膜およびポリイミド膜に、ボンディング用の孔を有する半導体のパッシベーション構造において、
前記のポリイミド膜が感光性ポリイミド膜と非感光性ポリイミド膜の二層からなることを特徴とする半導体のパッシベーション構造。 - ボンディングパッド上のカバー膜およびポリイミド膜に、ボンディング用の孔を有する半導体のパッシベーションの製造方法において、
まず前記のカバー膜の上に非感光性ポリイミド膜を塗布し、
次にその上に感光性ポリイミド膜を塗布し、
次に前記のボンディングパッド上の前記の感光性ポリイミド膜を露光・現像して孔をあけ、
次に前記の感光性ポリイミド膜をマスクにして、前記の非感光性ポリイミド膜をエッチングして孔をあけ、
次に前記の非感光性ポリイミド膜をマスクにして前記のカバー膜をエッチングして前記のボンディングパッドを露出させることを特徴とする半導体のパッシベーションの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003062611A JP2004273769A (ja) | 2003-03-10 | 2003-03-10 | 半導体のパッシベーション構造およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003062611A JP2004273769A (ja) | 2003-03-10 | 2003-03-10 | 半導体のパッシベーション構造およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004273769A true JP2004273769A (ja) | 2004-09-30 |
Family
ID=33124426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003062611A Pending JP2004273769A (ja) | 2003-03-10 | 2003-03-10 | 半導体のパッシベーション構造およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004273769A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100734663B1 (ko) * | 2005-12-28 | 2007-07-02 | 동부일렉트로닉스 주식회사 | 반도체소자의 패드 오픈 방법 |
| CN103065961A (zh) * | 2011-10-21 | 2013-04-24 | 上海华虹Nec电子有限公司 | 一种应用于高压器件的聚酰亚胺钝化层制造工艺方法 |
-
2003
- 2003-03-10 JP JP2003062611A patent/JP2004273769A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100734663B1 (ko) * | 2005-12-28 | 2007-07-02 | 동부일렉트로닉스 주식회사 | 반도체소자의 패드 오픈 방법 |
| CN103065961A (zh) * | 2011-10-21 | 2013-04-24 | 上海华虹Nec电子有限公司 | 一种应用于高压器件的聚酰亚胺钝化层制造工艺方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006303452A (ja) | 半導体装置及びその製造方法 | |
| JP2007157806A (ja) | 半導体装置の製造方法 | |
| US6544904B1 (en) | Method of manufacturing semiconductor device | |
| JP2004273769A (ja) | 半導体のパッシベーション構造およびその製造方法 | |
| US20040067654A1 (en) | Method of reducing wafer etching defect | |
| JP2004273768A (ja) | 半導体のパッシベーション方法 | |
| JP2007311507A (ja) | 半導体装置の製造方法 | |
| JP2006041552A (ja) | 半導体装置及びその製造方法 | |
| JP2013175497A (ja) | 貫通孔形成方法、該貫通孔形成方法による貫通孔を有するシリコン基板の製造方法 | |
| JP4534763B2 (ja) | 半導体素子の製造方法 | |
| JP2004273767A (ja) | 半導体のパッシベーション構造およびその製造方法 | |
| JPH10312980A (ja) | 半導体装置の製造方法 | |
| TWI683357B (zh) | 半導體裝置之製造方法 | |
| JP2007335564A (ja) | リッジ部を有する半導体素子の製造方法 | |
| KR100827488B1 (ko) | 반도체 소자의 금속 배선 패턴 형성 방법 | |
| JP2882065B2 (ja) | 半導体装置の製造方法 | |
| JP4873179B2 (ja) | 半導体装置の製造方法 | |
| JP2009117537A (ja) | ＩｎＰのドライエッチング方法およびビアホール形成方法 | |
| JP3061040B2 (ja) | 半導体装置の製造方法 | |
| JP2007227970A (ja) | 半導体装置及びその製造方法 | |
| JP2004071792A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2001068545A (ja) | 半導体装置の製造方法 | |
| JP2006186275A5 (ja) | ||
| JPH09186142A (ja) | 多層構造を有する半導体装置の製造方法 | |
| US7071101B1 (en) | Sacrificial TiN arc layer for increased pad etch throughput |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050119 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050512 |