JP2004273769A - 半導体のパッシベーション構造およびその製造方法 - Google Patents
半導体のパッシベーション構造およびその製造方法 Download PDFInfo
- Publication number
- JP2004273769A JP2004273769A JP2003062611A JP2003062611A JP2004273769A JP 2004273769 A JP2004273769 A JP 2004273769A JP 2003062611 A JP2003062611 A JP 2003062611A JP 2003062611 A JP2003062611 A JP 2003062611A JP 2004273769 A JP2004273769 A JP 2004273769A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polyimide film
- bonding pad
- photosensitive polyimide
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】従来の半導体のボンディングパッド付近のパッシベーション方法は、ポリイミド膜38のエッチング時間が長くても短くてもワイヤボンディングに支障をきたす。そのためポリイミド膜38のエッチング工程はエッチング時間のマージンが少なく不良が出やすい。
【解決手段】まずカバー膜12、13、14の上に非感光性ポリイミド膜15を塗布し、次にその上に感光性ポリイミド膜16を塗布し、次にボンディングパッド11上の感光性ポリイミド膜16を露光・現像して孔17をあけ、次に感光性ポリイミド膜16をマスクにして、非感光性ポリイミド膜15をエッチングして孔18をあけ、次に非感光性ポリイミド膜15をマスクにしてカバー膜12、13、14をエッチングしてボンディングパッド11を露出させる。
【選択図】 図1
【解決手段】まずカバー膜12、13、14の上に非感光性ポリイミド膜15を塗布し、次にその上に感光性ポリイミド膜16を塗布し、次にボンディングパッド11上の感光性ポリイミド膜16を露光・現像して孔17をあけ、次に感光性ポリイミド膜16をマスクにして、非感光性ポリイミド膜15をエッチングして孔18をあけ、次に非感光性ポリイミド膜15をマスクにしてカバー膜12、13、14をエッチングしてボンディングパッド11を露出させる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は半導体のボンディングパッド周辺のパッシベーション構造およびその製造方法に関する。
【0002】
【従来の技術】
従来の一般的なボンディングパッド周辺のパッシベーション構造およびその製造方法を、工程順に図3〜図5を用いて説明する(第一従来例)。図3〜図5はボンディングパッド付近の断面図である。
【0003】
図3(a)のように、シリコン基板30上のアルミニウム膜からなるボンディングパッド31は、TiN膜32、SiO2膜33、SiON膜34で覆われている。SiO2膜33、SiON膜34はカバー膜と呼ばれる。ボンディングパッド31(アルミニウム膜)の厚さは0.6μm、TiN膜32の厚さは0.05μm、SiO2膜33の厚さは0.1μm、SiON膜34の厚さは0.3μmである。これから説明する工程の目的は、ボンディングパッド31上のTiN膜32、SiO2膜33、SiON膜34を取り去ること、およびボンディングパッド31以外の部分をポリイミド膜で覆うことである。
【0004】
まず図3(b)のように、SiON膜34の上にフォトレジスト膜35を塗布する。全体がフォトレジスト膜35により覆われる。
【0005】
次に図3(c)のように、フォトレジスト膜35を露光・現像し、ボンディングパッド31の上部のフォトレジスト膜35に孔36をあける。
【0006】
次に図3(d)のように、フォトレジスト膜35をマスクにしてSiON膜34、SiO2膜33、TiN膜32をプラズマエッチングし、ボンディングパッド31上のSiON膜34、SiO2膜33、TiN膜32を取り去り、孔37をあける。これによりいったんボンディングパッド31は露出する。
【0007】
次に図4(e)のように、不要になったフォトレジスト膜35を取り去る。
【0008】
次に図4(f)のように、全体にポリイミド膜38を塗布する。このポリイミド膜38は非感光性である。
【0009】
次に図4(g)のように、ポリイミド膜38の上にフォトレジスト膜39を塗布する。
【0010】
次に図4(h)のように、フォトレジスト膜39を露光・現像し、ボンディングパッド31の上部のフォトレジスト膜39に孔40をあける。
【0011】
次に図5(i)のように、フォトレジスト膜39をマスクにしてポリイミド膜38をエッチングし、ポリイミド膜38に孔41をあける。エッチングには有機アミン系アルカリ溶液を用いる。ここで再びボンディングパッド31が露出する。
【0012】
最後に図5(j)のように、不要になったフォトレジスト膜39を取り去る。
【0013】
以上で当初の目的通り、ボンディングパッド31上のTiN膜32、SiO2膜33、SiON膜34を取り去ることと、ボンディングパッド31以外の部分をポリイミド膜38で覆うことが完了する。
【0014】
ところが以上説明した従来のパッシベーション方法には、図5(i)のようにポリイミド膜38をエッチングするとき、エッチング液が非常に強力な有機アミン系アルカリ溶液であるため、アルミニウム膜でできたボンディングパッド31が腐食されやすいという欠点がある。
【0015】
特にポリイミド膜38をきれいに取り去るため時間をかけて十分エッチングすると、ボンディングパッド31が腐食されて表面が荒れてしまいワイヤボンディングに支障をきたす(ボンディング強度が落ちる)。しかしそれを懸念してポリイミド膜38のエッチング時間を短めにすると、今度は特に、SiO2膜33、SiON膜34の孔の側壁にポリイミド膜38のエッチング残りが発生しやすくなる。これがはがれてボンディングパッド31に載ると、これもボンディング強度が落ちる原因になる。
【0016】
という訳でポリイミド膜38のエッチング時間は長くても短くてもワイヤボンディングに支障をきたす。そのためポリイミド膜38のエッチング工程はエッチング時間のマージンが少なく不良が出やすい厄介な工程であった。
【0017】
上に説明した従来のパッシベーション方法の欠点を解決する手段が特開平5−326614号公報に記載されている(第二従来例)。その手段のポイントは次の通りである。
【0018】
従来の方法では、ボンディングパッド31上のSiON膜34、SiO2膜33、TiN膜32を取り去ってからポリイミド38を塗布し、ポリイミド膜38をエッチングする。そのためエッチング液が直接ボンディングパッド31に触れてしまい、ボンディングパッド31が荒れる。
【0019】
これを防ぐため特開平5−326614では、ボンディングパッド31上のSiON膜34、SiO2膜33、TiN膜32を取り去る前にポリイミド38を塗布し、次に第一のフォトレジストを用いてポリイミド膜38をエッチングし、その後第二のフォトレジストを用いてSiON膜34、SiO2膜33、TiN膜32をエッチングするようにしている。こうすればポリイミド膜38のエッチング液はSiON膜34、SiO2膜33、TiN膜32により妨げられて直接ボンディングパッド31に触れることはない、という訳である。
【0020】
【特許文献1】
特開平5−326614号公報
【0021】
【発明が解決しようとする課題】
第一従来例の方法は、ポリイミド膜38のエッチング時間が長くても短くてもワイヤボンディングに支障をきたす。そのためポリイミド膜38のエッチング工程はエッチング時間のマージンが少なく不良が出やすい。
【0022】
本願発明者は上に述べた従来の問題点を解決するため、感光性ポリイミドと非感光性ポリイミドを組み合わせた新しいパッシベーション構造およびその製造方法を発明した。
【0023】
【課題を解決するための手段】
本発明のポイントは、カバー膜の上に非感光性ポリイミド膜を、その上に感光性ポリイミド膜を重ねた構造にある。この構造にすることにより次のメリットが得られる。
(1)非感光性ポリイミド膜のエッチングマスクに感光性ポリイミドが使えるので、フォトレジストが不要である。したがってフォトレジスト除去工程も要らない(感光性ポリイミド膜は除去する必要がない)。
(2)非感光性ポリイミドのエッチングのとき、ボンディングパッドはカバー膜で覆われているため、ボンディングパッド表面が荒れる心配がない。
【0024】
請求項1記載の発明は、ボンディングパッド上のカバー膜およびポリイミド膜に、ボンディング用の孔を有する半導体のパッシベーション構造において、ポリイミド膜が感光性ポリイミド膜と非感光性ポリイミド膜の二層からなることを特徴とする半導体のパッシベーション構造である。
【0025】
請求項2記載の発明は、ボンディングパッド上のカバー膜およびポリイミド膜に、ボンディング用の孔を有する半導体のパッシベーションの製造方法において、まずカバー膜の上に非感光性ポリイミド膜を塗布し、次にその上に感光性ポリイミド膜を塗布し、次にボンディングパッド上の感光性ポリイミド膜を露光・現像して孔をあけ、次に感光性ポリイミド膜をマスクにして、非感光性ポリイミド膜をエッチングして孔をあけ、次に非感光性ポリイミド膜をマスクにしてカバー膜をエッチングしてボンディングパッドを露出させることを特徴とする半導体のパッシベーションの製造方法である。
【0026】
【発明の実施の形態】
本発明の半導体のボンディングパッド周辺のパッシベーション構造およびその製造方法の一実施例を工程順に図1〜図2を用いて説明する。図1〜図2はボンディングパッド付近の断面図である。
【0027】
図1(a)のように、シリコン基板10上のアルミニウム膜からなるボンディングパッド11は、TiN膜12、SiO2膜13、SiON膜14で覆われている。ここでボンディングパッド11のアルミニウム膜の厚さは0.6μm、TiN膜12の厚さは0.05μm、SiO2膜13の厚さは0.1μm、SiON膜14の厚さは0.3μmである。これから説明する工程の目的は、ボンディングパッド11上のTiN膜12、SiO2膜13、SiON膜14を取り去ること、およびボンディングパッド11以外の部分をポリイミド膜で覆うことである。
【0028】
まず図1(b)のように、SiON膜14の上に非感光性ポリイミド膜15を塗布する。それにより全体が非感光性ポリイミド膜15により覆われる。
【0029】
次に図1(c)のように、非感光性ポリイミド膜15の上に感光性ポリイミド膜16を全面塗布する。
【0030】
次に図1(d)のように、感光性ポリイミド膜16を露光・現像し、ボンディングパッド11の上部の感光性ポリイミド膜16に孔17をあける。
【0031】
次に図2(e)のように、感光性ポリイミド膜16をマスクにして非感光性ポリイミド膜15をエッチングし孔18をあける。これは従来のフォトレジストの役目を感光性ポリイミド膜16が代行しているわけである。このときボンディングパッド11はSiON膜14、SiO2膜13、TiN膜12で覆われているから、エッチング液によって荒らされるおそれはない。
【0032】
最後に図2(f)のように、非感光性ポリイミド膜15をマスクにしてSiON膜14、SiO2膜13、TiN膜12をプラズマエッチングしてボンディングパッド11を露出させる。
【0033】
以上で目的通り、ボンディングパッド11上のTiN膜12、SiO2膜13、SiON膜14を取り去ること、およびボンディングパッド11以外の部分をポリイミド膜15、16で覆うことが完了する。
【0034】
【発明の効果】
本発明の、カバー膜の上に非感光性ポリイミド膜を、その上に感光性ポリイミド膜を重ねた構造により次のメリットが得られる。
(1)非感光性ポリイミド膜のエッチングマスクに感光性ポリイミドが使えるので、フォトレジストが不要である。
(2)非感光性ポリイミドのエッチングのとき、ボンディングパッドはカバー膜で覆われているため、ボンディングパッド表面が荒れる心配がない。
【図面の簡単な説明】
【図1】本発明のパッシベーション構造および製造方法の一例を工程順に表わした断面図
【図2】本発明のパッシベーション構造および製造方法の一例を工程順に表わした断面図
【図3】従来のパッシベーション構造および製造方法の第一例を工程順に表わした断面図
【図4】従来のパッシベーション構造および製造方法の第一例を工程順に表わした断面図
【図5】従来のパッシベーション構造および製造方法の第一例を工程順に表わした断面図
【符号の説明】
10 シリコン基板
11 ボンディングパッド
12 TiN膜
13 SiO2膜
14 SiON膜
15 非感光性ポリイミド膜
16 感光性ポリイミド膜
17 感光性ポリイミド膜の孔
18 非感光性ポリイミド膜の孔
30 シリコン基板
31 ボンディングパッド
32 TiN膜
33 SiO2膜
34 SiON膜
35 フォトレジスト膜
36 フォトレジスト膜の孔
37 カバー膜の孔
38 ポリイミド膜
39 フォトレジスト膜
40 フォトレジストの孔
41 ポリイミド膜の孔
【発明の属する技術分野】
本発明は半導体のボンディングパッド周辺のパッシベーション構造およびその製造方法に関する。
【0002】
【従来の技術】
従来の一般的なボンディングパッド周辺のパッシベーション構造およびその製造方法を、工程順に図3〜図5を用いて説明する(第一従来例)。図3〜図5はボンディングパッド付近の断面図である。
【0003】
図3(a)のように、シリコン基板30上のアルミニウム膜からなるボンディングパッド31は、TiN膜32、SiO2膜33、SiON膜34で覆われている。SiO2膜33、SiON膜34はカバー膜と呼ばれる。ボンディングパッド31(アルミニウム膜)の厚さは0.6μm、TiN膜32の厚さは0.05μm、SiO2膜33の厚さは0.1μm、SiON膜34の厚さは0.3μmである。これから説明する工程の目的は、ボンディングパッド31上のTiN膜32、SiO2膜33、SiON膜34を取り去ること、およびボンディングパッド31以外の部分をポリイミド膜で覆うことである。
【0004】
まず図3(b)のように、SiON膜34の上にフォトレジスト膜35を塗布する。全体がフォトレジスト膜35により覆われる。
【0005】
次に図3(c)のように、フォトレジスト膜35を露光・現像し、ボンディングパッド31の上部のフォトレジスト膜35に孔36をあける。
【0006】
次に図3(d)のように、フォトレジスト膜35をマスクにしてSiON膜34、SiO2膜33、TiN膜32をプラズマエッチングし、ボンディングパッド31上のSiON膜34、SiO2膜33、TiN膜32を取り去り、孔37をあける。これによりいったんボンディングパッド31は露出する。
【0007】
次に図4(e)のように、不要になったフォトレジスト膜35を取り去る。
【0008】
次に図4(f)のように、全体にポリイミド膜38を塗布する。このポリイミド膜38は非感光性である。
【0009】
次に図4(g)のように、ポリイミド膜38の上にフォトレジスト膜39を塗布する。
【0010】
次に図4(h)のように、フォトレジスト膜39を露光・現像し、ボンディングパッド31の上部のフォトレジスト膜39に孔40をあける。
【0011】
次に図5(i)のように、フォトレジスト膜39をマスクにしてポリイミド膜38をエッチングし、ポリイミド膜38に孔41をあける。エッチングには有機アミン系アルカリ溶液を用いる。ここで再びボンディングパッド31が露出する。
【0012】
最後に図5(j)のように、不要になったフォトレジスト膜39を取り去る。
【0013】
以上で当初の目的通り、ボンディングパッド31上のTiN膜32、SiO2膜33、SiON膜34を取り去ることと、ボンディングパッド31以外の部分をポリイミド膜38で覆うことが完了する。
【0014】
ところが以上説明した従来のパッシベーション方法には、図5(i)のようにポリイミド膜38をエッチングするとき、エッチング液が非常に強力な有機アミン系アルカリ溶液であるため、アルミニウム膜でできたボンディングパッド31が腐食されやすいという欠点がある。
【0015】
特にポリイミド膜38をきれいに取り去るため時間をかけて十分エッチングすると、ボンディングパッド31が腐食されて表面が荒れてしまいワイヤボンディングに支障をきたす(ボンディング強度が落ちる)。しかしそれを懸念してポリイミド膜38のエッチング時間を短めにすると、今度は特に、SiO2膜33、SiON膜34の孔の側壁にポリイミド膜38のエッチング残りが発生しやすくなる。これがはがれてボンディングパッド31に載ると、これもボンディング強度が落ちる原因になる。
【0016】
という訳でポリイミド膜38のエッチング時間は長くても短くてもワイヤボンディングに支障をきたす。そのためポリイミド膜38のエッチング工程はエッチング時間のマージンが少なく不良が出やすい厄介な工程であった。
【0017】
上に説明した従来のパッシベーション方法の欠点を解決する手段が特開平5−326614号公報に記載されている(第二従来例)。その手段のポイントは次の通りである。
【0018】
従来の方法では、ボンディングパッド31上のSiON膜34、SiO2膜33、TiN膜32を取り去ってからポリイミド38を塗布し、ポリイミド膜38をエッチングする。そのためエッチング液が直接ボンディングパッド31に触れてしまい、ボンディングパッド31が荒れる。
【0019】
これを防ぐため特開平5−326614では、ボンディングパッド31上のSiON膜34、SiO2膜33、TiN膜32を取り去る前にポリイミド38を塗布し、次に第一のフォトレジストを用いてポリイミド膜38をエッチングし、その後第二のフォトレジストを用いてSiON膜34、SiO2膜33、TiN膜32をエッチングするようにしている。こうすればポリイミド膜38のエッチング液はSiON膜34、SiO2膜33、TiN膜32により妨げられて直接ボンディングパッド31に触れることはない、という訳である。
【0020】
【特許文献1】
特開平5−326614号公報
【0021】
【発明が解決しようとする課題】
第一従来例の方法は、ポリイミド膜38のエッチング時間が長くても短くてもワイヤボンディングに支障をきたす。そのためポリイミド膜38のエッチング工程はエッチング時間のマージンが少なく不良が出やすい。
【0022】
本願発明者は上に述べた従来の問題点を解決するため、感光性ポリイミドと非感光性ポリイミドを組み合わせた新しいパッシベーション構造およびその製造方法を発明した。
【0023】
【課題を解決するための手段】
本発明のポイントは、カバー膜の上に非感光性ポリイミド膜を、その上に感光性ポリイミド膜を重ねた構造にある。この構造にすることにより次のメリットが得られる。
(1)非感光性ポリイミド膜のエッチングマスクに感光性ポリイミドが使えるので、フォトレジストが不要である。したがってフォトレジスト除去工程も要らない(感光性ポリイミド膜は除去する必要がない)。
(2)非感光性ポリイミドのエッチングのとき、ボンディングパッドはカバー膜で覆われているため、ボンディングパッド表面が荒れる心配がない。
【0024】
請求項1記載の発明は、ボンディングパッド上のカバー膜およびポリイミド膜に、ボンディング用の孔を有する半導体のパッシベーション構造において、ポリイミド膜が感光性ポリイミド膜と非感光性ポリイミド膜の二層からなることを特徴とする半導体のパッシベーション構造である。
【0025】
請求項2記載の発明は、ボンディングパッド上のカバー膜およびポリイミド膜に、ボンディング用の孔を有する半導体のパッシベーションの製造方法において、まずカバー膜の上に非感光性ポリイミド膜を塗布し、次にその上に感光性ポリイミド膜を塗布し、次にボンディングパッド上の感光性ポリイミド膜を露光・現像して孔をあけ、次に感光性ポリイミド膜をマスクにして、非感光性ポリイミド膜をエッチングして孔をあけ、次に非感光性ポリイミド膜をマスクにしてカバー膜をエッチングしてボンディングパッドを露出させることを特徴とする半導体のパッシベーションの製造方法である。
【0026】
【発明の実施の形態】
本発明の半導体のボンディングパッド周辺のパッシベーション構造およびその製造方法の一実施例を工程順に図1〜図2を用いて説明する。図1〜図2はボンディングパッド付近の断面図である。
【0027】
図1(a)のように、シリコン基板10上のアルミニウム膜からなるボンディングパッド11は、TiN膜12、SiO2膜13、SiON膜14で覆われている。ここでボンディングパッド11のアルミニウム膜の厚さは0.6μm、TiN膜12の厚さは0.05μm、SiO2膜13の厚さは0.1μm、SiON膜14の厚さは0.3μmである。これから説明する工程の目的は、ボンディングパッド11上のTiN膜12、SiO2膜13、SiON膜14を取り去ること、およびボンディングパッド11以外の部分をポリイミド膜で覆うことである。
【0028】
まず図1(b)のように、SiON膜14の上に非感光性ポリイミド膜15を塗布する。それにより全体が非感光性ポリイミド膜15により覆われる。
【0029】
次に図1(c)のように、非感光性ポリイミド膜15の上に感光性ポリイミド膜16を全面塗布する。
【0030】
次に図1(d)のように、感光性ポリイミド膜16を露光・現像し、ボンディングパッド11の上部の感光性ポリイミド膜16に孔17をあける。
【0031】
次に図2(e)のように、感光性ポリイミド膜16をマスクにして非感光性ポリイミド膜15をエッチングし孔18をあける。これは従来のフォトレジストの役目を感光性ポリイミド膜16が代行しているわけである。このときボンディングパッド11はSiON膜14、SiO2膜13、TiN膜12で覆われているから、エッチング液によって荒らされるおそれはない。
【0032】
最後に図2(f)のように、非感光性ポリイミド膜15をマスクにしてSiON膜14、SiO2膜13、TiN膜12をプラズマエッチングしてボンディングパッド11を露出させる。
【0033】
以上で目的通り、ボンディングパッド11上のTiN膜12、SiO2膜13、SiON膜14を取り去ること、およびボンディングパッド11以外の部分をポリイミド膜15、16で覆うことが完了する。
【0034】
【発明の効果】
本発明の、カバー膜の上に非感光性ポリイミド膜を、その上に感光性ポリイミド膜を重ねた構造により次のメリットが得られる。
(1)非感光性ポリイミド膜のエッチングマスクに感光性ポリイミドが使えるので、フォトレジストが不要である。
(2)非感光性ポリイミドのエッチングのとき、ボンディングパッドはカバー膜で覆われているため、ボンディングパッド表面が荒れる心配がない。
【図面の簡単な説明】
【図1】本発明のパッシベーション構造および製造方法の一例を工程順に表わした断面図
【図2】本発明のパッシベーション構造および製造方法の一例を工程順に表わした断面図
【図3】従来のパッシベーション構造および製造方法の第一例を工程順に表わした断面図
【図4】従来のパッシベーション構造および製造方法の第一例を工程順に表わした断面図
【図5】従来のパッシベーション構造および製造方法の第一例を工程順に表わした断面図
【符号の説明】
10 シリコン基板
11 ボンディングパッド
12 TiN膜
13 SiO2膜
14 SiON膜
15 非感光性ポリイミド膜
16 感光性ポリイミド膜
17 感光性ポリイミド膜の孔
18 非感光性ポリイミド膜の孔
30 シリコン基板
31 ボンディングパッド
32 TiN膜
33 SiO2膜
34 SiON膜
35 フォトレジスト膜
36 フォトレジスト膜の孔
37 カバー膜の孔
38 ポリイミド膜
39 フォトレジスト膜
40 フォトレジストの孔
41 ポリイミド膜の孔
Claims (2)
- ボンディングパッド上のカバー膜およびポリイミド膜に、ボンディング用の孔を有する半導体のパッシベーション構造において、
前記のポリイミド膜が感光性ポリイミド膜と非感光性ポリイミド膜の二層からなることを特徴とする半導体のパッシベーション構造。 - ボンディングパッド上のカバー膜およびポリイミド膜に、ボンディング用の孔を有する半導体のパッシベーションの製造方法において、
まず前記のカバー膜の上に非感光性ポリイミド膜を塗布し、
次にその上に感光性ポリイミド膜を塗布し、
次に前記のボンディングパッド上の前記の感光性ポリイミド膜を露光・現像して孔をあけ、
次に前記の感光性ポリイミド膜をマスクにして、前記の非感光性ポリイミド膜をエッチングして孔をあけ、
次に前記の非感光性ポリイミド膜をマスクにして前記のカバー膜をエッチングして前記のボンディングパッドを露出させることを特徴とする半導体のパッシベーションの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003062611A JP2004273769A (ja) | 2003-03-10 | 2003-03-10 | 半導体のパッシベーション構造およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003062611A JP2004273769A (ja) | 2003-03-10 | 2003-03-10 | 半導体のパッシベーション構造およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004273769A true JP2004273769A (ja) | 2004-09-30 |
Family
ID=33124426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003062611A Pending JP2004273769A (ja) | 2003-03-10 | 2003-03-10 | 半導体のパッシベーション構造およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004273769A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100734663B1 (ko) * | 2005-12-28 | 2007-07-02 | 동부일렉트로닉스 주식회사 | 반도체소자의 패드 오픈 방법 |
CN103065961A (zh) * | 2011-10-21 | 2013-04-24 | 上海华虹Nec电子有限公司 | 一种应用于高压器件的聚酰亚胺钝化层制造工艺方法 |
-
2003
- 2003-03-10 JP JP2003062611A patent/JP2004273769A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100734663B1 (ko) * | 2005-12-28 | 2007-07-02 | 동부일렉트로닉스 주식회사 | 반도체소자의 패드 오픈 방법 |
CN103065961A (zh) * | 2011-10-21 | 2013-04-24 | 上海华虹Nec电子有限公司 | 一种应用于高压器件的聚酰亚胺钝化层制造工艺方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006303452A (ja) | 半導体装置及びその製造方法 | |
JP2007157806A (ja) | 半導体装置の製造方法 | |
US6544904B1 (en) | Method of manufacturing semiconductor device | |
JP2004273769A (ja) | 半導体のパッシベーション構造およびその製造方法 | |
US20040067654A1 (en) | Method of reducing wafer etching defect | |
JP2004273768A (ja) | 半導体のパッシベーション方法 | |
JP2007311507A (ja) | 半導体装置の製造方法 | |
JP2006041552A (ja) | 半導体装置及びその製造方法 | |
JP2013175497A (ja) | 貫通孔形成方法、該貫通孔形成方法による貫通孔を有するシリコン基板の製造方法 | |
JP4534763B2 (ja) | 半導体素子の製造方法 | |
JP2004273767A (ja) | 半導体のパッシベーション構造およびその製造方法 | |
JPH10312980A (ja) | 半導体装置の製造方法 | |
TWI683357B (zh) | 半導體裝置之製造方法 | |
JP2007335564A (ja) | リッジ部を有する半導体素子の製造方法 | |
KR100827488B1 (ko) | 반도체 소자의 금속 배선 패턴 형성 방법 | |
JP2882065B2 (ja) | 半導体装置の製造方法 | |
JP4873179B2 (ja) | 半導体装置の製造方法 | |
JP2009117537A (ja) | InPのドライエッチング方法およびビアホール形成方法 | |
JP3061040B2 (ja) | 半導体装置の製造方法 | |
JP2007227970A (ja) | 半導体装置及びその製造方法 | |
JP2004071792A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2001068545A (ja) | 半導体装置の製造方法 | |
JP2006186275A5 (ja) | ||
JPH09186142A (ja) | 多層構造を有する半導体装置の製造方法 | |
US7071101B1 (en) | Sacrificial TiN arc layer for increased pad etch throughput |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050119 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050512 |