JP2004266230A - 回路基板及びその製造方法 - Google Patents

回路基板及びその製造方法 Download PDF

Info

Publication number
JP2004266230A
JP2004266230A JP2003057646A JP2003057646A JP2004266230A JP 2004266230 A JP2004266230 A JP 2004266230A JP 2003057646 A JP2003057646 A JP 2003057646A JP 2003057646 A JP2003057646 A JP 2003057646A JP 2004266230 A JP2004266230 A JP 2004266230A
Authority
JP
Japan
Prior art keywords
masking
resist
mask
circuit board
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003057646A
Other languages
English (en)
Inventor
Katsuya Fukase
克哉 深瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2003057646A priority Critical patent/JP2004266230A/ja
Publication of JP2004266230A publication Critical patent/JP2004266230A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】安価で簡便なサブトラクティブ法による回路基板を製造する場合において、導体パターンの微細化を達成することのできる回路基板の製造方法を提案する。
【解決手段】絶縁基材(1)の表面に形成した金属層(2)に、レーザ光の照射により昇華しないレジスト(4)から成る第1マスキングを介してハーフエッチングを施し、第1マスキングの上面及びハーフエッチングを施した面に、レーザ光の照射により昇華可能なレジストから成る第2マスキングを塗布し、第2マスキング(20)を塗布した面にレーザ光を照射して、第2マスキングを昇華させ、一方、第1マスキングの投影領域内にある昇華されない第2マスキングの部分を保護膜(22)として残し、第1マスキング及び保護層のレジストを介してエッチングすることで金属層に導体パターンを形成し、その後、第1マスキング及び保護層を剥離する。
【選択図】 図3

Description

【0001】
【発明の属する技術分野】
本発明は回路基板及びその製造方法に関し、更に詳しくは、サブトラクティブ法によって絶縁基材上に導体パターンを形成する回路基板の製造方法及びその方法によって製造された回路基板に関する。
【0002】
【従来の技術】
回路基板を製造する場合において、サブトラクティブ法は安価で簡便な方法であり、従来から最も広く使用されている。その半面、近年における半導体装置や各種の電子機器の高密度化、微細化に伴って、回路基板におけるより微細な導体パターンを得るという点では、不利な面もある。
【0003】
図1(a)〜(d)は従来のサブトラクティブ法により回路基板を製造する工程を示す断面図で、エッチングにより樹脂基材の上に導体パターンを形成する工程を示す。まず、図1(a)に示すように、樹脂基材1に銅箔2を貼り付けた基板素材3を準備し、次に図1(b)に示すように、基板素材3の銅箔2の表面にマスキング用として、ドライ・フィルム・レジスト(DFR)を形成し又は液状レジストを塗布することにより、レジスト4を形成し、周知の方法でこのレジスト4の露光、現像を行って、レジストパターン4bを形成する。次に、図1(c)に示すように、エッチング液を吹き付けて銅箔2のレジストパターン形成部分以外の部分を溶解させて銅パターン部分を残す。そして、図1(d)に示すように、レジストパターン4bを除去することにより、残された銅箔の部分が導体パターン5となる。
【0004】
しかしながら、上述した従来の回路基板の製造方法によると、図1(c)に示すように、導体パターン5の断面形状が、下部側、即ち樹脂基材1と銅箔2との界面6の側のパターン幅(b)に対して、レジストを形成した上部側の幅(a)が小さい略台形の形状となる傾向にある。これは、エッチングの進行過程において、エッチング液がマスキング4の直下の部分にまで適用されるからである。特に、樹脂基材1と銅箔2との間の界面6は、一般には図示のように微小な凹凸があり、この凹凸の界面6にまで十分にエッチング液を適用するのに時間を要することもあり、その間に上述のようにエッチング液がマスキング4の直下の部分にまで適用されてしまうからである。
【0005】
このため、パターン5の幅そのもの、或いは隣接するパターン間のピッチ(c)を縮小しようとすると、パターン5の特に樹脂基材1から離れた上部の側において十分な幅を確保することが困難となり、結局、微細化を達成することが困難となっていた。
【0006】
このような問題を解消するために、先行技術として示した特許文献1〜4においては、プリント基板等の回路基板を製造するにあたり、最初、被エッチング層をハーフエッチングした後に、レジスト層の加熱・軟化等の処理を行い、軟化したレジスト層で被エッチング層のサイドエッチングされた部分を覆い、その後被エッチング層を再びエッチングすることにより、サイドエッチングされた部分の更なるエッチングを防止して、回路パターンの断面形状が上部と底部とでパターン幅の差の少ない安定したパターンを形成する方法が提案されている。
【0007】
【特許文献1】
特開昭63−153889号公報
【特許文献2】
特開平5−327179号公報
【特許文献3】
特開2001−94234号公報
【特許文献4】
特開2002−246726号公報
【0008】
【発明が解決しようとする課題】
上記の特許文献1〜4において開示されている回路基板の製造方法によると、導体パターンの上部と底部とでパターン幅の差の少ない安定したパターンを形成することができるものの、樹脂板の両面に形成された金属層について同時に且つ簡単に導体パターンを形成すること、或いは、回路基板の製造の各工程を簡単なプロセスで連続的に行うことははなはだ困難であった。
【0009】
そこで、本発明では、回路基板を製造する場合において、安価で簡便なサブトラクティブ法を用い、その場合であっても、導体パターンの微細化を達成することのできる回路基板の製造方法、及びこのような方法によって製造された回路基板を得ることを課題とする。
【0010】
【課題を解決するための手段】
上記の課題を達成するために、本発明によれば、絶縁基材の表面に形成した金属層に、レーザ光の照射により昇華しない又は昇華速度が第2マスキングより遅いレジストから成る第1マスキングを介してハーフエッチングを施す工程と、前記第1マスキングの上面及びハーフエッチングを施した部分の面を含む全面に、レーザ光の照射により昇華可能な第2マスキングとしてのレジストを塗布する工程と、前記第2マスキングとしてのレジストを塗布した面にレーザ光を照射して、レーザ光照射域の第2マスキングを昇華させ、一方、第1マスキングの投影領域内にある昇華されない前記第2マスキングの部分を保護膜として残す工程と、前記第1マスキング及び前記保護層のレジストを介してエッチングを施し、前記金属層に導体パターンを形成する工程と、前記第1マスキング及び保護層のレジストを剥離する工程と、からなることを特徴とする回路基板の製造方法が提供される。
【0011】
レーザ光の照射により昇華されない又は昇華速度が第2マスキングより遅い第1マスキングとしてのレジストはドライフィルムレジストであることを特徴とする。また、レーザ光の照射により昇華可能な第2マスキングとしてのレジストは、液状レジスト又は電着レジストであることを特徴とする。
【0012】
絶縁基材の両面に金属層が形成されている場合は、前記各工程のうちの少なくとも1つの工程は、両面の金属層のそれぞれについて同時に進行させることもできる。ただし、レーザ光の照射は両面同時に行うことはできない。
【0013】
また、本発明によると、絶縁基材の表面に形成した金属層に、レーザ光の照射により昇華しない又は昇華速度が第2マスキングより遅いレジストから成る第1マスキングを介してハーフエッチングを施し、前記第1マスキングの上面及びハーフエッチングを施した部分の面を含む全面に、レーザ光の照射により昇華可能な第2マスキングとしてのレジストを塗布し、前記第2マスキングとしてのレジストを塗布した面にレーザ光を照射して、レーザ光照射域の第2マスキングを昇華させ、一方、第1マスキングの投影領域内にある昇華されない前記第2マスキングの部分を保護膜として残し、前記第1マスキング及び前記保護層のレジストを介してエッチングを施し、前記金属層に導体パターンを形成し、前記第1マスキング及び保護層のレジストを剥離して成る回路基板が提供される。
【0014】
更にまた、本発明によると、絶縁基材の両面に形成した金属層のそれぞれに第1マスキングを介してハーフエッチングを施す工程と、前記第1マスキング上からハーフエッチングを施した面にポジ型液状レジストを塗布し、前記第1マスキングの上部から露光し且つ現像して、該第1マスキング下部のポジ型液状レジストを保護する工程と、前記第1マスキング及び保護した前記ポジ型液状レジストよりなる第2マスキングを介して前記金属層に再度エッチングを施す工程と、
前記第1マスキング及び第2マスキングを除去する工程と、からなることを特徴とする回路基板の製造方法が提供される。
【0015】
前記第1マスキングの上部からのポジ型液状レジストへの露光は、該回路基板の第1マスキング面に対して直角な方向の平行光にて行うことを特徴とする。また、前記各工程は、絶縁基材の両面に形成した金属層にそれぞれについて同時に進行されることを特徴とする。
【0016】
更にまた、本発明によると、絶縁基材の両面に形成した金属層のそれぞれに第1マスキングを介してハーフエッチングを施し、前記第1マスキング上からハーフエッチングを施した面にポジ型液状レジストを塗布し、前記第1マスキングの上部から露光し且つ現像して、該第1マスキング下部のポジ型液状レジストを保護し、前記第1マスキング及び保護したポジ型液状レジストよりなる第2マスキングを介して前記金属層に再度エッチングを施し、更に、前記第1マスキング及び第2マスキングを除去してなる、前記絶縁基材の表面に金属パターンを有する回路基板が提供される。この場合において、前記絶縁基材は可撓性のもので、TABテープとして構成されることを特徴とする。
【0017】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
【0018】
図2(a)〜(f)はサブトラクティブ法を用いた本発明の第1実施形態による回路基板の製造工程を断面図で示したものである。
【0019】
図2(a)において、樹脂基材1に周知の方法にて銅箔2を形成して基板素材3とした状態を示す。樹脂基材1としては、一般的にエポキシ系樹脂或いはガラス・エポキシ系樹脂が使用される。
【0020】
次に、図2(b)において、銅箔の上面に、第1マスキング4として、ドライフィルムレジスト(DFR)を形成し、周知の方法で露光、現像を行って、レジストパターン4bを形成する。
【0021】
次に、図2(c)において、レジストパターンの第1マスキング4に向けてエッチング液を吹き付けてハーフエッチングを施す。このハーフエッチングにより、銅箔2の第1マスキング4のエッチング液通過部分4aの下側の銅箔2の周辺領域を溶解させる。そして、銅箔2の溶解する部分11がパターン17の上部の所望の幅を残すことになるように、ハーフエッチングの条件(エッチング時間、噴射圧力、噴射量等)を調整する。
【0022】
これにより、図示のように、銅箔2の第1レジストパターン4bに近接する上部においては、銅箔2の溶解した部分11がレジストパターンのエッチング液通過部分4aの幅(d)より銅箔2の内側へ若干食い込んでいて、溶解された部分11の幅(e)がレジストパターン間隔(d)より大きく、半面、銅箔2の上部と樹脂基材1に接触する界面6との間の中間領域では、丸みを帯びていて、断面形状が全体として略U字形状の溝11が形成される。
【0023】
次に、図2(d)において、前工程でハーフエッチングを施した部分の全面にポジ型液状レジスト12を塗布する。この状態で、ポジ型液状レジスト12を塗布した部分の全面に平行光13で露光する。このように露光に使用する光13は、この回路基板の第1マスキング4の面に対して直交する方向に第1レジストパターン4bに向けて照射する平行光であることが望ましいが、ポジ型液状レジスト12内への光線の届く範囲が深い場合は、必ずしも平行光である必要はない。
【0024】
この露光工程により、ポジ型液状レジスト12の光に露光された部分、即ち、ポジ型液状レジスト12の第1レジストパターン4bの上部にある領域部分12a及びこの第1マスキング4bのエッチング液通過部分4aの直下にある領域部分12bが露光される。換言すると、第1レジストパターン4bの下側の領域であって、前工程であるハーフエッチングの際に、レジストパターンの間隔(d)より銅箔2の内側へ若干食い込んで溶解された領域12cは、露光されないまま残ることとなる。なお、第2マスキング12のレジスト形成方法としては、金属の存在している部分のみにレジストを付着させるポジ型電着(Electro−Deposition)によってもよい。
【0025】
なお、この実施形態において、第1マスキング及び第2マスキングを構成する2つの感光レジスト、即ちドライ・フィルム・レジスト4とポジ型液状レジスト又はポジ型電着レジスト12を使用しているが、これらの感光レジストの感光波長と使用する露光波長との間を適宜組み合わせることが必要である。このため、例えば、ポジ型液状レジスト又はポジ型電着レジスト12を露光する平行光13の波長は、ポジ型液状レジスト又はポジ型電着レジスト12に対しては吸収されるが、ドライ・フィルム・レジスト4に対しては透過しないあるいは透過しにくいような波長のものを選定する。
【0026】
次に、図2(e)において、ポジ型液状レジスト12の露光された部分12a、12bを現像することにより、感光したポジ型液状レジストの部分12a、12bのみ溶解する。したがって、ポジ型液状レジスト12の溶解した部分12a、12bを除去することが可能となる。ポジ型液状レジスト12の溶解していない部分12cは、そのまま残り、前述の略U字形状の溝11は両側の内壁が平行な溝14となり、このポジ型液状レジスト12の溶解されていない部分12cがマスクパターン(第2マスキング)として次の工程で使用できるようになる。
【0027】
次に、そのまま残してある銅箔2の表面のドライフィルムレジスト(第1マスキング)4及びポジ型液状レジストの残存した部分12c(第2マスキング)をマスクパターンとして、第二次エッチングを施す。これにより、平行溝14の下側の銅箔の部分15が溶解され、溶解部分は、銅箔2と樹脂基材1とが接触する界面6にまで達する。
【0028】
次に、ドライフィルムレジスト4及び残存しているポジ型液状レジスト12cを剥離する。
【0029】
これにより、図2(f)に示すように、深さ方向に中央部で幅が狭く上部及び下部で断面が円形に膨らんだダルマ形状の溝16が形成される。即ち、導体パターン17としては、その断面形状において幅の最も小さい部分の幅(g)と最も大きい部分の幅(h)との差が、図1に示す従来例のように導体パターンの断面形状が台形である場合の幅の差(b−a)に比べてはるかに小さくなり、したがって、隣接するパターン間のピッチ(c)をより狭くすることができ、回路基板の微細化を達成することができる。また、パターンの幅(g)を、従来の方法で形成した際の幅(a)よりも、はるかに広くすることができる。
【0030】
上記の図2(a)〜図2(f)において説明及び図示した回路基板は樹脂基板1の片面に銅箔2が形成されたものであったが、樹脂基板1の両面に銅箔2が形成された基板についても同様に適用し得るものである。また、この場合において、両面に形成された銅箔について同時に上記の処理工程を実施し、同時に回路パターンを形成することができ、両面形成された回路パターンのいずれもが断面形状において上部と下部の幅の差を小さくすることができる。
【0031】
図3(a)〜(g)はサブトラクティブ法を用いた本発明の第2実施形態による回路基板の製造工程を断面図で示したものである。
【0032】
図3(a)〜図3(c)の工程は、図2(a)〜図2(c)に示す第1実施形態の各工程と同じであり、同様にして、ハーフエッチングが行われる。なお、第1マスキング4としてのドライフィルムレジスト(DFR)は、第1及び第2実施形態のいずれにおいても、レーザ光の照射により昇華しないレジストである必要がある。
【0033】
図3(d)において、前工程でハーフエッチングを施した部分の全面、即ち、第1マスキング4のレジストパターン部4bの上面及びハーフエッチングにより形成された溝11の表面を含む全面に、カバーリング特性のある、即ちレーザ光を照射することにより昇華可能な第2のレジスト20を塗布する。したがって、ハーフエッチングにより形成された溝の側部、即ち第1マスキング4の下部の投影領域内のサイドエッチング部についても、第2のレジスト20が塗布される。この第2のレジスト20は、液状レジスト又は電着レジスト等であるが、感光性のあるレジストである必要はない。このように、第2のレジスト20は感光性のものである必要がないので、レジストとしての材料の選択が広範で容易となる。もっとも、レジストの密着性及び剥離性は必要があることはいうまでもない。
次にこの状態で、図3(e)に示すように、第2のレジスト20を塗布した領域の全面に対して、レーザ光21を照射する。レーザ光21の照射により第1レジストパターン4bの下側の領域を除く第2のレジスト20がアブレーション(昇華)される。このため、第1レジストパターン4bの下側の領域内における第2のレジスト20がハーフエッチングの際のサイドエッチング領域としての窪んだ部分において保護層22として残されることとなる。
【0034】
次に、図3(f)において、銅箔2の表面のドライフィルムレジスト(第1マスキングパターン)4b及び第2のレジストの昇華されなかった保護層22(第2マスキング)をマスクパターンとして、第二次のエッチングを施す。これにより、溝14の下側の銅箔の部分15が溶解され、溶解部分は、銅箔2と樹脂基材1とが接触する界面6にまで達する。
【0035】
次に、ドライフィルムレジスト(第1マスキング)4b及び第2のレジストの昇華されなかった保護層22を剥離する。
【0036】
これにより、図3(g)に示すように、深さ方向に中央部で幅が狭く上部及び下部で断面が円形に膨らんだダルマ形状の溝16が形成される。即ち、導体パターン17としては、その断面形状において幅の最も小さい部分の幅(g)と最も大きい部分の幅(h)との差が、図1に示す従来例のように導体パターンの断面形状が台形である場合の幅の差(b−a)に比べてはるかに小さくなり、したがって、隣接するパターン間のピッチ(c)をより狭くすることができ、回路基板の微細化を達成することができる。
【0037】
なお、図3(a)〜図3(g)に示した第2実施形態においても、絶縁基材1の上下両面に銅箔を形成したものにおいて、両面に同時に各工程を実施し、同時に回路パターンを形成することもできる。
【0038】
以上添付図面を参照して本発明の実施の形態について説明したが、本発明は上記の実施の形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。
【0039】
例えば、上述の実施形態においては、樹脂基材1の表面に導体パターンを形成する場合について説明したが、本発明は、例えば、図4において第3実施形態として示すように、樹脂基材を使用せずに金属板2からリードフレームを製造したり、あるいは樹脂基材として可撓性のあるものを使用することによりタブテープ(TAB−TAPE)を製造することができる。このように、本発明はサブトラクティブ法により製造するあらゆる回路基板の製品について適用可能である。
【0040】
【発明の効果】
以上説明したように、本発明によれば、回路基板において導体パターンのピッチを狭くすることができる。また、導体パターンの上部の幅を確保することができ、上部付近のパターン幅と下部付近のパターン幅との差を小さくすることができる。更にまた、厚い導体パターンの回路基板に対してサブトラクティブ法を適用することが可能となる。また、本発明では第2レジストとして感光性を要しないものを使用し得るのでレジストの材料の選択を容易に行うことができる。
【図面の簡単な説明】
【図1】従来のサブトラクティブ法により製造された回路基板の断面図である。
【図2】サブトラクティブ法による本発明の第1実施形態に係る回路基板の製造工程を示す断面図である。
【図3】サブトラクティブ法による本発明の第2実施形態に係る回路基板の製造工程を示す断面図である。
【図4】サブトラクティブ法による本発明の第3実施形態に係る回路基板の製造工程を示す断面図である。
【符号の説明】
1…樹脂基材
2…銅箔
3…基板素材
4…レジストパターン
4b…第1マスキングパターン
11…U字形溝
12…第2マスキング(ポジ型液状レジスト)
12c…第2マスキング
13…平行光
14…平行溝
15…第二次エッチング
16…銅パターン
20…第2マスキングとなるレジスト
21…レーザ光
22…保護層

Claims (11)

  1. 絶縁基材の表面に形成した金属層に、レーザ光の照射により昇華しない又は昇華速度が第2マスキングより遅いレジストから成る第1マスキングを介してハーフエッチングを施す工程と、
    前記第1マスキングの上面及びハーフエッチングを施した部分の面を含む全面に、レーザ光の照射により昇華可能なレジストから成る第2マスキングを塗布する工程と、
    前記第2マスキングとしてのレジストを塗布した面にレーザ光を照射して、レーザ光照射域の第2マスキングを昇華させ、一方、第1マスキングの投影領域内にある昇華されない前記第2マスキングの部分を保護膜として残す工程と、
    前記第1マスキング及び前記保護層のレジストを介してエッチングを施し、前記金属層に導体パターンを形成する工程と、
    前記第1マスキング及び保護層のレジストを剥離する工程と、からなることを特徴とする回路基板の製造方法。
  2. 第1マスキングはレーザ光の照射により昇華しないレジストから成ることを特徴とする請求項1に記載の回路基板の製造方法。
  3. 第1マスキングとしてのレジストはドライフィルムレジストであることを特徴とする請求項1又は2に記載の回路基板の製造方法。
  4. レーザ光の照射により昇華可能な第2マスキングとしてのレジストは、液状レジスト又は電着レジストであることを特徴とする請求項1〜3のいずれか1項に記載の回路基板の製造方法。
  5. 前記各工程のうちの少なくとも1つの工程は、絶縁基材の両面に形成した金属層にそれぞれについて同時に進行されることを特徴とする請求項1〜4のいずれか1項に記載の回路基板の製造方法。
  6. 絶縁基材の表面に形成した金属層に、レーザ光の照射により昇華しない又は昇華速度が第2マスキングより遅いレジストから成る第1マスキングを介してハーフエッチングを施し、前記第1マスキングの上面及びハーフエッチングを施した部分の面を含む全面に、レーザ光の照射により昇華可能なレジストから成る第2マスキングを塗布し、前記第2マスキングを塗布した面にレーザ光を照射して、レーザ光照射域の第2マスキングを昇華させ、一方、第1マスキングの投影領域内にある昇華されない前記第2マスキングの部分を保護膜として残し、前記第1マスキング及び前記保護層のレジストを介してエッチングを施し、前記金属層に導体パターンを形成し、前記第1マスキング及び保護層のレジストを剥離して成る回路基板。
  7. 絶縁基材の両面に形成した金属層のそれぞれに第1マスキングを介してハーフエッチングを施す工程と、
    前記第1マスキング上からハーフエッチングを施した面にポジ型液状レジストを塗布し、前記第1マスキングの上部から露光し且つ現像して、該第1マスキング下部のポジ型液状レジストを保護する工程と、
    前記第1マスキング及び保護した前記ポジ型液状レジストよりなる第2マスキングを介して前記金属層に再度エッチングを施す工程と、
    前記第1マスキング及び第2マスキングを除去する工程と、からなることを特徴とする回路基板の製造方法。
  8. 前記第1マスキングの上部からのポジ型液状レジストへの露光は、該回路基板の第1マスキング面に対して直角な方向の平行光にて行うことを特徴とする請求項7に記載の回路基板の製造方法。
  9. 前記各工程は、絶縁基材の両面に形成した金属層にそれぞれについて同時に進行されることを特徴とする請求項7又は8に記載の回路基板の製造方法。
  10. 絶縁基材の両面に形成した金属層のそれぞれに第1マスキングを介してハーフエッチングを施し、前記第1マスキング上からハーフエッチングを施した面にポジ型液状レジストを塗布し、前記第1マスキングの上部から露光し且つ現像して、該第1マスキング下部のポジ型液状レジストを保護し、前記第1マスキング及び保護したポジ型液状レジストよりなる第2マスキングを介して前記金属層に再度エッチングを施し、更に、前記第1マスキング及び第2マスキングを除去してなる、前記絶縁基材の表面に金属パターンを有する回路基板。
  11. 前記絶縁基材は可撓性のもので、TABテープとして構成されることを特徴とする請求項6又は10に記載の回路基板。
JP2003057646A 2003-03-04 2003-03-04 回路基板及びその製造方法 Pending JP2004266230A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003057646A JP2004266230A (ja) 2003-03-04 2003-03-04 回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003057646A JP2004266230A (ja) 2003-03-04 2003-03-04 回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2004266230A true JP2004266230A (ja) 2004-09-24

Family

ID=33120999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003057646A Pending JP2004266230A (ja) 2003-03-04 2003-03-04 回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2004266230A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010506385A (ja) * 2006-09-30 2010-02-25 エルジーマイクロン リミテッド 等方性エッチングを用いた微細パターン形成方法
CN104532183A (zh) * 2015-01-26 2015-04-22 深圳市华星光电技术有限公司 高精度掩膜板的制作方法
TWI489569B (zh) * 2013-02-08 2015-06-21 矽品精密工業股份有限公司 半導體封裝結構之構件製法
CN116511842A (zh) * 2023-04-27 2023-08-01 寰采星科技(宁波)有限公司 一种精密金属掩模板的制作方法及精密金属掩模板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010506385A (ja) * 2006-09-30 2010-02-25 エルジーマイクロン リミテッド 等方性エッチングを用いた微細パターン形成方法
US8486838B2 (en) 2006-09-30 2013-07-16 Lg Innotek Co., Ltd. Method for forming a fine pattern using isotropic etching
US9209108B2 (en) 2006-09-30 2015-12-08 Lg Innotek Co., Ltd. Method for forming a fine pattern using isotropic etching
TWI489569B (zh) * 2013-02-08 2015-06-21 矽品精密工業股份有限公司 半導體封裝結構之構件製法
CN104532183A (zh) * 2015-01-26 2015-04-22 深圳市华星光电技术有限公司 高精度掩膜板的制作方法
CN116511842A (zh) * 2023-04-27 2023-08-01 寰采星科技(宁波)有限公司 一种精密金属掩模板的制作方法及精密金属掩模板
CN116511842B (zh) * 2023-04-27 2023-10-03 寰采星科技(宁波)有限公司 一种精密金属掩模板的制作方法及精密金属掩模板

Similar Documents

Publication Publication Date Title
JP4534984B2 (ja) 金属フォトエッチング製品の製造方法
JP3088175B2 (ja) 可撓性回路配線基板の製造法
US20070017090A1 (en) Method of forming metal plate pattern and circuit board
US20070042585A1 (en) Method of forming metal plate pattern and circuit board
US7005241B2 (en) Process for making circuit board or lead frame
US20050124091A1 (en) Process for making circuit board or lead frame
US3991231A (en) Process for the production of circuit boards by a photo-etching method
JP2005026645A (ja) 回路基板及びその製造方法
JP3186256B2 (ja) Tab用フレキシブル回路基板の製造方法
JP2004266230A (ja) 回路基板及びその製造方法
JPH10229153A (ja) リードフレームの製造方法
US20240071824A1 (en) Process for developing fine openings in a flexible electronic component with a plasma-etching technique
JP4297538B2 (ja) 印刷用マスクの製造方法及び該方法により製造した印刷用マスク
JP2005026646A (ja) 回路基板及びその製造方法
JP2003183811A (ja) メタルマスク、及び、その製造方法
JP2005236188A (ja) 導体パターンの製造方法
KR100858055B1 (ko) 박판 인쇄 회로 기판을 위한 동박 하프 에칭 방법
JP2004218033A (ja) エッチング製品及びエッチング方法
JP3269391B2 (ja) リードフレーム
JP2919423B2 (ja) 印刷配線板の製造方法
JPS604221A (ja) 半導体装置の製造方法
JP2004204251A (ja) 金属エッチング製品及びその製造方法
JPH05327179A (ja) プリント配線基板の製造方法
KR20020066373A (ko) 레지스트 패턴 형성 방법 및 미세 패턴 형성 방법
JP4252227B2 (ja) 両面可撓性回路基板の製造法