JP2004265984A - Ferroelectric capacitor element for polarization evaluation, and its evaluation method - Google Patents

Ferroelectric capacitor element for polarization evaluation, and its evaluation method Download PDF

Info

Publication number
JP2004265984A
JP2004265984A JP2003052767A JP2003052767A JP2004265984A JP 2004265984 A JP2004265984 A JP 2004265984A JP 2003052767 A JP2003052767 A JP 2003052767A JP 2003052767 A JP2003052767 A JP 2003052767A JP 2004265984 A JP2004265984 A JP 2004265984A
Authority
JP
Japan
Prior art keywords
current
ferroelectric capacitor
pulse voltage
pulse
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003052767A
Other languages
Japanese (ja)
Inventor
Masato Takeo
昌人 竹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003052767A priority Critical patent/JP2004265984A/en
Publication of JP2004265984A publication Critical patent/JP2004265984A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide the evaluation method of a ferroelectric capacitor element wherein a voltage pulse whose pulse width is at most 10 ns is applied accurately and highly precise polarization evaluation is realized, and to provide an evaluation apparatus. <P>SOLUTION: The lower electrode of a ferroelectric capacitive element 102 is connected to a probing pad 106 via a pn junction diode 103 and connected to a probing pad 107 via a pn junction diode 104. Discharging current of the element 102 is measured by measuring the current flowing in the probing pad 106 while pulse voltage is applied to a probing pad 105. As a result, discharging current is measured by changing the voltage pulse width, and paraelectrics capacitance component and an equivalent for built-in potential of a diode are excluded. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、分極評価用強誘電体容量素子およびその評価方法に関するものである。
【0002】
【従来の技術】
近年、強誘電体容量素子を記憶素子として利用したメモリ装置、いわゆる強誘電体メモリ装置の開発が活発になってきた。強誘電体メモリ装置の性能は、強誘電体容量素子の分極特性に大きく依存するので、強誘電体メモリ装置の開発において、分極評価用強誘電体容量素子の評価は、開発の指針を与える極めて重要な項目である。
【0003】
従来、強誘電体容量素子における分極特性の評価はソーヤ・タワー(Sawyer−Tower)法を用いて行われており、例えば図16に示す回路構成を備えている(例えば、特許文献1参照)。
【0004】
ここで、強誘電体容量素子の分極特性を測定系の浮遊容量等を排除して正確に測定するためには、強誘電体容量素子の面積として100平方μm程度の大面積が必要となる。
【0005】
しかしながら、近年のデバイスの微細化に伴い、実使用される強誘電体容量素子の面積も電極面積1平方μm程度に縮小化しており、このような小面積の強誘電体容量素子ではキャパシタ周辺部による分極特性への影響が大面積の強誘電体容量素子におけるキャパシタ周辺部による分極特性への影響よりも大きくなる。
【0006】
そこで、実使用レベルの強誘電体容量素子を複数個並列に接続して、全面積として従来の大面積に匹敵するような評価パターンが提案されている(例えば、特許文献2参照)。
【0007】
ここでは、図9から図15を用いて、上記の実使用レベルの強誘電体容量素子を複数個並列に接続した分極評価用強誘電体容量素子とその評価方法を説明する。
【0008】
図9と図10は、従来の分極評価用強誘電体容量素子と評価装置を示す回路図である。
【0009】
図9と図10において、1は半導体基板、2は分極評価用強誘電体容量素子、3は強誘電体容量素子アレイ、4は強誘電体容量素子、5,6はプロービングパッド、7はパルス発生器、8はリファレンス容量素子、9はオシロスコープである。
【0010】
強誘電体容量素子4は、実使用される強誘電体メモリ装置を構成する強誘電体容量素子と同等のマスクレイアウト、プロセスにより製造される。強誘電体容量素子アレイ3は、m個(mは2以上)の強誘電体容量素子4が半導体基板1上の配線により並列に接続されたものである。1個の強誘電体容量素子アレイ3を構成する強誘電体容量素子4の個数mは、測定系の浮遊容量の影響を小さくするために、合計した分極が100pC以上となる個数としている。例えば、強誘電体容量素子4が強誘電体薄膜にSBT(SrBiTa)を用いた電極面積1平方μmの強誘電体容量素子の場合、mは数100以上である。分極評価用強誘電体容量素子2は、強誘電体容量素子アレイ3とプロービングパッド5,6とから構成されている。リファレンス容量素子8は容量が既知である。
【0011】
図11は、分極評価用強誘電体容量素子の評価方法のフローチャートを示すものである。
【0012】
工程P1において、図9に示すように、プロービングパッド5とパルス発生器7の出力端子とを接続し、プロービングパッド6を接地する。続いて、パルス発生器7により、分極評価用強誘電体容量素子2に図12の第1のパルス電圧51を印加し、分極評価用強誘電体容量素子2の各強誘電体容量素子4を一方向に分極させ、分極評価用強誘電体容量素子2の分極を一方向に揃える。第1のパルス電圧51は、電圧V1が強誘電体メモリ装置の電源電圧の上限Vddmax、パルス幅t1が1μs以上であり、分極評価用強誘電体容量素子2の分極を飽和状態にまで反転させるのに十分なパルス電圧である。
【0013】
工程P2において、図10に示すように、プロービングパッド5とパルス発生器7の出力端子とを接続し、プロービングパッド6と一方の電極が接地されたリファレンス容量素子8の他方の電極およびオシロスコープ9の入力端子とを接続する。続いて、分極評価用強誘電体容量素子2に図13の第2のパルス電圧52を印加しながら、オシロスコープ9でプロービングパッド6における電圧波形を観測する。第2のパルス電圧52は、電圧V2が強誘電体メモリ装置の電源電圧の上限Vddmax、パルス幅t2が1μs以上である。オシロスコープ9により観測した電圧波形の電圧にリファレンス容量素子8の容量を乗算し、図14に示す第1の分極ヒステリシス曲線53と電圧0Vにおける分極P10を算出する。
【0014】
工程P3において、図9に示すように、プロービングパッド5とパルス発生器7の出力端子とを接続し、プロービングパッド6を接地する。続いて、パルス発生器7により、分極評価用強誘電体容量素子2に図12の第1のパルス電圧51を印加し、分極評価用強誘電体容量素子2の各強誘電体容量素子4を一方向に分極させ、分極評価用強誘電体容量素子2の分極を一方向に揃える。
【0015】
工程P4において、パルス発生器7により、分極評価用強誘電体容量素子2に図15の第3のパルス電圧54を印加し、分極評価用強誘電体容量素子2の分極を反転させる。第3のパルス電圧54は、電圧V3が強誘電体メモリ装置の電源電圧の下限Vddmin、パルス幅t3が100ns程度の、強誘電体メモリ装置の動作時に強誘電体容量素子に印加されるパルス電圧に相当するパルス電圧である。
【0016】
工程P5において、図10に示すように、プロービングパッド5とパルス発生器7の出力端子とを接続し、プロービングパッド6と一方の電極が接地されたリファレンス容量素子8の他方の電極およびオシロスコープ9の入力端子とを接続する。続いて、分極評価用強誘電体容量素子2に図13の第2のパルス電圧52を印加しながら、オシロスコープ9でプロービングパッド6における電圧波形を観測する。オシロスコープ9により観測した電圧波形の電圧にリファレンス容量素子8の容量を乗算し、図14に示す第1の分極ヒステリシス曲線55と電圧0Vにおける分極P11を算出する。
【0017】
工程P6において、分極P11と分極P10の差を、分極評価用強誘電体容量素子2を構成する強誘電体容量素子4の個数mで割り、第3のパルス電圧54による強誘電体容量素子4の分極反転を算出する。
【0018】
【特許文献1】
特開平6−249900号公報
【特許文献2】
特願2002−274330号
【0019】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、以下のような欠点がある。強誘電体メモリ装置の微細化に伴い、高速動作する強誘電体メモリ装置の開発が進められており、強誘電体容量素子の評価においても、パルス幅が10ns以下のパルス電圧による分極反転を評価する必要が生じてきた。なお、パルス幅の下限値5ns程度である。
【0020】
しかし、従来の構成の強誘電体容量素子の評価装置およびその評価方法では、パルス発生器によりパルス幅が10ns以下のパルス電圧を発生させても、分極評価用強誘電体容量素子の分極が大きいために、立ち上がりの鈍りやリンギングが発生し、正確にパルス電圧を印加することができない。
【0021】
一方、パルス電圧を正確に印加するために、分極評価用強誘電体容量の電極面積を小さくして分極を小さくすると、今度は測定系の浮遊容量の影響が大きくなり、正確な分極評価ができなくなる。
【0022】
本発明は、上記課題について鑑み、パルス幅が10ns以下のパルス電圧を正確に印加し、かつ高精度な分極評価を実現する分極評価用強誘電体容量素子およびその評価方法を提供することを目的とする。
【0023】
【課題を解決するための手段】
この目的を達成するために、本発明の分極評価用強誘電体容量素子は、半導体基板上に、強誘電体容量素子と、第1および第2のダイオードと、第1,第2および第3のプロービングパッドとを備えている。そして、強誘電体容量素子の第1の電極と第1のプロービングパッドとが接続され、強誘電体容量素子の第2の電極と第1のダイオードのアノードとが接続され、第1のダイオードのカソードと第2のプロービングパッドとが接続され、強誘電体容量素子の第2の電極と第2のダイオードのカソードとが接続され、第2のダイオードのアノードと第3のプロービングパッドとが接続されている。上記の強誘電体容量素子は、実使用強誘電体容量素子と同等のマスクレイアウトおよびプロセスにより製造されることが好ましい。
【0024】
この構成によれば、強誘電体容量素子とダイオードの間の容量への充放電電流をダイオードにより脈流に変換した放電電流を測定するので、ダイオードと測定器の間の浮遊容量の影響を受けなくなり、強誘電体メモリ装置で実使用される強誘電体容量素子と同等のマスクレイアウト、プロセスにより製造された、実使用される強誘電体容量素子と同等に分極が小さな強誘電体容量素子の分極を測定することができる。その結果、電圧パルスの立ち上がりの鈍りやリンギングの発生を抑え、パルス幅が10ns以下の電圧パルスを正確に強誘電体容量素子に印加することができ、しかも測定系の浮遊容量の影響を受けにくく、強誘電体容量素子の分極反転を高い精度で評価することができる。
【0025】
また、本発明の分極評価用強誘電体容量素子の評価方法は、上記の分極評価用強誘電体容量素子を評価する分極評価用強誘電体容量素子の評価方法であり、以下の各工程を含んでいる。
【0026】
(a) 交互に極性が反転するパルス電圧を固定周期で発生して強誘電体容量素子に印加するパルス幅・振幅変更可能なパルス発生器と強誘電体容量素子に流れる電流を測定する電流計とを準備する工程
(b) 第1のプロービングパッドにパルス発生器を接続し、第2および第3のプロービングパッドの何れか一方に電流計を接続する工程
(c) パルス発生器から第1のプロービングパッドに強誘電体容量素子と同じ構成の強誘電体容量素子を搭載した強誘電体メモリ装置のサイクルタイムより長い時間の第1のパルス幅を有する第1のパルス電圧を印加しながら電流計により強誘電体容量素子に流れる第1の電流の値を測定する測定操作を第1のパルス電圧の振幅を変化させて繰り返し実行することにより、第1の電流のパルス電圧振幅依存特性を求める工程
(d) パルス発生器から第1のプロービングパッドに強誘電体メモリ装置のサイクルタイムの25%ないし100%の時間の第2のパルス幅を有する第2のパルス電圧を印加しながら電流計により強誘電体容量素子に流れる第2の電流の値を測定する測定操作を第2のパルス電圧の振幅を変化させて繰り返し実行することにより、第2の電流のパルス電圧振幅依存特性を求める工程
(e) パルス発生器から第1のプロービングパッドに強誘電体容量素子の強誘電性分極反転が起こるパルス幅より短い第3のパルス幅を有する第3のパルス電圧を印加しながら電流計により強誘電体容量素子に流れる第3の電流の値を測定する測定操作を第3のパルス電圧の振幅を変化させて繰り返し実行することにより、第3の電流のパルス電圧振幅依存特性を求める工程
(f) 第1の電流のパルス電圧振幅依存特性および第3の電流のパルス電圧振幅依存特性を基に、同一パルス電圧振幅毎に第1の電流の値から第3の電流の値を差し引いて第4の電流の値を算出することにより、第4の電流のパルス電圧振幅依存特性を求める工程と、
(g) 第2の電流のパルス電圧振幅依存特性および第3の電流のパルス電圧振幅依存特性を基に、同一パルス電圧振幅毎に第2の電流の値から第3の電流の値を差し引いて第5の電流の値を算出することにより、第5の電流値のパルス電圧振幅依存特性を求める工程と、
(h) 第4の電流のパルス電圧振幅依存特性を基に、第4の電流の値が飽和電流の50%となるパルス電圧振幅を第1の電圧として算出する工程
(i) 第5の電流のパルス電圧振幅依存特性を基に、パルス電圧振幅から第1の電圧を差し引いて差分パルス電圧振幅を算出し、第5の電流の差分パルス電圧振幅依存特性を求める工程
(j) 第5の電流の差分パルス電圧振幅依存特性を基に、第5の電流の値をパルス電圧の周波数で割って分極評価用強誘電体容量素子の分極を算出する工程この方法によれば、強誘電体容量素子とダイオードの間の容量への充放電電流をダイオードにより脈流に変換した放電電流を測定するので、ダイオードと測定器の間の浮遊容量の影響を受けなくなり、強誘電体メモリ装置で実使用される強誘電体容量素子と同等のマスクレイアウト、プロセスにより製造された、実使用される強誘電体容量素子と同等に分極が小さな強誘電体容量素子の分極を測定することができる。その結果、電圧パルスの立ち上がりの鈍りやリンギングの発生を抑え、パルス幅が10ns以下の電圧パルスを正確に強誘電体容量素子に印加することができ、しかも測定系の浮遊容量の影響を受けにくく、強誘電体容量素子の分極反転を高い精度で評価することができる。
【0027】
【発明の実施の形態】
(第1の実施の形態)
図1は本発明の第1の実施の形態における分極評価用強誘電体容量素子の構成を示す回路図である。図1において、101は半導体基板、102は強誘電体容量素子、103,104はpn接合ダイオード、105,106,107はプロービングパッドである。強誘電体容量素子102は、実使用される強誘電体メモリ装置を構成する実使用強誘電体容量素子と同等のマスクレイアウト、プロセスにより製造される。例えば、強誘電体容量素子102が強誘電体薄膜にSBT(SrBiTa)を用いた電極面積1平方μmの強誘電体容量素子の場合、強誘電体容量素子102の分極量は0.3pC程度である。
【0028】
上記の分極評価用強誘電体容量素子は、スクライブライン等、多数の強誘電体メモリ装置を形成した半導体ウェハの空き領域に形成される。そして、分極評価用強誘電体容量素子の評価のタイミングとしては、半導体ウェハを分割する前に評価する場合と、分割した後に評価する場合とのどちらの場合もある。一般に、半導体ウェハを分割する前の評価は、ロットの日常的な評価として行うことが多く、分割した後の評価は、信頼性評価、実験的な評価として行うことが多い。
【0029】
図2は本発明の第1の実施の形態における分極評価用強誘電体容量素子の構成を示す概略断面図である。図2において、121は強誘電体容量素子102の上部電極、122は強誘電体容量素子102の下部電極、123は強誘電体容量素子102の強誘電体容量薄膜、124はp型拡散層(PD)、125はnウェル(NW)、126はn型拡散層(ND)、127はp型基板(Psub)、128はプラグ、129は配線層、130,131,132は層間絶縁膜である。
【0030】
図3は本発明の第1の実施の形態における分極評価用強誘電体容量素子と評価装置の構成を示す回路図である。図3において、151は交互に極性が反転するパルス電圧を固定周期で発生して強誘電体容量素子102に印加するパルス幅・振幅変更可能なパルス発生器、152は強誘電体容量素子102に流れる電流(平均値)を測定する電流計である。その他は図1と同じである。
【0031】
プロービングパッド105に正の電圧が印加された時、pn接合ダイオード103を通して強誘電体容量薄膜123の電荷が放電され、プロービングパッド105に負の電圧が印加された時、pn接合ダイオード104を通して強誘電体容量薄膜123に電荷が充電される。したがって、電流計152は、強誘電体容量薄膜123の放電電流を測定することになる。
【0032】
ここでは、電極から電流が流れ出す場合を放電、流れ込む場合を充電と考え、それぞれの場合の電流を放電電流、充電電流と定義している。放電電流と充電電流は極性が異なるが、絶対値はほぼ一致するので、分極評価のためには、どちらを測定してもかまわない。
【0033】
また、図3では、電流計はプロービングパッド106に接続し、プロービングパッド107を接地しているが、逆にプロービングパッド107に接続し、プロービングパッド106を接地して、電流測定をしてもかまわない。
【0034】
図4は、本発明の第1の実施の形態における分極評価用強誘電体容量素子の評価方法のフローチャートを示すものである。
【0035】
最初に、交互に極性が反転するパルス電圧を固定周期で発生して強誘電体容量素子に印加するパルス幅・振幅変更可能なパルス発生器と強誘電体容量素子に流れる電流を測定する電流計とを準備しておく。
【0036】
その後、工程P101において、図3に示すように、プロービングパッド105とパルス発生器151の出力端子とを接続し、プロービングパッド106と電流計152とを接続し、プロービングパッド107を接地する。続いて、パルス発生器105により強誘電体容量素子102に図5に示す振幅Vaのパルス電圧171を印加する。これによって、強誘電体容量素子102には間欠的に放電電流172が流れる。そして、パルス電圧171を印加しながら、放電電流172を電流計152で測定する。このとき、電流計152は、放電電流172の平均値である電流I1を測定することになる。工程P101において、強誘電体容量素子102に印加するパルス電圧171のパルス幅tpwは、500μs(最大値)である。このとき、電流計152から得られるのが、特許請求の範囲における第1の電流値に相当する。
【0037】
工程P101におけるパルス電圧171のパルス幅tpwは、強誘電体容量素子と同じ構成の強誘電体容量素子を搭載した強誘電体メモリ装置のサイクルタイムより長い時間に設定される。強誘電体容量素子102の容量が小さい場合は、パルス幅を小さくし、パルスの周波数を高くして、電流値が大きくなるようにすることが考えられるが、通常は500μsでかまわない。パルス幅の範囲としては1μs〜500μsの範囲が好ましい。
【0038】
工程P102において、パルス発生器105により強誘電体容量素子102に図5に示す振幅Vaのパルス電圧171を印加する。これによって、工程P101と同様に強誘電体容量素子102には間欠的に放電電流172が流れる。そして、パルス電圧171を印加しながら、放電電流172を電流計152で測定する。このとき、電流計152は、放電電流172の平均値である電流I1を測定することになる。工程P102において、強誘電体容量素子102に印加するパルス電圧171のパルス幅tpwは、実使用される高速動作する強誘電体メモリ装置を構成する実使用強誘電体容量素子に印加されるパルス電圧のパルス幅に相当する、10ns(標準値)である。このとき、電流計152から得られるのが、特許請求の範囲における第2の電流値に相当する。
【0039】
工程P102におけるパルス電圧171のパルス幅tpwは、強誘電体メモリ装置のサイクルタイムの25%ないし100%の時間に設定される。その時間としては、5ns〜1μsの範囲が好ましい。
【0040】
工程P103において、パルス発生器105により強誘電体容量素子102に図5に示す振幅Vaのパルス電圧171を印加する。これによって、工程P101と同様に強誘電体容量素子102には間欠的に放電電流172が流れる。そして、パルス電圧171を印加しながら、放電電流172を電流計152で測定する。このとき、電流計152は、放電電流172の平均値である電流I1を測定することになる。工程P103において、強誘電体容量素子102に印加するパルス電圧171のパルス幅tpwは、2ns(最小値)である。このとき、電流計152から得られるのが、特許請求の範囲における第3の電流値に相当する。パルス幅が2nsのパルス電圧による充放電は、ほとんどが常誘電体容量によるものであり、このときの放電電流172は強誘電体容量素子102の常誘電体容量によるものである。
【0041】
工程P103におけるパルス電圧171のパルス幅tpwは、強誘電体容量素子の強誘電性分極反転が起こるパルス幅より短い時間に設定される。分極反転が速い強誘電体容量素子102の場合、パルス幅を短くするが、その範囲は5ns以下が好ましい。
【0042】
上記の各工程P101,P102,P103におけるパルス電圧は、デューティ一定ではなく、パルス幅tpwに関わらず1kHzの周波数に固定している。
【0043】
そして、上記の各工程P101,P102,P103を、パルス電圧の振幅Vaを0VからVddmaxまで順次一定の刻みで変更しながら繰り返して行う。強誘電体容量素子の分極反転は、強誘電体メモリ装置での使用を想定して行うため、強誘電体メモリ装置の電源電圧の最大値をVddmaxとしている。電圧VbはVddmaxに若干依存するが、強誘電体容量素子はパルス幅をtpwmax、電圧Vddmaxでほぼ電流が飽和するように設計されている。したがって、電圧Vddmaxのときの電流が飽和電流となる。
【0044】
上記の各工程P101,P102,P103を、パルス電圧の振幅Vaを0VからVddmaxまで順次一定の刻みで変更しながら繰り返して行うことにより、第1の電流のパルス電圧振幅依存特性(図6の曲線173)と、第2の電流のパルス電圧振幅依存特性(図6の曲線174)と、第3の電流のパルス電圧振幅依存特性(図6の曲線175)を求める。
【0045】
つまり、上記の各工程P101,P102,P103を、パルス電圧の振幅Vaを0VからVddmaxまで順次一定の刻みで変更しながら繰り返して行うことにより、以下の(1)、(2)、(3)の3つの工程が実現される。
【0046】
(1) パルス発生器から第1のプロービングパッドに強誘電体容量素子と同じ構成の強誘電体容量素子を搭載した強誘電体メモリ装置のサイクルタイムより長い時間の第1のパルス幅を有する第1のパルス電圧を印加しながら電流計により強誘電体容量素子に流れる第1の電流の値を測定する測定操作を第1のパルス電圧の振幅を変化させて繰り返し実行することにより、第1の電流のパルス電圧振幅依存特性を求める工程
(2) パルス発生器から第1のプロービングパッドに強誘電体メモリ装置のサイクルタイムの25%ないし100%の時間の第2のパルス幅を有する第2のパルス電圧を印加しながら電流計により強誘電体容量素子に流れる第2の電流の値を測定する測定操作を第2のパルス電圧の振幅を変化させて繰り返し実行することにより、第2の電流のパルス電圧振幅依存特性を求める工程
(3) パルス発生器から第1のプロービングパッドに強誘電体容量素子の強誘電性分極反転が起こるパルス幅より短い第3のパルス幅を有する第3のパルス電圧を印加しながら電流計により強誘電体容量素子に流れる第3の電流の値を測定する測定操作を第3のパルス電圧の振幅を変化させて繰り返し実行することにより、第3の電流のパルス電圧振幅依存特性を求める工程
工程P104において、第1の電流のパルス電圧振幅依存特性(図6の曲線173)から第3の電流のパルス電圧振幅依存特性(図6の曲線175)を差し引いた第4の電流のパルス電圧振幅依存特性(図7の曲線176)を算出する。
【0047】
また、第2の電流のパルス電圧振幅依存特性(図6の曲線174)から第3の電流のパルス電圧振幅依存特性(図6の曲線175)を差し引いた第5の電流のパルス電圧振幅依存特性(図7の曲線177)を算出する。これにより、常誘電体容量を差し引いた強誘電体容量を求めることができる。
【0048】
上記の工程P104では、以下の2つの工程(4),(5)が実現される。
【0049】
(4) 第1の電流のパルス電圧振幅依存特性および第3の電流のパルス電圧振幅依存特性を基に、同一パルス電圧振幅毎に第1の電流の値から第3の電流の値を差し引いて第4の電流の値を算出することにより、第4の電流のパルス電圧振幅依存特性を求める工程
(5) 第2の電流のパルス電圧振幅依存特性および第3の電流のパルス電圧振幅依存特性を基に、同一パルス電圧振幅毎に第2の電流の値から第3の電流の値を差し引いて第5の電流の値を算出することにより、第5の電流のパルス電圧振幅依存特性を求める工程
工程P105において、図7に示すように、第4の放電電流176が、電圧VaがVddmaxの時の第4の放電電流176(飽和電流)の50%となる電圧Vbを算出する。電圧Vbを算出するときの放電電流176を飽和電流の50%に設定したのは、強誘電体容量素子の分極が半分だけ反転する場合が、強誘電体メモリ装置の動作限界になると考えられるからである(0,1反転の必要条件)。
【0050】
工程P106において、図8に示すように、パルス幅が10nsのパルス電圧による、強誘電体容量素子102の分極Pの差分パルス電圧Va−Vbに関する依存特性を算出する。ここで、分極Pは第5の放電電流177をパルス電圧の周波数1kHzで割って得られ、また、差分パルス電圧をパラメータとしているのは、測定値からダイオードのビルトインポテンシャル分を排除するためである。ここで算出される電圧Vbは、上記のダイオードのビルトインポテンシャル分に相当する。
【0051】
これにより、強誘電体容量素子102の容量が実使用強誘電体容量素子と同程度に小さいため、パルス電圧の立ち上がりの鈍りやリンギングの発生を抑え、パルス幅が10ns以下のパルス電圧を正確に強誘電体容量素子に印加することができる。しかも、測定系の浮遊容量の影響を受けにくく、強誘電体容量素子の分極反転を高い精度で評価することができる。測定系の浮遊容量の影響を受けにくいのは、強誘電体容量素子とダイオードの間の容量への充放電電流をダイオードにより脈流に変換した放電電流を測定するからである。したがって、強誘電体メモリ装置で実使用される強誘電体容量素子と同等のマスクレイアウト、プロセスにより製造された、実使用される強誘電体容量素子と同等に分極が小さな強誘電体容量素子の分極を測定することができる。その結果、電圧パルスの立ち上がりの鈍りやリンギングの発生を抑え、パルス幅が10ns以下の電圧パルスを正確に強誘電体容量素子に印加することができ、しかも測定系の浮遊容量の影響を受けにくく、強誘電体容量素子の分極反転を高い精度で評価することができる。
【0052】
【発明の効果】
以上のように本発明によれば、強誘電体容量素子とダイオードの間の容量への充放電電流をダイオードにより脈流に変換した放電電流を測定するので、ダイオードと測定器の間の浮遊容量の影響を受けなくなり、強誘電体メモリ装置で実使用される強誘電体容量素子と同等のマスクレイアウト、プロセスにより製造された、実使用される強誘電体容量素子と同等に分極が小さな強誘電体容量素子の分極を測定することができる。その結果、電圧パルスの立ち上がりの鈍りやリンギングの発生を抑え、パルス幅が10ns以下の電圧パルスを正確に強誘電体容量素子に印加することができ、しかも測定系の浮遊容量の影響を受けにくく、強誘電体容量素子の分極反転を高い精度で評価することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態における分極評価用強誘電体容量素子の構成を示す回路図である。
【図2】本発明の第1の実施の形態における分極評価用強誘電体容量素子の構成を示す断面図である。
【図3】本発明の第1の実施の形態における分極評価用強誘電体容量素子およびその評価装置の構成を示す回路図である。
【図4】本発明の第1の実施の形態における分極評価用強誘電体容量素子の評価方法を示すフローチャートである。
【図5】本発明の第1の実施の形態における分極評価用強誘電体容量素子の評価方法で強誘電体容量素子に印加するパルス電圧の波形と電流計で測定される電流波形を示した波形図である。
【図6】本発明の第1の実施の形態における分極評価用強誘電体容量素子の評価方法で測定される放電電流のパルス電圧振幅依存特性を示した特性図である。
【図7】本発明の第1の実施の形態における分極評価用強誘電体容量素子の評価方法で測定される放電電流のパルス電圧振幅依存特性を示した特性図である。
【図8】本発明の第1の実施の形態における分極評価用強誘電体容量素子の評価方法で測定される放電電流のパルス電圧振幅依存特性を示した特性図である。
【図9】従来の構成による分極評価用強誘電体容量素子およびその評価装置の構成を示す回路図である。
【図10】従来の構成による分極評価用強誘電体容量素子およびその評価装置の構成を示す回路図である。
【図11】従来の構成による分極評価用強誘電体容量素子の評価方法を示すフローチャートである。
【図12】従来の構成による分極評価用強誘電体容量素子の評価方法で強誘電体容量素子に印加するパルス電圧の波形を示した波形図である。
【図13】従来の構成による分極評価用強誘電体容量素子の評価方法で強誘電体容量素子に印加するパルス電圧の波形を示した波形図である。
【図14】従来の構成による分極評価用強誘電体容量素子の評価方法により測定された分極ヒステリシス曲線を示した波形図である。
【図15】従来の構成による分極評価用強誘電体容量素子の評価方法で強誘電体容量素子に印加するパルス電圧の波形を示した波形図である。
【図16】分極特性の評価を行う従来の評価装置を示す回路図である。
【符号の説明】
1 半導体基板
2 分極評価用強誘電体容量素子
3 強誘電体容量素子アレイ
4 強誘電体容量素子
5,6 プロービングパッド
101 半導体基板
102 強誘電体容量素子
103,104 pn接合ダイオード
105,106,107 プロービングパッド
151 パルス発生器
152 電流計
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a ferroelectric capacitor for polarization evaluation and a method for evaluating the same.
[0002]
[Prior art]
In recent years, a memory device using a ferroelectric capacitor as a storage element, that is, a so-called ferroelectric memory device has been actively developed. Since the performance of a ferroelectric memory device greatly depends on the polarization characteristics of the ferroelectric capacitor, in the development of a ferroelectric memory device, the evaluation of a ferroelectric capacitor for polarization evaluation provides a guideline for development. This is an important item.
[0003]
2. Description of the Related Art Conventionally, evaluation of polarization characteristics in a ferroelectric capacitor has been performed using a Sawyer-Tower method, and has, for example, a circuit configuration shown in FIG. 16 (for example, see Patent Document 1).
[0004]
Here, in order to accurately measure the polarization characteristics of the ferroelectric capacitor without the stray capacitance of the measurement system, a large area of about 100 square μm is required as the area of the ferroelectric capacitor.
[0005]
However, with the recent miniaturization of devices, the area of a ferroelectric capacitor actually used has also been reduced to about 1 μm of electrode area. The influence on the polarization characteristics of the large-area ferroelectric capacitor is larger than that on the large-area ferroelectric capacitor.
[0006]
Therefore, there has been proposed an evaluation pattern in which a plurality of ferroelectric capacitors of a practical use level are connected in parallel and the total area is comparable to a conventional large area (for example, see Patent Document 2).
[0007]
Here, a ferroelectric capacitor for polarization evaluation in which a plurality of ferroelectric capacitors of the actual use level are connected in parallel and a method of evaluating the ferroelectric capacitors will be described with reference to FIGS.
[0008]
9 and 10 are circuit diagrams showing a conventional ferroelectric capacitor for polarization evaluation and an evaluation device.
[0009]
9 and 10, 1 is a semiconductor substrate, 2 is a ferroelectric capacitor for polarization evaluation, 3 is a ferroelectric capacitor array, 4 is a ferroelectric capacitor, 5, 6 are probing pads, and 7 is a pulse. A generator, 8 is a reference capacitance element, and 9 is an oscilloscope.
[0010]
The ferroelectric capacitor 4 is manufactured by the same mask layout and process as those of the ferroelectric capacitor constituting the ferroelectric memory device actually used. The ferroelectric capacitor element array 3 includes m (m is 2 or more) ferroelectric capacitor elements 4 connected in parallel by wiring on the semiconductor substrate 1. The number m of the ferroelectric capacitors 4 constituting one ferroelectric capacitor array 3 is set to a number such that the total polarization becomes 100 pC or more in order to reduce the influence of the stray capacitance of the measurement system. For example, when the ferroelectric capacitor element 4 forms an SBT (SrBi 2 Ta 2 O 9 M) is several hundreds or more in the case of a ferroelectric capacitive element having an electrode area of 1 μm square using The polarization evaluation ferroelectric capacitor 2 includes a ferroelectric capacitor array 3 and probing pads 5 and 6. The capacitance of the reference capacitive element 8 is known.
[0011]
FIG. 11 shows a flowchart of a method for evaluating a ferroelectric capacitor for polarization evaluation.
[0012]
In the process P1, as shown in FIG. 9, the probing pad 5 is connected to the output terminal of the pulse generator 7, and the probing pad 6 is grounded. Subsequently, the pulse generator 7 applies the first pulse voltage 51 shown in FIG. 12 to the polarization-evaluating ferroelectric capacitance element 2 to cause each ferroelectric capacitance element 4 of the polarization-evaluation ferroelectric capacitance element 2 to be turned on. Polarization is performed in one direction, and the polarization of the ferroelectric capacitor 2 for polarization evaluation is aligned in one direction. The first pulse voltage 51 has a voltage V1 of the upper limit Vddmax of the power supply voltage of the ferroelectric memory device, a pulse width t1 of 1 μs or more, and inverts the polarization of the polarization evaluation ferroelectric capacitor 2 to a saturated state. Pulse voltage sufficient for
[0013]
In the process P2, as shown in FIG. 10, the probing pad 5 is connected to the output terminal of the pulse generator 7, and the probing pad 6 is connected to the other electrode of the reference capacitive element 8 whose one electrode is grounded and to the oscilloscope 9. Connect to the input terminal. Subsequently, the voltage waveform on the probing pad 6 is observed with the oscilloscope 9 while applying the second pulse voltage 52 of FIG. 13 to the ferroelectric capacitor 2 for polarization evaluation. The second pulse voltage 52 has a voltage V2 of the upper limit Vddmax of the power supply voltage of the ferroelectric memory device and a pulse width t2 of 1 μs or more. The voltage of the voltage waveform observed by the oscilloscope 9 is multiplied by the capacitance of the reference capacitive element 8 to calculate a first polarization hysteresis curve 53 shown in FIG. 14 and a polarization P10 at a voltage of 0V.
[0014]
In step P3, as shown in FIG. 9, the probing pad 5 is connected to the output terminal of the pulse generator 7, and the probing pad 6 is grounded. Subsequently, the pulse generator 7 applies the first pulse voltage 51 shown in FIG. 12 to the polarization-evaluating ferroelectric capacitance element 2 to cause each ferroelectric capacitance element 4 of the polarization-evaluation ferroelectric capacitance element 2 to be turned on. Polarization is performed in one direction, and the polarization of the ferroelectric capacitor 2 for polarization evaluation is aligned in one direction.
[0015]
In the process P4, the pulse generator 7 applies the third pulse voltage 54 of FIG. 15 to the polarization evaluation ferroelectric capacitor 2 to invert the polarization of the polarization evaluation ferroelectric capacitor 2. The third pulse voltage 54 is a pulse voltage applied to the ferroelectric capacitor during operation of the ferroelectric memory device, where the voltage V3 is the lower limit Vddmin of the power supply voltage of the ferroelectric memory device and the pulse width t3 is about 100 ns. Is a pulse voltage corresponding to.
[0016]
In step P5, as shown in FIG. 10, the probing pad 5 is connected to the output terminal of the pulse generator 7, and the probing pad 6 is connected to the other electrode of the reference capacitive element 8 having one electrode grounded and the oscilloscope 9 to the other end. Connect to the input terminal. Subsequently, the voltage waveform on the probing pad 6 is observed with the oscilloscope 9 while applying the second pulse voltage 52 of FIG. 13 to the ferroelectric capacitor 2 for polarization evaluation. The voltage of the voltage waveform observed by the oscilloscope 9 is multiplied by the capacitance of the reference capacitive element 8 to calculate a first polarization hysteresis curve 55 shown in FIG. 14 and a polarization P11 at a voltage of 0V.
[0017]
In the process P6, the difference between the polarization P11 and the polarization P10 is divided by the number m of the ferroelectric capacitors 4 constituting the ferroelectric capacitor 2 for polarization evaluation. Is calculated.
[0018]
[Patent Document 1]
JP-A-6-249900
[Patent Document 2]
Japanese Patent Application No. 2002-274330
[0019]
[Problems to be solved by the invention]
However, the above-described conventional configuration has the following disadvantages. With the miniaturization of ferroelectric memory devices, the development of ferroelectric memory devices that operate at high speeds is being promoted. In the evaluation of ferroelectric capacitors, polarization inversion by a pulse voltage with a pulse width of 10 ns or less is also evaluated. The need has arisen. The lower limit of the pulse width is about 5 ns.
[0020]
However, in the conventional ferroelectric capacitor evaluation device and evaluation method, even when a pulse generator generates a pulse voltage having a pulse width of 10 ns or less, the polarization of the polarization evaluation ferroelectric capacitor is large. As a result, the rising becomes dull or ringing occurs, and a pulse voltage cannot be applied accurately.
[0021]
On the other hand, if the polarization is reduced by reducing the electrode area of the ferroelectric capacitor for polarization evaluation in order to accurately apply the pulse voltage, the effect of the stray capacitance of the measurement system will increase, and accurate polarization evaluation will be possible. Gone.
[0022]
The present invention has been made in view of the above problems, and has as its object to provide a ferroelectric capacitive element for polarization evaluation that accurately applies a pulse voltage having a pulse width of 10 ns or less and realizes highly accurate polarization evaluation, and a method for evaluating the same. And
[0023]
[Means for Solving the Problems]
In order to achieve this object, a ferroelectric capacitor for polarization evaluation of the present invention comprises a ferroelectric capacitor, first and second diodes, first, second and third ferroelectric capacitors on a semiconductor substrate. And a probing pad. The first electrode of the ferroelectric capacitor is connected to the first probing pad; the second electrode of the ferroelectric capacitor is connected to the anode of the first diode; The cathode is connected to the second probing pad, the second electrode of the ferroelectric capacitor is connected to the cathode of the second diode, and the anode of the second diode is connected to the third probing pad. ing. It is preferable that the above-mentioned ferroelectric capacitor be manufactured by the same mask layout and process as those of an actually used ferroelectric capacitor.
[0024]
According to this configuration, the discharge current obtained by converting the charge / discharge current to the capacitance between the ferroelectric capacitance element and the diode into a pulsating current by the diode is measured, so that it is affected by the stray capacitance between the diode and the measuring instrument. The ferroelectric capacitor is manufactured using the same mask layout and process as the ferroelectric capacitor actually used in the ferroelectric memory device, and has a polarization as small as the ferroelectric capacitor actually used. Polarization can be measured. As a result, the rise of the voltage pulse and the occurrence of ringing can be suppressed, and a voltage pulse having a pulse width of 10 ns or less can be accurately applied to the ferroelectric capacitor, and is less affected by the stray capacitance of the measurement system. In addition, the polarization inversion of the ferroelectric capacitor can be evaluated with high accuracy.
[0025]
The method for evaluating a ferroelectric capacitor for polarization evaluation of the present invention is a method for evaluating a ferroelectric capacitor for polarization evaluation for evaluating the ferroelectric capacitor for polarization evaluation described above, and includes the following steps. Contains.
[0026]
(A) A pulse generator that generates a pulse voltage of which polarity is alternately inverted at a fixed period and is applied to a ferroelectric capacitor, a pulse generator whose pulse width and amplitude can be changed, and an ammeter that measures a current flowing through the ferroelectric capacitor And the process of preparing
(B) connecting a pulse generator to the first probing pad and connecting an ammeter to one of the second and third probing pads;
(C) a first pulse width longer than the cycle time of a ferroelectric memory device in which a ferroelectric capacitor having the same configuration as the ferroelectric capacitor is mounted on the first probing pad from the pulse generator; The measurement operation of measuring the value of the first current flowing through the ferroelectric capacitor with the ammeter while applying the pulse voltage of 1 is repeatedly performed by changing the amplitude of the first pulse voltage to thereby perform the first operation. Step of finding pulse voltage amplitude dependence of current
(D) While applying a second pulse voltage having a second pulse width of 25% to 100% of the cycle time of the ferroelectric memory device from the pulse generator to the first probing pad, the current is increased by the ammeter. Obtaining a pulse voltage amplitude dependent characteristic of the second current by repeatedly performing a measurement operation for measuring a value of the second current flowing through the dielectric capacitor element while changing the amplitude of the second pulse voltage;
(E) While applying a third pulse voltage having a third pulse width shorter than the pulse width at which the ferroelectric polarization inversion of the ferroelectric capacitor occurs from the pulse generator to the first probing pad, the current is increased by the ammeter. Obtaining a pulse voltage amplitude-dependent characteristic of the third current by repeatedly performing a measurement operation for measuring a value of the third current flowing through the dielectric capacitor element while changing the amplitude of the third pulse voltage;
(F) subtracting the value of the third current from the value of the first current for each pulse voltage amplitude based on the pulse voltage amplitude dependence of the first current and the pulse voltage amplitude dependence of the third current. Calculating a value of the fourth current to obtain a pulse voltage amplitude dependent characteristic of the fourth current;
(G) subtracting the value of the third current from the value of the second current for each same pulse voltage amplitude based on the pulse voltage amplitude dependence of the second current and the pulse voltage amplitude dependence of the third current. Calculating a fifth current value to obtain a pulse voltage amplitude dependent characteristic of the fifth current value;
(H) calculating, as the first voltage, a pulse voltage amplitude at which the value of the fourth current is 50% of the saturation current, based on the pulse voltage amplitude dependence characteristic of the fourth current.
(I) calculating a differential pulse voltage amplitude by subtracting the first voltage from the pulse voltage amplitude based on the pulse voltage amplitude dependent characteristic of the fifth current to obtain a differential pulse voltage amplitude dependent characteristic of the fifth current;
(J) calculating the polarization of the ferroelectric capacitor for polarization evaluation by dividing the value of the fifth current by the frequency of the pulse voltage based on the difference pulse voltage amplitude dependence characteristic of the fifth current; For example, since the discharge current obtained by converting the charge / discharge current to the capacitance between the ferroelectric capacitor and the diode into a pulsating current by the diode is measured, the effect of the stray capacitance between the diode and the measuring instrument is eliminated, and the ferroelectric The polarization of a ferroelectric capacitor manufactured by the same mask layout and process as the ferroelectric capacitor actually used in the body memory device and having a polarization as small as the actually used ferroelectric capacitor is measured. be able to. As a result, the rise of the voltage pulse and the occurrence of ringing can be suppressed, and a voltage pulse having a pulse width of 10 ns or less can be accurately applied to the ferroelectric capacitor, and is less affected by the stray capacitance of the measurement system. In addition, the polarization inversion of the ferroelectric capacitor can be evaluated with high accuracy.
[0027]
BEST MODE FOR CARRYING OUT THE INVENTION
(First Embodiment)
FIG. 1 is a circuit diagram showing the configuration of the ferroelectric capacitor for polarization evaluation according to the first embodiment of the present invention. In FIG. 1, 101 is a semiconductor substrate, 102 is a ferroelectric capacitor, 103 and 104 are pn junction diodes, and 105, 106 and 107 are probing pads. The ferroelectric capacitor 102 is manufactured by the same mask layout and process as those of an actually used ferroelectric capacitor constituting an actually used ferroelectric memory device. For example, when the ferroelectric capacitor element 102 forms an SBT (SrBi) on a ferroelectric thin film. 2 Ta 2 O 9 ), The amount of polarization of the ferroelectric capacitor 102 is about 0.3 pC.
[0028]
The ferroelectric capacitor for polarization evaluation is formed in an empty area of a semiconductor wafer on which a large number of ferroelectric memory devices are formed, such as a scribe line. The timing of the evaluation of the polarization evaluation ferroelectric capacitor element may be either before the semiconductor wafer is divided or after the division. In general, evaluation before dividing a semiconductor wafer is often performed as a daily evaluation of a lot, and evaluation after dividing is often performed as reliability evaluation or experimental evaluation.
[0029]
FIG. 2 is a schematic sectional view showing the configuration of the ferroelectric capacitor for polarization evaluation according to the first embodiment of the present invention. 2, reference numeral 121 denotes an upper electrode of the ferroelectric capacitor 102; 122, a lower electrode of the ferroelectric capacitor 102; 123, a ferroelectric capacitor thin film of the ferroelectric capacitor 102; and 124, a p-type diffusion layer ( PD), 125 is an n-well (NW), 126 is an n-type diffusion layer (ND), 127 is a p-type substrate (Psub), 128 is a plug, 129 is a wiring layer, and 130, 131, and 132 are interlayer insulating films. .
[0030]
FIG. 3 is a circuit diagram showing the configuration of the ferroelectric capacitor for polarization evaluation and the evaluation device according to the first embodiment of the present invention. In FIG. 3, reference numeral 151 denotes a pulse generator capable of changing the pulse width / amplitude for generating a pulse voltage of which polarity is alternately inverted at a fixed period and applying the pulse voltage to the ferroelectric capacitor 102; This is an ammeter that measures the flowing current (average value). Others are the same as FIG.
[0031]
When a positive voltage is applied to the probing pad 105, the charge of the ferroelectric thin film 123 is discharged through the pn junction diode 103, and when a negative voltage is applied to the probing pad 105, the ferroelectric capacitor thin film 123 passes through the pn junction diode 104. The body capacitance thin film 123 is charged with electric charge. Therefore, the ammeter 152 measures the discharge current of the ferroelectric capacitor thin film 123.
[0032]
Here, a case in which a current flows out of the electrode is considered as a discharge, and a case in which it flows in is considered as a charge, and the current in each case is defined as a discharge current and a charge current. Although the discharge current and the charge current have different polarities, their absolute values are almost the same, so that either of them may be measured for polarization evaluation.
[0033]
Also, in FIG. 3, the ammeter is connected to the probing pad 106 and the probing pad 107 is grounded, but the current may be measured by connecting to the probing pad 107 and grounding the probing pad 106. Absent.
[0034]
FIG. 4 shows a flowchart of a method for evaluating a ferroelectric capacitor for polarization evaluation according to the first embodiment of the present invention.
[0035]
First, a pulse generator that generates a pulse voltage with alternately inverted polarity at a fixed period and is applied to the ferroelectric capacitor, a pulse generator that can change the pulse width and amplitude, and an ammeter that measures the current flowing through the ferroelectric capacitor And prepare.
[0036]
Thereafter, in step P101, as shown in FIG. 3, the probing pad 105 is connected to the output terminal of the pulse generator 151, the probing pad 106 is connected to the ammeter 152, and the probing pad 107 is grounded. Subsequently, a pulse voltage 171 having an amplitude Va shown in FIG. 5 is applied to the ferroelectric capacitive element 102 by the pulse generator 105. As a result, the discharge current 172 flows intermittently through the ferroelectric capacitor 102. Then, the discharge current 172 is measured by the ammeter 152 while applying the pulse voltage 171. At this time, the ammeter 152 measures the current I1, which is the average value of the discharge current 172. In step P101, the pulse width tpw of the pulse voltage 171 applied to the ferroelectric capacitor 102 is 500 μs (maximum value). At this time, what is obtained from the ammeter 152 corresponds to the first current value in the claims.
[0037]
The pulse width tpw of the pulse voltage 171 in the process P101 is set to a time longer than the cycle time of a ferroelectric memory device equipped with a ferroelectric capacitor having the same configuration as the ferroelectric capacitor. When the capacitance of the ferroelectric capacitor 102 is small, it is conceivable to reduce the pulse width and increase the frequency of the pulse to increase the current value, but usually 500 μs is sufficient. The range of the pulse width is preferably from 1 μs to 500 μs.
[0038]
In step P102, a pulse voltage 171 having an amplitude Va shown in FIG. 5 is applied to the ferroelectric capacitive element 102 by the pulse generator 105. As a result, the discharge current 172 flows intermittently through the ferroelectric capacitor 102 as in the process P101. Then, the discharge current 172 is measured by the ammeter 152 while applying the pulse voltage 171. At this time, the ammeter 152 measures the current I1, which is the average value of the discharge current 172. In the process P102, the pulse width tpw of the pulse voltage 171 applied to the ferroelectric capacitor 102 is equal to the pulse voltage applied to the actually used ferroelectric capacitor constituting the ferroelectric memory device that is actually used and operates at high speed. 10 ns (standard value) corresponding to the pulse width of At this time, what is obtained from the ammeter 152 corresponds to the second current value in the claims.
[0039]
The pulse width tpw of the pulse voltage 171 in the process P102 is set to 25% to 100% of the cycle time of the ferroelectric memory device. The time is preferably in the range of 5 ns to 1 μs.
[0040]
In step P103, a pulse voltage 171 having an amplitude Va shown in FIG. 5 is applied to the ferroelectric capacitive element 102 by the pulse generator 105. As a result, the discharge current 172 flows intermittently through the ferroelectric capacitor 102 as in the process P101. Then, the discharge current 172 is measured by the ammeter 152 while applying the pulse voltage 171. At this time, the ammeter 152 measures the current I1, which is the average value of the discharge current 172. In step P103, the pulse width tpw of the pulse voltage 171 applied to the ferroelectric capacitor 102 is 2 ns (minimum value). At this time, what is obtained from the ammeter 152 corresponds to the third current value in the claims. Charge / discharge by a pulse voltage having a pulse width of 2 ns is mostly due to the paraelectric capacitance, and the discharge current 172 at this time is due to the paraelectric capacitance of the ferroelectric capacitor 102.
[0041]
The pulse width tpw of the pulse voltage 171 in the process P103 is set to a time shorter than the pulse width at which the ferroelectric polarization inversion of the ferroelectric capacitor occurs. In the case of the ferroelectric capacitor element 102 in which the polarization inversion is fast, the pulse width is reduced, but the range is preferably 5 ns or less.
[0042]
The pulse voltage in each of the above steps P101, P102, P103 is not fixed at a duty, but is fixed at a frequency of 1 kHz regardless of the pulse width tpw.
[0043]
Then, the above-described steps P101, P102, and P103 are repeatedly performed while changing the amplitude Va of the pulse voltage from 0 V to Vddmax at regular intervals. Since the polarization inversion of the ferroelectric capacitor is performed assuming use in the ferroelectric memory device, the maximum value of the power supply voltage of the ferroelectric memory device is set to Vddmax. Although the voltage Vb slightly depends on Vddmax, the ferroelectric capacitor is designed such that the pulse width is tpwmax and the current is substantially saturated at the voltage Vddmax. Therefore, the current at the voltage Vddmax becomes the saturation current.
[0044]
The above steps P101, P102, and P103 are repeatedly performed while changing the amplitude Va of the pulse voltage from 0 V to Vddmax at regular intervals, thereby obtaining the pulse voltage amplitude dependency of the first current (the curve in FIG. 6). 173), the pulse voltage amplitude dependence of the second current (curve 174 in FIG. 6), and the pulse voltage amplitude dependence of the third current (curve 175 in FIG. 6).
[0045]
In other words, by repeating the above steps P101, P102, and P103 while changing the amplitude Va of the pulse voltage from 0 V to Vddmax in a fixed step, the following (1), (2), and (3) The following three steps are realized.
[0046]
(1) A first pulse width longer than the cycle time of a ferroelectric memory device in which a ferroelectric capacitor having the same configuration as a ferroelectric capacitor is mounted on a first probing pad from a pulse generator. The measurement operation of measuring the value of the first current flowing through the ferroelectric capacitor with the ammeter while applying the pulse voltage of 1 is repeatedly performed by changing the amplitude of the first pulse voltage to thereby perform the first operation. Step of finding pulse voltage amplitude dependence of current
(2) While applying a second pulse voltage having a second pulse width of 25% to 100% of the cycle time of the ferroelectric memory device from the pulse generator to the first probing pad, the current is increased by the ammeter. Obtaining a pulse voltage amplitude dependent characteristic of the second current by repeatedly performing a measurement operation for measuring a value of the second current flowing through the dielectric capacitor element while changing the amplitude of the second pulse voltage;
(3) While applying a third pulse voltage having a third pulse width shorter than the pulse width at which ferroelectric polarization inversion of the ferroelectric capacitor occurs from the pulse generator to the first probing pad, the current is increased by the ammeter. Obtaining a pulse voltage amplitude-dependent characteristic of the third current by repeatedly performing a measurement operation for measuring a value of the third current flowing through the dielectric capacitor element while changing the amplitude of the third pulse voltage;
In step P104, the pulse voltage amplitude of the fourth current is obtained by subtracting the pulse voltage amplitude dependence of the third current (curve 175 in FIG. 6) from the pulse voltage amplitude dependence of the first current (curve 173 in FIG. 6). The dependence characteristic (curve 176 in FIG. 7) is calculated.
[0047]
Further, the pulse voltage amplitude dependence of the fifth current obtained by subtracting the pulse voltage amplitude dependence of the third current (curve 175 in FIG. 6) from the pulse voltage amplitude dependence of the second current (curve 174 in FIG. 6). (Curve 177 in FIG. 7) is calculated. Thereby, the ferroelectric capacitance obtained by subtracting the paraelectric capacitance can be obtained.
[0048]
In the above step P104, the following two steps (4) and (5) are realized.
[0049]
(4) The value of the third current is subtracted from the value of the first current for each same pulse voltage amplitude based on the pulse voltage amplitude dependence of the first current and the pulse voltage amplitude dependence of the third current. Calculating a pulse voltage amplitude dependence characteristic of the fourth current by calculating a value of the fourth current;
(5) On the basis of the pulse voltage amplitude dependence of the second current and the pulse voltage amplitude dependence of the third current, the value of the third current is subtracted from the value of the second current for each same pulse voltage amplitude. Calculating a pulse voltage amplitude dependence characteristic of the fifth current by calculating a value of the fifth current;
In step P105, as shown in FIG. 7, a voltage Vb at which the fourth discharge current 176 becomes 50% of the fourth discharge current 176 (saturation current) when the voltage Va is Vddmax is calculated. The reason why the discharge current 176 for calculating the voltage Vb is set to 50% of the saturation current is that the operation limit of the ferroelectric memory device is considered when the polarization of the ferroelectric capacitor is inverted by half. (Requirement for 0,1 inversion).
[0050]
In Step P106, as shown in FIG. 8, the dependence characteristic of the polarization P on the difference pulse voltage Va-Vb of the ferroelectric capacitive element 102 is calculated by the pulse voltage having the pulse width of 10 ns. Here, the polarization P is obtained by dividing the fifth discharge current 177 by the pulse voltage frequency 1 kHz, and the difference pulse voltage is used as a parameter in order to exclude the built-in potential of the diode from the measured value. . The voltage Vb calculated here corresponds to the built-in potential of the diode.
[0051]
As a result, since the capacitance of the ferroelectric capacitor 102 is as small as that of the actually used ferroelectric capacitor, the rising of the pulse voltage and the occurrence of ringing are suppressed, and the pulse voltage having a pulse width of 10 ns or less can be accurately detected. It can be applied to a ferroelectric capacitor. Moreover, it is hardly affected by the stray capacitance of the measurement system, and the polarization inversion of the ferroelectric capacitor can be evaluated with high accuracy. The measurement system is less susceptible to the stray capacitance because the discharge current obtained by converting the charge / discharge current to the capacitance between the ferroelectric capacitance element and the diode into a pulsating current by the diode is measured. Therefore, a ferroelectric capacitor having the same polarization as the actually used ferroelectric capacitor manufactured by the same mask layout and process as the ferroelectric capacitor actually used in the ferroelectric memory device is manufactured. Polarization can be measured. As a result, the rise of the voltage pulse and the occurrence of ringing can be suppressed, and a voltage pulse having a pulse width of 10 ns or less can be accurately applied to the ferroelectric capacitor, and is less affected by the stray capacitance of the measurement system. In addition, the polarization inversion of the ferroelectric capacitor can be evaluated with high accuracy.
[0052]
【The invention's effect】
As described above, according to the present invention, since the discharge current obtained by converting the charge / discharge current to the capacitance between the ferroelectric capacitor and the diode into a pulsating current by the diode is measured, the stray capacitance between the diode and the measuring instrument is measured. And the ferroelectric capacitor, which is manufactured by the same mask layout and process as the ferroelectric capacitor actually used in the ferroelectric memory device and has a polarization as small as the ferroelectric capacitor actually used The polarization of the body capacitance element can be measured. As a result, the rise of the voltage pulse and the occurrence of ringing can be suppressed, and a voltage pulse having a pulse width of 10 ns or less can be accurately applied to the ferroelectric capacitor, and is less affected by the stray capacitance of the measurement system. In addition, the polarization inversion of the ferroelectric capacitor can be evaluated with high accuracy.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a ferroelectric capacitor for polarization evaluation according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view illustrating a configuration of a ferroelectric capacitor for polarization evaluation according to the first embodiment of the present invention.
FIG. 3 is a circuit diagram showing a configuration of a ferroelectric capacitor for polarization evaluation and a device for evaluating the same according to the first embodiment of the present invention.
FIG. 4 is a flowchart illustrating a method for evaluating a ferroelectric capacitor for polarization evaluation according to the first embodiment of the present invention.
FIG. 5 shows a waveform of a pulse voltage applied to the ferroelectric capacitor and a current waveform measured by an ammeter in the method for evaluating a ferroelectric capacitor for polarization evaluation according to the first embodiment of the present invention. It is a waveform diagram.
FIG. 6 is a characteristic diagram showing a pulse voltage amplitude dependence of a discharge current measured by the method for evaluating a ferroelectric capacitor for polarization evaluation according to the first embodiment of the present invention.
FIG. 7 is a characteristic diagram showing a pulse voltage amplitude dependence of a discharge current measured by the method for evaluating a ferroelectric capacitor for polarization evaluation according to the first embodiment of the present invention.
FIG. 8 is a characteristic diagram showing pulse voltage amplitude dependence of a discharge current measured by the method for evaluating a ferroelectric capacitor for polarization evaluation according to the first embodiment of the present invention.
FIG. 9 is a circuit diagram showing a configuration of a ferroelectric capacitor for polarization evaluation and a configuration of the evaluation device having the conventional configuration.
FIG. 10 is a circuit diagram showing a configuration of a conventional ferroelectric capacitor for polarization evaluation and a configuration of the evaluation device.
FIG. 11 is a flowchart showing a method for evaluating a ferroelectric capacitor for polarization evaluation having a conventional configuration.
FIG. 12 is a waveform diagram showing a waveform of a pulse voltage applied to a ferroelectric capacitor in a method of evaluating a ferroelectric capacitor for polarization evaluation according to a conventional configuration.
FIG. 13 is a waveform diagram showing a waveform of a pulse voltage applied to a ferroelectric capacitor in a method of evaluating a ferroelectric capacitor for polarization evaluation according to a conventional configuration.
FIG. 14 is a waveform diagram showing a polarization hysteresis curve measured by a method for evaluating a ferroelectric capacitor for polarization evaluation having a conventional configuration.
FIG. 15 is a waveform diagram showing a waveform of a pulse voltage applied to a ferroelectric capacitor in a method for evaluating a ferroelectric capacitor for polarization evaluation according to a conventional configuration.
FIG. 16 is a circuit diagram showing a conventional evaluation device for evaluating polarization characteristics.
[Explanation of symbols]
1 semiconductor substrate
2 Ferroelectric capacitor for polarization evaluation
3 Ferroelectric capacitor element array
4 Ferroelectric capacitor
5,6 probing pads
101 semiconductor substrate
102 Ferroelectric capacitor
103,104 pn junction diode
105,106,107 Probing pad
151 pulse generator
152 ammeter

Claims (3)

半導体基板上に、強誘電体容量素子と、第1および第2のダイオードと、第1,第2および第3のプロービングパッドとを備え、前記強誘電体容量素子の第1の電極と前記第1のプロービングパッドとが接続され、前記強誘電体容量素子の第2の電極と前記第1のダイオードのアノードとが接続され、前記第1のダイオードのカソードと前記第2のプロービングパッドとが接続され、前記強誘電体容量素子の第2の電極と前記第2のダイオードのカソードとが接続され、前記第2のダイオードのアノードと前記第3のプロービングパッドとが接続されていることを特徴とする分極評価用強誘電体容量素子。A ferroelectric capacitor, first and second diodes, first, second and third probing pads on a semiconductor substrate, wherein a first electrode of the ferroelectric capacitor and the first One probing pad is connected, the second electrode of the ferroelectric capacitor is connected to the anode of the first diode, and the cathode of the first diode is connected to the second probing pad. A second electrode of the ferroelectric capacitor is connected to a cathode of the second diode, and an anode of the second diode is connected to the third probing pad. Ferroelectric capacitance element for polarization evaluation. 強誘電体容量素子は、実使用強誘電体容量素子と同等のマスクレイアウトおよびプロセスにより製造されることを特徴とする請求項1記載の分極評価用強誘電体容量素子。2. The ferroelectric capacitor for polarization evaluation according to claim 1, wherein the ferroelectric capacitor is manufactured by a mask layout and a process similar to those of an actually used ferroelectric capacitor. 請求項1または2に記載の分極評価用強誘電体容量素子を評価する分極評価用強誘電体容量素子の評価方法であって、
交互に極性が反転するパルス電圧を固定周期で発生して強誘電体容量素子に印加するパルス幅・振幅変更可能なパルス発生器と前記強誘電体容量素子に流れる電流を測定する電流計とを準備する工程と、
第1のプロービングパッドに前記パルス発生器を接続し、第2および第3のプロービングパッドの何れか一方に前記電流計を接続する工程と、
前記パルス発生器から前記第1のプロービングパッドに前記強誘電体容量素子と同じ構成の強誘電体容量素子を搭載した強誘電体メモリ装置のサイクルタイムより長い時間の第1のパルス幅を有する第1のパルス電圧を印加しながら前記電流計により前記強誘電体容量素子に流れる第1の電流の値を測定する測定操作を前記第1のパルス電圧の振幅を変化させて繰り返し実行することにより、前記第1の電流のパルス電圧振幅依存特性を求める工程と、
前記パルス発生器から前記第1のプロービングパッドに前記強誘電体メモリ装置のサイクルタイムの25%ないし100%の時間の第2のパルス幅を有する第2のパルス電圧を印加しながら前記電流計により前記強誘電体容量素子に流れる第2の電流の値を測定する測定操作を前記第2のパルス電圧の振幅を変化させて繰り返し実行することにより、前記第2の電流のパルス電圧振幅依存特性を求める工程と、
前記パルス発生器から前記第1のプロービングパッドに前記強誘電体容量素子の強誘電性分極反転が起こるパルス幅より短い第3のパルス幅を有する第3のパルス電圧を印加しながら前記電流計により前記強誘電体容量素子に流れる第3の電流の値を測定する測定操作を前記第3のパルス電圧の振幅を変化させて繰り返し実行することにより、前記第3の電流のパルス電圧振幅依存特性を求める工程と、
前記第1の電流のパルス電圧振幅依存特性および前記第3の電流のパルス電圧振幅依存特性を基に、同一パルス電圧振幅毎に前記第1の電流の値から前記第3の電流の値を差し引いて第4の電流の値を算出することにより、前記第4の電流のパルス電圧振幅依存特性を求める工程と、
前記第2の電流のパルス電圧振幅依存特性および前記第3の電流のパルス電圧振幅依存特性を基に、同一パルス電圧振幅毎に前記第2の電流の値から前記第3の電流の値を差し引いて第5の電流の値を算出することにより、前記第5の電流のパルス電圧振幅依存特性を求める工程と、
前記第4の電流のパルス電圧振幅依存特性を基に、前記第4の電流の値が飽和電流の50%となるパルス電圧振幅を第1の電圧として算出する工程と、
前記第5の電流のパルス電圧振幅依存特性を基に、パルス電圧振幅から前記第1の電圧を差し引いて差分パルス電圧振幅を算出し、前記第5の電流の差分パルス電圧振幅依存特性を求める工程と、
前記第5の電流の差分パルス電圧振幅依存特性を基に、前記第5の電流の値を前記パルス電圧の周波数で割算して前記強誘電体容量素子の分極を算出する工程とを含むことを特徴とする分極評価用強誘電体容量素子の評価方法。
A method for evaluating a ferroelectric capacitor for polarization evaluation, which evaluates the ferroelectric capacitor for polarization evaluation according to claim 1 or 2.
A pulse generator that generates a pulse voltage whose polarity is alternately inverted at a fixed period and is applied to the ferroelectric capacitor and a pulse generator whose pulse width and amplitude can be changed, and an ammeter that measures a current flowing through the ferroelectric capacitor. The process of preparing,
Connecting the pulse generator to a first probing pad and connecting the ammeter to one of the second and third probing pads;
A first pulse width longer than the cycle time of a ferroelectric memory device in which a ferroelectric capacitor having the same configuration as the ferroelectric capacitor is mounted on the first probing pad from the pulse generator. By repeatedly performing a measurement operation of measuring a value of a first current flowing through the ferroelectric capacitor with the ammeter while applying one pulse voltage while changing the amplitude of the first pulse voltage, Obtaining a pulse voltage amplitude dependent characteristic of the first current;
The ammeter applies a second pulse voltage having a second pulse width of 25% to 100% of the cycle time of the ferroelectric memory device to the first probing pad from the pulse generator. By repeatedly performing a measurement operation for measuring the value of the second current flowing through the ferroelectric capacitor element while changing the amplitude of the second pulse voltage, the pulse voltage amplitude dependency of the second current is changed. The process you want,
While applying a third pulse voltage having a third pulse width shorter than the pulse width at which ferroelectric polarization inversion of the ferroelectric capacitance element occurs from the pulse generator to the first probing pad, the ammeter is used. By repeatedly performing a measurement operation for measuring the value of the third current flowing through the ferroelectric capacitor element while changing the amplitude of the third pulse voltage, the pulse voltage amplitude dependency of the third current is changed. The process you want,
The value of the third current is subtracted from the value of the first current for each same pulse voltage amplitude based on the pulse voltage amplitude dependence of the first current and the pulse voltage amplitude dependence of the third current. Calculating the value of the fourth current to obtain a pulse voltage amplitude dependent characteristic of the fourth current;
The value of the third current is subtracted from the value of the second current for each same pulse voltage amplitude based on the pulse voltage amplitude dependence of the second current and the pulse voltage amplitude dependence of the third current. Calculating the value of the fifth current by using the pulse current amplitude characteristic of the fifth current;
Calculating, as the first voltage, a pulse voltage amplitude at which the value of the fourth current becomes 50% of the saturation current, based on the pulse voltage amplitude dependence characteristic of the fourth current;
Calculating a differential pulse voltage amplitude by subtracting the first voltage from the pulse voltage amplitude based on the pulse voltage amplitude dependent characteristic of the fifth current, and obtaining a differential pulse voltage amplitude dependent characteristic of the fifth current; When,
Calculating the polarization of the ferroelectric capacitive element by dividing the value of the fifth current by the frequency of the pulse voltage based on the difference pulse voltage amplitude dependence characteristic of the fifth current. A method for evaluating a ferroelectric capacitor for polarization evaluation, comprising the steps of:
JP2003052767A 2003-02-28 2003-02-28 Ferroelectric capacitor element for polarization evaluation, and its evaluation method Pending JP2004265984A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003052767A JP2004265984A (en) 2003-02-28 2003-02-28 Ferroelectric capacitor element for polarization evaluation, and its evaluation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003052767A JP2004265984A (en) 2003-02-28 2003-02-28 Ferroelectric capacitor element for polarization evaluation, and its evaluation method

Publications (1)

Publication Number Publication Date
JP2004265984A true JP2004265984A (en) 2004-09-24

Family

ID=33117553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003052767A Pending JP2004265984A (en) 2003-02-28 2003-02-28 Ferroelectric capacitor element for polarization evaluation, and its evaluation method

Country Status (1)

Country Link
JP (1) JP2004265984A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173843B2 (en) * 2003-12-22 2007-02-06 Hynix Semiconductor Inc. Serial diode cell and nonvolatile memory device using the same
WO2023022453A1 (en) * 2021-08-18 2023-02-23 성균관대학교산학협력단 Method and apparatus for measuring switching charge of ferroelectric transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173843B2 (en) * 2003-12-22 2007-02-06 Hynix Semiconductor Inc. Serial diode cell and nonvolatile memory device using the same
WO2023022453A1 (en) * 2021-08-18 2023-02-23 성균관대학교산학협력단 Method and apparatus for measuring switching charge of ferroelectric transistor
KR20230026814A (en) * 2021-08-18 2023-02-27 성균관대학교산학협력단 Method and apparatus for measuring switching charge of ferroelectric element
KR102654589B1 (en) * 2021-08-18 2024-04-03 성균관대학교산학협력단 Method and apparatus for measuring switching charge of ferroelectric element

Similar Documents

Publication Publication Date Title
CN109901180A (en) Distance sensing device and its method
US7952343B2 (en) Current measurement circuit and method
CN102522386B (en) Gate-oxidizing-layer interface-trap density-testing structure and testing method
US10866145B2 (en) Thermal sensor including pulse-width modulation output
TWI243912B (en) Automatic transmission line pulse system
US6501283B2 (en) Circuit configuration for measuring the capacitance of structures in an integrated circuit
JP2004289802A (en) Low-pass filter and semiconductor pressure sensor device using the same
US6870373B2 (en) Circuit configuration and method for assessing capacitances in matrices
US20060091933A1 (en) Analog switch having a minimized external flow of leakage current and switched capacitor filter incorporating the analog switch
JP2004265984A (en) Ferroelectric capacitor element for polarization evaluation, and its evaluation method
KR20030095174A (en) Capacitance measurement method
Van Heijningen et al. A design experiment for measurement of the spectral content of substrate noise in mixed-signal integrated circuits
US6377067B1 (en) Testing method for buried strap and deep trench leakage current
US7129712B1 (en) Attofarad capacitance measurement
US20020101252A1 (en) Structure for capacitance measurement
KR101167203B1 (en) Measuring circuit for parasitic capacitance and leakage current of semiconductor device
Jain et al. On-chip threshold voltage variability detector targeting supply of ring oscillator for characterizing local device mismatch
JP2006201006A (en) Transfer impedance evaluation method for piezoelectric thin film
US7046016B2 (en) Potential fixing device, potential fixing method, and capacitance measuring instrument
JP3689838B2 (en) Ferroelectric property evaluation system
JPH0147751B2 (en)
JP3488182B2 (en) Surface shape recognition sensor device
US20040189978A1 (en) Laser probe points
JP4090829B2 (en) Frequency modulation type magnetic field sensor
JP2919312B2 (en) Inspection method for semiconductor device