JP2004264948A - ストレージ制御装置及びその制御方法 - Google Patents
ストレージ制御装置及びその制御方法 Download PDFInfo
- Publication number
- JP2004264948A JP2004264948A JP2003052517A JP2003052517A JP2004264948A JP 2004264948 A JP2004264948 A JP 2004264948A JP 2003052517 A JP2003052517 A JP 2003052517A JP 2003052517 A JP2003052517 A JP 2003052517A JP 2004264948 A JP2004264948 A JP 2004264948A
- Authority
- JP
- Japan
- Prior art keywords
- request
- logical unit
- controller
- host
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0644—Management of space entities, e.g. partitions, extents, pools
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0613—Improving I/O performance in relation to throughput
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
【課題】複数の論理ユニットを連結して、大容量論理ユニットを構築するストレージ制御装置において、複数のコントローラにまたがる論理ユニットの連結を可能とする。
【解決手段】チャネルアダプタ（１０）は、ホスト（３）からの複数の論理ユニット（ＬＵ０，ＬＵ１）を連結した連結論理ユニットＬＵへのＩ／Ｏ要求に対し、複数のコントローラ（２０，３０）の内、連結論理ユニットを構成する一の論理ユニット（ＬＵ０）を担当する一のコントローラ（２０）へＩ／Ｏ要求を送信して、一のコントローラ（２０）でのＩ／Ｏ処理した後、連結論理ユニットを構成する他の論理ユニット（ＬＵ１）を担当する他のコントローラ（３０）へＩ／Ｏ要求を送信し、他のコントローラ（３０）でのＩ／Ｏ処理を継続する。複数のＣＭにまたがるＬＵの連結を、複数のＣＭへのデータ要求処理で可能としたため、ＣＭのコンカネテーションＬＵのＩ／Ｏ処理の負荷を分散できる。又、連結する論理ユニットの選択の自由度が増加し、柔軟性のある大容量ＬＵの構成が可能となる。
【選択図】図１１
【解決手段】チャネルアダプタ（１０）は、ホスト（３）からの複数の論理ユニット（ＬＵ０，ＬＵ１）を連結した連結論理ユニットＬＵへのＩ／Ｏ要求に対し、複数のコントローラ（２０，３０）の内、連結論理ユニットを構成する一の論理ユニット（ＬＵ０）を担当する一のコントローラ（２０）へＩ／Ｏ要求を送信して、一のコントローラ（２０）でのＩ／Ｏ処理した後、連結論理ユニットを構成する他の論理ユニット（ＬＵ１）を担当する他のコントローラ（３０）へＩ／Ｏ要求を送信し、他のコントローラ（３０）でのＩ／Ｏ処理を継続する。複数のＣＭにまたがるＬＵの連結を、複数のＣＭへのデータ要求処理で可能としたため、ＣＭのコンカネテーションＬＵのＩ／Ｏ処理の負荷を分散できる。又、連結する論理ユニットの選択の自由度が増加し、柔軟性のある大容量ＬＵの構成が可能となる。
【選択図】図１１
Description
【０００１】
【発明の属する技術分野】
本発明は、ホストからの論理ユニット単位のアクセス要求に応じて、論理ユニットを構成する物理ストレージ装置を実アクセスするストレージ制御装置及びその方法に関し、特に、複数の論理ユニットを連結して、１つの大きな論理ユニットを構成するストレージ制御装置及びその方法に関する。
【０００２】
【従来の技術】
磁気デイスク、光磁気デイスク、光デイスク等の記憶媒体を利用したストレージ機器では、データ処理装置の要求で、記憶媒体を実アクセスする。データ処理装置が、大容量のデータを使用する場合には、複数のストレージ機器とこれを制御する制御装置とを備えたストレージシステムを利用する。
【０００３】
このようなストレージシステムでは、ホストは、論理ユニット（又は論理ボリューム）という単位で、物理デイスクユニットを認識する。制御装置の能力により、この論理ユニットの容量が制限される。図１２は、従来技術の構成図、図１３は、従来の論理ユニットの連結の説明図である。
【０００４】
図１２に示すように、ホスト１００は、制御装置１１０に接続される。制御装置１１０は、複数（ここでは、４つ）のＣＡ（Ｃｈａｎｎｅｌ Ａｄａｐｔｅｒ）１２０，１２２，１２４，１２６と、複数（ここでは、２つ）のＣＭ（Ｃｅｎｔｒａｌｉｚｅｄ Ｍｏｄｕｌｅ）１２８，１３０を有する。
【０００５】
ＣＡ１２０，１２２，１２４，１２６は、ホスト１００との接続のモジュールであり、ＣＭ１２０，１３０は、キャッシュメモリを含み、デイスクの制御を行う。ＣＭ１２０，１３０は、論理ユニット１４０，１５０を制御する。論理ユニット１４０，１５０は、論理ボリュームを構成する単数又は複数の物理デイスク装置で構成される。
【０００６】
ＣＭ１２０，１３０と論理ユニット１４０，１５０との接続形態は、ＣＭ１２０，１３０のコントローラの能力とキャッシュメモリの大きさに規定される負荷分散を考慮して、１つのＣＭに接続できる最大論理ユニット数（物理デイスク数）に制限を設け、且つ１つの論理ユニットは、複数のＣＭに繋がれない。
【０００７】
即ち、ホストアクセスのレスポンスを向上するため、ＣＭ１２０，１３０に、キャッシュメモリを設けて、自己が分担するデイスク装置のデータの一部と、ホストからのライトデータを格納する。
【０００８】
即ち、ホストからのリードアクセスに対し、対象データが、キャッシュメモリにステージングされていれば、実際に、デイスク装置をアクセスすることなく、キャッシュメモリのデータを読出し、転送する。又、ホストからのライトアクセスに対しては、キャッシュメモリにライトデータを書き込んで、書き込み完了とする。キャッシュメモリライトデータは、処理の空き時間に、対象デイスク装置にライトバックされる。
【０００９】
このように、ホストアクセスの向上のため、キャッシュメモリを設けた場合には、キャッシュメモリのサイズが限られ、且つコントローラの能力も限られているから、１つのＣＭに接続される論理ユニットを制限して、負荷分散する必要がある。
【００１０】
しかしながら、ユーザーによっては、ホストから見た論理ユニットを大容量化する要望がある。このため、従来は、図１３に示すように、１つのＣＭ１２８に接続される複数の論理ユニット１４０，１４２を連結し、１つの大きな論理ユニットＬＵ０と、ホスト１００側に認識させる方法が提供されていた。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来技術では、１つのＣＭ配下では、複数の論理ユニットの連結ができないため、連結された大容量論理ユニットを制御するＣＭの負荷が大きくなるという問題があり、ホストアクセス性能の低下を生じるおそれがある。
【００１２】
又、複数のＣＭを設けたシステムでは、連結できる論理ユニットが１つのＣＭ配下であるという制限を受け、連結できる論理ユニットに制約があり、柔軟性のある大容量論理ユニットの構成が困難である。
【００１３】
従って、本発明の目的は、論理ユニットを連結しても、コントローラの負荷が大きくなることを防止するためのストレージ制御装置及び制御方法を提供することにある。
【００１４】
又、本発明の他の目的は、連結できる論理ユニットの制限を解除し、柔軟性のある大容量論理ユニットを構成するためのストレージ制御装置及びその制御方法を提供することにある。
【００１５】
更に、本発明の他の目的は、論理ユニットを連結しても、ホストアクセス性能の低下を防止するためのストレージ制御装置及びその制御方法を提供することにある。
【００１６】
【課題を解決するための手段】
この目的の達成のため、本発明のストレージ制御装置は、単数又は複数の物理ユニットで構成された論理ユニットのデータを、ホストからの要求でアクセスするストレージ制御装置において、前記ホストとのインターフェースを行うチャネルアダプタと、複数の論理ユニットの個々を担当する複数のコントローラとを有し、前記チャネルアダプタは、前記ホストからの前記複数の論理ユニットを連結した連結論理ユニットへのＩ／Ｏ要求に対し、前記複数のコントローラの内、前記連結論理ユニットを構成する一の論理ユニットを担当する一のコントローラへＩ／Ｏ要求を送信して、前記一のコントローラでのＩ／Ｏ処理した後、前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへＩ／Ｏ要求を送信し、前記他のコントローラでのＩ／Ｏ処理を実行する。
【００１７】
又、本発明のストレージ制御方法は、単数又は複数の物理ユニットで構成された論理ユニットのデータを、ホストからの要求でアクセスするストレージ制御方法において、前記ホストからの複数の論理ユニットを連結した連結論理ユニットへのＩ／Ｏ要求をチャネルアダプタで受信するステップと、前記複数の論理ユニットを担当する複数のコントローラの内、前記連結論理ユニットを構成する一の論理ユニットを担当する一のコントローラへ前記チャネルアダプタからＩ／Ｏ要求を送信して、前記一のコントローラでＩ／Ｏ処理するステップと、前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへ前記チャネルアダプタからＩ／Ｏ要求を送信し、前記他のコントローラでのＩ／Ｏ処理を実行するステップとを有する。
【００１８】
本発明では、複数のコントローラにまたがる論理ユニットの連結を、複数のコントローラへのデータ要求処理で可能としたため、コントローラにおけるコンカネテーションＬＵのＩ／Ｏ処理の負荷を分散できる。即ち、コントローラの性能やキャッシュメモリのサイズを大きくすることなく、論理ユニットの連結が可能となる。又、連結する論理ユニットの選択の自由度が増加し、柔軟性のある大容量ＬＵの構成が可能となり、ユーザーの便宜性を向上できる。
【００１９】
又、本発明では、好ましくは、前記一のコントローラは、前記Ｉ／Ｏ処理後、前記チャネルアダプタに、前記Ｉ／Ｏ要求が前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへまたがるＩ／Ｏ要求であるかを判定し、前記チャネルアダプタに応答する。
【００２０】
この形態では、コントローラが、連結論理ユニットを構成する他の論理ユニットの他のコントローラへまたがるＩ／Ｏ要求であるかを判定するため、チャネルアダプタの負担を軽減でき、ホストを待たせることがないＩ／Ｏ要求の受け付けが可能となる。
【００２１】
又、本発明では、好ましくは、前記各コントローラは、各論理ユニットのＬＢＡ範囲を格納するテーブルを有し、前記Ｉ／Ｏ要求の要求ＬＢＡ範囲で、前記テーブルを参照して、前記Ｉ／Ｏ要求が前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへまたがるＩ／Ｏ要求であるかを判定するため、テーブル参照で容易に、またがるＩ／Ｏ要求かを判定できる。
【００２２】
又、本発明では、好ましくは、前記チャネルアダプタは、前記一のコントローラからの前記他のコントローラへまたがるＩ／Ｏ要求であるとの応答に応じ、前記他のコントローラへ前記Ｉ／Ｏ要求を送信することにより、メッセージ応答で容易に、コントローラ間にまたがるＩ／Ｏ処理を実行できる。
【００２３】
更に、本発明では、好ましくは、前記チャネルアダプタは、各論理ユニットに対応する前記コントローラと、前記各論理ユニットのＬＢＡ範囲と、前記連結論理ユニットを構成する論理ユニットとを格納するテーブルを有し、前記ホストからのＩ／Ｏ要求に対し、対応する前記論理ユニットのコントローラを選択する。このため、チャネルアダプタで、容易に、ホストのＩ／Ｏ要求に対応する論理ユニットのコントローラを選択できる。
【００２４】
更に、本発明では、好ましくは、前記各コントローラは、担当する前記論理ユニットのデータの一部を格納するキャッシュメモリと、前記Ｉ／Ｏ要求に応じて、前記キャッシュメモリを使用して、Ｉ／Ｏ処理する処理部とを有する。これにより、コントローラ間にまたがるＩ／Ｏ要求でも、高速にＩ／Ｏ処理できる。
【００２５】
更に、本発明では、好ましくは、前記チャネルアダプタは、前記複数のコントローラへ接続するための複数のチャネルアダプタからなることにより、複数のホストのコンカテネーションＬＵアクセスが可能となる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を、ストレージシステム、Ｉ／Ｏ処理、他の実施の形態の順で説明する。
【００２７】
［ストレージシステム］
図１は、本発明の一実施の形態のストレージシステムの構成図であり、図２は、そのＣＡの制御テーブルの構成図、図３は、そのＣＭの制御テーブルの構成図である。図１は、磁気デイスクを使用したＲＡＩＤ（Ｒｅｄｕｎｄａｎｔ Ａｒｒａｙｓ ｏｆ Ｉｎｅｘｐｅｎｓｉｖｅ Ｄｉｓｋ）システムを示す。図１に示すように、ストレージシステムは、ホスト３に接続されるストレージ制御装置（ファイル制御装置）１と、ストレージ制御装置１に接続された多数の磁気デイスク装置２とからなる。
【００２８】
ストレージ制御装置１は、複数のＣＡ（Ｃｈａｎｎｅｌ Ａｄａｐｔｅｒ）１０、１１、…、１ｎと、複数のＣＭ（Ｃｅｎｔｒａｌｉｚｅｄ Ｍｏｄｕｌｅ）２０、３０と、複数のＤＡ（Ｄｅｖｉｃｅ Ａｄａｐｔｅｒ）４０、…４ｎとのファンクションモジュールによって構成されている。
【００２９】
ＣＡ（Ｃｈａｎｎｅｌ Ａｄａｐｔｅｒ）１０、１１、…、１ｎは、ホスト３を結ぶホスト・インタフェースの制御をつかさどる回路であり、ファイバーチャネル回路（ＦＣ）と、ＣＰＵ５２と、制御テーブル５０（図２で後述する）とを有する。ＤＡ（Ｄｅｖｉｃｅ Ａｄａｐｔｅｒ）４０、…、４ｎは、デイスクデバイス２を制御するため、デイスクデバイスとコマンド、データのやり取りを行う回路であり、例えば、ファイバーチャネル回路（ＦＣ）やＤＭＡ回路等で構成される。
【００３０】
ＣＭ（Ｃｅｎｔｒａｌｉｚｅｄ Ｍｏｄｕｌｅ）２０、３０は、ＣＰＵ２２，３２と、キャッシュメモリ２４，３４と、制御テーブル２６、３６（図３で後述する）とを有する。ＣＰＵ２２，３２は、ファイルアクセスプログラム（リード／ライトプログラム）、ＲＡＩＤ管理プログラム等を実行し、リード／ライト処理、ＲＡＩＤ管理処理等を実行する。
【００３１】
ＣＭ２０は、論理ユニットＬＵ０のデイスク装置２を担当し、ＣＭ３０は、論理ユニットＬＵｎのデイスク装置２を担当する。図１では、各論理ユニットＬＵ０，ＬＵｎにおいて、デイスク装置２が、例えば、ＲＡＩＤ５の構成を有する。キャッシュメモリ２４，３４は、各々、担当するデイスク装置のデータの一部を格納し、ホストからのライトデータを格納する。
【００３２】
ＣＰＵ２２は、ＣＡ１０，１１，…，１ｎを介しホスト３からのリード要求を受けて、キャッシュメモリ２４を参照し、物理デイスクへのアクセスが必要かを判定し、必要であれば、デイスクアクセス要求をＤＡ４０に要求する。又、ＣＰＵ２２は、ホスト３からのライト要求を受けて、ライトデータをキャッシュメモリ２４に書込み、且つ内部でスケジュールされるライトバック等をＤＡ４０に要求する。
【００３３】
同様に、ＣＭ３０でも、ＣＰＵ３２は、ＣＡ１０，１１，…，１ｎを介しホスト３からのリード要求を受けて、キャッシュメモリ３４を参照し、物理デイスクへのアクセスが必要かを判定し、必要であれば、デイスクアクセス要求をＤＡ４ｎに要求する。又、ＣＰＵ３２は、ホスト３からのライト要求を受けて、ライトデータをキャッシュメモリ３４に書込み、且つ内部でスケジュールされるライトバック等をＤＡ４ｎに要求する。
【００３４】
ＣＡ１０，１１，…、１ｎには、図２で示す制御テーブル５０が設けられている。図２において、Ｈｏｓｔ ＬＵ Ｎｕｍｂｅｒは、ホスト３が認識するホスト論理ユニット番号と、Ｃｏｎｃａｔｅｎａｔｉｏｎ ＬＵ Ｎｕｍｂｅｒは、連結された論理ユニット番号と、ＬＵ Ｎｕｍｂｅｒは、論理ユニット番号、ＣＭ Ｎｕｍｂｅｒは、論理ユニットを担当するＣＭ機番、Ｓｔａｒｔ ＬＢＡは、論理ユニット番号の論理ユニットの開始ＬＢＡ（論理ブロックアドレス）、Ｅｎｄ ＬＢＡは、論理ユニット番号の論理ユニットの終了ＬＢＡ（論理ブロックアドレス）である。
【００３５】
即ち、ＣＡ１０の制御テーブル５０は、ホスト３の認識する論理ユニット番号と、これに対応するストレージシステムの認識する論理ユニット番号と、これを担当するＣＭ機番、ストレージシステムの論理ユニットを連結し、１つのホストの論理ユニットに定義する連結論理ユニット番号と、ストレージシステムの各論理ユニットの記憶空間（開始、終了論理ブロックアドレス）を格納する。
【００３６】
次に、ＣＭ２０，３０には、図３で示す制御テーブル２６（３６）が設けられている。制御テーブル２６（３６）は、ストレージシステムの認識する論理ユニット番号ＬＵ Ｎｕｍｂｅｒと、これを担当するＣＭ機番ＣＭ Ｎｕｍｂｅｒ、ストレージシステムの論理ユニットを連結し、１つのホストの論理ユニットに定義する連結論理ユニット番号Ｃｏｎｃａｔｅｎａｔｉｏｎ ＬＵ Ｎｕｍｂｅｒと、ストレージシステムの各論理ユニットの記憶空間（開始、終了論理ブロックアドレス）Ｓｔａｒｔ ＬＢＡ， Ｅｎｄ ＬＢＡを格納する。
【００３７】
［Ｉ／Ｏ処理］
次に、前述の制御テーブル５０，２６（３６）を使用した、ＣＡ１０，…、１ｎ，ＣＭ２０（３０）のＩ／Ｏ処理を説明する。図４は、ＣＡのホスト要求受け付け処理フロー図、図５は、ＣＭのデータアロケーション処理フロー図、図６は、ＣＡのデータ転送処理フロー図、図８は、ＣＡのＩ／Ｏコンカテネーション処理フロー図である。図９乃至図１１は、そのＩ／Ｏ処理フロー図である。
【００３８】
先ず、図４により、ＣＡのホスト受け付け処理を説明する。
【００３９】
（Ｓ１０）ＣＡ１０は、ホスト３からリード又はライトＩ／Ｏ要求を受ける。
【００４０】
（Ｓ１２）ＣＡ１０のＣＰＵ５２は、ＣＡ制御テーブル５０（図２）を使用し、ホスト要求ＬＵ Ｎｕｍｂｅｒから、Ｃｏｎｃａｔｅｎａｔｉｏｎ ＬＵ Ｎｕｍｂｅｒを求める。
【００４１】
（Ｓ１４）ＣＡ１０のＣＰＵ５２は、ＣＡ制御テーブル５０（図２）を使用し、ホスト要求ＬＢＡから担当ＣＭ Ｎｕｍｂｅｒを求める。
【００４２】
（Ｓ１６）ＣＡ１０は、担当ＣＭに対し、データ要求メッセージの送信を行う。このデータ要求メッセージには、前述のＣｏｎｃａｔｅｎａｔｉｏｎ ＬＵ Ｎｕｍｂｅｒ、Ｉ／Ｏ要求ＬＢＡ（開始ＬＢＡ），Ｉ／Ｏ要求範囲が含まれる。そして、終了する。
【００４３】
次に、図５により、ＣＭのデータアロケーション処理を説明する。
【００４４】
（Ｓ２０）ＣＭ２０は、ＣＡ１０からデータ要求メッセージを受ける。
【００４５】
（Ｓ２２）ＣＭ２０のＣＰＵ２２は、キャッシュメモリ２４の管理情報を使用し、ホスト要求データが存在するかをチエックする。
【００４６】
（Ｓ２４）ＣＭ２０のＣＰＵ２２は、要求データがキャッシュメモリ２４に存在する場合には、ステップＳ２６に進む。一方、ＣＰＵ２２は、要求データがキャッシュメモリ２４に存在しない場合には、ミスヒット処理を行う。即ち、ＤＡ４０を介し対象論理デイスクを構成する物理デイスク２からデータをキャッシュメモリ２４にステージングする。
【００４７】
（Ｓ２６）このように、要求データが、キャッシュメモリ２４にアロケーションされると、ＣＭ２０は、要求元ＣＡ１０に対し、データアロケーション応答を返す。このデータアロケーション応答には、データ格納キャッシュアドレスが含まれる。そして、終了する。
【００４８】
次に、図６により、ＣＡのデータ転送処理を説明する。
【００４９】
（Ｓ３０）ＣＡ１０は、ＣＭ２０からデータアロケーション応答を受ける。
【００５０】
（Ｓ３２）ＣＡ１０のＣＰＵ５２は、ＣＭ２０のキャッシュメモリ２４を前述のデータ格納アドレスで、ＤＭＡ制御し、アロケーションされたデータを、ホスト３に転送する。
【００５１】
（Ｓ３４）ＣＡ１０のＣＰＵ５２は、アロケーション通知されたデータの転送が終了すると、ＣＭ２０に対して、データ転送完了メッセージを送信する。そして、終了する。
【００５２】
次に、図７により、ＣＭのデータ転送完了メッセージ処理を説明する。
【００５３】
（Ｓ４０）ＣＭ２０は、ＣＡ１０からデータ転送完了メッセージを受ける。
【００５４】
（Ｓ４２）ＣＭ２０のＣＰＵ２２は、ＣＭ制御テーブル２６（図３）を参照し、図５のステップＳ３０で受信したデータ要求メッセージ中のＩ／Ｏ要求ＬＢＡとＩ／Ｏ要求範囲と、コンカテネーションＬＵ番号から複数のＣＭでまたがったＩ／Ｏ要求かをチエックする。
【００５５】
（Ｓ４４）ＣＭ２０のＣＰＵ２２は、複数ＣＭでまたがったＩ／Ｏ要求でない場合には、コンカテネーションフラグを‘ＯＦＦ｀する。一方、ＣＰＵ２２は、複数ＣＭでまたがったＩ／Ｏ要求であると判定すると、コンカテネーションフラグを’ＯＮ’する。そして、ＣＰＵ２２は、ＣＭ制御テーブル２６（図３）を参照し、そのコンカテネーションＬＵにおいて、連結しているＣＭ機番を求める。
【００５６】
（Ｓ４６）このようなチエックの終了後に、ＣＭ２０は、要求発行元ＣＡ１０に対し、Ｉ／Ｏコンカテネーションメッセージを送信する。このＩ／Ｏコンカテネーションメッセージには、前述のコンカテネーションフラグと、連結したＣＭ機番が含まれる。そして、終了する。
【００５７】
次に、図８により、ＣＡのＩ／Ｏコンカテネーション処理を説明する。
【００５８】
（Ｓ５０）ＣＡ１０は、ＣＭ２０からＩ／Ｏコンカテネーションメッセージを受ける。
【００５９】
（Ｓ５２）ＣＡ１０のＣＰＵ５２は、Ｉ／Ｏコンカテネーションメッセージ中のコンカテネーションフラグが‘ＯＮ’かを判定する。このフラグがＯＮでなければ、ＣＡ１０は、Ｉ／Ｏ処理完了のステータスを、ホスト３に応答する。そして、終了する。
【００６０】
（Ｓ５４）一方、コンカテネーションフラグがＯＮである時には、Ｉ／Ｏコンカテネーションメッセージ中の連結ＣＭ機番のＣＭに対し、再度データ要求メッセージを送信する。そして、終了する。
【００６１】
このデータ要求メッセージを受けたＣＭは、図５の処理を行い、ＣＡ１０は、図６の処理を行い、ＣＭは、図７の処理を行い、ＣＡは、図８の処理を行う。
【００６２】
図９乃至図１１で、このＩ／Ｏ処理の具体例を説明する。図９乃至図１１では、論理ユニットＬＵ０とＬＵ１とを連結して、コンカテネーションＬＵ０を構成しているものとする。
【００６３】
図９に示すように、ホスト３からコンカテネーションＬＵ０の内、論理ユニットＬＵ０に相当するＬＢＡ（論理ブロックアドレス）範囲へのＩ／Ｏアクセスの指定があると、ＣＡ１１は、ＣＡ制御テーブル５０を参照し、Ｉ／Ｏ開始ＬＢＡから担当論理ユニットＬＵ０を求め、更に、求めたＬＵ０より担当ＣＭ２０を求める。ＣＡ１１は、該当ＣＭ２０に対して、Ｉ／Ｏデータ要求を行う。
【００６４】
又、図１０に示すように、ホスト３からコンカテネーションＬＵ０の内、論理ユニットＬＵ１に相当するＬＢＡ（論理ブロックアドレス）範囲へのＩ／Ｏアクセスの指定があると、ＣＡ１１は、ＣＡ制御テーブル５０を参照し、Ｉ／Ｏ開始ＬＢＡから担当論理ユニットＬＵ１を求め、更に、求めたＬＵ１より担当ＣＭ３０を求める。ＣＡ１１は、該当ＣＭ３０に対して、Ｉ／Ｏデータ要求を行う。
【００６５】
更に、図１１に示すように、ホスト３からコンカテネーションＬＵ０の内、論理ユニットＬＵ０及びＬＵ１にまたがったＬＢＡ（論理ブロックアドレス）範囲へのＩ／Ｏアクセスの指定があると、ＣＡ１１は、ＣＡ制御テーブル５０を参照し、Ｉ／Ｏ開始ＬＢＡから担当論理ユニットＬＵ０を求め、更に、求めたＬＵ０より担当ＣＭ２０を求める。ＣＡ１１は、該当ＣＭ２０に対して、Ｉ／Ｏデータ要求を行う。
【００６６】
次に、ＣＭ２０は、Ｉ／Ｏ処理終了後、ＣＭ２０は、ＣＭ制御テーブル２６を参照して、別のＬＵにおいても、処理を継続させる必要があることを認識して、これをメッセージとして、ＣＡ１１に通知する。このメッセージ上には、どのＣＭに対して処理を継続させればよいかの情報を含む（ここでは、ＣＭ３０）。ＣＡ１１は、通知されたメッセージにより、ＣＭ３０に対して、Ｉ／Ｏデータ要求を行う。
【００６７】
このように、複数のＣＭにまたがるＬＵの連結を、複数のＣＭへのデータ要求処理で可能としたため、第１に、図９及び図１１に示すように、ＣＭのコンカネテーションＬＵのＩ／Ｏ処理の負荷を分散できる。即ち、ＣＭのコントローラの性能やキャッシュメモリのサイズを大きくすることなく、論理ユニットの連結が可能となる。
【００６８】
又、連結する論理ユニットの選択の自由度が増加し、柔軟性のある大容量ＬＵの構成が可能となり、ユーザーの便宜性を向上できる。
【００６９】
更に、この実施の形態では、制御テーブルと、ＣＭのデータ転送完了メッセージ処理を追加するだけで、実現でき、容易に且つ性能をそれほど低下することなく実現できる。又、メッセージという簡単な方法で実現できる。
【００７０】
［他の実施の形態］
前述の実施の形態では、Ｉ／Ｏ要求をリードアクセスで説明したが、ライトアクセスも同様の処理で実行できる。又、前述の実施の形態では、図１のような冗長構成のＲＡＩＤで説明したが、これ以外の冗長構成のストレージシステムに適用できる。更に、物理デイスクは、磁気デイスク、光デイスク、光磁気デイスク等、各種のストレージデバイスを適用できる。
【００７１】
更に、コンカテネーションＬＵを１つで説明したが、図２、図３の制御テーブルに示すように、複数のコンカテネーションＬＵにも適用できる。同様に、ＣＭで、コンカネテーションの判断を行っているが、ＣＡで、コンカネテーションの判定を行っても良い。
【００７２】
以上、本発明を実施の形態により説明したが、本発明の趣旨の範囲内において、本発明は、種々の変形が可能であり、本発明の範囲からこれらを排除するものではない。
【００７３】
（付記１）単数又は複数の物理ユニットで構成された論理ユニットのデータを、ホストからの要求でアクセスするストレージ制御装置において、前記ホストとのインターフェースを行うチャネルアダプタと、複数の論理ユニットの個々を担当する複数のコントローラとを有し、前記チャネルアダプタは、前記ホストからの前記複数の論理ユニットを連結した連結論理ユニットへのＩ／Ｏ要求に対し、前記複数のコントローラの内、前記連結論理ユニットを構成する一の論理ユニットを担当する一のコントローラへＩ／Ｏ要求を送信して、前記一のコントローラでのＩ／Ｏ処理した後、前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへＩ／Ｏ要求を送信し、前記他のコントローラでのＩ／Ｏ処理を実行することを特徴とするストレージ制御装置。
【００７４】
（付記２）前記一のコントローラは、前記Ｉ／Ｏ処理後、前記チャネルアダプタに、前記Ｉ／Ｏ要求が前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへまたがるＩ／Ｏ要求であるかを判定し、前記チャネルアダプタに応答することを特徴とする付記１のストレージ制御装置。
【００７５】
（付記３）前記各コントローラは、各論理ユニットのＬＢＡ範囲を格納するテーブルを有し、前記Ｉ／Ｏ要求の要求ＬＢＡ範囲で、前記テーブルを参照して、前記Ｉ／Ｏ要求が前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへまたがるＩ／Ｏ要求であるかを判定することを特徴とする付記２のストレージ制御装置。
【００７６】
（付記４）前記チャネルアダプタは、前記一のコントローラからの前記他のコントローラへまたがるＩ／Ｏ要求であるとの応答に応じ、前記他のコントローラへ前記Ｉ／Ｏ要求を送信することを特徴とする付記２のストレージ制御装置。
【００７７】
（付記５）前記チャネルアダプタは、各論理ユニットに対応する前記コントローラと、前記各論理ユニットのＬＢＡ範囲と、前記連結論理ユニットを構成する論理ユニットとを格納するテーブルを有し、前記ホストからのＩ／Ｏ要求に対し、対応する前記論理ユニットのコントローラを選択することを特徴とする付記１のストレージ制御装置。
【００７８】
（付記６）前記各コントローラは、担当する前記論理ユニットのデータの一部を格納するキャッシュメモリと、前記Ｉ／Ｏ要求に応じて、前記キャッシュメモリを使用して、Ｉ／Ｏ処理する処理部とを有することを特徴とする付記１のストレージ制御装置。
【００７９】
（付記７）前記チャネルアダプタは、前記複数のコントローラへ接続するための複数のチャネルアダプタからなることを特徴とする付記１のストレージ制御装置。
【００８０】
（付記８）単数又は複数の物理ユニットで構成された論理ユニットのデータを、ホストからの要求でアクセスするストレージ制御方法において、前記ホストからの複数の論理ユニットを連結した連結論理ユニットへのＩ／Ｏ要求をチャネルアダプタで受信するステップと、前記複数の論理ユニットを担当する複数のコントローラの内、前記連結論理ユニットを構成する一の論理ユニットを担当する一のコントローラへ前記チャネルアダプタからＩ／Ｏ要求を送信して、前記一のコントローラでＩ／Ｏ処理するステップと、前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへ前記チャネルアダプタからＩ／Ｏ要求を送信し、前記他のコントローラでのＩ／Ｏ処理を実行するステップとを有することを特徴とするストレージ制御方法。
【００８１】
（付記９）前記一のコントローラは、前記Ｉ／Ｏ処理後、前記チャネルアダプタに、前記Ｉ／Ｏ要求が前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへまたがるＩ／Ｏ要求であるかを判定し、前記チャネルアダプタに応答するステップを更に有することを特徴とする付記８のストレージ制御方法。
【００８２】
（付記１０）応答ステップは、前記コントローラが、各論理ユニットのＬＢＡ範囲を格納するテーブルを、前記Ｉ／Ｏ要求の要求ＬＢＡ範囲で参照して、前記Ｉ／Ｏ要求が前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへまたがるＩ／Ｏ要求であるかを判定するステップを有することを特徴とする付記９のストレージ制御方法。
【００８３】
（付記１１）前記他のコントローラでＩ／Ｏ処理を実行するステップは、前記チャネルアダプタが、前記一のコントローラからの前記他のコントローラへまたがるＩ／Ｏ要求であるとの応答に応じ、前記他のコントローラへ前記Ｉ／Ｏ要求を送信するステップからなることを特徴とする付記９のストレージ制御方法。
【００８４】
（付記１２）前記受信ステップは、前記チャネルアダプタが、各論理ユニットに対応する前記コントローラと、前記各論理ユニットのＬＢＡ範囲と、前記連結論理ユニットを構成する論理ユニットとを格納するテーブルを参照し、前記ホストからのＩ／Ｏ要求に対し、対応する前記論理ユニットのコントローラを選択するステップを有することを特徴とする付記８のストレージ制御方法。
【００８５】
（付記１３）前記Ｉ／Ｏ要求に対するＩ／Ｏ処理ステップは、担当する前記論理ユニットのデータの一部を格納するキャッシュメモリを、前記Ｉ／Ｏ要求に応じて、使用して、Ｉ／Ｏ処理するステップからなることを特徴とする付記８のストレージ制御方法。
【００８６】
（付記１４）前記受信ステップは、前記複数のコントローラへ接続するための複数のチャネルアダプタのいずれかが、前記ホストからのＩ／Ｏ要求を受信するステップからなることを特徴とする付記８のストレージ制御方法。
【００８７】
【発明の効果】
このように、本発明では、複数のＣＭにまたがるＬＵの連結を、複数のＣＭへのデータ要求処理で可能としたため、ＣＭのコンカネテーションＬＵのＩ／Ｏ処理の負荷を分散できる。即ち、ＣＭのコントローラの性能やキャッシュメモリのサイズを大きくすることなく、論理ユニットの連結が可能となる。
【００８８】
又、連結する論理ユニットの選択の自由度が増加し、柔軟性のある大容量ＬＵの構成が可能となり、ユーザーの便宜性を向上できる。コントローラ自体の性能を向上できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のストレージシステムの構成図である。
【図２】図１のＣＡ制御テーブルの構成図である。
【図３】図１のＣＭ制御テーブルの構成図である。
【図４】本発明の一実施の形態のＣＡのホスト要求受け付け処理フロー図である。
【図５】本発明の一実施の形態のＣＭデータアロケーション処理フロー図である。
【図６】本発明の一実施の形態のＣＡのデータ転送処理フロー図である。
【図７】本発明の一実施の形態のＣＭデータ転送完了メッセージ処理フロー図である。
【図８】本発明の一実施の形態のＣＡのＩ／Ｏコンカテネーション処理フロー図である。
【図９】図１のシステムの連結論理ユニットの論理ユニットアクセス動作説明図である。
【図１０】図１のシステムの連結論理ユニットの他の論理ユニットアクセス動作説明図である。
【図１１】図１のシステムの連結論理ユニットのコントローラ間にまたがる複数の論理ユニットアクセスの動作説明図である。
【図１２】従来技術の構成図である。
【図１３】従来技術のコンカテネーションＬＵの説明図である。
【符号の説明】
１ ストレージ制御装置
２ ストレージ機器（物理ユニット）
３ ホスト
１１、…、１ｎ チャネルアダプタ
４０、…、４ｎ デバイスアダプター
２０，３０ ＣＭ（コントローラ）
２２、３４ ＣＰＵ
２４，３４ キャッシュメモリ
２６，３６ ＣＭ制御テーブル
５０ ＣＡ制御テーブル
５２ ＣＰＵ
ＬＵ０，ＬＵ１ 論理ユニット
ＬＵ コンカテネーション論理ユニット
【発明の属する技術分野】
本発明は、ホストからの論理ユニット単位のアクセス要求に応じて、論理ユニットを構成する物理ストレージ装置を実アクセスするストレージ制御装置及びその方法に関し、特に、複数の論理ユニットを連結して、１つの大きな論理ユニットを構成するストレージ制御装置及びその方法に関する。
【０００２】
【従来の技術】
磁気デイスク、光磁気デイスク、光デイスク等の記憶媒体を利用したストレージ機器では、データ処理装置の要求で、記憶媒体を実アクセスする。データ処理装置が、大容量のデータを使用する場合には、複数のストレージ機器とこれを制御する制御装置とを備えたストレージシステムを利用する。
【０００３】
このようなストレージシステムでは、ホストは、論理ユニット（又は論理ボリューム）という単位で、物理デイスクユニットを認識する。制御装置の能力により、この論理ユニットの容量が制限される。図１２は、従来技術の構成図、図１３は、従来の論理ユニットの連結の説明図である。
【０００４】
図１２に示すように、ホスト１００は、制御装置１１０に接続される。制御装置１１０は、複数（ここでは、４つ）のＣＡ（Ｃｈａｎｎｅｌ Ａｄａｐｔｅｒ）１２０，１２２，１２４，１２６と、複数（ここでは、２つ）のＣＭ（Ｃｅｎｔｒａｌｉｚｅｄ Ｍｏｄｕｌｅ）１２８，１３０を有する。
【０００５】
ＣＡ１２０，１２２，１２４，１２６は、ホスト１００との接続のモジュールであり、ＣＭ１２０，１３０は、キャッシュメモリを含み、デイスクの制御を行う。ＣＭ１２０，１３０は、論理ユニット１４０，１５０を制御する。論理ユニット１４０，１５０は、論理ボリュームを構成する単数又は複数の物理デイスク装置で構成される。
【０００６】
ＣＭ１２０，１３０と論理ユニット１４０，１５０との接続形態は、ＣＭ１２０，１３０のコントローラの能力とキャッシュメモリの大きさに規定される負荷分散を考慮して、１つのＣＭに接続できる最大論理ユニット数（物理デイスク数）に制限を設け、且つ１つの論理ユニットは、複数のＣＭに繋がれない。
【０００７】
即ち、ホストアクセスのレスポンスを向上するため、ＣＭ１２０，１３０に、キャッシュメモリを設けて、自己が分担するデイスク装置のデータの一部と、ホストからのライトデータを格納する。
【０００８】
即ち、ホストからのリードアクセスに対し、対象データが、キャッシュメモリにステージングされていれば、実際に、デイスク装置をアクセスすることなく、キャッシュメモリのデータを読出し、転送する。又、ホストからのライトアクセスに対しては、キャッシュメモリにライトデータを書き込んで、書き込み完了とする。キャッシュメモリライトデータは、処理の空き時間に、対象デイスク装置にライトバックされる。
【０００９】
このように、ホストアクセスの向上のため、キャッシュメモリを設けた場合には、キャッシュメモリのサイズが限られ、且つコントローラの能力も限られているから、１つのＣＭに接続される論理ユニットを制限して、負荷分散する必要がある。
【００１０】
しかしながら、ユーザーによっては、ホストから見た論理ユニットを大容量化する要望がある。このため、従来は、図１３に示すように、１つのＣＭ１２８に接続される複数の論理ユニット１４０，１４２を連結し、１つの大きな論理ユニットＬＵ０と、ホスト１００側に認識させる方法が提供されていた。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来技術では、１つのＣＭ配下では、複数の論理ユニットの連結ができないため、連結された大容量論理ユニットを制御するＣＭの負荷が大きくなるという問題があり、ホストアクセス性能の低下を生じるおそれがある。
【００１２】
又、複数のＣＭを設けたシステムでは、連結できる論理ユニットが１つのＣＭ配下であるという制限を受け、連結できる論理ユニットに制約があり、柔軟性のある大容量論理ユニットの構成が困難である。
【００１３】
従って、本発明の目的は、論理ユニットを連結しても、コントローラの負荷が大きくなることを防止するためのストレージ制御装置及び制御方法を提供することにある。
【００１４】
又、本発明の他の目的は、連結できる論理ユニットの制限を解除し、柔軟性のある大容量論理ユニットを構成するためのストレージ制御装置及びその制御方法を提供することにある。
【００１５】
更に、本発明の他の目的は、論理ユニットを連結しても、ホストアクセス性能の低下を防止するためのストレージ制御装置及びその制御方法を提供することにある。
【００１６】
【課題を解決するための手段】
この目的の達成のため、本発明のストレージ制御装置は、単数又は複数の物理ユニットで構成された論理ユニットのデータを、ホストからの要求でアクセスするストレージ制御装置において、前記ホストとのインターフェースを行うチャネルアダプタと、複数の論理ユニットの個々を担当する複数のコントローラとを有し、前記チャネルアダプタは、前記ホストからの前記複数の論理ユニットを連結した連結論理ユニットへのＩ／Ｏ要求に対し、前記複数のコントローラの内、前記連結論理ユニットを構成する一の論理ユニットを担当する一のコントローラへＩ／Ｏ要求を送信して、前記一のコントローラでのＩ／Ｏ処理した後、前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへＩ／Ｏ要求を送信し、前記他のコントローラでのＩ／Ｏ処理を実行する。
【００１７】
又、本発明のストレージ制御方法は、単数又は複数の物理ユニットで構成された論理ユニットのデータを、ホストからの要求でアクセスするストレージ制御方法において、前記ホストからの複数の論理ユニットを連結した連結論理ユニットへのＩ／Ｏ要求をチャネルアダプタで受信するステップと、前記複数の論理ユニットを担当する複数のコントローラの内、前記連結論理ユニットを構成する一の論理ユニットを担当する一のコントローラへ前記チャネルアダプタからＩ／Ｏ要求を送信して、前記一のコントローラでＩ／Ｏ処理するステップと、前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへ前記チャネルアダプタからＩ／Ｏ要求を送信し、前記他のコントローラでのＩ／Ｏ処理を実行するステップとを有する。
【００１８】
本発明では、複数のコントローラにまたがる論理ユニットの連結を、複数のコントローラへのデータ要求処理で可能としたため、コントローラにおけるコンカネテーションＬＵのＩ／Ｏ処理の負荷を分散できる。即ち、コントローラの性能やキャッシュメモリのサイズを大きくすることなく、論理ユニットの連結が可能となる。又、連結する論理ユニットの選択の自由度が増加し、柔軟性のある大容量ＬＵの構成が可能となり、ユーザーの便宜性を向上できる。
【００１９】
又、本発明では、好ましくは、前記一のコントローラは、前記Ｉ／Ｏ処理後、前記チャネルアダプタに、前記Ｉ／Ｏ要求が前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへまたがるＩ／Ｏ要求であるかを判定し、前記チャネルアダプタに応答する。
【００２０】
この形態では、コントローラが、連結論理ユニットを構成する他の論理ユニットの他のコントローラへまたがるＩ／Ｏ要求であるかを判定するため、チャネルアダプタの負担を軽減でき、ホストを待たせることがないＩ／Ｏ要求の受け付けが可能となる。
【００２１】
又、本発明では、好ましくは、前記各コントローラは、各論理ユニットのＬＢＡ範囲を格納するテーブルを有し、前記Ｉ／Ｏ要求の要求ＬＢＡ範囲で、前記テーブルを参照して、前記Ｉ／Ｏ要求が前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへまたがるＩ／Ｏ要求であるかを判定するため、テーブル参照で容易に、またがるＩ／Ｏ要求かを判定できる。
【００２２】
又、本発明では、好ましくは、前記チャネルアダプタは、前記一のコントローラからの前記他のコントローラへまたがるＩ／Ｏ要求であるとの応答に応じ、前記他のコントローラへ前記Ｉ／Ｏ要求を送信することにより、メッセージ応答で容易に、コントローラ間にまたがるＩ／Ｏ処理を実行できる。
【００２３】
更に、本発明では、好ましくは、前記チャネルアダプタは、各論理ユニットに対応する前記コントローラと、前記各論理ユニットのＬＢＡ範囲と、前記連結論理ユニットを構成する論理ユニットとを格納するテーブルを有し、前記ホストからのＩ／Ｏ要求に対し、対応する前記論理ユニットのコントローラを選択する。このため、チャネルアダプタで、容易に、ホストのＩ／Ｏ要求に対応する論理ユニットのコントローラを選択できる。
【００２４】
更に、本発明では、好ましくは、前記各コントローラは、担当する前記論理ユニットのデータの一部を格納するキャッシュメモリと、前記Ｉ／Ｏ要求に応じて、前記キャッシュメモリを使用して、Ｉ／Ｏ処理する処理部とを有する。これにより、コントローラ間にまたがるＩ／Ｏ要求でも、高速にＩ／Ｏ処理できる。
【００２５】
更に、本発明では、好ましくは、前記チャネルアダプタは、前記複数のコントローラへ接続するための複数のチャネルアダプタからなることにより、複数のホストのコンカテネーションＬＵアクセスが可能となる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を、ストレージシステム、Ｉ／Ｏ処理、他の実施の形態の順で説明する。
【００２７】
［ストレージシステム］
図１は、本発明の一実施の形態のストレージシステムの構成図であり、図２は、そのＣＡの制御テーブルの構成図、図３は、そのＣＭの制御テーブルの構成図である。図１は、磁気デイスクを使用したＲＡＩＤ（Ｒｅｄｕｎｄａｎｔ Ａｒｒａｙｓ ｏｆ Ｉｎｅｘｐｅｎｓｉｖｅ Ｄｉｓｋ）システムを示す。図１に示すように、ストレージシステムは、ホスト３に接続されるストレージ制御装置（ファイル制御装置）１と、ストレージ制御装置１に接続された多数の磁気デイスク装置２とからなる。
【００２８】
ストレージ制御装置１は、複数のＣＡ（Ｃｈａｎｎｅｌ Ａｄａｐｔｅｒ）１０、１１、…、１ｎと、複数のＣＭ（Ｃｅｎｔｒａｌｉｚｅｄ Ｍｏｄｕｌｅ）２０、３０と、複数のＤＡ（Ｄｅｖｉｃｅ Ａｄａｐｔｅｒ）４０、…４ｎとのファンクションモジュールによって構成されている。
【００２９】
ＣＡ（Ｃｈａｎｎｅｌ Ａｄａｐｔｅｒ）１０、１１、…、１ｎは、ホスト３を結ぶホスト・インタフェースの制御をつかさどる回路であり、ファイバーチャネル回路（ＦＣ）と、ＣＰＵ５２と、制御テーブル５０（図２で後述する）とを有する。ＤＡ（Ｄｅｖｉｃｅ Ａｄａｐｔｅｒ）４０、…、４ｎは、デイスクデバイス２を制御するため、デイスクデバイスとコマンド、データのやり取りを行う回路であり、例えば、ファイバーチャネル回路（ＦＣ）やＤＭＡ回路等で構成される。
【００３０】
ＣＭ（Ｃｅｎｔｒａｌｉｚｅｄ Ｍｏｄｕｌｅ）２０、３０は、ＣＰＵ２２，３２と、キャッシュメモリ２４，３４と、制御テーブル２６、３６（図３で後述する）とを有する。ＣＰＵ２２，３２は、ファイルアクセスプログラム（リード／ライトプログラム）、ＲＡＩＤ管理プログラム等を実行し、リード／ライト処理、ＲＡＩＤ管理処理等を実行する。
【００３１】
ＣＭ２０は、論理ユニットＬＵ０のデイスク装置２を担当し、ＣＭ３０は、論理ユニットＬＵｎのデイスク装置２を担当する。図１では、各論理ユニットＬＵ０，ＬＵｎにおいて、デイスク装置２が、例えば、ＲＡＩＤ５の構成を有する。キャッシュメモリ２４，３４は、各々、担当するデイスク装置のデータの一部を格納し、ホストからのライトデータを格納する。
【００３２】
ＣＰＵ２２は、ＣＡ１０，１１，…，１ｎを介しホスト３からのリード要求を受けて、キャッシュメモリ２４を参照し、物理デイスクへのアクセスが必要かを判定し、必要であれば、デイスクアクセス要求をＤＡ４０に要求する。又、ＣＰＵ２２は、ホスト３からのライト要求を受けて、ライトデータをキャッシュメモリ２４に書込み、且つ内部でスケジュールされるライトバック等をＤＡ４０に要求する。
【００３３】
同様に、ＣＭ３０でも、ＣＰＵ３２は、ＣＡ１０，１１，…，１ｎを介しホスト３からのリード要求を受けて、キャッシュメモリ３４を参照し、物理デイスクへのアクセスが必要かを判定し、必要であれば、デイスクアクセス要求をＤＡ４ｎに要求する。又、ＣＰＵ３２は、ホスト３からのライト要求を受けて、ライトデータをキャッシュメモリ３４に書込み、且つ内部でスケジュールされるライトバック等をＤＡ４ｎに要求する。
【００３４】
ＣＡ１０，１１，…、１ｎには、図２で示す制御テーブル５０が設けられている。図２において、Ｈｏｓｔ ＬＵ Ｎｕｍｂｅｒは、ホスト３が認識するホスト論理ユニット番号と、Ｃｏｎｃａｔｅｎａｔｉｏｎ ＬＵ Ｎｕｍｂｅｒは、連結された論理ユニット番号と、ＬＵ Ｎｕｍｂｅｒは、論理ユニット番号、ＣＭ Ｎｕｍｂｅｒは、論理ユニットを担当するＣＭ機番、Ｓｔａｒｔ ＬＢＡは、論理ユニット番号の論理ユニットの開始ＬＢＡ（論理ブロックアドレス）、Ｅｎｄ ＬＢＡは、論理ユニット番号の論理ユニットの終了ＬＢＡ（論理ブロックアドレス）である。
【００３５】
即ち、ＣＡ１０の制御テーブル５０は、ホスト３の認識する論理ユニット番号と、これに対応するストレージシステムの認識する論理ユニット番号と、これを担当するＣＭ機番、ストレージシステムの論理ユニットを連結し、１つのホストの論理ユニットに定義する連結論理ユニット番号と、ストレージシステムの各論理ユニットの記憶空間（開始、終了論理ブロックアドレス）を格納する。
【００３６】
次に、ＣＭ２０，３０には、図３で示す制御テーブル２６（３６）が設けられている。制御テーブル２６（３６）は、ストレージシステムの認識する論理ユニット番号ＬＵ Ｎｕｍｂｅｒと、これを担当するＣＭ機番ＣＭ Ｎｕｍｂｅｒ、ストレージシステムの論理ユニットを連結し、１つのホストの論理ユニットに定義する連結論理ユニット番号Ｃｏｎｃａｔｅｎａｔｉｏｎ ＬＵ Ｎｕｍｂｅｒと、ストレージシステムの各論理ユニットの記憶空間（開始、終了論理ブロックアドレス）Ｓｔａｒｔ ＬＢＡ， Ｅｎｄ ＬＢＡを格納する。
【００３７】
［Ｉ／Ｏ処理］
次に、前述の制御テーブル５０，２６（３６）を使用した、ＣＡ１０，…、１ｎ，ＣＭ２０（３０）のＩ／Ｏ処理を説明する。図４は、ＣＡのホスト要求受け付け処理フロー図、図５は、ＣＭのデータアロケーション処理フロー図、図６は、ＣＡのデータ転送処理フロー図、図８は、ＣＡのＩ／Ｏコンカテネーション処理フロー図である。図９乃至図１１は、そのＩ／Ｏ処理フロー図である。
【００３８】
先ず、図４により、ＣＡのホスト受け付け処理を説明する。
【００３９】
（Ｓ１０）ＣＡ１０は、ホスト３からリード又はライトＩ／Ｏ要求を受ける。
【００４０】
（Ｓ１２）ＣＡ１０のＣＰＵ５２は、ＣＡ制御テーブル５０（図２）を使用し、ホスト要求ＬＵ Ｎｕｍｂｅｒから、Ｃｏｎｃａｔｅｎａｔｉｏｎ ＬＵ Ｎｕｍｂｅｒを求める。
【００４１】
（Ｓ１４）ＣＡ１０のＣＰＵ５２は、ＣＡ制御テーブル５０（図２）を使用し、ホスト要求ＬＢＡから担当ＣＭ Ｎｕｍｂｅｒを求める。
【００４２】
（Ｓ１６）ＣＡ１０は、担当ＣＭに対し、データ要求メッセージの送信を行う。このデータ要求メッセージには、前述のＣｏｎｃａｔｅｎａｔｉｏｎ ＬＵ Ｎｕｍｂｅｒ、Ｉ／Ｏ要求ＬＢＡ（開始ＬＢＡ），Ｉ／Ｏ要求範囲が含まれる。そして、終了する。
【００４３】
次に、図５により、ＣＭのデータアロケーション処理を説明する。
【００４４】
（Ｓ２０）ＣＭ２０は、ＣＡ１０からデータ要求メッセージを受ける。
【００４５】
（Ｓ２２）ＣＭ２０のＣＰＵ２２は、キャッシュメモリ２４の管理情報を使用し、ホスト要求データが存在するかをチエックする。
【００４６】
（Ｓ２４）ＣＭ２０のＣＰＵ２２は、要求データがキャッシュメモリ２４に存在する場合には、ステップＳ２６に進む。一方、ＣＰＵ２２は、要求データがキャッシュメモリ２４に存在しない場合には、ミスヒット処理を行う。即ち、ＤＡ４０を介し対象論理デイスクを構成する物理デイスク２からデータをキャッシュメモリ２４にステージングする。
【００４７】
（Ｓ２６）このように、要求データが、キャッシュメモリ２４にアロケーションされると、ＣＭ２０は、要求元ＣＡ１０に対し、データアロケーション応答を返す。このデータアロケーション応答には、データ格納キャッシュアドレスが含まれる。そして、終了する。
【００４８】
次に、図６により、ＣＡのデータ転送処理を説明する。
【００４９】
（Ｓ３０）ＣＡ１０は、ＣＭ２０からデータアロケーション応答を受ける。
【００５０】
（Ｓ３２）ＣＡ１０のＣＰＵ５２は、ＣＭ２０のキャッシュメモリ２４を前述のデータ格納アドレスで、ＤＭＡ制御し、アロケーションされたデータを、ホスト３に転送する。
【００５１】
（Ｓ３４）ＣＡ１０のＣＰＵ５２は、アロケーション通知されたデータの転送が終了すると、ＣＭ２０に対して、データ転送完了メッセージを送信する。そして、終了する。
【００５２】
次に、図７により、ＣＭのデータ転送完了メッセージ処理を説明する。
【００５３】
（Ｓ４０）ＣＭ２０は、ＣＡ１０からデータ転送完了メッセージを受ける。
【００５４】
（Ｓ４２）ＣＭ２０のＣＰＵ２２は、ＣＭ制御テーブル２６（図３）を参照し、図５のステップＳ３０で受信したデータ要求メッセージ中のＩ／Ｏ要求ＬＢＡとＩ／Ｏ要求範囲と、コンカテネーションＬＵ番号から複数のＣＭでまたがったＩ／Ｏ要求かをチエックする。
【００５５】
（Ｓ４４）ＣＭ２０のＣＰＵ２２は、複数ＣＭでまたがったＩ／Ｏ要求でない場合には、コンカテネーションフラグを‘ＯＦＦ｀する。一方、ＣＰＵ２２は、複数ＣＭでまたがったＩ／Ｏ要求であると判定すると、コンカテネーションフラグを’ＯＮ’する。そして、ＣＰＵ２２は、ＣＭ制御テーブル２６（図３）を参照し、そのコンカテネーションＬＵにおいて、連結しているＣＭ機番を求める。
【００５６】
（Ｓ４６）このようなチエックの終了後に、ＣＭ２０は、要求発行元ＣＡ１０に対し、Ｉ／Ｏコンカテネーションメッセージを送信する。このＩ／Ｏコンカテネーションメッセージには、前述のコンカテネーションフラグと、連結したＣＭ機番が含まれる。そして、終了する。
【００５７】
次に、図８により、ＣＡのＩ／Ｏコンカテネーション処理を説明する。
【００５８】
（Ｓ５０）ＣＡ１０は、ＣＭ２０からＩ／Ｏコンカテネーションメッセージを受ける。
【００５９】
（Ｓ５２）ＣＡ１０のＣＰＵ５２は、Ｉ／Ｏコンカテネーションメッセージ中のコンカテネーションフラグが‘ＯＮ’かを判定する。このフラグがＯＮでなければ、ＣＡ１０は、Ｉ／Ｏ処理完了のステータスを、ホスト３に応答する。そして、終了する。
【００６０】
（Ｓ５４）一方、コンカテネーションフラグがＯＮである時には、Ｉ／Ｏコンカテネーションメッセージ中の連結ＣＭ機番のＣＭに対し、再度データ要求メッセージを送信する。そして、終了する。
【００６１】
このデータ要求メッセージを受けたＣＭは、図５の処理を行い、ＣＡ１０は、図６の処理を行い、ＣＭは、図７の処理を行い、ＣＡは、図８の処理を行う。
【００６２】
図９乃至図１１で、このＩ／Ｏ処理の具体例を説明する。図９乃至図１１では、論理ユニットＬＵ０とＬＵ１とを連結して、コンカテネーションＬＵ０を構成しているものとする。
【００６３】
図９に示すように、ホスト３からコンカテネーションＬＵ０の内、論理ユニットＬＵ０に相当するＬＢＡ（論理ブロックアドレス）範囲へのＩ／Ｏアクセスの指定があると、ＣＡ１１は、ＣＡ制御テーブル５０を参照し、Ｉ／Ｏ開始ＬＢＡから担当論理ユニットＬＵ０を求め、更に、求めたＬＵ０より担当ＣＭ２０を求める。ＣＡ１１は、該当ＣＭ２０に対して、Ｉ／Ｏデータ要求を行う。
【００６４】
又、図１０に示すように、ホスト３からコンカテネーションＬＵ０の内、論理ユニットＬＵ１に相当するＬＢＡ（論理ブロックアドレス）範囲へのＩ／Ｏアクセスの指定があると、ＣＡ１１は、ＣＡ制御テーブル５０を参照し、Ｉ／Ｏ開始ＬＢＡから担当論理ユニットＬＵ１を求め、更に、求めたＬＵ１より担当ＣＭ３０を求める。ＣＡ１１は、該当ＣＭ３０に対して、Ｉ／Ｏデータ要求を行う。
【００６５】
更に、図１１に示すように、ホスト３からコンカテネーションＬＵ０の内、論理ユニットＬＵ０及びＬＵ１にまたがったＬＢＡ（論理ブロックアドレス）範囲へのＩ／Ｏアクセスの指定があると、ＣＡ１１は、ＣＡ制御テーブル５０を参照し、Ｉ／Ｏ開始ＬＢＡから担当論理ユニットＬＵ０を求め、更に、求めたＬＵ０より担当ＣＭ２０を求める。ＣＡ１１は、該当ＣＭ２０に対して、Ｉ／Ｏデータ要求を行う。
【００６６】
次に、ＣＭ２０は、Ｉ／Ｏ処理終了後、ＣＭ２０は、ＣＭ制御テーブル２６を参照して、別のＬＵにおいても、処理を継続させる必要があることを認識して、これをメッセージとして、ＣＡ１１に通知する。このメッセージ上には、どのＣＭに対して処理を継続させればよいかの情報を含む（ここでは、ＣＭ３０）。ＣＡ１１は、通知されたメッセージにより、ＣＭ３０に対して、Ｉ／Ｏデータ要求を行う。
【００６７】
このように、複数のＣＭにまたがるＬＵの連結を、複数のＣＭへのデータ要求処理で可能としたため、第１に、図９及び図１１に示すように、ＣＭのコンカネテーションＬＵのＩ／Ｏ処理の負荷を分散できる。即ち、ＣＭのコントローラの性能やキャッシュメモリのサイズを大きくすることなく、論理ユニットの連結が可能となる。
【００６８】
又、連結する論理ユニットの選択の自由度が増加し、柔軟性のある大容量ＬＵの構成が可能となり、ユーザーの便宜性を向上できる。
【００６９】
更に、この実施の形態では、制御テーブルと、ＣＭのデータ転送完了メッセージ処理を追加するだけで、実現でき、容易に且つ性能をそれほど低下することなく実現できる。又、メッセージという簡単な方法で実現できる。
【００７０】
［他の実施の形態］
前述の実施の形態では、Ｉ／Ｏ要求をリードアクセスで説明したが、ライトアクセスも同様の処理で実行できる。又、前述の実施の形態では、図１のような冗長構成のＲＡＩＤで説明したが、これ以外の冗長構成のストレージシステムに適用できる。更に、物理デイスクは、磁気デイスク、光デイスク、光磁気デイスク等、各種のストレージデバイスを適用できる。
【００７１】
更に、コンカテネーションＬＵを１つで説明したが、図２、図３の制御テーブルに示すように、複数のコンカテネーションＬＵにも適用できる。同様に、ＣＭで、コンカネテーションの判断を行っているが、ＣＡで、コンカネテーションの判定を行っても良い。
【００７２】
以上、本発明を実施の形態により説明したが、本発明の趣旨の範囲内において、本発明は、種々の変形が可能であり、本発明の範囲からこれらを排除するものではない。
【００７３】
（付記１）単数又は複数の物理ユニットで構成された論理ユニットのデータを、ホストからの要求でアクセスするストレージ制御装置において、前記ホストとのインターフェースを行うチャネルアダプタと、複数の論理ユニットの個々を担当する複数のコントローラとを有し、前記チャネルアダプタは、前記ホストからの前記複数の論理ユニットを連結した連結論理ユニットへのＩ／Ｏ要求に対し、前記複数のコントローラの内、前記連結論理ユニットを構成する一の論理ユニットを担当する一のコントローラへＩ／Ｏ要求を送信して、前記一のコントローラでのＩ／Ｏ処理した後、前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへＩ／Ｏ要求を送信し、前記他のコントローラでのＩ／Ｏ処理を実行することを特徴とするストレージ制御装置。
【００７４】
（付記２）前記一のコントローラは、前記Ｉ／Ｏ処理後、前記チャネルアダプタに、前記Ｉ／Ｏ要求が前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへまたがるＩ／Ｏ要求であるかを判定し、前記チャネルアダプタに応答することを特徴とする付記１のストレージ制御装置。
【００７５】
（付記３）前記各コントローラは、各論理ユニットのＬＢＡ範囲を格納するテーブルを有し、前記Ｉ／Ｏ要求の要求ＬＢＡ範囲で、前記テーブルを参照して、前記Ｉ／Ｏ要求が前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへまたがるＩ／Ｏ要求であるかを判定することを特徴とする付記２のストレージ制御装置。
【００７６】
（付記４）前記チャネルアダプタは、前記一のコントローラからの前記他のコントローラへまたがるＩ／Ｏ要求であるとの応答に応じ、前記他のコントローラへ前記Ｉ／Ｏ要求を送信することを特徴とする付記２のストレージ制御装置。
【００７７】
（付記５）前記チャネルアダプタは、各論理ユニットに対応する前記コントローラと、前記各論理ユニットのＬＢＡ範囲と、前記連結論理ユニットを構成する論理ユニットとを格納するテーブルを有し、前記ホストからのＩ／Ｏ要求に対し、対応する前記論理ユニットのコントローラを選択することを特徴とする付記１のストレージ制御装置。
【００７８】
（付記６）前記各コントローラは、担当する前記論理ユニットのデータの一部を格納するキャッシュメモリと、前記Ｉ／Ｏ要求に応じて、前記キャッシュメモリを使用して、Ｉ／Ｏ処理する処理部とを有することを特徴とする付記１のストレージ制御装置。
【００７９】
（付記７）前記チャネルアダプタは、前記複数のコントローラへ接続するための複数のチャネルアダプタからなることを特徴とする付記１のストレージ制御装置。
【００８０】
（付記８）単数又は複数の物理ユニットで構成された論理ユニットのデータを、ホストからの要求でアクセスするストレージ制御方法において、前記ホストからの複数の論理ユニットを連結した連結論理ユニットへのＩ／Ｏ要求をチャネルアダプタで受信するステップと、前記複数の論理ユニットを担当する複数のコントローラの内、前記連結論理ユニットを構成する一の論理ユニットを担当する一のコントローラへ前記チャネルアダプタからＩ／Ｏ要求を送信して、前記一のコントローラでＩ／Ｏ処理するステップと、前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへ前記チャネルアダプタからＩ／Ｏ要求を送信し、前記他のコントローラでのＩ／Ｏ処理を実行するステップとを有することを特徴とするストレージ制御方法。
【００８１】
（付記９）前記一のコントローラは、前記Ｉ／Ｏ処理後、前記チャネルアダプタに、前記Ｉ／Ｏ要求が前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへまたがるＩ／Ｏ要求であるかを判定し、前記チャネルアダプタに応答するステップを更に有することを特徴とする付記８のストレージ制御方法。
【００８２】
（付記１０）応答ステップは、前記コントローラが、各論理ユニットのＬＢＡ範囲を格納するテーブルを、前記Ｉ／Ｏ要求の要求ＬＢＡ範囲で参照して、前記Ｉ／Ｏ要求が前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへまたがるＩ／Ｏ要求であるかを判定するステップを有することを特徴とする付記９のストレージ制御方法。
【００８３】
（付記１１）前記他のコントローラでＩ／Ｏ処理を実行するステップは、前記チャネルアダプタが、前記一のコントローラからの前記他のコントローラへまたがるＩ／Ｏ要求であるとの応答に応じ、前記他のコントローラへ前記Ｉ／Ｏ要求を送信するステップからなることを特徴とする付記９のストレージ制御方法。
【００８４】
（付記１２）前記受信ステップは、前記チャネルアダプタが、各論理ユニットに対応する前記コントローラと、前記各論理ユニットのＬＢＡ範囲と、前記連結論理ユニットを構成する論理ユニットとを格納するテーブルを参照し、前記ホストからのＩ／Ｏ要求に対し、対応する前記論理ユニットのコントローラを選択するステップを有することを特徴とする付記８のストレージ制御方法。
【００８５】
（付記１３）前記Ｉ／Ｏ要求に対するＩ／Ｏ処理ステップは、担当する前記論理ユニットのデータの一部を格納するキャッシュメモリを、前記Ｉ／Ｏ要求に応じて、使用して、Ｉ／Ｏ処理するステップからなることを特徴とする付記８のストレージ制御方法。
【００８６】
（付記１４）前記受信ステップは、前記複数のコントローラへ接続するための複数のチャネルアダプタのいずれかが、前記ホストからのＩ／Ｏ要求を受信するステップからなることを特徴とする付記８のストレージ制御方法。
【００８７】
【発明の効果】
このように、本発明では、複数のＣＭにまたがるＬＵの連結を、複数のＣＭへのデータ要求処理で可能としたため、ＣＭのコンカネテーションＬＵのＩ／Ｏ処理の負荷を分散できる。即ち、ＣＭのコントローラの性能やキャッシュメモリのサイズを大きくすることなく、論理ユニットの連結が可能となる。
【００８８】
又、連結する論理ユニットの選択の自由度が増加し、柔軟性のある大容量ＬＵの構成が可能となり、ユーザーの便宜性を向上できる。コントローラ自体の性能を向上できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のストレージシステムの構成図である。
【図２】図１のＣＡ制御テーブルの構成図である。
【図３】図１のＣＭ制御テーブルの構成図である。
【図４】本発明の一実施の形態のＣＡのホスト要求受け付け処理フロー図である。
【図５】本発明の一実施の形態のＣＭデータアロケーション処理フロー図である。
【図６】本発明の一実施の形態のＣＡのデータ転送処理フロー図である。
【図７】本発明の一実施の形態のＣＭデータ転送完了メッセージ処理フロー図である。
【図８】本発明の一実施の形態のＣＡのＩ／Ｏコンカテネーション処理フロー図である。
【図９】図１のシステムの連結論理ユニットの論理ユニットアクセス動作説明図である。
【図１０】図１のシステムの連結論理ユニットの他の論理ユニットアクセス動作説明図である。
【図１１】図１のシステムの連結論理ユニットのコントローラ間にまたがる複数の論理ユニットアクセスの動作説明図である。
【図１２】従来技術の構成図である。
【図１３】従来技術のコンカテネーションＬＵの説明図である。
【符号の説明】
１ ストレージ制御装置
２ ストレージ機器（物理ユニット）
３ ホスト
１１、…、１ｎ チャネルアダプタ
４０、…、４ｎ デバイスアダプター
２０，３０ ＣＭ（コントローラ）
２２、３４ ＣＰＵ
２４，３４ キャッシュメモリ
２６，３６ ＣＭ制御テーブル
５０ ＣＡ制御テーブル
５２ ＣＰＵ
ＬＵ０，ＬＵ１ 論理ユニット
ＬＵ コンカテネーション論理ユニット
Claims (5)
- 単数又は複数の物理ユニットで構成された論理ユニットのデータを、ホストからの要求でアクセスするストレージ制御装置において、
前記ホストとのインターフェースを行うチャネルアダプタと、
複数の論理ユニットの個々を担当する複数のコントローラとを有し、
前記チャネルアダプタは、前記ホストからの前記複数の論理ユニットを連結した連結論理ユニットへのＩ／Ｏ要求に対し、前記複数のコントローラの内、前記連結論理ユニットを構成する一の論理ユニットを担当する一のコントローラへＩ／Ｏ要求を送信して、前記一のコントローラでのＩ／Ｏ処理した後、前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへＩ／Ｏ要求を送信し、前記他のコントローラでのＩ／Ｏ処理を実行する
ことを特徴とするストレージ制御装置。 - 前記一のコントローラは、前記Ｉ／Ｏ処理後、前記チャネルアダプタに、前記Ｉ／Ｏ要求が前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへまたがるＩ／Ｏ要求であるかを判定し、前記チャネルアダプタに応答する
ことを特徴とする請求項１のストレージ制御装置。 - 前記各コントローラは、
各論理ユニットのＬＢＡ範囲を格納するテーブルを有し、
前記Ｉ／Ｏ要求の要求ＬＢＡ範囲で、前記テーブルを参照して、前記Ｉ／Ｏ要求が前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへまたがるＩ／Ｏ要求であるかを判定する
ことを特徴とする請求項２のストレージ制御装置。 - 前記チャネルアダプタは、各論理ユニットに対応する前記コントローラと、前記各論理ユニットのＬＢＡ範囲と、前記連結論理ユニットを構成する論理ユニットとを格納するテーブルを有し、
前記ホストからのＩ／Ｏ要求に対し、対応する前記論理ユニットのコントローラを選択する
ことを特徴とする請求項１のストレージ制御装置。 - 単数又は複数の物理ユニットで構成された論理ユニットのデータを、ホストからの要求でアクセスするストレージ制御方法において、
前記ホストからの複数の論理ユニットを連結した連結論理ユニットへのＩ／Ｏ要求をチャネルアダプタで受信するステップと、
前記複数の論理ユニットを担当する複数のコントローラの内、前記連結論理ユニットを構成する一の論理ユニットを担当する一のコントローラへ前記チャネルアダプタからＩ／Ｏ要求を送信して、前記一のコントローラでＩ／Ｏ処理するステップと、
前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへ前記チャネルアダプタからＩ／Ｏ要求を送信し、前記他のコントローラでのＩ／Ｏ処理を実行するステップとを有する
ことを特徴とするストレージ制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003052517A JP2004264948A (ja) | 2003-02-28 | 2003-02-28 | ストレージ制御装置及びその制御方法 |
| US10/767,426 US7143209B2 (en) | 2003-02-28 | 2004-01-29 | Storage control apparatus and control method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003052517A JP2004264948A (ja) | 2003-02-28 | 2003-02-28 | ストレージ制御装置及びその制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004264948A true JP2004264948A (ja) | 2004-09-24 |
Family
ID=32984359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003052517A Pending JP2004264948A (ja) | 2003-02-28 | 2003-02-28 | ストレージ制御装置及びその制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7143209B2 (ja) |
| JP (1) | JP2004264948A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007102409A (ja) * | 2005-10-03 | 2007-04-19 | Hitachi Ltd | ストレージシステムの省電力化方法及びストレージシステム |
| JP2007179200A (ja) * | 2005-12-27 | 2007-07-12 | Fujitsu Ltd | コンピュータシステムおよびストレージ仮想化装置 |
| JP2013501272A (ja) * | 2009-07-31 | 2013-01-10 | イーエムシー コーポレイション | キャッシング記憶制御装置間でストレージコマンドのキャッシュアウェア・マルチパス分散を用いたデータ処理システム |
| JP2017151858A (ja) * | 2016-02-26 | 2017-08-31 | 日本電気株式会社 | ストレージ装置の制御装置、ストレージ装置の制御方法、およびストレージ装置の制御プログラム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10223019B1 (en) * | 2014-09-02 | 2019-03-05 | EMC IP Holding Company LLC | Policy-driven volume expansion |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61136123A (ja) | 1984-12-06 | 1986-06-24 | Panafacom Ltd | マルチボリユ−ム制御方式 |
| JPH064451A (ja) | 1992-06-18 | 1994-01-14 | Ricoh Co Ltd | マルチドライブ・コントローラ |
| US5423046A (en) * | 1992-12-17 | 1995-06-06 | International Business Machines Corporation | High capacity data storage system using disk array |
| US6009481A (en) * | 1996-09-30 | 1999-12-28 | Emc Corporation | Mass storage system using internal system-level mirroring |
| WO1999059064A1 (en) | 1998-05-12 | 1999-11-18 | Sun Microsystems, Inc. | Highly available cluster virtual disk system |
| US6948010B2 (en) * | 2000-12-20 | 2005-09-20 | Stratus Technologies Bermuda Ltd. | Method and apparatus for efficiently moving portions of a memory block |
| US7254813B2 (en) * | 2002-03-21 | 2007-08-07 | Network Appliance, Inc. | Method and apparatus for resource allocation in a raid system |
-
2003
- 2003-02-28 JP JP2003052517A patent/JP2004264948A/ja active Pending
-
2004
- 2004-01-29 US US10/767,426 patent/US7143209B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007102409A (ja) * | 2005-10-03 | 2007-04-19 | Hitachi Ltd | ストレージシステムの省電力化方法及びストレージシステム |
| JP4634268B2 (ja) * | 2005-10-03 | 2011-02-16 | 株式会社日立製作所 | ストレージシステムの省電力化方法及びストレージシステム |
| JP2007179200A (ja) * | 2005-12-27 | 2007-07-12 | Fujitsu Ltd | コンピュータシステムおよびストレージ仮想化装置 |
| JP2013501272A (ja) * | 2009-07-31 | 2013-01-10 | イーエムシー コーポレイション | キャッシング記憶制御装置間でストレージコマンドのキャッシュアウェア・マルチパス分散を用いたデータ処理システム |
| JP2017151858A (ja) * | 2016-02-26 | 2017-08-31 | 日本電気株式会社 | ストレージ装置の制御装置、ストレージ装置の制御方法、およびストレージ装置の制御プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US7143209B2 (en) | 2006-11-28 |
| US20040186924A1 (en) | 2004-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4219602B2 (ja) | 記憶制御装置および記憶制御装置の制御方法 | |
| JP5373199B2 (ja) | キャッシング記憶制御装置間でストレージコマンドのキャッシュアウェア・マルチパス分散を用いたデータ処理システム | |
| US7555599B2 (en) | System and method of mirrored RAID array write management | |
| JP3431972B2 (ja) | 仮想ディスクシステム | |
| US7543129B2 (en) | Storage system and storage area allocation method configuring pool areas each including logical volumes having identical allocation unit size | |
| US7958280B2 (en) | Parallel data transfer in solid-state storage | |
| US7765339B2 (en) | Distributed addressing in solid-state storage | |
| US7822887B2 (en) | Multi-channel solid-state storage system | |
| JP2008004120A (ja) | ダイレクトアクセスストレージシステム | |
| JP2004295860A (ja) | ストレージシステム及びそのデイスク負荷バランス制御方法 | |
| JP2009043030A (ja) | ストレージシステム | |
| US20110087836A1 (en) | Storage unit and memory system | |
| JP2004171437A (ja) | ストレージ制御装置及びその制御方法 | |
| US11507307B2 (en) | Storage system including a memory controller that enables each storage controller of a plurality of storage controllers to exclusively read and write control information of the memory | |
| US11074010B2 (en) | Storage system and control method thereof | |
| JP4451687B2 (ja) | ストレージシステム | |
| JP2011238038A (ja) | ディスクアレイ装置、ディスクアレイ装置制御方式、及び、ディスクアレイ装置制御プログラム | |
| JP2004264948A (ja) | ストレージ制御装置及びその制御方法 | |
| JP2003131818A (ja) | クラスタ構成ストレージにおけるクラスタ間ｒａｉｄ構成 | |
| US20120254531A1 (en) | Storage apparatus and storage control device | |
| JP2009015839A (ja) | 仮想コントローラを使用して記憶要素を統合すること | |
| US6516385B1 (en) | Data sharing method and system between information processing systems with variable length block format to fixed length block format conversion | |
| JP2005309739A (ja) | ディスクアレイ装置およびディスクアレイ装置のキャッシュ制御方法 | |
| WO2016059715A1 (ja) | 計算機システム | |
| US6862659B1 (en) | Utilizing disk cache as part of distributed cache |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040726 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071225 |