JP2004260806A - 境界ワード格納機構を用いた読み取り−修正−書き込み動作を回避する方法及びシステム - Google Patents
境界ワード格納機構を用いた読み取り−修正−書き込み動作を回避する方法及びシステム Download PDFInfo
- Publication number
- JP2004260806A JP2004260806A JP2004020546A JP2004020546A JP2004260806A JP 2004260806 A JP2004260806 A JP 2004260806A JP 2004020546 A JP2004020546 A JP 2004020546A JP 2004020546 A JP2004020546 A JP 2004020546A JP 2004260806 A JP2004260806 A JP 2004260806A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- word
- error correction
- addressable memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/04—Addressing variable-length words or parts of words
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Communication Control (AREA)
Abstract
【解決手段】 読み取り要求に関連して制御されるバッファおよびタグを利用し、これらの要求に応答してデータを送信すると共にタグ情報を送信して、通信アダプタにおいて行われる読み取り−修正−書き込み動作を回避する。このアダプタの機能は、各々が様々な情報量を有する様々な複数のデータブロックを、別のメモリに送信するため、単一のデータパケットにアセンブルすることである。アダプタのメモリに関連付けた誤り訂正機能が存在すると、本発明を利用しなければ、帯域幅を制限する読み取り−修正−書き込み動作の利用が必要となる。
【選択図】 図6
Description
以下の想定は、本発明の好適な実施形態の動作の基盤を成すものである。すなわち、CMEMからのブロックをAMEMにおいてパケットにアセンブリする一方で、パケットは、データワードの最初のバイトに対応するAMEMアドレスで開始すると想定する。また、アセンブリされるブロックの全長が、1つのデータワードにおけるバイト数の整数倍であるバイト数と等しくない場合、エンドパディングバイトは、送信のためのものではないので、「ドントケア」バイトであると想定される。
以下の実施例では、AMEMは8バイト幅であり、ECCは8バイトをカバーするが、アドレス指定されたスペースの一部ではない。また、図4に、この実施例の図を示し、3バイトのみを有する部分的なワードの到着まで、AMEMにおいて3ワードが充填されていることを示す。
レジスタ内に、前記アドレス指定可能メモリの誤り訂正ワード境界上に位置しない受信データブロックの連続隣接部分を格納するステップと、
前記アドレス指定可能メモリ内に、前記隣接部分とマージしたデータブロックの受信部分を格納して、前記アドレス指定可能メモリの前記誤り訂正ワード境界に対応して前記アドレス指定可能メモリ内にワードを形成するステップと、
を具備する、方法。
(2)前記レジスタはマルチワードバッファの一部である、請求項1の方法。
(3)前記バッファは前記データブロックに関連したタグを含んでいる、請求項2の方法。
(4)複数の異なるサイズのデータブロックを一つのデータパケットにアセンブルするための通信アダプタであって、
誤り訂正符号化によって保護されたワードによってアドレス指定可能なデータを格納するためのメモリと、
複数の受信ワードを格納すると共に、各受信ワードごとにタグを格納するためのバッファと、
前記バッファを制御して、受信データのワードサイズよりも小さい部分を、前記バッファに格納された前記タグが示す、前記メモリに格納されたデータと一致する前記バッファに格納されたデータとマージするための制御回路と、
を具備する、通信アダプタ。
(5)様々なサイズのデータブロックを、誤り訂正によって保護されたワードを格納しているアドレス指定可能メモリに転送するためのコンピュータ実行可能命令を有するコンピュータ読み取り可能媒体であって、
レジスタ内に、前記アドレス指定可能メモリの誤り訂正ワード境界上に位置しない受信データブロックの連続隣接部分を格納するステップと、
前記アドレス指定可能メモリ内に、前記隣接部分とマージしたデータブロックの受信部分を格納して、前記アドレス指定可能メモリの前記誤り訂正ワード境界に対応して前記アドレス指定可能メモリ内にワードを形成するステップと、
を実行することによって前記転送が行われる、方法。
Claims (5)
- 様々なサイズのデータブロックを、誤り訂正によって保護されたワードを格納しているアドレス指定可能メモリに転送するための方法であって、
レジスタ内に、前記アドレス指定可能メモリの誤り訂正ワード境界上に位置しない受信データブロックの連続隣接部分を格納するステップと、
前記アドレス指定可能メモリ内に、前記隣接部分とマージしたデータブロックの受信部分を格納して、前記アドレス指定可能メモリの前記誤り訂正ワード境界に対応して前記アドレス指定可能メモリ内にワードを形成するステップと、
を具備する、方法。 - 前記レジスタはマルチワードバッファの一部である、請求項1の方法。
- 前記バッファは前記データブロックに関連したタグを含んでいる、請求項2の方法。
- 複数の異なるサイズのデータブロックを一つのデータパケットにアセンブルするための通信アダプタであって、
誤り訂正符号化によって保護されたワードによってアドレス指定可能なデータを格納するためのメモリと、
複数の受信ワードを格納すると共に、各受信ワードごとにタグを格納するためのバッファと、
前記バッファを制御して、受信データのワードサイズよりも小さい部分を、前記バッファに格納された前記タグが示す、前記メモリに格納されたデータと一致する前記バッファに格納されたデータとマージするための制御回路と、
を具備する、通信アダプタ。 - 様々なサイズのデータブロックを、誤り訂正によって保護されたワードを格納しているアドレス指定可能メモリに転送するためのコンピュータ実行可能命令を有するコンピュータ読み取り可能媒体であって、
レジスタ内に、前記アドレス指定可能メモリの誤り訂正ワード境界上に位置しない受信データブロックの連続隣接部分を格納するステップと、
前記アドレス指定可能メモリ内に、前記隣接部分とマージしたデータブロックの受信部分を格納して、前記アドレス指定可能メモリの前記誤り訂正ワード境界に対応して前記アドレス指定可能メモリ内にワードを形成するステップと、
を実行することによって前記転送が行われる、方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/375,330 US7099997B2 (en) | 2003-02-27 | 2003-02-27 | Read-modify-write avoidance using a boundary word storage mechanism |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004260806A true JP2004260806A (ja) | 2004-09-16 |
JP3935885B2 JP3935885B2 (ja) | 2007-06-27 |
Family
ID=32907792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004020546A Expired - Fee Related JP3935885B2 (ja) | 2003-02-27 | 2004-01-28 | 境界ワード格納機構を用いた読み取り−修正−書き込み動作を回避する方法及びシステム |
Country Status (4)
Country | Link |
---|---|
US (1) | US7099997B2 (ja) |
JP (1) | JP3935885B2 (ja) |
KR (1) | KR100560286B1 (ja) |
TW (1) | TWI292092B (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7058064B2 (en) * | 2000-02-08 | 2006-06-06 | Mips Technologies, Inc. | Queueing system for processors in packet routing operations |
US7082552B2 (en) * | 2000-02-08 | 2006-07-25 | Mips Tech Inc | Functional validation of a packet management unit |
US7165257B2 (en) * | 2000-02-08 | 2007-01-16 | Mips Technologies, Inc. | Context selection and activation mechanism for activating one of a group of inactive contexts in a processor core for servicing interrupts |
US7076630B2 (en) * | 2000-02-08 | 2006-07-11 | Mips Tech Inc | Method and apparatus for allocating and de-allocating consecutive blocks of memory in background memo management |
US7042887B2 (en) | 2000-02-08 | 2006-05-09 | Mips Technologies, Inc. | Method and apparatus for non-speculative pre-fetch operation in data packet processing |
US7058065B2 (en) | 2000-02-08 | 2006-06-06 | Mips Tech Inc | Method and apparatus for preventing undesirable packet download with pending read/write operations in data packet processing |
US7155516B2 (en) * | 2000-02-08 | 2006-12-26 | Mips Technologies, Inc. | Method and apparatus for overflowing data packets to a software-controlled memory when they do not fit into a hardware-controlled memory |
US7502876B1 (en) | 2000-06-23 | 2009-03-10 | Mips Technologies, Inc. | Background memory manager that determines if data structures fits in memory with memory state transactions map |
US7065096B2 (en) * | 2000-06-23 | 2006-06-20 | Mips Technologies, Inc. | Method for allocating memory space for limited packet head and/or tail growth |
US7649901B2 (en) | 2000-02-08 | 2010-01-19 | Mips Technologies, Inc. | Method and apparatus for optimizing selection of available contexts for packet processing in multi-stream packet processing |
US7032226B1 (en) | 2000-06-30 | 2006-04-18 | Mips Technologies, Inc. | Methods and apparatus for managing a buffer of events in the background |
US7139901B2 (en) * | 2000-02-08 | 2006-11-21 | Mips Technologies, Inc. | Extended instruction set for packet processing applications |
US20010052053A1 (en) * | 2000-02-08 | 2001-12-13 | Mario Nemirovsky | Stream processing unit for a multi-streaming processor |
US7051264B2 (en) * | 2001-11-14 | 2006-05-23 | Monolithic System Technology, Inc. | Error correcting memory and method of operating same |
US7331010B2 (en) * | 2004-10-29 | 2008-02-12 | International Business Machines Corporation | System, method and storage medium for providing fault detection and correction in a memory subsystem |
US7392456B2 (en) * | 2004-11-23 | 2008-06-24 | Mosys, Inc. | Predictive error correction code generation facilitating high-speed byte-write in a semiconductor memory |
US8234539B2 (en) * | 2007-12-06 | 2012-07-31 | Sandisk Il Ltd. | Correction of errors in a memory array |
US10372531B2 (en) * | 2017-01-05 | 2019-08-06 | Texas Instruments Incorporated | Error-correcting code memory |
US10915270B2 (en) * | 2017-07-24 | 2021-02-09 | Clipchamp Ip Pty Ltd | Random file I/O and chunked data upload |
CN110719145B (zh) * | 2018-07-13 | 2022-04-19 | 深圳兆日科技股份有限公司 | 已读回执发送方法、装置及计算机可读存储介质 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5185875A (en) | 1989-01-27 | 1993-02-09 | Digital Equipment Corporation | Method and apparatus for reducing memory read latency in a shared memory system with multiple processors |
US5008886A (en) | 1989-01-27 | 1991-04-16 | Digital Equipment Corporation | Read-modify-write operation |
AU652371B2 (en) * | 1990-06-29 | 1994-08-25 | Fujitsu Limited | Data transfer system |
US5586294A (en) | 1993-03-26 | 1996-12-17 | Digital Equipment Corporation | Method for increased performance from a memory stream buffer by eliminating read-modify-write streams from history buffer |
US5867640A (en) | 1993-06-01 | 1999-02-02 | Mti Technology Corp. | Apparatus and method for improving write-throughput in a redundant array of mass storage devices |
US5377338A (en) | 1993-10-12 | 1994-12-27 | Wang Laboratories, Inc. | Apparatus and methods for reducing numbers of read-modify-write cycles to a memory, and for improving DMA efficiency |
US5862358A (en) | 1994-12-20 | 1999-01-19 | Digital Equipment Corporation | Method and apparatus for reducing the apparent read latency when connecting busses with fixed read reply timeouts to CPUs with write-back caches |
US5608892A (en) * | 1995-06-09 | 1997-03-04 | Alantec Corporation | Active cache for a microprocessor |
US5860091A (en) | 1996-06-28 | 1999-01-12 | Symbios, Inc. | Method and apparatus for efficient management of non-aligned I/O write request in high bandwidth raid applications |
CA2211515C (en) | 1997-07-25 | 2001-12-11 | Kevin Alexander Stoodley | System and method of local data alignment for stack memory |
US6266723B1 (en) | 1999-03-29 | 2001-07-24 | Lsi Logic Corporation | Method and system for optimizing of peripheral component interconnect PCI bus transfers |
US6434674B1 (en) | 2000-04-04 | 2002-08-13 | Advanced Digital Information Corporation | Multiport memory architecture with direct data flow |
US6370611B1 (en) | 2000-04-04 | 2002-04-09 | Compaq Computer Corporation | Raid XOR operations to synchronous DRAM using a read buffer and pipelining of synchronous DRAM burst read data |
US6434657B1 (en) | 2000-09-20 | 2002-08-13 | Lsi Logic Corporation | Method and apparatus for accommodating irregular memory write word widths |
-
2003
- 2003-02-27 US US10/375,330 patent/US7099997B2/en not_active Expired - Fee Related
- 2003-12-15 KR KR1020030091091A patent/KR100560286B1/ko not_active IP Right Cessation
-
2004
- 2004-01-28 JP JP2004020546A patent/JP3935885B2/ja not_active Expired - Fee Related
- 2004-02-18 TW TW093103892A patent/TWI292092B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US7099997B2 (en) | 2006-08-29 |
KR100560286B1 (ko) | 2006-03-10 |
KR20040077430A (ko) | 2004-09-04 |
JP3935885B2 (ja) | 2007-06-27 |
US20040172504A1 (en) | 2004-09-02 |
TW200500854A (en) | 2005-01-01 |
TWI292092B (en) | 2008-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3935885B2 (ja) | 境界ワード格納機構を用いた読み取り−修正−書き込み動作を回避する方法及びシステム | |
US7194517B2 (en) | System and method for low overhead message passing between domains in a partitioned server | |
US5581705A (en) | Messaging facility with hardware tail pointer and software implemented head pointer message queue for distributed memory massively parallel processing system | |
US10140179B2 (en) | Combined group ECC protection and subgroup parity protection | |
KR101531080B1 (ko) | 데이터 처리 시스템에서 단일화된 캐시에 대한 에러 검출 스킴들 | |
US7376877B2 (en) | Combined tag and data ECC for enhanced soft error recovery from cache tag errors | |
US7058735B2 (en) | Method and apparatus for local and distributed data memory access (“DMA”) control | |
US8918573B2 (en) | Input/output (I/O) expansion response processing in a peripheral component interconnect express (PCIe) environment | |
US7543100B2 (en) | Node controller for a data storage system | |
JP3620473B2 (ja) | 共有キャッシュメモリのリプレイスメント制御方法及びその装置 | |
US8769180B2 (en) | Upbound input/output expansion request and response processing in a PCIe architecture | |
US8458282B2 (en) | Extended write combining using a write continuation hint flag | |
US6587926B2 (en) | Incremental tag build for hierarchical memory architecture | |
JPH0374986B2 (ja) | ||
KR20080059106A (ko) | 프로세서에서의 마스킹된 저장 동작들을 위한 시스템 및방법 | |
US9985656B2 (en) | Generating ECC values for byte-write capable registers | |
JPH02255932A (ja) | マルチプロセツサ・システム | |
US7020743B2 (en) | Atomic remote memory operations in cache mirroring storage systems | |
US7143206B2 (en) | Method for controlling data transfer unit having channel control unit, storage device control unit, and DMA processor | |
US9804959B2 (en) | In-flight packet processing | |
KR20060085172A (ko) | 오류 검출 및 보정에 관련된 지연시간을 완화하기 위한시스템 및 방법 | |
US6308147B1 (en) | Data structure synthesis in hardware using memory transaction translation techniques | |
US6587925B2 (en) | Elimination of vertical bus queueing within a hierarchical memory architecture | |
JP4431492B2 (ja) | 複数のコヒーレンシー・グラニュールをサポートするデータ転送ユニット | |
US6317857B1 (en) | System and method for utilizing checksums to recover data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20060606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060606 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060801 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20070306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070320 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |