JP2004260653A - Ａｇｃ回路 - Google Patents
Ａｇｃ回路 Download PDFInfo
- Publication number
- JP2004260653A JP2004260653A JP2003050377A JP2003050377A JP2004260653A JP 2004260653 A JP2004260653 A JP 2004260653A JP 2003050377 A JP2003050377 A JP 2003050377A JP 2003050377 A JP2003050377 A JP 2003050377A JP 2004260653 A JP2004260653 A JP 2004260653A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- level
- circuit
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
- H03G3/341—Muting when no signals or only weak signals are present
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Television Receiver Circuits (AREA)
Abstract
【課題】汎用の回路を用いて、入力信号の急変時に発生する出力信号レベルのオーバーシュートを簡単に押えると共に、ＡＧＣ制御状態における出力信号レベルを簡単に設定できるようにする。
【解決手段】基準電圧発生回路８には比較回路１１からの二値データＬ１と外部から入力される外部二値データＬ２、Ｌ３とを入力し、高周波信号が所定レベル以下の時には基準電圧を接地電位に落とすと共に可変利得手段２を最大減衰状態とし、高周波信号が所定レベル以上の範囲では外部二値データＬ２、Ｌ３によって基準電圧を接地電位以外のレベルに切り替えて可変利得手段２から出力される高周波信号のレベル設定をした。
【選択図】 図１
【解決手段】基準電圧発生回路８には比較回路１１からの二値データＬ１と外部から入力される外部二値データＬ２、Ｌ３とを入力し、高周波信号が所定レベル以下の時には基準電圧を接地電位に落とすと共に可変利得手段２を最大減衰状態とし、高周波信号が所定レベル以上の範囲では外部二値データＬ２、Ｌ３によって基準電圧を接地電位以外のレベルに切り替えて可変利得手段２から出力される高周波信号のレベル設定をした。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、テレビジョン信号送信機等に使用されるＡＧＣ回路に関する。
【０００２】
【従来の技術】
従来のＡＧＣ回路を図３によって説明する。可変利得増幅器１１は入力した高周波信号を制御入力端からの外部直流信号レベルに応じた利得で増幅する。この増幅器１１の出力は信号処理器１２に供給され、例えば受信処理、中間周波変換、送信周波数変換、電力増幅等の処理を受ける。この信号処理器１２から出力される電力増幅信号は分岐器１３で一部分岐され、図示しないアンテナ系に導出される。
分岐器１３で分岐された信号は増幅器１４で増幅されて検波器１５に導かれる。検波器１５は入力信号から出力電力レベルに対応したＤＣ出力レベル信号を検波する。この検波出力はレベル検知器１６及びＤＣ増幅器１７に供給される。
【０００３】
上記レベル検知器１６は、信号有りを検知するために、例えば定格の−１５ｄＢのレベルにて信号有りを検知する機能と、信号レベルの範囲を検知するために、例えば定格の±２ｄＢのレベルにて出力の上限及び下限を検知する機能とを有する。上記ＤＣ増幅器１７は検波出力をＤＣ増幅して切替器１８に出力する。
この切替器１８はＤＣ増幅器１７のＤＣ出力と基準ＤＣレベル調整器２０のＤＣ出力をレベル検知器１６の信号有無検知の出力信号で選択的に切替え導出する。導出されたＤＣ出力は制御時定数可変器１９に供給される。
【０００４】
この制御時定数可変器１９はレベル検知器１６からの制御信号によって、出力レベル範囲外の場合には瞬時動作から定格遅延まで、出力レベル範囲内の場合では最小遅延から定格遅延まで時定数を変化させ、その時定数をもって切替器１８からのＤＣ入力を利得制御信号として可変利得増幅器１１に供給する。
レベル検知器１６では出力信号の断検知と出力信号レベルの設定範囲外検知を行う。切替器１８では出力断の検知時に固定利得バイアスに切り換える。制御時定数可変器１９では時定数を最小値（０）から定格時に必要とされる値まで可変可能とし、その他のループ内の時定数を全て最小値として高速動作させる働きをする。
【０００５】
上記構成では、入力信号無しの時には固定利得バイアスに切り換えているので、高周波信号ラインは通常の定格利得となっている。ＡＧＣループの回路時定数は高速動作となっており、定格入力信号が印加されると、出力信号はほぼ定格で出力されて、出力検知が動作してＡＧＣループ側に切り替わり、ＡＧＣ時定数は徐々に長くなって低速動作となる。このため、入力信号レベルにほぼ一致した出力信号が得られ、過渡特性は良好となる。
【０００６】
入力信号が高い時には、出力検知、ＡＧＣループ切替、高速動作レベルの安定化、出力範囲の検知が順になされ、徐々に低速動作になっていく。入力信号が低いときも同様であり、定格出力を越えないで高速で安定化する。
入力信号は急変したときには、出力レベルが範囲外となったことを検知し、高速動作に切替え、高速レベルを安定化し、出力範囲内となったことを検知し、徐々に低速動作に移行していく（例えば、特許文献１参照。）。
【０００７】
【特許文献１】
実開平６−５４３１２号公報（図１）
【０００８】
【発明が解決しようとする課題】
上記の構成では、ＡＧＣループ内に時定数可変回路を設けて、入力信号レベルの急変時（あるいは信号なしの状態から信号有りの状態に変化した時を含む）を検出して時定数を最小値から定常値に徐々に変化させることで、出力レベルのオーバーシュートを押さえるようにしているが、時定数可変回路の構成が極めて複雑になるという問題がある。
【０００９】
本発明は、汎用の回路を用いて、入力信号の急変時に発生する出力信号レベルのオーバーシュートを簡単に押えると共に、ＡＧＣ制御状態における出力信号レベルを簡単に設定できるようにすることを目的とする。
【００１０】
【課題を解決するための手段】
上記課題に対して、本発明は、入力された高周波信号を利得制御電圧のレベルに応じて増幅又は減衰する可変利得手段と、前記可変利得手段の後段に設けられた分岐手段から分岐された高周波信号を検波して直流電圧を出力する検波手段と、前記直流電圧を基準電圧と比較して前記利得制御電圧を生成する差動増幅器と、前記基準電圧を発生する基準電圧発生回路と、前記可変利得手段に入力される前記高周波信号が所定レベル以下又は以上を判別して二値データを出力する比較回路とを備え、前記基準電圧発生回路には前記二値データと外部から入力される外部二値データとを入力し、前記高周波信号が前記所定レベル以下の時には前記基準電圧を接地電位に落とすと共に前記可変利得手段を最大減衰状態とし、前記高周波信号が前記所定レベル以上の範囲では前記外部二値データによって前記基準電圧を前記接地電位以外のレベルに切り替えて前記可変利得手段から出力される高周波信号のレベル設定をした。
【００１１】
また、前記基準電圧発生回路は前記比較回路から出力される二値データと前記外部二値データとの論理積を演算する二つ以上のアンド回路と、前記アンド回路によって制御されるデコーダと、前記デコーダの複数の出力端に独立して接続された分圧回路とを有し、前記分圧回路から出力される電圧を前記基準電圧とした。
【００１２】
また、前記可変利得手段はピンダイオードを用いた可変減衰器で構成され、前記可変減衰器の次段に増幅器を接続した。
【００１３】
【発明の実施の形態】
本発明のＡＧＣ回路を図１に示す構成によって説明する。高周波信号は第二の分岐手段１を介して可変利得手段２に入力される。可変利得手段２は、例えばピンダイオードによる可変減衰器（ピンアッテネータ）等の可変減衰器で構成されるが、可変利得増幅器で構成される場合もある。可変利得手段２は利得制御電圧に対応して減衰又は利得が制御される。可変利得手段２の次段には利得が固定の増幅器３が接続され、増幅器３の後段には第一の分岐手段４が接続される。
【００１４】
第一の分岐手段４から分岐された高周波信号は第一の検波手段５に入力される。第一の検波手段５は通常の検波器で構成され、高周波信号を検波して第一の直流電圧を出力する。第一の直流電圧は第一のオペアンプ６によって直流増幅される。増幅された第一の直流電圧は差動増幅器７の一方の入力端（例えば反転入力端−）に入力される。差動増幅器７の他方の入力端（非反転入力端＋）には基準電圧発生回路８から基準電圧が印加される。
【００１５】
以上の構成によれば、可変利得手段２に入力される高周波信号のレベルが大きくなれば、差動増幅器７に入力される第一の直流電圧が上昇し、その出力である利得制御電圧は下降する。よって、可変利得手段２がフォワードＡＧＣ回路に適合するものであれば（利得制御電圧が大きくなるときに利得が上昇する）可変利得手段２は利得が減衰する方向に働いてその出力レベルが一定となる。そして、一定となる出力レベルは差動増幅器７に印加される基準電圧（基準電圧発生回路８から供給される）のレベルによって設定される。
【００１６】
一方、可変利得手段２に入力される高周波信号の一部は第二の分岐手段１によって分岐されて第二の検波手段９に入力される。第二の検波手段９は第一の検波手段５と同じ構成であり、高周波信号を検波して第二の直流電圧を第二のオペアンプ１０に入力する。第二のオペアンプ１０は第一のオペアンプ６と同じ構成である。第二の直流電圧は第二のオペアンプ１０によって直流増幅されて比較回路１１の一方の入力端（例えば反転入力端−）に入力される。比較回路１１の他方の入力端（非反転入力端＋）には固定の基準電圧Ｅが印加される。
【００１７】
比較回路１１は反転入力端（−）に入力される第二の直流電圧と非反転入力端（＋）に入力される電圧固定の基準電圧Ｅとの比較により、論理レベル１又は０の二値データＬ１を出力するが、この構成では第二の直流電圧が基準電圧Ｅよりも低くなれば論理レベル０を出力する。そこで、基準電圧Ｅは、可変利得手段２に入力される高周波信号のレベルが所定値（例えば−１０ｄＢｍ）以下の時に論理レベル０を出力するように設定される。比較回路１１から出力される二値データＬ１は第一の基準電圧発生回路８に入力される。
【００１８】
基準電圧発生回路８は、比較回路１１から入力される二値データＬ１によって差動増幅器７に印加する基準電圧のレベルを切り替える機能を有し、論理レベルが０のときには基準電圧を無条件に最小値の接地電位（ほぼ０ボルト）とし、論理レベルが１のときには外部から入力される二値データＬ２、Ｌ３によって接地電位以外のレベルの異なる三通りの基準電圧のいずれかを選択するようになっている。
【００１９】
基準電圧発生回路８の構成を図２に示す。二つのアンド回路１２、１３の各一方の入力端には比較回路１１からの二値データＬ１が入力される。またアンド回路１２の他方の入力端とアンド回路１３の他方の入力端とにはそれぞれ外部から二値データＬ２、Ｌ３（論理レベル１又は０）が独立して入力される。二つのアンド回路１２、１３の出力端にはデコーダ１４（２ｔｏ４）が接続される。デーコーダ１４内の出力段には出力端子１４ａ〜１４ｄにそれぞれコレクタが接続されたトランジスタＴｒ１〜Ｔｒ４が設けられる。アンド回路の数を増やす場合はそれに応じてデコーダ１４の構成を変わる。
【００２０】
また、各出力端１４ａ〜１４ｄには逆流防止用のダイオードＤ１〜Ｄ４が接続され、このうちダイオードＤ１〜Ｄ３にはそれぞれ抵抗値が互いに異なる抵抗Ｒ１〜Ｒ３が直列に接続される。抵抗Ｒ１〜Ｒ３とダイオードＤ４とがともに、給電抵抗Ｒ０に接続され、給電抵抗Ｒ０にはダイオードＤ０を介して電圧Ｅｒが給電される。給電抵抗Ｒ０と各抵抗Ｒ１〜Ｒ３との組み合わせでそれぞれ分圧回路を構成する。そして、給電抵抗Ｒ０とその他の抵抗Ｒ１〜Ｒ３及びダイオードＤ４との接続点が差動増幅器７の非反転入力端（＋）に接続される。
【００２１】
上記図２の構成において、二値データＬ１が０である場合、又は二つの二値データＬ２とＬ３とが共に０である場合はトランジスタＴｒ４がオンとなる。従って、差動増幅器７に印加される基準電圧はほぼ０ボルトとなり、差動増幅器７から出力される利得制御電圧は反転入力端（−）に入力される第一の直流電圧の如何に関わらずほぼ０ボルトとなる。従って可変利得手段２は入力される高周波信号が所定のレベル以下の範囲では最大の減衰状態となる。
【００２２】
また、二値データＬ１が１で且つ二値データＬ２又はＬ３の少なくとも一方が１である場合はトランジスタＴｒ１〜Ｔｒ３のいずれかがオンとなる。従って、この場合は給電抵抗Ｒ０と抵抗Ｒ１〜Ｒ３のいずれかとで分圧された電圧が基準電圧として差動増幅器７の非反転入力端（＋）に印加される。よって、可変利得手段２に入力される高周波信号が無しの状態から印加されて上昇し、所定のレベルを越える過程では、差動増幅器７の反転入力端（−）には既に第一の直流電圧が入力されているので、基準電圧との差が少なくなり、なおかつ直流電圧が最大減衰状態から上昇するように可変利得手段２に利得制御電圧が印加されるので、最大の減衰状態から脱しておりその出力レベルが過大に大きくなることはない。そして、出力レベルは基準電圧によって決まる出力レベルで一定となる。一定となる出力レベルは抵抗Ｒ１〜Ｒ３によって変わり、二値データＬ２、Ｌ３によって設定される。
【００２３】
本発明では、差動増幅器７に供給する基準電圧を複数通りに設定できるので、高周波信号の入力時における出力レベルの過大なオーバーシュートを押さえるだけでなく、ＡＧＣ制御された状態での出力レベルをＴＶ送信システムに応じて適宜に設定できるという効果がある。
【００２４】
【発明の効果】
以上説明したように、本発明は、基準電圧発生回路には比較回路からの二値データと外部から入力される外部二値データとを入力し、高周波信号が所定レベル以下の時には基準電圧を接地電位に落とすと共に可変利得手段を最大減衰状態とし、高周波信号が所定レベル以上の範囲では外部二値データによって基準電圧を接地電位以外のレベルに切り替えて可変利得手段から出力される高周波信号のレベル設定をしたので、それまで可変利得手段に高周波信号が入力されておらず、ある瞬間に所定レベル以上の高周波信号が入力された時には、所定レベルまで立ち上がる間は可変利得手段が最大減衰状態となり、その後に高周波信号が増大する段階では外部二値データによって基準電圧は接地電位以外のレベルに切り替えられ、可変利得手段から出力される高周波信号レベルのオーバーシュートが軽減される。また、接地電位以外の基準電圧が印加されてＡＧＣ制御された状態での出力レベルをＴＶ送信システムに応じて適宜に設定できる。
【００２５】
また、基準電圧発生回路は比較回路から出力される二値データと外部二値データとの論理積を演算する二つ以上のアンド回路と、アンド回路によって制御されるデコーダと、デコーダの複数の出力端に独立して接続された分圧回路とを有し、分圧回路から出力される電圧を基準電圧としたので、接地電位を含む複数の基準電圧を生成できる。
【００２６】
また、可変利得手段をピンダイオードを用いた可変減衰器で構成され、前記可変減衰器の次段に増幅器を接続したので、減衰時のインピーダンス整合が得られる。
【図面の簡単な説明】
【図１】本発明のＡＧＣ回路の構成を示す回路図である。
【図２】本発明のＡＧＣ回路に使用される基準電圧発生回路の構成を示す回路図である。
【図３】従来のＡＧＣ回路の構成を示す回路図である。
【符号の説明】
１ 第二の分岐手段
２ 可変利得手段
３ 増幅器
４ 第一の分岐手段
５ 第一の検波手段
６ 第一のオペアンプ
７ 差動増幅器
８ 基準電圧発生回路
９ 第二の検波手段
１０ 第二のオペアンプ
１１ 比較回路
１２、１３ アンド回路
１４ デコーダ
１４ａ〜１４ｄ 出力端子
Ｔｒ１〜Ｔｒ４ トランジスタ
Ｄ０〜Ｄ４ ダイオード
Ｒ０〜Ｒ４ 抵抗
【発明の属する技術分野】
この発明は、テレビジョン信号送信機等に使用されるＡＧＣ回路に関する。
【０００２】
【従来の技術】
従来のＡＧＣ回路を図３によって説明する。可変利得増幅器１１は入力した高周波信号を制御入力端からの外部直流信号レベルに応じた利得で増幅する。この増幅器１１の出力は信号処理器１２に供給され、例えば受信処理、中間周波変換、送信周波数変換、電力増幅等の処理を受ける。この信号処理器１２から出力される電力増幅信号は分岐器１３で一部分岐され、図示しないアンテナ系に導出される。
分岐器１３で分岐された信号は増幅器１４で増幅されて検波器１５に導かれる。検波器１５は入力信号から出力電力レベルに対応したＤＣ出力レベル信号を検波する。この検波出力はレベル検知器１６及びＤＣ増幅器１７に供給される。
【０００３】
上記レベル検知器１６は、信号有りを検知するために、例えば定格の−１５ｄＢのレベルにて信号有りを検知する機能と、信号レベルの範囲を検知するために、例えば定格の±２ｄＢのレベルにて出力の上限及び下限を検知する機能とを有する。上記ＤＣ増幅器１７は検波出力をＤＣ増幅して切替器１８に出力する。
この切替器１８はＤＣ増幅器１７のＤＣ出力と基準ＤＣレベル調整器２０のＤＣ出力をレベル検知器１６の信号有無検知の出力信号で選択的に切替え導出する。導出されたＤＣ出力は制御時定数可変器１９に供給される。
【０００４】
この制御時定数可変器１９はレベル検知器１６からの制御信号によって、出力レベル範囲外の場合には瞬時動作から定格遅延まで、出力レベル範囲内の場合では最小遅延から定格遅延まで時定数を変化させ、その時定数をもって切替器１８からのＤＣ入力を利得制御信号として可変利得増幅器１１に供給する。
レベル検知器１６では出力信号の断検知と出力信号レベルの設定範囲外検知を行う。切替器１８では出力断の検知時に固定利得バイアスに切り換える。制御時定数可変器１９では時定数を最小値（０）から定格時に必要とされる値まで可変可能とし、その他のループ内の時定数を全て最小値として高速動作させる働きをする。
【０００５】
上記構成では、入力信号無しの時には固定利得バイアスに切り換えているので、高周波信号ラインは通常の定格利得となっている。ＡＧＣループの回路時定数は高速動作となっており、定格入力信号が印加されると、出力信号はほぼ定格で出力されて、出力検知が動作してＡＧＣループ側に切り替わり、ＡＧＣ時定数は徐々に長くなって低速動作となる。このため、入力信号レベルにほぼ一致した出力信号が得られ、過渡特性は良好となる。
【０００６】
入力信号が高い時には、出力検知、ＡＧＣループ切替、高速動作レベルの安定化、出力範囲の検知が順になされ、徐々に低速動作になっていく。入力信号が低いときも同様であり、定格出力を越えないで高速で安定化する。
入力信号は急変したときには、出力レベルが範囲外となったことを検知し、高速動作に切替え、高速レベルを安定化し、出力範囲内となったことを検知し、徐々に低速動作に移行していく（例えば、特許文献１参照。）。
【０００７】
【特許文献１】
実開平６−５４３１２号公報（図１）
【０００８】
【発明が解決しようとする課題】
上記の構成では、ＡＧＣループ内に時定数可変回路を設けて、入力信号レベルの急変時（あるいは信号なしの状態から信号有りの状態に変化した時を含む）を検出して時定数を最小値から定常値に徐々に変化させることで、出力レベルのオーバーシュートを押さえるようにしているが、時定数可変回路の構成が極めて複雑になるという問題がある。
【０００９】
本発明は、汎用の回路を用いて、入力信号の急変時に発生する出力信号レベルのオーバーシュートを簡単に押えると共に、ＡＧＣ制御状態における出力信号レベルを簡単に設定できるようにすることを目的とする。
【００１０】
【課題を解決するための手段】
上記課題に対して、本発明は、入力された高周波信号を利得制御電圧のレベルに応じて増幅又は減衰する可変利得手段と、前記可変利得手段の後段に設けられた分岐手段から分岐された高周波信号を検波して直流電圧を出力する検波手段と、前記直流電圧を基準電圧と比較して前記利得制御電圧を生成する差動増幅器と、前記基準電圧を発生する基準電圧発生回路と、前記可変利得手段に入力される前記高周波信号が所定レベル以下又は以上を判別して二値データを出力する比較回路とを備え、前記基準電圧発生回路には前記二値データと外部から入力される外部二値データとを入力し、前記高周波信号が前記所定レベル以下の時には前記基準電圧を接地電位に落とすと共に前記可変利得手段を最大減衰状態とし、前記高周波信号が前記所定レベル以上の範囲では前記外部二値データによって前記基準電圧を前記接地電位以外のレベルに切り替えて前記可変利得手段から出力される高周波信号のレベル設定をした。
【００１１】
また、前記基準電圧発生回路は前記比較回路から出力される二値データと前記外部二値データとの論理積を演算する二つ以上のアンド回路と、前記アンド回路によって制御されるデコーダと、前記デコーダの複数の出力端に独立して接続された分圧回路とを有し、前記分圧回路から出力される電圧を前記基準電圧とした。
【００１２】
また、前記可変利得手段はピンダイオードを用いた可変減衰器で構成され、前記可変減衰器の次段に増幅器を接続した。
【００１３】
【発明の実施の形態】
本発明のＡＧＣ回路を図１に示す構成によって説明する。高周波信号は第二の分岐手段１を介して可変利得手段２に入力される。可変利得手段２は、例えばピンダイオードによる可変減衰器（ピンアッテネータ）等の可変減衰器で構成されるが、可変利得増幅器で構成される場合もある。可変利得手段２は利得制御電圧に対応して減衰又は利得が制御される。可変利得手段２の次段には利得が固定の増幅器３が接続され、増幅器３の後段には第一の分岐手段４が接続される。
【００１４】
第一の分岐手段４から分岐された高周波信号は第一の検波手段５に入力される。第一の検波手段５は通常の検波器で構成され、高周波信号を検波して第一の直流電圧を出力する。第一の直流電圧は第一のオペアンプ６によって直流増幅される。増幅された第一の直流電圧は差動増幅器７の一方の入力端（例えば反転入力端−）に入力される。差動増幅器７の他方の入力端（非反転入力端＋）には基準電圧発生回路８から基準電圧が印加される。
【００１５】
以上の構成によれば、可変利得手段２に入力される高周波信号のレベルが大きくなれば、差動増幅器７に入力される第一の直流電圧が上昇し、その出力である利得制御電圧は下降する。よって、可変利得手段２がフォワードＡＧＣ回路に適合するものであれば（利得制御電圧が大きくなるときに利得が上昇する）可変利得手段２は利得が減衰する方向に働いてその出力レベルが一定となる。そして、一定となる出力レベルは差動増幅器７に印加される基準電圧（基準電圧発生回路８から供給される）のレベルによって設定される。
【００１６】
一方、可変利得手段２に入力される高周波信号の一部は第二の分岐手段１によって分岐されて第二の検波手段９に入力される。第二の検波手段９は第一の検波手段５と同じ構成であり、高周波信号を検波して第二の直流電圧を第二のオペアンプ１０に入力する。第二のオペアンプ１０は第一のオペアンプ６と同じ構成である。第二の直流電圧は第二のオペアンプ１０によって直流増幅されて比較回路１１の一方の入力端（例えば反転入力端−）に入力される。比較回路１１の他方の入力端（非反転入力端＋）には固定の基準電圧Ｅが印加される。
【００１７】
比較回路１１は反転入力端（−）に入力される第二の直流電圧と非反転入力端（＋）に入力される電圧固定の基準電圧Ｅとの比較により、論理レベル１又は０の二値データＬ１を出力するが、この構成では第二の直流電圧が基準電圧Ｅよりも低くなれば論理レベル０を出力する。そこで、基準電圧Ｅは、可変利得手段２に入力される高周波信号のレベルが所定値（例えば−１０ｄＢｍ）以下の時に論理レベル０を出力するように設定される。比較回路１１から出力される二値データＬ１は第一の基準電圧発生回路８に入力される。
【００１８】
基準電圧発生回路８は、比較回路１１から入力される二値データＬ１によって差動増幅器７に印加する基準電圧のレベルを切り替える機能を有し、論理レベルが０のときには基準電圧を無条件に最小値の接地電位（ほぼ０ボルト）とし、論理レベルが１のときには外部から入力される二値データＬ２、Ｌ３によって接地電位以外のレベルの異なる三通りの基準電圧のいずれかを選択するようになっている。
【００１９】
基準電圧発生回路８の構成を図２に示す。二つのアンド回路１２、１３の各一方の入力端には比較回路１１からの二値データＬ１が入力される。またアンド回路１２の他方の入力端とアンド回路１３の他方の入力端とにはそれぞれ外部から二値データＬ２、Ｌ３（論理レベル１又は０）が独立して入力される。二つのアンド回路１２、１３の出力端にはデコーダ１４（２ｔｏ４）が接続される。デーコーダ１４内の出力段には出力端子１４ａ〜１４ｄにそれぞれコレクタが接続されたトランジスタＴｒ１〜Ｔｒ４が設けられる。アンド回路の数を増やす場合はそれに応じてデコーダ１４の構成を変わる。
【００２０】
また、各出力端１４ａ〜１４ｄには逆流防止用のダイオードＤ１〜Ｄ４が接続され、このうちダイオードＤ１〜Ｄ３にはそれぞれ抵抗値が互いに異なる抵抗Ｒ１〜Ｒ３が直列に接続される。抵抗Ｒ１〜Ｒ３とダイオードＤ４とがともに、給電抵抗Ｒ０に接続され、給電抵抗Ｒ０にはダイオードＤ０を介して電圧Ｅｒが給電される。給電抵抗Ｒ０と各抵抗Ｒ１〜Ｒ３との組み合わせでそれぞれ分圧回路を構成する。そして、給電抵抗Ｒ０とその他の抵抗Ｒ１〜Ｒ３及びダイオードＤ４との接続点が差動増幅器７の非反転入力端（＋）に接続される。
【００２１】
上記図２の構成において、二値データＬ１が０である場合、又は二つの二値データＬ２とＬ３とが共に０である場合はトランジスタＴｒ４がオンとなる。従って、差動増幅器７に印加される基準電圧はほぼ０ボルトとなり、差動増幅器７から出力される利得制御電圧は反転入力端（−）に入力される第一の直流電圧の如何に関わらずほぼ０ボルトとなる。従って可変利得手段２は入力される高周波信号が所定のレベル以下の範囲では最大の減衰状態となる。
【００２２】
また、二値データＬ１が１で且つ二値データＬ２又はＬ３の少なくとも一方が１である場合はトランジスタＴｒ１〜Ｔｒ３のいずれかがオンとなる。従って、この場合は給電抵抗Ｒ０と抵抗Ｒ１〜Ｒ３のいずれかとで分圧された電圧が基準電圧として差動増幅器７の非反転入力端（＋）に印加される。よって、可変利得手段２に入力される高周波信号が無しの状態から印加されて上昇し、所定のレベルを越える過程では、差動増幅器７の反転入力端（−）には既に第一の直流電圧が入力されているので、基準電圧との差が少なくなり、なおかつ直流電圧が最大減衰状態から上昇するように可変利得手段２に利得制御電圧が印加されるので、最大の減衰状態から脱しておりその出力レベルが過大に大きくなることはない。そして、出力レベルは基準電圧によって決まる出力レベルで一定となる。一定となる出力レベルは抵抗Ｒ１〜Ｒ３によって変わり、二値データＬ２、Ｌ３によって設定される。
【００２３】
本発明では、差動増幅器７に供給する基準電圧を複数通りに設定できるので、高周波信号の入力時における出力レベルの過大なオーバーシュートを押さえるだけでなく、ＡＧＣ制御された状態での出力レベルをＴＶ送信システムに応じて適宜に設定できるという効果がある。
【００２４】
【発明の効果】
以上説明したように、本発明は、基準電圧発生回路には比較回路からの二値データと外部から入力される外部二値データとを入力し、高周波信号が所定レベル以下の時には基準電圧を接地電位に落とすと共に可変利得手段を最大減衰状態とし、高周波信号が所定レベル以上の範囲では外部二値データによって基準電圧を接地電位以外のレベルに切り替えて可変利得手段から出力される高周波信号のレベル設定をしたので、それまで可変利得手段に高周波信号が入力されておらず、ある瞬間に所定レベル以上の高周波信号が入力された時には、所定レベルまで立ち上がる間は可変利得手段が最大減衰状態となり、その後に高周波信号が増大する段階では外部二値データによって基準電圧は接地電位以外のレベルに切り替えられ、可変利得手段から出力される高周波信号レベルのオーバーシュートが軽減される。また、接地電位以外の基準電圧が印加されてＡＧＣ制御された状態での出力レベルをＴＶ送信システムに応じて適宜に設定できる。
【００２５】
また、基準電圧発生回路は比較回路から出力される二値データと外部二値データとの論理積を演算する二つ以上のアンド回路と、アンド回路によって制御されるデコーダと、デコーダの複数の出力端に独立して接続された分圧回路とを有し、分圧回路から出力される電圧を基準電圧としたので、接地電位を含む複数の基準電圧を生成できる。
【００２６】
また、可変利得手段をピンダイオードを用いた可変減衰器で構成され、前記可変減衰器の次段に増幅器を接続したので、減衰時のインピーダンス整合が得られる。
【図面の簡単な説明】
【図１】本発明のＡＧＣ回路の構成を示す回路図である。
【図２】本発明のＡＧＣ回路に使用される基準電圧発生回路の構成を示す回路図である。
【図３】従来のＡＧＣ回路の構成を示す回路図である。
【符号の説明】
１ 第二の分岐手段
２ 可変利得手段
３ 増幅器
４ 第一の分岐手段
５ 第一の検波手段
６ 第一のオペアンプ
７ 差動増幅器
８ 基準電圧発生回路
９ 第二の検波手段
１０ 第二のオペアンプ
１１ 比較回路
１２、１３ アンド回路
１４ デコーダ
１４ａ〜１４ｄ 出力端子
Ｔｒ１〜Ｔｒ４ トランジスタ
Ｄ０〜Ｄ４ ダイオード
Ｒ０〜Ｒ４ 抵抗
Claims (3)
- 入力された高周波信号を利得制御電圧のレベルに応じて増幅又は減衰する可変利得手段と、前記可変利得手段の後段に設けられた分岐手段から分岐された高周波信号を検波して直流電圧を出力する検波手段と、前記直流電圧を基準電圧と比較して前記利得制御電圧を生成する差動増幅器と、前記基準電圧を発生する基準電圧発生回路と、前記可変利得手段に入力される前記高周波信号が所定レベル以下又は以上を判別して二値データを出力する比較回路とを備え、前記基準電圧発生回路には前記二値データと外部から入力される外部二値データとを入力し、前記高周波信号が前記所定レベル以下の時には前記基準電圧を接地電位に落とすと共に前記可変利得手段を最大減衰状態とし、前記高周波信号が前記所定レベル以上の範囲では前記外部二値データによって前記基準電圧を前記接地電位以外のレベルに切り替えて前記可変利得手段から出力される高周波信号のレベル設定をしたことを特徴とするＡＧＣ回路。
- 前記基準電圧発生回路は前記比較回路から出力される二値データと前記外部二値データとの論理積を演算する二つ以上のアンド回路と、前記アンド回路によって制御されるデコーダと、前記デコーダの複数の出力端に独立して接続された分圧回路とを有し、前記分圧回路から出力される電圧を前記基準電圧としたことを特徴とする請求項１に記載のＡＧＣ回路。
- 前記可変利得手段はピンダイオードを用いた可変減衰器で構成され、前記可変減衰器の次段に増幅器を接続したことを特徴とする請求項１又は２に記載のＡＧＣ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003050377A JP2004260653A (ja) | 2003-02-27 | 2003-02-27 | Ａｇｃ回路 |
| EP04004359A EP1453195A3 (en) | 2003-02-27 | 2004-02-26 | AGC circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003050377A JP2004260653A (ja) | 2003-02-27 | 2003-02-27 | Ａｇｃ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004260653A true JP2004260653A (ja) | 2004-09-16 |
Family
ID=32767785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003050377A Withdrawn JP2004260653A (ja) | 2003-02-27 | 2003-02-27 | Ａｇｃ回路 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP1453195A3 (ja) |
| JP (1) | JP2004260653A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011135442A (ja) * | 2009-12-25 | 2011-07-07 | Victor Co Of Japan Ltd | 音量制限装置及び集音器 |
| JP2016152553A (ja) * | 2015-02-18 | 2016-08-22 | 日本アンテナ株式会社 | 自動利得制御回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2164846C3 (de) * | 1971-12-27 | 1979-04-12 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung für Schwundausgleich |
| JPH08236849A (ja) * | 1995-02-28 | 1996-09-13 | Ando Electric Co Ltd | Ｌｄ光出力制御回路 |
| JP3534233B2 (ja) * | 1999-01-08 | 2004-06-07 | 松下電器産業株式会社 | 自動利得制御方法及びその装置、自動利得制御機能を持った無線通信装置 |
-
2003
- 2003-02-27 JP JP2003050377A patent/JP2004260653A/ja not_active Withdrawn
-
2004
- 2004-02-26 EP EP04004359A patent/EP1453195A3/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011135442A (ja) * | 2009-12-25 | 2011-07-07 | Victor Co Of Japan Ltd | 音量制限装置及び集音器 |
| JP2016152553A (ja) * | 2015-02-18 | 2016-08-22 | 日本アンテナ株式会社 | 自動利得制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1453195A3 (en) | 2007-11-07 |
| EP1453195A2 (en) | 2004-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU732676B2 (en) | Power saving device for radio communication terminal | |
| US7259619B2 (en) | Amplifier circuit with reduced power-on transients and method thereof | |
| US7405617B2 (en) | Dynamic biasing system for an amplifier | |
| WO2005078969A1 (ja) | ビットレート自動制御回路 | |
| US7095994B1 (en) | Method and apparatus for dynamic biasing of baseband circuitry in a communication system receiver | |
| US5515008A (en) | Output level automatic control apparatus | |
| JP2004260653A (ja) | Ａｇｃ回路 | |
| JP2000106511A (ja) | パワーアンプｉｃ | |
| JP2002520895A (ja) | 改良された指数関数電流発生器と方法 | |
| JP2007159020A (ja) | 電流電圧変換回路 | |
| US6798282B1 (en) | Method and system for transimpedance amplifiers with high current input while maintaining high transimpedance gain and bandwidth | |
| JP2008518490A (ja) | 可変フィードバック抵抗を有する前置増幅回路 | |
| US6246285B1 (en) | AGC circuit based on a peak detection system | |
| US7734265B2 (en) | Audio muting circuit and audio muting method | |
| JPH0235831A (ja) | 光受信増幅回路 | |
| US6072883A (en) | Circuit for automatically adjusting input sensitivity of audio signal in monitor | |
| US8243957B2 (en) | Audio control apparatus | |
| US7795972B2 (en) | Automatic gain control apparatus and technique | |
| US20230117775A1 (en) | Signal adjusting circuit and receiving end circuit using the same | |
| KR940000095B1 (ko) | 수신신호 자동 이득 조절회로 및 방법 | |
| JP2001298340A (ja) | 自動レベル調整回路 | |
| JP2021069001A (ja) | 自動利得制御回路 | |
| JPH04296127A (ja) | 光受信回路 | |
| KR20060056045A (ko) | 선형특성을 갖는 자동이득 제어장치 | |
| JPH06112748A (ja) | 高周波増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20051130 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
| A761 | Written withdrawal of application |
Effective date: 20080304 Free format text: JAPANESE INTERMEDIATE CODE: A761 |