JP2004260311A - Pwm signal generator circuit and semiconductor device - Google Patents

Pwm signal generator circuit and semiconductor device Download PDF

Info

Publication number
JP2004260311A
JP2004260311A JP2003046031A JP2003046031A JP2004260311A JP 2004260311 A JP2004260311 A JP 2004260311A JP 2003046031 A JP2003046031 A JP 2003046031A JP 2003046031 A JP2003046031 A JP 2003046031A JP 2004260311 A JP2004260311 A JP 2004260311A
Authority
JP
Japan
Prior art keywords
potential
circuit
generation circuit
transistor
pwm signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003046031A
Other languages
Japanese (ja)
Inventor
Tatsuo Nishimaki
辰夫 西牧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003046031A priority Critical patent/JP2004260311A/en
Publication of JP2004260311A publication Critical patent/JP2004260311A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a PWM signal generator circuit for generating a PWM signal quick in response. <P>SOLUTION: The signal generator circuit comprises a reference pulse signal generator circuit 10 for generating pulse signals at intervals corresponding to an input potential V<SB>REF</SB>, a triangular wave potential generator circuit 20 for generating triangular wave potential ramping with an inclination corresponding to the output potential V<SB>BIAS</SB>of an error amplifier 2 while the pulse signal turns from a lower level to a high level, and a Schmitt circuit 30 for outputting a pulse signal according to the triangular wave potential. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、第１及び第２の入力電位に応じたＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号を生成するためのＰＷＭ信号生成回路に関する。さらに、本発明は、そのようなＰＷＭ信号生成回路を具備する半導体装置に関する。
【０００２】
【従来の技術】
携帯電話装置等において、所定の電位を安定して出力する電源回路が用いられている。このような電源回路は、一般に、エラーアンプ、ＰＷＭ信号生成回路、及び、スイッチングレギュレータを用いて構成されている。
【０００３】
従来のＰＷＭ信号生成回路において、ＰＷＭ信号は、一般に、入力電位と三角波の電位をコンパレータで比較することにより生成されている（例えば、非特許文献１及び非特許文献２参照）。
【０００４】
【非特許文献１】
見城尚志著「ＡＣサーボモータとマイコン制御」総合電子出版社、昭和５９年２月１０日、ｐ．３１
【非特許文献２】
杉本英彦、他２名著「ＡＣサーボシステムの理論と設計の実際」総合電子出版社、１９９０年５月、ｐ．３９−４４
【０００５】
しかしながら、コンパレータは、高速で動作することができないため、このようなＰＷＭ信号生成回路においては、応答の早いＰＷＭ信号を生成することができなかった。
【０００６】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、応答の早いＰＷＭ信号を生成することができるＰＷＭ信号生成回路を提供することを第１の目的とする。また、本発明は、そのようなＰＷＭ信号生成回路を具備する半導体装置を提供することを第２の目的とする。
【０００７】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係るＰＷＭ信号生成回路は、第１及び第２の入力電位に応じたＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号を生成するためのＰＷＭ信号生成回路であって、第１の入力電位に応じた間隔のパルス信号を生成する第１の回路と、パルス信号が第１のレベルとなったときから第２のレベルとなるときまでの間、第２の入力電位に応じた傾きでランプ状に変化する電位を生成する第２の回路と、第２の回路が生成する電位に従ってパルス信号を出力する第３の回路とを具備する。
【０００８】
また、本発明に係る半導体装置は、本発明に係るＰＷＭ信号生成回路を具備する。
【０００９】
上記の構成によれば、応答の早いＰＷＭ信号を生成することができる。
【００１０】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態について説明する。
図１に、本発明の一実施形態に係るＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号生成回路を用いた電源回路の構成を示す。図１に示すように、電源回路１は、エラーアンプ２と、本発明の一実施形態に係るＰＷＭ信号生成回路３と、スイッチングレギュレータ４とを具備しており、入力電位ＶＲＥＦに応じた出力電位ＶＯＵＴを負荷回路に供給する。
【００１１】
スイッチングレギュレータ４は、Ｐチャネル型トランジスタＱＰ１と、ダイオードＤ１と、コイルＬ１と、コンデンサＣ１とを具備している。
トランジスタＱＰ１は、ソースが高電位側の第１の電源電位ＶＩＮに接続されており、ドレインがダイオードＤ１のカソードに接続されている。ダイオードＤ１のアノードは、低電位側の第２の電源電位ＶＳＳに接続されている。
【００１２】
トランジスタＱＰ１及びダイオードＤ１の接続点と電源電位ＶＳＳとの間には、コイルＬ１及びコンデンサＣ１が直列に接続されており、コイルＬ１及びコンデンサＣ１の接続点の電位が出力電位ＶＯＵＴとなる。
出力電位ＶＯＵＴは、エラーアンプ２にフィードバック入力され、エラーアンプ２は、入力電位ＶＲＥＦ及び出力電位ＶＯＵＴに応じた電位ＶＢＩＡＳをＰＷＭ信号生成回路３に出力する。ＰＷＭ信号生成回路３は、入力電位ＶＲＥＦ及びエラーアンプ２の出力電位ＶＢＩＡＳに応じたパルス幅を有するＰＷＭ信号ＳＨを生成し、トランジスタＱＰ１に供給する。ＰＷＭ信号ＳＨのパルス幅に応じて、トランジスタＱＰ１がオン、オフされ、所望の出力電位ＶＯＵＴを得ることができる。
【００１３】
図２は、本発明の一実施形態に係るＰＷＭ信号生成回路３の回路構成を示す図である。図２に示すように、ＰＷＭ信号生成回路３は、基準パルス信号生成回路１０と、三角波電位生成回路２０と、シュミット回路３０とを具備する。
基準パルス信号生成回路１０は、入力電位ＶＲＥＦに応じた間隔でパルス信号を出力するための回路である。図２に示すように、基準パルス信号生成回路１０は、オペアンプ１１と、ＰチャネルトランジスタＱＰ２及びＱＰ３と、抵抗Ｒ１と、ＮチャネルトランジスタＱＮ１と、コンデンサＣ２と、シュミット回路１２とを具備する。なお、トランジスタＱＰ２及びＱＰ３の電気的特性は、同じであるものとする。
【００１４】
トランジスタＱＰ２及び抵抗Ｒ１は、高電位側の第１の電源電位ＶＩＮと低電位側の第２の電源電位ＶＳＳとの間に直列に接続されている。トランジスタＱＰ２及び抵抗Ｒ１の接続点は、オペアンプ１１の非反転入力に接続されている。オペアンプ１１の反転入力には、入力電位ＶＲＥＦが入力されている。
トランジスタＱＰ２及び抵抗Ｒ１の接続点の電位は、第１の電源電位ＶＩＮと第２の電源電位ＶＳＳとの電位差（ＶＩＮ−ＶＳＳ）をトランジスタＱＰ２のソース〜ドレイン間抵抗及び抵抗Ｒ１によって抵抗分割した電位となり、オペアンプ１１は、入力電位ＶＲＥＦとトランジスタＱＰ２及び抵抗Ｒ１の接続点の電位との間の電位差に応じた電位を出力する。
【００１５】
トランジスタＱＮ１及びコンデンサＣ２は、並列に接続されている。トランジスタＱＮ１及びコンデンサＣ２の接続点の内のトランジスタＱＮ１のソース側の接続点は、第２の電源電位ＶＳＳに接続されており、トランジスタＱＮ１のドレイン側の接続点は、トランジスタＱＰ３のドレインに接続されている。トランジスタＱＰ３のソースは、第１の電源電位ＶＩＮに接続されている。
トランジスタＱＰ２及びＱＰ３のゲートには、オペアンプ１１の出力電位が入力され、トランジスタＱＰ３のソース〜ドレイン間に流れる電流は、トランジスタＱＰ２のソース〜ドレイン間に流れる電流と等しくなる。
【００１６】
コンデンサＣ２は、トランジスタＱＰ３のソース〜ドレイン間を流れる電流によってチャージされ、トランジスタＱＰ３及びコンデンサＣ２の接続点の電位は上昇する。トランジスタＱＰ３及びコンデンサＣ２の接続点には、シュミット回路１２が接続されており、トランジスタＱＰ３及びコンデンサＣ２の接続点の電位が高電位側のスレッショルド電位を越えると、シュミット回路１２の出力電位は、ハイレベルとなる。シュミット回路１２の出力電位は、三角波電位生成回路２０に出力されるとともに、トランジスタＱＮ１のゲートに入力される。
【００１７】
シュミット回路１２の出力電位がハイレベルになると、トランジスタＱＮ１はオンとなり、コンデンサＣ２は、ディスチャージされる。これにより、トランジスタＱＰ３及びコンデンサＣ２の接続点の電位が低電位側のスレッショルド電位を下回ると、シュミット回路１２の出力電位は、ローレベルとなる。従って、シュミット回路１２の出力信号、すなわち、基準パルス信号生成回路１０の出力信号は、入力電位ＶＲＥＦに応じた間隔のパルス信号となる。図３（ａ）は、基準パルス信号生成回路１０の出力電位を示す図である。
【００１８】
三角波電位生成回路２０は、基準パルス信号生成回路１０が出力するパルス信号に同期して、エラーアンプ２の出力電位ＶＢＩＡＳに応じた傾きの三角波電位を繰り返し出力するための回路である。図２に示すように、三角波電位生成回路２０は、オペアンプ２１と、ＰチャネルトランジスタＱＰ４及びＱＰ５と、抵抗Ｒ２と、ＮチャネルトランジスタＱＮ２と、コンデンサＣ３とを具備する。なお、トランジスタＱＰ４及びＱＰ５の電気的特性は、同じであるものとする。
【００１９】
トランジスタＱＰ４及び抵抗Ｒ２は、高電位側の第１の電源電位ＶＩＮと低電位側の第２の電源電位ＶＳＳとの間に直列に接続されている。トランジスタＱＰ４及び抵抗Ｒ２の接続点は、オペアンプ２１の非反転入力に接続されている。オペアンプ２１の反転入力には、エラーアンプ２の出力電位ＶＢＩＡＳが入力されている。
トランジスタＱＰ４及び抵抗Ｒ２の接続点の電位は、第１の電源電位ＶＩＮと第２の電源電位ＶＳＳとの電位差（ＶＩＮ−ＶＳＳ）をトランジスタＱＰ４のソース〜ドレイン間抵抗及び抵抗Ｒ２によって抵抗分割した電位となり、オペアンプ２１は、エラーアンプ２の出力電位ＶＢＩＡＳとトランジスタＱＰ４及び抵抗Ｒ２の接続点の電位との間の電位差に応じた電位を出力する。
【００２０】
トランジスタＱＮ２及びコンデンサＣ３は、並列に接続されている。トランジスタＱＮ２及びコンデンサＣ３の接続点の内のトランジスタＱＮ３のソース側の接続点は、第２の電源電位ＶＳＳに接続されており、トランジスタＱＮ２のドレイン側の接続点は、トランジスタＱＰ５のドレインに接続されている。トランジスタＱＰ５のソースは、第１の電源電位ＶＩＮに接続されている。
トランジスタＱＰ４及びＱＰ５のゲートには、オペアンプ２１の出力電位が入力され、トランジスタＱＰ５のソース〜ドレイン間に流れる電流は、トランジスタＱＰ４のソース〜ドレイン間に流れる電流と等しくなる。
【００２１】
コンデンサＣ３は、トランジスタＱＰ５のソース〜ドレイン間を流れる電流によってチャージされ、トランジスタＱＰ５及びコンデンサＣ３の接続点の電位は、上昇する。一方、基準パルス信号生成回路１０の出力信号がハイレベルとなると、トランジスタＱＮ２はオンとなり、コンデンサＣ３はディスチャージされる。
従って、トランジスタＱＰ５及びコンデンサＣ３の接続点の電位、すなわち、三角波電位生成回路２０の出力電位は、基準パルス信号生成回路１０の出力信号がハイレベルの間ローレベルとなり、基準パルス信号生成回路１０の出力信号がローレベルとなったときからエラーアンプ２の出力電位ＶＢＩＡＳに応じた傾きでランプ状に上昇する電位となる。図３（ｂ）は、三角波電位生成回路２０の出力電位を示す図である。
【００２２】
三角波電位生成回路２０の出力電位は、シュミット回路３０に入力される。シュミット回路３０の出力電位、すなわち、ＰＷＭ信号生成回路２０の出力電位は、三角波電位生成回路２０の出力電位が高電位側のスレッショルド電位を越えるとハイレベルとなり、三角波電位生成回路２０の出力電位が低電位側のスレッショルド電位を下回るとローレベルとなる。図３（ｃ）は、シュミット回路３０の出力電位を示す図である。
【００２３】
次に、ＰＷＭ信号生成回路２０の動作について、図３を参照しながら説明する。
図３（ａ）に示すように、時刻ｔ０において、基準パルス信号生成回路１０の出力信号がハイレベルになると、三角波電位生成回路２０内のコンデンサＣ３はディスチャージされ、図３（ｂ）に示すように、三角波電位生成回路２０の出力電位はローレベルとなる。
その後、時刻ｔ１において、基準パルス信号生成回路１０の出力信号がローレベルとなると、三角波電位生成回路２０内のコンデンサＣ３へのチャージが開始され、三角波電位生成回路２０の出力電位は、ランプ状に上昇する。三角波電位生成回路２０の出力電位の傾きは、エラーアンプ２の出力電位ＶＢＩＡＳに応じた傾きとなる。
【００２４】
ここで、図３（ｂ）中の実線で示すように三角波電位生成回路２０の出力電位が上昇する場合、三角波電位生成回路２０の出力電位は、時刻ｔ４において、シュミット回路３０のスレッショルド電位を越えることとなり、図３（ｃ）中の実線で示すように、シュミット回路３０の出力電位は、時刻ｔ４において、ハイレベルとなる。
また、図３（ｂ）中の一点鎖線で示すように三角波電位生成回路２０の出力電位が上昇する場合、三角波電位生成回路２０の出力電位は、時刻ｔ３において、シュミット回路３０のスレッショルド電位を越えることとなり、図３（ｃ）中の一点鎖線で示すように、シュミット回路３０の出力電位は、時刻ｔ３において、ハイレベルとなる。
さらに、図３（ｂ）中の二点鎖線で示すように三角波電位生成回路２０の出力電位が上昇する場合、三角波電位生成回路２０の出力電位は、時刻ｔ２において、シュミット回路３０のスレッショルド電位を越えることとなり、図３（ｃ）中の二点鎖線で示すように、シュミット回路３０の出力電位は、時刻ｔ２において、ハイレベルとなる。
【００２５】
そして、時刻ｔ５において、基準パルス信号生成回路１０の出力信号がハイレベルになると、三角波電位生成回路２０内のコンデンサＣ３はディスチャージされ、三角波電位生成回路２０の出力電位はローレベルとなる。
その後、時刻ｔ６において、基準パルス信号生成回路１０の出力信号がローレベルとなると、三角波電位生成回路２０内のコンデンサＣ３へのチャージが開始され、三角波電位生成回路２０の出力電位は、再びランプ状に上昇する。
【００２６】
このように、本実施形態によれば、コンパレータを不要とし、高速動作が可能なシュミット回路３０を用いてＰＷＭ信号を生成することができるので、応答の早いＰＷＭ信号を生成することができる。また、これにより、スイッチングレギュレータ４内のコイルＬ１及びコンデンサＣ１（図１参照）を小さくすることができる。
【図面の簡単な説明】
【図１】ＰＷＭ信号生成回路を用いた電源回路を示す図。
【図２】図１のＰＷＭ信号生成回路の回路構成を示す図。
【図３】図１のＰＷＭ信号生成回路の信号波形を示す図。
【符号の説明】
１ 電源回路、２ エラーアンプ、３ ＰＷＭ信号生成回路、４ スイッチングレギュレータ、１０ 基準パルス信号生成回路、１１、２１ オペアンプ、１２、３０ シュミット回路、２０ 三角波電位生成回路、ＱＰ１、ＱＰ２、… Ｐチャネル型トランジスタ、ＱＮ１、ＱＮ２ Ｎチャネル型トランジスタ Ｃ１、Ｃ２、… コンデンサ、Ｒ１、Ｒ２ 抵抗、Ｌ１ コイル、Ｄ１ ダイオード[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a PWM (Pulse Width Modulation) signal generation circuit for generating a PWM (Pulse Width Modulation) signal according to first and second input potentials. Further, the present invention relates to a semiconductor device including such a PWM signal generation circuit.
[0002]
[Prior art]
2. Description of the Related Art A power supply circuit that stably outputs a predetermined potential is used in a mobile phone device or the like. Such a power supply circuit is generally configured using an error amplifier, a PWM signal generation circuit, and a switching regulator.
[0003]
In a conventional PWM signal generation circuit, a PWM signal is generally generated by comparing an input potential and a triangular wave potential with a comparator (for example, see Non-Patent Documents 1 and 2).
[0004]
[Non-patent document 1]
Takashi Mishiro, "AC Servo Motor and Microcomputer Control," Sogo Denshi Shuppan, February 10, 1984, p. 31
[Non-patent document 2]
Hidehiko Sugimoto and two others, "Theory and Design of AC Servo Systems," Sogo Denshi Shuppan, May 1990, p. 39-44
[0005]
However, since the comparator cannot operate at high speed, such a PWM signal generation circuit cannot generate a PWM signal with a fast response.
[0006]
[Problems to be solved by the invention]
In view of the above, a first object of the present invention is to provide a PWM signal generation circuit that can generate a PWM signal with a fast response. It is a second object of the present invention to provide a semiconductor device having such a PWM signal generation circuit.
[0007]
[Means for Solving the Problems]
In order to solve the above problem, a PWM signal generation circuit according to the present invention is a PWM signal generation circuit for generating a PWM (Pulse Width Modulation) signal according to first and second input potentials. A first circuit for generating a pulse signal at an interval corresponding to the first input potential, and a second circuit for generating a pulse signal corresponding to the second input potential during a period from when the pulse signal goes to the first level to when it goes to the second level A second circuit that generates a potential that changes in a ramp shape with a gradient, and a third circuit that outputs a pulse signal in accordance with the potential generated by the second circuit.
[0008]
Further, a semiconductor device according to the present invention includes the PWM signal generation circuit according to the present invention.
[0009]
According to the above configuration, a PWM signal with a fast response can be generated.
[0010]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 shows the configuration of a power supply circuit using a PWM (Pulse Width Modulation) signal generation circuit according to one embodiment of the present invention. As shown in FIG. 1, a power supply circuit 1 includes an error amplifier 2, a PWM signal generation circuit 3 according to an embodiment of the present invention, and a switching regulator 4, and outputs an output corresponding to an input potential V REF. The potential V OUT is supplied to a load circuit.
[0011]
The switching regulator 4 includes a P-channel transistor QP1, a diode D1, a coil L1, and a capacitor C1.
The transistor QP1 has a source connected to the first power supply potential VIN on the high potential side, and a drain connected to the cathode of the diode D1. The anode of the diode D1 is connected to the second power supply voltage V SS of the low potential side.
[0012]
Between the connection point and the power supply potential V SS of the transistors QP1 and diode D1, a coil L1 and a capacitor C1 are connected in series, the potential at the connection point between the coil L1 and the capacitor C1 becomes the output voltage V OUT.
The output potential V OUT is fed back to the error amplifier 2, and the error amplifier 2 outputs a potential V BIAS according to the input potential V REF and the output potential V OUT to the PWM signal generation circuit 3. The PWM signal generation circuit 3 generates a PWM signal SH having a pulse width corresponding to the input potential V REF and the output potential V BIAS of the error amplifier 2, and supplies the PWM signal SH to the transistor QP1. The transistor QP1 is turned on and off in accordance with the pulse width of the PWM signal SH, so that a desired output potential VOUT can be obtained.
[0013]
FIG. 2 is a diagram showing a circuit configuration of the PWM signal generation circuit 3 according to one embodiment of the present invention. As shown in FIG. 2, the PWM signal generation circuit 3 includes a reference pulse signal generation circuit 10, a triangular wave potential generation circuit 20, and a Schmitt circuit 30.
The reference pulse signal generation circuit 10 is a circuit for outputting a pulse signal at intervals according to the input potential V REF . As shown in FIG. 2, the reference pulse signal generation circuit 10 includes an operational amplifier 11, P-channel transistors QP2 and QP3, a resistor R1, an N-channel transistor QN1, a capacitor C2, and a Schmitt circuit 12. Note that the electrical characteristics of the transistors QP2 and QP3 are the same.
[0014]
Transistor QP2 and the resistor R1 are connected in series between the second power supply voltage V SS of the first power supply potential V IN and the low potential side of the high potential side. The connection point between the transistor QP2 and the resistor R1 is connected to the non-inverting input of the operational amplifier 11. The input potential V REF is input to the inverting input of the operational amplifier 11.
The potential at the connection point between the transistor QP2 and the resistor R1, the first power supply potential V IN and the second power supply potential V potential difference between SS (V IN -V SS) source-to-drain resistance and resistance R1 of the transistor QP2 The potential is divided by the resistance, and the operational amplifier 11 outputs a potential corresponding to a potential difference between the input potential V REF and the potential at the connection point of the transistor QP2 and the resistor R1.
[0015]
The transistor QN1 and the capacitor C2 are connected in parallel. Source connection point of the transistor QN1 of the connection point of the transistor QN1 and the capacitor C2 is connected to a second power supply potential V SS, the drain side of the connection point of the transistor QN1, connected to the drain of the transistor QP3 Have been. The source of the transistor QP3 is connected to the first power supply potential VIN .
The output potential of the operational amplifier 11 is input to the gates of the transistors QP2 and QP3, and the current flowing between the source and the drain of the transistor QP3 is equal to the current flowing between the source and the drain of the transistor QP2.
[0016]
The capacitor C2 is charged by the current flowing between the source and the drain of the transistor QP3, and the potential at the connection point between the transistor QP3 and the capacitor C2 rises. The Schmitt circuit 12 is connected to the connection point between the transistor QP3 and the capacitor C2. When the potential at the connection point between the transistor QP3 and the capacitor C2 exceeds the threshold potential on the high potential side, the output potential of the Schmitt circuit 12 becomes high. Level. The output potential of the Schmitt circuit 12 is output to the triangular wave potential generation circuit 20 and to the gate of the transistor QN1.
[0017]
When the output potential of the Schmitt circuit 12 becomes high level, the transistor QN1 turns on and the capacitor C2 is discharged. Thus, when the potential at the connection point between the transistor QP3 and the capacitor C2 falls below the threshold potential on the low potential side, the output potential of the Schmitt circuit 12 becomes low. Therefore, the output signal of the Schmitt circuit 12, that is, the output signal of the reference pulse signal generation circuit 10 is a pulse signal having an interval corresponding to the input potential V REF . FIG. 3A is a diagram illustrating an output potential of the reference pulse signal generation circuit 10.
[0018]
The triangular wave potential generating circuit 20 is a circuit for repeatedly outputting a triangular wave potential having a slope corresponding to the output potential V BIAS of the error amplifier 2 in synchronization with the pulse signal output from the reference pulse signal generating circuit 10. As shown in FIG. 2, the triangular wave potential generation circuit 20 includes an operational amplifier 21, P-channel transistors QP4 and QP5, a resistor R2, an N-channel transistor QN2, and a capacitor C3. Note that the electrical characteristics of the transistors QP4 and QP5 are the same.
[0019]
Transistor QP4 and the resistor R2 are connected in series between the second power supply voltage V SS of the first power supply potential V IN and the low potential side of the high potential side. The connection point between the transistor QP4 and the resistor R2 is connected to the non-inverting input of the operational amplifier 21. The output potential V BIAS of the error amplifier 2 is input to the inverting input of the operational amplifier 21.
The potential at the connection point between the transistors QP4 and resistor R2, the first power supply potential V IN and the potential difference (V IN -V SS) source-drain resistance and the resistor R2 of the transistor QP4 and the second power supply voltage V SS The potential is divided by the resistance, and the operational amplifier 21 outputs a potential corresponding to a potential difference between the output potential V BIAS of the error amplifier 2 and the potential at the connection point of the transistor QP4 and the resistor R2.
[0020]
The transistor QN2 and the capacitor C3 are connected in parallel. Source connection point of the transistor QN3 of the connection point of the transistors QN2 and the capacitor C3 is connected to a second power supply potential V SS, the drain side of the connection point of the transistor QN2 is connected to the drain of the transistor QP5 Have been. The source of the transistor QP5 is connected to the first power supply potential VIN .
The output potential of the operational amplifier 21 is input to the gates of the transistors QP4 and QP5, and the current flowing between the source and the drain of the transistor QP5 is equal to the current flowing between the source and the drain of the transistor QP4.
[0021]
The capacitor C3 is charged by the current flowing between the source and the drain of the transistor QP5, and the potential at the connection point between the transistor QP5 and the capacitor C3 increases. On the other hand, when the output signal of the reference pulse signal generation circuit 10 goes high, the transistor QN2 turns on and the capacitor C3 is discharged.
Therefore, the potential at the connection point of the transistor QP5 and the capacitor C3, that is, the output potential of the triangular wave potential generation circuit 20 is at a low level while the output signal of the reference pulse signal generation circuit 10 is at a high level. From the time when the output signal becomes low level, the potential becomes a ramp-up potential with a slope corresponding to the output potential V BIAS of the error amplifier 2. FIG. 3B is a diagram illustrating an output potential of the triangular wave potential generation circuit 20.
[0022]
The output potential of the triangular wave potential generation circuit 20 is input to the Schmitt circuit 30. The output potential of the Schmitt circuit 30, that is, the output potential of the PWM signal generation circuit 20, becomes high when the output potential of the triangular wave potential generation circuit 20 exceeds the threshold potential on the high potential side, and the output potential of the triangular wave potential generation circuit 20 becomes high. When the voltage falls below the threshold potential on the low potential side, the level becomes low. FIG. 3C is a diagram illustrating an output potential of the Schmitt circuit 30.
[0023]
Next, the operation of the PWM signal generation circuit 20 will be described with reference to FIG.
As shown in FIG. 3 (a), at time t 0, the output signal of the reference pulse signal generating circuit 10 becomes high level, the capacitor C3 in the triangular wave potential generating circuit 20 is discharged, shown in FIG. 3 (b) As described above, the output potential of the triangular wave potential generation circuit 20 is at the low level.
Then, at time t 1, the output signal of the reference pulse signal generating circuit 10 becomes the low level, the charge to the capacitor C3 in the triangular wave potential generating circuit 20 is started, the output potential of the triangular wave voltage generation circuit 20, a ramp-shaped To rise. The slope of the output potential of the triangular wave potential generation circuit 20 becomes a slope corresponding to the output potential V BIAS of the error amplifier 2.
[0024]
Here, if the output potential of the triangular wave voltage generation circuit 20 increases as shown by the solid line in FIG. 3 (b), the output potential of the triangular wave voltage generation circuit 20 At time t 4, the threshold voltage of the Schmitt circuit 30 It will exceed, as shown by the solid line in FIG. 3 (c), the output potential of the Schmitt circuit 30 at time t 4, a high level.
Also, if the output potential of the triangular wave voltage generation circuit 20 increases as shown by a chain line in FIG. 3 (b), the output potential of the triangular wave voltage generation circuit 20 At time t 3, the threshold voltage of the Schmitt circuit 30 It will exceed, as shown by a chain line in FIG. 3 (c), the output potential of the Schmitt circuit 30 at time t 3, a high level.
Furthermore, if the output potential of the triangular wave voltage generation circuit 20 increases as shown by the two-dot chain line in FIG. 3 (b), the output potential of the triangular wave voltage generation circuit 20, at time t 2, the threshold voltage of the Schmitt circuit 30 It will exceed, as indicated by the two-dot chain line in FIG. 3 (c), the output potential of the Schmitt circuit 30, at time t 2, the a high level.
[0025]
Then, at time t 5, the output signal of the reference pulse signal generating circuit 10 becomes high level, the capacitor C3 in the triangular wave potential generating circuit 20 is discharged, the output potential of the triangular wave voltage generation circuit 20 becomes low level.
Then, at time t 6, the output signal of the reference pulse signal generating circuit 10 becomes the low level, the charge to the capacitor C3 in the triangular wave potential generating circuit 20 is started, the output potential of the triangular wave voltage generation circuit 20 again lamp Rise in shape.
[0026]
As described above, according to the present embodiment, the PWM signal can be generated by using the Schmitt circuit 30 that does not require the comparator and can operate at high speed, so that the PWM signal with a fast response can be generated. In addition, this makes it possible to reduce the size of the coil L1 and the capacitor C1 (see FIG. 1) in the switching regulator 4.
[Brief description of the drawings]
FIG. 1 is a diagram showing a power supply circuit using a PWM signal generation circuit.
FIG. 2 is a diagram showing a circuit configuration of a PWM signal generation circuit of FIG. 1;
FIG. 3 is a view showing signal waveforms of the PWM signal generation circuit of FIG. 1;
[Explanation of symbols]
Reference Signs List 1 power supply circuit, 2 error amplifier, 3 PWM signal generation circuit, 4 switching regulator, 10 reference pulse signal generation circuit, 11, 21 operational amplifier, 12, 30 Schmitt circuit, 20 triangular wave potential generation circuit, QP1, QP2,. Transistor, QN1, QN2 N-channel transistor C1, C2,... Capacitor, R1, R2 resistor, L1 coil, D1 diode

Claims (2)

第１及び第２の入力電位に応じたＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号を生成するためのＰＷＭ信号生成回路であって、
前記第１の入力電位に応じた間隔のパルス信号を生成する第１の回路と、
前記パルス信号が第１のレベルとなったときから第２のレベルとなるときまでの間、前記第２の入力電位に応じた傾きでランプ状に変化する電位を生成する第２の回路と、
前記第２の回路が生成する電位に従ってパルス信号を出力する第３の回路と、を具備するＰＷＭ信号生成回路。A PWM signal generation circuit for generating a PWM (Pulse Width Modulation) signal according to the first and second input potentials,
A first circuit that generates pulse signals at intervals according to the first input potential;
A second circuit that generates a potential that changes in a ramp shape with a slope corresponding to the second input potential during a period from when the pulse signal reaches a first level to when the pulse signal reaches a second level;
A third circuit that outputs a pulse signal in accordance with the potential generated by the second circuit. 請求項１記載のＰＷＭ信号生成回路を具備する半導体装置。A semiconductor device comprising the PWM signal generation circuit according to claim 1.
JP2003046031A 2003-02-24 2003-02-24 Pwm signal generator circuit and semiconductor device Withdrawn JP2004260311A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003046031A JP2004260311A (en) 2003-02-24 2003-02-24 Pwm signal generator circuit and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003046031A JP2004260311A (en) 2003-02-24 2003-02-24 Pwm signal generator circuit and semiconductor device

Publications (1)

Publication Number Publication Date
JP2004260311A true JP2004260311A (en) 2004-09-16

Family

ID=33112693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003046031A Withdrawn JP2004260311A (en) 2003-02-24 2003-02-24 Pwm signal generator circuit and semiconductor device

Country Status (1)

Country Link
JP (1) JP2004260311A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007110017A1 (en) * 2006-03-22 2007-10-04 Conti Temic Microelectronic Gmbh Method and arrangement for the digital transmission of an analogue measuring signal
KR101757649B1 (en) 2008-04-18 2017-07-26 스냅트랙, 인코포레이티드 Improved pulse width modulation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007110017A1 (en) * 2006-03-22 2007-10-04 Conti Temic Microelectronic Gmbh Method and arrangement for the digital transmission of an analogue measuring signal
US7746263B2 (en) 2006-03-22 2010-06-29 Conti Temic Microelectronic Gmbh Method and arrangement for the digital transmission of an analogue measuring signal
KR101757649B1 (en) 2008-04-18 2017-07-26 스냅트랙, 인코포레이티드 Improved pulse width modulation

Similar Documents

Publication Publication Date Title
JP5877074B2 (en) Comparator, oscillator using the same, DC / DC converter control circuit, DC / DC converter, electronic device
US7928715B2 (en) Switching regulator
US6025706A (en) Method for controlling the output voltage of a DC-DC converter
US20090315530A1 (en) Pulse controlled soft start scheme for buck converter
JP4666345B2 (en) Charge pump circuit
JP5347748B2 (en) DC / DC converter and control method of DC / DC converter
US7928601B2 (en) Power supply circuit for providing semiconductor integrated circuit device with a plurality of power supply voltages
KR20100078882A (en) Slope compensation circuit
JP5727797B2 (en) DC-DC converter
JP2008072873A (en) Dc-dc converter and control method therefor
US9543933B2 (en) Control circuit, DCDC converter, and driving method
JP2004228713A (en) Voltage conversion circuit, semiconductor integrated circuit provided therewith, and portable terminal
US9374007B2 (en) DC/DC converter
JP2018129907A (en) Dc/dc converter and control circuit thereof, control method, and on-vehicle electrical apparatus
US20160126842A1 (en) Switching power supply
JP6805798B2 (en) Overcurrent detection circuit, semiconductor device, and power supply device
JP4571215B2 (en) Peak or zero current comparator
JP2004260311A (en) Pwm signal generator circuit and semiconductor device
JP5942652B2 (en) Switching power supply circuit
JP2018007307A (en) Switching regulator of synchronous rectification system
JP2010063290A (en) Power supply control circuit
JP2011166851A (en) Switching control circuit and switching power supply circuit
JP2009171670A (en) Power circuit and power system
JP2006033974A (en) Power supply circuit
JP5294690B2 (en) Withstand voltage protection circuit and control circuit for inverting charge pump using the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060509