JP2004247852A

JP2004247852A - Multicarrier receiver

Info

Publication number: JP2004247852A
Application number: JP2003033863A
Authority: JP
Inventors: Koshin Ando; 康臣安藤
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-02-12
Filing date: 2003-02-12
Publication date: 2004-09-02

Abstract

<P>PROBLEM TO BE SOLVED: To select a proper channel on the basis of a signal to noise ratio and to carry out proper phase compensation on the basis of the selected channel. <P>SOLUTION: A multicarrier receiver adopts a configuration wherein inverse Fourier transform is applied to a multicarrier reception wave to demodulate the wave and a symbol clock is recovered from a time series recovery signal of the received wave, and is provided with: a signal to noise ratio discrimination section 40 for obtaining the signal to noise ratio by each channel from the symbol of the received wave after being subjected to the inverse Fourier transform; a phase error calculation section 407 for summating phase errors between an expected value of data in a designated channel and demodulated data by each symbol; and a phase error discrimination section 408 for discriminating the presence of the phase error when the phase error calculation value exceeds a prescribed value, and the multicarrier receiver selects a channel that is discriminated optimum channel through the signal to noise ratio discrimination and corrects the symbol clock on the basis of the phase error discrimination in the selected channel. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
この発明は、マルチキャリア通信の受信装置におけるクロック同期に関するものである。
【０００２】
【従来の技術】
近年、周波数利用効率が高い変調方式としてＯＦＤＭ（ＯｒｔｈｏｇｏｎａｌＦｒｅｑｕｅｎｃｙＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅｘ）方式、またはＤＭＴ（ＤｉｓｃｒｅｔｅＭｕｌｔｉＴｏｎｅ）方式が注目されている。これらの方式はデータを互いに直交する複数の搬送波に分散し、それぞれ変調する方式である。特に通信媒体に周波数帯域毎に異なるノイズ、減衰特性がある場合、局所的に利用効率を高めることが可能なため有効である。
【０００３】
従来の例の送信方式を図７、受信方式を図８に示す。ここでは例としてＤＭＴ方式について説明する。
送信ではまず、データをＤＱＰＳＫ（ＤｉｆｆｅｒｅｎｔｉａｌＱｕａｄｒａｔｕｒｅＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）などの一次変調部７０１で変調し、Ｉ、Ｑの１組のデータを得る。Ｉ，Ｑデータをそれぞれ実数部、虚数部として、その共役生成部７０２で共役データを生成し、逆離散フーリエ変換部（ＩＤＦＴ）や逆高速フーリエ変換部（ＩＦＦＴ）７０３で変換する。その出力の実数抽出部７０４で実数抽出し、パラレル／シリアル変換部（Ｐ／Ｓ変換）７０５で、時系列データに変換する。そして、デジタル／アナログ変換部（Ｄ／Ａ変換）７０６により時系列アナログ信号として伝送路へ出力される。
【０００４】
ここで、サンプルクロックおよびシンボルクロックについて説明する。サンプルクロックとはアナログ／デジタル変換（Ａ／Ｄ変換）およびＤ／Ａ変換への動作クロックである。また、シンボルクロックとは、受信ではＤＦＴやＦＦＴへの時系列データ列入力タイミング、送信ではＩＤＦＴやＩＦＦＴからの時系列データ列出力タイミングとなるクロックである。この例ではｎ点ＦＦＴの場合、受信ではＡ／Ｄ変換後のｎ個の時系列データをＦＦＴへ入力するタイミングとなり、言い換えると、１シンボルクロック長は、ｎサンプル分の時間長となる。
送信では、サンプルクロックは発振器７０９からサンプルクロック出力部７０８により生成され、固定クロックである。また、シンボルクロックはサンプルクロック出力からサンプルクロック出力部７０７により生成される。
【０００５】
一方、受信では、Ａ／Ｄ変換部１０１でＡ／Ｄ変換し、時系列データを得る。次にシリアル／パラレル変換部（Ｓ／Ｐ変換）１０２で並列化し、例えば離散フーリエ変換（ＤＦＴ）、あるいは高速フーリエ変換部（ＦＦＴ）１０３により変換をする。この時に、時系列データは実数部として入力し、虚数部には０を入力する。出力されるＩ．ＱデータをＤＱＰＳＫなどの一次復調部１０４へ入力し、データが得られる。
【０００６】
また、受信では同期、つまり同期用のクロックの再生が必要である。図８の例では、サンプル同期（サンプルクロックの再生）とシンボル同期（シンボルクロックの再生）を説明している。この例ではサンプルクロックは再生せず、発振器１０７からのクロックをカウントすることによってクロックを生成し、サンプルクロック出力部１０６で生成している。更に、受信したフレーム中の同期用フィールドからシンボルクロックの元信号をシンボルクロック再生部１０５で生成し、サンプルクロックをカウントすることによってシンボルクロック出力部８０１でシンボルクロックを生成している。
【０００７】
ところで、ＯＦＤＭ方式、またはＤＭＴ方式は共に発振器の精度が求められる。ＤＦＴ、ＦＦＴの性質上、このシンボルクロックの周波数が搬送波の周波数間隔となり、搬送波の周波数を決定するため、特にシンボルクロックは高精度が要求される。
【０００８】
この高精度シンボルクロックの制約を緩和し、受信波からクロック同期を得る第１の従来例として、特許文献１に示される構成を図９に示す。受信信号の大きさを元に、最も位相差算出に適していると判定される搬送波選択器９０１を備え、ＩＦＦＴの結果の星座点配置から位相誤差を検出回路９０２、９０３、９０４で位相誤差を算出し、サンプルクロック、シンボルクロックを無段階に補正（９０５、９０６）し、周波数誤差を抑える。
また第２の従来例として、特許文献２に示される構成を図１０に示す。この例では、複数の受信した搬送波から搬送波再生回路１００１により、同時にクロック再生回路１００２により、位相誤差を算出１００１し、サンプルクロック、シンボルクロックを無段階に補正している。
【０００９】
ところで、電話線、無線などと異なり、例えば電灯線のような、ノイズ特性、減衰特性の時間、周波数変動が大きい環境におけるマルチキャリア通信の受信端における信号の様子を図６に示す。図において、横軸は周波数、縦軸はパワーである。例として＃１〜＃７までの７つの搬送波が示されている。ノイズフロアは周波数毎にパワーが異なる。また、搬送波も伝送路の減衰により周波数毎に異なる。
【００１０】
【特許文献１】
特開平８−２６５２８８号公報、図１
【特許文献２】
特開平９−１３０３６２号公報
【００１１】
【発明が解決しようとする課題】
このような特性変動が大きい条件下では、第１の従来例に示される構成では、信号の大きさのみで判定するので、周波数帯域毎に変動するノイズに対応が困難である。例えば、図６の場合、＃３の搬送波が最もパワーが大きいため、選択される。しかし、実際には＃７のほうが信号対ノイズ比（ＳＮＲ）が大きい。この搬送波を選択することが最適と予想される。
また、第２の従来例に示される構成のように、複数の搬送波から判定すると、ノイズ、減衰等により参照不可能な搬送波にも関わらず、参照してしまう場合がある。例えば、図６の場合、＃１，＃２，＃４の搬送波も補正の参照となる。しかし、これらはＳＮＲが小さいため、除外することが望ましい。
【００１２】
本発明は、上記の課題を解決するためになされたもので、信号対ノイズ比（ＳＮＲ）に基いて最適な搬送波を選択し、その選択した搬送波からクロック補正（周波数補正）を行うようにする。
【００１３】
【課題を解決するための手段】
この発明に係るマルチキャリア受信装置は、マルチキャリア受信波を逆フーリエ変換して復調し、この受信波の時系列再生信号からシンボルクロックを再生する構成において、
受信波の逆フーリエ変換後のシンボルからチャネル毎に信号対雑音比を求める信号対雑音判定部と、指定のチャネルにおけるデータの期待値と復調データとの位相誤差をシンボル毎に加算する位相誤差算出部と、この位相誤差算出値が所定の値を超えると位相誤差があると判定する位相誤差判定部とを備え、
信号対雑音判定が最適と判定したチャネルを選択し、この選択したチャネルにおける位相誤差判定に基づいてシンボルクロックを補正するようにした。
【００１４】
【発明の実施の形態】
実施の形態１．
複数の搬送波にデータを載せる方式において、容易にシンボルクロックを再生する新しい構成を説明する。図１は、この実施の形態における受信機の全体構成を示す図である。また図２は受信機の特徴であるシンボルクロック補正回路の詳細構成を示す図である。
先ず全体構成の図１を用いて概略機能を説明する。信号の再生に関しては、Ａ／Ｄ変換部１０１と、パラレル／シリアル変換部１０２で、アナログから並列ディジタル信号に変換し、逆高速フーリエ変換部１０３で実数Ｉと虚数Ｑの共役データを得て、ＤＱＰＳＫ等の一次復調部１０４でデータを得る。
一方、本実施の形態で特徴となるシンボルクロックの補正データを得るため、シンボルクロック補正回路１０９を備え、かつその出力でシンボルクロックを補正するシンボルクロック出力部１０８を備える。
【００１５】
図３は伝送路データ（送信データ）を示している。図において、期間ａは前フレーム終了後から次フレーム開始前、期間ｂはシンボル同期用フィールド、期間ｃはフィールド同期用フィールド、期間ｄはデータフィールドの期間である。フィールド同期とは、受信信号でのフィールドの区切りを認識するための同期である。例では可能な限りユニークな論理パターンを送受信することによって、フィールドの区切りを認識する。
【００１６】
本実施の形態では、期間ａの間に受信したＩ、Ｑデータ（実際にはノイズである）に基いて、シンボルクロック補正回路１０９において各搬送波のノイズの振幅を得る。また、期間ｃの受信から、同様にシンボルクロック補正回路１０９において各搬送波の信号の振幅を得る。この２つの振幅より、各搬送波の信号対雑音比（ＳＮＲ）を算出する。そして、最大のＳＮＲの搬送波を選択する。
【００１７】
次に、シンボルクロック補正回路１０９において選択した搬送波の位相誤差を算出する。復調したデータから期待する星座点、つまり誤差が０である星座点座標（Ｉ，Ｑ）ベクトルと現在のベクトルとの角度差が位相誤差となる。この位相誤差をシンボル間で累積加算し、ある閾値を以上となった場合にシンボルクロックを補正すると判断し、シンボルクロック補正トリガ信号をシンボルクロック出力部１０８へ出力する。
【００１８】
シンボルクロックは、シンボルクロック再生回路１０５において受信信号より初期タイミング信号を出力し、シンボルクロック出力部１０８において、そのタイミング信号をトリガとしてサンプルクロックをカウントアップし、閾値となった場合にシンボルクロックを出力する。
【００１９】
シンボルクロックの補正は、このカウンタの閾値を１シンボルのみ増加あるいは減少させる。位相誤差の累積値の符号は、周波数誤差の方向を意味している。正は送信機の周波数が大きい場合であり、負はその逆である。例えば閾値が５１２の場合、符号が正の場合は５１１、負の場合は５１３に、１シンボル分のみが補正される。期間ｄの間中、これを繰り返すことにより、同期誤差（周波数差）を抑える。
【００２０】
以下では図２、図４を参照して、より詳細な動作の説明を行う。
図２は、図１のシンボルクロック補正回路１０９の詳細構成を示す図である。Ｉ、Ｑデータよりベクトル長算出回路４０１でベクトル長を得る。即ちＩ軸、Ｑ軸の２次元ベクトルとしてベクトル長を算出するが、このベクトル長が振幅となる。次に、そのベクトルが、現在受信しているフレーム中の受信期間位置によってノイズ、信号、そして、それ以外に振り分けられる。図３の期間ａの場合、ノイズとして判定される。期間ｃの場合、信号として判定される。そして、それぞれノイズ平均化回路４０２および信号平均化回路４０３において平均値が算出される。ノイズの振幅の平均はフレームの先頭が受信されるまでの移動平均である。信号の振幅の平均は、フィールド同期用フィールドの平均である。これらの平均値は各搬送波毎に算出される。期間ｄを受信する前に、この２つの平均からＳＮＲ判定回路４０４で算出され、最も大きなＳＮＲの搬送波をセレクタ４０５、４０６で選択する。位相誤差は、位相誤差算出回路４０７により、選択された搬送波のＩ，Ｑデータと復調された期待値のＩ，Ｑデータから算出される。
【００２１】
図５は、位相誤差算出におけるＤＱＰＳＫの場合の星座配置の例である。横軸は実数部（Ｉデータ）、縦軸は虚数部（Ｑデータ）である。ＤＱＰＳＫでは現在のシンボルと１シンボル前のシンボルとの位相差がデータを表している。時刻０の星座点ベクトルｃ０，次の時刻の星座点ベクトルｃ１があり、この例ではｃ０からｃ１へθ１＝７２度回転したため、復調すると論理データ”１”となる。
【００２２】
ところで、この場合のｃ１の期待される座標はｃ１’である。つまり、ｃ１とｃ１’の角度差が送信機、受信期間の搬送波周波数（元は発振器）の周波数誤差が原因で発生する位相誤差である。この例では反時計回りを正回転と定義し、Δθ１は−１８度となる。これは、受信機の周波数が送信機の周波数よりも大きいことを意味する。
【００２３】
このΔθを図２の位相誤差算出回路４０７においてシンボル毎に加算する。位相誤差判定回路４０８では加算結果が閾値を越えた場合にシンボルクロック補正トリガ信号を出力する。この閾値は、例では搬送波周波数において１サンプルクロックの誤差に相当する角度としている。例えば、１６ＭＨｚのサンプリング周波数で１６点ＦＦＴを使用した場合、搬送波周波数間隔は１ＭＨｚで７つの搬送波となる。周波数が低い順から２番目の周波数２ＭＨｚの搬送波の場合、１サンプルクロックに相当する所定値、つまり閾値は４５度＝（３６０度×２周期）／（１６点の分解能）となる。累積で４５度となった場合、１サンプルクロックに相当する時間、シンボルクロックの誤差が生じている。したがって、１サンプルクロック分、シンボルクロックを修正することによって誤差をなくすことができる。
図１におけるシンボルクロック出力部１０８は、シンボルクロック補正回路１０９から補正トリガ信号１０９ｓが入力されると、シンボルクロックを１シンボルのみ、延長あるいは短縮させる。
【００２４】
本実施の形態における他の構成例を説明する。
本例では最大のＳＮＲを選択の指標としているがこれに限らず、ＳＮＲが特定の閾値よりも大きい任意の搬送波を選択する手段も有効である。図４はその構成を示し、閾値指定回路５０１を追加している。例えば、周波数が低い帯域のほうがより良好な性能が得られることが既知となっている場合では、閾値を超えて、任意（ここでは最も低い周波数）の搬送波を選択することが最適となる。
【００２５】
また、本例ではサンプルクロックの補正は行っていないがこれに限らず、シンボルクロックと同様に補正可能であり、そうすることでより受信精度が高くなる。
また、本例ではサンプル単位でシンボルクロックを補正しているがこれに限らず、例えば、電圧制御発振器（ＶＣＯ）を利用することにより細かい制御が可能であり、より受信精度が高くなる。
これは、本例ではシンボルクロックはサンプルクロックを元として生成し、１サンプル単位でのみ調整可能となっており、１サンプルでの位相誤差を基準として補正値を算出している。例えば、前述の２ＭＨｚの搬送波においては４５度／１サンプルとしている。これをシンボルクロックをＶＣＯによって生成する構成に換える。サンプルクロック用発振器とシンボルクロック用発振器（ここではＶＣＯ）の２つの構成となる。この場合、１サンプル単位以下の微少な制御が可能となる。前述の例では、例えば４．５度（０．１サンプルに相当）単位といった制御が可能となる。
また、本例のシンボル同期方式はシンボル同期用フィールドを使用しているが、これに限らず、例えば搬送波の１つをシンボル同期用に割り当てた方式でも適用可能である。
また、本例では信号測定にフィールド同期用フィールドを使用しているがこれに限らず、例えばデータフィールドも利用可能である。データ受信中に、使用する搬送波を常に選択することによって、ノイズや減衰に対する応答性能が良くなる。
【００２６】
本例では搬送波を選択後に位相誤差を算出しているが、これに限らず、例えば搬送波の位相誤差を算出した後に選択することも可能である。位相差情報は復調にも利用できるため回路規模を減少させることができる。
また、本例では位相誤差を単純に累積加算しているがこれに限らず、例えば加算過程にＬＰＦを追加することによって、ノイズ等によるシンボル同期補正の誤差を軽減することも可能である。
また、本例ではノイズ測定には移動平均、信号測定には区間平均を用いているがこれに限らず、例えば移動平均は回路規模が大きくなる傾向にあるので、移動平均と区間平均を組合せて、回路規模を抑えつつ平均結果を得ることも可能である。
【００２７】
【発明の効果】
上記のようにこの発明によれば、信号対雑音判定部を備え、最適信号対雑音のチャネルを選択して位相差を補正するようにしたので、雑音が大きい場所や、信号変動が大きい環境でも真に適切な位相補償ができる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１におけるマルチキャリア受信装置の概略構成を示す図である。
【図２】実施の形態１におけるシンボルクロック補正回路の構成を示す図である。
【図３】受信信号の時間経過と信号の種類を説明する図である。
【図４】実施の形態１における他のシンボルクロック補正回路の構成図である。
【図５】位相誤差算出におけるＩ，Ｑデータの配置例を示す図である。
【図６】各チャネルにおける信号レベルと、雑音レベルの分布の例を示す図である。
【図７】従来のマルチキャリア送信装置の構成を示す図である。
【図８】従来のマルチキャリア受信装置の構成を示す図である。
【図９】第１の従来例における受信位相差補償回路の構成図である。
【図１０】第２の従来例における受信位相差補償回路の構成図である。
【符号の説明】
１０１Ａ／Ｄ変換部、１０２パラレル／シリアル変換部、１０３逆高速フーリエ変換部、１０４一次復調部、１０５シンボルクロック再生回路、１０８シンボルクロック出力部、１０９シンボルクロック補正回路、４０１ベクトル長算出回路、４０２ノイズ平均化回路、４０３信号平均化回路、４０４信号対雑音判定回路、４０５，４０６セレクタ、４０７位相誤差算出回路、４０８位相誤差判定回路。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to clock synchronization in a receiving device for multicarrier communication.
[0002]
[Prior art]
In recent years, an OFDM (Orthogonal Frequency Division Multiplex) method or a DMT (Discrete Multi Tone) method has attracted attention as a modulation method having high frequency use efficiency. These systems disperse data into a plurality of orthogonal carrier waves and modulate each of them. In particular, when the communication medium has different noise and attenuation characteristics for each frequency band, it is effective because the utilization efficiency can be locally increased.
[0003]
FIG. 7 shows a conventional transmission system and FIG. 8 shows a reception system. Here, the DMT method will be described as an example.
In transmission, first, data is modulated by a primary modulator 701 such as DQPSK (Differential Quadrature Phase Shift Keying) to obtain a set of I and Q data. Conjugate data is generated by a conjugate generation unit 702 of the I and Q data as a real part and an imaginary part, respectively, and is converted by an inverse discrete Fourier transform (IDFT) and an inverse fast Fourier transform (IFFT) 703. A real number extractor 704 of the output extracts the real number, and a parallel / serial converter (P / S conversion) 705 converts the output into time-series data. Then, the digital / analog conversion unit (D / A conversion) 706 outputs the time-series analog signal to the transmission path.
[0004]
Here, the sample clock and the symbol clock will be described. The sample clock is an operation clock for analog / digital conversion (A / D conversion) and D / A conversion. In addition, the symbol clock is a clock that serves as a timing for inputting a time-series data sequence to a DFT or FFT in reception, and a timing for outputting a time-series data sequence from an IDFT or IFFT in transmission. In this example, in the case of n-point FFT, in reception, it is a timing to input n time-series data after A / D conversion to the FFT. In other words, one symbol clock length is a time length of n samples.
In transmission, the sample clock is generated by the sample clock output unit 708 from the oscillator 709 and is a fixed clock. The symbol clock is generated by the sample clock output unit 707 from the sample clock output.
[0005]
On the other hand, in reception, the A / D converter 101 performs A / D conversion to obtain time-series data. Next, parallelization is performed by a serial / parallel conversion unit (S / P conversion) 102, and conversion is performed by, for example, a discrete Fourier transform (DFT) or a fast Fourier transform unit (FFT) 103. At this time, the time series data is input as a real part and 0 is input as an imaginary part. The output I. The Q data is input to a primary demodulation unit 104 such as DQPSK, and data is obtained.
[0006]
In addition, reception requires synchronization, that is, reproduction of a clock for synchronization. In the example of FIG. 8, sample synchronization (reproduction of a sample clock) and symbol synchronization (reproduction of a symbol clock) are described. In this example, the sample clock is not reproduced, the clock is generated by counting the clock from the oscillator 107, and the clock is generated by the sample clock output unit 106. Further, the original signal of the symbol clock is generated from the synchronization field in the received frame by the symbol clock reproducing unit 105, and the symbol clock is generated by the symbol clock output unit 801 by counting the sample clock.
[0007]
Incidentally, both the OFDM system and the DMT system require the accuracy of an oscillator. Due to the nature of DFT and FFT, the frequency of the symbol clock becomes the frequency interval of the carrier, and the frequency of the carrier is determined. In particular, the symbol clock requires high precision.
[0008]
FIG. 9 shows a configuration disclosed in Patent Document 1 as a first conventional example in which the restriction of the high precision symbol clock is relaxed and clock synchronization is obtained from a received wave. A carrier selector 901 which is determined to be most suitable for calculating the phase difference based on the magnitude of the received signal is provided. The phase error is detected by the detection circuits 902, 903, and 904 from the constellation point arrangement as a result of the IFFT. After the calculation, the sample clock and the symbol clock are steplessly corrected (905, 906) to suppress the frequency error.
As a second conventional example, a configuration shown in Patent Document 2 is shown in FIG. In this example, a carrier recovery circuit 1001 calculates a phase error 1001 from a plurality of received carrier waves and a clock recovery circuit 1002 at the same time, and continuously corrects a sample clock and a symbol clock.
[0009]
By the way, FIG. 6 shows a signal state at the receiving end of the multicarrier communication in an environment in which noise characteristics and attenuation characteristics are large in time and frequency fluctuation, such as a power line, unlike telephone lines and wireless lines. In the figure, the horizontal axis is frequency and the vertical axis is power. As an example, seven carriers # 1 to # 7 are shown. The noise floor has different power for each frequency. Also, the carrier wave differs for each frequency due to the attenuation of the transmission path.
[0010]
[Patent Document 1]
JP-A-8-265288, FIG.
[Patent Document 2]
JP-A-9-130362
[Problems to be solved by the invention]
Under such a condition where the characteristic fluctuation is large, in the configuration shown in the first conventional example, it is difficult to cope with noise fluctuating for each frequency band because the determination is made only based on the magnitude of the signal. For example, in the case of FIG. 6, the carrier of # 3 has the highest power and is selected. However, the signal-to-noise ratio (SNR) of # 7 is actually larger. It is expected that the choice of this carrier is optimal.
Further, as in the configuration shown in the second conventional example, when a determination is made from a plurality of carriers, there is a case where a reference is made despite a carrier that cannot be referenced due to noise, attenuation, or the like. For example, in the case of FIG. 6, the carriers # 1, # 2, and # 4 are also referred to for correction. However, since these have low SNR, it is desirable to exclude them.
[0012]
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and selects an optimum carrier based on a signal-to-noise ratio (SNR) and performs clock correction (frequency correction) from the selected carrier. .
[0013]
[Means for Solving the Problems]
The multicarrier receiving apparatus according to the present invention is configured such that a multicarrier reception wave is inversely Fourier-transformed and demodulated, and a symbol clock is reproduced from a time-series reproduction signal of the reception wave.
A signal-to-noise determination unit that obtains a signal-to-noise ratio for each channel from symbols obtained by performing inverse Fourier transform of a received wave, and a phase error calculation that adds a phase error between an expected value of data and demodulated data in a specified channel for each symbol A phase error determination unit that determines that there is a phase error when the phase error calculation value exceeds a predetermined value,
The channel for which the signal-to-noise determination is determined to be optimum is selected, and the symbol clock is corrected based on the phase error determination in the selected channel.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Embodiment 1 FIG.
A description will be given of a new configuration for easily reproducing a symbol clock in a method of loading data on a plurality of carriers. FIG. 1 is a diagram showing an overall configuration of a receiver according to this embodiment. FIG. 2 is a diagram showing a detailed configuration of a symbol clock correction circuit which is a feature of the receiver.
First, a schematic function will be described with reference to FIG. Regarding signal reproduction, an A / D converter 101 and a parallel / serial converter 102 convert analog to parallel digital signals, and an inverse fast Fourier transformer 103 obtains conjugate data of a real number I and an imaginary number Q. Data is obtained by the primary demodulation unit 104 such as DQPSK.
On the other hand, in order to obtain symbol clock correction data, which is a feature of the present embodiment, a symbol clock correction circuit 109 is provided, and a symbol clock output unit 108 that corrects a symbol clock with its output is provided.
[0015]
FIG. 3 shows transmission path data (transmission data). In the figure, a period a is from the end of the previous frame to before the start of the next frame, a period b is a symbol synchronization field, a period c is a field synchronization field, and a period d is a data field period. Field synchronization is synchronization for recognizing a field delimiter in a received signal. In the example, a field break is recognized by transmitting and receiving a logical pattern as unique as possible.
[0016]
In the present embodiment, the symbol clock correction circuit 109 obtains the noise amplitude of each carrier based on the I and Q data (actually noise) received during the period a. Further, from the reception of the period c, the symbol clock correction circuit 109 similarly obtains the amplitude of the signal of each carrier. From these two amplitudes, the signal-to-noise ratio (SNR) of each carrier is calculated. Then, the carrier having the maximum SNR is selected.
[0017]
Next, the symbol clock correction circuit 109 calculates the phase error of the selected carrier. The constellation point expected from the demodulated data, that is, the angle difference between the constellation point coordinate (I, Q) vector having an error of 0 and the current vector is the phase error. This phase error is cumulatively added between symbols, and when a certain threshold is exceeded, it is determined that the symbol clock is corrected, and a symbol clock correction trigger signal is output to the symbol clock output unit 108.
[0018]
The symbol clock outputs an initial timing signal from the received signal in the symbol clock recovery circuit 105, and the symbol clock output unit 108 counts up the sample clock using the timing signal as a trigger, and outputs the symbol clock when the threshold is reached. I do.
[0019]
The correction of the symbol clock increases or decreases the threshold value of this counter by only one symbol. The sign of the accumulated value of the phase error indicates the direction of the frequency error. Positive is when the frequency of the transmitter is large, and negative is the opposite. For example, when the threshold value is 512, only one symbol is corrected to 511 when the sign is positive and to 513 when the sign is negative. This is repeated throughout the period d to suppress a synchronization error (frequency difference).
[0020]
Hereinafter, a more detailed operation will be described with reference to FIGS.
FIG. 2 is a diagram showing a detailed configuration of the symbol clock correction circuit 109 of FIG. The vector length calculation circuit 401 obtains the vector length from the I and Q data. That is, the vector length is calculated as a two-dimensional vector of the I axis and the Q axis, and this vector length becomes the amplitude. Next, the vector is sorted into noise, signal, and others according to the reception period position in the currently received frame. In the case of the period a in FIG. 3, it is determined as noise. In the case of the period c, it is determined as a signal. Then, an average value is calculated in the noise averaging circuit 402 and the signal averaging circuit 403, respectively. The average of the noise amplitude is a moving average until the beginning of the frame is received. The average of the signal amplitude is the average of the field for field synchronization. These average values are calculated for each carrier. Before receiving the period d, the SNR determination circuit 404 calculates the carrier having the largest SNR from the average of the two, and the selector 405 or 406 selects the carrier having the largest SNR. The phase error is calculated by the phase error calculation circuit 407 from the I and Q data of the selected carrier and the I and Q data of the demodulated expected value.
[0021]
FIG. 5 is an example of constellation arrangement in the case of DQPSK in phase error calculation. The horizontal axis is the real part (I data) and the vertical axis is the imaginary part (Q data). In DQPSK, the phase difference between the current symbol and the symbol one symbol before represents data. There is a constellation point vector c0 at time 0 and a constellation point vector c1 at the next time. In this example, since c1 is rotated from c0 to c1 by 72 degrees, logical data "1" is obtained when demodulated.
[0022]
By the way, the expected coordinate of c1 in this case is c1 ′. That is, the angle difference between c1 and c1 'is the phase error generated due to the frequency error of the carrier frequency (originally the oscillator) in the transmitter and the reception period. In this example, counterclockwise is defined as positive rotation, and Δθ1 is −18 degrees. This means that the frequency of the receiver is higher than the frequency of the transmitter.
[0023]
This Δθ is added for each symbol in the phase error calculation circuit 407 of FIG. The phase error determination circuit 408 outputs a symbol clock correction trigger signal when the addition result exceeds the threshold. In this example, the threshold is an angle corresponding to an error of one sample clock at the carrier frequency. For example, when a 16-point FFT is used at a sampling frequency of 16 MHz, the carrier frequency interval is 1 MHz and there are seven carriers. In the case of the carrier having the second frequency of 2 MHz from the lowest frequency, the predetermined value corresponding to one sample clock, that is, the threshold value is 45 degrees = (360 degrees × 2 cycles) / (resolution of 16 points). If the cumulative value is 45 degrees, a symbol clock error occurs for a time corresponding to one sample clock. Therefore, the error can be eliminated by correcting the symbol clock by one sample clock.
When the correction trigger signal 109s is input from the symbol clock correction circuit 109, the symbol clock output unit 108 in FIG. 1 extends or shortens the symbol clock by one symbol.
[0024]
Another configuration example in the present embodiment will be described.
In this example, the maximum SNR is used as an index for selection. However, the present invention is not limited to this, and means for selecting an arbitrary carrier having an SNR larger than a specific threshold is also effective. FIG. 4 shows the configuration, and a threshold value specifying circuit 501 is added. For example, if it is known that a band with a lower frequency can obtain better performance, it is optimal to select an arbitrary (here, the lowest frequency) carrier beyond the threshold value.
[0025]
Further, in this example, the correction of the sample clock is not performed, but the present invention is not limited to this, and the correction can be performed in the same manner as the symbol clock, so that the receiving accuracy is further improved.
In this example, the symbol clock is corrected on a sample basis. However, the present invention is not limited to this. For example, fine control can be performed by using a voltage controlled oscillator (VCO), and the reception accuracy is further improved.
This is because, in this example, the symbol clock is generated based on the sample clock and can be adjusted only in units of one sample, and the correction value is calculated based on the phase error in one sample. For example, in the above-mentioned 2 MHz carrier, 45 degrees / 1 sample is used. This is changed to a configuration in which the symbol clock is generated by the VCO. There are two configurations: a sample clock oscillator and a symbol clock oscillator (here, VCO). In this case, minute control of one sample unit or less is possible. In the example described above, for example, control in units of 4.5 degrees (corresponding to 0.1 sample) is possible.
Further, the symbol synchronization method of this example uses a symbol synchronization field, but the present invention is not limited to this. For example, a method in which one of the carrier waves is allocated for symbol synchronization can be applied.
In this example, a field for field synchronization is used for signal measurement. However, the present invention is not limited to this. For example, a data field can be used. By constantly selecting the carrier to be used during data reception, the response performance to noise and attenuation is improved.
[0026]
In this example, the phase error is calculated after the carrier is selected. However, the present invention is not limited to this. For example, the phase error can be selected after the phase error of the carrier is calculated. Since the phase difference information can be used for demodulation, the circuit scale can be reduced.
Further, in this example, the phase error is simply cumulatively added. However, the present invention is not limited to this. For example, by adding an LPF to the adding process, it is possible to reduce the error of the symbol synchronization correction due to noise or the like.
In this example, the moving average is used for noise measurement, and the section average is used for signal measurement. However, the present invention is not limited to this. For example, the moving average tends to have a large circuit scale. It is also possible to obtain an average result while suppressing the circuit scale.
[0027]
【The invention's effect】
As described above, according to the present invention, the signal-to-noise determination unit is provided, and the phase difference is corrected by selecting the optimal signal-to-noise channel. Therefore, even in a place where the noise is large or in an environment where the signal fluctuation is large. There is an effect that truly appropriate phase compensation can be performed.
[Brief description of the drawings]
FIG. 1 is a diagram showing a schematic configuration of a multicarrier receiving apparatus according to Embodiment 1 of the present invention.
FIG. 2 is a diagram illustrating a configuration of a symbol clock correction circuit according to the first embodiment.
FIG. 3 is a diagram illustrating the passage of time of a received signal and the type of the signal.
FIG. 4 is a configuration diagram of another symbol clock correction circuit according to the first embodiment.
FIG. 5 is a diagram showing an example of arrangement of I and Q data in phase error calculation.
FIG. 6 is a diagram illustrating an example of a distribution of a signal level and a noise level in each channel.
FIG. 7 is a diagram illustrating a configuration of a conventional multicarrier transmission device.
FIG. 8 is a diagram illustrating a configuration of a conventional multicarrier receiving apparatus.
FIG. 9 is a configuration diagram of a reception phase difference compensating circuit in a first conventional example.
FIG. 10 is a configuration diagram of a reception phase difference compensation circuit in a second conventional example.
[Explanation of symbols]
101 A / D converter, 102 parallel / serial converter, 103 inverse fast Fourier converter, 104 primary demodulator, 105 symbol clock recovery circuit, 108 symbol clock output unit, 109 symbol clock correction circuit, 401 vector length calculation circuit, 402 noise averaging circuit, 403 signal averaging circuit, 404 signal-to-noise determining circuit, 405, 406 selector, 407 phase error calculating circuit, 408 phase error determining circuit.

Claims

マルチキャリア受信波を逆フーリエ変換して復調し、この受信波の時系列再生信号からシンボルクロックを再生する構成において、
上記受信波の逆フーリエ変換後のシンボルからチャネル毎に信号対雑音比を求める信号対雑音判定部と、該チャネルにおけるデータの期待値と上記復調データとの位相誤差をシンボル毎に加算する位相誤差算出部と、該位相誤差算出値が所定の値を超えると位相誤差があると判定する位相誤差判定部とを備え、
上記信号対雑音判定が最適と判定したチャネルを選択し、該チャネルにおける位相誤差判定に基づいてシンボルクロックを補正するようにしたことを特徴とするマルチキャリア受信装置。In a configuration in which a multicarrier received wave is inversely Fourier-transformed and demodulated, and a symbol clock is reproduced from a time-series reproduced signal of the received wave,
A signal-to-noise determining unit for obtaining a signal-to-noise ratio for each channel from the symbol obtained by performing the inverse Fourier transform of the received wave, and a phase error for adding a phase error between an expected value of data in the channel and the demodulated data for each symbol A calculation unit, comprising a phase error determination unit that determines that there is a phase error when the phase error calculation value exceeds a predetermined value,
A multicarrier receiving apparatus comprising: selecting a channel for which the signal-to-noise determination is determined to be optimum, and correcting a symbol clock based on a phase error determination in the channel.

信号対雑音判定部は、受信波の期間によりノイズと信号成分を得て、該信号対雑音値が指定の閾値を超えると、該超えたチャネルを位相差判定のチャネルと指定するようにしたことを特徴とする請求項１記載のマルチキャリア受信装置。The signal-to-noise determining unit obtains noise and a signal component according to a period of the received wave, and when the signal-to-noise value exceeds a specified threshold, designates the exceeded channel as a channel for phase difference determination. The multicarrier receiving apparatus according to claim 1, wherein:

信号対雑音判定部は、その値が最大となるチャネルを選択するようにしたことを特徴とする請求項１記載のマルチキャリア受信装置。2. The multicarrier receiving apparatus according to claim 1, wherein the signal-to-noise determining unit selects a channel having a maximum value.