JP2004236321A - Apparatus and method for compressing video data - Google Patents
Apparatus and method for compressing video data Download PDFInfo
- Publication number
- JP2004236321A JP2004236321A JP2004019345A JP2004019345A JP2004236321A JP 2004236321 A JP2004236321 A JP 2004236321A JP 2004019345 A JP2004019345 A JP 2004019345A JP 2004019345 A JP2004019345 A JP 2004019345A JP 2004236321 A JP2004236321 A JP 2004236321A
- Authority
- JP
- Japan
- Prior art keywords
- video data
- discrete cosine
- data
- difference
- converted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Television Signal Processing For Recording (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
本発明はビデオデータ圧縮装置に関するものであり、さらに具体的には、外部フレームメモリの使用を最小化して、低いメモリ帯域幅を有するビデオデータ圧縮装置及びそのデータ処理方法に関するものである。 The present invention relates to a video data compression apparatus, and more particularly, to a video data compression apparatus having a low memory bandwidth by minimizing the use of an external frame memory, and a data processing method thereof.
また、本発明は小形化及び低消耗電力用携帯用電子装置に適するビデオデータ圧縮装置及びそのデータ処理方法に関するものである。 The present invention also relates to a video data compression apparatus suitable for a portable electronic device having a small size and low power consumption, and a data processing method thereof.
ＭＰＥＧ２、ＭＰＥＧ４及びＨ．２６３標準案のような方式を利用してビデオデータを圧縮する場合に、ビデオデータ圧縮装置は圧縮しようとする映像と復元された映像を外部メモリ装置すなわち、フレームメモリ（例えば、ＳＤＲＡＭ）に貯蔵して処理する。 MPEG2, MPEG4 and H.264. When compressing video data using a method such as the H.263 standard, a video data compression device stores an image to be compressed and a restored image in an external memory device, that is, a frame memory (eg, SDRAM). Process.
典型的なビデオデータ圧縮装置に対する従来の技術は、例えば大韓民国公開特許第１９９５−２２９９６号の‘動画符号化装置’と大韓民国公開特許第２００２−５４４５２号の‘動画符号化器、動画複号化器でスライスメモリとフレーム間のデータ処理方法’などが多様に公開されている。 Conventional techniques for a typical video data compression apparatus include, for example, a 'moving picture coding apparatus' of Korean Patent Publication No. 1995-22996 and a' moving picture encoder and moving picture decoder of Korean Patent Publication No. 2002-54452. Various methods for processing data between a slice memory and a frame are disclosed.
大韓民国公開特許第１９９５−２２９９６号に開示された動画符号化装置は、動画符号化装置内の信号処理過程を大きく４種類に分類し、各処理過程をインタラプト信号の発生によって制御し、第１乃至第３信号処理過程で出力されるデータは共用メモリを利用して貯蔵し、必要時に読み出すことができるように具備する。 The moving picture encoding apparatus disclosed in Korean Patent Publication No. 1995-22996 classifies signal processing processes in the moving picture encoding apparatus into four types, and controls each processing step by generating an interrupt signal. The data output in the third signal processing process is stored using a shared memory and provided so that it can be read out when necessary.
また、図１に示したように、前記大韓民国公開特許第２００２−５４４５２号に開示された動画符号化器は動画符／複号化器を一チップ化し、電力消耗を減らすため復元されたスライスを一時に貯蔵するためのスライスメモリと以前映像の復元映像及び現在映像の復元映像を共有して貯蔵するためのフレームメモリを具備する。 Also, as shown in FIG. 1, the moving picture encoder disclosed in Korean Patent Publication No. 2002-54452 integrates a moving picture codec / decoder into one chip and reduces a restored slice to reduce power consumption. A slice memory for temporarily storing the restored image and a frame memory for sharing and storing the restored image of the previous image and the restored image of the current image are provided.
図１を参照すると、一般的なビデオデータ圧縮装置２は外部から入力される映像がフレームメモリ２４に貯蔵され、フレームメモリ４に貯蔵された以前復元映像を参照して動き推定部２８及び動き補償部２６で動き推定及び補償した映像との差が引き算器６で求められる。すなわち、動き推定部２８は現在マクロブロックと一番類似なマクロブロックを以前フレームで探索して該当動きベクタを計算する。動き補償部２６は以前フレームで動きベクタだけ動きしたマクロブロックを抽出し、引き算器６は動き補償部２６から抽出されたマクロブロックと現在マクロブロックとの差分信号を生成する。
Referring to FIG. 1, a general video data compression apparatus 2 stores an externally input image in a
前記差分信号が離散余弦変換器（Ｄｉｓｃｒｅｔｅ Ｃｏｓｉｎｅ Ｔｒａｎｓｆｏｒｍ：ＤＣＴ）８と量子化器（Ｑｕａｎｔｉｚａｔｉｏｎ）１０を通して、可変長符号化器（Ｖａｒｉａｂｌｅ Ｌｅｎｇｔｈ Ｃｏｄｅｒ：ＶＬＣ）１４に入力される。可変長符号化器から出力されるビットストリームは出力バッファ（ＦＩＲＯ）１６に貯蔵された後にチャンネルに伝送される。ビット率制御器（ｒａｔｅ ｃｏｎｔｒｏｌｌｅｒ）１２は出力バッファのオーバーフローやアンダフローが発生しないようにバッフア状態に適応して量子化値を調節する。すなわち、ビット率制御器１２は出力バッフア１６に貯蔵されたビットストリームの量を基準にして次のマクロブロックに対する量子化程度を決める。一方、量子化器１０の出力信号は再び逆量子化器（ＩｎｖｅｒｓｅＱ）１８と逆離散余弦変換器（ＩＤＣＴ）２０を順次に実行して元来の信号に復元された後、前記動き補償部２６から動き補償された映像と動きベクタだけ動きしたマクロブロックを以前フレームで抽出して復元された差分信号を加算器２２を通じて加算して現在映像の復元映像を生成する。現在映像の復元映像は再び次の映像の圧縮のためにフレームメモリ２４に貯蔵され、次のフレームに対して動きベクタを探索する時に、以前のフレームとして探索領域データを提供する。
The difference signal is input to a variable length encoder (Variable Length Coder: VLC) 14 through a discrete cosine transform (DCT) 8 and a
一般的なビデオデータ圧縮装置を具備する携帯用電子システム３０は図２に示したように、ビデオデータ圧縮装置４０をシステムオンチップ（Ｓｙｓｔｅｍ Ｏｎ ａ Ｃｈｉｐ）に具備する。例えば、ビデオデータ圧縮装置４０は中央処理装置ＣＰＵ４２と、メモリコントローラ４４と、動き推定／補償部（ＭＥ／ＭＣ）４６及び離散余弦変換／量子化部（ＤＣＴ／Ｑ）４８を各々プロセッシングユニットに具備して、一つのシステムオンチップで形成する。そして、各々のプロセッシングユニット４２〜４８は中央処理装置４２の制御を受けてローカルバスインタフェースを通じてメモリコントローラ４４と外部フレームメモリ３２と連結されてビデオデータを圧縮するために書き込み、読み出し動作を実行する。
As shown in FIG. 2, a portable
モバイル環境でのビデオデータ圧縮装置は、一般的にハードウェアとソフトウェアを結合した形態の共通設計された構造で具備され、さらに多くの構成要素に対してソフトウェア的処理を実行することができる。例えば、ビデオデータ圧縮装置はビット率制御器と、可変長符号器などのような構成要素はソフトウェア的な性格が強くて、中央処理装置を基盤にしてソフトウェア的に処理することができる。しかし、図２に示したように、従来の技術のビデオデータ圧縮装置は一番多くの計算量を占める動き推定／補償部４６と、離散余弦変換／量子化部４８をハードウェア的に構成することが一般的である。
A video data compression apparatus in a mobile environment is generally provided with a commonly designed structure in which hardware and software are combined, and can perform software processing on more components. For example, components of the video data compression apparatus such as a bit rate controller and a variable length encoder have a strong software characteristic, and can be processed in a software manner based on a central processing unit. However, as shown in FIG. 2, in the conventional video data compression apparatus, the motion estimation /
また、ビデオデータ圧縮装置を具備する一般的な携帯用電子装置すなわち、モバイルシステム３０は外部フレームメモリ（ＳＤＲＡＭ）３２を利用することによって、フレームメモリ使用時に、一番多くの電力が消耗される。したがって、モバイルシステムは低消耗電力システムに実現されるために外部フレームメモリＳＤＲＡＭの使用を最大に抑制するように具備されることが必須的である。このために、フレームメモリを映像処理用チップに内蔵することが一番理想的であるが、現実的に内蔵することができるメモリ容量の限界などの理由により困難が多い。
In addition, since a general portable electronic device having a video data compression apparatus, that is, a
また、前記ビデオデータ圧縮装置は外部フレームメモリに対する接近権を各々のプロセッシングユニットに提供し、これら全部が必要にするメモリ帯域幅によってローカルバスの動作周波数が決められる。これによって、中央処理装置の動作周波数とシステムオンチップの電力消耗量が決められる。 Also, the video data compression device provides each processing unit with access to an external frame memory, and the operating frequency of the local bus is determined by the memory bandwidth required by all of them. Accordingly, the operating frequency of the central processing unit and the power consumption of the system-on-chip are determined.
しかし、図２に示したように、モバイルシステムは外部メモリ装置に対する制御装置として、中央処理装置と、動き推定／補償部及び離散余弦変換／量子化部が各々具備されており、これらが必要にする帯域幅によってローカルバスの動作周波数が決められ、これによって、中央処理装置とシステムオンチップＳＯＣの電力消耗量が決められる。 However, as shown in FIG. 2, the mobile system includes a central processing unit, a motion estimation / compensation unit, and a discrete cosine transform / quantization unit as control devices for the external memory device. The operating frequency of the local bus is determined according to the bandwidth, thereby determining the power consumption of the central processing unit and the system-on-chip SOC.
下の表１は前記モバイルシステム３０でビデオデータ圧縮装置４０のマクロブロックあたり必要にするメモリ帯域幅を示すことである。この時に、動きベクタの探索範囲はｆｃｏｄｅ＝１（−１６〜＋１５．５）に仮定する。
Table 1 below shows the required memory bandwidth per macroblock of the video
一般的にフレームは各々多数のマクロブロックからなり、一つのマクロブロックは２＊２輝度ブロックと二つの色差ブロックで構成され、一つのブロックは８＊８ピクセルで構成される。したがって、一つのマクロブロックは１６＊１６ピクセルからなり、一つのマクロブロックの読み出しのためのメモリ空間は１６＊１６＝２５６バイトが必要である。 Generally, each frame is composed of a number of macroblocks, one macroblock is composed of 2 * 2 luminance blocks and two chrominance blocks, and one block is composed of 8 * 8 pixels. Therefore, one macroblock is composed of 16 * 16 pixels, and a memory space for reading one macroblock requires 16 * 16 = 256 bytes.
動きベクタの探索領域は探索範囲（ｆｃｏｄｅ＝１）によって４８＊４８ピクセルになり、そして離散余弦変換ＤＣＴは例えば、８ビットデータを受けて１２ビットデータに出力することによって量子化係数書き込み時に必要なメモリ量は１．５倍になる。 The search area of the motion vector becomes 48 * 48 pixels depending on the search range (fcode = 1), and the discrete cosine transform DCT receives 8-bit data and outputs it to 12-bit data, for example. The amount of memory becomes 1.5 times.
また、動画圧縮のためには、表１に示したように、２回の動き推定過程が実行される。一次動き推定はデータ圧縮のためのことであり、２次動き推定は復号器が同一の方式で復元するため必要なことである。したがって、２回の動き推定時、前記ビデオデータ圧縮装置は外部フレームメモリの使用が増加するようになる。 In addition, as shown in Table 1, two motion estimation processes are performed for moving image compression. The primary motion estimation is for data compression, and the secondary motion estimation is necessary for the decoder to recover in the same way. Therefore, when the motion is estimated twice, the use of the external frame memory in the video data compression apparatus increases.
上述のように、従来の技術のビデオデータ圧縮装置は動画圧縮処理過程でチップ外部に具備されるメモリ装置のアクセスが頻繁になされるので、携帯用電子システム実現時に電力消耗が増加する問題点がある。
本発明の目的は、上述の問題点を解決するためのことであり、外部フレームメモリの使用を減らすためのビデオデータ圧縮装置を提供することにある。 SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned problem, and to provide a video data compression apparatus for reducing the use of an external frame memory.
本発明の目的は、上述の問題点を解決するためのことであり、低消耗電力用ビデオデータ圧縮装置を具備する携帯用電子システムを提供することにある。 SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned problems, and to provide a portable electronic system having a video data compression apparatus for low power consumption.
また、本発明の目的は、上述の問題点を解決するためのことであり、低消耗電力用ビデオデータ圧縮装置のメモリ帯域幅を減らすためのデータ処理方法を実現することにある。 Another object of the present invention is to solve the above-mentioned problems, and to provide a data processing method for reducing a memory bandwidth of a video data compression apparatus for low power consumption.
上述の目的を達成するために本発明の一特徴によると、ビデオデータ圧縮装置は、外部からビデオデータを受けて貯蔵する第１のローカルメモリ部と、前記第１のローカルメモリ部から前記ビデオデータを読み出して前記ビデオデータの動きを推定し、前記ビデオデータの動き補償のためのモードを判別し、前記判別されたモードに対応して動き補償を実行して差分信号を発生する動き推定プロセッサと、前記動き推定プロセッサから前記差分信号が発生されれば、前記差分信号を貯蔵する第２のローカルメモリ部と、前記動き推定プロセッサから前記差分信号を受けて前記ビデオデータを符号化するため離散余弦変換する離散余弦変換／逆離散余弦変換部と、前記離散余弦変換／逆離散余弦変換部から離散余弦変換データを受けて量子化する量子化／逆量子化部と、前記量子化／逆量子化部から前記量子化された離散余弦変換データを受け入れ、符号化されたビデオデータを貯蔵する第３のローカルメモリ部と、前記第３のメモリ部に前記量子化された離散余弦変換データが貯蔵されれば、前記量子化／逆量子化部と共に前記符号化されたビデオデータを復元するために、前記第２のメモリ部と前記離散余弦変換／逆離散余弦変換部から出力される信号を加算して復元されたビデオデータを前記第１のメモリ部に出力する加算部と、前記第３のメモリ部からビデオデータを受けてデータを統計的に減縮する可変長符号化器とを含む。この時に、前記離散余弦変換／逆離散余弦変換部と前記量子化／逆量子化部は各々の機能を選択的に処理するために動作モードが調節されるように具備し、前記動作モードが前記符号化されたビデオデータを復元するためのモードであれば、前記離散余弦変換／逆離散余弦変換部は前記量子化／逆量子化部から逆量子化された前記符号化されたビデオデータを受けて逆離散余弦変換する。 According to an aspect of the present invention, there is provided a video data compression apparatus, comprising: a first local memory unit that receives and stores video data from outside; A motion estimation processor that reads out and estimates the motion of the video data, determines a mode for motion compensation of the video data, performs motion compensation in accordance with the determined mode, and generates a difference signal. A second local memory for storing the difference signal when the difference signal is generated from the motion estimation processor; and a discrete cosine for receiving the difference signal from the motion estimation processor and encoding the video data. A discrete cosine transform / inverse discrete cosine transform unit to be converted; and discrete cosine transform data received from the discrete cosine transform / inverse discrete cosine transform unit and quantized. A quantization / inverse quantization unit, a third local memory unit that receives the quantized discrete cosine transform data from the quantization / inverse quantization unit, and stores encoded video data; When the quantized discrete cosine transform data is stored in the memory unit, the second memory unit and the discrete memory are used together with the quantization / dequantization unit to restore the encoded video data. An addition unit that adds the signals output from the cosine transform / inverse discrete cosine transform unit and outputs the restored video data to the first memory unit; and receives the video data from the third memory unit and converts the data. And a variable length encoder that statistically reduces. At this time, the discrete cosine transform / inverse discrete cosine transform unit and the quantizing / inverse quantizing unit are provided so that an operation mode is adjusted to selectively process each function, and the operation mode is set to the operation mode. In a mode for restoring encoded video data, the discrete cosine transform / inverse discrete cosine transform unit receives the inversely-quantized encoded video data from the quantization / inverse quantization unit. Inverse cosine transform.
この特徴の望ましい実施の形態において、前記ビデオデータ圧縮装置はシステムオンチップに具備される。 In a preferred embodiment of this feature, the video data compression device is provided on a system-on-chip.
この特徴の望ましい実施の形態において、前記動き推定プロセッサは、前記第１のローカルメモリ部から前記ビデオデータを受けて動きを推定する動き推定部と、前記動き推定されたデータから前記モードがイントラモードであるか、インタモードであるかを決めるモード決定部及び前記動き推定部から動きベクタによる動きを補償して前記差分信号を出力する動き補償部とを含む。 In a preferred embodiment of this feature, the motion estimation processor includes: a motion estimation unit configured to receive the video data from the first local memory unit to estimate a motion; and wherein the mode is an intra mode from the motion estimated data. And a mode determining unit that determines whether the mode is an inter mode or a motion compensating unit that compensates for motion based on a motion vector from the motion estimating unit and outputs the difference signal.
この特徴の望ましい実施の形態において、前記離散余弦変換／逆離散余弦変換部と前記量子化／逆量子化部は各々一つのプロセッシングユニットに具備される。 In a preferred embodiment of this feature, the discrete cosine transform / inverse discrete cosine transform unit and the quantization / inverse quantizer are each provided in one processing unit.
この特徴の望ましい実施の形態において、前記離散余弦変換／逆離散余弦変換部と前記量子化／逆量子化部は、前記動作モードがビデオデータを符号化するためのモードであれば、前記離散余弦変換／逆離散余弦変換部は離散余弦変換し、次に、前記量子化／逆量子化部は量子化し、前記動作モードが前記符号化されたビデオデータを復元するためのモードであれば、前記量子化／逆量子化部は逆量子化し、次に、前記離散余弦変換／逆離散余弦変換部は逆離散余弦変換するように具備される。 In a preferred embodiment of this feature, the discrete cosine transform / inverse discrete cosine transform unit and the quantizing / inverse quantizing unit are configured to execute the discrete cosine transform if the operation mode is a mode for encoding video data. The transform / inverse discrete cosine transform unit performs a discrete cosine transform, and then the quantization / inverse quantizer quantizes, and if the operation mode is a mode for restoring the encoded video data, The quantization / inverse quantization unit is adapted to perform inverse quantization, and then the discrete cosine transform / inverse discrete cosine transform unit is provided to perform an inverse discrete cosine transform.
この特徴の望ましい実施の形態において、前記ビデオデータ圧縮装置は、前記量子化／逆量子化部の量子化のための量子化程度を制御するための制御装置をさらに具備し、前記ビデオデータ圧縮装置は前記制御装置からローカルバスインタフェースを通じて制御情報を受け入れる。 In a preferred embodiment of this feature, the video data compression device further comprises a control device for controlling a degree of quantization for quantization of the quantization / dequantization unit, and the video data compression device. Accepts control information from the controller through the local bus interface.
この特徴の望ましい実施の形態において、前記ビデオデータ圧縮装置は、前記入力されたビデオデータをマクロブロックの一つの行単位またはフレーム単位に処理し、行単位の場合には、ビデオデータの幅に対する情報を受け入れて処理し、フレーム単位の場合には、ビデオデータの幅と高さに対する情報を受けて処理する。 In a preferred embodiment of this feature, the video data compression apparatus processes the input video data in one row unit or one frame unit of a macroblock, and in a case of a row unit, information on a width of the video data. And in the case of a frame unit, it receives and processes information on the width and height of video data.
この特徴の望ましい実施の形態において、前記可変長符号化器の出力は前記第１のローカルメモリ部に貯蔵された後に外部に出力、または直接外部に出力されるように具備される。 In a preferred embodiment of the present invention, the output of the variable length encoder is stored in the first local memory unit and then output to the outside or directly to the outside.
上述の目的を達成するために本発明の他の特徴によると、複数個のローカルメモリを具備し、離散余弦変換／逆離散余弦変換部及び量子化／逆量子化部を各々のプロセッシングユニットに具備するビデオデータ圧縮装置のデータ処理方法では、外部から入力されたビデオデータを前記複数個のローカルメモリのうち第１のローカルメモリに貯蔵する段階と、前記第１のローカルメモリから前記ビデオデータを読み出して動き推定とモード決定及び動き補償を実行して差分信号を発生し、同時に、前記複数個のローカルメモリのうち第２のローカルメモリに貯蔵する段階と、前記差分信号が発生すると、前記離散余弦変換／逆離散余弦変換部と前記量子化／逆量子化部が順次に離散余弦変換及び量子化する段階と、前記量子化されたデータを前記複数個のローカルメモリのうち第３のローカルメモリに貯蔵する段階と、前記第３のローカルメモリに前記量子化されたデータが貯蔵されれば、前記ビデオデータから符号化されたビデオデータを複号化するための動作モードに変更する段階と、前記動作モードが変更されれば、前記量子化／逆量子化部と前記離散余弦変換／逆離散余弦変換部が順次に逆量子化及び逆離散余弦変換する段階と、前記逆離散余弦変換が完了したデータと前記第２のローカルメモリに貯蔵されたデータを加算して復元されたビデオデータを生成し、前記復元されたビデオデータを前記第１のローカルメモリに貯蔵する段階と、前記第１のローカルメモリに貯蔵された前記復元されたビデオデータを外部に出力する段階とを含む。 According to another aspect of the present invention, a plurality of local memories are provided, and a discrete cosine transform / inverse discrete cosine transform unit and a quantization / inverse quantization unit are provided in each processing unit. In the data processing method of the video data compression apparatus, the video data input from the outside is stored in a first local memory among the plurality of local memories, and the video data is read from the first local memory. Generating a difference signal by performing motion estimation, mode determination and motion compensation, and simultaneously storing the difference signal in a second local memory of the plurality of local memories. A transform / inverse discrete cosine transform unit and the quantizing / inverse quantization unit sequentially perform discrete cosine transform and quantization; Storing the quantized data in the third local memory among the plurality of local memories; and decoding the encoded video data from the video data if the quantized data is stored in the third local memory. Changing to an operation mode for performing the quantization, and when the operation mode is changed, the quantization / inverse quantization unit and the discrete cosine transform / inverse discrete cosine transform unit sequentially perform inverse quantization and inverse discrete cosine. Converting the data having undergone the inverse discrete cosine transform and data stored in the second local memory to generate reconstructed video data, and reconstructing the reconstructed video data into the first video data. And storing the restored video data stored in the first local memory to an external device.
そして、前記第３のローカルメモリに前記量子化されたデータが貯蔵されれば、前記符号化されたビデオデータの符号化時、データを統計的に減縮する可変長符号化段階をさらに含むことが望ましい。 If the quantized data is stored in the third local memory, the method further comprises a variable length encoding step of statistically reducing the data when encoding the encoded video data. desirable.
したがって、本発明によると、ビデオデータ圧縮装置は、動き推定、動き補償、離散余弦変換及び量子化機能を有する一つのプロセッシングユニットを具備し、ビデオデータ圧縮装置の内部に多数のローカルメモリを具備して、外部メモリ装置の使用を減らすことによって電力消耗を減少させる。 Therefore, according to the present invention, the video data compression apparatus includes one processing unit having motion estimation, motion compensation, discrete cosine transform, and quantization functions, and includes a plurality of local memories inside the video data compression apparatus. Thus, power consumption is reduced by reducing the use of external memory devices.
本発明のビデオデータ圧縮装置は動画圧縮時に要求されるメモリ量を減らすことによって、消耗電力を減少することができる。 The video data compression apparatus of the present invention can reduce power consumption by reducing the amount of memory required when compressing a moving image.
さらに、離散余弦変換／逆離散余弦変換部と前記量子化／逆量子化部を各々一つのプロセッシングユニットに実現することによって、ビデオデータ圧縮装置を小形化することができる。 Further, by realizing the discrete cosine transform / inverse discrete cosine transform unit and the quantization / inverse quantization unit in one processing unit, the video data compression apparatus can be downsized.
本発明によると、ビデオデータ圧縮装置を具備する携帯用電子装置の小形化及び低消耗電力用が実現可能である。 According to the present invention, a portable electronic device including a video data compression device can be reduced in size and used for low power consumption.
図３は本発明の実施の形態によるビデオデータ圧縮器１０４を含むモバイルシステム１００のブロック図である。前記モバイルシステム１００は外部メモリ１０２、例えば、ＳＤＲＡＭ１０２と、ビデオデータ圧縮器１０４とを含む。前記ビデオデータ圧縮器１０４は例えば、システムオンチップで構成され、中央処理装置（ＣＰＵ：１０６）と、ビデオコア１１０と、外部メモリコントローラ１０８と、ローカルバスとを含む。前記ビデオコア１１０は前記メモリコントローラ１０８を通じて前記外部メモリ１０２からデータを読み出し、前記外部メモリ１０２にデータを書き込む。
FIG. 3 is a block diagram of a
ビデオデータ圧縮過程で、前記ビデオコア１１０は中央処理装置１００によって提供されることによって、前記ローカルバスの可用データ帯域幅に依存して、同時に一つのマクロブロック列を処理するか、または任意の一フレームを同時に処理する。
During the video data compression process, the
前記モバイルシステム１００は動き補償ＭＣ、動き推定ＭＥ、離散余弦変換ＤＣＴ、量子化Ｑ機能ブロックを含む単一チップに集積化される。したがって、典型的なシステムよりさらに小さい回路領域を有する。また、ローカルメモリ（例えば、図４のメモリ１１８、１２２及び１３０）は前記ビデオコア１１０に内蔵されているので、特定データ元素は機能ブロック間に直接提供されることができる。したがって、前記ローカルバス１４９すなわち、動作帯域幅を通じて外部メモリ１０２のアクセス量は非常に減少する。その結果、前記モバイルシステムの電力消耗量も減少する。
The
図４を参照すると、本発明による前記ビデオコア１１０は動き推定プロセッサ１１１と、三つのローカルメモリ１１８、１２２及び１３０と、離散余弦変換／逆離散余弦変換器１２６と量子化／逆量子化部１２８と、直接メモリアクセスＤＭＡコントローラ１２０と、ジグザグスキャニング部（ＺＺ：１３２）と、可変長符号化気（ＶＬＣ：１３４）とを含む。前記ジグザグスキャニング部１３２は前記可変長符号化器１３４と共に一つの出力ユニット部分であり、出力データストリーム１３５を生産するため典型的な手段として動作する。
Referring to FIG. 4, the
前記三つのローカルメモリ部はワーキングメモリ１１８と第１ローカルメモリ１２２及び第２ローカルメモリ１３０で構成される。本発明の実施の形態で、前記ワーキングメモリ１１８の大きさは７６８＊３２ビットであり、前記第１ローカルメモリ（ＬＭ０：１２２）は３８４＊８ビット、及び第２ローカルメモリ（ＬＭ１：１３０）は３８４＊９ビットの大きさを有する。前記メモリ部１１８、１２２及び１３０の大きさはアプリケーションの要求事項に対応して多様に変更する。
The three local memory units include a working
前記動き推定プロセッサ１１１は、動き推定部１１２と、モード決定部１１４と、動き補償部１１６とを含む。前記動き推定部１１２は前記現在マクロブロックと基準マクロブロックにより動きベクタを発生する。モード決定は前記動きベクタにより前記モード決定部１１４によりなされる。実際的に、前記モード決定部１１４は前記ビデオコア１１０がイントラモードまたはインタモードに動作するかを決める。インタモードに動作すると仮定すれば、動き補償部１１６は動き推定部１１２から生成された動きベクタを受けて、動き補償を処理する。この場合に、動き補償部１１６は動きベクタに対応して現在マクロブロックと以前再構成されたマクロブロックとの差を示す差分マクロブロックを生成する。イントラモードに動作すると仮定すれば、動き補償は実行されない。
The
図７は本発明による、図４に示した動き補償部の詳細な構成を示すブロック図である。上述のように、モード決定部１１４はビデオコア１１０がインタモードまたはイントラモードに動作するかを決める。イントラモードで、モード決定部１１４はワーキングメモリ１１８から受けた入力データを選択するために、マルチプレクサ３０２に選択信号ＳＥＬを出力する。インタモードで、モード決定部１１４は動き推定部１１２から受けた動きベクタとワーキングメモリ１１８から受けた入力データによる差分信号を発生させるモーション補償ブロック３０４から受けた入力データを選択するために、マルチプレクサ３０２に選択信号ＳＥＬを出力する。次に、前記選択信号に対応してマルチプレクサで選択された離散余弦変換／逆離散余弦変換器１２６と第１ローカルメモリＬＭ０のデータ１２５に提供される。
FIG. 7 is a block diagram showing a detailed configuration of the motion compensation unit shown in FIG. 4 according to the present invention. As described above, the
次に、ビデオコア１１０の具体的な機能を説明する。
Next, specific functions of the
現在マクロブロックと、探索ウィンドウブロックはローカルバス（図３の１４９）を経由して伝達され、メモリコントローラ１２０によりワーキングメモリ１１８に貯蔵される。輝度マクロブロックは１６＊１６＝２５６バイトのデータに読み出され（表２の１）、探索ウィンドウは４８＊４８＝２３０４バイトのデータに読み出される（表２の２）。動き推定部１１２はワーキングメモリ１１８から現在マクロブロックと探索ウィンドウを読み出し、現在マクロブロックの動きベクタを決める。モード決定部１１４はビデオデータ圧縮のための動作モード例えば、イントラモードまたはインタモードを決める。
The current macroblock and the search window block are transmitted via the local bus (149 in FIG. 3) and stored in the working
上述のように、インタモードで、動き補償は動き推定プロセッサ１１１の動き補償部１１２によって処理される。インタモードで動き推定部１１２は現在マクロブロックと関連した動きベクタを決める。動き補償部１１６はワーキングメモリ１１８から現在マクロブロックと再構成された以前マクロブロックとを読み出し、動き推定部１１２から獲得された動きベクタを利用して動き補償を処理する。そのように動作すると、動き補償部１１６はワーキングメモリ１１８から現在色度ブロックＣｂとＣｒを８＊８＝６４バイトの各データに読み出し、以前色度ブロックＣｂとＣｒは下の表２の（３）乃至（６）に示したように、各々９＊９＝８１バイトのデータに読み出す。動き補償処理結果、差分マクロブロックデータ１２５は現在マクロブロックと以前動き補償されたマクロブロックとの差を示す。その後に、差分マクロブロックデータ１２５は離散余弦変換／逆離散余弦変換器１２６に提供される。同時に、差分マクロブロックデータ１２５は第１ローカル面リＬＭ０に貯蔵される。この実施の形態では、差分マクロブロックデータは外部メモリに書き込まれないので、ローカルバス帯域幅を維持し、電力消耗を減らすことができる。
As described above, in the inter mode, the motion compensation is processed by the
また、イントラモードで、動き補償は前記動き推定プロセッサ（ＭＥＰ：１１１）で処理されない。すなわち、現在マクロブロックは離散余弦変換／逆離散余弦変換器に直接提供される。 Also, in intra mode, motion compensation is not processed by the motion estimation processor (MEP: 111). That is, the current macroblock is provided directly to a discrete cosine transform / inverse discrete cosine transform.
離散余弦変換／逆離散余弦変換器１２６と量子化／逆量子化部１２８は例えば、各々単一ユニットで構成される。これらユニット１２６、１２８は順方向の動作モードでは、ＤＣＴとＱで動作し、逆方向動作モードでは、ＩＤＣＴとＩＱで動作されるように、動作制御ロジックにより制御される。動作制御ロジックは図６を参照して詳細に説明する。離散余弦変換／逆離散余弦変換器は単一ユニットで処理することができる。したがって、離散余弦変換／逆離散余弦変換動作のための統合のブロックは実際的に回路領域消耗の観点で、二つに分けられたユニットよりさらに効果的である。量子化／逆量子化部動作も同一に適用される。
The discrete cosine transform / inverse
本発明によると、動き補償部１１６により提供される差分マクロブロック１２５は順方向に変換されたデータ１４７を発生させるため順次に順方向離散余弦変換器１２６と、順方向量子化部１２８により処理される。変換され、量子化されたデータ１２７は例えば、第２ローカルメモリ（ＬＭ１：１３０）に貯蔵される。すなわち、データ１４７、１２７はローカルバスを経由して外部メモリをアクセスせず、ユニット１２６、１２８及びローカルメモリ１３０の間を通過する。逆量子化と逆離散余弦変換動作は、動作制御ロジックによりユニット１２６、１２８の動作モードが順方向から逆方向に変換された後に、変換され、量子化されたデータ１２７を連続して処理する（図６参照）。
According to the present invention, the
前記量子化／逆量子化部１２８は前記中央処理装置１０６から前記ローカルバスを通じて量子化率制御信号（ｑｕａｎｉｚａｉｏｎ ｒａｔｅ ｃｏｎｔｒｏｌ ｓｉｇｎａｌ）を受け入れる。前記量子化率は前記中央処理装置１０６から前記ビデオデータ大きさとターゲットビット率（ｔａｒｇｅｔ ｂｉｔ ｒａｔｅ）を受け入れる量子化率制御ユニットにより選択的に決められる。
The quantization /
前記逆量子化部で逆量子化は先ず、逆量子化されたデータ１３１を発生する。前記逆量子化されたデータ１３１は逆離散余弦変換されたデータ１２９を生成するために前記逆離散余弦変換器１２６に提供される。前記逆離散余弦変換されたデータ１２９はコンポーザ１２４に前記第１ローカルメモリ（ＬＭ０：１２２）に貯蔵された前記差分マクロブロックデータ１２５が加算される。前記加算されたデータ１４５はワーキングメモリ１１８に貯蔵される。再び、この場合に、前記データ１２７ａ、１３１、１２９、１２５ａはユニット１３０、１２８、１２６、１２４、１１８間に前記ローカルバスを経由して外部メモリアクセスの必要なしに、相互伝送される。その後に、前記貯蔵された加算データ１４５は表２のステップ７以下で示したように、８＊８＝３８４バイト大きさのデータとして、前記メモリコントローラ１２０の制御を受けて外部フレームメモリに貯蔵され、前記次のフレームデータのための再構成された以前マクロブロックとして使用される。
In the inverse quantization in the inverse quantization unit, first, inversely quantized
前記可変長符号化器（ＶＬＣ：１３４）は、また前記第２ローカルメモリ（ＬＭ１：１３）から前記ジグザグスキャニング部１３２を経由して前記変換され、量子化されたマクロブロックデータ１２７ａを受け入れ、前記データの大きさの次に開示された統計的な減少のために符号化されたビットストリーム１３５を出力する。前記データの大きさを減少させるための統計的方法は、例えば、ハフマン符号化技法を含む。
The variable length encoder (VLC: 134) also receives the converted and quantized
このような方式で、本発明の前記システム及び処理方法は、前記ローカルバス１４９を経由して前記外部メモリアクセスの必要性を制限して、ビデオデータ圧縮を繰り返す。この場合に、メモリアクセスは一般的なシステムでは６３７３バイトにアクセスされるが、本発明では、３２３４バイトの伝送で制限される。この実施の形態で、アクセス量の前記差は前記一般的な構成で要求される表１のイタリック及びボールド形で示したステップ７乃至ステップ１５で外部メモリがアクセスされるが、本発明の前記システム及び処理方法では必要ではない。
In this manner, the system and processing method of the present invention limits video memory access via the
図５は図４に示した前記ビデオコア１１０でデータ変化のタイミングを示すタイミング図である。図４及び図５を参照すると、ステップ２０１で、前記ビデオコア１１０は前記現在マクロブロックと前記メモリコントローラで利用される前記探索ウィンドウブロックを復元する。そして、これらをワーキングメモリ１１８に書き込む。前記動き推定部１１２はステップ２０２で前記ワーキングメモリ１１８から前記現在マクロブロックと探索ウィンドウブロックを復元し、前記動きベクタを決める。そして、前記モード決定部１１４はイントラモードとインタモードのうち一つの動作モードを決める。動作モードがインタモードであれば、前記動き補償部１１６はステップ２０３で前記ワーキングメモリ１１８または前記メモリコントローラ１２０の制御を受けて前記外部フレームメモリから前記現在色度ブロックＣｂ及びＣｒと、以前色度ブロックＣｂ及びＣｒを復元し、前記差分マクロブロックデータ１２５を生成する。ステップ２０４で、前記差分マクロブロックデータ１２５は前記第１ローカルメモリ１２２に貯蔵される。
FIG. 5 is a timing chart showing data change timing in the
同時に、前記差分マクロブロックデータ１２５は前記離散余弦変換／逆離散余弦変換器１２６に入力される。この実施の形態において、前記離散余弦変換／逆離散余弦変換器１２６は前記動き補償部１１６によって一つのピクセル列の前記一番目の差分マクロブロックデータが生成されれば、離散余弦変換を始める。同様に、前記量子化部１２８はステップ２０５で前記一番目の離散余弦変換係数（ＤＣＴ ｃｏｆｆｉｃｉｅｎｔ）が発生されれば、量子化過程を始める。次に、ステップ２０６で、前記量子化された出力データ１２７は前記第２ローカルメモリ（ＬＭ１：１３０）に貯蔵される。
At the same time, the
ステップ２０７で、前記量子化された出力データ１２７は前記可変長符号化器１３４により前記第２ローカルメモリから読み出される。例えば、ビットストリーム１３５形態の前記符号化されたデータはストリームを受け入れる前記データチャンネルまたは装置に供給される。ステップ２０８で、選択的に前記符号化されたデータ１３５は前記メモリコントローラ１２０を経由して前記外部フレームメモリに貯蔵されることができる。
In
前記現在マクロブロックのためのすべての量子化係数が、前記第２ローカルメモリに貯蔵されれば、前記ビデオデータ圧縮器１１０は離散余弦変換／逆離散余弦変換部１２６と前記量子化／逆量子化部１２８の動作モードが順方向モード（すなわちデータ圧縮）から逆方向モード（すなわち、データ復元）に変更する。動作モードが逆方向モードに変更すると、ステップ２０９で、前記現在マクロブロックの前記量子化係数１２７ａは前記逆量子化部１２８によって前記第２ローカルメモリ１３０から読み出され、前記逆量子化過程が始まる。一番目の逆量子化されたデータ１３１が発生されれば、ステップ２１０で、前記逆離散余弦変換過程は前記逆離散余弦変換器１２６で始まる。次に、ステップ２１１で、前記逆離散余弦変換されたデータ１２９は前記コンポーザ１２４に伝送される。ステップ２１１ａで、それらは以前に前記第１ローカルメモリ（ＬＭ０：１２２）に貯蔵された前記基準マクロブロックと加算される。ステップ２１２で、前記加算されたデータ１４５はワーキングメモリ１１８に貯蔵され、結局、ステップ２１３で、メモリコントローラ１２０によって前記外部フレームメモリに貯蔵され、次のフレームデータのための再構成された以前マクロブロックで利用される。
If all the quantization coefficients for the current macroblock are stored in the second local memory, the
図６は順方向／逆方向モード制御回路の構成を示すブロック図である。この構成で、前記離散余弦変換／逆離散余弦変換器１２６と、前記量子化／逆量子化部１２８は各々アドレス発生部１８１から発生されるモード信号ＭＯＤＥを受け入れる。動作の順方向モードで、差分マクロブロックデータ１２５は動き補償部１１６からＦ＿Ｅｎ、Ｆ＿Ｄａｔａが入力された離散余弦変換／逆離散余弦変換器１２６を経由して受け入れ、前記データは処理される。そして、前記離散余弦変換／逆離散余弦変換器１２６の出力データ１４７は、量子化／逆量子化部１２８に伝送される。同様に、前記量子化／逆量子化部１２８は前記離散余弦変換／逆離散余弦変換器１２６の出力データ１４７を受けてＦ＿Ｅｎ、Ｆ＿Ｄａｔａに入力し、量子化された出力データ１２７を前記第２ローカルメモリ１３０に伝送する。前記第２ローカルメモリ１３０はローカルメモリにデータを貯蔵するか、ローカルメモリからデータを復元するために、ローカルメモリのアドレスを発生するモード制御ロジック１８１を含む。前記モード制御ロジックはメモリに貯蔵された前記量子化されたマクロブロックでデータ元素をカウントする。カウントが所定の数例えば、本実施の形態で、３８４に至ると、すべての量子化されたデータがメモリに書き込まれたか否かを決め、したがって、モードは順方向から逆方向に変更する。逆方向モードで、モード制御ロジック１８１によって発生されたＤ＿Ｍｏｄｅ信号はトグルされ、前記第２ローカルメモリ（ＬＭ１：１３０）に貯蔵された前記量子化されたデータは逆量子化部１２８と逆離散余弦変換器１２６に逆方向伝送される。前記量子化されたデータがローカルメモリ１３０から復元されることによって、前記モード制御ロジックは再び前記所定の数が到達するまで、データバイト読み出し数を再びカウントする。そして、前記所定の数が到達すると、モードは順方向モードに再変更する。
FIG. 6 is a block diagram showing the configuration of the forward / reverse mode control circuit. In this configuration, the discrete cosine transform / inverse
下の表２は本発明の実施の形態に従ってイントラモードでの前記ビデオコア１１０により処理されるビデオデータ圧縮の繰り返し動作単位で前記ローカルバスを経由して外部メモリのアクセス数を示すことである。ここで、データの単位はバイトである。この実施の形態では、同一のマクロブロックデータは表１と同一な仮定下で構成される。前記動き推定部１１２で前記動きベクタを発生するための前記探索ウィンドウブロックの大きさはＦｃｏｄｅ＝１（−１６〜＋１５．５）に仮定する。
Table 2 below shows the number of accesses to the external memory via the local bus in a unit of repeated operation of video data compression processed by the
上述のように、本発明による前記ビデオコア１１０例えば、動き推定部１１２、動き補償部１１６、離散余弦変換器１２６及び量子化部１２８の各処理ユニットは直接内部ユニットデータインタフェース経路を有する。結果的に、各々のユニットはデータ伝送のための外部メモリアクセスが不要である。外部メモリと独立的な直接データインタフェースを提供するために、本発明による前記ビデオデータ圧縮器１１０は三つの内部メモリユニットすなわち、ワーキングメモリ１１８、第１ローカルメモリ１２２、及び第２ローカルメモリ１３０を含む。
As described above, each processing unit of the
また、一番目の動き補償手順の結果が、前記第１ローカルメモリ１１８に前記差分マクロブロックデータに貯蔵され、前記ビデオデータ圧縮器１１０は二番目の動き補償手順が実行されれば、データ復元のために、外部メモリアクセスが不要である。これを一般的な方式と比較すると、一般的な方式の外部メモリは前記一番目の動き補償手順（表１のステップ３〜ステップ７）の間だけではなく、前記二番目の動き補償手順（表１のステップ１２〜ステップ１４）の間に全部アクセスされる。
Also, the result of the first motion compensation procedure is stored in the first
したがって、表１に示した一般的な構成と表２に示した本発明の構成の外部メモリアクセスのための周波数及び外部メモリアクセス量を比較すると、本発明による前記ビデオデータ圧縮器は外部メモリアクセスのための徹底な減少を提供する。 Therefore, comparing the general configuration shown in Table 1 with the frequency and external memory access amount for the external memory access of the configuration of the present invention shown in Table 2, the video data compressor according to the present invention shows that the external memory access Provides a thorough reduction for.
上述のように、本発明の実施の形態で、前記離散余弦変換及び逆離散余弦変換機能は単一ユニットに結合し、前記量子化／逆量子化機能も単一ユニットに結合する。順方向／逆方向モード制御回路ロジックは順方向および逆方向間に必要に従ってモードがトグルされる。このような機能によって消耗される回路領域の面積が減少する。 As described above, in the embodiment of the present invention, the discrete cosine transform and the inverse discrete cosine transform function are combined into a single unit, and the quantization / inverse quantization function is combined into a single unit. The forward / reverse mode control circuit logic toggles the mode between forward and reverse as needed. The area of the circuit region consumed by such a function is reduced.
また、本発明による前記ビデオデータ圧縮システムは外部メモリアクセスの数及び大きさを減らすことができる。その結果、ローカルバスの求められる動作周波数は相対的に低く、本発明によるシステム及び方法はモバイルシステムに適切に実現されることができる。 In addition, the video data compression system according to the present invention can reduce the number and size of external memory accesses. As a result, the required operating frequency of the local bus is relatively low, and the system and method according to the present invention can be appropriately implemented in a mobile system.
以上、望ましい実施の形態を利用して本発明を詳細に説明したが、本発明の範囲は開示された実施の形態に限定されず、この分野の当業者によって様々な実施の形態に変形可能である。したがって、請求範囲はそのような変形例及びそれと類似な構成を全部含むこととして可能であれば、広く解釈されなければならないことが望ましい。 Although the present invention has been described in detail with reference to the preferred embodiments, the scope of the present invention is not limited to the disclosed embodiments, and can be modified into various embodiments by those skilled in the art. is there. Therefore, it is desirable that the claims should be construed broadly, if possible, to include all such modifications and structures similar thereto.
１００ モバイルシステム
１０２ 外部フレームメモリ
１０４ システムコントローラ
１０６ 中央処理装置
１０８ メモリコントローラ
１１０ ビデオコア
１１２ 動き推定部
１１４ モード決定部
１１６ 動き補償部
１１８ ワーキングメモリ
１２０ ＭＡコントローラ
１２２，１３０ ローカルメモリ
１２４ 加算器
１２６ ＤＣＴ／ＩＤＣＴ部
１２８ Ｑ／ＩＱ部
１３２ ジグザグスキャニング部
１３４ 可変長符号化器
REFERENCE SIGNS
Claims (66)
データバスから現在ビデオデータを入力して基準ビデオデータと前記現在ビデオデータとの間の差分ビデオデータを発生する動き推定プロセッサと、
前記動き推定プロセッサから直接入力された前記差分ビデオデータを空間領域から周波数領域に変換する変換ビデオデータを発生する変換器と、
前記変換ビデオデータを貯蔵するメモリとを具備することを特徴とするビデオデータ圧縮装置。 In a video data compression device,
A motion estimation processor that receives current video data from a data bus and generates difference video data between reference video data and the current video data;
A converter that generates converted video data for converting the difference video data directly input from the motion estimation processor from a spatial domain to a frequency domain,
A video data compression device, comprising: a memory for storing the converted video data.
前記差分ビデオデータを空間領域から周波数領域に変換して、変換差分ビデオデータを発生する離散余弦変換器ＤＣＴと、
前記メモリに貯蔵された前記変換ビデオデータを周波数領域から空間領域に変換する逆離散余弦変換器ＩＤＣＴとを具備することを特徴とする請求項４に記載のビデオデータ圧縮装置。 The converter comprises:
A discrete cosine transformer DCT that transforms the difference video data from the spatial domain to the frequency domain to generate transformed difference video data;
5. The video data compression apparatus according to claim 4, further comprising an inverse discrete cosine transformer (IDCT) for transforming the transformed video data stored in the memory from a frequency domain to a spatial domain.
前記離散余弦変換器から出力される前記変換差分ビデオデータを量子化して、前記変換ビデオデータを発生する量子化器と、
前記メモリに貯蔵された前記変換ビデオデータを逆量子化して、前記逆離散余弦変換器に提供する逆量子化器とをさらに具備することを特徴とする請求項５に記載のビデオデータ圧縮装置。 The converter comprises:
A quantizer that quantizes the converted difference video data output from the discrete cosine converter to generate the converted video data;
The video data compression apparatus according to claim 5, further comprising: an inverse quantizer that inversely quantizes the transformed video data stored in the memory and provides the inversely quantized video data to the inverse discrete cosine transform.
データバスに連結されたプロセッシングユニットと、
前記データバスと外部メモリとの間に連結されたメモリ制御器と、
ビデオデータコアユニットとを含み、
前記ビデオデータコアユニットは、前記データバスから現在ビデオデータを受信し、前記現在ビデオデータと基準ビデオデータとの差に基づいて差分ビデオデータを生成する動き推定部と、
前記動き推定部から前記差分ビデオデータを受信し、空間領域から周波数領域に前記差分ビデオデータを変換して、変換されたビデオデータを生成する変換器と、
前記変換されたビデオデータを貯蔵するためのローカルメモリとを含むことを特徴とするビデオデータ圧縮システム。 In video data compression systems,
A processing unit connected to the data bus,
A memory controller coupled between the data bus and an external memory;
And a video data core unit,
A motion estimator configured to receive current video data from the data bus and generate difference video data based on a difference between the current video data and reference video data;
A converter that receives the difference video data from the motion estimator, converts the difference video data from a spatial domain to a frequency domain, and generates converted video data.
And a local memory for storing the converted video data.
前記ローカルメモリに貯蔵されている周波数領域の前記変換されたビデオデータを空間領域に逆変換する逆離散余弦変換器とを含むことを特徴とする請求項２９に記載のビデオデータ圧縮システム。 A discrete cosine converter that converts the difference video data from a spatial domain to a frequency domain to generate converted difference video data;
30. The video data compression system according to claim 29, further comprising: an inverse discrete cosine transformer for inversely transforming the transformed video data in a frequency domain stored in the local memory into a spatial domain.
前記ローカルメモリに貯蔵された前記変換されたビデオデータを逆量子化して、前記逆離散余弦変換器に入力する逆量子化部とを含むことを特徴とする請求項３０に記載のビデオデータ圧縮システム。 A quantization unit that quantizes the converted difference video data output by the discrete cosine converter to generate the converted video data;
31. The video data compression system according to claim 30, further comprising an inverse quantization unit that inversely quantizes the transformed video data stored in the local memory and inputs the inversely quantized video data to the inverse discrete cosine transformer. .
前記動きベクタを利用してイントラモード及びインタモードのうち一つの動作モードを決めるモード決定部と、
前記決められた動作モードに従って前記差分ビデオデータを生成する動き補償部とを含み、
前記イントラモードでは、前記現在ビデオデータが前記動き推定部により前記差分ビデオデータとして出力され、前記インタモードでは、前記差分ビデオデータとして前記現在ビデオデータと前記基準ビデオデータとの差を基づいて前記動き補償部により生成されることを特徴とする請求項２９に記載のビデオデータ圧縮システム。 The motion estimator is a motion estimator that generates a motion vector using the current video data and the reference video data,
A mode determination unit that determines one operation mode of the intra mode and the inter mode using the motion vector,
A motion compensation unit that generates the difference video data according to the determined operation mode,
In the intra mode, the current video data is output as the difference video data by the motion estimator, and in the inter mode, the motion is performed based on a difference between the current video data and the reference video data as the difference video data. The video data compression system according to claim 29, wherein the video data compression system is generated by a compensation unit.
前記結合器によりアクセスされる前記基準ビデオデータを貯蔵する第２ローカルメモリと、
前記変換器により出力される前記変換されたビデオデータを貯蔵する第３ローカルメモリとを含むことを特徴とする請求項２６に記載のビデオデータ圧縮システム。 The local memory stores the current video data and the reference video data received from the data bus, and is generated by the combiner based on the converted video data and the reference video data. A first local memory for storing output reproduced video data;
A second local memory for storing the reference video data accessed by the combiner;
27. The video data compression system according to claim 26, further comprising: a third local memory for storing the converted video data output by the converter.
変換器で前記差分ビデオデータを直接受け入れ、前記差分ビデオデータを空間的領域から周波数領域に変換して、変換されたビデオデータを発生する段階と、
前記変換されたビデオデータをローカルメモリに貯蔵する段階とを含むことを特徴とするビデオデータ圧縮方法。 Accepting current video data from a data bus with a motion estimation processor and generating differential video data based on a difference between the current video data and reference video data;
Directly receiving the difference video data at a converter, converting the difference video data from a spatial domain to a frequency domain, and generating converted video data;
Storing the converted video data in a local memory.
前記ローカルメモリから前記変換されたデータを検索する段階と、
前記変換されたデータを前記周波数領域から前記空間的領域に変換して、逆変換されたビデオデータを発生する逆変換段階とをさらに含むことを特徴とする請求項５１に記載のビデオデータ圧縮方法。 The converting step includes:
Retrieving the converted data from the local memory;
52. The video data compression method according to claim 51, further comprising: converting the converted data from the frequency domain to the spatial domain to generate inversely converted video data. .
逆離散余弦変換を利用して前記ローカルメモリ貯蔵された前記変換されたビデオデータを前記周波数領域から前記空間領域に逆変換する段階とをさらに含むことを特徴とする請求項５４に記載のビデオデータ圧縮方法。 Generating the converted difference video data by converting the difference video data from the spatial domain to the frequency domain using a discrete cosine transform;
The video data of claim 54, further comprising: inversely transforming the converted video data stored in the local memory from the frequency domain to the spatial domain using an inverse discrete cosine transform. Compression method.
前記動き推定プロセッサによって生成された前記差分ビデオデータのセグメントごとに、前記差分ビデオデータを変換する段階とを含み、前記差分ビデオデータを発生する段階と前記差分ビデオデータを変換する段階は同期に実行されることを特徴とする請求項５５に記載のビデオデータ圧縮装置。 The transforming step using the discrete cosine transform,
Converting the differential video data for each segment of the differential video data generated by the motion estimation processor, wherein the generating the differential video data and the converting the differential video data are performed synchronously. 56. The video data compression apparatus according to claim 55, wherein the video data is compressed.
量子化ユニットで、前記変換されたビデオデータを発生するための離散余弦変換された前記変換された差分ビデオデータを量子化する段階と、
逆量子化ユニットで、前記ローカルメモリに貯蔵された前記変換されたビデオデータを逆離散余弦変換する前に逆量子化する段階とを含むことを特徴とする請求項５５に記載のビデオデータ圧縮方法。 The converting step includes:
Quantizing the discrete cosine transformed transformed difference video data to generate the transformed video data in a quantization unit;
The method of claim 55, further comprising: dequantizing the transformed video data stored in the local memory before performing an inverse discrete cosine transform in the inverse quantization unit. .
前記現在ビデオデータ及び前記基準ビデオデータに基づいて動きベクタを発生する段階と、
前記動きベクタに基づいた動作モードを判別する段階と、
前記動作モードはヒィルド間補間モードのうちいずれか一つであり、
前記判別された動作モードに基づいて前記差分データを発生する段階とを含み、
前記動作モードがヒィルド間補間モードである時に、前記現在ビデオデータが前記差分ビデオデータとして出力され、前記動作モードがフィルド内補間モードである時に、前記現在ビデオデータと前記基準ビデオデータとの間の差に基づいて前記差分データが発生されることを特徴とする請求項５４に記載のビデオデータ圧縮方法。 The difference video data generating step includes:
Generating a motion vector based on the current video data and the reference video data;
Determining an operation mode based on the motion vector;
The operation mode is any one of an inter-field interpolation mode,
Generating the difference data based on the determined operation mode,
When the operation mode is the inter-field interpolation mode, the current video data is output as the difference video data.When the operation mode is the intra-field interpolation mode, the current video data is output between the current video data and the reference video data. The video data compression method according to claim 54, wherein the difference data is generated based on the difference.
前記結合したデータを再構成されたビデオデータとして出力する段階とを含むことを特徴とする請求項６２に記載のビデオデータ圧縮方法。 Combining the inverted transformed video data and the reference video data;
Outputting the combined data as reconstructed video data. 63. The video data compression method according to claim 62, further comprising:
前記データバスから受信された前記現在ビデオデータと基準ビデオデータとを貯蔵し、前記データバスに出力される前記変換されたビデオデータと前記基準ビデオデータに基づいて発生される再構成ビデオデータを貯蔵するための第１ローカルメモリと、
前記基準ビデオデータを貯蔵するための第２ローカルメモリと、
前記変換されたビデオデータを貯蔵するあめの第３ローカルメモリとを含むことを特徴とする請求項５１に記載のビデオデータ圧縮装置。 The local memory,
The present video data and the reference video data received from the data bus are stored, and the converted video data output to the data bus and the reconstructed video data generated based on the reference video data are stored. A first local memory for performing
A second local memory for storing the reference video data;
52. The apparatus of claim 51, further comprising a third local memory for storing the converted video data.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030005839A KR100598093B1 (en) | 2003-01-29 | 2003-01-29 | Apparatus and method with low memory bandwidth for video data compression |
| US10/649,556 US7330595B2 (en) | 2003-01-29 | 2003-08-26 | System and method for video data compression |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004236321A true JP2004236321A (en) | 2004-08-19 |
Family
ID=32965014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004019345A Pending JP2004236321A (en) | 2003-01-29 | 2004-01-28 | Apparatus and method for compressing video data |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004236321A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0955940A (en) * | 1995-08-11 | 1997-02-25 | Nippon Telegr & Teleph Corp <Ntt> | Motion compensation module |
| JP2001078191A (en) * | 1999-09-03 | 2001-03-23 | Canon Inc | Coding method, coder and storage medium |
-
2004
- 2004-01-28 JP JP2004019345A patent/JP2004236321A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0955940A (en) * | 1995-08-11 | 1997-02-25 | Nippon Telegr & Teleph Corp <Ntt> | Motion compensation module |
| JP2001078191A (en) * | 1999-09-03 | 2001-03-23 | Canon Inc | Coding method, coder and storage medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4138056B2 (en) | Multi-standard decompression and / or compression device | |
| JP3529624B2 (en) | Picture coding method and picture coding apparatus | |
| JP4393875B2 (en) | System and method for providing a single layer video encoded bitstream suitable for reduced complexity decoding | |
| JP4641892B2 (en) | Moving picture encoding apparatus, method, and program | |
| US20030095603A1 (en) | Reduced-complexity video decoding using larger pixel-grid motion compensation | |
| KR20030014716A (en) | Dynamic complexity prediction and regulation of mpeg2 decoding in a media processor | |
| JPH104550A (en) | Mpeg-2 decoding method and mpeg-2 video decoder | |
| KR20170045013A (en) | Apparatus and method for encoding data | |
| US20080123748A1 (en) | Compression circuitry for generating an encoded bitstream from a plurality of video frames | |
| US6999511B1 (en) | Dynamically switching quant matrix tables within an MPEG-2 encoder | |
| JP2000050263A (en) | Image coder, decoder and image-pickup device using them | |
| JP2010098352A (en) | Image information encoder | |
| JPH10271516A (en) | Compression coder, coding method, decoder and decoding method | |
| KR100598093B1 (en) | Apparatus and method with low memory bandwidth for video data compression | |
| US8111753B2 (en) | Video encoding method and video encoder for improving performance | |
| JP4201839B2 (en) | Overhead data processor of image processing system that effectively uses memory | |
| US20020041630A1 (en) | Compression-encoded data decoding apparatus | |
| US6996185B2 (en) | Image signal decoding apparatus | |
| KR100489040B1 (en) | Method of processing data between frame memory and slice memory and slice memory for motion picture coder/decoder | |
| JP2001024919A (en) | Device, system and method for processing image, image recording and reproducing device with integrated camera and storage medium | |
| US7065139B2 (en) | Video encoding method and video encoder for improving performance | |
| JP2004236321A (en) | Apparatus and method for compressing video data | |
| KR100277953B1 (en) | Digital tv receiver | |
| KR20060034269A (en) | Apparatus and method with low memory bandwidth for video data compression | |
| JP2001094994A (en) | Image processor and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091104 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101029 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110418 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110701 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120410 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120413 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120905 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121004 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121005 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121011 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121105 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121129 |