JP2004221309A

JP2004221309A - Semiconductor device and method for manufacturing same

Info

Publication number: JP2004221309A
Application number: JP2003006702A
Authority: JP
Inventors: Yoshiaki Tanida; 義明谷田; Shinji Miyagaki; 真治宮垣; Hiroshi Namikata; 浩志南方; Yoshihiro Sugiyama; 芳弘杉山
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2003-01-15
Filing date: 2003-01-15
Publication date: 2004-08-05

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device capable of reducing a driving voltage, making elements micro-fine, and reducing flat band voltage shift amounts. <P>SOLUTION: A gate insulating film constituted of a natural oxide film 13 and a hafnium oxide 14 is formed on a silicon substrate 10. In this case, the oxide silicon conversion film thickness of the gate insulating film is set so as to be 1.55 to 1.7nm. The hafnium oxide 14 is formed in temperatures ranging from 450 to 600°C by a, for example, MOCVD method. Afterwards, a gate electrode 16 is formed on the gate insulating film, and a pair of high concentration impurity diffuse areas 19 serving as source/drain are formed on the surface of the silicon substrate 10. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）構造の半導体素子を有する半導体装置及びその製造方法に関し、特にゲート絶縁膜又はトンネル絶縁膜に酸化ハフニウムを使用した半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＭＯＳ構造の半導体素子は、論理回路だけでなく、ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）及びＥＰＲＯＭ（ＥｒａｓａｂｌｅＰｒｏｇｒａｍｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）等のメモリ素子にも使用されている。これらの半導体素子では、半導体基板上に、ゲート絶縁膜又はトンネル絶縁膜を介してゲート電極が形成されている。
【０００３】
ＭＯＳＦＥＴ（ＭＯＳＦｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）のゲート絶縁膜には、主に酸化シリコン（ＳｉＯ_２）が使用されている。しかし、素子の微細化及び駆動電圧の低電圧化に伴ってゲート絶縁膜の厚さを薄くすることが要求されており、酸化シリコン膜では十分な絶縁性が維持できなくなってきている。特に、ＳｉＯ_２膜の厚さが３ｎｍ程度になると、トンネル効果によりゲート電極に多くのリーク電流が流れるようになる。
【０００４】
このため、近年、ＳｉＯ_２膜よりも誘電率が高い材料を使用してゲート絶縁膜を形成することが提案されている（例えば、特開２００１−２７４３７８号公報（特許文献１）、特開２００２−１８４７７３号公報（特許文献２））。
【０００５】
高誘電体材料を使用すると、実際のゲート絶縁膜の膜厚を、酸化シリコン換算膜厚（比誘電率を基に酸化シリコンに換算した膜厚）よりも厚くすることができ、トンネル効果によるリーク電流の発生を抑制することができる。高誘電体材料としては、例えば、ＺｒＯ_２、ＨｆＯ_２、ＴｉＯ_２、Ｔａ_２Ｏ_５及びＡｌ_２Ｏ_５等がある。これらの酸化物のうちＨｆＯ_２（酸化ハフニウム）は比較的安定性が高いことから、ゲート絶縁膜材料として最も適していると考えられている。
【０００６】
【特許文献１】
特開２００１−２７４３７８号公報
【特許文献２】
特開２００２−１８４７７３号公報
【非特許文献１】
Ｙ．Ｓ．Ｌｉｎ，Ｒ．Ｐｕｔｈｅｎｋｏｖｉｌａｋａｍ，ａｎｄＪ．Ｐ．Ｃｈａｎｇ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８１，２０４１（２００２）．
【非特許文献２】
Ｈ．Ｈａｒｒｉｓ，Ｋ．Ｃｈｏｉ，Ｎ．Ｍｅｈｔａ，Ａ．Ｃｈａｎｄｏｌｕ，Ｎ．Ｂｉｓｗａｓ，Ｇ．Ｋｉｐｓｈｉｄｚｅ，Ｓ．Ｎｉｋｉｓｈｉｎ，Ｓ．Ｇａｎｇｏｐａｄｈｙａｙ，ａｎｄＨ．Ｔｅｍｋｉｎ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８１，１０６５（２００２）．
【０００７】
【発明が解決しようとする課題】
しかしながら、酸化ハフニウムは比較的低温で結晶化しやすく、バルクの状態では正の固定電荷を有するという特性がある。このため、ゲート絶縁膜に酸化ハフニウムを使用すると、負のフラットバンド電圧シフトの増大を招き、トランジスタ特性が変化することが知られている（例えば、Ｙ．Ｓ．Ｌｉｎ，Ｒ．Ｐｕｔｈｅｎｋｏｖｉｌａｋａｍ，ａｎｄＪ．Ｐ．Ｃｈａｎｇ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８１，２０４１（２００２）．（非特許文献１）、Ｈ．Ｈａｒｒｉｓ，Ｋ．Ｃｈｏｉ，Ｎ．Ｍｅｈｔａ，Ａ．Ｃｈａｎｄｏｌｕ，Ｎ．Ｂｉｓｗａｓ，Ｇ．Ｋｉｐｓｈｉｄｚｅ，Ｓ．Ｎｉｋｉｓｈｉｎ，Ｓ．Ｇａｎｇｏｐａｄｈｙａｙ，ａｎｄＨ．Ｔｅｍｋｉｎ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８１，１０６５（２００２）．（非特許文献２））。
【０００８】
以上から、本発明の目的は、駆動電圧が低く、素子の微細化が可能であり、かつフラットバンド電圧シフト量が小さい半導体装置及びその製造方法を提供することである。
【０００９】
【課題を解決するための手段】
上記した課題は、半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する素子を備えた半導体装置において、前記ゲート絶縁膜が少なくとも酸化ハフニウム膜を含んで構成され、かつ前記ゲート絶縁膜の酸化シリコン換算膜厚が１．５５乃至１．７ｎｍであることを特徴とする半導体装置により解決する。
【００１０】
フラットバンド電圧シフト量は、ゲート絶縁膜の材質と膜厚とに関係する。本発明においては、ゲート絶縁膜を酸化ハフニウムにより形成し、かつゲート絶縁膜の酸化シリコン換算膜厚を１．５５〜１．７ｎｍに限定しているので、フラットバンド電圧のシフト量を５０ｍＶの範囲内に抑えることができる。これにより、駆動電圧が低く、素子の微細化が可能であり、かつフラットバンド電圧シフト量が小さい半導体装置が得られる。
【００１１】
なお、通常、半導体基板の表面には極めて薄い自然酸化膜が形成されている。本発明においては、ゲート絶縁膜が自然酸化膜と酸化ハフニウム膜とにより構成されていてもよい。但し、この場合も、ゲート絶縁膜の酸化シリコン換算膜厚を１．５５〜１．７ｎｍとすることが必要である。
【００１２】
上記した課題は、半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する素子を備えた半導体装置において、前記ゲート絶縁膜が少なくとも酸化アルミニウム含有酸化ハフニウム膜を含んで構成され、かつ前記ゲート絶縁膜の酸化シリコン換算膜厚が１．２７乃至１．８６ｎｍであることを特徴とする半導体装置により解決する。
【００１３】
本発明においては、ゲート絶縁膜を酸化アルミニウム含有酸化ハフニウム（以下、ＡｌＨｆＯともいう）により形成し、かつゲート絶縁膜の酸化シリコン換算膜厚を１．２７〜１．８６ｎｍに限定しているので、フラットバンド電圧のシフト量を５０ｍＶの範囲内に抑えることができる。これにより、駆動電圧が低く、素子の微細化が可能であり、かつフラットバンド電圧シフト量が小さい半導体装置が得られる。
【００１４】
本発明においては、ゲート絶縁膜が自然酸化膜と酸化アルミニウム含有酸化ハフニウム膜とにより構成されていてもよい。但し、この場合も、ゲート絶縁膜の酸化シリコン換算膜厚を１．２７〜１．８６ｎｍとすることが必要である。
【００１５】
上記した課題は、半導体基板上に、４５０乃至６００℃の温度で酸化ハフニウムを堆積させて、酸化シリコン換算膜厚が１．５５乃至１．７ｎｍのゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上に導電体膜を形成する工程と、前記導電体膜をパターニングしてゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体基板に不純物を導入し不純物拡散領域を形成する工程とを有することを特徴とする半導体装置の製造方法により解決する。
【００１６】
本発明においては、半導体基板上に、４５０〜６００℃の温度で酸化ハフニウムを堆積させて、酸化シリコン換算膜厚が１．２７〜１．８６ｎｍのゲート絶縁膜を形成する。酸化ハフニウム堆積時の温度が４５０℃未満であると、酸化ハフニウムの成長速度が著しく低下する。また、酸化ハフニウム堆積時の温度が６００℃を超えると、酸化ハフニウムが結晶化してリーク電流が多くなる。このため、酸化ハフニウム堆積時の温度は４５０〜６００℃とすることが必要である。
【００１７】
その後、ゲート絶縁膜上に導電体膜を形成し、該導電体膜をパターニングしてゲート電極を形成する。そして、ゲート電極をマスクとして半導体基板に不純物を導入し、不純物拡散領域を形成する。このようにして、微細化が可能であり、駆動電圧が低くかつフラットバンド電圧シフト量が小さい半導体装置を製造することができる。
【００１８】
上記した課題は、半導体基板上に、４５０乃至６００℃の温度で酸化アルミニウム含有酸化ハフニウムを堆積させて、酸化シリコン換算膜厚が１．２７乃至１．８６ｎｍのゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上に導電体膜を形成する工程と、前記導電体膜をパターニングしてゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体基板に不純物を導入し不純物拡散領域を形成する工程とを有することを特徴とする半導体装置の製造方法により解決する。
【００１９】
本発明においては、半導体基板上に、４５０〜６００℃の温度でＡｌＨｆＯを堆積させて、酸化シリコン換算膜厚が１．２７乃至１．８６ｎｍのゲート絶縁膜を形成する。ＡｌＨｆＯの堆積時の温度が４５０℃未満であると、ＡｌＨｆＯの成長速度が著しく低下する。また、ＡｌＨｆＯ堆積時の温度が６００℃を超えると、酸化ハフニウムが結晶化してリーク電流が多くなる。このため、ＡｌＨｆＯ堆積時の温度は４５０〜６００℃とすることが必要である。
【００２０】
その後、ゲート絶縁膜上に導電体膜を形成し、該導電体膜をパターニングしてゲート電極を形成する。そして、ゲート電極をマスクとして半導体基板に不純物を導入し、不純物拡散領域を形成する。このようにして、微細化が可能であり、駆動電圧が低くかつフラットバンド電圧シフト量が小さい半導体装置を製造することができる。
【００２１】
【発明の実施の形態】
以下、本発明について、更に詳細に説明する。
【００２２】
本願発明者等は、酸化ハフニウムを用いたゲート絶縁膜を有するＭＯＳＦＥＴについて、ゲート絶縁膜の厚さ（酸化シリコン換算膜厚：ＥＯＴ）とフラットバンド電圧のシフト量との関係を調べた。
【００２３】
図１は、横軸に酸化シリコン換算膜厚（ＥＯＴ）をとり、縦軸にフラットバンド電圧シフト量ΔＶ_ＦＢをとって、両者の関係を示す図である。但し、シリコン基板と酸化ハフニウム膜との間には厚さが約１ｎｍの自然酸化膜（ＳｉＯ_２膜）が形成されている。この図１から、フラットバンド電圧シフト量ΔＶ_ＦＢを±５０ｍＶ以内にするためには、ゲート絶縁膜の酸化シリコン換算膜厚を１．５５〜１．７ｎｍの範囲内とすることが必要であると判断した。
【００２４】
ゲート絶縁膜の熱的安定性を増大させるために、酸化ハフニウム中に酸化アルミニウムを含有させることがある。本願発明者等は、酸化アルミニウム含有酸化ハフニウム（ＡｌＨｆＯ）を用いたゲート絶縁膜を有するＭＯＳＦＥＴについても、ゲート絶縁膜の厚さとフラットバンド電圧のシフト量との関係を調べた。
【００２５】
図２は、横軸に酸化シリコン換算膜厚（ＥＯＴ）をとり、縦軸にフラットバンド電圧シフト量ΔＶ_ＦＢをとって両者の関係を示す図である。但し、シリコン基板とＡｌＨｆＯ膜との間には、厚さが約１ｎｍの自然酸化膜（ＳｉＯ_２膜）が形成されている。この図２から、フラットバンド電圧シフト量ΔＶ_ＦＢを±５０ｍＶ以内にするためには、ゲート絶縁膜の酸化シリコン換算膜厚を１．２７〜１．８６ｎｍの範囲内とすることが必要であると判断した。
【００２６】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【００２７】
（第１の実施の形態）
図３，図４は、本発明の第１の実施の形態の半導体装置の製造方法を工程順に示す断面図である。なお、本実施の形態は、ゲート絶縁膜を酸化ハフニウム（ＨｆＯ_２）で形成した例を示している。
【００２８】
まず、図３（ａ）に示すように、表面の面方位が（１００）のｎ型シリコン基板１０を用意する。そして、ＬＯＣＯＳ（ＬｏｃａｌＯｘｉｄａｔｉｏｎｏｆＳｉｌｉｃｏｎ）法によりシリコン基板１０の所定の領域を選択酸化して、素子分離膜１１を形成する。なお、素子分離膜１１はシャロートレンチ（ｓｈａｌｌｏｗｔｒｅｎｃｈｉｓｏｌａｔｉｏｎ）法により形成してもよい。シャロートレンチ法では、基板１０の所定の領域に溝を形成し、溝内にＳｉＯ_２等の絶縁物を埋め込んで素子分離膜とする。
【００２９】
次に、シリコン基板１０の表面を熱酸化して犠牲酸化膜（図示せず）を形成する。そして、犠牲酸化膜を介してシリコン基板１０に例えばボロン（Ｂ）等のｐ型不純物を選択的に注入し、ｐウエル領域１２を形成する。なお、ｎウエル領域を形成する場合は、砒素（Ａｓ）等のｎ型不純物をシリコン基板１０に選択注入する。
【００３０】
次に、濃度が０．５％のＨＦ水溶液で犠牲酸化膜を除去した後、ＨＣｌとＨ_２Ｏ_２とにより基板１０の表面処理をする。これにより、基板１０の表面が清浄化され、表面に厚さが１ｎｍ程度の自然酸化膜（酸化シリコン膜）１３が形成される。なお、本願において自然酸化膜１３は必ずしも必要ではないが、通常の工程ではシリコン基板の表面に自然酸化膜が必然的に形成される。この場合、特に自然酸化膜を除去する必要はない。
【００３１】
次に、シリコン基板１０をＭＯＣＶＤ（ＭｅｔａｌＯｒｇａｎｉｃＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）装置内に入れ、圧力を６５Ｐａ、温度を５００℃に保ち、Ｏ_２ガス及びＨｆ（ｔ−ＯＣ_４Ｈ_９）_４を原料にして、基板１０の上側全面に酸化ハフニウム膜１４を形成する。この場合、自然酸化膜１３と酸化ハフニウム膜１４との合計の膜厚（自然酸化膜がないときは酸化ハフニウム膜のみの膜厚）が、酸化シリコン換算膜厚で１．５５〜１．７ｎｍとすることが必要である。
【００３２】
このようにして高誘電率（Ｈｉｇｈ−Ｋ）膜を形成した後、膜質を改善するために、Ｎ_２ガス中で温度が８００℃、３０秒の熱処理を施す。その後、ＣＶＤ法により酸化ハフニウム膜１４の上にポリシリコン膜１５を６１０℃の温度で１００〜２００ｎｍの厚さに形成する。
【００３３】
次に、図３（ｂ）に示すように、フォトリソグラフィ法によりポリシリコン膜１５、酸化ハフニウム膜１４及び自然酸化膜１３をパターニングする。これにより、ポリシリコンからなるゲート電極１６が形成される。
【００３４】
その後、ゲート電極１６をマスクとして基板１０の表面にｎ型不純物を低エネルギーかつ低濃度にイオン注入して、低濃度不純物拡散領域１７を形成する。
【００３５】
次に、図４（ａ）に示すように、シリコン基板１０の上側全面にＳｉＯ_２等の絶縁膜を形成し、その後異方性エッチングを施して、ゲート電極１６の両側にそれぞれサイドウォール１８を形成する。その後、ゲート電極１６及びサイドウォール１８をマスクとしてシリコン基板１０の表面にｎ型不純物を高濃度に導入して、ソース／ドレインとなる一対の高濃度不純物拡散領域１９を形成する。
【００３６】
次に、高濃度不純物拡散領域１９の表面及びゲート電極１６の上面を露出させる。そして、基板１０の上側全面にＴｉ等の高融点金属膜を形成した後に熱処理を施して、図４（ｂ）に示すように、シリサイド膜２０を形成する。その後、金属原子と反応していないシリコンを除去する。
【００３７】
次いで、シリコン基板１０の上側全面にＳｉＯ_２等の不純物を堆積して層間絶縁膜２１を形成する。その後、フォトリソグラフィ法により、層間絶縁膜２１の表面から高濃度不純物拡散領域１９上のシリサイド膜２０及びゲート電極１６上のシリサイド膜２０に到達するコンタクトホールをそれそれ形成する。そして、基板１０の上側全面に金属膜を形成するとともに、コンタクトホールを金属により埋め込む。その後、フォトリソグラフィ法により金属膜をパターニングして、配線２２を形成する。このようにして、自然酸化膜１３及び酸化ハフニウム膜１４をゲート絶縁膜とする半導体素子（ＭＯＳＦＥＴ）が完成する。
【００３８】
上述した方法によりＭＯＳＦＥＴを形成し、ゲート電極と一方の高濃度不純物拡散領域とを電気的に接続してＭＯＳダイオードとした。そして、このＭＯＳダイオードを用いてＣＶ（容量−電圧）測定を行い、フラットバンド電圧シフトΔＶ_ＦＢを評価した。その結果、本実施の形態により製造した半導体素子は、フラットバンド電圧シフトΔＶ_ＦＢが５０ｍＶ以下であることが確認された。
【００３９】
（第２の実施の形態）
図５，図６は、本発明の第２の実施の形態の半導体装置の製造方法を工程順に示す断面図である。本実施の形態が第１の実施の形態と異なる点は、ゲート絶縁膜にＡｌＨｆＯ（酸化アルミニウム含有酸化ハフニウム）を使用したことにある。図５，図６において、図３，図４と同一物には同一符号を付している。
【００４０】
まず、図５（ａ）に示すように、第１の実施の形態と同様にしてシリコン基板１０に素子分離膜１１及びウエル領域１２を形成する。また、シリコン基板１０の表面に、厚さが約１ｎｍの自然酸化膜１３を形成する。但し、本実施の形態においても、自然酸化膜１３は必ずしも必要ではない。
【００４１】
次に、シリコン基板１０をＭＯＣＶＤ装置内に入れ、圧力を６５Ｐａ、温度を５００℃に保ち、Ｏ_２ガス、Ｈｆ（ｔ−ＯＣ_４Ｈ_９）_４及びＡｌ（ｔ−Ｃ_４Ｈ_９）_３を原料にして、ＡｌＨｆＯ膜２４を形成する。この場合、ＡｌＨｆＯ膜２４中の酸化アルミニウム含有量は２０％程度とすることが好ましい。また、自然酸化膜１３とＡｌＨｆＯ膜２４との合計の膜厚（自然酸化膜がないときはＡｌＨｆＯ膜のみの膜厚）が、酸化シリコン換算膜厚で１．２７〜１．８６ｎｍとすることが必要である。
【００４２】
その後、Ｎ_２ガス中で温度が８００℃、３０秒の熱処理を施した後、ＣＶＤ法によりＡｌＨｆＯ膜２４の上にポリシリコン膜１５を６１０℃の温度で１００〜２００ｎｍの厚さに形成する。
【００４３】
次に、図５（ｂ）に示すように、フォトリソグラフィ法によりポリシリコン膜１５、ＡｌＨｆＯ膜２４及び自然酸化膜１３をパターニングする。これにより、ポリシリコンからなるゲート電極１６が形成される。
【００４４】
その後、ゲート電極１６をマスクとして基板１０の表面にｎ型不純物を低エネルギーかつ低濃度にイオン注入して、低濃度不純物拡散領域１７を形成する。
【００４５】
次に、図６（ａ）に示すように、シリコン基板１０の上側全面にＳｉＯ_２等の絶縁膜を形成し、その後異方性エッチングを施して、ゲート電極１６の両側にそれぞれサイドウォール１８を形成する。その後、ゲート電極１６及びサイドウォール１８をマスクとしてシリコン基板１０の表面にｎ型不純物を高濃度に導入して、ソース／ドレインとなる一対の高濃度不純物拡散領域１９を形成する。
【００４６】
次に、高濃度不純物拡散領域１９の表面及びゲート電極１６の上面を露出させた後、基板１０の上側全面にＴｉ等の高融点金属膜を形成し、熱処理を施して、図６（ｂ）に示すように、シリサイド膜２０を形成する。その後、金属原子と反応していないシリコンを除去する。
【００４７】
次いで、シリコン基板１０の上側全面にＳｉＯ_２等の不純物を堆積して層間絶縁膜２１を形成する。その後、フォトリソグラフィ法により、層間絶縁膜２１の表面から高濃度不純物拡散領域１９上のシリサイド膜２０及びゲート電極１６上のシリサイド膜２０に到達するコンタクトホールをそれそれ形成する。そして、基板１０の上側全面に金属膜を形成するとともに、コンタクトホールを金属により埋め込む。その後、フォトリソグラフィ法により金属膜をパターニングして、配線２２を形成する。このようにして、自然酸化膜１３及びＡｌＨｆＯ膜２４をゲート絶縁膜とする半導体素子（ＭＯＳＦＥＴ）が完成する。
【００４８】
上述した方法によりＭＯＳＦＥＴを形成し、ゲート電極と一方の高濃度不純物拡散領域とを電気的に接続してＭＯＳダイオードとした。そして、このＭＯＳダイオードを用いてＣＶ（容量−電圧）測定を行い、フラットバンド電圧シフトΔＶ_ＦＢを評価した。その結果、本実施の形態により製造した半導体素子は、フラットバンド電圧シフトΔＶ_ＦＢが５０ｍＶ以下であることが確認された。
【００４９】
（付記１）半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する素子を備えた半導体装置において、前記ゲート絶縁膜が少なくとも酸化ハフニウム膜を含んで構成され、かつ前記ゲート絶縁膜の酸化シリコン換算膜厚が１．５５乃至１．７ｎｍであることを特徴とする半導体装置。
【００５０】
（付記２）前記ゲート絶縁膜が、前記半導体基板の表面の自然酸化膜と、前記自然酸化膜上の酸化ハフニウム膜とからなることを特徴とする付記１に記載の半導体装置。
【００５１】
（付記３）半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する素子を備えた半導体装置において、前記ゲート絶縁膜が少なくとも酸化アルミニウム含有酸化ハフニウム膜を含んで構成され、かつ前記ゲート絶縁膜の酸化シリコン換算膜厚が１．２７乃至１．８６ｎｍであることを特徴とする半導体装置。
【００５２】
（付記４）前記ゲート絶縁膜が、前記半導体基板の表面の自然酸化膜と、前記自然酸化膜上の酸化アルミニウム含有酸化ハフニウム膜とからなることを特徴とする付記３に記載の半導体装置。
【００５３】
（付記５）半導体基板上に、４５０乃至６００℃の温度で酸化ハフニウムを堆積させて、酸化シリコン換算膜厚が１．５５乃至１．７ｎｍのゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上に導電体膜を形成する工程と、前記導電体膜をパターニングしてゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体基板に不純物を導入し不純物拡散領域を形成する工程とを有することを特徴とする半導体装置の製造方法。
【００５４】
（付記６）半導体基板上に、４５０乃至６００℃の温度で酸化アルミニウム含有酸化ハフニウムを堆積させて、酸化シリコン換算膜厚が１．２７乃至１．８６ｎｍのゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上に導電体膜を形成する工程と、前記導電体膜をパターニングしてゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体基板に不純物を導入し不純物拡散領域を形成する工程とを有することを特徴とする半導体装置の製造方法。
【００５５】
【発明の効果】
以上説明したように、本発明によれば、酸化ハフニウム又は酸化アルミニウム含有酸化ハフニウムを用いてゲート絶縁膜を形成し、かつゲート絶縁膜の酸化シリコン換算膜厚を所定の範囲に限定したので、駆動電圧が低く、素子の微細化が可能であり、かつフラットバンド電圧シフト量が小さい半導体装置を得ることができる。
【図面の簡単な説明】
【図１】図１は、酸化ハフニウム膜と自然酸化膜とにより構成されるゲート絶縁膜の酸化シリコン換算膜厚とフラットバンド電圧シフト量ΔＶ_ＦＢとの関係を示す図である。
【図２】図２は、酸化アルミニウム含有酸化ハフニウム膜と自然酸化膜とにより構成されるゲート絶縁膜の酸化シリコン換算膜厚とフラットバンド電圧シフト量ΔＶ_ＦＢとの関係を示す図である。
【図３】図３は、本発明の第１の実施の形態の半導体装置の製造方法を工程順に示す断面図（その１）である。
【図４】図４は、本発明の第１の実施の形態の半導体装置の製造方法を工程順に示す断面図（その２）である。
【図５】図５は、本発明の第２の実施の形態の半導体装置の製造方法を工程順に示す断面図（その１）である。
【図６】図６は、本発明の第２の実施の形態の半導体装置の製造方法を工程順に示す断面図（その２）である。
【符号の説明】
１０…シリコン基板、
１１…素子分離膜、
１３…自然酸化膜、
１４…酸化ハフニウム膜、
１５…ポリシリコン膜、
１６…ゲート絶縁膜、
１９…高濃度不純物拡散領域、
２１…層間絶縁膜、
２２…配線、
２４…ＡｌＨｆＯ膜。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device having a semiconductor element having a MOS (Metal Oxide Semiconductor) structure and a method of manufacturing the same, and more particularly to a semiconductor device using hafnium oxide for a gate insulating film or a tunnel insulating film and a method of manufacturing the same.
[0002]
[Prior art]
2. Description of the Related Art A semiconductor element having a MOS structure is used not only for a logic circuit but also for a memory element such as a RAM (Random Access Memory) and an EPROM (Erasable Programmable Read Only Memory). In these semiconductor elements, a gate electrode is formed on a semiconductor substrate via a gate insulating film or a tunnel insulating film.
[0003]
Silicon oxide (SiO ₂ ) is mainly used for a gate insulating film of a MOSFET (MOS Field-Effect Transistor). However, with the miniaturization of elements and the reduction in driving voltage, it is required to reduce the thickness of the gate insulating film, and a silicon oxide film cannot maintain sufficient insulating properties. In particular, when the thickness of the SiO ₂ film is about 3 nm, a large amount of leak current flows through the gate electrode due to the tunnel effect.
[0004]
For this reason, in recent years, it has been proposed to form a gate insulating film using a material having a higher dielectric constant than a SiO ₂ film (for example, JP-A-2001-274378 (Patent Document 1), JP-A-2002-2002). -184773 (Patent Document 2)).
[0005]
When a high dielectric material is used, the actual thickness of the gate insulating film can be made larger than the silicon oxide equivalent thickness (thickness converted into silicon oxide based on the relative dielectric constant), and the leakage due to the tunnel effect can be reduced. Generation of current can be suppressed. Examples of the high dielectric material include ZrO ₂ , HfO ₂ , TiO ₂ , Ta ₂ O _5, and Al ₂ O ₅ . Of these oxides, HfO ₂ (hafnium oxide) is considered to be most suitable as a gate insulating film material because of its relatively high stability.
[0006]
[Patent Document 1]
JP 2001-274378 A [Patent Document 2]
JP 2002-184773 A [Non-Patent Document 1]
Y. S. Lin, R.A. Puthenkovilakam, and J.M. P. Chang, Appl. Phys. Lett. 81, 2041 (2002).
[Non-patent document 2]
H. Harris, K .; Choi, N .; Mehta, A .; Chandolu, N.M. Biswas, G .; Kipshidze, S.M. Nikishin, S .; Gangopadhyay, and H.M. Temkin, Appl. Phys. Lett. 81, 1065 (2002).
[0007]
[Problems to be solved by the invention]
However, hafnium oxide has a characteristic that it is easily crystallized at a relatively low temperature and has a positive fixed charge in a bulk state. For this reason, it is known that the use of hafnium oxide for the gate insulating film causes an increase in the negative flat band voltage shift and changes the transistor characteristics (for example, YS Lin, R. Puthenkovilakam, and J). 81, 2041 (2002), H. Harris, K. Choi, N. Mehta, A. Chandolu, N. Biswas, G. Kizzid. Nikishin, S. Gangopadhyay, and H. Temkin, Appl. Phys. Lett. 81, 1065 (2002).
[0008]
As described above, an object of the present invention is to provide a semiconductor device having a low driving voltage, capable of miniaturizing elements, and having a small flat band voltage shift amount, and a method for manufacturing the same.
[0009]
[Means for Solving the Problems]
The above object is achieved by a semiconductor device including an element having a gate electrode formed on a semiconductor substrate via a gate insulating film, wherein the gate insulating film includes at least a hafnium oxide film, and the gate insulating film The semiconductor device is characterized in that the equivalent silicon oxide film thickness is 1.55 to 1.7 nm.
[0010]
The flat band voltage shift amount is related to the material and thickness of the gate insulating film. In the present invention, since the gate insulating film is formed of hafnium oxide and the silicon oxide equivalent thickness of the gate insulating film is limited to 1.55 to 1.7 nm, the shift amount of the flat band voltage is in the range of 50 mV. Can be kept within. Thus, a semiconductor device having a low driving voltage, capable of miniaturizing elements, and having a small flat band voltage shift amount can be obtained.
[0011]
Normally, an extremely thin natural oxide film is formed on the surface of the semiconductor substrate. In the present invention, the gate insulating film may be composed of a natural oxide film and a hafnium oxide film. However, also in this case, it is necessary that the equivalent silicon oxide film thickness of the gate insulating film be 1.55 to 1.7 nm.
[0012]
The above-mentioned problem is solved in a semiconductor device provided with an element having a gate electrode formed on a semiconductor substrate via a gate insulating film, wherein the gate insulating film is configured to include at least an aluminum oxide-containing hafnium oxide film, and The problem is solved by a semiconductor device in which a gate insulating film has a silicon oxide equivalent thickness of 1.27 to 1.86 nm.
[0013]
In the present invention, the gate insulating film is formed of aluminum oxide-containing hafnium oxide (hereinafter, also referred to as AlHfO), and the equivalent silicon oxide film thickness of the gate insulating film is limited to 1.27 to 1.86 nm. The shift amount of the flat band voltage can be suppressed within a range of 50 mV. Thus, a semiconductor device having a low driving voltage, capable of miniaturizing elements, and having a small flat band voltage shift amount can be obtained.
[0014]
In the present invention, the gate insulating film may be composed of a natural oxide film and a hafnium oxide film containing aluminum oxide. However, also in this case, it is necessary that the equivalent silicon oxide film thickness of the gate insulating film be 1.27 to 1.86 nm.
[0015]
The above object is to form a gate insulating film with a silicon oxide equivalent thickness of 1.55 to 1.7 nm by depositing hafnium oxide on a semiconductor substrate at a temperature of 450 to 600 ° C. Forming a conductive film on the film, patterning the conductive film to form a gate electrode, and introducing an impurity into the semiconductor substrate using the gate electrode as a mask to form an impurity diffusion region And a method for manufacturing a semiconductor device characterized by having the following.
[0016]
In the present invention, hafnium oxide is deposited on a semiconductor substrate at a temperature of 450 to 600 ° C. to form a gate insulating film having a silicon oxide equivalent thickness of 1.27 to 1.86 nm. If the temperature at the time of hafnium oxide deposition is less than 450 ° C., the growth rate of hafnium oxide will be significantly reduced. If the temperature at the time of hafnium oxide deposition exceeds 600 ° C., hafnium oxide is crystallized and a leak current increases. Therefore, the temperature at the time of depositing hafnium oxide needs to be 450 to 600 ° C.
[0017]
After that, a conductor film is formed on the gate insulating film, and the conductor film is patterned to form a gate electrode. Then, an impurity is introduced into the semiconductor substrate using the gate electrode as a mask to form an impurity diffusion region. In this manner, a semiconductor device which can be miniaturized, has a low driving voltage and a small flat band voltage shift amount can be manufactured.
[0018]
The above object is to form a gate insulating film having a silicon oxide equivalent thickness of 1.27 to 1.86 nm by depositing aluminum oxide-containing hafnium oxide on a semiconductor substrate at a temperature of 450 to 600 ° C. Forming a conductive film on the gate insulating film, patterning the conductive film to form a gate electrode, and introducing an impurity into the semiconductor substrate using the gate electrode as a mask to form an impurity diffusion region. Forming a semiconductor device.
[0019]
In the present invention, AlHfO is deposited on a semiconductor substrate at a temperature of 450 to 600 ° C. to form a gate insulating film having a silicon oxide equivalent thickness of 1.27 to 1.86 nm. If the temperature at the time of deposition of AlHfO is lower than 450 ° C., the growth rate of AlHfO is significantly reduced. If the temperature at the time of depositing AlHfO exceeds 600 ° C., hafnium oxide is crystallized and the leak current increases. Therefore, the temperature at the time of depositing AlHfO needs to be 450 to 600 ° C.
[0020]
After that, a conductor film is formed on the gate insulating film, and the conductor film is patterned to form a gate electrode. Then, an impurity is introduced into the semiconductor substrate using the gate electrode as a mask to form an impurity diffusion region. In this manner, a semiconductor device which can be miniaturized, has a low driving voltage and a small flat band voltage shift amount can be manufactured.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in more detail.
[0022]
The inventors of the present application examined the relationship between the thickness of the gate insulating film (equivalent to silicon oxide: EOT) and the shift amount of the flat band voltage in the MOSFET having the gate insulating film using hafnium oxide.
[0023]
FIG. 1 is a diagram showing the relationship between the silicon oxide equivalent film thickness (EOT) on the horizontal axis and the flat band voltage shift amount ΔV _FB on the vertical axis. However, a natural oxide film (SiO ₂ film) having a thickness of about 1 nm is formed between the silicon substrate and the hafnium oxide film. From FIG. 1, it can be seen that in order to keep the flat band voltage shift amount ΔV _FB within ± 50 mV, it is necessary that the equivalent silicon oxide film thickness of the gate insulating film be in the range of 1.55 to 1.7 nm. It was judged.
[0024]
Aluminum oxide may be contained in hafnium oxide in order to increase the thermal stability of the gate insulating film. The present inventors also examined the relationship between the thickness of the gate insulating film and the shift amount of the flat band voltage for a MOSFET having a gate insulating film using aluminum oxide-containing hafnium oxide (AlHfO).
[0025]
FIG. 2 is a diagram showing the relationship between the silicon oxide equivalent film thickness (EOT) on the horizontal axis and the flat band voltage shift amount ΔV _FB on the vertical axis. However, a natural oxide film (SiO ₂ film) having a thickness of about 1 nm is formed between the silicon substrate and the AlHfO film. From FIG. 2, it can be seen that in order to keep the flat band voltage shift amount ΔV _FB within ± 50 mV, it is necessary to set the silicon oxide equivalent film thickness of the gate insulating film within the range of 1.27 to 1.86 nm. It was judged.
[0026]
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
[0027]
(First Embodiment)
3 and 4 are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the first embodiment of the present invention in the order of steps. Note that this embodiment shows an example in which the gate insulating film is formed using hafnium oxide (HfO ₂ ).
[0028]
First, as shown in FIG. 3A, an n-type silicon substrate 10 having a surface orientation of (100) is prepared. Then, a predetermined region of the silicon substrate 10 is selectively oxidized by a LOCOS (Local Oxidation of Silicon) method to form an element isolation film 11. Note that the device isolation film 11 may be formed by a shallow trench isolation method. In the shallow trench method, a groove is formed in a predetermined region of the substrate 10, and an insulator such as SiO ₂ is buried in the groove to form an element isolation film.
[0029]
Next, the surface of the silicon substrate 10 is thermally oxidized to form a sacrificial oxide film (not shown). Then, a p-type impurity such as, for example, boron (B) is selectively implanted into the silicon substrate 10 via the sacrificial oxide film to form a p-well region 12. When forming an n-well region, an n-type impurity such as arsenic (As) is selectively implanted into the silicon substrate 10.
[0030]
Next, after removing the sacrificial oxide film with a HF aqueous solution having a concentration of 0.5%, the surface treatment of the substrate 10 is performed with HCl and H ₂ O ₂ . As a result, the surface of the substrate 10 is cleaned, and a natural oxide film (silicon oxide film) 13 having a thickness of about 1 nm is formed on the surface. Although the natural oxide film 13 is not always necessary in the present application, a natural oxide film is inevitably formed on the surface of the silicon substrate in a normal process. In this case, it is not necessary to remove the natural oxide film.
[0031]
Next, the silicon substrate 10 is put into a MOCVD (Metal Organic Chemical Vapor Deposition) apparatus, the pressure is kept at 65 Pa, the temperature is kept at 500 ° C., and O ₂ gas and Hf (t-OC ₄ H ₉ ) ₄ are used as raw materials. A hafnium oxide film 14 is formed on the entire upper surface of the substrate 10. In this case, the total thickness of the native oxide film 13 and the hafnium oxide film 14 (the thickness of the hafnium oxide film alone when there is no native oxide film) is 1.55 to 1.7 nm in terms of silicon oxide. It is necessary to.
[0032]
After the high dielectric constant (High-K) film is formed in this manner, a heat treatment is performed at 800 ° C. for 30 seconds in N ₂ gas in order to improve the film quality. Thereafter, a polysilicon film 15 is formed on the hafnium oxide film 14 at a temperature of 610 ° C. to a thickness of 100 to 200 nm by a CVD method.
[0033]
Next, as shown in FIG. 3B, the polysilicon film 15, the hafnium oxide film 14, and the natural oxide film 13 are patterned by photolithography. Thus, a gate electrode 16 made of polysilicon is formed.
[0034]
Thereafter, n-type impurities are ion-implanted at a low energy and a low concentration into the surface of the substrate 10 using the gate electrode 16 as a mask to form a low-concentration impurity diffusion region 17.
[0035]
Next, as shown in FIG. 4A, an insulating film such as SiO ₂ is formed on the entire upper surface of the silicon substrate 10 and then anisotropically etched to form sidewalls 18 on both sides of the gate electrode 16, respectively. Form. Thereafter, n-type impurities are introduced at a high concentration into the surface of the silicon substrate 10 using the gate electrode 16 and the side walls 18 as a mask, thereby forming a pair of high-concentration impurity diffusion regions 19 serving as a source / drain.
[0036]
Next, the surface of the high concentration impurity diffusion region 19 and the upper surface of the gate electrode 16 are exposed. Then, after forming a refractory metal film such as Ti on the entire upper surface of the substrate 10, heat treatment is performed to form a silicide film 20 as shown in FIG. After that, silicon that has not reacted with the metal atoms is removed.
[0037]
Next, an impurity such as SiO ₂ is deposited on the entire upper surface of the silicon substrate 10 to form an interlayer insulating film 21. Thereafter, contact holes reaching the silicide film 20 on the high-concentration impurity diffusion region 19 and the silicide film 20 on the gate electrode 16 from the surface of the interlayer insulating film 21 are formed by photolithography. Then, a metal film is formed on the entire upper surface of the substrate 10, and the contact holes are filled with metal. Then, the wiring 22 is formed by patterning the metal film by a photolithography method. Thus, a semiconductor device (MOSFET) using the natural oxide film 13 and the hafnium oxide film 14 as a gate insulating film is completed.
[0038]
A MOSFET was formed by the method described above, and the gate electrode and one of the high-concentration impurity diffusion regions were electrically connected to form a MOS diode. Then, CV (capacitance-voltage) measurement was performed using this MOS diode, and the flat band voltage shift ΔV _FB was evaluated. As a result, it was confirmed that the semiconductor device manufactured according to the present embodiment had a flat band voltage shift ΔV _FB of 50 mV or less.
[0039]
(Second embodiment)
5 and 6 are sectional views showing a method of manufacturing a semiconductor device according to the second embodiment of the present invention in the order of steps. This embodiment differs from the first embodiment in that AlHfO (hafnium oxide containing aluminum oxide) is used for the gate insulating film. 5 and 6, the same components as those in FIGS. 3 and 4 are denoted by the same reference numerals.
[0040]
First, as shown in FIG. 5A, an element isolation film 11 and a well region 12 are formed on a silicon substrate 10 in the same manner as in the first embodiment. Further, a natural oxide film 13 having a thickness of about 1 nm is formed on the surface of the silicon substrate 10. However, also in the present embodiment, the natural oxide film 13 is not necessarily required.
[0041]
Next, the silicon substrate 10 is put into an MOCVD apparatus, the pressure is kept at 65 Pa and the temperature is kept at 500 ° C., and O ₂ gas, Hf (t-OC ₄ H ₉ ) ₄ and Al (t-C ₄ H ₉ ) ₃ are added. An AlHfO film 24 is formed as a raw material. In this case, it is preferable that the aluminum oxide content in the AlHfO film 24 be about 20%. The total thickness of the native oxide film 13 and the AlHfO film 24 (the thickness of the AlHfO film alone when there is no native oxide film) is set to 1.27 to 1.86 nm in terms of silicon oxide. is necessary.
[0042]
Then, after performing a heat treatment at 800 ° C. for 30 seconds in N ₂ gas, a polysilicon film 15 is formed on the AlHfO film 24 at a temperature of 610 ° C. to a thickness of 100 to 200 nm by a CVD method.
[0043]
Next, as shown in FIG. 5B, the polysilicon film 15, the AlHfO film 24, and the natural oxide film 13 are patterned by a photolithography method. Thus, a gate electrode 16 made of polysilicon is formed.
[0044]
Thereafter, n-type impurities are ion-implanted at a low energy and a low concentration into the surface of the substrate 10 using the gate electrode 16 as a mask to form a low-concentration impurity diffusion region 17.
[0045]
Next, as shown in FIG. 6A, an insulating film such as SiO ₂ is formed on the entire upper surface of the silicon substrate 10, and then anisotropically etched to form sidewalls 18 on both sides of the gate electrode 16, respectively. Form. Thereafter, n-type impurities are introduced at a high concentration into the surface of the silicon substrate 10 using the gate electrode 16 and the side walls 18 as a mask, thereby forming a pair of high-concentration impurity diffusion regions 19 serving as a source / drain.
[0046]
Next, after exposing the surface of the high-concentration impurity diffusion region 19 and the upper surface of the gate electrode 16, a high-melting-point metal film such as Ti is formed on the entire upper surface of the substrate 10, and is subjected to a heat treatment. As shown in FIG. 1, a silicide film 20 is formed. After that, silicon that has not reacted with the metal atoms is removed.
[0047]
Next, an impurity such as SiO ₂ is deposited on the entire upper surface of the silicon substrate 10 to form an interlayer insulating film 21. Thereafter, contact holes reaching the silicide film 20 on the high-concentration impurity diffusion region 19 and the silicide film 20 on the gate electrode 16 from the surface of the interlayer insulating film 21 are formed by photolithography. Then, a metal film is formed on the entire upper surface of the substrate 10, and the contact holes are filled with metal. Then, the wiring 22 is formed by patterning the metal film by a photolithography method. Thus, a semiconductor device (MOSFET) using the native oxide film 13 and the AlHfO film 24 as a gate insulating film is completed.
[0048]
A MOSFET was formed by the method described above, and the gate electrode and one of the high-concentration impurity diffusion regions were electrically connected to form a MOS diode. Then, CV (capacitance-voltage) measurement was performed using this MOS diode, and the flat band voltage shift ΔV _FB was evaluated. As a result, it was confirmed that the semiconductor device manufactured according to the present embodiment had a flat band voltage shift ΔV _FB of 50 mV or less.
[0049]
(Supplementary Note 1) In a semiconductor device provided with an element having a gate electrode formed on a semiconductor substrate via a gate insulating film, the gate insulating film is configured to include at least a hafnium oxide film, and A semiconductor device having a silicon oxide equivalent thickness of 1.55 to 1.7 nm.
[0050]
(Supplementary Note 2) The semiconductor device according to Supplementary Note 1, wherein the gate insulating film includes a natural oxide film on a surface of the semiconductor substrate and a hafnium oxide film on the natural oxide film.
[0051]
(Supplementary Note 3) In a semiconductor device provided with an element having a gate electrode formed on a semiconductor substrate via a gate insulating film, the gate insulating film includes at least an aluminum oxide-containing hafnium oxide film, and A semiconductor device, wherein the equivalent oxide thickness of the insulating film is from 1.27 to 1.86 nm.
[0052]
(Supplementary Note 4) The semiconductor device according to Supplementary Note 3, wherein the gate insulating film includes a natural oxide film on a surface of the semiconductor substrate and an aluminum oxide-containing hafnium oxide film on the natural oxide film.
[0053]
(Supplementary Note 5) A step of depositing hafnium oxide on a semiconductor substrate at a temperature of 450 to 600 ° C. to form a gate insulating film having a silicon oxide equivalent thickness of 1.55 to 1.7 nm, and the gate insulating film Forming a conductive film thereon, patterning the conductive film to form a gate electrode, and introducing an impurity into the semiconductor substrate using the gate electrode as a mask to form an impurity diffusion region. A method for manufacturing a semiconductor device, comprising:
[0054]
(Supplementary Note 6) A step of depositing aluminum oxide-containing hafnium oxide on a semiconductor substrate at a temperature of 450 to 600 ° C. to form a gate insulating film having a silicon oxide equivalent thickness of 1.27 to 1.86 nm. Forming a conductive film on the gate insulating film, patterning the conductive film to form a gate electrode, and introducing an impurity into the semiconductor substrate using the gate electrode as a mask to form an impurity diffusion region And a method of manufacturing a semiconductor device.
[0055]
【The invention's effect】
As described above, according to the present invention, the gate insulating film is formed using hafnium oxide containing hafnium oxide or aluminum oxide, and the thickness of the gate insulating film in terms of silicon oxide is limited to a predetermined range. A semiconductor device with a low voltage, capable of miniaturizing elements, and having a small flat band voltage shift amount can be obtained.
[Brief description of the drawings]
FIG. 1 is a diagram showing a relationship between a silicon oxide equivalent film thickness of a gate insulating film composed of a hafnium oxide film and a natural oxide film and a flat band voltage shift amount ΔV _FB .
FIG. 2 is a diagram showing a relationship between a silicon oxide equivalent film thickness of a gate insulating film composed of an aluminum oxide-containing hafnium oxide film and a natural oxide film and a flat band voltage shift amount ΔV _FB .
FIG. 3 is a cross-sectional view (part 1) illustrating a method of manufacturing the semiconductor device according to the first embodiment of the present invention in the order of steps;
FIG. 4 is a cross-sectional view (part 2) illustrating the method of manufacturing the semiconductor device according to the first embodiment of the present invention in the order of steps;
FIG. 5 is a cross-sectional view (No. 1) illustrating a method of manufacturing a semiconductor device according to the second embodiment of the present invention in the order of steps.
FIG. 6 is a sectional view (part 2) illustrating the method of manufacturing the semiconductor device according to the second embodiment of the present invention in the order of steps;
[Explanation of symbols]
10 ... silicon substrate,
11 ... element isolation film,
13: natural oxide film,
14 ... hafnium oxide film,
15 ... polysilicon film,
16 ... gate insulating film,
19: high concentration impurity diffusion region,
21 ... interlayer insulating film,
22 ... wiring,
24 ... AlHfO film.

Claims

半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する素子を備えた半導体装置において、
前記ゲート絶縁膜が少なくとも酸化ハフニウム膜を含んで構成され、かつ前記ゲート絶縁膜の酸化シリコン換算膜厚が１．５５乃至１．７ｎｍであることを特徴とする半導体装置。In a semiconductor device including an element having a gate electrode formed on a semiconductor substrate via a gate insulating film,
A semiconductor device, wherein the gate insulating film includes at least a hafnium oxide film, and a thickness of the gate insulating film in terms of silicon oxide is 1.55 to 1.7 nm.

半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する素子を備えた半導体装置において、
前記ゲート絶縁膜が少なくとも酸化アルミニウム含有酸化ハフニウム膜を含んで構成され、かつ前記ゲート絶縁膜の酸化シリコン換算膜厚が１．２７乃至１．８６ｎｍであることを特徴とする半導体装置。In a semiconductor device including an element having a gate electrode formed on a semiconductor substrate via a gate insulating film,
A semiconductor device, wherein the gate insulating film includes at least an aluminum oxide-containing hafnium oxide film, and the gate insulating film has a silicon oxide equivalent thickness of 1.27 to 1.86 nm.

半導体基板上に、４５０乃至６００℃の温度で酸化ハフニウムを堆積させて、酸化シリコン換算膜厚が１．５５乃至１．７ｎｍのゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に導電体膜を形成する工程と、
前記導電体膜をパターニングしてゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記半導体基板に不純物を導入し不純物拡散領域を形成する工程と
を有することを特徴とする半導体装置の製造方法。Depositing hafnium oxide at a temperature of 450 to 600 ° C. on a semiconductor substrate to form a gate insulating film having a silicon oxide equivalent thickness of 1.55 to 1.7 nm;
Forming a conductor film on the gate insulating film;
Patterning the conductor film to form a gate electrode;
Forming an impurity diffusion region by introducing an impurity into the semiconductor substrate using the gate electrode as a mask.

半導体基板上に、４５０乃至６００℃の温度で酸化アルミニウム含有酸化ハフニウムを堆積させて、酸化シリコン換算膜厚が１．２７乃至１．８６ｎｍのゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に導電体膜を形成する工程と、
前記導電体膜をパターニングしてゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記半導体基板に不純物を導入し不純物拡散領域を形成する工程と
を有することを特徴とする半導体装置の製造方法。Depositing aluminum oxide-containing hafnium oxide on a semiconductor substrate at a temperature of 450 to 600 ° C. to form a gate insulating film having a silicon oxide equivalent thickness of 1.27 to 1.86 nm;
Forming a conductor film on the gate insulating film;
Patterning the conductor film to form a gate electrode;
Forming an impurity diffusion region by introducing an impurity into the semiconductor substrate using the gate electrode as a mask.