JP2004214399A - Manufacturing method for semiconductor substrate and wafer peeling-heat treatment apparatus - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method for a semiconductor substrate by which the thickness of a light-element bubble-forming region is reduced, the roughness of a wafer-peeling interface is inhibited, a uniformity in the surface of a wafer thickness after peeling is improved and the quantity of the flattening treatment of a peeling surface is lowered; and to provide a wafer peeling-heat treatment equipment. <P>SOLUTION: The thickness of a hydrogen-bubble forming region is reduced because a laminated wafer 30, in which hydrogen ions are implanted to a wafer 10 for an active layer, is treated thermally while moving the wafer 30 to a heater 52 in parallel with the surface of the wafer 10. Consequently, the roughness of the peeling interface of the wafer 10 is inhibited, and the in-plane uniformity of the thickness of the wafer 10 after a peeling is improved while the quantity of a polishing in the case of the polishing of a peeling surface can be reduced. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体基板の製造方法およびウェーハ剥離熱処理装置、詳しくは所定深さ位置に水素などがイオン注入された半導体ウェーハを熱処理し、そのイオン注入領域内から半導体ウェーハを剥離する技術に関する。
【０００２】
【従来の技術】
近年、ＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）構造を有した半導体ウェーハを製造する方法として、特開平５−２１１１２８号公報に記載されたスマートカット法が開発されている。
【０００３】
【特開平５−２１１１２８号】
【０００４】
これは、水素などを所定深さ位置にイオン注入した活性層用ウェーハと、支持基板用ウェーハとを酸化膜を介して貼り合わせ、その後、得られた貼り合わせウェーハを熱処理炉に挿入して熱処理し、このイオン注入領域から活性層用ウェーハを剥離して活性層を形成する方法である。
【０００５】
ここで、図６を参照して、従来の活性層用ウェーハの剥離熱処理を施す熱処理装置を説明する。
図６に示す熱処理装置１００は、ウェーハの急速加熱・急速冷却装置で、主に、石英からなり下端面にウェーハ出入口を有する縦型の反応炉（熱処理炉）１０１と、反応炉１０１の周囲を被う加熱ヒータ１０２と、加熱ヒータ１０２および反応炉１０１を収納する直方体のハウジング１０３と、イオン注入された活性層用ウェーハを有する貼り合わせウェーハＷの裏面（支持基板用ウェーハ側の面）を水平状態で真空吸着するウェーハ保持板１０４と、ウェーハ保持板１０４を支持する支持軸１０５と、支持軸１０５を介してウェーハ保持板１０４を反応炉１０１内で水平状態のまま昇降させる昇降モータ１０６とを備えている。
反応炉１０１の上部内には、貼り合わせウェーハＷの加熱処理ステージＳが配置される。
【０００６】
次に、活性層用ウェーハのイオン注入領域からの剥離熱処理を説明する。
貼り合わせウェーハＷをウェーハ出入口から反応炉１０１内に挿入し、その後、貼り合わせウェーハＷをウェーハ保持板１０４のチャック面（上面）に水平状態で真空吸着する。それから、昇降モータ１０６により支持軸１０５を介して、貼り合わせウェーハＷを反応炉１０１の加熱処理ステージＳまで上昇させる。加熱処理ステージＳでは、ウェーハ保持板１０４を例えば５分間停止する。これにより、貼り合わせウェーハＷが還元性雰囲気下で高温熱処理され、貼り合わせウェーハＷは、そのウェーハ面内において略均一な温度で加熱される。よって、活性層用ウェーハのイオン注入領域内では、ウェーハ面内の全域で略同時に水素バブルが形成される。その結果、活性層を支持基板用ウェーハ側に残して活性層用ウェーハが剥離される。
その後、昇降モータ１０６により支持軸１０５を下降させ、剥離後の貼り合わせウェーハＷをウェーハ出入口から炉外に取り出す。
【０００７】
【発明が解決しようとする課題】
ところで、従来の枚葉式熱処理装置１００によれば、ウェーハ熱処理時、貼り合わせウェーハＷのウェーハ面内は、水素バブル形成温度を上回る略均一な温度（例えば６００℃）で加熱されていた。そのため、活性層用ウェーハのイオン注入領域内では、ウェーハ面内の全域で略同時に水素バブルが形成される。このように、ウェーハ面内の全域が略同時に水素バブルの形成温度を上回る温度で加熱されると、そのイオン注入領域では、この領域の厚さ方向のうちで水素の注入密度が最大となる中間部から外れた部分でも、水素バブルが発生していた（図４（ｂ））。そのため、剥離面のラフネスが大きくなり、剥離後の平坦化処理のために必要な後工程の研磨量またはエッチング量が増大し、活性層の厚さの面内均一性が低下して高い平坦度が得られなかった。
また、上記した枚葉式の熱処理装置の外にも、バッチ式の横型熱処理装置や縦型熱処理装置あるいはボックス式の熱処理装置（マッフル炉）なども剥離熱処理装置として使用される。しかしながら、何れもウェーハ面内の全域が略同時に水素バブルの形成温度を上回る温度で加熱されることから、枚葉式熱処理装置と同様に、剥離面のラフネスが大きくなり平坦度が低下する問題がある。
【０００８】
そこで、発明者らは鋭意研究の結果、水素イオンが注入された貼り合わせウェーハを、反応炉（温度勾配を有する方が好ましい）内で、貼り合わせウェーハの表面と平行に所定の速度以上で移動させれば、活性層用ウェーハの移動方向の端から順にイオン注入に起因した水素バブルの核が生成し、その後、貼り合わせウェーハの移動に伴いウェーハの加熱が進行し、貼り合わせウェーハの移動方向の端の水素バブル核から順に水素バブルが連続的に成長して、水素バブルの形成領域（水素バルブ形成領域）の厚さが従来に比べて小さくなることを知見し、この発明を完成させた。
また、連続的な水素バルブの形成は、反応炉内の温度勾配が大きく、水素バルブの成長速度（水素バブルを形成可能な温度領域の移動速度）が遅いほど有利になることも見出した。
【０００９】
【発明の目的】
この発明は、軽元素バブル形成領域の厚さを小さくすることができ、これにより半導体ウェーハの剥離面のラフネスが抑えられ、その結果、剥離後の半導体ウェーハの厚さの面内均一性が高まるとともに、後にその剥離面を平坦化処理するときのウェーハ加工量を低減することができる半導体基板の製造方法およびウェーハ剥離熱処理装置を提供することを、その目的としている。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明は、半導体ウェーハの所定深さ位置に軽元素をイオン注入する工程と、その後、半導体ウェーハを熱処理し、このイオン注入領域内に軽元素バブルを形成させて半導体ウェーハのイオン注入側を剥離する工程とを備えた半導体基板の製造方法において、前記熱処理は、前記半導体ウェーハの表面と平行に、該半導体ウェーハの一端から順に、前記軽元素バブルを連続形成する一方向熱処理である半導体基板の製造方法である。
半導体ウェーハの種類は限定されない。例えば、単結晶シリコンウェーハ、ガリウム・ヒ素ウェーハなどを採用することができる。その他、各種のＳＯＩ構造を有するウェーハの活性層形成にも採用することができ、特に、スマートカット法を利用した貼り合わせＳＯＩウェーハの活性層基板の製造に好適である。
【００１１】
軽元素の種類は限定されない。例えば、水素（Ｈ）の他、希ガスの元素であるヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ラドン（Ｒｎ）などでもよい。これらの単体または化合物でもよい。
イオン注入時の軽元素のドーズ量は限定されない。例えば２×１０^１６〜８×１０^１６ａｔｏｍｓ／ｃｍ^３である。
軽元素のイオン注入時の加速電圧は、５０ｋｅＶ以下、好ましくは３０ｋｅＶ以下、さらに好ましくは２０ｋｅＶ以下である。軽元素のイオン注入は、低加速電圧ほど目標深さに軽元素を集中させることができる。その結果、軽元素バブル領域の厚さがより小さくなる。
【００１２】
一方向熱処理としては、例えば熱処理炉を半導体ウェーハの表面と平行な方向に移動させる方法を採用してもよい。また、半導体ウェーハをその表面と平行な方向に移動させる方法を採用してもよい。さらには、熱処理炉および半導体ウェーハを、そのウェーハ表面と平行な方向に移動させてもよい。熱処理炉内には温度勾配を設けた方が、軽元素バブルを連続形成しやすくなる。
【００１３】
請求項２に記載の発明は、前記半導体ウェーハは、活性層用ウェーハと、該活性層用ウェーハを支持する支持基板用ウェーハとが、これらの間に絶縁層を介在して貼り合わされた貼り合わせウェーハで、前記イオン注入は活性層用ウェーハに施され、該活性層用ウェーハと支持基板用ウェーハとの貼り合わせ後の熱処理時に、前記活性層用ウェーハの一部を活性層として残し、前記軽元素バブルを介して活性層用ウェーハを剥離する一方向熱処理を施す請求項１に記載の半導体基板の製造方法である。
絶縁層の種類は限定されない。例えば、埋め込みシリコン酸化膜でもよい。絶縁層の厚さは限定されない。例えば、０．１〜０．５μｍである。
活性層の厚さは限定されない。例えば、厚膜の活性層では２０〜５０μｍである。また、薄膜の活性層では０．０１〜２０μｍである。
【００１４】
活性層用ウェーハと支持基板用ウェーハとの貼り合わせは、例えば常温により両ウェーハを重ね合わせた後、貼り合わせ熱処理することで行われる。この貼り合わせ熱処理の加熱処理温度は８００℃以上、例えば１１００℃である。貼り合わせ熱処理の時間は、例えば２時間である。使用する熱酸化炉内の雰囲気ガスには酸素などが用いられる。
この貼り合わせ熱処理時に活性層用ウェーハを剥離してもよい。また、この貼り合わせ熱処理とは別に、活性層用ウェーハを剥離してもよい。
【００１５】
請求項３に記載の発明は、前記軽元素が水素である請求項１または請求項２に記載の半導体基板の製造方法である。
【００１６】
請求項４に記載の発明は、前記一方向熱処理は、前記半導体ウェーハを熱処理する熱処理炉内の温度勾配Ｇと、前記温度勾配Ｇを現出する熱源と半導体ウェーハとの相対的な移動速度Ｒとの関係が、Ｇ／Ｒ＞１［（℃・ｍｉｎ）／ｃｍ^２ ］となるように施す請求項１〜請求項３のうち、何れか１項に記載の半導体基板の製造方法である。
好ましい温度勾配Ｇと移動速度Ｒとの関係は、Ｇ／Ｒ＞１０である。Ｇ／Ｒ≦１では剥離面のラフネスが大きくなり高い平坦度を得ることができない。
【００１７】
請求項５に記載の発明は、前記一方向熱処理では、前記半導体ウェーハを４００℃以上で１分間以上熱処理することで、前記軽元素バブルを形成する請求項１〜請求項４のうち、何れか１項に記載の半導体基板の製造方法である。
半導体ウェーハの好ましい加熱温度は４００〜７００℃、好ましくは４５０〜５５０℃である。４００℃未満では、半導体ウェーハにイオン注入された軽元素から軽元素バブルを形成することが難しくなり、７００℃を超えると活性層内に酸素析出物が形成されてしまいデバイス特性の低下を招くという不都合が生じる。
半導体ウェーハの好ましい加熱時間は１０〜６０分間である。１分間未満では、半導体ウェーハにイオン注入された軽元素をバブル化することが困難になる。
【００１８】
請求項６に記載の発明は、所定深さ位置に軽元素がイオン注入された半導体ウェーハを熱処理する熱源を有し、該熱源による熱処理により、前記半導体ウェーハのイオン注入領域内に軽元素バブルを形成する熱処理炉と、該半導体ウェーハの表面と平行に、前記熱源と半導体ウェーハとを相対的に移動させて、該半導体ウェーハの一端から順に、前記軽元素バブルを連続形成する移動手段とを備えたウェーハ剥離熱処理装置である。
熱処理装置の種類は限定されない。縦型炉でもよいし、横型炉でもよい。また、半導体ウェーハを１枚ずつ処理する枚葉式でもよいし、複数枚の半導体ウェーハを同時に処理するバッチ式でもよい。
熱源の種類は限定されない。例えばハロゲンランプ、アークランプ、グラファイトヒータ、キセノンフラッシュランプ、レーザ発生器などを採用することができる。何れの場合でも熱処理炉内の帯状に配置した帯状熱源とした方が好ましい。
移動手段の構成は限定されない。例えば、熱源に対して半導体ウェーハを移動させるものでもよい。また、半導体ウェーハに対して熱源を移動させるものでもよい。さらには、半導体ウェーハと熱源との両方を移動させるものでもよい。
【００１９】
請求項７に記載の発明は、前記移動手段では、前記半導体ウェーハを熱処理する熱処理炉内の温度勾配Ｇと、前記温度勾配Ｇを現出する熱源と半導体ウェーハとの相対的な移動速度Ｒとの関係が、Ｇ／Ｒ＞１［（℃・ｍｉｎ）／ｃｍ^２ ］となるように制御する請求項６に記載のウェーハ剥離熱処理装置である。
【００２０】
【作用】
請求項１〜請求項５に記載の半導体基板の製造方法および請求項６または請求項７に記載のウェーハ剥離熱処理装置によれば、軽元素がイオン注入された半導体ウェーハを一方向熱処理する。すなわち、半導体ウェーハの表面と平行に、半導体ウェーハ内での加熱領域を部分的に移動させながら、半導体ウェーハの一端から順に軽元素バブルを連続的に形成して行く。
このように半導体ウェーハを加熱すると、まず半導体ウェーハの一端から順に、イオン注入領域の厚さ方向の略中間部（イオンの高注入密度部分）において、イオン注入に起因した軽元素バブルの核が生成する。しかも、この加熱部分の移動に伴い半導体ウェーハの加熱が進行し、半導体ウェーハの一端の核から順に軽元素バブルが連続的に成長する。その結果、従来のウェーハ面内で均一に半導体ウェーハを加熱したときに比較して、軽元素バブル形成領域の厚さが小さくなる。半導体ウェーハの剥離は、この連続する軽元素バブルに沿って半導体ウェーハの一端から順に進行する。よって、半導体ウェーハの剥離面のラフネスが抑えられ、剥離後の半導体ウェーハの厚さの面内均一性も高められるとともに、その後、この剥離面を平坦化処理する際のエッチング量、研磨量といったウェーハ加工量を低減することができる。
【００２１】
特に、請求項２に記載の半導体基板の製造方法によれば、貼り合わせウェーハの活性層用ウェーハのイオン注入領域に、上述した一方向熱処理を施す。これにより、貼り合わせＳＯＩウェーハの活性層の厚さの面内均一性が高まり、活性層のデバイス形成面（表面）の平坦性が高められる。
【００２２】
また、請求項４に記載の半導体基板の製造方法および請求項７に記載のウェーハ剥離熱処理装置によれば、熱処理炉内の温度勾配Ｇと、熱源と半導体ウェーハとの相対的な移動速度Ｒとの関係が、Ｇ／Ｒ＞１［（℃・ｍｉｎ）／ｃｍ^２ ］となるように一方向熱処理を施す。これにより、軽元素バブルが連続的に形成されやすい。これは、連続的な水素バルブの形成には、反応炉内の温度勾配が大きく、水素バルブの成長速度が遅いほど有利となるためである。
ただし、熱源と半導体ウェーハとの相対的な移動速度Ｒが非常に遅い場合、半導体ウェーハの熱伝導度が良いことから、周囲の温度勾配と比較してウエーハ内の実質的な温度勾配が小さくなり、軽元素バブルの連続形成が困難となるため、１ｃｍ／ｍｉｎ以上の移動速度を確保することが望ましい。また、熱処理炉内の温度勾配Ｇも非常に大きくなると、ウエーハ内での熱応力が大きくなり、活性層内に欠陥が導入される危険性があることから、５００℃／ｃｍ以下の温度勾配までに留めることが望ましい。
【００２３】
【発明の実施の形態】
以下、この発明の一実施例を図面を参照して説明する。
ボロンが所定量添加されたｐ型の単結晶シリコンインゴットをＣＺ法により引き上げる。その後、単結晶シリコンインゴットに、ブロック切断、スライス、面取り、鏡面研磨などを施す。これにより、厚さ７２５μｍ、直径２００ｍｍ、比抵抗２０Ωｃｍ、ｐ型の鏡面仕上げされた活性層用ウェーハ１０が得られる。作製された活性層用ウェーハ１０の裏面（鏡面仕上げされた表面から所定深さ位置）に、中電流イオン注入装置を使用し、３０ｋｅＶの低い加速電圧で水素イオンを注入する（図１（ａ））。このときのドーズ量は、５×１０^１６／ｃｍ^２である。図１および図４において、１０ａは水素イオン注入領域を示す。
【００２４】
その後、酸素ガス雰囲気での９００℃の熱酸化処理により、活性層用ウェーハ１０の露出面の全域に、シリコン酸化膜１０ｂを形成する。
続いて、活性層用ウェーハ１０の表面とあらかじめ準備された支持基板用ウェーハ（同一プロセスで作製されたシリコンウェーハ）２０の鏡面とを貼り合わせ面（重ね合わせ面）とし、例えば真空装置内で公知の治具を用いて両ウェーハ１０，２０を貼り合わせる（図１（ｂ））。このとき、活性層用ウェーハ１０と支持基板用ウェーハ２０との間のシリコン酸化膜１０ｂが、埋め込みシリコン酸化膜１０ｃとなる。
【００２５】
それから、貼り合わせウェーハ３０を剥離熱処理装置５０に挿入し、６００℃の炉内温度、Ｎ_２ガス（アルゴンガスまたは酸素ガスでもよい）の雰囲気で、貼り合わせウェーハ３０を一方向熱処理する（図２）。すなわち、貼り合わせウェーハ３０の表面と平行に、貼り合わせウェーハ３０を所定速度で反応炉５１内の加熱領域を移動させる。この一方向熱処理により、支持基板用ウェーハ２０の貼り合わせ界面側に、活性層１０Ａを残して活性層用ウェーハ１０を剥離する低温熱処理が施される。ここでは、３枚の貼り合わせウェーハ３０をバッチ処理する。
【００２６】
次に、図２を参照して、前記熱処理装置５０を説明する。
図２に示すように、剥離熱処理装置５０は、主に、石英からなる縦型の反応炉５１と、反応炉５１の外周を被う円筒形状を有する加熱ヒータ５２と、加熱ヒータ（熱源）５２および反応炉５１を収納するハウジング５３と、複数枚の貼り合わせウェーハ３０を垂直状態で保持するウェーハ保持板５４と、ウェーハ保持板５４を支持する支持軸５５と、支持軸５５およびウェーハ保持板５４を介して、貼り合わせウェーハ３０を反応炉５１の内外において、移動速度（Ｒ）で昇降させる昇降モータ（移動手段）５６とを備えている。
反応炉５１の内部空間の略全域が、貼り合わせウェーハ３０の加熱処理ステージＳとなる。加熱ヒータ５２は、反応炉５１の略高さ方向の全長にわたり配設された帯状熱源である。具体的には、所定ピッチで設けられた多数個のハロゲンランプから構成される。このような加熱ヒータ５２を利用した加熱によって、反応炉５１の炉内には所定の温度プロファイルが存在する（図３）。また、反応炉５１の下端には、ウェーハ出入口５０ａが形成されている。
【００２７】
次に、熱処理装置５０による活性層用ウェーハ１０の剥離熱処理を説明する。
あらかじめ反応炉５１を炉内温度６００℃、Ｎ_２ガスの雰囲気とする。反応炉５１の下方において、ウェーハ保持板５４に３枚の貼り合わせウェーハ３０を垂直状態で載置する。そして、反応炉５１のウェーハ出入口５０ａ側に設けられた温度勾配（Ｇ）と貼り合わせウェーハ３０の移動速度（Ｒ）との関係を、Ｇ／Ｒ＞１［（℃・ｍｉｎ）／ｃｍ^２ ］に設定する。
その後、支持軸５５を介して、昇降モータ５６によりウェーハ保持板５４を移動速度（Ｒ）で徐々に上昇させる。これにより、貼り合わせウェーハ３０はウェーハ出入口５０ａから反応炉５１内に挿入される。
【００２８】
このとき、貼り合わせウェーハ３０は、活性層用ウェーハ１０の表面と平行に、活性層用ウェーハ１０内での加熱領域を部分的に移動させながら一方向熱処理される。すなわち、図４（ａ）に示すように、水素イオン注入領域１０ａでは、水素イオンの注入密度が最大となる高密度ラインＲｐ（水素イオン注入領域１０ａの厚さ方向の中間ライン）に沿って、活性層用ウェーハ１０の一端から順に、イオン注入に起因した水素バブルの核が生成する。それに伴い、活性層用ウェーハ１０の一端に生成された核から順に水素バブルが成長して行く。これにより、水素バブル形成領域１０ｄの厚さが、従来のウェーハ面内で均一に活性層用ウェーハを加熱する場合に比較して小さくなる（図４（ｂ））。その結果、水素バブルの成長による活性層用ウェーハ１０の剥離は、この連続した水素バブルに沿って、ウェーハの一端から順に進行することになる。よって、剥離により得られた活性層１０Ａの剥離面Ｌのラフネスの方が、図４（ｂ）の二点鎖線に示す従来の活性層１０Ａの剥離面Ｌのラフネスに比べて小さくなり、剥離後の活性層１０Ａの厚さの面内均一性が高まり、活性層１０Ａの表面の平坦性も高められる。しかも、続く研磨工程での活性層１０Ａの表面の研磨量も低減される。
【００２９】
また、ここでは温度勾配Ｇと移動速度Ｒとの関係を、Ｇ／Ｒ＞１となるように一方向熱処理を施している。そのため、水素バブルが連続的に形成されやすい。これは、連続的な水素バルブの形成には、反応炉内の温度勾配が大きく、水素バルブの成長速度が遅いほど有利となるからである。
そして、ウェーハ保持板５４の上昇はさらに進み、反応炉５１の中央部に達したところでウェーハ保持板５４は３０分間停止する。この位置における炉内温度は６００℃である。ここで活性層用ウェーハ１０は完全に剥離され、支持基板用ウェーハ２０の貼り合わせ面に埋め込みシリコン酸化膜１０ｃを介して活性層１０Ａが残る（図１（ｃ））。こうして、ＳＯＩ構造を有する貼り合わせウェーハ３０が得られる。
【００３０】
剥離後、昇降モータ５６がウェーハ保持板５４の上昇時とは反対方向に回転し、支持軸５５を介してウェーハ保持板５４が下降し、ＳＯＩ構造を有する貼り合わせウェーハ３０がウェーハ出入口５０ａから排出される。
続いて、ＳＯＩ構造の貼り合わせウェーハ３０は、活性層１０Ａの外周部に残ったシリコン酸化膜１０ｂを外周研削した後、活性層１０Ａの表面が研磨装置により研磨される（図１（ｄ））。
【００３１】
次に、表１に基づき、この発明のＳＯＩ基板用の貼り合わせウェーハ（試験例１〜７）と、従来のＳＯＩ基板用の貼り合わせウェーハ（比較例１〜３）とについて、活性層用ウェーハの剥離後、その剥離面のラフネスに関する試験結果を報告する。水素イオン注入された活性層用ウェーハにおける剥離後の活性層の表面ラフネスは、原子間力顕微鏡（ＡＦＭ）により評価した。
【００３２】
【表１】

【００３３】
表１のグラフから明らかなように、試験例１〜試験例７はいずれもＧ／Ｒが１を超え、剥離面（活性層の表面）のラフネスは１１〜４０ｎｍと小さかった。特に、Ｇ／Ｒが１０を超えた試験例２，５，６では、表面ラフネスが１１〜１５ｎｍとさらに小さくなり、剥離面の平坦性もより高まった。これに対して、比較例１〜比較例３ではＧ／Ｒが１未満である。そのため、剥離面のラフネスは３４〜４２と大きかった。試験例３の原子間力顕微鏡による写真を図５（ａ）に示す。一方、比較例１の原子間力顕微鏡による写真を図５（ｂ）に示す。試験例５の方が粗さが小さいのは一目瞭然である。写真のサイズは２×２μｍである。
【００３４】
【発明の効果】
請求項１〜請求項５に記載の半導体基板の製造方法および請求項６および請求項７に記載のウェーハ剥離熱処理装置によれば、軽元素をイオン注入した半導体ウェーハに対して、半導体ウェーハの表面と平行に、半導体ウェーハの一端から順に、軽元素バブルを連続形成するので、軽元素バブル形成領域の厚さが小さくなる。その結果、半導体ウェーハの剥離面のラフネスが抑えられ、剥離後の半導体ウェーハの厚さの面内均一性も高められるとともに、剥離面を平坦化処理する際のウェーハ加工量を低減することができる。
【００３５】
特に、請求項２に記載の半導体基板の製造方法によれば、貼り合わせウェーハの活性層用ウェーハのイオン注入領域に、上述した一方向熱処理を施す。これにより、貼り合わせＳＯＩウェーハの活性層の厚さの面内均一性が高まり、活性層のデバイス形成面の平坦性が高められる。
【００３６】
また、請求項４に記載の半導体基板の製造方法および請求項７に記載のウェーハ剥離熱処理装置によれば、熱処理炉内の温度勾配Ｇと、熱源と半導体ウェーハとの相対的な移動速度Ｒとの関係が、Ｇ／Ｒ＞１となるように一方向熱処理を施すので、軽元素バブルの連続的な形成が容易になる。
【図面の簡単な説明】
【図１】この発明の一実施例に係る半導体基板の製造方法を示すフローシートである。
【図２】この発明の一実施例に係るウェーハ剥離熱処理装置の使用状態を示す模式図である。
【図３】この発明の一実施例に係る半導体基板の製造方法における熱処理炉の炉内温度分布を示すグラフである。
【図４】（ａ）は、この発明の一実施例に係る半導体基板の製造方法における半導体ウェーハの剥離現象を説明する要部拡大断面図である。
（ｂ）は、従来手段に係る半導体基板の製造方法における半導体ウェーハの剥離現象を説明する要部拡大断面図である。
【図５】（ａ）は、この発明の一実施例に係る半導体基板の製造方法における半導体ウェーハの剥離面の顕微鏡写真の参考図である。
（ｂ）は、従来手段に係る半導体基板の製造方法における半導体ウェーハの剥離面の顕微鏡写真の参考図である。
【図６】従来手段に係るウェーハ剥離熱処理装置の使用状態を示す模式図である。
【符号の説明】
１０ 活性層用ウェーハ、
１０Ａ 活性層、
１０ａ イオン注入領域、
１０ｃ 埋め込みシリコン酸化膜（絶縁層）、
２０ 支持基板用ウェーハ、
３０ 貼り合わせウェーハ（半導体ウェーハ）、
５０ 熱処理装置、
５２ 加熱ヒータ（熱源）、
５６ 昇降モータ（移動手段）、
Ｇ 温度勾配、
Ｒ 移動速度。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor substrate and a wafer peeling heat treatment apparatus, and more particularly, to a technique for heat treating a semiconductor wafer into which hydrogen or the like has been ion-implanted at a predetermined depth position and peeling the semiconductor wafer from the ion-implanted region.
[0002]
[Prior art]
In recent years, as a method for manufacturing a semiconductor wafer having an SOI (silicon on insulator) structure, a smart cut method described in Japanese Patent Laid-Open No. 5-211128 has been developed.
[0003]
[JP-A-5-21128]
[0004]
In this method, a wafer for an active layer in which hydrogen or the like is ion-implanted at a predetermined depth and a wafer for a support substrate are bonded via an oxide film, and then the obtained bonded wafer is inserted into a heat treatment furnace to perform heat treatment. Then, the active layer wafer is peeled from the ion-implanted region to form an active layer.
[0005]
Here, with reference to FIG. 6, a description will be given of a conventional heat treatment apparatus for performing a heat treatment for separating an active layer wafer.
A heat treatment apparatus 100 shown in FIG. 6 is a rapid heating / cooling apparatus for a wafer, which mainly includes a vertical reaction furnace (heat treatment furnace) 101 made of quartz and having a wafer entrance at a lower end surface, and a periphery of the reaction furnace 101. The back surface (the surface on the wafer side for the support substrate) of the bonded heater W, the rectangular parallelepiped housing 103 for housing the heater 102 and the reaction furnace 101, and the bonded wafer W having the ion-implanted active layer wafer are horizontal. A wafer holding plate 104 for vacuum suction in a state, a support shaft 105 for supporting the wafer holding plate 104, and an elevating motor 106 for raising and lowering the wafer holding plate 104 in the reaction furnace 101 in a horizontal state via the support shaft 105. Have.
Inside the upper part of the reaction furnace 101, a heat treatment stage S for the bonded wafer W is arranged.
[0006]
Next, a heat treatment for peeling the active layer wafer from the ion-implanted region will be described.
The bonded wafer W is inserted into the reaction furnace 101 from the wafer entrance, and thereafter, the bonded wafer W is vacuum-sucked to the chuck surface (upper surface) of the wafer holding plate 104 in a horizontal state. Then, the bonded wafer W is moved up to the heat treatment stage S of the reaction furnace 101 by the elevating motor 106 via the support shaft 105. In the heat treatment stage S, the wafer holding plate 104 is stopped, for example, for 5 minutes. Thus, the bonded wafer W is subjected to a high-temperature heat treatment in a reducing atmosphere, and the bonded wafer W is heated at a substantially uniform temperature within the wafer surface. Therefore, in the ion-implanted region of the active layer wafer, hydrogen bubbles are formed substantially simultaneously in the entire region on the wafer surface. As a result, the active layer wafer is peeled off, leaving the active layer on the support substrate wafer side.
Thereafter, the support shaft 105 is lowered by the elevating motor 106, and the bonded wafer W after peeling is taken out of the furnace from the wafer entrance.
[0007]
[Problems to be solved by the invention]
By the way, according to the conventional single-wafer heat treatment apparatus 100, at the time of the wafer heat treatment, the inside of the wafer surface of the bonded wafer W is heated at a substantially uniform temperature (for example, 600 ° C.) higher than the hydrogen bubble formation temperature. For this reason, in the ion-implanted region of the active layer wafer, hydrogen bubbles are formed almost simultaneously in the entire region on the wafer surface. As described above, when the entire region within the wafer surface is heated substantially simultaneously at a temperature higher than the hydrogen bubble formation temperature, the ion implantation region has a hydrogen implantation density in the thickness direction of the region where the hydrogen implantation density becomes maximum. Hydrogen bubbles were also generated in the part outside the part (FIG. 4 (b)). As a result, the roughness of the peeled surface increases, the amount of polishing or etching in the post-process required for the planarization process after the peeling increases, and the in-plane uniformity of the thickness of the active layer decreases, resulting in high flatness. Was not obtained.
In addition to the above-described single-wafer heat treatment apparatus, a batch-type horizontal heat treatment apparatus, a vertical heat treatment apparatus, a box-type heat treatment apparatus (muffle furnace), and the like are also used as the peeling heat treatment apparatus. However, in any case, since the entire area in the wafer surface is heated almost simultaneously at a temperature higher than the formation temperature of the hydrogen bubbles, there is a problem that the roughness of the peeled surface is increased and the flatness is reduced as in the single-wafer heat treatment apparatus. is there.
[0008]
Therefore, the inventors have conducted intensive research and have found that the bonded wafer into which hydrogen ions have been implanted is moved in a reaction furnace (preferably having a temperature gradient) in parallel with the surface of the bonded wafer at a predetermined speed or higher. If this is done, nuclei of hydrogen bubbles due to ion implantation are generated in order from the end in the moving direction of the wafer for the active layer, and then the heating of the wafer proceeds with the movement of the bonded wafer, and the moving direction of the bonded wafer The present inventors have found that hydrogen bubbles grow continuously in order from the hydrogen bubble nucleus at the end of the region, and that the thickness of the hydrogen bubble formation region (hydrogen valve formation region) becomes smaller than before, and the present invention has been completed. .
It has also been found that formation of a continuous hydrogen valve is more advantageous as the temperature gradient in the reactor is large and the growth rate of the hydrogen valve (moving speed in a temperature region where hydrogen bubbles can be formed) is lower.
[0009]
[Object of the invention]
ADVANTAGE OF THE INVENTION This invention can make the thickness of a light element bubble formation area | region small, thereby suppressing the roughness of the peeling surface of a semiconductor wafer, As a result, the in-plane uniformity of the thickness of the semiconductor wafer after peeling increases. It is another object of the present invention to provide a method of manufacturing a semiconductor substrate and a wafer peeling heat treatment apparatus capable of reducing the amount of wafer processing when flattening the peeled surface later.
[0010]
[Means for Solving the Problems]
The invention according to claim 1 is a step of ion-implanting a light element at a predetermined depth position of a semiconductor wafer, and thereafter, heat-treating the semiconductor wafer to form light element bubbles in the ion-implanted region to thereby form a semiconductor wafer. Removing the ion-implanted side, wherein the heat treatment is a one-way heat treatment for continuously forming the light element bubbles in parallel with a surface of the semiconductor wafer and sequentially from one end of the semiconductor wafer. This is a method for manufacturing a semiconductor substrate.
The type of the semiconductor wafer is not limited. For example, a single crystal silicon wafer, a gallium / arsenic wafer, or the like can be used. In addition, the present invention can be employed for forming an active layer of a wafer having various SOI structures, and is particularly suitable for manufacturing an active layer substrate of a bonded SOI wafer using a smart cut method.
[0011]
The type of light element is not limited. For example, in addition to hydrogen (H), rare gas elements such as helium (He), neon (Ne), argon (Ar), krypton (Kr), xenon (Xe), and radon (Rn) may be used. These may be simple substances or compounds.
The dose of the light element at the time of ion implantation is not limited. For example, it is 2 × 10 ¹⁶ to 8 × 10 ¹⁶ atoms / cm ³ .
The acceleration voltage at the time of light element ion implantation is 50 keV or less, preferably 30 keV or less, and more preferably 20 keV or less. The light element ion implantation can concentrate the light element at a target depth as the acceleration voltage becomes lower. As a result, the thickness of the light element bubble region becomes smaller.
[0012]
As the one-way heat treatment, for example, a method of moving the heat treatment furnace in a direction parallel to the surface of the semiconductor wafer may be adopted. Further, a method of moving the semiconductor wafer in a direction parallel to the surface may be employed. Further, the heat treatment furnace and the semiconductor wafer may be moved in a direction parallel to the wafer surface. Providing a temperature gradient in the heat treatment furnace facilitates continuous formation of light element bubbles.
[0013]
In the invention according to claim 2, the semiconductor wafer is formed by bonding an active layer wafer and a support substrate wafer that supports the active layer wafer, with an insulating layer interposed therebetween. In the wafer, the ion implantation is performed on the active layer wafer, and during heat treatment after bonding the active layer wafer and the support substrate wafer, a part of the active layer wafer is left as an active layer, The method for manufacturing a semiconductor substrate according to claim 1, wherein a one-way heat treatment for peeling the active layer wafer through the element bubbles is performed.
The type of the insulating layer is not limited. For example, a buried silicon oxide film may be used. The thickness of the insulating layer is not limited. For example, it is 0.1 to 0.5 μm.
The thickness of the active layer is not limited. For example, the thickness is 20 to 50 μm for a thick active layer. The thickness of the thin active layer is 0.01 to 20 μm.
[0014]
The bonding of the active layer wafer and the support substrate wafer is performed, for example, by laminating both wafers at room temperature and then performing a bonding heat treatment. The heat treatment temperature of this bonding heat treatment is 800 ° C. or more, for example, 1100 ° C. The time of the bonding heat treatment is, for example, 2 hours. Oxygen or the like is used as an atmospheric gas in the thermal oxidation furnace to be used.
The active layer wafer may be peeled off during the bonding heat treatment. In addition to this bonding heat treatment, the active layer wafer may be peeled off.
[0015]
The invention according to claim 3 is the method for manufacturing a semiconductor substrate according to claim 1 or 2, wherein the light element is hydrogen.
[0016]
According to a fourth aspect of the present invention, in the one-way heat treatment, a temperature gradient G in a heat treatment furnace for heat-treating the semiconductor wafer, and a relative movement speed R between a heat source for producing the temperature gradient G and the semiconductor wafer. The method of manufacturing a semiconductor substrate according to any one of claims 1 to 3, wherein the relationship is set so that G / R> 1 [(° C · min) / cm ² ].
A preferred relationship between the temperature gradient G and the moving speed R is G / R> 10. When G / R ≦ 1, the roughness of the peeled surface increases, and high flatness cannot be obtained.
[0017]
The invention according to claim 5, wherein in the one-way heat treatment, the light element bubbles are formed by heat-treating the semiconductor wafer at 400 ° C or more for 1 minute or more. 2. A method for manufacturing a semiconductor substrate according to item 1.
The preferable heating temperature of the semiconductor wafer is 400 to 700C, preferably 450 to 550C. If the temperature is lower than 400 ° C., it is difficult to form light element bubbles from the light element ion-implanted into the semiconductor wafer, and if the temperature exceeds 700 ° C., oxygen precipitates are formed in the active layer, which leads to deterioration of device characteristics. Inconvenience occurs.
The preferable heating time of the semiconductor wafer is 10 to 60 minutes. If the time is less than 1 minute, it becomes difficult to bubble the light element ion-implanted into the semiconductor wafer.
[0018]
The invention according to claim 6 has a heat source for heat-treating a semiconductor wafer into which a light element has been ion-implanted at a predetermined depth position, and the heat treatment by the heat source causes light-element bubbles in an ion-implanted region of the semiconductor wafer. A heat treatment furnace to be formed, and a moving means for moving the heat source and the semiconductor wafer relatively in parallel with the surface of the semiconductor wafer, and sequentially forming the light element bubbles in order from one end of the semiconductor wafer. Wafer peeling heat treatment apparatus.
The type of the heat treatment apparatus is not limited. A vertical furnace or a horizontal furnace may be used. Further, a single wafer type in which semiconductor wafers are processed one by one or a batch type in which a plurality of semiconductor wafers are processed simultaneously may be used.
The type of heat source is not limited. For example, a halogen lamp, an arc lamp, a graphite heater, a xenon flash lamp, a laser generator, and the like can be used. In any case, it is preferable to use a band-shaped heat source arranged in a band shape in the heat treatment furnace.
The configuration of the moving means is not limited. For example, a semiconductor wafer may be moved with respect to a heat source. Further, the heat source may be moved with respect to the semiconductor wafer. Further, both the semiconductor wafer and the heat source may be moved.
[0019]
The invention according to claim 7 is characterized in that, in the moving means, a temperature gradient G in a heat treatment furnace for heat-treating the semiconductor wafer, and a relative moving speed R between the heat source that produces the temperature gradient G and the semiconductor wafer. 7. The wafer peeling heat treatment apparatus according to claim 6, wherein the relationship is controlled so that G / R> 1 [(° C. · min) / cm ² ].
[0020]
[Action]
According to the method of manufacturing a semiconductor substrate according to the first to fifth aspects and the wafer peeling heat treatment apparatus according to the sixth or seventh aspect, the semiconductor wafer into which the light element has been ion-implanted is subjected to one-way heat treatment. That is, light element bubbles are continuously formed sequentially from one end of the semiconductor wafer while partially moving the heating region in the semiconductor wafer in parallel with the surface of the semiconductor wafer.
When the semiconductor wafer is heated in this manner, nuclei of light element bubbles due to ion implantation are generated in a substantially middle portion (high ion implantation density portion) in the thickness direction of the ion implantation region in order from one end of the semiconductor wafer. I do. In addition, the heating of the semiconductor wafer proceeds with the movement of the heated portion, and light element bubbles grow continuously from the nucleus at one end of the semiconductor wafer. As a result, the thickness of the light element bubble formation region becomes smaller than when the semiconductor wafer is uniformly heated in the conventional wafer surface. The peeling of the semiconductor wafer proceeds sequentially from one end of the semiconductor wafer along the continuous light element bubbles. Therefore, the roughness of the peeled surface of the semiconductor wafer is suppressed, the in-plane uniformity of the thickness of the semiconductor wafer after peeling is enhanced, and thereafter, the wafer such as the etching amount and the polishing amount when flattening the peeled surface is used. The amount of processing can be reduced.
[0021]
In particular, according to the method of manufacturing a semiconductor substrate according to the second aspect, the above-described one-way heat treatment is performed on the ion-implanted region of the active layer wafer of the bonded wafer. As a result, the in-plane uniformity of the thickness of the active layer of the bonded SOI wafer is increased, and the flatness of the device formation surface (surface) of the active layer is enhanced.
[0022]
According to the method for manufacturing a semiconductor substrate according to the fourth aspect and the wafer peeling heat treatment apparatus according to the seventh aspect, the temperature gradient G in the heat treatment furnace, the relative moving speed R between the heat source and the semiconductor wafer, and Is applied in such a way that G / R> 1 [(° C. · min) / cm ² ]. Thereby, light element bubbles are easily formed continuously. This is because the formation of a continuous hydrogen valve is more advantageous as the temperature gradient in the reactor is larger and the growth rate of the hydrogen valve is lower.
However, when the relative moving speed R between the heat source and the semiconductor wafer is very low, the thermal conductivity of the semiconductor wafer is good, and the substantial temperature gradient in the wafer becomes smaller than the surrounding temperature gradient. Since it is difficult to continuously form light element bubbles, it is desirable to secure a moving speed of 1 cm / min or more. Further, if the temperature gradient G in the heat treatment furnace is also very large, the thermal stress in the wafer increases, and there is a risk that defects are introduced into the active layer. It is desirable to keep it.
[0023]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
A p-type single crystal silicon ingot to which a predetermined amount of boron has been added is pulled up by the CZ method. Thereafter, the single crystal silicon ingot is subjected to block cutting, slicing, chamfering, mirror polishing, and the like. Thus, a p-type mirror-finished active layer wafer 10 having a thickness of 725 μm, a diameter of 200 mm, a specific resistance of 20 Ωcm, and the like can be obtained. Hydrogen ions are implanted at a low accelerating voltage of 30 keV into the back surface of the manufactured active layer wafer 10 (at a predetermined depth from the mirror-finished surface) using a medium current ion implanter (FIG. 1A). ). The dose at this time is 5 × 10 ¹⁶ / cm ² . 1 and 4, reference numeral 10a denotes a hydrogen ion implanted region.
[0024]
Thereafter, a silicon oxide film 10b is formed on the entire exposed surface of the active layer wafer 10 by thermal oxidation at 900 ° C. in an oxygen gas atmosphere.
Subsequently, the surface of the active layer wafer 10 and the mirror surface of the previously prepared support substrate wafer (silicon wafer produced by the same process) 20 are used as a bonding surface (overlapping surface), and are known, for example, in a vacuum apparatus. The two wafers 10 and 20 are bonded together using the jig (FIG. 1B). At this time, the silicon oxide film 10b between the active layer wafer 10 and the support substrate wafer 20 becomes a buried silicon oxide film 10c.
[0025]
Then, the bonded wafer 30 is inserted into the peeling heat treatment apparatus 50, and the bonded wafer 30 is subjected to a one-way heat treatment at a furnace temperature of 600 ° C. and an N ₂ gas (or an argon gas or an oxygen gas) atmosphere (FIG. 2). ). That is, the bonded wafer 30 is moved in the heating region in the reaction furnace 51 at a predetermined speed in parallel with the surface of the bonded wafer 30. By this one-way heat treatment, low-temperature heat treatment is performed on the bonding interface side of the support substrate wafer 20 to peel off the active layer wafer 10 while leaving the active layer 10A. Here, three bonded wafers 30 are subjected to batch processing.
[0026]
Next, the heat treatment apparatus 50 will be described with reference to FIG.
As shown in FIG. 2, the peeling heat treatment apparatus 50 includes a vertical reaction furnace 51 mainly made of quartz, a heater 52 having a cylindrical shape covering the outer periphery of the reaction furnace 51, and a heater (heat source) 52. And a housing 53 for accommodating the reaction furnace 51, a wafer holding plate 54 for holding a plurality of bonded wafers 30 in a vertical state, a support shaft 55 for supporting the wafer holding plate 54, a support shaft 55 and the wafer holding plate 54. And a lifting / lowering motor (moving means) 56 for moving the bonded wafer 30 up and down at a moving speed (R) inside and outside the reaction furnace 51.
Substantially the entire inner space of the reaction furnace 51 is a heat treatment stage S for the bonded wafer 30. The heater 52 is a belt-shaped heat source disposed over the entire length of the reaction furnace 51 in a substantially height direction. Specifically, it is composed of a large number of halogen lamps provided at a predetermined pitch. By the heating using the heater 52, a predetermined temperature profile exists in the reactor 51 (FIG. 3). At the lower end of the reaction furnace 51, a wafer entrance 50a is formed.
[0027]
Next, the heat treatment for separating the active layer wafer 10 by the heat treatment apparatus 50 will be described.
The reaction furnace 51 is set in advance to a furnace temperature of 600 ° C. and an atmosphere of N ₂ gas. The three bonded wafers 30 are placed vertically on the wafer holding plate 54 below the reaction furnace 51. The relationship between the temperature gradient (G) provided on the wafer entrance 50a side of the reaction furnace 51 and the moving speed (R) of the bonded wafer 30 is represented by G / R> 1 [(° C. · min) / cm ² ]. Set to.
Thereafter, the wafer holding plate 54 is gradually raised at the moving speed (R) by the lifting motor 56 via the support shaft 55. As a result, the bonded wafer 30 is inserted into the reaction furnace 51 from the wafer entrance 50a.
[0028]
At this time, the bonded wafer 30 is subjected to a one-way heat treatment while partially moving the heating region in the active layer wafer 10 in parallel with the surface of the active layer wafer 10. That is, as shown in FIG. 4A, in the hydrogen ion implanted region 10a, along the high-density line Rp (the middle line in the thickness direction of the hydrogen ion implanted region 10a) at which the hydrogen ion implantation density becomes maximum. Hydrogen bubble nuclei resulting from ion implantation are generated in order from one end of the active layer wafer 10. Along with this, hydrogen bubbles grow sequentially from nuclei generated at one end of the active layer wafer 10. Thus, the thickness of the hydrogen bubble forming region 10d is smaller than that in the conventional case where the active layer wafer is uniformly heated in the wafer plane (FIG. 4B). As a result, the peeling of the active layer wafer 10 due to the growth of hydrogen bubbles proceeds sequentially from one end of the wafer along the continuous hydrogen bubbles. Therefore, the roughness of the peeled surface L of the active layer 10A obtained by peeling is smaller than the roughness of the peeled surface L of the conventional active layer 10A shown by the two-dot chain line in FIG. The in-plane uniformity of the thickness of the active layer 10A is improved, and the flatness of the surface of the active layer 10A is also improved. Moreover, the polishing amount of the surface of the active layer 10A in the subsequent polishing step is also reduced.
[0029]
Here, the one-way heat treatment is performed so that the relationship between the temperature gradient G and the moving speed R satisfies G / R> 1. Therefore, hydrogen bubbles are easily formed continuously. This is because the formation of a continuous hydrogen valve is more advantageous as the temperature gradient in the reactor is larger and the growth rate of the hydrogen valve is lower.
Then, the lifting of the wafer holding plate 54 further proceeds, and when the wafer holding plate 54 reaches the center of the reaction furnace 51, the wafer holding plate 54 stops for 30 minutes. The furnace temperature at this position is 600 ° C. Here, the active layer wafer 10 is completely peeled off, and the active layer 10A remains on the bonding surface of the support substrate wafer 20 via the buried silicon oxide film 10c (FIG. 1C). Thus, the bonded wafer 30 having the SOI structure is obtained.
[0030]
After peeling, the elevating motor 56 rotates in the direction opposite to that when the wafer holding plate 54 is lifted, the wafer holding plate 54 is lowered via the support shaft 55, and the bonded wafer 30 having the SOI structure is discharged from the wafer entrance 50a. Is done.
Subsequently, in the bonded wafer 30 having the SOI structure, after the outer peripheral portion of the silicon oxide film 10b remaining on the outer peripheral portion of the active layer 10A is ground, the surface of the active layer 10A is polished by a polishing device (FIG. 1D). .
[0031]
Next, based on Table 1, an active layer wafer was obtained for the bonded wafer for an SOI substrate of the present invention (Test Examples 1 to 7) and the bonded wafer for a conventional SOI substrate (Comparative Examples 1 to 3). After peeling, the test results on the roughness of the peeled surface are reported. The surface roughness of the active layer after peeling in the hydrogen ion implanted active layer wafer was evaluated by an atomic force microscope (AFM).
[0032]
[Table 1]

[0033]
As is clear from the graph of Table 1, G / R exceeded 1 in all of Test Examples 1 to 7, and the roughness of the peeled surface (the surface of the active layer) was as small as 11 to 40 nm. In particular, in Test Examples 2, 5, and 6 in which G / R exceeded 10, the surface roughness was further reduced to 11 to 15 nm, and the flatness of the peeled surface was further improved. On the other hand, G / R is less than 1 in Comparative Examples 1 to 3. Therefore, the roughness of the peeled surface was as large as 34 to 42. FIG. 5A shows a photograph of Test Example 3 taken by an atomic force microscope. On the other hand, a photograph of Comparative Example 1 by an atomic force microscope is shown in FIG. It is obvious that the roughness of Test Example 5 is smaller. The size of the photograph is 2 × 2 μm.
[0034]
【The invention's effect】
According to the method of manufacturing a semiconductor substrate according to any one of claims 1 to 5, and the wafer peeling heat treatment apparatus according to claims 6 and 7, the surface of a semiconductor wafer is ion-implanted with a light element. In parallel with the above, light element bubbles are continuously formed in order from one end of the semiconductor wafer, so that the thickness of the light element bubble formation region is reduced. As a result, the roughness of the peeled surface of the semiconductor wafer is suppressed, the in-plane uniformity of the thickness of the semiconductor wafer after peeling is enhanced, and the amount of wafer processing when flattening the peeled surface can be reduced. .
[0035]
In particular, according to the method of manufacturing a semiconductor substrate according to the second aspect, the above-described one-way heat treatment is performed on the ion-implanted region of the active layer wafer of the bonded wafer. Thereby, the in-plane uniformity of the thickness of the active layer of the bonded SOI wafer is enhanced, and the flatness of the device formation surface of the active layer is enhanced.
[0036]
According to the method for manufacturing a semiconductor substrate according to the fourth aspect and the wafer peeling heat treatment apparatus according to the seventh aspect, the temperature gradient G in the heat treatment furnace, the relative moving speed R between the heat source and the semiconductor wafer, and Is applied in one direction so that G / R> 1, it becomes easy to continuously form light element bubbles.
[Brief description of the drawings]
FIG. 1 is a flow sheet showing a method for manufacturing a semiconductor substrate according to one embodiment of the present invention.
FIG. 2 is a schematic view showing a use state of the wafer peeling heat treatment apparatus according to one embodiment of the present invention.
FIG. 3 is a graph showing a temperature distribution in a heat treatment furnace in a method for manufacturing a semiconductor substrate according to one embodiment of the present invention.
FIG. 4A is an enlarged cross-sectional view of a main part illustrating a peeling phenomenon of a semiconductor wafer in a method of manufacturing a semiconductor substrate according to one embodiment of the present invention.
FIG. 2B is an enlarged sectional view of a main part for explaining a peeling phenomenon of a semiconductor wafer in a method of manufacturing a semiconductor substrate according to a conventional means.
FIG. 5A is a reference view of a micrograph of a peeled surface of a semiconductor wafer in a method of manufacturing a semiconductor substrate according to one embodiment of the present invention.
(B) is a reference view of a micrograph of a peeled surface of a semiconductor wafer in a method for manufacturing a semiconductor substrate according to a conventional means.
FIG. 6 is a schematic diagram showing a use state of a wafer peeling heat treatment apparatus according to a conventional means.
[Explanation of symbols]
10 wafer for active layer,
10A active layer,
10a ion implantation region,
10c buried silicon oxide film (insulating layer),
20 wafer for supporting substrate,
30 bonded wafer (semiconductor wafer),
50 heat treatment equipment,
52 heater (heat source),
56 elevating motor (moving means),
G temperature gradient,
R Moving speed.

Claims (7)

半導体ウェーハの所定深さ位置に軽元素をイオン注入する工程と、
その後、半導体ウェーハを熱処理し、このイオン注入領域内に軽元素バブルを形成させて半導体ウェーハのイオン注入側を剥離する工程とを備えた半導体基板の製造方法において、
前記熱処理は、前記半導体ウェーハの表面と平行に、該半導体ウェーハの一端から順に、前記軽元素バブルを連続形成する一方向熱処理である半導体基板の製造方法。A step of ion-implanting a light element at a predetermined depth position of the semiconductor wafer,
Thereafter, heat treating the semiconductor wafer, forming a light element bubble in the ion implantation region, and peeling off the ion implantation side of the semiconductor wafer, the method of manufacturing a semiconductor substrate,
The method of manufacturing a semiconductor substrate, wherein the heat treatment is a one-way heat treatment in which the light element bubbles are continuously formed in parallel with a surface of the semiconductor wafer from one end of the semiconductor wafer. 前記半導体ウェーハは、活性層用ウェーハと、該活性層用ウェーハを支持する支持基板用ウェーハとが、これらの間に絶縁層を介在して貼り合わされた貼り合わせウェーハで、
前記イオン注入は活性層用ウェーハに施され、
該活性層用ウェーハと支持基板用ウェーハとの貼り合わせ後の熱処理時に、前記活性層用ウェーハの一部を活性層として残し、前記軽元素バブルを介して活性層用ウェーハを剥離する一方向熱処理を施す請求項１に記載の半導体基板の製造方法。The semiconductor wafer is an active layer wafer, and a support substrate wafer that supports the active layer wafer, a bonded wafer bonded with an insulating layer interposed therebetween,
The ion implantation is performed on an active layer wafer,
One-way heat treatment for removing the active layer wafer through the light element bubbles while leaving a part of the active layer wafer as an active layer during the heat treatment after bonding the active layer wafer and the support substrate wafer. The method for manufacturing a semiconductor substrate according to claim 1, wherein: 前記軽元素が水素である請求項１または請求項２に記載の半導体基板の製造方法。3. The method according to claim 1, wherein the light element is hydrogen. 前記一方向熱処理は、
前記半導体ウェーハを熱処理する熱処理炉内の温度勾配Ｇと、
前記温度勾配Ｇを現出する熱源と半導体ウェーハとの相対的な移動速度Ｒとの関係が、
Ｇ／Ｒ＞１ ［（℃・ｍｉｎ）／ｃｍ^２ ］
となるように施す請求項１〜請求項３のうち、何れか１項に記載の半導体基板の製造方法。The one-way heat treatment,
A temperature gradient G in a heat treatment furnace for heat treating the semiconductor wafer;
The relationship between the relative speed of movement R of the heat source and the semiconductor wafer that produces the temperature gradient G is
G / R> 1 [(° C. · min) / cm ² ]
The method of manufacturing a semiconductor substrate according to claim 1, wherein the method is performed so as to satisfy the following. 前記一方向熱処理では、前記半導体ウェーハを４００℃以上で１分間以上熱処理することで、前記軽元素バブルを形成する請求項１〜請求項４のうち、何れか１項に記載の半導体基板の製造方法。The manufacturing of the semiconductor substrate according to claim 1, wherein the one-way heat treatment forms the light element bubbles by heat-treating the semiconductor wafer at 400 ° C. or more for 1 minute or more. Method. 所定深さ位置に軽元素がイオン注入された半導体ウェーハを熱処理する熱源を有し、該熱源による熱処理により、前記半導体ウェーハのイオン注入領域内に軽元素バブルを形成する熱処理炉と、
該半導体ウェーハの表面と平行に、前記熱源と半導体ウェーハとを相対的に移動させて、該半導体ウェーハの一端から順に、前記軽元素バブルを連続形成する移動手段とを備えたウェーハ剥離熱処理装置。A heat source for heat-treating the semiconductor wafer ion-implanted with the light element at a predetermined depth position, and a heat treatment furnace for forming a light element bubble in the ion-implanted region of the semiconductor wafer by the heat treatment by the heat source;
A wafer peeling heat treatment apparatus comprising: a moving unit that relatively moves the heat source and the semiconductor wafer in parallel with a surface of the semiconductor wafer and sequentially forms the light element bubbles from one end of the semiconductor wafer. 前記移動手段では、
前記半導体ウェーハを熱処理する熱処理炉内の温度勾配Ｇと、
前記温度勾配Ｇを現出する熱源と半導体ウェーハとの相対的な移動速度Ｒとの関係が、
Ｇ／Ｒ＞１ ［（℃・ｍｉｎ）／ｃｍ^２ ］
となるように制御する請求項６に記載のウェーハ剥離熱処理装置。In the moving means,
A temperature gradient G in a heat treatment furnace for heat treating the semiconductor wafer;
The relationship between the relative speed of movement R of the heat source and the semiconductor wafer that produces the temperature gradient G is
G / R> 1 [(° C. · min) / cm ² ]
7. The wafer peeling heat treatment apparatus according to claim 6, wherein the apparatus is controlled so as to satisfy the following condition.

Images