JP2004207721A

JP2004207721A - 弾性表面波フィルタ

Info

Publication number: JP2004207721A
Application number: JP2003419534A
Authority: JP
Inventors: Michio Kadota; 道雄門田; Yasuhiro Negoro; 泰宏根来; Toshinori Miura; 俊徳三浦
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2000-04-19
Filing date: 2003-12-17
Publication date: 2004-07-22

Abstract

【課題】Ｐ型の２−６族化合物半導体膜を得、紫外領域の発光素子を実現する。
【解決手段】高純度ＺｎＯターゲットをスパッタリング法によりサファイア基板上にエピタキシャル成長させ高抵抗のＺｎＯ膜を得、さらにＡｓをイオン注入法でドーピング、または、ドーパントを混ぜたターゲットを用いて成長させる低抵抗のＰ型２−６族化合物半導体膜を得る。Ｎ型ＺｎＯとしてはＡｌをドープしたものを用いてＰＮ接合を形成し発光素子を得る。
【選択図】図７

Description

本発明は、ＺｎＯ系II-VI族化合物半導体を主体とするｐ型半導体膜の製造方法及びそれを用いた発光素子に関する。

II-VI族化合物半導体であるＺｎＯは紫外線領域で発光する発光素子材料として注目されており、直接遷移型であることから発光効率が高い。

発光ダイオードや半導体レーザー等の発光素子は、基板の上にｐ型半導体層とｎ型半導体層とからなるＰＮ接合を形成したものであるから、発光素子を製作するためには、ｐ型半導体層とｎ型半導体層とを基板上に成長させる必要がある。
基板の上に一方の導電型の半導体層をエピタキシャル成長させ、その上に導電型の異なる半導体層をエピタキシャル成長させるためには、その界面に格子不整合が生じず、しかも連続工程で結晶成長させられることが望ましい。
従って、発光素子を製作する際には、同一半導体材料を用いて導電型の異なる半導体層を積層することが望ましい。

しかしながら、従来のＺｎＯ系II-VI族化合物半導体では、導電型がｎ型の単結晶や薄膜しかできず、しかも、比抵抗の小さなものしか作製することができなかった。

そのため、比抵抗の大きなＺｎＯ単結晶や薄膜を必要とする場合には、ＺｎＯ単結晶や薄膜に補償アクセプタとしてＬｉ、Ｃｕ、Ａｇなどをドープすることによって高抵抗化していたが、この場合もやはりｎ型のものしかできず、不純物をドープしてもｐ型のＺｎＯ薄膜を得ることはできなかった。よって、II-VI族化合物半導体を用いてＰＮ接合を得ようとすれば、II-VI族化合物半導体と別な種類の半導体との組み合わせとなり、格子不整合が起こり易かった。

本発明は、上記の従来例の問題点に鑑みてなされたものであり、その目的とするところは、化合物半導体を主成分とする半導体層に不純物をドープした新規なｐ型半導体膜の製造方法とその半導体膜を用いた発光素子を提供することにある。

本発明にかかるｐ型半導体膜の製造方法は、Ｍｇ_XＺｎ_1-XＯ（０≦ｘ≦１）またはＣｄ_XＺｎ_1-XＯ（０≦ｘ≦１）を含み、ｐ型不純物が導入されたII−VI族化合物半導体膜を基板上に設ける工程と、前記不純物が導入された半導体膜を熱処理することにより、前記ｐ型不純物を活性化させる工程とを包含することを特徴としている。

実験によれば、Ｍｇ_XＺｎ_1-XＯまたはＣｄ_XＺｎ_1-XＯを含むII-VI族化合物半導体を主成分とする半導体層に、ｐ型不純物をドープした後、この半導体膜を熱処理することにより、II-VI族化合物半導体からなるｐ型半導体層を得られることが分かった。

ここで、前記II−VI族化合物半導体膜を基板上に設ける工程としては、ｐ型不純物を含むＭｇ_XＺｎ_1-XＯ（０≦ｘ≦１）またはＣｄ_XＺｎ_1-XＯ（０≦ｘ≦１）からなるターゲットをスパッタリングする工程を包含するものであってもよく、Ｍｇ_XＺｎ_1-XＯ（０≦ｘ≦１）またはＣｄ_XＺｎ_1-XＯ（０≦ｘ≦１）からなるターゲットをスパッタリングし、そのII−VI族化合物半導体膜にｐ型不純物を導入する工程を包含するものであってもよい。さらに、後者の場合には、ｐ型不純物をイオン注入によりII−VI族化合物半導体膜に導入することができる。

また、前記ｐ型不純物としては、Ａｓ、Ｎ、Ｐ、Ｓｂ、Ｂｉからなる群から選ばれるいずれか１つを用いることができる。

また、前記ｐ型不純物を活性化させるための熱処理としては、前記半導体膜を４５０℃以上の温度で熱処理することが望ましい。

また、単結晶作製後もしくは半導体層成膜後、不純物をドープしてｐ型半導体層を得る前の半導体層は、比抵抗が１０⁶Ω・ｃｍ以上のものを用いることが望ましい。このような高抵抗の半導体層では、ＺｎＯ層中の酸素欠陥が少なく、このような比抵抗の大きい膜はドーピングして低抵抗化しやすい。このためには、純度９９.９９９％（５Ｎ）以上、望ましくは９９.９９９５％以上のＺｎＯ系材料を用いて十分な酸素雰囲気でＺｎＯ系膜を作製することが好ましい。

また、前記ｐ型不純物を導入する工程においては、１０¹⁷atoms／ｃｍ³以上のｐ型不純物を前記半導体膜に導入することが望ましい。

しかして、本発明によれば、発光素子を製作するにあたっては、ｐ型のII-VI族化合物半導体薄膜とｎ型のII-VI族化合物半導体薄膜とを組み合わせることが可能になる。特に、II-VI族化合物半導体としてＺｎＯを用いることによって紫外線領域に発光波長を有する発光素子を製作することが可能になる。典型的なものとしては、本発明にかかるｐ型半導体膜の製造方法により製造されたＭｇ_XＺｎ_1-XＯ（０≦ｘ≦１）またはＣｄ_XＺｎ_1-XＯ（０≦ｘ≦１）を含み、ｐ型不純物が導入されたII−VI族化合物半導体膜と、Ｍｇ_XＺｎ_1-XＯ（０≦ｘ≦１）またはＣｄ_XＺｎ_1-XＯ（０≦ｘ≦１）を含み、ｎ型不純物が導入されたII−VI族化合物半導体膜とを有する発光素子を製作することができる。

本発明によれば、導電型がｐ型のII-VI族化合物半導体薄膜を得ることができる。

そして、発光素子を製作するにあたっては、ｐ型のII-VI族化合物半導体薄膜とｎ型のII-VI族化合物半導体薄膜とを組み合わせることが可能になる。
特に、II-VI族化合物半導体としてＺｎＯを用いることによって紫外線領域に発光波長を有する発光素子を製作することが可能になる。

純度９９.９９９９％（６Ｎ）のＺｎターゲットを用いてスパッタ法によりｃ面サファイア基板の上にＺｎＯをエピタキシャル成長させ、図１（ａ）に示すようにｃ面サファイア基板１上に膜厚１μｍのＺｎＯ単結晶薄膜２を得た。このＺｎＯ薄膜２の比抵抗ρは、１０⁸Ω・ｃｍであった。ついで、図１（ｂ）に示すように、このＺｎＯ薄膜２に７５Ａｓ＋イオンを加速電圧４０ｋＶにて注入した。このドーピング後のＺｎＯ薄膜２の比抵抗は１０⁷Ω・ｃｍであった。この後、ＺｎＯ薄膜２を形成されたｃ面サファイア基板１を４６０℃の温度で２時間アニールを行った。その結果、比抵抗を１０Ω・ｃｍまで下げることができた。また、成膜後、比抵抗が１０⁶Ω・ｃｍあったＺｎＯ薄膜にイオン注入し、アニールした場合でも、比抵抗を２０Ω・ｃｍまで下げることができた。

このようにしてｃ面サファイア基板１上に形成されたＺｎＯ薄膜２内のＳＩＭＳによるＡｓイオン濃度のプロファイルを図２に示す。図２によれば、表面から０.０２μｍ内に１０²¹atoms／ｃｍ³のイオンが注入されており、０.０２〜０.２μｍの間には１０²¹〜４×１０¹⁷atoms／ｃｍ³のイオンが注入されていることが分かる。また、０.２μｍより深い領域には、３×１０¹⁷atoms／ｃｍ³のイオンが注入されていることが分かった。

次に、ＡｓドープのＺｎＯ薄膜２の導電型をＣＶ特性を測定することによって判定した。このＣＶ特性とは、図３に示すように、測定対象物（ＺｎＯ薄膜２）の表面に円形電極３と環状電極４とを形成し、この円形電極３と環状電極４との間の電圧Ｖgsと両電極間の静電容量値Ｃhとの関係を測定したものである。測定対象物の導電型がｐ型である場合には、横軸に電極間電圧Ｖgs、縦軸に静電容量値ＣhをとったＣＶ特性は右下がりの特性となり、ｎ型である場合には、ＣＶ特性は右上がりの特性となるので、このＣＶ特性を求めることによって測定対象物の導電型を判定できる。

図４は上記のようにして得たＡｓドープＺｎＯ薄膜２のＣＶ特性を示す図であって横軸に電極間電圧Ｖgs、縦軸に静電容量値Ｃhをとっている。図４から明らかなように、このＺｎＯ薄膜２は右下がりのＣＶ特性を示しているので、ｐ型であると判定した。

同様にして、比抵抗ρ＝１０⁶〜１０⁸Ω・ｃｍのＺｎＯ薄膜２を４００℃で、１時間アニールした場合、比抵抗は３０〜５０Ω・ｃｍ程度であったが、ＺｎＯ薄膜２のＣＶ特性は右下がりとなり、ｐ型と判定された。また、純度９９.９９９％（５Ｎ）のＺｎターゲットを用いてＺｎＯ薄膜２を成膜した場合も同じであった。９９.９９９％（５Ｎ）〜９９.９９９９％（６Ｎ）の純度のＺｎＯのセラミックターゲットを用いた場合も同様の結果がえられた。

ここでは、イオン注入の例を示したが、Ａｓ、Ｐ、Ｓｂ、Ｂｉのいずれかを数％混ぜたターゲットを用いて成膜しても同じ結果が得られた。そのときドーピング剤を除いたターゲットの純度は、９９.９９９％以上であった。

次に、窒素（Ｎ）をｐ型不純物として用いた半導体膜の製造について説明する。比抵抗が１０⁸Ω・ｃｍのＺｎＯ薄膜に１４Ｎ＋を加速電圧３５ｋＶで２分間、４０ｋＶで１分間イオン注入し、その後ＺｎＯ薄膜を４６０℃で２時間熱処理した。イオン注入のプロファイルを図５に示す。ごく表面（深さ０〜０.０１μｍの領域）では１０²⁰atoms／ｃｍ³の窒素が注入されていることが分かる。また、深さ０.０２〜０.２５μｍの領域では１０¹⁹atoms／ｃｍ³の窒素が注入され、深さ０.７〜１.１μｍの領域では１０¹⁸atoms／ｃｍ³の窒素が注入されていることが分かる。

このＺｎＯ薄膜のＣＶ特性を図６に示す。図３を用いて説明したように、ＣＶ特性が右下がりになっているので、ＺｎＯ薄膜がｐ型の導電型を有していることが分かる。このＺｎＯ薄膜の比抵抗は７Ω・ｃｍであった。窒素をＺｎＯ膜に注入後、４８０℃の温度で２時間活性化を行なったＺｎＯ薄膜は、３Ω・ｃｍの比抵抗を有していた。

なお、上記実験例は１つの例示に過ぎず、ＡｓやＮのイオン注入量を増やせば、比抵抗を１Ω・ｃｍくらいまで低下させることも可能である。また、Ｐ、Ｓｂ、Ｂｉをｐ型不純物として用いても、ｐ型のＺｎＯ薄膜を形成することが可能である。

（発光素子）図７は本発明の一実施形態による発光素子１１を示す断面図である。この発光素子にあっては、ｃ面サファイア基板１の上に金属薄膜１２を形成し、その上にＺｎＯ薄膜２をエピタキシャル成長させ、このＺｎＯ薄膜２にＡｓをドーピングしてｐ型ＺｎＯ薄膜２を形成した後、さらにその上にＺｎＯ薄膜５をエピタキシャル成長させ、このＺｎＯ薄膜５にＡｌをドーピングしてｎ型ＺｎＯ薄膜５を形成している。そして、ｎ型ＺｎＯ薄膜５の上と金属薄膜１２の上面にそれぞれ上部電極１３と下部電極１４を形成している。ｐ型ＺｎＯ薄膜５としては、上述したＡｓ、Ｎ、Ｐ、Ｓｂ、Ｂｉのいずれかがドープされたｐ型ＺｎＯ膜を用いることができる。また、ｎ型ＺｎＯ薄膜としてはＡｌがドープされたｎ型ＺｎＯ膜等、公知のものを用いることができる。

この発光素子１１において、上部電極１３と下部電極１４の間に電圧を印加すると、ｐ型ＺｎＯ薄膜２とｎ型ＺｎＯ薄膜５との間で発生した光は、ｎ型ＺｎＯ薄膜５から外部へ出射される。

また、図８は本発明の別な実施形態による発光素子２１を示す断面図である。この発光素子２１にあっては、ｃ面サファイア基板１の上にＺｎＯ薄膜２をエピタキシャル成長させ、このＺｎＯ薄膜２にＡｓをドーピングしてｐ型ＺｎＯ薄膜２を形成した後、さらにその上にＺｎＯ薄膜５をエピタキシャル成長させ、このＺｎＯ薄膜５にＡｌをドーピングしてｎ型ＺｎＯ薄膜５を形成している。そして、ｐ型ＺｎＯ薄膜２の一部をｎ型ＺｎＯ薄膜５から露出させ、ｎ型ＺｎＯ薄膜５の上面とｐ型ＺｎＯ薄膜２の上面にそれぞれ上部電極２２と下部電極２３を形成している。

この発光素子２１において、上部電極２２と下部電極２３の間に電圧を印加すると、ｐ型ＺｎＯ薄膜２とｎ型ＺｎＯ薄膜５との間で発生した光は、ｎ型ＺｎＯ薄膜５から外部へ出射される。

図８では、ｎ型ＺｎＯ／ｐ型ＺｎＯ／サファイアの構造を示したが、ｐ型ＺｎＯ／ｎ型ＺｎＯ／サファイアの構造でもよい。また、ｃ面サファイア基板１とＺｎＯ薄膜２との間にＺｎＯ薄膜２の結晶性を向上させるために不純物が添加されたＺｎＯバッファ膜を設けてもよい。

（ａ）（ｂ）はｃ面サファイア基板の上にＡｓをドープされたＺｎＯ薄膜を形成する工程を示す概略図である。ＺｎＯ薄膜にドープされたＡｓの濃度プロファイルを示す図である。ＣＶ法によりＡｓドープＺｎＯ薄膜の導電型を判定する方法を説明する図である。図３の判定方法において測定した電極間電圧と電極間の静電容量値との関係を示す図である。ＺｎＯ薄膜にドープされた窒素（Ｎ）の濃度プロファイルを示す図である。ＮドープＺｎＯ薄膜をＣＶ法による電極間電圧と電極間の静電容量地との関係を示す図である。本発明の一実施形態による発光素子の概略断面図である。従来の縦結合型ＳＡＷフィルタの一例を示す斜視図。

符号の説明

１ｃ面サファイア基板
２ＡｓをドープされたＺｎＯ薄膜
５ＡｌをドープされたＺｎＯ薄膜
１１、２１発光素子

Claims

Ｍｇ_XＺｎ_1-XＯ（０≦ｘ≦１）またはＣｄ_XＺｎ_1-XＯ（０≦ｘ≦１）を含み、ｐ型不純物が導入されたII−VI族化合物半導体膜を基板上に設ける工程と、
前記不純物が導入された半導体膜を熱処理することにより、前記ｐ型不純物を活性化させる工程と、を包含するｐ型半導体膜の製造方法。
前記半導体膜を設ける工程は、ｐ型不純物を含むＭｇ_XＺｎ_1-XＯ（０≦ｘ≦１）またはＣｄ_XＺｎ_1-XＯ（０≦ｘ≦１）からなるターゲットをスパッタリングすることにより、前記II−VI族化合物半導体膜を基板上に設ける工程を包含する請求項１に記載のｐ型半導体膜の製造方法。
前記半導体膜を設ける工程は、Ｍｇ_XＺｎ_1-XＯ（０≦ｘ≦１）またはＣｄ_XＺｎ_1-XＯ（０≦ｘ≦１）からなるターゲットをスパッタリングすることにより、前記II−VI族化合物半導体膜を基板上に設ける工程と、前記II−VI族化合物半導体膜にｐ型不純物を導入する工程とを包含する請求項１に記載のｐ型半導体膜の製造方法。
前記ｐ型不純物をイオン注入により前記II−VI族化合物半導体膜に導入する請求項３に記載のｐ型半導体膜の製造方法。
前記ｐ型不純物がＡｓ、Ｎ、Ｐ、Ｓｂ、Ｂｉからなる群から選ばれる１つである請求項１〜４に記載のｐ型半導体膜の製造方法。
前記半導体膜が４５０℃以上の温度で熱処理される請求項１〜５に記載のｐ型半導体膜の製造方法。
前記ｐ型不純物を導入する工程前の前記半導体膜が１０⁶Ω・ｃｍ以上の比抵抗を有する請求項１〜６に記載のｐ型半導体膜の製造方法。
前記ｐ型不純物を導入する工程前の前記半導体膜が９９.９９９％以上の純度を有する請求項１、３〜７に記載のｐ型半導体膜の製造方法。
ｐ型不純物を導入する工程において、１０¹⁷atoms／ｃｍ³以上の前記ｐ型不純物が前記半導体膜に導入される請求項１〜８に記載のｐ型半導体膜の製造方法。
請求項１〜９のいずれかに記載のｐ型半導体膜の製造方法により製造されたＭｇ_XＺｎ_1-XＯ（０≦ｘ≦１）またはＣｄ_XＺｎ_1-XＯ（０≦ｘ≦１）を含み、ｐ型不純物が導入されたII−VI族化合物半導体膜と、Ｍｇ_XＺｎ_1-XＯ（０≦ｘ≦１）またはＣｄ_XＺｎ_1-XＯ（０≦ｘ≦１）を含み、ｎ型不純物が導入されたII−VI族化合物半導体膜とを有する発光素子。