JP2004200579A - 量子演算素子及びその使用方法 - Google Patents
量子演算素子及びその使用方法 Download PDFInfo
- Publication number
- JP2004200579A JP2004200579A JP2002370135A JP2002370135A JP2004200579A JP 2004200579 A JP2004200579 A JP 2004200579A JP 2002370135 A JP2002370135 A JP 2002370135A JP 2002370135 A JP2002370135 A JP 2002370135A JP 2004200579 A JP2004200579 A JP 2004200579A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- quantum
- tunnel barrier
- trap
- operation device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Software Systems (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computational Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Artificial Intelligence (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
【課題】量子演算素子を用いた演算では、量子状態の相関に関する情報を得ることができない。また、単一試行で情報を読み出す場合には量子演算回路が複雑になる。
【解決手段】量子箱電極と対向電極によって形成された量子ビットをゲート電圧で制御し、量子ビットにトンネルバリアを挟んで結合されたトラップ電極に演算後の量子箱電極中の余剰クーパー対を溜める。トラップ電極と読み出し用の単電子トランジスタの島電極を静電容量を介して結合し、トラップ電極における電荷量の変化を単電子トランジスタの直流電流値として読み出す。
【選択図】 図１
【解決手段】量子箱電極と対向電極によって形成された量子ビットをゲート電圧で制御し、量子ビットにトンネルバリアを挟んで結合されたトラップ電極に演算後の量子箱電極中の余剰クーパー対を溜める。トラップ電極と読み出し用の単電子トランジスタの島電極を静電容量を介して結合し、トラップ電極における電荷量の変化を単電子トランジスタの直流電流値として読み出す。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ジョセフソン結合システムで構成される量子計算機に用いる量子演算素子及びその使用方法に関する。
【０００２】
【従来の技術】
従来より、量子計算機に超伝導量子演算素子を用いることができることが知られている（例えば、特許文献１参照。）。
【０００３】
図２は従来の超伝導量子演算素子の一例を示す回路図である。
【０００４】
超伝導箱電極２０５中の余剰クーパー対数は帯電効果により０または１に制限される。そして、この２つの状態は第１のトンネルバリア２０７を介した対向電極２０４と超伝導箱電極２０５との間のクーパー対のトンネリングによってコヒーレントに結合している。
【０００５】
ゲート電極２０１に印加されたゲート電圧がゲート容量２０２を介して超伝導箱電極２０５に作用し、量子ビットに対する演算を行なうことになる。
【０００６】
さらに超伝導箱電極２０５には第２のトンネルバリア２０６を介して読み出し電極２０３が設けられている。
【０００７】
この第２のトンネルバリア２０６はクーパー対のコヒーレンスをなるべく長時間壊さないように第１のトンネルバリア２０７に比べて厚く、従ってトンネル確率が十分小さくなるように作られている。
【０００８】
読み出し電極２０３は電圧源によって正にバイアスされており、超伝導箱電極２０５中に余剰クーパー対が存在する場合は２つの準粒子トンネリングによってそれらが引き出され、ある一定の電流を与える。
【０００９】
一方、余剰クーパー対が存在しない場合は何も起こらない。従って、接合を流れる電流を計測することにより、二つの状態を区別すること、即ち量子状態の読み出しを可能とする構成としている。
【００１０】
このとき、単一のクーパー対の緩和による電流を検出することは測定精度上困難であるため、同じ演算を多数回繰り返し平均化することにより検出可能な電流を得ている。
【００１１】
また、高周波単一電子トランジスタを用いて、単一試行での読み出しを試みているものもある（例えば、非特許文献１参照。）。
【００１２】
【特許文献１】
特開２０００−２７７７２３号公報（〔0013〕〔0015〕、図１）
【非特許文献１】
サイエンス（Ｓｃｉｅｎｃｅ），（米国），１９９８年５月２２日，第２８０巻，ｐ．１２３８−１２４２
【００１３】
【発明が解決しようとする課題】
しかしながら、従来の量子演算素子では測定結果を得るためには複数回の測定を行い、それらの試行結果の平均値を算出する処理が必要があり、この場合には量子状態の相関に関する情報を得ることができないという問題があった。
【００１４】
また、高周波単一電子トランジスタを用いた従来の技術では、高周波信号を扱うため量子演算回路が全体的に複雑となるという問題があった。
【００１５】
本発明は、このような技術的背景のもとでなされたものである。したがって、本発明の目的は、高周波信号処理を用いない単純な回路構成のもとで、単一試行による量子状態の読み出しができる量子演算素子及びその使用方法を提供することである。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明は、量子箱電極と対向電極が第１のトンネルバリアを挟んで結合した量子ビット構造と、前記量子箱電極と静電容量を介して結合した第１のゲート電極と、前記量子箱電極と第２のトンネルバリアを介して結合したトラップ電極と、単電子トランジスタとを備え、前記単電子トランジスタはソース電極、島電極、ドレイン電極、及びゲート容量により島電極と結合した第２のゲート電極を有し、前期トラップ電極と前記単電子トランジスタの島電極とが静電容量を介して結合していることを特徴とする。
【００１７】
また、本発明は、量子箱電極と対向電極とトラップ電極のいずれもが超伝導材料からなることを特徴とする。
【００１８】
また、本発明は、第２のトンネルバリアを介したキャリア緩和時間が、第１のトンネルバリアを介したコヒーレント振動周期より長いことを特徴とする。
【００１９】
また、本発明は、第２のトンネルバリアを形成する絶縁膜の厚さが、第１のトンネルバリアを形成する絶縁膜の厚さより厚いことを特徴とする。
【００２０】
また、本発明は、第２のトンネルバリアを介したキャリア緩和時間が、第１のトンネルバリアを介したコヒーレント振動周期の５倍から１０００倍の範囲にあることを特徴とする。
【００２１】
また、本発明は、記第２のトンネルバリアを形成する絶縁膜の厚さが、第１のトンネルバリアを形成する絶縁膜の厚さの１倍から３倍の範囲にあることを特徴とする。
【００２２】
さらに、本発明は、量子演算素子の使用方法において、対向電極に負バイアス電圧を印加することにより量子箱電極中に余剰クーパー対が存在する場合にのみ余剰クーパー対をトラップ電極に取り出す処理工程と、この処理工程の前後における単電子トランジスタを流れる電流値の変化を計測する工程を含むことを特徴とする。
【００２３】
また、本発明は、量子演算素子の使用方法において、トラップ電極に正バイアス電圧を印加することにより量子箱電極中に余剰クーパー対が存在する場合にのみ余剰クーパー対をトラップ電極に取り出す処理工程と、この処理工程の前後における単電子トランジスタを流れる電流値の変化を計測する工程を含むことを特徴とする。
【００２４】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００２５】
図１は、本発明の実施の一形態に係る量子演算素子の構成を示す回路図である。
【００２６】
図１において、１０６は低温時に超伝導状態となる超伝導体からなる超伝導箱電極、１０４はソース電極として作用する超伝導体からなる対向電極、１０１は超伝導体又は常伝導体からなる第１のゲート電極、１０７は超伝導箱電極１０６と対向電極１０４との間の薄膜からなる第１のトンネルバリア、１０２はゲート電極１０１と超伝導箱電極１０６との間の第１のゲート容量、１０３は超伝導体からなるトラップ電極、１０８は超伝導箱電極１０６とトラップ電極１０３との間の第２のトンネルバリアであり第１のトンネルバリア１０７より厚く形成されている。
【００２７】
読み出し用単電子トランジスタは、ソース電極１０９、島電極１１０、ドレイン電極１１３及び第２のゲート電極１１１からなり、トラップ電極１０３と島電極１１０は読み出し容量１０５を介して、島電極１１０とソース電極１０９は薄膜からなる第３のトンネルバリア１１４を介して、島電極１１０とドレイン電極１１３は薄膜からなる第４のトンネルバリア１１５を介して、島電極１１０と第２のゲート電極１１１とは第２のゲート容量１１２を介してそれぞれ結合している。
【００２８】
なお、読み出し容量１０５に代えて、トラップ電極１０３と島電極１１０とをトンネルバリアを介して結合することもできる。
【００２９】
ここで、読み出し用単電子トランジスタのソース電極１０９、島電極１１０、ドレイン電極１１３、第２のゲート電極１１１には、超伝導体又は常伝導体のいずれの材料でも用いることができる。
【００３０】
次に図１を用いて本発明の実施の一形態に係る量子演算素子の動作を説明する。
【００３１】
絶縁体基板上に形成された超伝導体膜からなる超伝導箱電極１０６が、第１のトンネルバリア１０７を挟んで超伝導体薄膜からなる対向電極１０４と結合している。
【００３２】
そして、第１のゲート電極１０１が第１のゲート容量１０２を介して超伝導箱電極１０６に近接して配置され、トラップ電極１０３が第２のトンネルバリア１０８を介して超伝導箱電極１０６と結合している。
【００３３】
ここで、第１のトンネルバリア１０７を介して超伝導箱電極１０６に入ったクーパー対は、ある時間の経過の後にエネルギーを放出して２個の電子となり、第２のトンネルバリア１０８をトンネルしてトラップ電極１０３に至る。このときのクーパー対の寿命に対応する時間をキャリア緩和時間とよぶ。
【００３４】
また、クーパー対のコヒーレントな振動の周期をコヒーレント振動周期という。
【００３５】
そして、第２のトンネルバリア１０８を介したキャリア緩和時間が、第１のトンネルバリア１０７を介したコヒーレント振動周期より長くなるように、第２のトンネルバリア１０８を構成する絶縁膜の厚さは第１のトンネルバリア１０７を構成する絶縁膜よりも厚く形成する。
【００３６】
これは、第２のトンネルバリア１０８を介した電子の緩和が起こるまでの十分長い時間のあいだに、第１のトンネルバリア１０７を介したコヒーレントなクーパー対の振動による量子演算を行うことを可能とするためである。
【００３７】
そして、第１のゲート電極１０１に印加されるゲート電圧により超伝導箱電極１０６の静電ポテンシャルを制御することによって、第１のトンネルバリア１０７を介した超伝導箱電極１０６と対向電極１０４との間のクーパー対のトンネリング、すなわち量子ビットの状態の遷移を制御することができる。
【００３８】
一方、対向電極１０４は負にバイアスされており、超伝導箱電極１０６に余剰クーパー対が存在するときのみ第２のトンネルバリア１０８を介した２つの準粒子トンネリングによって、２電子が引き出される。
【００３９】
ここで、対向電極１０４を負にバイアスした場合には、トラップ電極１０３にはバイアスをかける必要がないので、演算中は読み出し用単電子トランジスタのソース電極１０９及びドレイン電極１１３をゼロバイアスに保つことができる。
【００４０】
また、演算中に読み出し用単電子トランジスタのソース電極１０９及びドレイン電極１１３に等しい正バイアスを印加し、トラップ電極１０３を正にバイアスすることによっても同様の効果を得ることができる。
【００４１】
演算が終了した後、単電子トランジスタのソース電極１０９を正にバイアスして電流を測定し、演算前の電流値との比較から０状態、１状態の区別が可能となる。
【００４２】
この量子ビットの読み出し方法を図３を用いて具体的に説明する。
【００４３】
図３において、横軸は読み出し用単電子トランジスタの第２のゲート電極１１１に印加する電圧値であり、縦軸は読み出し用単電子トランジスタを流れる電流値である。
【００４４】
この電流は単電子トランジスタの特性よりゲート電圧に対して周期的に振動する関数となる。
【００４５】
トラップ電極１０３に余剰クーパー対が存在する場合には、読み出し容量１０５を介して単電子トランジスタの島電極１１０のポテンシャルが変化する。
【００４６】
その結果、この電流の関数は横軸方向に２ｅ／Ｃｍだけシフトする。ここでｅは電荷素量、Ｃｍは読み出し容量１０５の大きさである。
【００４７】
従って、演算前の初期状態において単電子トランジスタの第２のゲート電極１１１に印加する電圧値を例えば図３に示すようにＶｇ０に設定すると、演算後の状態が”０”の場合、すなわちトラップ電極１０３に余剰クーパー対が存在しないときは電流値は０のままであるが、”１”の場合、すなわちトラップ電極１０３に余剰クーパー対が存在する場合はΔＩの電流が検出される。
【００４８】
これより、二つの状態を区別することが可能となる。
【００４９】
読み出しが完了した後は、対向電極１０４を正にバイアスしトラップ電極１０３にたまった電荷を引き出すことにより初期化を図ることができる。
【００５０】
以上説明したように、本発明の実施の形態によれば、トラップ電極１０３に演算後の超伝導箱電極１０６中の余剰クーパー対を溜め、その電荷量の変化を読み出し用の単電子トランジスタの直流電流値として読み出すことが出来る。
【００５１】
そのため、高速で信号を読み出す必要がなくなるため、回路構成を単純にすることができる。
【００５２】
また、単電子トランジスタを高感度の電荷計として用いることにより、電荷量を平均化することなく、単一の試行で量子ビットの状態観測が可能となる。
【００５３】
次に、本発明の実施の一形態に係る量子演算素子の製造方法を説明する。
【００５４】
図４は、本発明の実施の一形態に係る量子演算素子を示す平面図である。
【００５５】
絶縁体基板４０３には、例えば表面酸化されたシリコン基板を用いることができる。
【００５６】
超伝導箱電極４０５、対向電極４０４、トラップ電極４０２、第１のゲート電極４０１、島電極４０９、ドレイン電極４１０、ソース電極４０８の各電極は、低温の使用状態では超伝導状態となるアルミニウムまたはニオブ等により形成される。
【００５７】
また、第１のゲート電極４０１、第２のゲート電極４１１には、上記超伝導材料の他に常伝導貴金属、例えば金または白金等を用いることもできる。
【００５８】
ここで各電極の大きさは、超伝導箱電極４０５、トラップ電極４０２、島電極４０９については典型的には、幅が約５０ｎｍ程度であり、長さが約７００ｎｍ程度である。
【００５９】
トンネル接合として用いる酸化アルミニウムからなる第１のトンネルバリア４０７は、超伝導箱電極４０５を蒸着した後に酸素を真空室に導入することにより超伝導箱電極４０５の表面を酸化し、その後に対向電極４０４を超伝導箱電極４０５とわずかに重なるように蒸着することにより形成する。
【００６０】
次に、第２のトンネルバリア４０６は、対向電極４０４を蒸着した後に再度酸素を真空室に導入することにより超伝導箱電極４０５の表面をさらに酸化し、その後にトラップ電極４０２を超伝導箱電極４０５とわずかに重なるように蒸着することにより形成する。
【００６１】
読み出し用単電子トランジスタの第３のトンネルバリア４１２及び第４のトンネルバリア４１３も同様にして形成される。
【００６２】
図５は、本発明の実施の一形態に係る量子演算素子の製造工程の一例を示す図である。
【００６３】
図５（ａ）に、電極形成にもちいるマスクパターンの一例を示す。また、図５（ｂ）に蒸着工程後の量子演算素子の平面図を示す。
【００６４】
図５（ａ）に示すマスク５０１を通して、超伝導箱電極５０７および島電極５１１としてアルミニウムを典型的には厚さ約１５０ｎｍ程度蒸着した後、蒸着装置の真空室の中に酸素あるいは酸素約１０％とアルゴン約９０％からなる混合ガスを導入し表面を酸化する。
【００６５】
なお、電極材料としてニオブを用いた場合には、ニオブ電極の表面にあらかじめ薄くアルミニウムを蒸着し、その後アルミニウムを酸化する処理を行う。
【００６６】
次に、このマスク５０１を通して対向電極５０４及びソース電極５０８とドレイン電極５０９を、それぞれ超伝導箱電極５０７および島電極５１１とその表面においてわずかに重なるように、異なる角度から蒸着する。
【００６７】
この電極金属の重なり部分に挟まれた酸化アルミニウムがトンネルバリアになり、第１のトンネルバリア５０５、第３のトンネルバリア５１０、第４のトンネルバリア５１２が形成される。
【００６８】
トラップ電極５０３側の第２のトンネルバリア５０６は、トンネルバリア５０５に比べて十分大きな抵抗を持つことが望ましいので、対向電極５０４の蒸着後に、再度酸素を真空室に導入し超伝導箱電極５０７の表面をさらに酸化したのちに、トラップ電極５０３を超伝導箱電極５０７とわずかに重なるように蒸着することにより形成する。
【００６９】
ここでトンネルバリアの厚さは、典型的には、第１のトンネルバリア５０５、第３のトンネルバリア５１０、第４のトンネルバリア５１２では約１ｎｍ程度であり、第２のトンネルバリア５０６では約１ｎｍから約３ｎｍ程度である。
【００７０】
このときのコヒーレント振動周期は約２０ｐｓｅｃから約２００ｐｓｅｃ程度、典型的には約１００ｐｓｅｃ程度であり、キャリア緩和時間は約１ｎｓｅｃから約２０ｎｓｅｃ程度、典型的には約１０ｎｓｅｃ程度である。
【００７１】
以上の工程において第１のゲート電極５０２及び第２のゲート電極５０３も形成され、図５（ｂ）に示す量子演算素子が完成する。
【００７２】
【発明の効果】
以上説明したように、本発明によれば、量子ビット情報を平均化することなく単一の試行により直流電流値として読み出すことが出来る。そのため、読み出し処理回路及び量子ビット回路の構成を簡素化することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係る量子演算素子の構成を示す回路図である。
【図２】従来の技術による超伝導量子演算素子とその読み出し回路を示す回路図である。
【図３】本発明の実施の一形態に係る量子ビットの読み出し方法を説明する図である。
【図４】本発明の実施の一形態に係る量子演算素子を示す平面図である。
【図５】本発明の実施の一形態に係る量子演算素子の製造工程の一例を示す図である。
【符号の説明】
１０１、４０１、５０２ 第１のゲート電極
１０２ 第１のゲート容量
１１２ 第２のゲート容量
２０１ ゲート電極
２０２ ゲート容量
１０３、４０２、５０３ トラップ電極
１０４、２０４、４０４、５０４ 対向電極
１０５ 読み出し容量
１０６、２０５、４０５、５０７ 超伝導箱電極
１０７、２０７、４０７、５０５ 第１のトンネルバリア
１０８、２０６、４０６、５０６ 第２のトンネルバリア
１０９、４０８、５０８ ソース電極
１１０、４０９、５１１ 島電極
１１１、４１１、５０３ 第２のゲート電極
１１３、４１０、５０９ ドレイン電極
１１４、４１２、５１０ 第３のトンネルバリア
１１５、４１３、５１２ 第４のトンネルバリア
２０３ 読み出し電極
４０３ 絶縁体基板
５０１ マスク
【発明の属する技術分野】
本発明は、ジョセフソン結合システムで構成される量子計算機に用いる量子演算素子及びその使用方法に関する。
【０００２】
【従来の技術】
従来より、量子計算機に超伝導量子演算素子を用いることができることが知られている（例えば、特許文献１参照。）。
【０００３】
図２は従来の超伝導量子演算素子の一例を示す回路図である。
【０００４】
超伝導箱電極２０５中の余剰クーパー対数は帯電効果により０または１に制限される。そして、この２つの状態は第１のトンネルバリア２０７を介した対向電極２０４と超伝導箱電極２０５との間のクーパー対のトンネリングによってコヒーレントに結合している。
【０００５】
ゲート電極２０１に印加されたゲート電圧がゲート容量２０２を介して超伝導箱電極２０５に作用し、量子ビットに対する演算を行なうことになる。
【０００６】
さらに超伝導箱電極２０５には第２のトンネルバリア２０６を介して読み出し電極２０３が設けられている。
【０００７】
この第２のトンネルバリア２０６はクーパー対のコヒーレンスをなるべく長時間壊さないように第１のトンネルバリア２０７に比べて厚く、従ってトンネル確率が十分小さくなるように作られている。
【０００８】
読み出し電極２０３は電圧源によって正にバイアスされており、超伝導箱電極２０５中に余剰クーパー対が存在する場合は２つの準粒子トンネリングによってそれらが引き出され、ある一定の電流を与える。
【０００９】
一方、余剰クーパー対が存在しない場合は何も起こらない。従って、接合を流れる電流を計測することにより、二つの状態を区別すること、即ち量子状態の読み出しを可能とする構成としている。
【００１０】
このとき、単一のクーパー対の緩和による電流を検出することは測定精度上困難であるため、同じ演算を多数回繰り返し平均化することにより検出可能な電流を得ている。
【００１１】
また、高周波単一電子トランジスタを用いて、単一試行での読み出しを試みているものもある（例えば、非特許文献１参照。）。
【００１２】
【特許文献１】
特開２０００−２７７７２３号公報（〔0013〕〔0015〕、図１）
【非特許文献１】
サイエンス（Ｓｃｉｅｎｃｅ），（米国），１９９８年５月２２日，第２８０巻，ｐ．１２３８−１２４２
【００１３】
【発明が解決しようとする課題】
しかしながら、従来の量子演算素子では測定結果を得るためには複数回の測定を行い、それらの試行結果の平均値を算出する処理が必要があり、この場合には量子状態の相関に関する情報を得ることができないという問題があった。
【００１４】
また、高周波単一電子トランジスタを用いた従来の技術では、高周波信号を扱うため量子演算回路が全体的に複雑となるという問題があった。
【００１５】
本発明は、このような技術的背景のもとでなされたものである。したがって、本発明の目的は、高周波信号処理を用いない単純な回路構成のもとで、単一試行による量子状態の読み出しができる量子演算素子及びその使用方法を提供することである。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明は、量子箱電極と対向電極が第１のトンネルバリアを挟んで結合した量子ビット構造と、前記量子箱電極と静電容量を介して結合した第１のゲート電極と、前記量子箱電極と第２のトンネルバリアを介して結合したトラップ電極と、単電子トランジスタとを備え、前記単電子トランジスタはソース電極、島電極、ドレイン電極、及びゲート容量により島電極と結合した第２のゲート電極を有し、前期トラップ電極と前記単電子トランジスタの島電極とが静電容量を介して結合していることを特徴とする。
【００１７】
また、本発明は、量子箱電極と対向電極とトラップ電極のいずれもが超伝導材料からなることを特徴とする。
【００１８】
また、本発明は、第２のトンネルバリアを介したキャリア緩和時間が、第１のトンネルバリアを介したコヒーレント振動周期より長いことを特徴とする。
【００１９】
また、本発明は、第２のトンネルバリアを形成する絶縁膜の厚さが、第１のトンネルバリアを形成する絶縁膜の厚さより厚いことを特徴とする。
【００２０】
また、本発明は、第２のトンネルバリアを介したキャリア緩和時間が、第１のトンネルバリアを介したコヒーレント振動周期の５倍から１０００倍の範囲にあることを特徴とする。
【００２１】
また、本発明は、記第２のトンネルバリアを形成する絶縁膜の厚さが、第１のトンネルバリアを形成する絶縁膜の厚さの１倍から３倍の範囲にあることを特徴とする。
【００２２】
さらに、本発明は、量子演算素子の使用方法において、対向電極に負バイアス電圧を印加することにより量子箱電極中に余剰クーパー対が存在する場合にのみ余剰クーパー対をトラップ電極に取り出す処理工程と、この処理工程の前後における単電子トランジスタを流れる電流値の変化を計測する工程を含むことを特徴とする。
【００２３】
また、本発明は、量子演算素子の使用方法において、トラップ電極に正バイアス電圧を印加することにより量子箱電極中に余剰クーパー対が存在する場合にのみ余剰クーパー対をトラップ電極に取り出す処理工程と、この処理工程の前後における単電子トランジスタを流れる電流値の変化を計測する工程を含むことを特徴とする。
【００２４】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００２５】
図１は、本発明の実施の一形態に係る量子演算素子の構成を示す回路図である。
【００２６】
図１において、１０６は低温時に超伝導状態となる超伝導体からなる超伝導箱電極、１０４はソース電極として作用する超伝導体からなる対向電極、１０１は超伝導体又は常伝導体からなる第１のゲート電極、１０７は超伝導箱電極１０６と対向電極１０４との間の薄膜からなる第１のトンネルバリア、１０２はゲート電極１０１と超伝導箱電極１０６との間の第１のゲート容量、１０３は超伝導体からなるトラップ電極、１０８は超伝導箱電極１０６とトラップ電極１０３との間の第２のトンネルバリアであり第１のトンネルバリア１０７より厚く形成されている。
【００２７】
読み出し用単電子トランジスタは、ソース電極１０９、島電極１１０、ドレイン電極１１３及び第２のゲート電極１１１からなり、トラップ電極１０３と島電極１１０は読み出し容量１０５を介して、島電極１１０とソース電極１０９は薄膜からなる第３のトンネルバリア１１４を介して、島電極１１０とドレイン電極１１３は薄膜からなる第４のトンネルバリア１１５を介して、島電極１１０と第２のゲート電極１１１とは第２のゲート容量１１２を介してそれぞれ結合している。
【００２８】
なお、読み出し容量１０５に代えて、トラップ電極１０３と島電極１１０とをトンネルバリアを介して結合することもできる。
【００２９】
ここで、読み出し用単電子トランジスタのソース電極１０９、島電極１１０、ドレイン電極１１３、第２のゲート電極１１１には、超伝導体又は常伝導体のいずれの材料でも用いることができる。
【００３０】
次に図１を用いて本発明の実施の一形態に係る量子演算素子の動作を説明する。
【００３１】
絶縁体基板上に形成された超伝導体膜からなる超伝導箱電極１０６が、第１のトンネルバリア１０７を挟んで超伝導体薄膜からなる対向電極１０４と結合している。
【００３２】
そして、第１のゲート電極１０１が第１のゲート容量１０２を介して超伝導箱電極１０６に近接して配置され、トラップ電極１０３が第２のトンネルバリア１０８を介して超伝導箱電極１０６と結合している。
【００３３】
ここで、第１のトンネルバリア１０７を介して超伝導箱電極１０６に入ったクーパー対は、ある時間の経過の後にエネルギーを放出して２個の電子となり、第２のトンネルバリア１０８をトンネルしてトラップ電極１０３に至る。このときのクーパー対の寿命に対応する時間をキャリア緩和時間とよぶ。
【００３４】
また、クーパー対のコヒーレントな振動の周期をコヒーレント振動周期という。
【００３５】
そして、第２のトンネルバリア１０８を介したキャリア緩和時間が、第１のトンネルバリア１０７を介したコヒーレント振動周期より長くなるように、第２のトンネルバリア１０８を構成する絶縁膜の厚さは第１のトンネルバリア１０７を構成する絶縁膜よりも厚く形成する。
【００３６】
これは、第２のトンネルバリア１０８を介した電子の緩和が起こるまでの十分長い時間のあいだに、第１のトンネルバリア１０７を介したコヒーレントなクーパー対の振動による量子演算を行うことを可能とするためである。
【００３７】
そして、第１のゲート電極１０１に印加されるゲート電圧により超伝導箱電極１０６の静電ポテンシャルを制御することによって、第１のトンネルバリア１０７を介した超伝導箱電極１０６と対向電極１０４との間のクーパー対のトンネリング、すなわち量子ビットの状態の遷移を制御することができる。
【００３８】
一方、対向電極１０４は負にバイアスされており、超伝導箱電極１０６に余剰クーパー対が存在するときのみ第２のトンネルバリア１０８を介した２つの準粒子トンネリングによって、２電子が引き出される。
【００３９】
ここで、対向電極１０４を負にバイアスした場合には、トラップ電極１０３にはバイアスをかける必要がないので、演算中は読み出し用単電子トランジスタのソース電極１０９及びドレイン電極１１３をゼロバイアスに保つことができる。
【００４０】
また、演算中に読み出し用単電子トランジスタのソース電極１０９及びドレイン電極１１３に等しい正バイアスを印加し、トラップ電極１０３を正にバイアスすることによっても同様の効果を得ることができる。
【００４１】
演算が終了した後、単電子トランジスタのソース電極１０９を正にバイアスして電流を測定し、演算前の電流値との比較から０状態、１状態の区別が可能となる。
【００４２】
この量子ビットの読み出し方法を図３を用いて具体的に説明する。
【００４３】
図３において、横軸は読み出し用単電子トランジスタの第２のゲート電極１１１に印加する電圧値であり、縦軸は読み出し用単電子トランジスタを流れる電流値である。
【００４４】
この電流は単電子トランジスタの特性よりゲート電圧に対して周期的に振動する関数となる。
【００４５】
トラップ電極１０３に余剰クーパー対が存在する場合には、読み出し容量１０５を介して単電子トランジスタの島電極１１０のポテンシャルが変化する。
【００４６】
その結果、この電流の関数は横軸方向に２ｅ／Ｃｍだけシフトする。ここでｅは電荷素量、Ｃｍは読み出し容量１０５の大きさである。
【００４７】
従って、演算前の初期状態において単電子トランジスタの第２のゲート電極１１１に印加する電圧値を例えば図３に示すようにＶｇ０に設定すると、演算後の状態が”０”の場合、すなわちトラップ電極１０３に余剰クーパー対が存在しないときは電流値は０のままであるが、”１”の場合、すなわちトラップ電極１０３に余剰クーパー対が存在する場合はΔＩの電流が検出される。
【００４８】
これより、二つの状態を区別することが可能となる。
【００４９】
読み出しが完了した後は、対向電極１０４を正にバイアスしトラップ電極１０３にたまった電荷を引き出すことにより初期化を図ることができる。
【００５０】
以上説明したように、本発明の実施の形態によれば、トラップ電極１０３に演算後の超伝導箱電極１０６中の余剰クーパー対を溜め、その電荷量の変化を読み出し用の単電子トランジスタの直流電流値として読み出すことが出来る。
【００５１】
そのため、高速で信号を読み出す必要がなくなるため、回路構成を単純にすることができる。
【００５２】
また、単電子トランジスタを高感度の電荷計として用いることにより、電荷量を平均化することなく、単一の試行で量子ビットの状態観測が可能となる。
【００５３】
次に、本発明の実施の一形態に係る量子演算素子の製造方法を説明する。
【００５４】
図４は、本発明の実施の一形態に係る量子演算素子を示す平面図である。
【００５５】
絶縁体基板４０３には、例えば表面酸化されたシリコン基板を用いることができる。
【００５６】
超伝導箱電極４０５、対向電極４０４、トラップ電極４０２、第１のゲート電極４０１、島電極４０９、ドレイン電極４１０、ソース電極４０８の各電極は、低温の使用状態では超伝導状態となるアルミニウムまたはニオブ等により形成される。
【００５７】
また、第１のゲート電極４０１、第２のゲート電極４１１には、上記超伝導材料の他に常伝導貴金属、例えば金または白金等を用いることもできる。
【００５８】
ここで各電極の大きさは、超伝導箱電極４０５、トラップ電極４０２、島電極４０９については典型的には、幅が約５０ｎｍ程度であり、長さが約７００ｎｍ程度である。
【００５９】
トンネル接合として用いる酸化アルミニウムからなる第１のトンネルバリア４０７は、超伝導箱電極４０５を蒸着した後に酸素を真空室に導入することにより超伝導箱電極４０５の表面を酸化し、その後に対向電極４０４を超伝導箱電極４０５とわずかに重なるように蒸着することにより形成する。
【００６０】
次に、第２のトンネルバリア４０６は、対向電極４０４を蒸着した後に再度酸素を真空室に導入することにより超伝導箱電極４０５の表面をさらに酸化し、その後にトラップ電極４０２を超伝導箱電極４０５とわずかに重なるように蒸着することにより形成する。
【００６１】
読み出し用単電子トランジスタの第３のトンネルバリア４１２及び第４のトンネルバリア４１３も同様にして形成される。
【００６２】
図５は、本発明の実施の一形態に係る量子演算素子の製造工程の一例を示す図である。
【００６３】
図５（ａ）に、電極形成にもちいるマスクパターンの一例を示す。また、図５（ｂ）に蒸着工程後の量子演算素子の平面図を示す。
【００６４】
図５（ａ）に示すマスク５０１を通して、超伝導箱電極５０７および島電極５１１としてアルミニウムを典型的には厚さ約１５０ｎｍ程度蒸着した後、蒸着装置の真空室の中に酸素あるいは酸素約１０％とアルゴン約９０％からなる混合ガスを導入し表面を酸化する。
【００６５】
なお、電極材料としてニオブを用いた場合には、ニオブ電極の表面にあらかじめ薄くアルミニウムを蒸着し、その後アルミニウムを酸化する処理を行う。
【００６６】
次に、このマスク５０１を通して対向電極５０４及びソース電極５０８とドレイン電極５０９を、それぞれ超伝導箱電極５０７および島電極５１１とその表面においてわずかに重なるように、異なる角度から蒸着する。
【００６７】
この電極金属の重なり部分に挟まれた酸化アルミニウムがトンネルバリアになり、第１のトンネルバリア５０５、第３のトンネルバリア５１０、第４のトンネルバリア５１２が形成される。
【００６８】
トラップ電極５０３側の第２のトンネルバリア５０６は、トンネルバリア５０５に比べて十分大きな抵抗を持つことが望ましいので、対向電極５０４の蒸着後に、再度酸素を真空室に導入し超伝導箱電極５０７の表面をさらに酸化したのちに、トラップ電極５０３を超伝導箱電極５０７とわずかに重なるように蒸着することにより形成する。
【００６９】
ここでトンネルバリアの厚さは、典型的には、第１のトンネルバリア５０５、第３のトンネルバリア５１０、第４のトンネルバリア５１２では約１ｎｍ程度であり、第２のトンネルバリア５０６では約１ｎｍから約３ｎｍ程度である。
【００７０】
このときのコヒーレント振動周期は約２０ｐｓｅｃから約２００ｐｓｅｃ程度、典型的には約１００ｐｓｅｃ程度であり、キャリア緩和時間は約１ｎｓｅｃから約２０ｎｓｅｃ程度、典型的には約１０ｎｓｅｃ程度である。
【００７１】
以上の工程において第１のゲート電極５０２及び第２のゲート電極５０３も形成され、図５（ｂ）に示す量子演算素子が完成する。
【００７２】
【発明の効果】
以上説明したように、本発明によれば、量子ビット情報を平均化することなく単一の試行により直流電流値として読み出すことが出来る。そのため、読み出し処理回路及び量子ビット回路の構成を簡素化することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係る量子演算素子の構成を示す回路図である。
【図２】従来の技術による超伝導量子演算素子とその読み出し回路を示す回路図である。
【図３】本発明の実施の一形態に係る量子ビットの読み出し方法を説明する図である。
【図４】本発明の実施の一形態に係る量子演算素子を示す平面図である。
【図５】本発明の実施の一形態に係る量子演算素子の製造工程の一例を示す図である。
【符号の説明】
１０１、４０１、５０２ 第１のゲート電極
１０２ 第１のゲート容量
１１２ 第２のゲート容量
２０１ ゲート電極
２０２ ゲート容量
１０３、４０２、５０３ トラップ電極
１０４、２０４、４０４、５０４ 対向電極
１０５ 読み出し容量
１０６、２０５、４０５、５０７ 超伝導箱電極
１０７、２０７、４０７、５０５ 第１のトンネルバリア
１０８、２０６、４０６、５０６ 第２のトンネルバリア
１０９、４０８、５０８ ソース電極
１１０、４０９、５１１ 島電極
１１１、４１１、５０３ 第２のゲート電極
１１３、４１０、５０９ ドレイン電極
１１４、４１２、５１０ 第３のトンネルバリア
１１５、４１３、５１２ 第４のトンネルバリア
２０３ 読み出し電極
４０３ 絶縁体基板
５０１ マスク
Claims (8)
- 量子箱電極と対向電極が第１のトンネルバリアを挟んで結合した量子ビット構造と、前記量子箱電極と静電容量を介して結合した第１のゲート電極と、前記量子箱電極と第２のトンネルバリアを介して結合したトラップ電極と、単電子トランジスタとを備え、前記単電子トランジスタはソース電極、島電極、ドレイン電極、及びゲート容量により島電極と結合した第２のゲート電極を有し、前記トラップ電極と前記単電子トランジスタの島電極とが静電容量を介して結合していることを特徴とする量子演算素子。
- 前記量子箱電極と前記対向電極と前記トラップ電極のいずれもが超伝導材料からなることを特徴とする請求項１に記載の量子演算素子。
- 前記第２のトンネルバリアを介したキャリア緩和時間が、前記第１のトンネルバリアを介したコヒーレント振動周期より長いことを特徴とする請求項１または請求項２に記載の量子演算素子。
- 前記第２のトンネルバリアを形成する絶縁膜の厚さが、前記第１のトンネルバリアを形成する絶縁膜の厚さより厚いことを特徴とする請求項１または請求項２に記載の量子演算素子。
- 前記第２のトンネルバリアを介したキャリア緩和時間が、前記第１のトンネルバリアを介したコヒーレント振動周期の５倍から１０００倍の範囲にあることを特徴とする請求項１または請求項２に記載の量子演算素子。
- 前記第２のトンネルバリアを形成する絶縁膜の厚さが、前記第１のトンネルバリアを形成する絶縁膜の厚さの１倍から３倍の範囲にあることを特徴とする請求項１または請求項２に記載の量子演算素子。
- 請求項１から請求項６のいずれか一項に記載の量子演算素子の使用方法において、前記対向電極に負バイアス電圧を印加することにより前記量子箱電極中に余剰クーパー対が存在する場合にのみ前記余剰クーパー対をトラップ電極に取り出す処理工程と、前記処理工程の前後における単電子トランジスタを流れる電流値の変化を計測する工程を含むことを特徴とする量子演算素子の使用方法。
- 請求項１から請求項６のいずれか一項に記載の量子演算素子の使用方法において、前記トラップ電極に正バイアス電圧を印加することにより前記量子箱電極中に余剰クーパー対が存在する場合にのみ前記余剰クーパー対をトラップ電極に取り出す処理工程と、前記処理工程の前後における単電子トランジスタを流れる電流値の変化を計測する工程を含むことを特徴とする量子演算素子の使用方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002370135A JP4438286B2 (ja) | 2002-12-20 | 2002-12-20 | 量子演算素子及びその使用方法 |
| US10/539,753 US20110148441A1 (en) | 2002-12-20 | 2003-12-22 | Quantum computing device and using method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002370135A JP4438286B2 (ja) | 2002-12-20 | 2002-12-20 | 量子演算素子及びその使用方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004200579A true JP2004200579A (ja) | 2004-07-15 |
| JP4438286B2 JP4438286B2 (ja) | 2010-03-24 |
Family
ID=32766163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002370135A Expired - Fee Related JP4438286B2 (ja) | 2002-12-20 | 2002-12-20 | 量子演算素子及びその使用方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20110148441A1 (ja) |
| JP (1) | JP4438286B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005057068A (ja) * | 2003-08-05 | 2005-03-03 | Nec Corp | 結合超伝導電荷量子ビット素子、それを用いた制御否定ゲート |
| JP2006054387A (ja) * | 2004-08-16 | 2006-02-23 | Institute Of Physical & Chemical Research | 量子状態読出回路及び読出方法 |
| JP2008270486A (ja) * | 2007-04-19 | 2008-11-06 | Institute Of Physical & Chemical Research | 単一人工原子メーザ |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7615385B2 (en) | 2006-09-20 | 2009-11-10 | Hypres, Inc | Double-masking technique for increasing fabrication yield in superconducting electronics |
| US10068181B1 (en) | 2015-04-27 | 2018-09-04 | Rigetti & Co, Inc. | Microwave integrated quantum circuits with cap wafer and methods for making the same |
| US9836699B1 (en) * | 2015-04-27 | 2017-12-05 | Rigetti & Co. | Microwave integrated quantum circuits with interposer |
| US11121301B1 (en) | 2017-06-19 | 2021-09-14 | Rigetti & Co, Inc. | Microwave integrated quantum circuits with cap wafers and their methods of manufacture |
| US11276727B1 (en) | 2017-06-19 | 2022-03-15 | Rigetti & Co, Llc | Superconducting vias for routing electrical signals through substrates and their methods of manufacture |
| US11430831B2 (en) | 2020-06-20 | 2022-08-30 | International Business Machines Corporation | Layered hybrid quantum architecture for quantum computing applications |
| CN115545203B (zh) * | 2021-06-28 | 2023-12-12 | 本源量子计算科技（合肥）股份有限公司 | 量子比特读取信号的优化方法、装置、以及量子计算机 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3519303B2 (ja) * | 1999-02-18 | 2004-04-12 | 独立行政法人理化学研究所 | 単一磁束量子ディジタル素子 |
| JP4535701B2 (ja) * | 2003-08-05 | 2010-09-01 | 日本電気株式会社 | 結合超伝導電荷量子ビット素子、それを用いた制御否定ゲート |
| JP4836064B2 (ja) * | 2004-08-16 | 2011-12-14 | 独立行政法人理化学研究所 | 量子状態読出回路 |
-
2002
- 2002-12-20 JP JP2002370135A patent/JP4438286B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-22 US US10/539,753 patent/US20110148441A1/en not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005057068A (ja) * | 2003-08-05 | 2005-03-03 | Nec Corp | 結合超伝導電荷量子ビット素子、それを用いた制御否定ゲート |
| JP4535701B2 (ja) * | 2003-08-05 | 2010-09-01 | 日本電気株式会社 | 結合超伝導電荷量子ビット素子、それを用いた制御否定ゲート |
| JP2006054387A (ja) * | 2004-08-16 | 2006-02-23 | Institute Of Physical & Chemical Research | 量子状態読出回路及び読出方法 |
| US7443720B2 (en) | 2004-08-16 | 2008-10-28 | Riken | Method and circuit for reading quantum state |
| JP2008270486A (ja) * | 2007-04-19 | 2008-11-06 | Institute Of Physical & Chemical Research | 単一人工原子メーザ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110148441A1 (en) | 2011-06-23 |
| JP4438286B2 (ja) | 2010-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11561192B2 (en) | Ultra-compact, passive, wireless sensor using quantum capacitance effect in graphene | |
| Zhao et al. | Interference of chiral Andreev edge states | |
| Bylander et al. | Current measurement by real-time counting of single electrons | |
| WO2018106215A1 (en) | Quantum circuit components with planar josephson junctions | |
| US6661022B2 (en) | Information processing structures | |
| US20190288176A1 (en) | Suspended josephson junctions | |
| JP2004507117A (ja) | ナノ電子回路の製造 | |
| JP4438286B2 (ja) | 量子演算素子及びその使用方法 | |
| Schaal et al. | Conditional dispersive readout of a CMOS single-electron memory cell | |
| Aref et al. | Andreev tunneling in charge pumping with SINIS turnstiles | |
| Kamenev et al. | Zero-bias anomaly in finite-size systems | |
| Mizokuchi et al. | Physically defined triple quantum dot systems in silicon on insulator | |
| Van Veen et al. | Revealing charge-tunneling processes between a quantum dot and a superconducting island through gate sensing | |
| Wolf et al. | Investigation of the offset charge noise in single electron tunneling devices | |
| JP2006054387A (ja) | 量子状態読出回路及び読出方法 | |
| Andersen et al. | Fabrication and characterization of PEDOT nanowires based on self-assembled peptide nanotube lithography | |
| JP3456568B2 (ja) | 量子演算素子の読み出し方法 | |
| US20240016069A1 (en) | A quantum processing system | |
| Haller | Probing the microwave response of novel Josephson elements | |
| Osman | Reliability and reproducibility of Josephson junction fabrication-Steps towards an optimized process | |
| GB2283128A (en) | A memory device incorporating a quantum dot array | |
| Ghee et al. | Fidelity of counting the transferred electrons in a GaAs-based monolithic single-electron pump and transistor system with a charge-lock feedback circuit | |
| Aldrigo et al. | Microwave sensing using metal-insulator-metal diodes based on 4-nm-thick hafnium oxide | |
| Draelos | Thermal and Electronic Transport in Graphene Superconducting Devices | |
| Amato et al. | Current status and technological limitations of hybrid superconducting-normal single electron transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050309 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051115 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070115 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080610 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090508 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091215 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091228 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |