JP2004200197A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004200197A JP2004200197A JP2002363309A JP2002363309A JP2004200197A JP 2004200197 A JP2004200197 A JP 2004200197A JP 2002363309 A JP2002363309 A JP 2002363309A JP 2002363309 A JP2002363309 A JP 2002363309A JP 2004200197 A JP2004200197 A JP 2004200197A
- Authority
- JP
- Japan
- Prior art keywords
- electrode bonding
- bump
- substrate
- bumps
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】表面実装時における電極接合バンプの接続精度および2次実装接合品質の向上および信頼性を向上させる。
【解決手段】インターポーザ基板1の裏面にダミーボールもしくはダミーバンプ8を設け、ダミーボールもしくはダミーバンプ8をインターポーザ基板1の最外周に配置するとともに、ダミーボールもしくはダミーバンプ8の内側にハンダボールもしくはバンプ6を配置する。ダミーボールもしくはバンプの構造・配置は前述の限りではない。
【選択図】 図1
【解決手段】インターポーザ基板1の裏面にダミーボールもしくはダミーバンプ8を設け、ダミーボールもしくはダミーバンプ8をインターポーザ基板1の最外周に配置するとともに、ダミーボールもしくはダミーバンプ8の内側にハンダボールもしくはバンプ6を配置する。ダミーボールもしくはバンプの構造・配置は前述の限りではない。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、チップサイズパッケージ(CSP)またはボールグリッドアレイ(BGA)などに適用して好適なものである。
【0002】
【従来の技術】
従来のボールグリッドアレイおよびCSPの電極構造では、フルグリッド配列によってボールバンプ、電極が配置され、このボールバンプ、電極を介してマザー基板への接合が行なわれていた。
図5(a)は、従来のボールグリッドアレイの概略構成を示す平面図、図5(b)は、図5(a)のC−C線で切断した断面図である。
【0003】
図5において、インターポーザ基板61の両面には配線62a、62cがそれぞれ形成され、各面に形成された配線62a、62cは、インターポーザ基板61に形成されたスルーホール配線62bを介して接続されている。
そして、インターポーザ基板61の表面にはICチップ63が実装され、ICチップ63は、バンプ64を介して配線62aと接続されるとともに、モールド樹脂65により封止されている。
【0004】
また、インターポーザ基板61の裏面には、ハンダボール66がフルグリッド状に配置され、ハンダボール66は配線62cに接続されている。
【0005】
【発明が解決しようとする課題】
しかしながら、従来のボールグリッドアレイでは、ハンダボール66を介して実装が行われるため、実装時および環境下においてハンダボール66が残留応力を受け、接合品質が劣化するという問題があった。
また、従来のボールグリッドアレイでは、実装時および環境下の歪み応力によって、接合強度が劣化し、特に、外周部に配置されたハンダボール66の接合部異常、接合不良が激しいという問題があった。
【0006】
そこで、本発明の第1の目的は、表面実装時における電極接合バンプの接合精度を向上させることが可能な半導体装置を提供することである。
また、本発明の第2の目的は、表面実装時における電極接合バンプの接合不良を低減することが可能な半導体装置を提供することである。
【0007】
【課題を解決するための手段】
上述した課題を解決するために、請求項1記載の半導体装置によれば、基板上もしくはICチップ上に形成された配線層と、前記配線層に接続され、前記基板上もしくはICチップ上に配置された電極接合バンプと、前記電極接合バンプの外側に配置され、前記電極接合バンプに加わる応力を緩和するダミー接合バンプとを備えることを特徴とする。
【0008】
これにより、電極接合バンプに加わる応力歪みを低減することが可能となり、表面実装時における電極接合バンプの接合不良を低減することが可能となる。
また、請求項2記載の半導体装置によれば、前記ダミー接合バンプは、前記電極接合バンプよりも融点の高い材質で構成されたコアと、前記電極接合バンプと同じ材質で構成され、前記コアの表面を覆う被膜とを備えることを特徴とする。
【0009】
これにより、ダミー接合バンプで基板を支えつつ、電極接合バンプを融着させることが可能となり、実装時の電極接合バンプの変形を抑制して、電極接合バンプの接合精度を向上させることが可能となるとともに、応力緩和効果も備えることができる。
また、請求項3記載の半導体装置によれば、前記ダミー接合バンプは、いずれかの電極接合バンプと共通電位であることを特徴とする。
【0010】
また、請求項4記載の半導体装置によれば、前記ダミー接合バンプは、前記電極接合バンプの外側に限定されず、前記電極接合バンプの外周辺、中央辺、またはチップ・基板の接合エリア中心からの点対称位置に配置されることを特徴とする。
また、請求項5記載の半導体装置によれば、基板上もしくはICチップ上に形成された配線層と、前記配線層に接続され、実装時および環境条件下の応力歪みを吸収するように、配置位置、配置方法、サイズまたは形状が設定された電極接合バンプとを備えることを特徴とする。
【0011】
これにより、実装時の応力歪みを吸収するように、電極接合バンプの配置位置、配置方法、サイズまたは形状を最適化することが可能となり、表面実装時における電極接合バンプの接合品質不良を低減することが可能となる。
また、請求項6記載の半導体装置によれば、前記電極接合バンプのサイズは、前記基板もしくはICチップの外周部で大きくなっていることを特徴とする。
【0012】
これにより、応力歪みの大きい領域の接合力を強化することができ、表面実装時における電極接合バンプの接合品質不良を低減することが可能となる。
また、請求項7記載の半導体装置によれば、前記電極接合バンプのサイズは、前記基板もしくはICチップの内周部から外周部に向かうに従って徐々に大きくなっていることを特徴とする。
【0013】
これにより、応力歪みの大きい領域の接合力を強化することが可能となるとともに、応力歪みの小さい領域の電極接合バンプのサイズを小さくして、電極接合バンプの配置密度を増加させることが可能となり、電極接合バンプの配置数の低下を抑制しつつ、電極接合バンプの接合不良を低減することが可能となる。
また、請求項8記載の半導体装置によれば、前記電極接合バンプは、前記基板もしくはICチップの外周部で配置密度が大きくなっていることを特徴とする。
【0014】
これにより、電極接合バンプの大きさを変えることなく、応力歪みの大きい領域の接合力を強化することができ、表面実装時における電極接合バンプの接合不良を低減することが可能となる。
また、請求項9記載の半導体装置によれば、前記電極接合バンプの形状は、真円、楕円、多角形または方形状であること、もしくは1個の電極接合バンプの中で外周部に近い側の面積が内周部側より大であることを特徴とする。
【0015】
これにより、応力歪みの発生方向に一致するように、電極接合バンプの形状を合わせることが可能となり、応力歪みを電極接合バンプで効率よく吸収することを可能として、電極接合バンプの接合不良を低減することが可能となる。
また、請求項10記載の半導体装置によれば、前記電極接合バンプの配置方法は、放射状または群状であることを特徴とする。
【0016】
これにより、応力歪みの発生方向に沿って、電極接合バンプを配置することが可能となり、応力歪みを電極接合バンプで効率よく吸収することを可能として、電極接合バンプの接合不良を低減することが可能となる。
また、請求項11記載の半導体装置によれば、前記電極接合バンプの配置位置は、前記基板もしくはICチップの各辺の中心点を結んだ領域内、あるいは前記基板もしくはICチップの各辺の内接円または内接楕円内、あるいは前記基板もしくはICチップの中央から面積にして50〜80%の範囲内の領域であることを特徴とする。
【0017】
これにより、応力歪みの大きい領域を避けながら、電極接合バンプを配置することが可能となり、電極接合バンプの接合不良を低減することが可能となる。
また、請求項12記載の半導体装置によれば、前記ダミー接合バンプもしくは前記電極接合バンプを接合する基板のランドの大きさは、それぞれに対応して大きさが変えられていることを特徴とする。
【0018】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置について図面を参照しながら説明する。
図1(a)は、本発明の第1実施形態に係るボールグリッドアレイの概略構成を示す平面図、図1(b)は、図1(a)のA−A線で切断した断面図である。
【0019】
図1において、インターポーザ基板1の表面には配線2aが形成されるとともに、インターポーザ基板1の表面には配線2cおよびダミーボールもしくはダミーバンプ8を配置するランド7が形成され、各面に形成された配線2a、2cは、インターポーザ基板1に形成されたスルーホール配線2bを介して接続されている。
【0020】
ここで、インターポーザ基板1の裏面に設けられた配線2cは、インターポーザ基板1の内側に向かうように配置され、ダミーボールもしくはダミーバンプ8を配置するランド7は、インターポーザ基板の最外周に配置されている。
そして、インターポーザ基1の表面にはICチップ3が実装され、ICチップ3は、バンプ4を介して配線2aと接続されるとともに、モールド樹脂5により封止されている。
【0021】
また、インターポーザ基板1の裏面に設けられたランド7上には、ダミーボールもしくはダミーバンプ8が形成され、ダミーボール8もしくはダミーバンプは、インターポーザ基板1の最外周に配置されている。
ここで、ダミーボールもしくはダミーバンプ8は、コア8aとコア8bを覆うハンダ・Sn等の被膜8bとから構成され、コア8aは、ハンダボール6より融点の高い硬質ボール・バンプから構成することができ、コア8aの材質としては、例えば、Cu、Ni、Pd、W、Tiなどを用いることができる。
【0022】
さらに、ダミーボールもしくはダミーバンプ8の内側には、ハンダボールもしくはバンプ6が配置され、ハンダボールもしくはバンプ6は、配線2cに接続されている。
これにより、ハンダボールもしくはバンプ6が形成されたインターポーザ基板1をマザー基板上に実装することで、ハンダボールもしくはバンプ6の接続状態をダミーボールもしくはダミーバンプ8で補強することが可能となる。
【0023】
このため、ボールグリッドアレイが大型化した場合においても、実装時の工程数を増加させることなく、ハンダボールもしくはバンプ6の接続不良を低減することが可能となり、スループットの低下を抑制しつつ、ボールグリッドアレイの二次実装時の信頼性を向上させることができる。
また、ダミーボールもしくはダミーバンプ8のコア8aをハンダボールもしくはバンプ6より融点の高い硬質ボールもしくはバンプで構成することにより、ダミーボールもしくはダミーバンプ8でインターポーザ基板1を支えつつ、ハンダボールもしくはバンプ6を融着させることが可能となる。
【0024】
このため、実装時のハンダボールもしくはバンプ6の変形を抑制して、接合平面度を確保しつつ、接合間隔を一定に保つことが可能となり、ハンダボールもしくはバンプ6の接合精度を向上させることが可能となるとともに、樹脂封止の信頼性を向上させることが可能となる。
さらに、ダミーボールもしくはダミーバンプ8のコア8aをハンダ・Sn等の被膜8bで被覆することにより、ダミーボールもしくはダミーバンプ8の内側に配置されたハンダボールもしくはバンプ6の融着を行いつつ、ダミーボールもしくはダミーバンプ8を融着することが可能となり、ダミーボールもしくはダミーバンプ8の接続をハンダボールもしくはバンプ6の接続とともに一括して行うことができる。
【0025】
このため、実装時の工程数を増加させることなく、ダミーボールもしくはダミーバンプ8を接続することが可能となり、スループットの低下を抑制しつつ、二次実装時の信頼性を向上させることができる。
なお、上述した第1実施形態では、インターポーザ基板1の四隅にダミーボールもしくはダミーバンプ8をそれぞれ配置する方法について説明したが、インターポーザ基板1の外周部、中央部、外周辺中央部などに配置するようにしてもよい。
【0026】
また、ダミーボールもしくはダミーバンプ8の形状は、円のほか、楕円、多角形または方形状などでもよい。
図2(a)は、本発明の第2実施形態に係るチップサイズパッケージの概略構成を示す平面図、図2(b)は、図2(a)のB−B線で切断した断面図である。
【0027】
図2において、半導体基板11上には、能動領域に接続された配線層12が形成され、配線層12にはパッド13が形成されている。
また、半導体基板11上に形成された能動領域上には、例えば、パッド13が露出するようにして応力緩和層14が形成され、パッド13上には、応力緩和層14上に延伸された再配置配線15が形成されている。
【0028】
ここで、再配置配線15は、例えば、TiWスパッタ配線層、Cuスパッタ配線層およびCuメッキ配線層の3層構造から構成することができる。
また、再配置配線15上にはソルダレジスト膜16等が形成され、ソルダレジスト膜16等には、応力緩和層14上において再配置配線15を露出させる開口部17が形成されている。
【0029】
そして、ソルダレジスト膜16等上には、ダミーボールもしくはダミーバンプ19が形成され、ダミーボールもしくはダミーバンプ19は、応力緩和層14の最外周に配置されている。
ここで、ダミーボールもしくはダミーバンプ19は、コア19aとコア19bを覆うハンダ・Sn等の被膜18bとから構成され、コア19aは、ハンダボールもしくはバンプ18より融点の高い硬質ボールもしくはバンプから構成することができ、コア19aの材質としては、例えば、Cu、Ni、Pd、W、Tiなどを用いることができる。
【0030】
さらに、ダミーボールもしくはダミーバンプ19の内側には、ハンダボールもしくはバンプ18が配置され、ハンダボールもしくはバンプ18は、ソルダレジスト膜16等に形成された開口部17を介して再配置配線15と接続されている。
これにより、ハンダボールもしくはバンプ18が形成された半導体基板11をマザー基板上に実装することで、ハンダボールもしくはバンプ18の接続状態をダミーボールもしくはダミーバンプ19で補強することが可能となる。
【0031】
このため、チップサイズパッケージが大型化した場合においても、実装時の工程数を増加させることなく、ハンダボールもしくはバンプ18の接続不良を低減することが可能となり、スループットの低下を抑制しつつ、チップサイズパッケージの二次実装時の信頼性を向上させることができる。
また、ダミーボールもしくはダミーバンプ19のコア19aをハンダボールもしくはバンプ18より融点の高い硬質ボールもしくはバンプで構成することにより、ダミーボールもしくはダミーバンプ19で半導体基板11を支えつつ、ハンダボールもしくはバンプ18を融着させることが可能となる。
【0032】
このため、実装時のハンダボールもしくはバンプ18の変形を抑制して、接合平面度を確保しつつ、接合間隔を一定に保つことが可能となり、ハンダボールもしくはバンプ18の接合精度を向上させることが可能となるとともに、樹脂封止の信頼性を向上させることが可能となる。
さらに、ダミーボールもしくはダミーバンプ19のコア19aをハンダ・Sn等の被膜19bで被覆することにより、ダミーボールもしくはダミーバンプ19の内側に配置されたハンダボールもしくはバンプ18の融着を行いつつ、ダミーボールもしくはダミーバンプ19を融着することが可能となり、ダミーボールもしくはダミーバンプ19の接続をハンダボールもしくはバンプ18の接続とともに一括して行うことができる。
【0033】
このため、実装時の工程数を増加させることなく、ダミーボールもしくはダミーバンプ19を接続することが可能となり、スループットの低下を抑制しつつ、二次実装時の信頼性を向上させることができる。
図3(a)は、本発明の第3実施形態に係るボールグリッドアレイの概略構成を示す平面図である。
【0034】
図3(a)において、インターポーザ基板21の裏面には、ハンダボールもしくはバンプ22が放射上に配置されている。
これにより、ハンダボールもしくはバンプ22にかかる応力歪みの発生方向に沿って、ハンダボールもしくはバンプ22を配置することが可能となり、ハンダボールもしくはバンプ22自体で応力歪みを効率よく吸収することを可能として、ハンダボールもしくはバンプ22の接合不良を低減することが可能となる。
【0035】
図3(b)は、本発明の第4実施形態に係るボールグリッドアレイの概略構成を示す平面図である。
図3(b)において、インターポーザ基板31の裏面には、楕円状のハンダボールもしくはバンプ32が配置されている。
ここで、ハンダボールもしくはバンプ32の長手方向が応力歪の発生方向に向くように、ハンダボールもしくはバンプ32がインターポーザ基板31上にそれぞれ配置される。例えば、ハンダボールもしくはバンプ32には、インターポーザ基板31の周りの円周方向に沿って応力歪がかかるものとすると、ハンダボールもしくはバンプ32の長手方向がインターポーザ基板31の周りの円周方向に沿うように、ハンダボールもしくはバンプ32をそれぞれ配置する。
【0036】
これにより、ハンダボールもしくはバンプ32の向きを変えることで、応力歪みの発生方向に沿ってハンダボールもしくはバンプ32を配置することが可能となる。
このため、ハンダボールもしくはバンプ32の配置密度の低下を抑制しつつ、ハンダボールもしくはバンプ32自体で応力歪みを効率よく吸収することが可能となり、チップサイズの増加を抑制しつつ、ハンダボールもしくはバンプ32の接合不良を低減することが可能となる。
【0037】
図4(a)は、本発明の第5実施形態に係るボールグリッドアレイの概略構成を示す平面図である。
図4(a)において、インターポーザ基板41の裏面には、ハンダボールもしくはバンプ42が設けられ、ハンダボールもしくはバンプ42は、インターポーザ基板41の各辺の内接楕円43内に配置されている。
【0038】
これにより、応力歪みの大きい領域にハンダボールもしくはバンプ42が配置されることを防止することが可能となり、ハンダボールもしくはバンプ42の接合不良を低減することが可能となる。
図4(b)は、本発明の第6実施形態に係るボールグリッドアレイの概略構成を示す平面図である。
【0039】
図4(b)において、インターポーザ基板51の裏面には、ハンダボールもしくはバンプ52が設けられ、ハンダボールもしくはバンプ52は、インターポーザ基板51の各辺の中心点を結んだ領域53内に配置されている。
これにより、応力歪みの大きい領域にハンダボールもしくはバンプ52が配置されることを防止することが可能となり、ハンダボールもしくはバンプ52の接合不良を低減することが可能となる。
【0040】
なお、上述した第6実施形態では、インターポーザ基板41の各辺の内接楕円43内またはインターポーザ基板51の各辺の中心点を結んだ領域53内にハンダボールもしくはバンプ42、52をそれぞれ配置する方法について説明したが、インターポーザ基板の中央から面積にして50〜80%の範囲内の領域にハンダボールもしくはバンプを配置するようにしてもよい。
【0041】
また、上述した第3〜第6実施形態では、ハンダボールもしくはバンプの大きさが一定の場合について説明したが、ハンダボールもしくはバンプの大きさは必ずしも一定である必要はなく、ハンダボールもしくはバンプの大きさが異なっていてもよい。例えば、ハンダボールもしくはバンプの大きさが基板の外周部で大きくなるようにしてもよいし、内周部から外周部に向かうに従って徐々に大きくなるようにしてもよい。
【0042】
また、ハンダボールもしくはバンプの配置密度が基板の外周部で大きくなるようにしてもよいし、内周部から外周部に向かうに従って徐々に大きくなるようにしてもよい。
さらに、ハンダボールもしくはバンプの形状は、真円や楕円のほか、多角形または方形状であってもよいし、様々の形状が混在していてもよい。
【0043】
また、ハンダボールもしくはバンプの配置方法は、格子状や放射状のほか、群状であってもよいし、様々の配置方法が混在していてもよい。
【0044】
【発明の効果】
以上説明したように、本発明によれば、電極接合バンプに加わる応力歪みを低減することが可能となり、実装精度の向上とともに、表面実装時および環境下における電極接合バンプの接合不良、ひいては信頼性不良を低減することが可能となる。
【図面の簡単な説明】
【図1】図1(a)は、本発明の第1実施形態に係るボールグリッドアレイの概略構成を示す平面図、図1(b)は、図1(a)のA−A線で切断した断面図である。
【図2】図2(a)は、本発明の第2実施形態に係るチップサイズパッケージの概略構成を示す平面図、図2(b)は、図2(a)のB−B線で切断した断面図である。
【図3】図3(a)は、本発明の第3実施形態に係るボールグリッドアレイの概略構成を示す平面図、図3(b)は、本発明の第4実施形態に係るボールグリッドアレイの概略構成を示す平面図である。
【図4】図4(a)は、本発明の第5実施形態に係るボールグリッドアレイの概略構成を示す平面図、図4(b)は、本発明の第6実施形態に係るボールグリッドアレイの概略構成を示す平面図である。
【図5】図5(a)は、従来のボールグリッドアレイの概略構成を示す平面図、図5(b)は、図5(a)のC−C線で切断した断面図である。
【符号の説明】
1、21、31、41、51 インターポーザ基板、2a、2c 配線、2bスルーホール配線、3 ICチップ、4 バンプ、5 樹脂、 6、48、22、32、42、52 ハンダボールもしくはバンプ、7 ランド、8、19 ダミーボールもしくはダミーバンプ、8a、19a、コア 8b、19b ハンダ・Sn等の被膜、11 半導体基板、12 配線層、13 パッド、14 応力緩和層、15 再配置配線、16 ソルダレジスト層、17 開口部、43 内接楕円、53 内接菱形
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、チップサイズパッケージ(CSP)またはボールグリッドアレイ(BGA)などに適用して好適なものである。
【0002】
【従来の技術】
従来のボールグリッドアレイおよびCSPの電極構造では、フルグリッド配列によってボールバンプ、電極が配置され、このボールバンプ、電極を介してマザー基板への接合が行なわれていた。
図5(a)は、従来のボールグリッドアレイの概略構成を示す平面図、図5(b)は、図5(a)のC−C線で切断した断面図である。
【0003】
図5において、インターポーザ基板61の両面には配線62a、62cがそれぞれ形成され、各面に形成された配線62a、62cは、インターポーザ基板61に形成されたスルーホール配線62bを介して接続されている。
そして、インターポーザ基板61の表面にはICチップ63が実装され、ICチップ63は、バンプ64を介して配線62aと接続されるとともに、モールド樹脂65により封止されている。
【0004】
また、インターポーザ基板61の裏面には、ハンダボール66がフルグリッド状に配置され、ハンダボール66は配線62cに接続されている。
【0005】
【発明が解決しようとする課題】
しかしながら、従来のボールグリッドアレイでは、ハンダボール66を介して実装が行われるため、実装時および環境下においてハンダボール66が残留応力を受け、接合品質が劣化するという問題があった。
また、従来のボールグリッドアレイでは、実装時および環境下の歪み応力によって、接合強度が劣化し、特に、外周部に配置されたハンダボール66の接合部異常、接合不良が激しいという問題があった。
【0006】
そこで、本発明の第1の目的は、表面実装時における電極接合バンプの接合精度を向上させることが可能な半導体装置を提供することである。
また、本発明の第2の目的は、表面実装時における電極接合バンプの接合不良を低減することが可能な半導体装置を提供することである。
【0007】
【課題を解決するための手段】
上述した課題を解決するために、請求項1記載の半導体装置によれば、基板上もしくはICチップ上に形成された配線層と、前記配線層に接続され、前記基板上もしくはICチップ上に配置された電極接合バンプと、前記電極接合バンプの外側に配置され、前記電極接合バンプに加わる応力を緩和するダミー接合バンプとを備えることを特徴とする。
【0008】
これにより、電極接合バンプに加わる応力歪みを低減することが可能となり、表面実装時における電極接合バンプの接合不良を低減することが可能となる。
また、請求項2記載の半導体装置によれば、前記ダミー接合バンプは、前記電極接合バンプよりも融点の高い材質で構成されたコアと、前記電極接合バンプと同じ材質で構成され、前記コアの表面を覆う被膜とを備えることを特徴とする。
【0009】
これにより、ダミー接合バンプで基板を支えつつ、電極接合バンプを融着させることが可能となり、実装時の電極接合バンプの変形を抑制して、電極接合バンプの接合精度を向上させることが可能となるとともに、応力緩和効果も備えることができる。
また、請求項3記載の半導体装置によれば、前記ダミー接合バンプは、いずれかの電極接合バンプと共通電位であることを特徴とする。
【0010】
また、請求項4記載の半導体装置によれば、前記ダミー接合バンプは、前記電極接合バンプの外側に限定されず、前記電極接合バンプの外周辺、中央辺、またはチップ・基板の接合エリア中心からの点対称位置に配置されることを特徴とする。
また、請求項5記載の半導体装置によれば、基板上もしくはICチップ上に形成された配線層と、前記配線層に接続され、実装時および環境条件下の応力歪みを吸収するように、配置位置、配置方法、サイズまたは形状が設定された電極接合バンプとを備えることを特徴とする。
【0011】
これにより、実装時の応力歪みを吸収するように、電極接合バンプの配置位置、配置方法、サイズまたは形状を最適化することが可能となり、表面実装時における電極接合バンプの接合品質不良を低減することが可能となる。
また、請求項6記載の半導体装置によれば、前記電極接合バンプのサイズは、前記基板もしくはICチップの外周部で大きくなっていることを特徴とする。
【0012】
これにより、応力歪みの大きい領域の接合力を強化することができ、表面実装時における電極接合バンプの接合品質不良を低減することが可能となる。
また、請求項7記載の半導体装置によれば、前記電極接合バンプのサイズは、前記基板もしくはICチップの内周部から外周部に向かうに従って徐々に大きくなっていることを特徴とする。
【0013】
これにより、応力歪みの大きい領域の接合力を強化することが可能となるとともに、応力歪みの小さい領域の電極接合バンプのサイズを小さくして、電極接合バンプの配置密度を増加させることが可能となり、電極接合バンプの配置数の低下を抑制しつつ、電極接合バンプの接合不良を低減することが可能となる。
また、請求項8記載の半導体装置によれば、前記電極接合バンプは、前記基板もしくはICチップの外周部で配置密度が大きくなっていることを特徴とする。
【0014】
これにより、電極接合バンプの大きさを変えることなく、応力歪みの大きい領域の接合力を強化することができ、表面実装時における電極接合バンプの接合不良を低減することが可能となる。
また、請求項9記載の半導体装置によれば、前記電極接合バンプの形状は、真円、楕円、多角形または方形状であること、もしくは1個の電極接合バンプの中で外周部に近い側の面積が内周部側より大であることを特徴とする。
【0015】
これにより、応力歪みの発生方向に一致するように、電極接合バンプの形状を合わせることが可能となり、応力歪みを電極接合バンプで効率よく吸収することを可能として、電極接合バンプの接合不良を低減することが可能となる。
また、請求項10記載の半導体装置によれば、前記電極接合バンプの配置方法は、放射状または群状であることを特徴とする。
【0016】
これにより、応力歪みの発生方向に沿って、電極接合バンプを配置することが可能となり、応力歪みを電極接合バンプで効率よく吸収することを可能として、電極接合バンプの接合不良を低減することが可能となる。
また、請求項11記載の半導体装置によれば、前記電極接合バンプの配置位置は、前記基板もしくはICチップの各辺の中心点を結んだ領域内、あるいは前記基板もしくはICチップの各辺の内接円または内接楕円内、あるいは前記基板もしくはICチップの中央から面積にして50〜80%の範囲内の領域であることを特徴とする。
【0017】
これにより、応力歪みの大きい領域を避けながら、電極接合バンプを配置することが可能となり、電極接合バンプの接合不良を低減することが可能となる。
また、請求項12記載の半導体装置によれば、前記ダミー接合バンプもしくは前記電極接合バンプを接合する基板のランドの大きさは、それぞれに対応して大きさが変えられていることを特徴とする。
【0018】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置について図面を参照しながら説明する。
図1(a)は、本発明の第1実施形態に係るボールグリッドアレイの概略構成を示す平面図、図1(b)は、図1(a)のA−A線で切断した断面図である。
【0019】
図1において、インターポーザ基板1の表面には配線2aが形成されるとともに、インターポーザ基板1の表面には配線2cおよびダミーボールもしくはダミーバンプ8を配置するランド7が形成され、各面に形成された配線2a、2cは、インターポーザ基板1に形成されたスルーホール配線2bを介して接続されている。
【0020】
ここで、インターポーザ基板1の裏面に設けられた配線2cは、インターポーザ基板1の内側に向かうように配置され、ダミーボールもしくはダミーバンプ8を配置するランド7は、インターポーザ基板の最外周に配置されている。
そして、インターポーザ基1の表面にはICチップ3が実装され、ICチップ3は、バンプ4を介して配線2aと接続されるとともに、モールド樹脂5により封止されている。
【0021】
また、インターポーザ基板1の裏面に設けられたランド7上には、ダミーボールもしくはダミーバンプ8が形成され、ダミーボール8もしくはダミーバンプは、インターポーザ基板1の最外周に配置されている。
ここで、ダミーボールもしくはダミーバンプ8は、コア8aとコア8bを覆うハンダ・Sn等の被膜8bとから構成され、コア8aは、ハンダボール6より融点の高い硬質ボール・バンプから構成することができ、コア8aの材質としては、例えば、Cu、Ni、Pd、W、Tiなどを用いることができる。
【0022】
さらに、ダミーボールもしくはダミーバンプ8の内側には、ハンダボールもしくはバンプ6が配置され、ハンダボールもしくはバンプ6は、配線2cに接続されている。
これにより、ハンダボールもしくはバンプ6が形成されたインターポーザ基板1をマザー基板上に実装することで、ハンダボールもしくはバンプ6の接続状態をダミーボールもしくはダミーバンプ8で補強することが可能となる。
【0023】
このため、ボールグリッドアレイが大型化した場合においても、実装時の工程数を増加させることなく、ハンダボールもしくはバンプ6の接続不良を低減することが可能となり、スループットの低下を抑制しつつ、ボールグリッドアレイの二次実装時の信頼性を向上させることができる。
また、ダミーボールもしくはダミーバンプ8のコア8aをハンダボールもしくはバンプ6より融点の高い硬質ボールもしくはバンプで構成することにより、ダミーボールもしくはダミーバンプ8でインターポーザ基板1を支えつつ、ハンダボールもしくはバンプ6を融着させることが可能となる。
【0024】
このため、実装時のハンダボールもしくはバンプ6の変形を抑制して、接合平面度を確保しつつ、接合間隔を一定に保つことが可能となり、ハンダボールもしくはバンプ6の接合精度を向上させることが可能となるとともに、樹脂封止の信頼性を向上させることが可能となる。
さらに、ダミーボールもしくはダミーバンプ8のコア8aをハンダ・Sn等の被膜8bで被覆することにより、ダミーボールもしくはダミーバンプ8の内側に配置されたハンダボールもしくはバンプ6の融着を行いつつ、ダミーボールもしくはダミーバンプ8を融着することが可能となり、ダミーボールもしくはダミーバンプ8の接続をハンダボールもしくはバンプ6の接続とともに一括して行うことができる。
【0025】
このため、実装時の工程数を増加させることなく、ダミーボールもしくはダミーバンプ8を接続することが可能となり、スループットの低下を抑制しつつ、二次実装時の信頼性を向上させることができる。
なお、上述した第1実施形態では、インターポーザ基板1の四隅にダミーボールもしくはダミーバンプ8をそれぞれ配置する方法について説明したが、インターポーザ基板1の外周部、中央部、外周辺中央部などに配置するようにしてもよい。
【0026】
また、ダミーボールもしくはダミーバンプ8の形状は、円のほか、楕円、多角形または方形状などでもよい。
図2(a)は、本発明の第2実施形態に係るチップサイズパッケージの概略構成を示す平面図、図2(b)は、図2(a)のB−B線で切断した断面図である。
【0027】
図2において、半導体基板11上には、能動領域に接続された配線層12が形成され、配線層12にはパッド13が形成されている。
また、半導体基板11上に形成された能動領域上には、例えば、パッド13が露出するようにして応力緩和層14が形成され、パッド13上には、応力緩和層14上に延伸された再配置配線15が形成されている。
【0028】
ここで、再配置配線15は、例えば、TiWスパッタ配線層、Cuスパッタ配線層およびCuメッキ配線層の3層構造から構成することができる。
また、再配置配線15上にはソルダレジスト膜16等が形成され、ソルダレジスト膜16等には、応力緩和層14上において再配置配線15を露出させる開口部17が形成されている。
【0029】
そして、ソルダレジスト膜16等上には、ダミーボールもしくはダミーバンプ19が形成され、ダミーボールもしくはダミーバンプ19は、応力緩和層14の最外周に配置されている。
ここで、ダミーボールもしくはダミーバンプ19は、コア19aとコア19bを覆うハンダ・Sn等の被膜18bとから構成され、コア19aは、ハンダボールもしくはバンプ18より融点の高い硬質ボールもしくはバンプから構成することができ、コア19aの材質としては、例えば、Cu、Ni、Pd、W、Tiなどを用いることができる。
【0030】
さらに、ダミーボールもしくはダミーバンプ19の内側には、ハンダボールもしくはバンプ18が配置され、ハンダボールもしくはバンプ18は、ソルダレジスト膜16等に形成された開口部17を介して再配置配線15と接続されている。
これにより、ハンダボールもしくはバンプ18が形成された半導体基板11をマザー基板上に実装することで、ハンダボールもしくはバンプ18の接続状態をダミーボールもしくはダミーバンプ19で補強することが可能となる。
【0031】
このため、チップサイズパッケージが大型化した場合においても、実装時の工程数を増加させることなく、ハンダボールもしくはバンプ18の接続不良を低減することが可能となり、スループットの低下を抑制しつつ、チップサイズパッケージの二次実装時の信頼性を向上させることができる。
また、ダミーボールもしくはダミーバンプ19のコア19aをハンダボールもしくはバンプ18より融点の高い硬質ボールもしくはバンプで構成することにより、ダミーボールもしくはダミーバンプ19で半導体基板11を支えつつ、ハンダボールもしくはバンプ18を融着させることが可能となる。
【0032】
このため、実装時のハンダボールもしくはバンプ18の変形を抑制して、接合平面度を確保しつつ、接合間隔を一定に保つことが可能となり、ハンダボールもしくはバンプ18の接合精度を向上させることが可能となるとともに、樹脂封止の信頼性を向上させることが可能となる。
さらに、ダミーボールもしくはダミーバンプ19のコア19aをハンダ・Sn等の被膜19bで被覆することにより、ダミーボールもしくはダミーバンプ19の内側に配置されたハンダボールもしくはバンプ18の融着を行いつつ、ダミーボールもしくはダミーバンプ19を融着することが可能となり、ダミーボールもしくはダミーバンプ19の接続をハンダボールもしくはバンプ18の接続とともに一括して行うことができる。
【0033】
このため、実装時の工程数を増加させることなく、ダミーボールもしくはダミーバンプ19を接続することが可能となり、スループットの低下を抑制しつつ、二次実装時の信頼性を向上させることができる。
図3(a)は、本発明の第3実施形態に係るボールグリッドアレイの概略構成を示す平面図である。
【0034】
図3(a)において、インターポーザ基板21の裏面には、ハンダボールもしくはバンプ22が放射上に配置されている。
これにより、ハンダボールもしくはバンプ22にかかる応力歪みの発生方向に沿って、ハンダボールもしくはバンプ22を配置することが可能となり、ハンダボールもしくはバンプ22自体で応力歪みを効率よく吸収することを可能として、ハンダボールもしくはバンプ22の接合不良を低減することが可能となる。
【0035】
図3(b)は、本発明の第4実施形態に係るボールグリッドアレイの概略構成を示す平面図である。
図3(b)において、インターポーザ基板31の裏面には、楕円状のハンダボールもしくはバンプ32が配置されている。
ここで、ハンダボールもしくはバンプ32の長手方向が応力歪の発生方向に向くように、ハンダボールもしくはバンプ32がインターポーザ基板31上にそれぞれ配置される。例えば、ハンダボールもしくはバンプ32には、インターポーザ基板31の周りの円周方向に沿って応力歪がかかるものとすると、ハンダボールもしくはバンプ32の長手方向がインターポーザ基板31の周りの円周方向に沿うように、ハンダボールもしくはバンプ32をそれぞれ配置する。
【0036】
これにより、ハンダボールもしくはバンプ32の向きを変えることで、応力歪みの発生方向に沿ってハンダボールもしくはバンプ32を配置することが可能となる。
このため、ハンダボールもしくはバンプ32の配置密度の低下を抑制しつつ、ハンダボールもしくはバンプ32自体で応力歪みを効率よく吸収することが可能となり、チップサイズの増加を抑制しつつ、ハンダボールもしくはバンプ32の接合不良を低減することが可能となる。
【0037】
図4(a)は、本発明の第5実施形態に係るボールグリッドアレイの概略構成を示す平面図である。
図4(a)において、インターポーザ基板41の裏面には、ハンダボールもしくはバンプ42が設けられ、ハンダボールもしくはバンプ42は、インターポーザ基板41の各辺の内接楕円43内に配置されている。
【0038】
これにより、応力歪みの大きい領域にハンダボールもしくはバンプ42が配置されることを防止することが可能となり、ハンダボールもしくはバンプ42の接合不良を低減することが可能となる。
図4(b)は、本発明の第6実施形態に係るボールグリッドアレイの概略構成を示す平面図である。
【0039】
図4(b)において、インターポーザ基板51の裏面には、ハンダボールもしくはバンプ52が設けられ、ハンダボールもしくはバンプ52は、インターポーザ基板51の各辺の中心点を結んだ領域53内に配置されている。
これにより、応力歪みの大きい領域にハンダボールもしくはバンプ52が配置されることを防止することが可能となり、ハンダボールもしくはバンプ52の接合不良を低減することが可能となる。
【0040】
なお、上述した第6実施形態では、インターポーザ基板41の各辺の内接楕円43内またはインターポーザ基板51の各辺の中心点を結んだ領域53内にハンダボールもしくはバンプ42、52をそれぞれ配置する方法について説明したが、インターポーザ基板の中央から面積にして50〜80%の範囲内の領域にハンダボールもしくはバンプを配置するようにしてもよい。
【0041】
また、上述した第3〜第6実施形態では、ハンダボールもしくはバンプの大きさが一定の場合について説明したが、ハンダボールもしくはバンプの大きさは必ずしも一定である必要はなく、ハンダボールもしくはバンプの大きさが異なっていてもよい。例えば、ハンダボールもしくはバンプの大きさが基板の外周部で大きくなるようにしてもよいし、内周部から外周部に向かうに従って徐々に大きくなるようにしてもよい。
【0042】
また、ハンダボールもしくはバンプの配置密度が基板の外周部で大きくなるようにしてもよいし、内周部から外周部に向かうに従って徐々に大きくなるようにしてもよい。
さらに、ハンダボールもしくはバンプの形状は、真円や楕円のほか、多角形または方形状であってもよいし、様々の形状が混在していてもよい。
【0043】
また、ハンダボールもしくはバンプの配置方法は、格子状や放射状のほか、群状であってもよいし、様々の配置方法が混在していてもよい。
【0044】
【発明の効果】
以上説明したように、本発明によれば、電極接合バンプに加わる応力歪みを低減することが可能となり、実装精度の向上とともに、表面実装時および環境下における電極接合バンプの接合不良、ひいては信頼性不良を低減することが可能となる。
【図面の簡単な説明】
【図1】図1(a)は、本発明の第1実施形態に係るボールグリッドアレイの概略構成を示す平面図、図1(b)は、図1(a)のA−A線で切断した断面図である。
【図2】図2(a)は、本発明の第2実施形態に係るチップサイズパッケージの概略構成を示す平面図、図2(b)は、図2(a)のB−B線で切断した断面図である。
【図3】図3(a)は、本発明の第3実施形態に係るボールグリッドアレイの概略構成を示す平面図、図3(b)は、本発明の第4実施形態に係るボールグリッドアレイの概略構成を示す平面図である。
【図4】図4(a)は、本発明の第5実施形態に係るボールグリッドアレイの概略構成を示す平面図、図4(b)は、本発明の第6実施形態に係るボールグリッドアレイの概略構成を示す平面図である。
【図5】図5(a)は、従来のボールグリッドアレイの概略構成を示す平面図、図5(b)は、図5(a)のC−C線で切断した断面図である。
【符号の説明】
1、21、31、41、51 インターポーザ基板、2a、2c 配線、2bスルーホール配線、3 ICチップ、4 バンプ、5 樹脂、 6、48、22、32、42、52 ハンダボールもしくはバンプ、7 ランド、8、19 ダミーボールもしくはダミーバンプ、8a、19a、コア 8b、19b ハンダ・Sn等の被膜、11 半導体基板、12 配線層、13 パッド、14 応力緩和層、15 再配置配線、16 ソルダレジスト層、17 開口部、43 内接楕円、53 内接菱形
Claims (12)
- 基板上もしくはICチップ上に形成された配線層と、
前記配線層に接続され、前記基板上もしくはICチップ上に配置された電極接合バンプと、
前記電極接合バンプの外側に配置され、前記電極接合バンプに加わる応力を緩和するダミー接合バンプとを備えることを特徴とする半導体装置。 - 前記ダミー接合バンプは、
前記電極接合バンプよりも融点の高い材質で構成されたコアと、
前記電極接合バンプと同じ材質で構成され、前記コアの表面を覆う被膜とを備えることを特徴とする請求項1記載の半導体装置。 - 前記ダミー接合バンプは、いずれかの電極接合バンプと共通電位であることを特徴とする請求項1または2記載の半導体装置。
- 前記ダミー接合バンプは、前記電極接合バンプの外側に限定されず、前記電極接合バンプの外周辺、中央辺、またはチップ・基板の接合エリア中心からの点対称位置に配置されることを特徴とする請求項1〜3のいずれか1項記載の半導体装置。
- 基板上もしくはICチップ上に形成された配線層と、
前記配線層に接続され、実装時および環境条件下の応力歪みを吸収するように、配置位置、配置方法、サイズまたは形状が設定された電極接合バンプとを備えることを特徴とする半導体装置。 - 前記電極接合バンプのサイズは、前記基板もしくはICチップの外周部で大きくなっていることを特徴とする請求項5記載の半導体装置。
- 前記電極接合バンプのサイズは、前記基板もしくはICチップの内周部から外周部に向かうに従って徐々に大きくなっていることを特徴とする請求項5記載の半導体装置。
- 前記電極接合バンプは、前記基板もしくはICチップの外周部で配置密度が大きくなっていることを特徴とする請求項5〜7のいずれか1項記載の半導体装置。
- 前記電極接合バンプの形状は、真円、楕円、多角形または方形状であること、もしくは1個の電極接合バンプの中で外周部に近い側の面積が内周部側より大であることを特徴とする請求項5〜8のいずれか1項記載の半導体装置。
- 前記電極接合バンプの配置方法は、放射状または群状であることを特徴とする請求項5〜9のいずれか1項記載の半導体装置。
- 前記電極接合バンプの配置位置は、前記基板もしくはICチップの各辺の中心点を結んだ領域内、あるいは前記基板もしくはICチップの各辺の内接円または内接楕円内、あるいは前記基板もしくはICチップの中央から面積にして50〜80%の範囲内の領域であることを特徴とする請求項5〜10のいずれか1項記載の半導体装置。
- 前記ダミー接合バンプもしくは前記電極接合バンプを接合する基板のランドの大きさは、それぞれに対応して大きさが変えられていることを特徴とする請求項1〜11のいずれか1項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002363309A JP2004200197A (ja) | 2002-12-16 | 2002-12-16 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002363309A JP2004200197A (ja) | 2002-12-16 | 2002-12-16 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004200197A true JP2004200197A (ja) | 2004-07-15 |
Family
ID=32761488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002363309A Pending JP2004200197A (ja) | 2002-12-16 | 2002-12-16 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004200197A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100593923B1 (ko) | 2004-08-13 | 2006-06-30 | 삼성전기주식회사 | 블루투스 모듈 |
KR100691488B1 (ko) | 2004-12-28 | 2007-03-09 | 주식회사 하이닉스반도체 | 반도체 패키지 |
JP2007305753A (ja) * | 2006-05-10 | 2007-11-22 | Denso Corp | 半導体装置及びその実装構造 |
CN100416807C (zh) * | 2004-10-20 | 2008-09-03 | 力晶半导体股份有限公司 | 半导体封装结构及其制造方法 |
JP2010283404A (ja) * | 2010-09-27 | 2010-12-16 | Rohm Co Ltd | 半導体装置 |
JP2012114345A (ja) * | 2010-11-26 | 2012-06-14 | Murata Mfg Co Ltd | セラミック多層基板 |
JP2013062388A (ja) * | 2011-09-14 | 2013-04-04 | Canon Inc | 半導体装置及びプリント回路板 |
US8525333B2 (en) | 2008-03-17 | 2013-09-03 | Renesas Electronics Corporation | Electronic device and manufacturing method therefor |
JP2013219170A (ja) * | 2012-04-09 | 2013-10-24 | Yokogawa Electric Corp | 基板装置 |
WO2021088379A1 (zh) * | 2019-11-07 | 2021-05-14 | 长鑫存储技术有限公司 | 半导体结构、制备方法及半导体封装结构 |
-
2002
- 2002-12-16 JP JP2002363309A patent/JP2004200197A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100593923B1 (ko) | 2004-08-13 | 2006-06-30 | 삼성전기주식회사 | 블루투스 모듈 |
CN100416807C (zh) * | 2004-10-20 | 2008-09-03 | 力晶半导体股份有限公司 | 半导体封装结构及其制造方法 |
KR100691488B1 (ko) | 2004-12-28 | 2007-03-09 | 주식회사 하이닉스반도체 | 반도체 패키지 |
JP2007305753A (ja) * | 2006-05-10 | 2007-11-22 | Denso Corp | 半導体装置及びその実装構造 |
JP4665827B2 (ja) * | 2006-05-10 | 2011-04-06 | 株式会社デンソー | 半導体装置及びその実装構造 |
US8525333B2 (en) | 2008-03-17 | 2013-09-03 | Renesas Electronics Corporation | Electronic device and manufacturing method therefor |
JP2010283404A (ja) * | 2010-09-27 | 2010-12-16 | Rohm Co Ltd | 半導体装置 |
JP2012114345A (ja) * | 2010-11-26 | 2012-06-14 | Murata Mfg Co Ltd | セラミック多層基板 |
JP2013062388A (ja) * | 2011-09-14 | 2013-04-04 | Canon Inc | 半導体装置及びプリント回路板 |
JP2013219170A (ja) * | 2012-04-09 | 2013-10-24 | Yokogawa Electric Corp | 基板装置 |
WO2021088379A1 (zh) * | 2019-11-07 | 2021-05-14 | 长鑫存储技术有限公司 | 半导体结构、制备方法及半导体封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102073295B1 (ko) | 반도체 패키지 | |
US9240387B2 (en) | Wafer-level chip scale package with re-workable underfill | |
JP2002093946A (ja) | 半導体装置及び半導体装置の実装構造体 | |
US20160027754A1 (en) | Semiconductor device | |
US8607446B2 (en) | Method of manufacturing an electronic component | |
KR102279469B1 (ko) | 반도체 패키지 및 그 형성 방법 | |
KR102081088B1 (ko) | 반도체 패키지 | |
JP2001332653A (ja) | 半導体装置 | |
US20180061811A1 (en) | Semiconductor package and manufacturing method thereof | |
CN113053757A (zh) | 封装件及其形成方法 | |
JP2006294656A (ja) | 半導体装置 | |
KR20050116704A (ko) | 솔더 접합 신뢰도(sjr)를 높일 수 있는 인쇄회로기판및 이를 이용한 반도체 패키지 모듈 | |
US9918388B2 (en) | Circuit substrate, method of manufacturing circuit substrate, and electronic component | |
JP2004200197A (ja) | 半導体装置 | |
US10720402B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2004342947A (ja) | 半導体パッケージ | |
US9105463B2 (en) | Semiconductor device | |
JP4494249B2 (ja) | 半導体装置 | |
US7595268B2 (en) | Semiconductor package having re-distribution lines for supplying power and a method for manufacturing the same | |
US20230326881A1 (en) | Semiconductor package with riveting structure between two rings and method for forming the same | |
US8384204B2 (en) | Circuit carrier and semiconductor package using the same | |
JP2014179364A (ja) | 半導体チップ及びこれを備える半導体装置 | |
US7456503B1 (en) | Integrated circuit package | |
JP4150604B2 (ja) | 半導体装置 | |
US7898088B2 (en) | I/O pad structures for integrated circuit devices |