【０００１】
【発明の属する技術分野】
本発明は、高速ＩＣを含む電子回路の回路図設計に係わり、ＩＣの電源配線とＧＮＤ間に挿入するコンデンサの接続構造、回路図設計ＣＡＤ、回路図ＣＡＤシステムに関する。
【０００２】
【従来の技術】
近年の電子機器は小型化、高機能化、デジタル化が進み、これに伴って電子機器から放射される電磁波が他の電子機器に影響を与える不要輻射ノイズも増加しており、これらの不要輻射ノイズを低減する対策設計が年々技術的に困難化してきている。
このため、不要輻射ノイズの発生源となり易いデジタル回路基板についてはインダクタンス素子やキャパシタンス素子を用いたＩＣ電源配線の高周波分離や信号配線のストリップ構造化等、従来から様々なノイズ対策設計が取り組まれている。特にデジタルＩＣの電源端子とＧＮＤ端子間に挿入するバイパスコンデンサはＩＣのスイッチング動作に伴って発生する電源電圧の高周波変動を蓄えた電荷で補って安定化させるとともに高周波成分をＩＣのＧＮＤ端子へ帰還させて高周波ノイズをＩＣ周辺に閉じ込める役割を果たすため、回路基板の不要輻射ノイズ対策において最も重要でかつ基本的な項目として広く知られている。従って、基本となる回路図設計においてもＩＣ端子毎へのバイパスコンデンサ挿入や、回路ブロック単位の電源配線へのバイパスコンデンサ挿入が積極的に行われ、接続情報の電子データをプリント基板のパターン設計ＣＡＤへ活用するだけでなく、バイパスコンデンサの配置位置や配線接続時の注意事項をコメントとして回路図に書き込んでＥＭＣ設計の徹底を図っている。
【０００３】
【特許文献１】
特開２００２−１６３３７号公報
【特許文献２】
特開２００２−１５０２３号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、回路図設計に使用する従来のＣＡＤシステムでは生成される接続情報（ネットリスト）の接続先が電源配線やＧＮＤの場合は「３Ｖ」や「ＧＮＤ」の様な共通の電位情報が接続先となっているため、回路図上でＩＣ電源端子の近くにバイパスコンデンサを配置しても生成する接続情報ではどのバイパスコンデンサがどこに接続されるのかを特定することが出来ずＩＣ電源端子毎にバイパスコンデンサの挿入忘れチェックを行うことが出来なかった。またさらに次工程のパターン図設計において個々のバイパスコンデンサの接続先を特定するには回路図にコメントとして書き込んでパターン設計者へ伝えるしか手段がなく、バイパスコンデンサの接続位置違いを未然に防ぐことが困難となって高周波ノイズを低減するためのＥＭＣ設計の妨げとなっていた。
図１２に従来の回路図ＣＡＤにおけるバイパスコンデンサの接続先特定の実施例を示す。図１２においてＩＣ０１は高速信号を扱うデジタルＩＣで、説明の簡素化のため入出力端子は省略している。さらにＩＣ０１内の１および４はＩＣ０１の電源端子を示し、２および３はＩＣ０１内のＧＮＤ端子を示す。さらにＣ１およびＣ２はＩＣ０１の電源端子１および４とＧＮＤ端子２および３の間に挿入されるバイパスコンデンサを示し、Ｖ１はＩＣ０１に電源電圧を供給する３Ｖの直流電源を、Ｐ１は直流電源Ｖ１の配線の接続点を示している。また、表１４は回路図ＣＡＤから出力される部品毎の接続情報（部品名、端子毎の接続先）の例を示し、表１５は回路図ＣＡＤから出力される部品属性情報（部品名、端子数、部品品番、特性値）の例を示している。以上のように構成されたデジタルＩＣの回路図において、回路図上ではＩＣ０１の電源端子１および４の近くにそれぞれ接続されているバイパスコンデンサＣ１およびＣ２の接続情報は表１４に示されるように接続点Ｐ１とＧＮＤの記述しかないため、バイパスコンデンサＣ１およびＣ２をＩＣ０１のどの端子のそばに接続するかの情報が欠落しており、図１３に示すパイパスコンデンサがＩＣ０１から遠く離れた回路図と同じ接続情報とになってしまっている。このため、従来の回路図ＣＡＤではバイパスコンデンサをＩＣの特定端子に接続指定することが困難であった。
そこで本発明は、回路図設計ＣＡＤに機能を付加してＩＣ電源端子毎に接続されるバイパスコンデンサの特定とバイパスコンデンサ接続忘れチェックをＣＡＤ上で自動化し、次工程へ電子データとして引き継ぐことで、回路図設計におけるバイパスコンデンサの挿入忘れや、パターン設計におけるバイパスコンデンサの接続位置違いといった問題を生じない回路図設計ＣＡＤを提供してＥＭＣ設計の徹底を図ることにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明では高速ＩＣを含む電子回路のＩＣ電源端子とＧＮＤ間に挿入するバイパスコンデンサの回路図設計において、回路図上で個々のバイパスコンデンサとの配線距離が最も短いＩＣ電源端子を接続先として自動的に特定する「接続先指定手段」と、ＩＣ電源端子近くにバイパスコンデンサが接続されているか否かを判別する「チェック手段」とを具備したことを特徴としている。
また、本発明に係わる回路図設計ＣＡＤにおいて、前記「接続先指定手段」はＣＡＤ画面上に表示された回路図の配線を複数の直線としてコンピュータのメモリやＤＩＳＫに一時的に記録する描画情報から配線の接続点情報を生成し、回路図上で電源配線に接続されたバイパスコンデンサからＩＣ電源端子へ至る接続経路を探索して配線距離が最小となるＩＣ電源端子をバイパスコンデンサの接続先として特定したことを特徴としている。
また、さらに本発明に係わる回路図設計ＣＡＤにおいて、前記「接続先指定手段」における配線距離が最小となる接続経路の探索は前記接続点情報に記述された接続点毎の分岐先の接続点と配線距離を確認し、既に通過した接続点へ戻る接続経路および既に探索済の接続経路より配線距離が長くなる接続経路を順次除外することにより求めたことを特徴としている。
また、さらに本発明に係わる回路図設計ＣＡＤにおいて、前記「接続先指定手段」は部品属性情報にあらかじめ登録されている端子属性情報を用いて分類された電源端子をバイパスコンデンサの接続対象としたことを特徴としている。
また、さらに本発明に係わる回路図設計ＣＡＤにおいて、前記「接続先指定手段」は電源配線とＧＮＤ間に接続されたバイパスコンデンサからＩＣ端子へ至る接続経路の内、指定範囲以内の配線距離または接続点経由数の接続経路を複数のＩＣ電源端子による同一バイパスコンデンサの共有配線と見なし、同一のバイパスコンデンサを複数のＩＣ電源端子の接続先としたことを特徴としている。
また、さらに本発明に係わる回路図設計ＣＡＤにおいて、前記「接続先指定手段」は電源配線とＧＮＤ間に接続されたコンデンサからＩＣ端子へ至る接続経路の内、指定範囲以上の配線距離または接続点経由数の接続経路をＩＣ電源端子とＧＮＤ間に挿入するバイパスコンデンサ以外のコンデンサへの接続経路として除外したことを特徴としている。
また、さらに本発明に係わる回路図設計ＣＡＤにおいて、前記「チェック手段」はＩＣ電源端子毎にバイパスコンデンサ接続の有無と接続されているバイパスコンデンサの部品番号を記載したリストを自動生成し、回路グループまたはＩＣ毎に操作画面もしくは外部ファイルへ出力することを特徴としている。
また、さらに本発明に係わる回路図設計ＣＡＤにおいて、前記「チェック手段」はＩＣ電源端子毎に接続されているバイパスコンデンサをリストアップし、操作画面上で ＩＣ端子とバイパスコンデンサを同時にハイライトさせることを特徴としている。
また、さらに本発明に係わる回路図設計ＣＡＤにおいて、前記「チェック手段」はＩＣ電源配線とＧＮＤ間に接続されていてかつＩＣ電源端子に接続されていないコンデンサを回路グループまたはＩＣ毎にリストアップし、操作画面上のＩＣ電源端子をハイライトさせることを特徴としている。
また、さらに本発明に係わる回路図設計ＣＡＤにおいて、前記「チェック手段」はバイパスコンデンサが接続されていないＩＣ電源端子を回路グループまたはＩＣ毎にリストアップし、操作画面上のＩＣ電源端子をハイライトさせることを特徴としている。
また、さらに本発明に係わる回路図設計ＣＡＤにおいて、前記「チェック手段」は部品属性情報にＩＣ毎の信号周波数とパイパスコンデンサが機能する信号周波数帯域を登録し、バイパスコンデンサが機能する信号周波数帯域内に接続されるＩＣの信号周波数が入っているか否かを判別できるようにしたことを特徴としている。
また、さらに本発明に係わる回路図設計ＣＡＤにおいて、前記「チェック手段」はバイパスコンデンサが機能する信号周波数帯域内に接続されるＩＣの信号周波数が入っていない場合にパイパスコンデンサのハイライト色を特定色化したことを特徴としている。
また、さらに本発明に係わる回路図設計ＣＡＤにおいて、前記「接続先指定手段」を電源配線に挿入するインダクタンス素子へ適用し、インダクタンス素子が属するＩＣまたは回路ブロックを自動的に特定したことを特徴としている。
また、さらに本発明に係わる回路図設計ＣＡＤにおいて、前記「チェック手段」を電源配線に挿入するインダクタンス素子へ適用し、インダクタンス素子が属するＩＣまたは回路ブロックを自動的に特定して少なくとも操作画面上のインダクタンス素子、ＩＣ、回路ブロックのいずれか１つをハイライトさせることを特徴としている。
また、さらに本発明に係わる回路図設計ＣＡＤにおいて、請求項１から１４の何れかに記載の回路図設計ＣＡＤを使用してなることを特徴としている。
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態について図面及び表を用いて説明する。
▲１▼図１は本発明における第一の実施例の回路図を示し、表１は回路図に使用される部品端子毎の接続点名が記述された部品端子情報、表２はＣＡＤ画面に表示される回路図の配線を複数の直線としてコンピュータのメモリやＤＩＳＫに一時的に記録する描画情報から電源配線とＧＮＤ配線の接続点名、分岐配線数、接続される電源またはＧＮＤの種別、分岐配線毎の接続点名、分岐配線毎の配線距離を抽出した接続点情報を、表３は回路図ＣＡＤから電子データとして出力される新たな部品属性情報を、またさらに、図２は表２の接続点情報を用いて構成したバイパスコンデンサの接続経路を示し、図３は本発明によるバイパスコンデンサ接続先の特定結果を示す。なお、回路図ＣＡＤから出力される接続情報は表１４に示す従来の回路図ＣＡＤと同じである。
図１においてＩＣ０１は高速信号を扱うデジタルＩＣ、さらにＩＣ０１内の１および４は電源端子を示し、２および３はＩＣ０１内のＧＮＤ端子を示す。さらにＣ１およびＣ２はＩＣ０１の電源端子１および４とＧＮＤ端子２および３の間に挿入されるバイパスコンデンサを示し、Ｖ１はＩＣ０１に電源電圧を供給する３Ｖの直流電源、またＰ１からＰ２１は直流電源Ｖ１とＧＮＤの配線接続点を示している。なお、説明の簡素化のためＩＣ０１の入出力端子は省略している。
以上のように構成された回路図において、表１の部品端子情報には部品端子毎の接続点名が記述され、表２の接続点情報には各接続点名と接続される電源またはＧＮＤの種別が記述されているため、バイパスコンデンサＣ１とＣ２はそれぞれ接続点Ｐ６およびＰ８で、ＩＣ０１は接続点Ｐ４とＰ１０で直流電源Ｖ１と接続されていることが判る。
さらに表２の接続点情報を用いて接続点Ｐ６の接続先を分岐毎に接続点名とＰ６からの配線距離を求め、接続点が目標とするＩＣ０１の電源端子Ｐ４，Ｐ１０の場合には○印を記すると図２に示す接続点Ｐ６からＩＣ０１の電源端子Ｐ４、Ｐ１０へ至るバイパスコンデンサの接続経路を構成することが出来る。
図２において接続点Ｐ６の分岐先はＰ５のみで、その分岐先はＰ３、Ｐ６、Ｐ７の３つであるがＰ６は既に通過した接続点であるためＰ４、Ｐ１０への経由点候補から除外でき、Ｐ３とＰ７が経由点候補となる。Ｐ３の分岐先はＰ２、Ｐ４、Ｐ５の３つでＰ４は目標とする接続点であるため経路候補１となり、Ｐ５は既に通過した接続点、Ｐ２はＰ６からの配線距離がＰ４までの配線距離４．０以上となる接続点であるため経由点候補から除外できる。さらにＰ７も分岐先がＰ５、Ｐ８、Ｐ９の３つであるが、Ｐ５は既に通過した接続点、Ｐ８も次の分岐先Ｐ７が既に通過した接続点であるため除外でき、Ｐ９の分岐先の内Ｐ２、Ｐ７はＰ６からの配線距離がＰ４またはＰ１０までの配線距離よりも長くなる点であるため除外でき、Ｐ１０は目標とする接続点であるため経路候補２となる。またさらにＰ６からＰ４またはＰ１０に接続する最短経路は図３に示すようにそれぞれＰ６⇒Ｐ５⇒Ｐ３⇒Ｐ４（配線距離４．０）とＰ６⇒Ｐ５⇒Ｐ７⇒Ｐ９⇒Ｐ１０（配線距離２１．０）となり、Ｐ４からＰ６への配線の方が短いためバイパスコンデンサＣ１はＩＣ０１の電源端子１（接続点Ｐ４）に接続されていると特定することが出来る。またバイパスコンデンサＣ２についても同様の手順で接続点Ｐ８にはＩＣ０１の端子４（接続点Ｐ１０）が接続されていると特定することが出来る。このように設計者が回路図上のバイパスコンデンサをＩＣ電源端子の近くに挿入することにより表２の接続点情報を用いてバイパスコンデンサからＩＣ電源端子へ至る接続点の経路と配線距離を求め、既に通過した接続点と既知の経路候補よりも配線距離が長くなる接続点を除外する手順で最も配線距離の短い接続経路のＩＣ電源端子を求めることによりバイパスコンデンサが接続されるＩＣ電源端子を特定することができる。またさらに上記のバイパスコンデンサの接続先として特定したＩＣ電源端子を表３に示す部品属性情報として追加し、ＩＣの端子毎に接続されているバイパスコンデンサが容易に判るようになっており、回路図を自動チェックして接続されているバイパスコンデンサと電源端子のペアやバイパスコンデンサが接続されていないＩＣ電源端子またはＩＣ電源端子に接続されていないバイパスコンデンサをハイライトさせるか表示を特定色に変更して設計者への注意を促し、操作画面や外部ファイルへ部品属性情報を出力してバイパスコンデンサの挿入忘れを未然に防ぐだけでなく、電子データを利用することにより次工程のパターン設計でバイパスコンデンサの接続位置違いといった問題を生じないＥＭＣ設計を実現することが出来る。またさらに上記バイパスコンデンサの接続先特定手順を次工程のパターン設計に適用して基板上の実際の配線長を考慮したバイパスコンデンサの接続先チェックに応用することもできる。
▲２▼さらに図４は本発明における第二の実施例の回路図を示し、表４は回路図に使用される部品端子毎の接続点名が記述された部品端子情報、表５はＣＡＤ画面に表示される回路図の配線を複数の直線としてコンピュータのメモリやＤＩＳＫに一時的に記録する描画情報から電源配線とＧＮＤ配線の接続点名、分岐配線数、接続される電源またはＧＮＤの種別、分岐配線毎の接続点名、分岐配線毎の配線距離を抽出した接続点情報を、表６は回路図ＣＡＤから電子データとして出力される新たな部品属性情報を、またさらに図５は表５を用いたバイパスコンデンサ接続端子の特定結果を示す。
図４においてＩＣ０１は高速信号を扱うデジタルＩＣ、さらにＩＣ０１内の１および４は端子名Vccの電源端子を示し、２は端子名GNDのＩＣ０１内のＧＮＤ端子、３は端子名SW1の３V電源に接続されたＩＣ０１内のスイッチ端子を示す。さらにＣ１およびＣ２はＩＣ０１の電源端子１および４とＧＮＤ端子との間に挿入されるバイパスコンデンサを示し、Ｖ１はＩＣ０１に電源電圧を供給する３Ｖの直流電源、またＰ１からＰ２１は直流電源Ｖ１とＧＮＤの配線接続点を示している。なお、説明の簡素化のためSW1以外のＩＣ０１の入出力端子は省略している。以上のように構成された回路図において、表４の部品端子情報には部品端子毎の端子名もしくは端子番号と接続点名が記述され、表５の接続点情報には各接続点名と接続される電源またはＧＮＤの種別が記述されている。このため、直流電源V1に接続されているIC０１の端子１、３、４の内、端子３は端子名がSW1で電源端子を示すVccではないことからバイパスコンデンサが接続される電源端子から除外することができ、バイパスコンデンサＣ１とＣ２はそれぞれ接続点Ｐ６およびＰ８で、ＩＣ０１の電源端子は接続点Ｐ４とＰ１０で直流電源Ｖ１と接続されていることが判る。
さらに表５の接続点情報を用いて接続点Ｐ６の接続先を分岐毎に接続点名とＰ６からの配線距離を求め、接続点が目標とするＩＣ０１の電源端子Ｐ４，Ｐ１０の場合には○印を記すると図５に示す接続点Ｐ６からＩＣ０１の電源端子Ｐ４、Ｐ１０へ至る接続経路を構成することが出来る。
図５において接続点Ｐ６の分岐先はＰ５のみで、その分岐先はＰ３、Ｐ６、Ｐ１８の３つであるがＰ６は既に通過した接続点であるためＰ４、Ｐ１０への経由点候補から除外でき、Ｐ３とＰ１８が経由点候補となる。Ｐ３の分岐先はＰ２、Ｐ４、Ｐ５の３つでＰ４は目標とする接続点であるため経路候補１となり、Ｐ５は既に通過した接続点、Ｐ２はＰ６からの配線距離がＰ４までの配線距離４．０以上となる接続点であるため経由点候補から除外できる。さらにＰ１８も分岐先がＰ５、Ｐ７、Ｐ１９の３つであるが、Ｐ５は既に通過した接続点、Ｐ１９も次の分岐先Ｐ１８が既に通過した接続点であるため除外でき、Ｐ７の分岐先もＰ８、Ｐ９、Ｐ１８の３つの内、Ｐ１８は既に通過した接続点、Ｐ８も次の分岐先Ｐ７が既に通過した接続点であるため除外でき、残るＰ９の分岐先のＰ２、Ｐ７、Ｐ１０の内、Ｐ１０は目標とする接続点であるため経路候補２となり、Ｐ７は既に通過した接続点、Ｐ２は既知の経路候補１および２よりも配線距離が長くなる点であるため除外できる。またさらにＰ６からＰ４またはＰ１０に接続する最短経路は図３に示すようにそれぞれＰ６⇒Ｐ５⇒Ｐ３⇒Ｐ４（配線距離４．０）とＰ６⇒Ｐ５⇒Ｐ１８⇒Ｐ７⇒Ｐ９⇒Ｐ１０（配線距離２１．０）となり、Ｐ４からＰ６への配線の方が短いためバイパスコンデンサＣ１はＩＣ０１の電源端子１（接続点Ｐ４）に接続されていると特定することが出来る。またバイパスコンデンサＣ２についても同様の手順で接続点Ｐ８にはＩＣ０１の端子４（接続点Ｐ１０）が接続されていると特定することが出来る。このように表４の部品属性情報に部品端子名を加えることにより、電源端子以外のＩＣ端子が電源に接続されていて接続情報だけでは電源端子の特定が困難な場合にも表５の接続点情報を用いてバイパスコンデンサからＩＣ電源端子へ至る接続点の経路と配線距離を求め、既に通過した接続点と既知の経路候補よりも配線距離が長くなる接続点を除外する手順で最も配線距離の短い接続経路のＩＣ電源端子を求めることによりバイパスコンデンサが接続されるＩＣ電源端子を特定することができる。またさらに上記の手順で特定したバイパスコンデンサの接続先であるＩＣ電源端子は表６に示すように部品属性情報として新たに追加されているため、回路図ＣＡＤ上でバイパスコンデンサが接続されていないＩＣ電源端子を自動的に確認してバイパスコンデンサの挿入忘れを未然に防ぐだけでなく、電子データを利用することにより次工程のパターン設計でバイパスコンデンサの接続位置違いといった問題を生じないＥＭＣ設計を実現することが出来る。
▲３▼またさらに図６は本発明における第三の実施例を示すバイパスコンデンサの接続経路でバイパスコンデンサＣ１（接続点Ｐ６）からＩＣ０１の電源端子（接続点Ｐ４、Ｐ１０）へ至る接続点名と分岐先およびＰ６から分岐先までの配線距離を示した図である。なお、本実施例の回路図は図１と、部品端子情報は表１と、接続点情報は表２と、回路図ＣＡＤから電子データとして出力される新たな部品属性情報は表３と、またさらに回路図ＣＡＤから出力される接続情報は表１４に示す従来の回路図ＣＡＤと同じである。
図６において接続点Ｐ６からＰ４またはＰ１０へ至る経路の探索条件に配線距離が１０以下という条件を第一の最大配線長条件として付加すると、第1接続点Ｐ５の分岐先は配線距離１７．０のＰ７が除外されＰ３とＰ６の２つになる。さらに、Ｐ６は既に通過した接続点であるため除外され、Ｐ３の分岐先Ｐ２、Ｐ４、Ｐ５の内Ｐ５は既に通過した接続点であるので除外でき、Ｐ４は目標とする接続点であるため経路候補１となり、Ｐ２は既知の経路候補１よりもその先の配線距離が長くなる点であるため除外できる。したがってバイパスコンデンサＣ１の電源側接続点Ｐ６はＩＣ０１の電源端子１（接続点Ｐ４）に接続されていることがさらに容易に特定することができる。このようにバイパスコンデンサからＩＣ電源端子へ至る経路の探索条件に第一の最大配線長条件を加えることで第一の実施例および第二の実施例のように接続点の経路と配線距離を順次確認して既に通過した接続点や既知の経路候補と比較する処理が大幅に省略できる。またさらに指定した配線距離以上のとなるバイパスコンデンサとＩＣ電源端子間の接続経路は無視されるため、回路図上でどの電源端子へ接続するのか判らないような離れた位置のコンデンサは表６の部品属性情報でバイパスコンデンサとして追加されず、個々のバイパスコンデンサが回路図の適切な位置に挿入されているかをチェックすることができる。またさらに上記チェックは、バイパスコンデンサが接続されていないＩＣ電源端子を自動的に確認して回路図ＣＡＤ上で回路グループやＩＣ毎にハイライトさせ、不適切な電源端子から遠く離れたバイパスコンデンサの回路図記入を未然に防ぐことによりＥＭＣ設計を実現することが出来る。
▲４▼またさらに図７は本発明における第四の実施例の回路図を示し、表７は回路図に使用される部品端子毎の接続点名が記述された部品端子情報、表８はＣＡＤ画面に表示される回路図の配線を複数の直線としてコンピュータのメモリやＤＩＳＫに一時的に記録する描画情報から電源配線とＧＮＤ配線の接続点名、分岐配線数、接続される電源またはＧＮＤの種別、分岐配線毎の接続点名、分岐配線毎の配線距離を抽出した接続点情報を、表９は回路図ＣＡＤから電子データとして出力される新たな部品属性情報を、またさらに図８は表８を用いたバイパスコンデンサ接続端子の判定手順を示す。
図７においてＩＣ０１は高速信号を扱うデジタルＩＣ、さらにＩＣ０１内の１および４は電源端子を示し、２および３はＩＣ０１内のＧＮＤ端子を示す。さらにＣ１とＣ２およびＣ３はＩＣ０１の電源端子１および４とＧＮＤ端子２および３の間に挿入されるバイパスコンデンサを示し、Ｖ１はＩＣ０１に電源電圧を供給する３Ｖの直流電源、またＰ１からＰ２５は直流電源Ｖ１とＧＮＤの配線接続点を示している。なお、説明の簡素化のためＩＣ０１の入出力端子は省略している。
以上のように構成された回路図において、表７の部品端子情報には部品端子毎の接続点名が記述され、表８の接続点情報には各接続点名と接続される電源またはＧＮＤの種別が記述されているため、バイパスコンデンサＣ１、Ｃ２、Ｃ３はそれぞれ接続点Ｐ４、Ｐ８、Ｐ１０で、ＩＣ０１は接続点Ｐ６とＰ１２で直流電源Ｖ１と接続されていることが判る。
さらに表８の接続点情報を用いて接続点Ｐ４、Ｐ８、Ｐ１０それぞれの接続先を分岐毎に接続点名と始点からの配線距離を求め、既に通過した接続点と既知の経路候補よりも配線距離が長くなる接続点および第一の最大配線長条件として配線距離が１０．０を超える接続点を除外する手順で目標とするＩＣ０１の電源端子Ｐ６，Ｐ１２への配線距離の最も短い接続経路を求めて○印を記すると図８に示すバイパスコンデンサの接続経路を構成することが出来る。図８より経路候補はＰ４⇒Ｐ３⇒Ｐ５⇒Ｐ６（配線距離４．０）、Ｐ８⇒Ｐ７⇒Ｐ５⇒Ｐ６（配線距離４．０）、Ｐ１０⇒Ｐ９⇒Ｐ１１⇒Ｐ１２（配線距離４．０）の３つとなり、ＩＣ０１の電源端子１（接続点Ｐ６）に接続されるバイパスコンデンサをＣ１（接続点Ｐ６）かＣ２（接続点Ｐ８）のいずれかに特定しなければならないが、さらに第二の最大配線長条件として配線長６．０以下の接続経路を複数のバイパスコンデンサから同一電源端子への接続経路とみなしてバイパスコンデンサＣ１（接続点Ｐ４）とＣ２（接続点Ｐ８）の接続先を共にＩＣ０１の電源端子１（接続点Ｐ６）とすることができ、図７のように１つのＩＣ電源端子に複数のバイパスコンデンサが接続された回路図であってもバイパスコンデンサの接続先を正しく特定することができる。また第二の最大配線長条件は第一の最大配線長条件と同じ値であっても構わない。またさらに上記の手順で特定したバイパスコンデンサの接続先であるＩＣ電源端子は表９に示すように各バイパスコンデンサの部品属性情報として新たに追加されているため、回路図ＣＡＤ上でバイパスコンデンサが２つ以上接続されているＩＣ電源端子を自動的に確認してバイパスコンデンサの挿入間違いを未然に防ぐだけでなく、電子データを利用することにより次工程のパターン設計で各バイパスコンデンサの接続位置違いといった問題を生じないＥＭＣ設計を実現することが出来る。
▲５▼またさらに表１０は本発明における第五の実施例で図７の回路図の部品属性情報を示し、図９は使用するバイパスコンデンサの部品メーカーが提供する周波数特性例を示す。表１０においてＩＣ０１には使用される信号周波数の項目が設けられており、さらにＣ１、Ｃ２、Ｃ３には接続先として特定した電源端子名と特性値の他にバイパスコンデンサとして機能する周波数帯域の項目が設けられている。またさらに図９では高周波信号を通過させるバイパスコンデンサには容量によって最もインピーダンスが小さくなる周波数が存在し、周波数が離れるに従ってインピーダンスが高くなることを示しており、インピーダンスが１Ω以下となる周波数範囲をバイパスコンデンサとして有効に機能する周波数帯域とすると０．１μＦは１．３ＭＨｚから８０．０ＭＨｚの範囲、１０００ｐＦは１００ＭＨｚから２７０ＭＨｚの範囲で有効であることが判る。以上のように構成された表１０の部品属性情報において、ＩＣ０１では信号周波数として２０．０ＭＨｚと１５０．０ＭＨｚが使用されていることが判り、Ｃ１、Ｃ３はバイパスコンデンサとして１．３ＭＨｚから８０．０ＭＨｚに有効でＣ２はバイパスコンデンサとして１００．０ＭＨｚから２７０．０ＭＨｚに有効であることが判る。このため、ＩＣ０１のどの電源端子に接続されたバイパスコンデンサがどの信号周波数に対して有効に機能するかどうかを自動チェックして有効に機能しないバイパスコンデンサや電源端子をハイライトさせたり、信号周波数毎に有効なバイパスコンデンサをハイライトさせることが可能となりバイパスコンデンサを効果的に使用するＥＭＣ設計を行うことができる。またさらに表１０の部品属性情報を電子データとして利用することにより次工程のパターン設計で実配線長を考慮したバイパスコンデンサの機能評価も可能となりさらにＥＭＣ設計を実現することが出来る。
▲６▼またさらに図１０は本発明における第六の実施例の回路図を示し、表１１は回路図に使用される部品端子毎の接続点名が記述された部品端子情報、表１２はＣＡＤ画面に表示される回路図の配線を複数の直線としてコンピュータのメモリやＤＩＳＫに一時的に記録する描画情報から電源配線とＧＮＤ配線の接続点名、分岐配線数、接続される電源またはＧＮＤの種別、分岐配線毎の接続点名、分岐配線毎の配線距離を抽出した接続点情報を、表１３は回路図ＣＡＤから電子データとして出力される新たな部品属性情報を、またさらに図１１は表１２を用いたインダクタンス素子の接続経路を示す。
図１０においてＩＣ０１およびＩＣ０２は高速信号を扱うデジタルＩＣ、さらにＩＣ０１内の１および４は電源端子を示し、２および３はＩＣ０１内のＧＮＤ端子を示す。さらにＬ１はＩＣ０１への電源配線に挿入されるインダクタンス素子、Ｌ２はＩＣ０２への電源配線に挿入されるインダクタンス素子、Ｖ１はＩＣ０１に電源電圧を供給する３Ｖの直流電源、Ｐ１からＰ２０は直流電源Ｖ１とＧＮＤの配線接続点を示している。なお、説明の簡素化のためＩＣ０１の入出力端子およびバイパスコンデンサは省略している。
以上のように構成された回路図において、表１１の部品端子情報には部品端子毎の接続点名が記述され、表１２の接続点情報には各接続点名と接続される電源またはＧＮＤの種別が記述されているため、インダクタンス素子Ｌ１とＬ２はそれぞれ接続点Ｐ２とＰ３およびＰ７とＰ８で、ＩＣ０１とＩＣ０２はそれぞれ接続点Ｐ５、Ｐ６とＰ１０、Ｐ１１で直流電源Ｖ１と接続されていることが判る。
さらに表１２の接続点情報を用いて接続点Ｐ２とＰ３およびＰ７とＰ８の接続先を分岐毎に接続点名と配線距離を求め、接続点が目標とするＩＣ０１とＩＣ０２の電源端子接続点Ｐ５、Ｐ６とＰ１０、Ｐ１１および直流電源Ｖ１（接続点Ｐ１）の場合には○印を記すると図１１に示すインダクタンス素子の接続経路を構成することが出来る。
図１１の接続経路よりインダクタンス素子Ｌ１からは直流電源Ｖ１までが８．０、ＩＣ０１の電源端子１までが６．５で直流電源Ｖ１よりもＩＣ０１の近くに挿入されていることが判り、同様にインダクタンス素子Ｌ２からは直流電源Ｖ１までが１９．０、ＩＣ０２の電源端子１までが６．５で直流電源Ｖ１よりもＩＣ０２の近くに挿入されていることが判るため、Ｌ１とＬ２はそれぞれＩＣ０１とＩＣ０２に接続されていると特定することができる。このように表１２の接続点情報を用いてインダクタンス素子から直流電源またはＩＣ電源端子へ至る接続点の経路と配線距離を求め、既に通過した接続点と既知の経路候補よりも配線距離が長くなる接続点を除外する手順で最も配線距離の短い接続経路のＩＣ電源端子を求めることによりインダクタンス素子が接続されるＩＣや直流電源を特定することができる。またさらに上記の手順で特定したインダクタンス素子の接続先であるＩＣ電源端子または直流電源は表１３に示すように部品属性情報として新たに追加されているため、回路図ＣＡＤ上でインダクタンス素子が接続されていないＩＣを自動的に確認してインダクタンス素子の挿入忘れを未然に防ぐだけでなく、操作画面上のインダクタンス素子とインダクタンス素子が属するＩＣまたは回路ブロックとをハイライトさせて設計者の注意を促したり、電子データを利用することにより次工程のパターン設計でインダクタンス素子の接続位置違いといった問題を生じないＥＭＣ設計を実現することが出来る。
【０００７】
【発明の効果】
以上のように本発明によれば、高速ＩＣを含む電子回路のＩＣ電源端子とＧＮＤ間に挿入するバイパスコンデンサの回路図設計において、回路図上で個々のバイパスコンデンサとの配線距離が最も短いＩＣ電源端子を接続先として自動的に特定する「接続先指定手段」と、ＩＣ電源端子近くにバイパスコンデンサが接続されているか否かを判別する「チェック手段」とを具備することで、回路図設計におけるバイパスコンデンサの挿入忘れや、次工程のパターン設計におけるバイパスコンデンサ接続位置違いを生じないＥＭＣ設計を徹底することが出来る。
【０００８】
【表１】
【０００９】
【表２】
【００１０】
【表３】
【００１１】
【表４】
【００１２】
【表５】
【００１３】
【表６】
【００１４】
【表７】
【００１５】
【表８】
【００１６】
【表９】
【００１７】
【表１０】
【００１８】
【表１１】
【００１９】
【表１２】
【００２０】
【表１３】
【００２１】
【表１４】
【００２２】
【表１５】
【図面の簡単な説明】
【図１】本発明における第一の実施例を示す回路図
【図２】第一の実施例におけるバイパスコンデンサの接続経路を示す図
【図３】第一の実施例におけるバイパスコンデンサ接続先の特定結果を示す図
【図４】本発明における第二の実施例を示す回路図
【図５】第二の実施例におけるバイパスコンデンサの接続経路を示す図
【図６】第三の実施例を示すバイパスコンデンサの接続経路を示す図
【図７】本発明における第四の実施例を示す回路図
【図８】第四の実施例におけるバイパスコンデンサの接続経路を示す図
【図９】第五の実施例におけるバイパスコンデンサの周波数特性例を示す図
【図１０】本発明における第六の実施例を示す回路図
【図１１】第六の実施例におけるバイパスコンデンサの接続経路を示す図
【図１２】本発明における従来の実施例を示す回路図
【図１３】本発明における書き方の異なる従来の実施例を示す回路図
【符号の説明】
１ ＩＣの１番目の端子
２ ＩＣの２番目の端子
３ ＩＣの３番目の端子
４ ＩＣの４番目の端子
ＩＣ０１ ＩＣ
ＩＣ０２ ＩＣ
Ｃ１ 第一のバイパスコンデンサ
Ｃ２ 第二のバイパスコンデンサ
Ｃ３ 第三のバイパスコンデンサ
Ｌ１ 第一のインダクタンス素子
Ｌ２ 第二のインダクタンス素子
Ｖｃｃ 電源端子
ＳＷ１ ＩＣのスイッチ端子
ＧＮＤ ＧＮＤ端子
Ｐ１〜Ｐ２５ 電源配線およびＧＮＤ配線の接続点[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a circuit diagram design of an electronic circuit including a high-speed IC, and relates to a connection structure of a capacitor inserted between a power supply wiring of the IC and GND, a circuit diagram design CAD, and a circuit diagram CAD system.
[0002]
[Prior art]
In recent years, electronic devices have become smaller, more sophisticated, and digitized. As a result, electromagnetic waves emitted from electronic devices have increased unnecessary radiation noise that affects other electronic devices. The design of countermeasures to reduce noise has become technically difficult year by year.
For this reason, various noise countermeasure designs for digital circuit boards, which are likely to be sources of unnecessary radiation noise, such as high-frequency separation of IC power supply wiring using inductance elements and capacitance elements and strip structure of signal wiring, have been worked on. I have. In particular, the bypass capacitor inserted between the power supply terminal and the GND terminal of the digital IC compensates and stabilizes the high-frequency fluctuation of the power supply voltage generated by the switching operation of the IC with the stored electric charge, and returns the high-frequency component to the GND terminal of the IC. Therefore, it is widely known as the most important and basic item in the countermeasure for the unnecessary radiation noise of the circuit board because it plays a role of confining the high frequency noise around the IC. Therefore, even in the basic circuit diagram design, the insertion of the bypass capacitor for each IC terminal and the insertion of the bypass capacitor for the power supply wiring of each circuit block are actively performed, and the electronic data of the connection information is transferred to the pattern design CAD of the printed circuit board. In addition to utilizing it, the layout position of bypass capacitors and precautions for wiring connection are written as comments in the circuit diagram to ensure thorough EMC design.
[0003]
[Patent Document 1]
JP-A-2002-16337
[Patent Document 2]
JP 2002-15023 A
[0004]
[Problems to be solved by the invention]
However, in a conventional CAD system used for circuit diagram design, when the connection destination of the generated connection information (net list) is a power supply wiring or GND, common potential information such as “3V” or “GND” is used as the connection destination. Therefore, even if a bypass capacitor is placed near the IC power supply terminal on the circuit diagram, it is not possible to specify which bypass capacitor is connected to which connection by the connection information generated, and the bypass is provided for each IC power supply terminal. The check to forget to insert the capacitor could not be performed. In addition, the only way to specify the connection destination of each bypass capacitor in the pattern diagram design of the next process is to write it as a comment in the circuit diagram and tell it to the pattern designer, and it is possible to prevent the difference in the connection position of the bypass capacitor beforehand This makes it difficult to design an EMC for reducing high-frequency noise.
FIG. 12 shows a specific example of a connection destination of a bypass capacitor in a conventional circuit diagram CAD. In FIG. 12, IC01 is a digital IC that handles high-speed signals, and the input / output terminals are omitted for simplification of the description. Further, 1 and 4 in IC01 indicate power supply terminals of IC01, and 2 and 3 indicate GND terminals in IC01. C1 and C2 denote bypass capacitors inserted between the power supply terminals 1 and 4 of the IC01 and the GND terminals 2 and 3, V1 denotes a 3V DC power supply for supplying a power supply voltage to the IC01, and P1 denotes a DC power supply V1. The connection points of the wiring are shown. Table 14 shows an example of connection information (component name, connection destination for each terminal) for each component output from the circuit diagram CAD, and Table 15 shows component attribute information (component name, terminal) output from the circuit diagram CAD. (Number, part number, characteristic value). In the circuit diagram of the digital IC configured as described above, the connection information of the bypass capacitors C1 and C2 connected near the power supply terminals 1 and 4 of the IC01 on the circuit diagram is connected as shown in Table 14. Since there is only the description of the points P1 and GND, information as to which terminal of the IC01 the bypass capacitors C1 and C2 are connected to is missing, and the bypass capacitor shown in FIG. 13 is the same as the circuit diagram far away from the IC01. It has become connection information. For this reason, it has been difficult to connect and designate a bypass capacitor to a specific terminal of the IC in the conventional circuit diagram CAD.
Therefore, the present invention adds a function to a circuit diagram design CAD, automates the specification of a bypass capacitor connected to each IC power terminal and a check for forgetting to connect a bypass capacitor on the CAD, and takes over as electronic data to the next process. An object of the present invention is to provide a circuit diagram design CAD which does not cause a problem such as forgetting to insert a bypass capacitor in a circuit diagram design and a difference in connection position of a bypass capacitor in a pattern design, and to thoroughly implement an EMC design.
[0005]
[Means for Solving the Problems]
In order to achieve the above object, in the present invention, in a circuit diagram design of a bypass capacitor inserted between an IC power supply terminal of an electronic circuit including a high-speed IC and GND, the wiring distance between each bypass capacitor on the circuit diagram is the shortest. It is characterized by comprising "connection destination specifying means" for automatically specifying an IC power terminal as a connection destination, and "check means" for determining whether a bypass capacitor is connected near the IC power terminal. .
Further, in the circuit diagram design CAD according to the present invention, the “connection destination designating unit” is configured to convert the wiring of the circuit diagram displayed on the CAD screen as a plurality of straight lines from drawing information temporarily recorded in a computer memory or DISK. Generates connection point information of wiring, searches the connection path from the bypass capacitor connected to the power supply wiring to the IC power supply terminal on the circuit diagram, and specifies the IC power supply terminal with the shortest wiring distance as the connection destination of the bypass capacitor It is characterized by doing.
Further, in the circuit diagram design CAD according to the present invention, the search for the connection path that minimizes the wiring distance in the “connection destination designating means” is performed by using the branch destination connection point for each connection point described in the connection point information. The wiring distance is confirmed, and a connection path returning to a connection point that has already passed and a connection path having a wiring distance longer than a connection path that has already been searched are sequentially excluded to obtain a connection path.
Further, in the circuit diagram design CAD according to the present invention, the "connection destination designating means" may set a power supply terminal classified using terminal attribute information registered in advance in component attribute information as a connection target of a bypass capacitor. It is characterized by.
Further, in the circuit diagram design CAD according to the present invention, the "connection destination designating means" may be a wiring distance or connection within a designated range in a connection path from a bypass capacitor connected between the power supply wiring and GND to the IC terminal. The present invention is characterized in that the connection paths of the number of points are regarded as shared wiring of the same bypass capacitor by a plurality of IC power terminals, and the same bypass capacitor is connected to the plurality of IC power terminals.
Further, in the circuit diagram design CAD according to the present invention, the "connection destination designating means" may be a wiring distance or a connection point longer than a specified range in a connection path from a capacitor connected between a power supply wiring and GND to an IC terminal. It is characterized in that the number of connection paths is excluded as connection paths to capacitors other than the bypass capacitor inserted between the IC power supply terminal and GND.
Further, in the circuit diagram design CAD according to the present invention, the "checking means" automatically generates a list describing whether or not a bypass capacitor is connected for each IC power terminal and a part number of the connected bypass capacitor, and a circuit group. Alternatively, output is made to an operation screen or an external file for each IC.
Further, in the circuit diagram design CAD according to the present invention, the "checking means" may list a bypass capacitor connected to each IC power supply terminal, and simultaneously highlight the IC terminal and the bypass capacitor on an operation screen. It is characterized by.
Further, in the circuit diagram design CAD according to the present invention, the "checking means" lists capacitors connected between the IC power supply wiring and GND and not connected to the IC power supply terminal for each circuit group or IC. The feature is that the IC power supply terminal on the operation screen is highlighted.
Further, in the circuit diagram design CAD according to the present invention, the "checking means" lists the IC power terminals to which the bypass capacitors are not connected for each circuit group or IC, and highlights the IC power terminals on the operation screen. It is characterized by having
Further, in the circuit diagram design CAD according to the present invention, the "checking means" registers the signal frequency of each IC and the signal frequency band in which the bypass capacitor functions in the component attribute information, and within the signal frequency band in which the bypass capacitor functions. It is characterized in that it is possible to determine whether or not the signal frequency of the IC connected to the IC is on.
Further, in the circuit diagram design CAD according to the present invention, the "checking means" specifies the highlight color of the bypass capacitor when the signal frequency of the IC connected in the signal frequency band in which the bypass capacitor functions is not included. It is characterized by being colored.
Further, in the circuit diagram design CAD according to the present invention, the "connection destination designating means" is applied to an inductance element inserted into a power supply wiring, and an IC or a circuit block to which the inductance element belongs is automatically specified. I have.
Further, in the circuit diagram design CAD according to the present invention, the "checking means" is applied to an inductance element inserted into a power supply wiring, and an IC or a circuit block to which the inductance element belongs is automatically identified and at least displayed on an operation screen. It is characterized in that any one of an inductance element, an IC, and a circuit block is highlighted.
Further, the circuit diagram design CAD according to the present invention is characterized in that the circuit diagram design CAD according to any one of claims 1 to 14 is used.
[0006]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings and tables.
(1) FIG. 1 shows a circuit diagram of the first embodiment of the present invention. Table 1 shows component terminal information describing connection point names for each component terminal used in the circuit diagram, and Table 2 shows a CAD screen. From the drawing information temporarily recorded in a computer memory or DISK as wiring lines of a circuit diagram to be drawn as a plurality of straight lines, the connection point names of power supply wiring and GND wiring, the number of branch wirings, the type of power supply or GND to be connected, and each branch wiring Table 3 shows the connection point information obtained by extracting the wiring distances of the respective branch wirings, Table 3 shows new component attribute information output as electronic data from the circuit diagram CAD, and FIG. 2 shows the connection point information shown in Table 2. FIG. 3 shows a connection path of a bypass capacitor constituted by using FIG. 3, and FIG. 3 shows a result of specifying a bypass capacitor connection destination according to the present invention. The connection information output from the circuit diagram CAD is the same as the conventional circuit diagram CAD shown in Table 14.
In FIG. 1, IC01 is a digital IC that handles high-speed signals, and 1 and 4 in IC01 indicate power supply terminals, and 2 and 3 indicate GND terminals in IC01. Further, C1 and C2 denote bypass capacitors inserted between the power supply terminals 1 and 4 of the IC01 and the GND terminals 2 and 3, V1 denotes a 3V DC power supply for supplying a power supply voltage to the IC01, and P1 to P21 denote DC power supply. A wiring connection point between V1 and GND is shown. Note that input / output terminals of the IC01 are omitted for simplification of the description.
In the circuit diagram configured as described above, the connection terminal name of each connection terminal is described in the connection terminal information of Table 1, and the type of power supply or GND connected to each connection point name is described in the connection point information of Table 2. From the description, it can be seen that the bypass capacitors C1 and C2 are connected to the DC power supply V1 at the connection points P6 and P8, respectively, and the IC01 is connected to the DC power supply V1 at the connection points P4 and P10.
Further, the connection destination of the connection point P6 is obtained for each branch by using the connection point information in Table 2 and the wiring distance from the connection point P6 is obtained. When the connection point is the target power supply terminal P4 or P10 of the IC01, a circle is displayed. In this case, a connection path of a bypass capacitor from the connection point P6 shown in FIG. 2 to the power terminals P4 and P10 of the IC01 can be formed.
In FIG. 2, the branch point of the connection point P6 is only P5, and there are three branch destinations of P3, P6, and P7. However, since P6 is a connection point that has already passed, it can be excluded from candidates for waypoints to P4 and P10. , P3 and P7 are the waypoint candidates. The branch destinations of P3 are P2, P4, and P5, and P4 is the target connection point, so that it is the path candidate 1, P5 is the connection point that has already passed, P2 is the wiring distance from P6 to P4. Since the connection point is 4.0 or more, it can be excluded from the waypoint candidates. Further, P7 has three branch destinations P5, P8, and P9, but P5 is a connection point that has already passed, and P8 is a connection point that the next branch destination P7 has already passed. Among them, P2 and P7 can be excluded because they are points where the wiring distance from P6 is longer than the wiring distance to P4 or P10, and P10 is the target connection point and thus becomes the path candidate 2. Further, as shown in FIG. 3, the shortest paths connecting from P6 to P4 or P10 are respectively P6 → P5 → P3 → P4 (wiring distance 4.0) and P6 → P5 → P7 → P9 → P10 (wiring distance 21.0). ), And since the wiring from P4 to P6 is shorter, it can be specified that the bypass capacitor C1 is connected to the power supply terminal 1 (connection point P4) of IC01. The same procedure can be used for the bypass capacitor C2 to specify that the terminal 4 (connection point P10) of the IC01 is connected to the connection point P8. As described above, the designer inserts the bypass capacitor on the circuit diagram near the IC power supply terminal, thereby using the connection point information in Table 2 to obtain the path of the connection point from the bypass capacitor to the IC power supply terminal and the wiring distance, Identify the IC power terminal to which the bypass capacitor is connected by finding the IC power terminal of the connection route with the shortest wiring distance by excluding the connection point that has already passed and the connection point whose wiring distance is longer than the known route candidate. can do. Further, the IC power supply terminal specified as the connection destination of the above-described bypass capacitor is added as component attribute information shown in Table 3, so that the bypass capacitor connected to each terminal of the IC can be easily identified. Automatically check the connected bypass capacitor and power supply terminal pair, highlight the IC power supply terminal that has no bypass capacitor connected or the bypass capacitor that is not connected to the IC power supply terminal, or change the display to a specific color. Not only does it not only prevent the user from forgetting to insert the bypass capacitor by outputting component attribute information to the operation screen or external files, but also use electronic data to design the bypass capacitor in the next process. It is possible to realize an EMC design that does not cause a problem such as a difference in connection position. Further, the procedure for specifying the connection destination of the bypass capacitor can be applied to the pattern design in the next step, and applied to the connection destination check of the bypass capacitor in consideration of the actual wiring length on the substrate.
(2) FIG. 4 is a circuit diagram of a second embodiment of the present invention. Table 4 shows component terminal information in which connection point names for each component terminal used in the circuit diagram are described. Table 5 shows a CAD screen. From the drawing information temporarily recorded in the memory or DISK of the computer as the wiring of the displayed circuit diagram as a plurality of straight lines, the connection point names of the power supply wiring and the GND wiring, the number of branch wirings, the type of power supply or GND to be connected, the branch wirings Table 6 shows connection point information obtained by extracting connection point names and wiring distances for each branch wiring, Table 6 shows new component attribute information output as electronic data from the circuit diagram CAD, and FIG. 5 shows a bypass using Table 5 This shows the result of specifying the capacitor connection terminal.
In FIG. 4, IC01 is a digital IC for handling high-speed signals, and 1 and 4 in IC01 are power supply terminals having a terminal name Vcc, 2 is a GND terminal in IC01 having a terminal name GND, and 3 is a 3V power supply having a terminal name SW1. The switch terminals in the connected IC01 are shown. Further, C1 and C2 denote bypass capacitors inserted between the power supply terminals 1 and 4 of IC01 and the GND terminal, V1 denotes a 3V DC power supply for supplying a power supply voltage to IC01, and P1 to P21 denote DC power supply V1. The wiring connection points of GND are shown. Note that input / output terminals of IC01 other than SW1 are omitted for simplification of the description. In the circuit diagram configured as described above, the component terminal information in Table 4 describes a terminal name or a terminal number and a connection point name for each component terminal, and the connection point information in Table 5 is connected to each connection point name. The type of power supply or GND is described. For this reason, among the terminals 1, 3, and 4 of the IC01 connected to the DC power supply V1, the terminal 3 is excluded from the power supply terminal to which the bypass capacitor is connected because the terminal name is SW1 and is not Vcc indicating the power supply terminal. It can be seen that the bypass capacitors C1 and C2 are connected to the DC power supply V1 at connection points P6 and P8, respectively, and the power supply terminal of IC01 is connected to the connection points P4 and P10.
Further, using the connection point information shown in Table 5, the connection destination of the connection point P6 is determined for each branch and the wiring distance from the connection point P6 is obtained. If the connection point is the target power supply terminal P4 or P10 of the IC01, a circle is displayed. , A connection path from the connection point P6 shown in FIG. 5 to the power terminals P4 and P10 of the IC01 can be formed.
In FIG. 5, the branch point of the connection point P6 is only P5, and the three branch destinations are P3, P6, and P18. However, since P6 is a connection point that has already passed, it can be excluded from the waypoint candidates to P4 and P10. , P3 and P18 are the waypoint candidates. The branch destinations of P3 are P2, P4, and P5, and P4 is the target connection point, so that it is the path candidate 1, P5 is the connection point that has already passed, P2 is the wiring distance from P6 to P4. Since the connection point is 4.0 or more, it can be excluded from the waypoint candidates. P18 also has three branch destinations P5, P7, and P19, but P5 is a connection point that has already passed, and P19 can also be excluded because it is a connection point that the next branch destination P18 has already passed. Of the three of P8, P9, and P18, P18 is a connection point that has already passed, and P8 is a connection point that has already passed the next branch destination P7, and thus can be excluded. Of the remaining branch destinations of P9, P2, P7, and P10 , P10 are path candidates 2 because they are target connection points, P7 is a connection point that has already passed, and P2 is a point that has a longer wiring distance than the known path candidates 1 and 2 and can be excluded. Further, as shown in FIG. 3, the shortest paths connecting P6 to P4 or P10 are respectively P6 → P5 → P3 → P4 (wiring distance 4.0) and P6 → P5 → P18 → P7 → P9 → P10 (wiring distance 21). .0), and since the wiring from P4 to P6 is shorter, it can be specified that the bypass capacitor C1 is connected to the power supply terminal 1 (connection point P4) of IC01. The same procedure can be used for the bypass capacitor C2 to specify that the terminal 4 (connection point P10) of the IC01 is connected to the connection point P8. By adding the component terminal names to the component attribute information in Table 4 in this manner, even when the IC terminals other than the power supply terminals are connected to the power supply and it is difficult to specify the power supply terminal only by the connection information, the connection points in Table 5 are used. The route of the connection point from the bypass capacitor to the IC power supply terminal and the wiring distance are obtained using the information, and the connection point that has already passed and the connection point whose wiring distance is longer than the known path candidate is excluded, and the procedure of excluding the connection distance is the longest. By finding the IC power supply terminal of the short connection path, the IC power supply terminal to which the bypass capacitor is connected can be specified. Further, since the IC power supply terminal to which the bypass capacitor specified in the above procedure is connected is newly added as component attribute information as shown in Table 6, the IC to which the bypass capacitor is not connected on the circuit diagram CAD. In addition to automatically checking power supply terminals to prevent forgetting to insert bypass capacitors, the use of electronic data enables EMC design that does not cause problems such as incorrect connection of bypass capacitors in the pattern design of the next process. You can do it.
{Circle around (3)} FIG. 6 shows a connection path of a bypass capacitor according to a third embodiment of the present invention. The connection point name and branch from the bypass capacitor C1 (connection point P6) to the power supply terminals (connection points P4 and P10) of IC01. It is a figure which showed the wiring distance from a tip and P6 to a branch destination. The circuit diagram of this embodiment is shown in FIG. 1, the component terminal information is shown in Table 1, the connection point information is shown in Table 2, the new component attribute information output as electronic data from the circuit diagram CAD is shown in Table 3, and Further, the connection information output from the circuit diagram CAD is the same as the conventional circuit diagram CAD shown in Table 14.
In FIG. 6, when a condition that the wiring distance is 10 or less is added as a first maximum wiring length condition to the search condition of the route from the connection point P6 to P4 or P10, the branching destination of the first connection point P5 is the wiring distance 17.0. P7 is excluded and becomes two of P3 and P6. Further, P6 is excluded because it is a connection point that has already passed, and P5 among branching destinations P2, P4, and P5 of P3 is a connection point that has already passed, and can be excluded. Candidate 1 and P2 can be excluded because it is a point where the wiring distance beyond the known route candidate 1 is longer. Therefore, it can be more easily specified that the power supply side connection point P6 of the bypass capacitor C1 is connected to the power supply terminal 1 (connection point P4) of the IC01. As described above, by adding the first maximum wiring length condition to the search condition of the path from the bypass capacitor to the IC power supply terminal, the path of the connection point and the wiring distance are sequentially changed as in the first and second embodiments. The process of checking and comparing with a connection point that has already passed or a known route candidate can be largely omitted. In addition, since the connection path between the bypass capacitor and the IC power supply terminal that is longer than the specified wiring distance is ignored, the capacitor at a distant position where the power supply terminal to be connected on the circuit diagram cannot be determined is as shown in Table 6. It is possible to check whether individual bypass capacitors are inserted at appropriate positions in the circuit diagram without being added as bypass capacitors in the component attribute information. In addition, the above check automatically checks IC power supply terminals to which no bypass capacitor is connected, highlights each circuit group or IC on the circuit diagram CAD, and checks for bypass capacitors far away from inappropriate power supply terminals. The EMC design can be realized by preventing the entry of the circuit diagram.
(4) FIG. 7 is a circuit diagram of a fourth embodiment of the present invention. Table 7 shows component terminal information describing connection point names for each component terminal used in the circuit diagram. Table 8 shows a CAD screen. From the drawing information temporarily recorded in the memory or DISK of the computer as a plurality of straight lines in the circuit diagram displayed on the screen, the connection point name of the power supply line and the GND line, the number of branch lines, the type of the power supply or GND to be connected, and the branch Table 9 shows connection point information obtained by extracting connection point names for each wiring and wiring distances for each branch wiring, new component attribute information output as electronic data from the circuit diagram CAD, and FIG. The procedure for determining the bypass capacitor connection terminal will be described.
In FIG. 7, IC01 is a digital IC that handles high-speed signals, and 1 and 4 in IC01 indicate power supply terminals, and 2 and 3 indicate GND terminals in IC01. Further, C1, C2 and C3 denote bypass capacitors inserted between the power supply terminals 1 and 4 of the IC01 and the GND terminals 2 and 3, V1 is a 3V DC power supply for supplying a power supply voltage to the IC01, and P1 to P25 are A wiring connection point between the DC power supply V1 and GND is shown. Note that input / output terminals of the IC01 are omitted for simplification of the description.
In the circuit diagram configured as described above, the connection terminal name of each connection terminal is described in the connection terminal information of Table 7, and the type of power supply or GND connected to each connection point name is described in the connection point information of Table 8. The description indicates that the bypass capacitors C1, C2, and C3 are connected to the connection points P4, P8, and P10, respectively, and the IC01 is connected to the DC power supply V1 at the connection points P6 and P12.
Further, using the connection point information in Table 8, the connection destination of each of the connection points P4, P8, and P10 is determined for each branch by the connection point name and the wiring distance from the starting point, and the wiring distance is calculated from the connection points that have already passed and the known route candidates. The connection path with the shortest wiring distance to the power supply terminals P6 and P12 of the target IC01 is determined by a procedure for excluding the connection point where the wiring length becomes longer and the connection point where the wiring distance exceeds 10.0 as the first maximum wiring length condition. When a circle is marked, a connection path of the bypass capacitor shown in FIG. 8 can be formed. From FIG. 8, the route candidates are P4 P3 P5 P6 (wiring distance 4.0), P8 P7 P5 P6 (wiring distance 4.0), P10 P9 P11 P12 (wiring distance 4.0). And the bypass capacitor connected to the power supply terminal 1 (connection point P6) of IC01 must be specified to either C1 (connection point P6) or C2 (connection point P8). As the maximum wiring length condition, a connection path with a wiring length of 6.0 or less is regarded as a connection path from a plurality of bypass capacitors to the same power supply terminal, and both the connection destinations of the bypass capacitors C1 (connection point P4) and C2 (connection point P8) are determined. The power supply terminal 1 (connection point P6) of IC01 can be used. Even in a circuit diagram in which a plurality of bypass capacitors are connected to one IC power supply terminal as shown in FIG. It can be constant. The second maximum wiring length condition may have the same value as the first maximum wiring length condition. Further, since the IC power supply terminal to which the bypass capacitor specified in the above procedure is connected is newly added as component attribute information of each bypass capacitor as shown in Table 9, two bypass capacitors are added on the circuit diagram CAD. In addition to automatically checking more than one connected IC power supply terminal to prevent mistaken insertion of bypass capacitors, the use of electronic data allows the design of patterns in the next process to change the connection position of each bypass capacitor. A problem-free EMC design can be realized.
{Circle around (5)} Further, Table 10 shows component attribute information of the circuit diagram of FIG. 7 in the fifth embodiment of the present invention, and FIG. 9 shows an example of frequency characteristics provided by a component manufacturer of a bypass capacitor to be used. In Table 10, the item of the signal frequency to be used is provided in the IC01, and the item of the frequency band functioning as a bypass capacitor other than the power supply terminal name and the characteristic value specified as the connection destination is provided in C1, C2, and C3. Is provided. Further, FIG. 9 shows that a bypass capacitor that passes a high-frequency signal has a frequency at which the impedance becomes the smallest due to the capacitance, and the impedance increases as the frequency increases, and the frequency range where the impedance becomes 1Ω or less is bypassed. Assuming that the frequency band effectively functions as a capacitor, 0.1 μF is effective in the range of 1.3 MHz to 80.0 MHz, and 1000 pF is effective in the range of 100 MHz to 270 MHz. In the component attribute information of Table 10 configured as described above, it is understood that 20.0 MHz and 150.0 MHz are used as signal frequencies in IC01, and C1 and C3 are 1.3 MHz to 80.0 MHz as bypass capacitors. It is understood that C2 is effective as a bypass capacitor from 100.0 MHz to 270.0 MHz. For this reason, it is automatically checked whether the bypass capacitor connected to which power supply terminal of the IC01 functions effectively for which signal frequency, and the bypass capacitor or the power supply terminal which does not function effectively is highlighted, Thus, it is possible to highlight an effective bypass capacitor, and it is possible to perform an EMC design that effectively uses the bypass capacitor. Further, by using the component attribute information shown in Table 10 as electronic data, it is possible to evaluate the function of the bypass capacitor in consideration of the actual wiring length in the pattern design in the next process, and to realize the EMC design.
(6) FIG. 10 is a circuit diagram of a sixth embodiment of the present invention. Table 11 shows component terminal information describing connection point names for each component terminal used in the circuit diagram. Table 12 shows a CAD screen. From the drawing information temporarily recorded in the memory or DISK of the computer as a plurality of straight lines in the circuit diagram displayed on the screen, the connection point name of the power supply line and the GND line, the number of branch lines, the type of the power supply or GND to be connected, and the branch Table 13 shows the connection point information obtained by extracting the connection point name for each wiring and the wiring distance for each branch wiring, Table 13 shows new component attribute information output as electronic data from the circuit diagram CAD, and FIG. 3 shows a connection path of an inductance element.
In FIG. 10, IC01 and IC02 are digital ICs that handle high-speed signals, 1 and 4 in IC01 indicate power supply terminals, and 2 and 3 indicate GND terminals in IC01. Further, L1 is an inductance element inserted in a power supply line to IC01, L2 is an inductance element inserted in a power supply line to IC02, V1 is a 3V DC power supply for supplying a power supply voltage to IC01, and P1 to P20 are DC power supply V1. And GND wiring connection points. Note that the input / output terminal of IC01 and the bypass capacitor are omitted for simplification of the description.
In the circuit diagram configured as described above, the connection terminal name of each connection terminal is described in the connection terminal information of Table 11, and the type of power supply or GND connected to each connection point name is described in the connection point information of Table 12. Because of the description, it is understood that the inductance elements L1 and L2 are connected to the DC power supply V1 at the connection points P2 and P3 and P7 and P8, respectively, and the IC01 and IC02 are connected to the connection points P5, P6 and P10 and P11, respectively. .
Further, using the connection point information shown in Table 12, the connection destinations of the connection points P2 and P3 and the connection destinations of P7 and P8 are obtained for each branch by the connection point names and the wiring distances, and the power supply terminal connection points P5 of IC01 and IC02 targeted by the connection points are obtained. In the case of P6, P10, P11, and the DC power supply V1 (connection point P1), if a circle is marked, a connection path of the inductance element shown in FIG. 11 can be formed.
From the connection path in FIG. 11, it can be seen that 8.0 from the inductance element L1 to the DC power supply V1 and 6.5 to the power supply terminal 1 of IC01, which are inserted closer to IC01 than DC power supply V1. From the inductance element L2, it can be seen that 19.0 up to the DC power supply V1 and 6.5 up to the power supply terminal 1 of the IC02 are inserted closer to the IC02 than the DC power supply V1, so that L1 and L2 are respectively IC1 and IC01. It can be specified that it is connected to IC02. In this way, using the connection point information shown in Table 12, the path of the connection point from the inductance element to the DC power supply or the IC power supply terminal and the wiring distance are obtained, and the wiring distance becomes longer than the connection points that have already passed and the known path candidates. By determining the IC power supply terminal of the connection path with the shortest wiring distance in the procedure for excluding the connection point, it is possible to specify the IC or DC power supply to which the inductance element is connected. Further, since the IC power supply terminal or the DC power supply to which the inductance element specified in the above procedure is connected is newly added as component attribute information as shown in Table 13, the inductance element is connected on the circuit diagram CAD. In addition to automatically checking the ICs that have not been inserted to prevent forgetting to insert the inductance element, it also highlights the inductance element and the IC or circuit block to which the inductance element belongs on the operation screen to prompt the designer's attention. Also, by using the electronic data, it is possible to realize an EMC design that does not cause a problem such as a difference in connection position of the inductance element in the pattern design in the next process.
[0007]
【The invention's effect】
As described above, according to the present invention, in designing a circuit diagram of a bypass capacitor inserted between an IC power supply terminal of an electronic circuit including a high-speed IC and GND, the IC having the shortest wiring distance to each bypass capacitor on the circuit diagram is used. A circuit diagram design is provided by including "connection destination designating means" for automatically specifying a power supply terminal as a connection destination and "checking means" for determining whether a bypass capacitor is connected near the IC power supply terminal. It is possible to thoroughly perform an EMC design that does not cause a bypass capacitor to be inserted or a difference in bypass capacitor connection position in a pattern design in the next process.
[0008]
[Table 1]
[0009]
[Table 2]
[0010]
[Table 3]
[0011]
[Table 4]
[0012]
[Table 5]
[0013]
[Table 6]
[0014]
[Table 7]
[0015]
[Table 8]
[0016]
[Table 9]
[0017]
[Table 10]
[0018]
[Table 11]
[0019]
[Table 12]
[0020]
[Table 13]
[0021]
[Table 14]
[0022]
[Table 15]
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
FIG. 2 is a diagram showing a connection path of a bypass capacitor in the first embodiment.
FIG. 3 is a diagram showing a result of specifying a bypass capacitor connection destination in the first embodiment;
FIG. 4 is a circuit diagram showing a second embodiment of the present invention.
FIG. 5 is a diagram showing a connection path of a bypass capacitor in a second embodiment.
FIG. 6 is a view showing a connection path of a bypass capacitor according to the third embodiment;
FIG. 7 is a circuit diagram showing a fourth embodiment of the present invention.
FIG. 8 is a diagram showing a connection path of a bypass capacitor in a fourth embodiment.
FIG. 9 is a diagram illustrating an example of frequency characteristics of a bypass capacitor according to a fifth embodiment.
FIG. 10 is a circuit diagram showing a sixth embodiment of the present invention.
FIG. 11 is a diagram showing a connection path of a bypass capacitor in a sixth embodiment.
FIG. 12 is a circuit diagram showing a conventional example of the present invention.
FIG. 13 is a circuit diagram showing a conventional embodiment in which writing is different in the present invention.
[Explanation of symbols]
1 First terminal of IC
2 The second terminal of the IC
3 Third terminal of IC
4 4th terminal of IC
IC01 IC
IC02 IC
C1 First bypass capacitor
C2 Second bypass capacitor
C3 Third bypass capacitor
L1 First inductance element
L2 Second inductance element
Vcc power supply terminal
SW1 Switch terminal of IC
GND GND terminal
P1 to P25 Connection points of power supply wiring and GND wiring
