JP2004193777A - Mixer, receiver, and transmitter - Google Patents
Mixer, receiver, and transmitter Download PDFInfo
- Publication number
- JP2004193777A JP2004193777A JP2002357045A JP2002357045A JP2004193777A JP 2004193777 A JP2004193777 A JP 2004193777A JP 2002357045 A JP2002357045 A JP 2002357045A JP 2002357045 A JP2002357045 A JP 2002357045A JP 2004193777 A JP2004193777 A JP 2004193777A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- terminal
- signal
- terminals
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
この発明は、主としてマイクロ波帯の通信で使用されるミクサ、並びにこのミクサを使用した受信装置及び送信装置に関するものである。
【0002】
【従来の技術】
図13は例えば非特許文献1に記載された単一のFET(Field Effect Transistor)を用いたレジスティブミクサを示す図である。図において、FET101のゲート端子Gには、LO波端子111に入力された局部発振波であるLO波がLOフィルタ102を介して入力されると共に、ゲート電圧端子112より、高周波成分を遮断するためのインダクタ105及びキャパシタ106を介して所定の負電圧が印加されている。
【0003】
FET101のドレイン端子Dには、RF信号端子113から入力された高周波信号であるRF信号がRFフィルタ103を介して入力される。FET101では、ドレイン端子Dに入力されたRF信号が、ゲート端子Gに入力されたLO波により、中間周波信号であるIF信号に変換されてドレイン端子Dから出力され、IFフィルタ104を介してIF信号端子114から出力される。
【0004】
このような構成のレジスティブミクサでは、FET101のドレイン端子Dとソース端子Sは直流的に接地する必要がある。すなわち、図13では、ソース端子Sを直接アースに接続すると共に、図示されていないが、ドレイン端子Dを、RF信号やIF信号にとってはインピーダンスの大きいインダクタを介して、直流的に接地する必要がある。
【0005】
図14は例えば非特許文献2に記載された4個のFETを使用したレジスティブリングミクサを示す接続図である。ここでは、4個のFET201a,201b,201c,201dをリング状に接続している。LO波端子211に入力されたLO波は、LOバラン202により等振幅で互いに逆相のLO波LO,LOバーに分配されて出力される。LOバラン202から出力されたLO波LOは、FET201a,201bのゲート端子Gにそれぞれ入力され、LO波LOバーは、FET201c,201dのゲート端子Gにそれぞれ入力される。
【0006】
RF信号端子212に入力されたRF信号は、RFバラン203により等振幅で互いに逆相のRF信号RF,RFバーに分配されて出力される。RFバラン203から出力されたRF信号RFは、FET201aとFET201bのドレイン端子Dの接続点に入力され、RF信号RFバーは、FET201cとFET201dのドレイン端子Dの接続点に入力される。
【0007】
FET201a〜201dのドレイン端子Dに入力されたRF信号RF,RFバーは、FET201a〜201dのゲート端子Gに入力されたLO波LO,LOバーにより、等振幅で互いに同相のIF信号IFに変換されて、FET201aとFET201cのソース端子Sとの接続点から、また、FET201bとFET201dのソース端子Sとの接続点から出力されて、IF同相合成器204にそれぞれ入力される。IF同相合成器204では、入力されたIF信号IFを合成してIF信号端子213から出力する。
【0008】
図14では図示されていないが、FET201a〜201dのゲート端子Gには所定の負電圧が印加されている。また、RFバラン203では、FET201a〜201dのドレイン端子Dを直流的に接地するために、RF信号RF,RFバーの出力側を、内蔵しているマイクロストリップ線路を介して直流的に接地している。さらに、IF同相合成器204では、FET201a〜201dのソース端子Sを直流的に接地するために、IF信号IFの2つの入力側を、IF信号にとってはインピーダンスの大きいインダクタを介して直流的に接地している。
【0009】
このように、FETを用いた図13のレジスティブミクサ、及び4個のFETを用いた図14のレジスティブリングミクサでは、FETのゲート端子Gに所定の負電圧を印加し、ドレイン端子Dとソース端子Sとを直流的に接地する必要がある。しかし、FETのドレイン端子Dやソース端子Sは、RF信号が入力されたり、IF信号が出力されたりするので、直流的には接地されていて、かつRF信号やIF信号にとっては高インピーダンスとなるインダクタで接地しなければならない。すなわち、直流電圧とIF信号を分波するためには、例えば、RF信号やIF信号の周波数が数MHz以下の場合に、数uH以上のインダクタが必要となる。
【0010】
【特許文献1】
特開昭60−64508号公報(第2ページ右上段)
【非特許文献1】
Microwave Mixers,Artech House社、p.339−340,1996年
【非特許文献2】
M.SHIMOZAWA et.al.,“A Broadband FETResistive Ring Mixer Using a Parallel Connected Marchand Balun”,APMC,WE4A−2,p.651−654,1998
【0011】
【発明が解決しようとする課題】
従来のミクサは以上のように構成されているので、FETを用いたレジスティブミクサやレジスティブリングミクサでは、ドレイン端子やソース端子を直流的に接地するためのインダクタを半導体基板上で作成すると、半導体基板の面積が大きくなり、ミクサを小型化することができないという課題があった。
【0012】
上記課題に関連する技術として、特許文献1に開示された「FETミクサ」がある。ここでは、FETのゲート端子にゲートバイアス電圧を印加するためのRFチョークコイルを抵抗素子に置き換えることにより、小型のFETミクサを提供しているが、FETのドレイン端子を直流的に接地するためのインダクタは必要となり、上記と同様の課題が存在する。
【0013】
この発明は上記のような課題を解決するためになされたもので、小型化することができるミクサ、並びにこのミクサを使用した受信装置及び送信装置を得ることを目的とする。
【0014】
【課題を解決するための手段】
この発明に係るミクサは、FETのゲート端子に所定の負電圧を印加してLO波を入力し、FETのドレイン端子にRF信号を入力し、変換されたIF信号をドレイン端子から出力すると共に、FETのソース端子を接地し、ドレイン端子とソース端子とを、FETのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続するものである。
【0015】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1はこの発明の実施の形態1によるミクサを示す接続図である。ここでは、FETを使用したレジスティブミクサをマイクロ波帯で通信する受信装置に使用する場合を示しており、高周波信号であるRF信号を、局部発振波であるLO波により、RF信号やLO波より低い周波数の中間周波信号であるIF信号に変換するものとする。
【0016】
図1において、FET1のゲート端子2は、ゲート電圧端子52にインダクタ7を介して接続されると共に、キャパシタ6を介してLO波端子51に接続されている。FET1のソース端子4は接地されている。また、FET1のドレイン端子3は、FET1のドレイン、ソース間の内部抵抗と比較して、抵抗値が十分大きい抵抗5を介してソース端子7と接続されると共に、キャパシタ8を介してRF信号端子53に接続され、インダクタ9を介してIF信号端子54に接続されている。
【0017】
次に動作について説明する。
FET1のゲート端子2には、ゲート電圧端子52より、高周波成分を遮断するためのインダクタ7を介して所定の負電圧が印加されている。LO波端子51より入力されたLO波は、キャパシタ6により直流成分が遮断されてFET1のゲート端子2に入力される。RF信号端子53から入力されたRF信号は、RF信号のみ通過させるキャパシタ8を介してFET1のドレイン端子3に入力される。
【0018】
FET1では、ドレイン端子3から入力されたRF信号は、ゲート端子2から入力されたLO波により、次式で表される周波数のIF信号に変換されてドレイン端子3に出力される。
Fif=Frf−Flo
ここで、Fif,Frf,Floは、それぞれIF信号、RF信号、LO波の周波数である。ドレイン端子3に出力されたIF信号は、LO波とRF信号を遮断してIF信号のみを通過させるインダクタ9を介して、IF信号端子54に出力される。
【0019】
レジスティブミクサとしてFET1が作動している間、抵抗5によってドレイン端子3とソース端子4との間は接続されているために、抵抗5による電圧降下による電位差が生じているが、抵抗5の抵抗値がFET1のドレイン、ソース間の内部抵抗と比較して十分大きい場合には、抵抗5に流れる電流は微弱である。このため抵抗5による電圧降下がないものとみなせ、ドレイン端子3の電位はソース端子7の電位と等しい電位である接地電位とみなすことができるので、ドレイン端子3を直流的に接地するためのインダクタが不要となる。
【0020】
マイクロ波帯の周波数帯で動作する図1に示すミクサの回路を半導体基板上に構成する場合に、接続した抵抗5と不要となるインダクタの大きさとを比較すると、抵抗5の方がサイズが小さく、ミクサを小型化することが可能となる。
【0021】
以上のように、この実施の形態1によれば、FET1のドレイン端子3とFET1のソース端子4との間に、FET1のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗5を接続することにより、ドレイン端子3がソース端子4の接地電位と同電位となるので、ドレイン端子3を直流的に接地するためのインダクタが不要となり、ミクサを小型化することができるという効果が得られる。
【0022】
なお、このミクサをマイクロ波帯で通信する送信装置に使用する場合には、図1において、IF信号端子54からFET1のドレイン端子3に入力されたIF信号を、LO波端子51からFET1のゲート端子2に入力されたLO波によりRF信号に変換して、FET1のドレイン端子3からRF信号端子53に出力すれば良い。
【0023】
実施の形態2.
図2はこの発明の実施の形態2によるミクサを示す接続図である。ここでは、レジスティブリングミクサを、実施の形態1の図1と同様に受信装置に使用する場合を示している。また、図2は従来の図14と同様に、4個のFET1a,1b,1c,1dをリング状に接続し、LO波をLO逆相分配器21(図14ではLOバラン202)で分配し、RF信号をRF逆相分配器31(図14ではRFバラン203)で分配し、IF信号をIF同相合成器41(図14ではIF同相合成器204)で合成している例である。
【0024】
なお、図2では、IF合成器としてIF同相合成器41を使用しているが、各FET1a〜1dに入力するLO波とRF信号、各FET1a〜1dから出力するIF信号の位相関係によっては、IF合成器を逆相合成とし、LO逆相分配器、RF逆相分配器、IF逆相合成器を使用する場合がある。
【0025】
図2において、LO逆相分配器21の入力端子22はLO波端子51に接続されている。また、LO逆相分配器21の出力端子23は、交流信号を遮断するために抵抗値が十分大きい抵抗25aを介してゲート電圧端子52aに接続されると共に、FET1a(第1のFET)のゲート端子2aとFET1b(第2のFET)のゲート端子2bに接続されている。さらに、LO逆相分配器21の出力端子24は、交流信号を遮断するために抵抗値が十分大きい抵抗25bを介してゲート電圧端子52bに接続されると共に、FET1c(第3のFET)のゲート端子2cとFET1d(第4のFET)のゲート端子2dに接続されている。
【0026】
また、図2において、RF逆相分配器31の入力端子32はRF信号端子53に接続され、RF逆相分配器31の出力端子33は端子35a(第1の端子)に接続され、RF逆相分配器31の出力端子34は端子35b(第2の端子)に接続されている。端子35aはFET1aのドレイン端子3aとFET1bのドレイン端子3bに接続され、端子35bはFET1cのドレイン端子3cとFET1dのドレイン端子3dに接続されている。
【0027】
さらに、図2において、FET1aのソース端子4aとFET1cのソース端子4cは端子45a(第3の端子)に接続され、FET1bのソース端子4bとFET1dのソース端子4dは端子45b(第4の端子)に接続されている。端子45aはIF同相合成器(IF合成器)の入力端子42に接続され、端子45bはIF同相合成器41の入力端子43に接続され、IF同相合成器41の出力端子44はIF信号端子54に接続されている。
【0028】
さらに、図2において、FET1aのドレイン端子3aとソース端子4aとの間に、FET1aのドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗5aが接続され、FET1dのドレイン端子3dとソース端子4dとの間に、FET1dのドレイン、ソース間の内部抵抗と比較して、十分大きい抵抗値を持つ抵抗5dが接続されている。
【0029】
さらに、図2に図示されていないが、LO逆相分配器21は内部で直流電圧を遮断し、入力端子22を介してLO波端子51に直流電圧が印加されることを防いでいる。また、RF逆相分配器31の内部では、出力端子33,34をそれぞれインダクタにより直流的に接地していると共に、RF逆相分配器31の入力端子32を介してRF信号端子53に直流電圧が印加されることを防いでいる。IF同相合成器41の内部では、出力端子44への直流電圧を遮断し、IF信号端子54に直流電圧が印加されることを防いでいる。しかし、抵抗5a,5dを接続することで、IF同相合成器41の内部では、従来の図14に示すIF同相合成器204とは異なり、入力端子42,43をそれぞれインダクタで直流的に接地する必要がない。
【0030】
次に動作について説明する。
FET1aのゲート端子2a及びFET1bのゲート端子2bには、ゲート電圧端子52aより、交流信号を遮断するために値が十分大きい抵抗25aを介して所定の負電圧が印加されている。また、FET1cのゲート端子2c及びFET1dのゲート端子2dには、ゲート電圧端子52bより交流信号を遮断するために値が十分大きい抵抗25bを介して所定の負電圧が印加されている。
【0031】
RF逆相分配器31の出力端子33は直流的に接地されているので、端子35aが接地され、FET1a,1bのドレイン端子3a,3bが直流的に接地されると共に、FET1aのドレイン、ソース間内部抵抗より十分大きい抵抗値を持つ抵抗5aにより、FET1a,1cのソース端子4a,4cの電位は、FET1a,1bのドレイン端子3a,3bの電位と同電位の接地電位となる。
【0032】
また、RF逆相分配器31の出力端子34は直流的に接地されているので、端子35bが接地され、FET1c,1dのドレイン端子3c,3dが直流的に接地されると共に、FET1dのドレイン、ソース間内部抵抗より十分大きい抵抗値を持つ抵抗5dにより、FET1b,1dのソース端子4b,4dの電位は、FET1c,1dのドレイン端子3c,3dの電位と同電位の接地電位となる。
【0033】
このように、RF逆相分配器31の出力端子33,34が直流的に接地されていれば、IF同相合成器41の入力端子42,43が直流的に接地されていなくても、各FET1a〜1dのドレイン端子3a〜3dとソース端子4a〜4dは直流的に接地された接地電位となり、レジスティブリングミクサとしての動作が可能となる。
【0034】
LO波端子51に入力されたLO波は、LO逆相分配器21の入力端子22に入力され、LO逆相分配器21の出力端子23と出力端子24に等振幅で互いに逆相のLO波LO,LOバーに分配されて出力される。LO逆相分配器21の出力端子23に出力されたLO波LOは、FET1aのゲート端子2a及びFET1bのゲート端子2bに入力され、LO逆相分配器21の出力端子24に出力されたLO波LOバーは、FET1cのゲート端子2c及びFET1dのゲート端子2dに入力される。
【0035】
RF信号端子53に入力されたRF信号は、RF逆相分配器31の入力端子32に入力され、RF逆相分配器31の出力端子33と出力端子34に等振幅で互いに逆相のRF信号RF,RFバーに分配されて出力される。RF逆相分配器31の出力端子33に出力されたRF信号RFは、端子35aを介して、FET1aのドレイン端子3a及びFET1bのドレイン端子3bに入力され、RF逆相分配器31の出力端子34に出力されたRF信号RFバーは、端子35bを介して、FET1cのドレイン端子3c及びFET1dのドレイン端子3dに入力される。
【0036】
FET1a〜1dのドレイン端子3a〜3dに入力されたRF信号RF,RFバーは、FET1a〜1dのゲート端子2a〜2dに入力されたLO波LO,LOバーにより、等振幅で互いに同相のIF信号IFに変換されて、FET1aのソース端子4aとFET1cのソース端子4cとの接続点と、FET1bのソース端子4bとFET1dのソース端子4dとの接続点から出力されて、それぞれ端子45a,45bを介して、IF同相合成器41の入力端子42,43に入力される。IF同相合成器41では、入力されたIF信号IFを合成して、出力端子44を介してIF信号端子54から出力する。
【0037】
この実施の形態2では、RF逆相分配器31の出力端子33,34を内部でインダクタで直流的に接地しているが、その代わりに、端子35a,35bをインダクタで直流的に接地しても良く、又は端子45a,45bをインダクタで直流的に接地しても良く、又はIF同相合成器41の入力端子42,43を内部でインダクタで直流的に接地しても良い。
【0038】
また、この実施の形態2では、FET1aのドレイン端子3aとソース端子4aとを抵抗5aで接続し、FET1dのドレイン端子3dとソース端子4dとを抵抗5dで接続しているが、RF逆相分配器31側、すなわち、端子35a,35b側をインダクタで直流的に接地した場合には、FET1aとFET1b、又はFET1bとFET1c、又はFET1cとFET1dのドレイン端子3とソース端子4間に、それぞれの当該FET1のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗5で接続しても良い。また、IF同相合成器41側、すなわち、端子45a,45b側をインダクタで直流的に接地した場合には、FET1aとFET1c、又はFET1bとFET1c、又はFET1bとFET1dのドレイン端子3とソース端子4間に、それぞれの当該FET1のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗5で接続しても良い。
【0039】
レジスティブリングミクサでは、IF信号の周波数はLO波及びRF信号の周波数よりも低く、マイクロ波帯に用いられるインダクタは、半導体基板上で大きな面積を占有するために、抵抗5a,5dを追加しても、IF同相合成器41の入力端子42,43を直流的に接地するためのインダクタを不要とした方が、より半導体基板を小型化できる。
【0040】
以上のように、この実施の形態2によれば、端子35a,35b側、又は端子45a,45b側を直流的に接地し、FET1a〜1dのうち2個のFET1のドレイン端子3とソース端子4間に、当該FET1のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗5を接続することにより、FET1a〜1dのドレイン端子3a〜3dとソース端子4a〜4dを直流的に接地するためのインダクタの数を削減でき、ミクサを小型化することができるという効果が得られる。
【0041】
実施の形態3.
図3はこの発明の実施の形態3によるミクサを示す接続図である。ここでは、実施の形態2の図2と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図2と同じ符号は同一のものを示している。この実施の形態3では、図3に示すように、全てのFET1a〜1dのドレイン端子3a〜3dとソース端子4a〜4dとを、それぞれFET1a〜1dの各ドレイン・ソース間の内部抵抗に比べて十分抵抗値の大きい抵抗5a,5b,5c,5dで接続する。その他の接続は実施の形態2の図2と同じである。
【0042】
なお、図3では、IF合成器としてIF同相合成器41を使用しているが、各FET1a〜1dに入力するLO波とRF信号、各FET1a〜1dから出力するIF信号の位相関係によっては、IF合成器を逆相合成とし、LO逆相分配器、RF逆相分配器、IF逆相合成器を使用する場合がある。
【0043】
次に動作について説明する。
4つのFET1a〜1dをリング状に配置したレジスティブリングミクサの場合には、各FET1a〜1dが全く同じ動作をすることが望ましい。各FET1a〜1dの動作がわずかに異なる場合には、それぞれのLO波の振幅や位相の関係が完全に等振幅、逆相とならず、LO波が端子45a,45bへ漏洩する可能性があり、同様にRF信号も端子45a,45bへ漏洩する可能性がある。
【0044】
また、端子45a,45bから出力されるIF信号の位相関係が完全に同相とならない場合には、IF同相合成器41の出力端子44におけるIF信号の出力電力が低下する。実施の形態2の図2に示すように、2つのFET1a,1dのドレイン端子3a,3dとソース端子4a,4dとを、それぞれ抵抗5a,5dで接続した場合よりも、図3に示すように、4つの全てのFET1a〜1dのドレイン端子3a〜3dとソース端子4a〜4dとを抵抗5a〜5dでそれぞれ接続した場合の方が、各FET1a〜1dの動作がより近い状態となり、LO波やRF信号の端子45a,45bへの漏洩をさらに抑圧することができ、IF信号をさらに効率良く取り出すことが可能となる。
【0045】
以上のように、この実施の形態3によれば、端子35a,35b側、又は端子45a,45b側を直流的に接地し、FET1a〜1dのドレイン端子3a〜3dとソース端子4a〜4dとを、それぞれ、FET1a〜1dの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗5a〜5dで接続することにより、FET1a〜1dのドレイン端子3a〜3dとソース端子4a〜4dを直流的に接地するためのインダクタの数を削減でき、ミクサを小型化することができると共に、LO波やRF信号の漏洩をさらに抑圧することが可能となり、IF信号をさらに効率良く取り出すことができるという効果が得られる。
【0046】
実施の形態4.
図4はこの発明の実施の形態4によるミクサを示す接続図であり、実施の形態2の図2と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図2と同じ符号は同一のものを示している。図4に示すように、この実施の形態4では、実施の形態2の図2におけるRF逆相分配器31として、マイクロストリップ線路36a,36b,36c,36dを使用したマーチャントバラン31Aを使用している。その他の接続は実施の形態2の図2と同じである。
【0047】
なお、図4では、IF合成器としてIF同相合成器41を使用しているが、各FET1a〜1dに入力するLO波とRF信号、各FET1a〜1dから出力するIF信号の位相関係によっては、IF合成器を逆相合成とし、LO逆相分配器、RF逆相分配器、IF逆相合成器を使用する場合がある。
【0048】
次に動作について説明する。
図4に示すように、マーチャントバラン31Aの出力端子33,34は内部でマイクロストリップ線路36c,36dにより直流的に接地されているため、端子35a,35b側又は端子45a,45b側を直流的に接地するためのインダクタが不要となり、ミクサを小型化できる。
【0049】
この実施の形態4では、FET1a,1dのドレイン端子3a,3dとソース端子4a,4d間に抵抗5a,5dを接続しているが、FET1aとFET1b、又はFET1bとFET1c、又はFET1cとFET1dのドレイン端子3とソース端子4間に、それぞれの当該FET1のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗5で接続しても良い。
【0050】
また、この実施の形態4では、マーチャントバラン31Aを使用しているが、例えばラットレース回路等を逆相分配器として使用することも可能で、図4と同様の動作をするレジスティブリングミクサを構成可能である。
【0051】
以上のように、この実施の形態4によれば、FET1a〜1dのうち2個のFET1のドレイン端子3とソース端子4間に、当該FET1のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗5を接続し、RF逆相分配器31として、出力端子33,34が直流的に接地されたマーチャントバラン31Aを使用することにより、FET1a〜1dのドレイン端子3a〜3dとソース端子4a〜4dを直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化することができるという効果が得られる。
【0052】
また、この実施の形態4では、FET1a,1dのドレイン端子3a,3dとソース端子4a,4dとを、それぞれ抵抗5a,5dで接続しているが、実施の形態3に示すように、FET1a〜1dのドレイン端子3a〜3dとソース端子4a〜4dとを、それぞれFET1a〜1dの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗5a〜5dで接続しても、実施の形態3と同様の効果が得られる。
【0053】
実施の形態5.
図5はこの発明の実施の形態5によるミクサを示す接続図であり、実施の形態2の図2と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図2と同じ符号は同一のものを示している。この実施の形態5では、図5に示すように、実施の形態2の図2のIF同相合成器41を、直列接続のインダクタ46a,46bで入力端子42,43を直流的に接続したIF同相合成器41Aとしたもので、この場合、図5では省略されているが、RF逆相分配器31の出力端子33,34のいずれか一方がインダクタで直流的に接地されている。その他の接続は実施の形態2の図2と同じである。
【0054】
次に動作について説明する。
図5に示すように、IF同相合成器41Aの入力端子42,43は、直列接続のインダクタ46a,46bにより直流的に接続されているので、直流電位は同電位となっている。すなわち、RF逆相分配器31の出力端子33,34のいずれか一方がインダクタで直流的に接地されていれば、抵抗5a,5dにより、各FET1a〜1dのドレイン端子3a〜3dの電位とソース端子4a〜4dとが同電位の接地電位とみなせるため、直流的に接地するためのインダクタの数をさらに削減することができ、ミクサを小型化できる。
【0055】
また、IF同相合成器41Aのインダクタ46a,46bの値を適当な値に設定すれば、IF信号よりも高い周波数のLO波やRF信号の漏洩波を抑圧するフィルタ機能を有するIF同相合成器41Aを構成することもできる。
【0056】
この実施の形態5では、RF逆相分配器31の出力端子33,34のいずれか一方をインダクタで直流的に接地しているが、端子35a,35b,45a,45bのいずれかをインダクタで直流的に接地しても良い。
【0057】
また、この実施の形態5では、FET1a,1dのドレイン端子3a,3dとソース端子4a,4d間に抵抗5a,5dを接続しているが、端子35a,35b,45a,45bのいずれかをインダクタで直流的に接地した場合に、FET1aとFET1c、又はFET1bとFET1c、又はFET1bとFET1dのドレイン端子3とソース端子4間に、それぞれの当該FET1のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗5で接続しても良い。
【0058】
以上のように、この実施の形態5によれば、RF逆相分配器31の出力端子33,34、端子35a,35b,45a,45bのいずれかをインダクタで直流的に接地し、FET1a〜1dのうち2個のFET1のドレイン端子3とソース端子4間に、当該FET1のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗5を接続し、入力端子42,43が直流的に接続されたIF同相合成器41Aを使用することにより、FET1a〜1dのドレイン端子3a〜3dとソース端子4a〜4dを直流的に接地するためのインダクタの数を削減でき、ミクサを小型化することができると共に、LO波やRF信号の漏洩波を抑圧することができるという効果が得られる。
【0059】
また、この実施の形態5では、FET1a,1dのドレイン端子3a,3dとソース端子4a,4dとを、それぞれ抵抗5a,5dで接続しているが、実施の形態3に示すように、FET1a〜1dのドレイン端子3a〜3dとソース端子4a〜4dとを、それぞれFET1a〜1dの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗5a〜5dで接続しても、実施の形態3と同様の効果が得られる。
【0060】
実施の形態6.
図6はこの発明の実施の形態6によるミクサを示す接続図であり、実施の形態2の図2と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図2と同じ符号は同一のものを示している。この実施の形態6では、図6に示すように、実施の形態2の図2のIF同相合成器41を、抵抗47とマイクロストリップ線路48a,48bで構成され、入力端子42,43がマイクロストリップ線路48a,48bにより直流的に接続された同相分配器の一種であるウィルキンソン形分配器41Bとしたものである。この場合、図6では省略されているが、RF逆相分配器31の出力端子33,34のいずれか一方がインダクタで直流的に接地されている。その他の接続は実施の形態2の図2と同じである。
【0061】
次に動作について説明する。
図6に示すように、ウィルキンソン形分配器41Bの入力端子42,43は、マイクロストリップ線路48a,48bにより直流的に接続されているので、直流電位は同電位となっている。すなわち、RF逆相分配器31の出力端子33,34のいずれか一方がインダクタで直流的に接地されていれば、抵抗5a,5dにより、各FET1a〜1dのドレイン端子3a〜3dの電位とソース端子4a〜4dとが同電位の接地電位とみなせるため、直流的に接地するためのインダクタの数をさらに削減することができ、ミクサを小型化できる。
【0062】
また、ウィルキンソン形分配器41Bは、低域通過形のフィルタとしても動作するので、LO波やRF信号の漏洩波を抑圧することが可能である。
【0063】
この実施の形態6では、RF逆相分配器31の出力端子33,34のいずれか一方をインダクタで直流的に接地しているが、端子35a,35b,45a,45bのいずれかを、インダクタで直流的に接地しても良い。
【0064】
また、この実施の形態6では、FET1a,1dのドレイン端子3a,3dとソース端子4a,4d間に抵抗5a,5dを接続しているが、端子35a,35b,45a,45bのいずれかをインダクタで直流的に接地した場合に、FET1aとFET1c、又はFET1bとFET1c、又はFET1bとFET1dのドレイン端子3とソース端子4間に、それぞれの当該FET1のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗5で接続しても良い。
【0065】
以上のように、この実施の形態6によれば、RF逆相分配器31の出力端子33,34、端子35a,35b,45a,45bのいずれかをインダクタで直流的に接地し、FET1a〜1dのうち2個のFET1のドレイン端子3とソース端子4間に、当該FET1のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗5を接続し、入力端子42,43が直流的に接続されたウィルキンソン形分配器41Bを使用することにより、FET1a〜1dのドレイン端子3a〜3dとソース端子4a〜4dを直流的に接地するためのインダクタの数を削減でき、ミクサを小型化することができると共に、LO波やRF信号の漏洩波を抑圧することができるという効果が得られる。
【0066】
また、この実施の形態6では、FET1a,1dのドレイン端子3a,3dとソース端子4a,4dとを、それぞれ抵抗5a,5dで接続しているが、実施の形態3に示すように、FET1a〜1dのドレイン端子3a〜3dとソース端子4a〜4dとを、それぞれFET1a〜1dの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗5a〜5dで接続しても、実施の形態3と同様の効果が得られる。
【0067】
なお、実施の形態2から実施の形態6に示すレジスティブリングミクサを送信装置に使用する場合は、IF信号端子54よりIF信号を入力して、IF同相合成器41,41A,41BをIF同相分配器として使用し、FET1a〜1dでは、IF同相分配器から入力されたIF信号を、LO逆相分配器21から入力されたLO波によりRF信号に変換し、RF逆相分配器31,31AをRF逆相合成器として使用し、変換されたRF信号を入力して、RF信号端子53へRF信号を出力する。
【0068】
また、実施の形態2から実施の形態4に示すレジスティブリングミクサを送信装置に使用する場合には、各FET1a〜1dに入力するLO波とIF信号、各FET1a〜1dから出力するRF信号の位相関係によっては、IF合成器を逆相合成とし、LO逆相分配器、RF逆相合成器、IF逆相分配器を使用する場合がある。
【0069】
実施の形態7.
図7はこの発明の実施の形態7によるミクサを示す接続図であり、実施の形態2の図2と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図2と同じ符号は同一のものを示している。実施の形態2の図2では、FET1a〜1dで変換されたIF信号を、FET1a〜1dのソース端子4a〜4dから取り出しIF同相合成器41に入力していたが、この実施の形態7では、図7に示すように、FET1a〜1dで変換されたIF信号を、FET1a〜1dのドレイン端子3a〜3dから取り出しIF同相合成器41に入力し、端子45a,45bを接地している。
【0070】
この場合、IF同相合成器41の入力端子42,43をインダクタで直流的に接地する必要がなく、さらに、RF逆相分配器31の出力端子33,34もインダクタで直流的に接地する必要はない。その他の接続は、実施の形態2の図2と同じである。
【0071】
なお、図7では、IF合成器としてIF同相合成器41を使用しているが、各FET1a〜1dに入力するLO波とRF信号、各FET1a〜1dから出力するIF信号の位相関係によっては、IF合成器を逆相合成とし、LO逆相分配器、RF逆相分配器、IF逆相合成器を使用する場合がある。
【0072】
次に動作について説明する。
この実施の形態7では、端子45a,45bが接地されているので、抵抗5a,5dにより、FET1a〜1dのドレイン端子3a〜3dと、ソース端子4a〜4dは接地電位とみなすことができ、IF同相合成器41の入力端子42,43をインダクタで直流的に接地しなくても、さらに、RF逆相分配器31の出力端子33,34もインダクタで直流的に接地しなくても、レジスティブリングミキサとしての動作が可能となる。
【0073】
LO波及びRF信号は、実施の形態2と同様にFET1a〜1dに入力され、FET1a〜1dで変換されたIF信号が、FET1a〜1dのドレイン端子3a〜3dから取り出されてIF同相合成器41に入力される。その他の動作は実施の形態2と同様である。
【0074】
この実施の形態7では、FET1a,1dのドレイン端子3a,3dとソース端子4a,4d間に抵抗5a,5dを接続しているが、FET1aとFET1c、又はFET1bとFET1c、又はFET1bとFET1dのドレイン端子3とソース端子4間に、それぞれの当該FET1のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗5で接続しても良い。
【0075】
以上のように、この実施の形態7によれば、RF信号が入力される端子35a,35b側からIF信号を取り出し、端子45a,45bを接地し、FET1a〜1dのうち2個のFET1のドレイン端子3とソース端子4間に、当該FET1のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗5を接続することにより、FET1a〜1dのドレイン端子3a〜3dとソース端子4a〜4dを直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化することができるという効果が得られる。
【0076】
また、この実施の形態7では、FET1a,1dのドレイン端子3a,3dとソース端子4a,4dとを、それぞれ抵抗5a,5dで接続しているが、実施の形態3に示すように、FET1a〜1dのドレイン端子3a〜3dとソース端子4a〜4dとを、それぞれFET1a〜1dの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗5a〜5dで接続しても、実施の形態3と同様の効果が得られる。
【0077】
実施の形態8.
図8はこの発明の実施の形態8によるミクサを示す接続図であり、実施の形態7の図7と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図7と同じ符号は同一のものを示している。図8に示すように、この実施の形態8では、実施の形態7の図7におけるRF逆相分配器31として、マイクロストリップ線路36a,36b,36c,36dを使用したマーチャントバラン31Aを使用し、端子45a,45bを開放としている。その他の接続は実施の形態7の図7と同じである。
【0078】
なお、図8では、IF合成器としてIF同相合成器41を使用しているが、各FET1a〜1dに入力するLO波とRF信号、各FET1a〜1dから出力するIF信号の位相関係によっては、IF合成器を逆相合成とし、LO逆相分配器、RF逆相分配器、IF逆相合成器を使用する場合がある。
【0079】
次に動作について説明する。
図8に示すように、マーチャントバラン31Aの出力端子33,34は内部でマイクロストリップ線路36c,36dにより直流的に接地されているため、端子35a,35bを直流的に接地するためのインダクタが不要となり、ミクサを小型化できる。
【0080】
この実施の形態8では、FET1a,1dのドレイン端子3a,3dとソース端子4a,4d間に抵抗5a,5dを接続しているが、FET1aとFET1b、又はFET1bとFET1c、又はFET1cとFET1dのドレイン端子3とソース端子4間に、それぞれの当該FET1のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗5で接続しても良い。
【0081】
また、この実施の形態8ではマーチャントバラン31Aを使用しているが、例えばラットレース回路等を逆相分配器として使用することも可能で、図8と同様の動作をするレジスティブリングミクサを構成可能である。
【0082】
以上のように、この実施の形態8によれば、RF信号が入力される端子35a,35b側からIF信号を取り出し、RF逆相分配器31として、出力端子33,34が直流的に接地されたマーチャントバラン31Aを使用し、FET1a〜1dのうち2個のFET1のドレイン端子3とソース端子4間に、当該FET1のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗5を接続することにより、FET1a〜1dのドレイン端子3a〜3dとソース端子4a〜4dを直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化することができるという効果が得られる。
【0083】
また、この実施の形態8では、FET1a,1dのドレイン端子3a,3dとソース端子4a,4dとを、それぞれ抵抗5a,5dで接続しているが、実施の形態3に示すように、FET1a〜1dのドレイン端子3a〜3dとソース端子4a〜4dとを、それぞれFET1a〜1dの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗5a〜5dで接続しても、実施の形態3と同様の効果が得られる。
【0084】
実施の形態9.
図9はこの発明の実施の形態9によるミクサを示す接続図であり、実施の形態7の図7と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図7と同じ符号は同一のものを示している。この実施の形態9では、図9に示すように、実施の形態7の図7のIF同相合成器41を、直列接続のインダクタ46a,46bで入力端子42,43を直流的に接続したIF同相合成器41Aとし、FET1aのドレイン端子3aとソース端子4a間のみに抵抗5aを接続している。その他の接続は実施の形態7の図7と同じである。
【0085】
次に動作について説明する。
図9に示すように、IF同相合成器41Aの入力端子42,43は、直列接続のインダクタ46a,46bにより直流的に接続されているので、直流電位は同電位となっている。すなわち、端子45a,45bが接地されているので、抵抗5aにより、各FET1a〜1dのドレイン端子3a〜3dの電位とソース端子4a〜4dとが同電位の接地電位とみなせるため、直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化できる。
【0086】
また、IF同相合成器41Aのインダクタ46a,46bの値を適当な値に設定すれば、IF信号よりも高い周波数のLO波やRF信号の漏洩波を抑圧するフィルタ機能を有するIF同相合成器41Aを構成することもできる。
【0087】
この実施の形態9では、FET1a,1dのドレイン端子3aとソース端子4a間に抵抗5aを接続しているが、FET1b〜1dのいずれか1つのFET1のドレイン端子3とソース端子4間に抵抗5を接続しても良い。
【0088】
以上のように、この実施の形態9によれば、RF信号が入力される端子35a,35b側からIF信号を取り出し、端子45a,45bを接地し、入力端子42,43が直流的に接続されたIF同相合成器41Aを使用し、FET1a〜1dのうち1個のFET1のドレイン端子3とソース端子4間に、当該FET1のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗5を接続することにより、FET1a〜1dのドレイン端子3a〜3dとソース端子4a〜4dを直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化することができると共に、LO波やRF信号の漏洩波を抑圧することができるという効果が得られる。
【0089】
また、この実施の形態9では、FET1a,1dのドレイン端子3a,3dとソース端子4a,4dとを、それぞれ抵抗5a,5dで接続しているが、実施の形態3に示すように、FET1a〜1dのドレイン端子3a〜3dとソース端子4a〜4dとを、それぞれFET1a〜1dの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗5a〜5dで接続しても、実施の形態3と同様の効果が得られる。
【0090】
実施の形態10.
図10はこの発明の実施の形態10によるミクサを示す接続図であり、実施の形態7の図7と同様に、レジスティブリングミクサを受信装置に使用する場合を示しており、図7と同じ符号は同一のものを示している。この実施の形態10では、図10に示すように、実施の形態7の図7のIF同相合成器41を、抵抗47とマイクロストリップ線路48a,48bで構成され、入力端子42,43が直流的に接続された同相分配器の一種であるウィルキンソン形分配器41Bとし、FET1aのドレイン端子3aとソース端子4a間のみに抵抗5aを接続している。その他の接続は実施の形態7の図7と同じである。
【0091】
次に動作について説明する。
図10に示すように、ウィルキンソン形分配器41Bの入力端子42,43は、マイクロストリップ線路48a,48bにより直流的に接続されているので、直流電位は同電位となっている。すなわち、端子45a,45bが接地されているので、抵抗5aにより、各FET1a〜1dのドレイン端子3a〜3dの電位とソース端子4a〜4dとが同電位の接地電位とみなせるため、直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化できる。
【0092】
また、ウィルキンソン形分配器41Bは、低域通過形のフィルタとしても動作するので、LO波やRF信号の漏洩波を抑圧することが可能である。
【0093】
また、この実施の形態10では、FET1aのドレイン端子3aとソース端子4a間に抵抗5aを接続しているが、FET1b〜1dのいずれか1つのFET1のドレイン端子3とソース端子4間に抵抗5を接続しても良い。
【0094】
以上のように、この実施の形態10によれば、RF信号が入力される端子35a,35b側からIF信号を取り出し、端子45a,45bを接地し、入力端子42,43が直流的に接続されたウィルキンソン形分配器41Bを使用し、FET1a〜1dのうち1個のFET1のドレイン端子3とソース端子4間に、当該FET1のドレイン、ソース間の内部抵抗と比較して十分大きい抵抗値を持つ抵抗5を接続することにより、FET1a〜1dのドレイン端子3a〜3dとソース端子4a〜4dを直流的に接地するためのインダクタを不要にすることができ、ミクサを小型化できると共に、LO波やRF信号の漏洩波を抑圧することができるという効果が得られる。
【0095】
また、この実施の形態10では、FET1a,1dのドレイン端子3a,3dとソース端子4a,4dとを、それぞれ抵抗5a,5dで接続しているが、実施の形態3に示すように、FET1a〜1dのドレイン端子3a〜3dとソース端子4a〜4dとを、それぞれFET1a〜1dの各ドレイン・ソース間の内部抵抗に比べて十分大きい抵抗値を持つ抵抗5a〜5dで接続しても、実施の形態3と同様の効果が得られる。
【0096】
なお、実施の形態7から実施の形態10に示すレジスティブリングミクサを送信装置に使用する場合は、IF信号端子54よりIF信号を入力して、IF同相合成器41,41A,41BをIF同相分配器として使用し、FET1a〜1dでは、IF同相分配器から入力されたIF信号を、LO逆相分配器21から入力されたLO波によりRF信号に変換し、RF逆相分配器31,31AをRF逆相合成器として使用し、変換されたRF信号を入力して、RF信号端子53へRF信号を出力する。
【0097】
また、実施の形態7から実施の形態8に示すレジスティブリングミクサを送信装置に使用する場合には、各FET1a〜1dに入力するLO波とIF信号、各FET1a〜1dから出力するRF信号の位相関係によっては、IF合成器を逆相合成とし、LO逆相分配器、RF逆相合成器、IF逆相分配器を使用する場合がある。
【0098】
実施の形態11.
図11はこの発明の実施の形態11による受信装置の構成を示すブロック図である。図に示すように、電波を受信する受信アンテナ61、受信した電波を増幅してRF信号を出力する低雑音増幅回路62、不要波除去のための帯域通過フィルタ63、LO波を生成する局部発振回路64、帯域通過フィルタ63からのRF信号を局部発振回路64からのLO波によりIF信号に変換するミクサ65、不要波除去のための帯域通過フィルタ66、帯域通過フィルタ66から出力されるIF信号からデータを復調する復調回路67により構成されている。
【0099】
ここで、ミクサ65としては、実施の形態1から実施の形態10に示したいずれかのミクサを使用している。
【0100】
以上のように、この実施の形態11によれば、上記実施の形態1から実施の形態10に示したいずれかのミクサを受信装置に使用することにより、受信装置を小型化することができるという効果が得られる。
【0101】
実施の形態12.
図12はこの発明の実施の形態12による送信装置の構成を示すブロック図である。図に示すように、データを変調してIF信号を出力する変調回路71、不要波除去のための帯域通過フィルタ72、LO波を生成する局部発振回路73、帯域通過フィルタ72からのIF信号を局部発振回路73からのLO波によりRF信号に変換するミクサ74、不要波除去のための帯域通過フィルタ75、RF信号を増幅する増幅回路76、電波を送信する送信アンテナ77により構成されている。
【0102】
ここで、ミクサ74としては、上記実施の形態1から実施の形態10に示したいずれかのミクサを使用している。
【0103】
以上のように、この実施の形態12によれば、上記実施の形態1から実施の形態10に示したいずれかのミクサを送信装置に使用することにより、送信装置を小型化することができるという効果が得られる。
【0104】
【発明の効果】
以上のように、この発明によれば、FETのゲート端子に所定の負電圧を印加してLO波を入力し、FETのドレイン端子にRF信号を入力し、変換されたIF信号をドレイン端子から出力すると共に、FETのソース端子を接地し、ドレイン端子とソース端子とを、FETのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することにより、ミクサを小型化することができるという効果がある。
【図面の簡単な説明】
【図1】この発明の実施の形態1によるミクサを示す接続図である。
【図2】この発明の実施の形態2によるミクサを示す接続図である。
【図3】この発明の実施の形態3によるミクサを示す接続図である。
【図4】この発明の実施の形態4によるミクサを示す接続図である。
【図5】この発明の実施の形態5によるミクサを示す接続図である。
【図6】この発明の実施の形態6によるミクサを示す接続図である。
【図7】この発明の実施の形態7によるミクサを示す接続図である。
【図8】この発明の実施の形態8によるミクサを示す接続図である。
【図9】この発明の実施の形態9によるミクサを示す接続図である。
【図10】この発明の実施の形態10によるミクサを示す接続図である。
【図11】この発明の実施の形態11による受信装置の構成を示すブロック図である。
【図12】この発明の実施の形態12による送信装置の構成を示すブロック図である。
【図13】従来のミクサを示す接続図である。
【図14】従来のミクサを示す接続図である。
【符号の説明】
1,1a,1b,1c,1d FET、2,2a,2b,2c,2d ゲート端子、3,3a,3b,3c,3d ドレイン端子、4,4a,4b,4c,4d ソース端子、5,5a,5b,5c,5d 抵抗、6 キャパシタ、7 インダクタ、8 キャパシタ、9 インダクタ、21 LO逆相分配器、22 入力端子、23,24 出力端子、25a,25b 抵抗、31 RF逆相分配器、31A マーチャントバラン、32 入力端子、33,34 出力端子、35a,35b 端子、36a,36b,36c,36d マイクロストリップ線路、41,41A IF同相合成器、41B ウィルキンソン形分配器、42,43 入力端子、44 出力端子、45a,45b 端子、46a,46b インダクタ、47 抵抗、48a,48b マイクロストリップ線路、51 LO波端子、52,52a,52b ゲート電圧端子、53 RF信号端子、54 IF信号端子、61 受信アンテナ、62 低雑音増幅回路、63 帯域通過フィルタ、64 局部発振回路、65 ミクサ、66 帯域通過フィルタ、67 復調回路、71 変調回路、72 帯域通過フィルタ、73 局部発振回路、74ミクサ、75 帯域通過フィルタ、76 増幅回路、77 送信アンテナ。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a mixer mainly used for communication in a microwave band, and a receiving device and a transmitting device using the mixer.
[0002]
[Prior art]
FIG. 13 is a diagram showing a resistive mixer using a single FET (Field Effect Transistor) described in Non-Patent
[0003]
An RF signal which is a high-frequency signal input from the
[0004]
In the resistive mixer having such a configuration, the drain terminal D and the source terminal S of the FET 101 need to be DC grounded. That is, in FIG. 13, it is necessary to connect the source terminal S directly to the ground and to connect the drain terminal D to a DC ground via an inductor having a large impedance for an RF signal and an IF signal (not shown). is there.
[0005]
FIG. 14 is a connection diagram showing a resistive ring mixer using four FETs described in
[0006]
The RF signal input to the
[0007]
The RF signals RF and RF bars input to the drain terminals D of the
[0008]
Although not shown in FIG. 14, a predetermined negative voltage is applied to the gate terminals G of the
[0009]
As described above, in the resistive mixer of FIG. 13 using FETs and the resistive ring mixer of FIG. 14 using four FETs, a predetermined negative voltage is applied to the gate terminal G of the FET, and the drain terminal D It is necessary to ground the source terminal S in a DC manner. However, since the RF signal is input and the IF signal is output to the drain terminal D and the source terminal S of the FET, they are DC grounded and have high impedance for the RF signal and the IF signal. Must be grounded with an inductor. That is, in order to separate the DC voltage and the IF signal, for example, when the frequency of the RF signal or the IF signal is several MHz or less, an inductor of several uH or more is required.
[0010]
[Patent Document 1]
Japanese Patent Application Laid-Open No. 60-64508 (top right of page 2)
[Non-patent document 1]
Microwave Mixers, Arttech House, p. 339-340, 1996
[Non-patent document 2]
M. SHIMOZAWA et. al. , "A Broadband FET Resistive Ring Mixer Using a Parallel Connected March Balun", APMC, WE4A-2, p. 651-654, 1998
[0011]
[Problems to be solved by the invention]
Since a conventional mixer is configured as described above, in a resistive mixer or a resistive ring mixer using an FET, when an inductor for grounding a drain terminal and a source terminal in a DC manner is formed on a semiconductor substrate, There has been a problem that the area of the semiconductor substrate becomes large and the mixer cannot be downsized.
[0012]
As a technique related to the above problem, there is a “FET mixer” disclosed in
[0013]
The present invention has been made to solve the above-described problems, and has as its object to provide a mixer that can be reduced in size, and a receiving device and a transmitting device that use the mixer.
[0014]
[Means for Solving the Problems]
The mixer according to the present invention applies a predetermined negative voltage to the gate terminal of the FET, inputs a LO wave, inputs an RF signal to the drain terminal of the FET, and outputs a converted IF signal from the drain terminal. The source terminal of the FET is grounded, and the drain terminal and the source terminal are connected by a resistor having a larger resistance value than the internal resistance between the drain and the source of the FET.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described.
FIG. 1 is a connection diagram showing a mixer according to
[0016]
In FIG. 1, the
[0017]
Next, the operation will be described.
A predetermined negative voltage is applied to a
[0018]
In the
Fif = Frf-Flo
Here, Fif, Frf, and Flo are the frequencies of the IF signal, the RF signal, and the LO wave, respectively. The IF signal output to the
[0019]
While the
[0020]
When the mixer circuit shown in FIG. 1 operating in the microwave frequency band is formed on a semiconductor substrate, the size of the resistor 5 is smaller when comparing the connected resistor 5 with the size of the unnecessary inductor. , The size of the mixer can be reduced.
[0021]
As described above, according to the first embodiment, the resistance between the
[0022]
When this mixer is used in a transmitting device that communicates in the microwave band, in FIG. 1, the IF signal input from the
[0023]
FIG. 2 is a connection diagram showing a mixer according to
[0024]
In FIG. 2, the IF in-
[0025]
In FIG. 2, the
[0026]
In FIG. 2, the
[0027]
2, the source terminal 4a of the FET 1a and the
[0028]
Further, in FIG. 2, a
[0029]
Further, although not shown in FIG. 2, the LO negative-
[0030]
Next, the operation will be described.
A predetermined negative voltage is applied from the
[0031]
Since the
[0032]
Further, since the
[0033]
As described above, if the
[0034]
The LO wave input to the
[0035]
The RF signal input to the
[0036]
The RF signals RF and RF bar input to the
[0037]
In the second embodiment, the
[0038]
In the second embodiment, the
[0039]
In the resistive ring mixer, the frequency of the IF signal is lower than the frequency of the LO wave and the frequency of the RF signal, and the inductor used for the microwave band occupies a large area on the semiconductor substrate, so that the
[0040]
As described above, according to the second embodiment, the
[0041]
FIG. 3 is a connection diagram showing a mixer according to
[0042]
In FIG. 3, the IF in-
[0043]
Next, the operation will be described.
In the case of a resistive ring mixer in which four FETs 1a to 1d are arranged in a ring, it is desirable that each of the FETs 1a to 1d performs exactly the same operation. If the operations of the FETs 1a to 1d are slightly different, the relationship between the amplitudes and phases of the LO waves does not become completely equal and opposite phases, and the LO waves may leak to the
[0044]
If the IF signals output from the
[0045]
As described above, according to the third embodiment, the
[0046]
FIG. 4 is a connection diagram showing a mixer according to a fourth embodiment of the present invention, and shows a case where a resistive ring mixer is used in a receiving device, as in FIG. 2 of the second embodiment, and is the same as FIG. The reference numerals indicate the same components. As shown in FIG. 4, in the fourth embodiment, a
[0047]
In FIG. 4, the IF in-
[0048]
Next, the operation will be described.
As shown in FIG. 4, the
[0049]
In the fourth embodiment, although the
[0050]
In the fourth embodiment, the
[0051]
As described above, according to the fourth embodiment, between the
[0052]
Further, in the fourth embodiment, the
[0053]
Embodiment 5 FIG.
FIG. 5 is a connection diagram showing a mixer according to a fifth embodiment of the present invention, and shows a case where a resistive ring mixer is used in a receiving device, as in FIG. 2 of the second embodiment, and is the same as FIG. The reference numerals indicate the same components. In the fifth embodiment, as shown in FIG. 5, the IF in-
[0054]
Next, the operation will be described.
As shown in FIG. 5, since the
[0055]
If the values of the
[0056]
In the fifth embodiment, one of the
[0057]
In the fifth embodiment, although the
[0058]
As described above, according to the fifth embodiment, one of the
[0059]
In the fifth embodiment, the
[0060]
FIG. 6 is a connection diagram showing a mixer according to a sixth embodiment of the present invention, and shows a case where a resistive ring mixer is used in a receiving device, as in FIG. 2 of the second embodiment, and is the same as FIG. The reference numerals indicate the same components. In the sixth embodiment, as shown in FIG. 6, the IF in-
[0061]
Next, the operation will be described.
As shown in FIG. 6, since the
[0062]
Further, the Wilkinson-
[0063]
In the sixth embodiment, one of the
[0064]
In the sixth embodiment, the
[0065]
As described above, according to the sixth embodiment, one of the
[0066]
In the sixth embodiment, the
[0067]
When the resistive ring mixer described in the second to sixth embodiments is used for the transmission device, an IF signal is input from the
[0068]
Further, when the resistive ring mixer described in
[0069]
Embodiment 7 FIG.
FIG. 7 is a connection diagram showing a mixer according to a seventh embodiment of the present invention, and shows a case where a resistive ring mixer is used in a receiving device, as in FIG. 2 of the second embodiment, and is the same as FIG. The reference numerals indicate the same components. In FIG. 2 of the second embodiment, the IF signals converted by the FETs 1a to 1d are taken out from the
[0070]
In this case, it is not necessary to ground the
[0071]
In FIG. 7, the IF in-
[0072]
Next, the operation will be described.
In the seventh embodiment, since the
[0073]
The LO wave and the RF signal are input to the FETs 1a to 1d in the same manner as in the second embodiment, and the IF signals converted by the FETs 1a to 1d are taken out from the
[0074]
In the seventh embodiment, the
[0075]
As described above, according to the seventh embodiment, the IF signals are extracted from the
[0076]
In the seventh embodiment, the
[0077]
Embodiment 8 FIG.
FIG. 8 is a connection diagram showing a mixer according to an eighth embodiment of the present invention, and shows a case where a resistive ring mixer is used for a receiving device, as in FIG. 7 of the seventh embodiment, and is the same as FIG. The reference numerals indicate the same components. As shown in FIG. 8, in the eighth embodiment, a
[0078]
In FIG. 8, the IF in-
[0079]
Next, the operation will be described.
As shown in FIG. 8, since the
[0080]
In the eighth embodiment, the
[0081]
Although the
[0082]
As described above, according to the eighth embodiment, the IF signals are extracted from the
[0083]
In the eighth embodiment, the
[0084]
Embodiment 9 FIG.
FIG. 9 is a connection diagram showing a mixer according to a ninth embodiment of the present invention, and shows a case where a resistive ring mixer is used in a receiving device, as in FIG. 7 of the seventh embodiment, and is the same as FIG. The reference numerals indicate the same components. In the ninth embodiment, as shown in FIG. 9, the IF
[0085]
Next, the operation will be described.
As shown in FIG. 9, since the
[0086]
If the values of the
[0087]
In the ninth embodiment, although the
[0088]
As described above, according to the ninth embodiment, the IF signals are taken out from the
[0089]
In the ninth embodiment, the
[0090]
FIG. 10 is a connection diagram showing a mixer according to a tenth embodiment of the present invention, and shows a case where a resistive ring mixer is used in a receiving device, as in FIG. 7 of the seventh embodiment, and is the same as FIG. The reference numerals indicate the same components. In the tenth embodiment, as shown in FIG. 10, the IF in-
[0091]
Next, the operation will be described.
As shown in FIG. 10, the
[0092]
Further, the Wilkinson-
[0093]
Further, in the tenth embodiment, although the
[0094]
As described above, according to the tenth embodiment, the IF signals are extracted from the
[0095]
In the tenth embodiment, the
[0096]
When the resistive ring mixer described in the seventh to tenth embodiments is used for the transmission device, an IF signal is input from the
[0097]
When the resistive ring mixer described in Embodiments 7 to 8 is used for a transmission device, the LO signal and the IF signal input to each of the FETs 1a to 1d and the RF signal output from each of the FETs 1a to 1d are used. Depending on the phase relationship, the IF combiner may be of opposite-phase combining and a LO reverse-phase distributor, an RF reverse-phase combiner, or an IF reverse-phase distributor may be used.
[0098]
Embodiment 11 FIG.
FIG. 11 is a block diagram showing a configuration of a receiving apparatus according to Embodiment 11 of the present invention. As shown in the figure, a receiving
[0099]
Here, as
[0100]
As described above, according to the eleventh embodiment, it is possible to reduce the size of the receiving device by using any of the mixers described in the first to tenth embodiments for the receiving device. The effect is obtained.
[0101]
Embodiment 12 FIG.
FIG. 12 is a block diagram showing a configuration of a transmitting apparatus according to Embodiment 12 of the present invention. As shown in the figure, a
[0102]
Here, as the
[0103]
As described above, according to the twelfth embodiment, it is possible to reduce the size of the transmission device by using any of the mixers described in the first to tenth embodiments for the transmission device. The effect is obtained.
[0104]
【The invention's effect】
As described above, according to the present invention, a predetermined negative voltage is applied to the gate terminal of the FET, an LO wave is input, an RF signal is input to the drain terminal of the FET, and the converted IF signal is input from the drain terminal. Outputs are grounded, the source terminal of the FET is grounded, and the drain terminal and the source terminal are connected with a resistor whose resistance is larger than the internal resistance between the drain and source of the FET, thereby reducing the size of the mixer. There is an effect that can be.
[Brief description of the drawings]
FIG. 1 is a connection diagram showing a mixer according to
FIG. 2 is a connection diagram showing a mixer according to a second embodiment of the present invention.
FIG. 3 is a connection diagram showing a mixer according to a third embodiment of the present invention.
FIG. 4 is a connection diagram showing a mixer according to a fourth embodiment of the present invention.
FIG. 5 is a connection diagram showing a mixer according to a fifth embodiment of the present invention.
FIG. 6 is a connection diagram showing a mixer according to a sixth embodiment of the present invention.
FIG. 7 is a connection diagram showing a mixer according to a seventh embodiment of the present invention.
FIG. 8 is a connection diagram showing a mixer according to an eighth embodiment of the present invention.
FIG. 9 is a connection diagram showing a mixer according to a ninth embodiment of the present invention.
FIG. 10 is a connection diagram showing a mixer according to a tenth embodiment of the present invention.
FIG. 11 is a block diagram showing a configuration of a receiving apparatus according to Embodiment 11 of the present invention.
FIG. 12 is a block diagram showing a configuration of a transmitting apparatus according to Embodiment 12 of the present invention.
FIG. 13 is a connection diagram showing a conventional mixer.
FIG. 14 is a connection diagram showing a conventional mixer.
[Explanation of symbols]
1, 1a, 1b, 1c, 1d FET, 2, 2a, 2b, 2c, 2d Gate terminal, 3, 3a, 3b, 3c, 3d Drain terminal, 4, 4a, 4b, 4c, 4d Source terminal, 5, 5a , 5b, 5c, 5d resistor, 6 capacitor, 7 inductor, 8 capacitor, 9 inductor, 21 LO negative phase distributor, 22 input terminal, 23, 24 output terminal, 25a, 25b resistor, 31 RF reverse phase distributor, 31A Merchant balun, 32 input terminals, 33, 34 output terminals, 35a, 35b terminals, 36a, 36b, 36c, 36d microstrip lines, 41, 41A IF in-phase synthesizer, 41B Wilkinson distributor, 42, 43 input terminals, 44 Output terminal, 45a, 45b terminal, 46a, 46b inductor, 47 resistor, 48a, 48b microstrip line , 51 LO wave terminal, 52, 52a, 52b Gate voltage terminal, 53 RF signal terminal, 54 IF signal terminal, 61 receiving antenna, 62 low noise amplifier circuit, 63 bandpass filter, 64 local oscillation circuit, 65 mixer, 66 band Pass filter, 67 demodulation circuit, 71 modulation circuit, 72 band pass filter, 73 local oscillation circuit, 74 mixer, 75 band pass filter, 76 amplifying circuit, 77 transmitting antenna.
Claims (17)
上記FETのゲート端子に所定の負電圧を印加して上記LO波を入力し、上記FETのドレイン端子に上記RF信号を入力し、変換された上記IF信号を上記ドレイン端子から出力すると共に、上記FETのソース端子を接地し、上記ドレイン端子と上記ソース端子とを、上記FETのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とするミクサ。In a mixer using an FET (Field Effect Transistor) that converts an RF signal that is a high-frequency signal into an IF signal that is an intermediate frequency signal using an LO wave that is a local oscillation wave,
Applying a predetermined negative voltage to the gate terminal of the FET, inputting the LO wave, inputting the RF signal to the drain terminal of the FET, outputting the converted IF signal from the drain terminal, A mixer characterized in that a source terminal of an FET is grounded, and the drain terminal and the source terminal are connected by a resistor having a larger resistance value than an internal resistance between a drain and a source of the FET.
上記FETのゲート端子に所定の負電圧を印加して上記LO波を入力し、上記FETのドレイン端子に上記IF信号を入力し、変換された上記RF信号を上記ドレイン端子から出力すると共に、上記FETのソース端子を接地し、上記ドレイン端子と上記ソース端子とを、上記FETのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とするミクサ。In a mixer using an FET that converts an IF signal that is an intermediate frequency signal into an RF signal that is a high frequency signal by using a LO wave that is a local oscillation wave,
Applying a predetermined negative voltage to the gate terminal of the FET, inputting the LO wave, inputting the IF signal to the drain terminal of the FET, outputting the converted RF signal from the drain terminal, A mixer characterized in that a source terminal of an FET is grounded, and the drain terminal and the source terminal are connected by a resistor having a larger resistance value than an internal resistance between a drain and a source of the FET.
上記第1から第4のFETのゲート端子に所定の負電圧を印加して上記LO波を入力し、上記第1のFETのドレイン端子と上記第2のFETのドレイン端子を接続した第1の端子、及び上記第3のFETのドレイン端子と上記第4のFETのドレイン端子を接続した第2の端子に上記RF信号を入力し、上記第1のFETのソース端子と上記第3のFETのソース端子を接続した第3の端子、及び上記第2のFETのソース端子と上記第4のFETのソース端子を接続した第4の端子から、変換された上記IF信号を出力すると共に、
上記第1から第4の端子のうち少なくとも1つの端子を直流的に接地し、上記第1から第4のFETのうち少なくとも2つのFETのドレイン端子とソース端子とを、当該FETのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とするミクサ。A first FET, a second FET, a third FET, and a fourth FET, which convert an RF signal that is a high-frequency signal into an IF signal that is an intermediate frequency signal by using a LO wave that is a local oscillation wave, are formed in a ring shape. In the connected mixer,
A first negative voltage is applied to the gate terminals of the first to fourth FETs to input the LO wave, and a first terminal connecting the drain terminal of the first FET and the drain terminal of the second FET is connected. The RF signal is input to a terminal, and a second terminal connecting the drain terminal of the third FET and the drain terminal of the fourth FET, and the source terminal of the first FET and the third terminal are connected to each other. Outputting the converted IF signal from a third terminal to which a source terminal is connected, and a fourth terminal to which a source terminal of the second FET is connected to a source terminal of the fourth FET,
At least one of the first to fourth terminals is DC grounded, and the drain and source terminals of at least two of the first to fourth FETs are connected to the drain and source of the FET. A mixer characterized by being connected by a resistor having a larger resistance value than an internal resistance between the mixers.
上記第1から第4のFETのゲート端子に所定の負電圧を印加して上記LO波を入力し、上記第1のFETのソース端子と上記第3のFETのソース端子を接続した第3の端子、及び上記第2のFETのソース端子と上記第4のFETのソース端子を接続した第4の端子に上記IF信号を入力し、上記第1のFETのドレイン端子と上記第2のFETのドレイン端子を接続した第1の端子、及び上記第3のFETのドレイン端子と上記第4のFETのドレイン端子を接続した第2の端子から、変換された上記RF信号を出力すると共に、
上記第1から第4の端子のうち少なくとも1つの端子を直流的に接地し、上記第1から第4のFETのうち少なくとも2つのFETのドレイン端子とソース端子とを、当該FETのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とするミクサ。A first FET, a second FET, a third FET, and a fourth FET, which convert an IF signal that is an intermediate frequency signal into an RF signal that is a high frequency signal using a LO wave that is a local oscillation wave, are formed in a ring shape. In the connected mixer,
A third negative terminal in which a predetermined negative voltage is applied to the gate terminals of the first to fourth FETs to input the LO wave and that the source terminal of the first FET is connected to the source terminal of the third FET. The IF signal is input to a terminal and a fourth terminal connecting the source terminal of the second FET and the source terminal of the fourth FET, and the drain terminal of the first FET is connected to the drain terminal of the second FET. Outputting the converted RF signal from the first terminal to which the drain terminal is connected, and the second terminal to which the drain terminal of the third FET is connected to the drain terminal of the fourth FET,
At least one of the first to fourth terminals is DC grounded, and the drain and source terminals of at least two of the first to fourth FETs are connected to the drain and source of the FET. A mixer characterized by being connected by a resistor having a larger resistance value than an internal resistance between the mixers.
上記第1から第4のFETのゲート端子に所定の負電圧を印加して上記LO波を入力し、上記第1のFETのドレイン端子と上記第2のFETのドレイン端子を接続した第1の端子、及び上記第3のFETのドレイン端子と上記第4のFETのドレイン端子を接続した第2の端子に上記RF信号を入力し、上記第1及び第2の端子から変換された上記IF信号を出力すると共に、
上記第1のFETのソース端子と上記第3のFETのソース端子を接続した第3の端子、及び上記第2のFETのソース端子と上記第4のFETのソース端子を接続した第4の端子を接地し、上記第1から第4のFETのうち少なくとも1つのFETのドレイン端子とソース端子とを、当該FETのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とするミクサ。A first FET, a second FET, a third FET, and a fourth FET, which convert an RF signal that is a high-frequency signal into an IF signal that is an intermediate frequency signal by using a LO wave that is a local oscillation wave, are formed in a ring shape. In the connected mixer,
A first negative voltage is applied to the gate terminals of the first to fourth FETs to input the LO wave, and a first terminal connecting the drain terminal of the first FET and the drain terminal of the second FET is connected. A terminal, and a second terminal connecting the drain terminal of the third FET and the drain terminal of the fourth FET, the RF signal being input, and the IF signal converted from the first and second terminals. And output
A third terminal connecting the source terminal of the first FET and the source terminal of the third FET, and a fourth terminal connecting the source terminal of the second FET and the source terminal of the fourth FET. And connecting the drain terminal and the source terminal of at least one of the first to fourth FETs with a resistor having a resistance value larger than the internal resistance between the drain and the source of the FET. Mixer characterized by:
上記第1から第4のFETのゲート端子に所定の負電圧を印加して上記LO波を入力し、上記第1のFETのドレイン端子と上記第2のFETのドレイン端子を接続した第1の端子、及び上記第3のFETのドレイン端子と上記第4のFETのドレイン端子を接続した第2の端子に上記IF信号を入力し、上記第1及び第2の端子から変換された上記RF信号を出力すると共に、
上記第1のFETのソース端子と上記第3のFETのソース端子を接続した第3の端子、及び上記第2のFETのソース端子と上記第4のFETのソース端子を接続した第4の端子を接地し、上記第1から第4のFETのうち少なくとも1つのFETのドレイン端子とソース端子とを、当該FETのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とするミクサ。A first FET, a second FET, a third FET, and a fourth FET, which convert an IF signal that is an intermediate frequency signal into an RF signal that is a high frequency signal using a LO wave that is a local oscillation wave, are formed in a ring shape. In the connected mixer,
A first negative voltage is applied to the gate terminals of the first to fourth FETs to input the LO wave, and a first terminal connecting the drain terminal of the first FET and the drain terminal of the second FET is connected. A second terminal connecting a drain terminal of the third FET and a drain terminal of the fourth FET, the RF signal converted from the first and second terminals; And output
A third terminal connecting the source terminal of the first FET and the source terminal of the third FET, and a fourth terminal connecting the source terminal of the second FET and the source terminal of the fourth FET. And connecting the drain terminal and the source terminal of at least one of the first to fourth FETs with a resistor having a resistance value larger than the internal resistance between the drain and the source of the FET. Mixer characterized by:
上記第1から第4のFETのゲート端子に所定の負電圧を印加して上記LO波を入力し、上記第1のFETのドレイン端子と上記第2のFETのドレイン端子を接続した第1の端子、及び上記第3のFETのドレイン端子と上記第4のFETのドレイン端子を接続した第2の端子に上記RF信号を入力し、上記第1及び第2の端子から変換された上記IF信号を出力すると共に、
上記第1のFETのソース端子と上記第3のFETのソース端子を接続し、上記第2のFETのソース端子と上記第4のFETのソース端子を接続し、上記第1及び第2の端子に上記RF信号を入力する際に、マイクロストリップ線路で構成されたマーチャントバランを使用し、上記マイクロストリップ線路により上記第1及び第2の端子を直流的に接地し、上記第1から第4のFETのうちの少なくとも2つのFETのドレイン端子とソース端子とを、当該FETのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とするミクサ。A first FET, a second FET, a third FET, and a fourth FET, which convert an RF signal that is a high-frequency signal into an IF signal that is an intermediate frequency signal by using a LO wave that is a local oscillation wave, are formed in a ring shape. In the connected mixer,
A first negative voltage is applied to the gate terminals of the first to fourth FETs to input the LO wave, and a first terminal connecting the drain terminal of the first FET and the drain terminal of the second FET is connected. A terminal, and a second terminal connecting the drain terminal of the third FET and the drain terminal of the fourth FET, the RF signal being input, and the IF signal converted from the first and second terminals. And output
A source terminal of the first FET is connected to a source terminal of the third FET, a source terminal of the second FET is connected to a source terminal of the fourth FET, and the first and second terminals are connected. When the RF signal is input to the first and second terminals, the first and second terminals are grounded in a DC manner by using a Marchand balun constituted by microstrip lines. A mixer characterized in that a drain terminal and a source terminal of at least two of the FETs are connected by a resistor having a resistance value larger than an internal resistance between a drain and a source of the FET.
上記第1から第4のFETのゲート端子に所定の負電圧を印加して上記LO波を入力し、上記第1のFETのドレイン端子と上記第2のFETのドレイン端子を接続した第1の端子、及び上記第3のFETのドレイン端子と上記第4のFETのドレイン端子を接続した第2の端子に上記IF信号を入力し、上記第1及び第2の端子から変換された上記RF信号を出力すると共に、
上記第1のFETのソース端子と上記第3のFETのソース端子を接続し、上記第2のFETのソース端子と上記第4のFETのソース端子を接続し、上記第1及び第2の端子から変換されたRF信号を出力する際に、マイクロストリップ線路で構成されたマーチャントバランを使用し、上記マイクロストリップ線路により上記第1及び第2の端子を直流的に接地し、上記第1から第4のFETのうちの少なくとも2つのFETのドレイン端子とソース端子とを、当該FETのドレイン、ソース間の内部抵抗と比較して抵抗値の大きい抵抗で接続することを特徴とするミクサ。A first FET, a second FET, a third FET, and a fourth FET, which convert an IF signal that is an intermediate frequency signal into an RF signal that is a high frequency signal using a LO wave that is a local oscillation wave, are formed in a ring shape. In the connected mixer,
A first negative voltage is applied to the gate terminals of the first to fourth FETs to input the LO wave, and a first terminal connecting the drain terminal of the first FET and the drain terminal of the second FET is connected. A second terminal connecting a drain terminal of the third FET and a drain terminal of the fourth FET, the RF signal converted from the first and second terminals; And output
A source terminal of the first FET is connected to a source terminal of the third FET, a source terminal of the second FET is connected to a source terminal of the fourth FET, and the first and second terminals are connected. When outputting an RF signal converted from the above, the first and second terminals are grounded in a direct current manner by the microstrip line using a Marchand balun constituted by a microstrip line, and the first to the second A mixer characterized in that a drain terminal and a source terminal of at least two of the four FETs are connected by a resistor having a larger resistance value than an internal resistance between the drain and the source of the FET.
請求項1、請求項3、請求項9、又は請求項14のいずれか1項記載のミクサを使用することを特徴とする受信装置。In a receiving device that converts an RF signal that is a received high-frequency signal into an IF signal that is an intermediate frequency signal by an LO wave that is a local oscillation wave and demodulates data,
A receiving apparatus using the mixer according to any one of claims 1, 3, 9, and 14.
請求項2、請求項4、請求項10、又は請求項15のいずれか1項記載のミクサを使用することを特徴とする送信装置。In a transmitting apparatus for converting an IF signal, which is an intermediate frequency signal obtained by modulating data, into an RF signal, which is a high frequency signal, by using a LO wave, which is a local oscillation wave, and transmitting the RF signal;
A transmission device using the mixer according to any one of claims 2, 4, 10, and 15.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002357045A JP4245342B2 (en) | 2002-12-09 | 2002-12-09 | Mixer, receiver and transmitter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002357045A JP4245342B2 (en) | 2002-12-09 | 2002-12-09 | Mixer, receiver and transmitter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004193777A true JP2004193777A (en) | 2004-07-08 |
JP4245342B2 JP4245342B2 (en) | 2009-03-25 |
Family
ID=32757206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002357045A Expired - Fee Related JP4245342B2 (en) | 2002-12-09 | 2002-12-09 | Mixer, receiver and transmitter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4245342B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110800209A (en) * | 2017-06-29 | 2020-02-14 | Hrl实验室有限责任公司 | Mixer with series active devices |
-
2002
- 2002-12-09 JP JP2002357045A patent/JP4245342B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110800209A (en) * | 2017-06-29 | 2020-02-14 | Hrl实验室有限责任公司 | Mixer with series active devices |
CN110800209B (en) * | 2017-06-29 | 2023-06-30 | Hrl实验室有限责任公司 | Mixer with active devices in series |
Also Published As
Publication number | Publication date |
---|---|
JP4245342B2 (en) | 2009-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6057714A (en) | Double balance differential active ring mixer with current shared active input balun | |
JP3252639B2 (en) | Detector, receiving device, and transmitting device | |
US6850749B2 (en) | Local oscillator architecture to reduce transmitter pulling effect and minimize unwanted sideband | |
US8797111B2 (en) | Poly-phase filter, and a single-side band mixer including the same | |
JP2001284968A (en) | Phase shifter, adder, image rejection mixer and receiver using the same | |
US8412134B2 (en) | Filter circuit, wireless transmitter, and wireless receiver | |
EP1424770B1 (en) | Balanced sub-harmonic mixer | |
US20050221772A1 (en) | Harmonic mixer and radio communication device having the same | |
EP1653695A2 (en) | I/Q quadrature demodulator with single common voltage to current input stage for both I and Q | |
JP2004166204A (en) | Frequency converter and radio transmitter/receiver | |
JPH1070481A (en) | Intermediate frequency signal generator, frequency converter, transmitter, receiver and transmitter-receiver | |
JP4478451B2 (en) | Harmonic mixer | |
US6801585B1 (en) | Multi-phase mixer | |
US7509112B2 (en) | Wideband image rejection mixer | |
US7511557B2 (en) | Quadrature mixer circuit and RF communication semiconductor integrated circuit | |
JP2001044858A (en) | Transmission mixer and two-band output changeover highfrequency transmission circuit | |
JP4245342B2 (en) | Mixer, receiver and transmitter | |
JP3680927B2 (en) | Converter for satellite broadcasting reception | |
JP2004193779A (en) | Mixer, receiver, and transmitter | |
US20020118050A1 (en) | Frequency doubler | |
Campbell et al. | An integrated IQ mixer for software-defined radio applications | |
JP4066295B2 (en) | Even harmonic mixer | |
JP3545291B2 (en) | Mixer circuit | |
JP4113838B2 (en) | Receiver and composite parts | |
JP3717721B2 (en) | Low frequency multiplier and radio communication apparatus using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20051011 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A521 | Written amendment |
Effective date: 20071026 Free format text: JAPANESE INTERMEDIATE CODE: A821 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20071026 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20071026 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20080813 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20081209 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20090106 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |