JP2004193724A

JP2004193724A - Direct conversion receiver

Info

Publication number: JP2004193724A
Application number: JP2002356442A
Authority: JP
Inventors: Hiroyuki Yamamoto; 裕之山本
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2002-12-09
Filing date: 2002-12-09
Publication date: 2004-07-08

Abstract

<P>PROBLEM TO BE SOLVED: To provide a direct conversion receiver which reduces the uncertainty of signals due to transient response characteristics resulting from a DC offset compensation. <P>SOLUTION: The direct conversion receiver having analog signal processors 2, 3, 4 for band-limiting, amplifying and frequency-converting received radio frequency signals, A/D converters 11-1, 11-2 for converting output signals from the analog signal processors to digital signals, and a digital signal processor 19 for processing the digital signals. The digital signal processor 19 comprises means 22, 20 for detecting and correcting a DC offset of the digital signal. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、無線通信システムで使用可能な基地局，車載局，携帯局に組み込まれる、ダイレクトコンバージョン方式を用いた受信機において、ＤＣオフセット量を検出し補正するための機能を備えるダイレクトコンバージョン方式受信機に関するものである。
【０００２】
【従来の技術】
近年の無線通信システムの高度化と複雑化により１つの受信装置において複数の無線通信システムに対応可能なハードウエアが求められている。その中でダイレクトコンバージョン受信方式は、小型化，低価格化の効果もあり注目を浴びている。（例えば、特許文献１参照）
以下図２を用いて従来の構成と動作原理を説明する。図２は従来のダイレクトコンバージョン受信機のブロック構成図である。
【０００３】
アンテナ１から入力される受信信号はバンドパスフィルタ（ＢＰＦ）２に入力され、所望の周波数帯域の信号を通過させる。妨害波を除去した信号はＲＦ増幅器３に入力され、直交復調器４で、同相（Ｉ），直交（Ｑ）成分に分離される。直交復調器４は分配器５，ミキサ６−１，６−２，９０度移相器８で構成される。直交復調器４に入力された信号は、分配器５により電力を２分配される。ＰＬＬ周波数シンセサイザ１３より入力された搬送波信号の一方がミキサ６−１へ、もう一方が９０度移相器８を経てミキサ６−２に入力される。９０度位相が異なる搬送波信号のミキシングにより、同相成分Ｉ／直交成分Ｑ信号が得られる。
【０００４】
Ｉ，Ｑ信号はそれぞれ、ローパスフィルタ９−１，９−２（ＬＰＦ）で不要成分が除去され、ＡＧＣアンプ１０−１，１０−２に入力される。ＡＧＣアンプ１０−１，１０−２は入力信号レベルが大きい場合ゲインを小さく、入力信号レベルが小さい場合はゲインを大きくするように働き、Ａ／Ｄコンバータ１１−１，１１−２に入力され、信号レベルが最適なレベルとなるように動作する。
【０００５】
Ａ／Ｄコンバータ１１−１，１１−２でデジタル信号に変換された信号は、デジタル処理部１４に入力され、ベースバンド処理部１５で符号再生等の処理がなされる。
【０００６】
ダイレクトコンバージョン方式では入力信号と搬送波周波数（ＬＯ）が一致しているため、ＬＯリーク信号はミキシングによりそのままＤＣ成分となり復調処理において性能劣化をもたらす。このためＤＣオフセット補正処理が必要となる。図２ではＩ／Ｑ信号からＤＣ検出補正部１６を用いてオフセットを検出し、このオフセット分をキャンセルするようなＤＣ電圧をＤ／Ａコンバータ１２−３，１２−４で発生させ、加算器７−１，７−２に加算することによりＤＣオフセットを補正する。
【０００７】
また、ＡＧＣ処理部１７は、入力信号のレベルによりＡＧＣアンプ１０−１，１０−２の制御を行う。受信レベルより所望のゲインが得られるよう、ベースバンド処理部１５からの信号で制御電圧を出力し、Ｄ／Ａコンバータ１８でアナログ信号に変換し、ＡＧＣアンプ１０−１，１０−２のゲインを調整して、入力レベル一定となるように制御を行う。
【０００８】
これにより受信性能の劣化を防ぐことが可能となる。
【０００９】
【特許文献１】
特開平１０−９３６４７号公報（第４頁、図５３）
【００１０】
【発明が解決しようとする課題】
上記、従来の技術で述べたように、ダイレクトコンバージョン方式では入力信号と搬送波周波数（ＬＯ）が一致しているため、ＬＯリーク信号はミキシングによりそのままＤＣ成分となり復調処理において性能劣化をもたらす。また、ベースバンド帯内部で発生したＤＣオフセットも、そのままゲイン倍されＡ／Ｄコンバータ１１−１，１１−２の入力に加算される。そのため、従来の技術で述べたような方法でオフセットを除去する必要があるが、アナログ部でオフセットを補償した場合、図３の様に過渡応答特性でオフセット値が収束するまで時間がかかり、また収束する間はオフセットを含んだ信号となるため受信特性の劣化となる。
【００１１】
他に、ベースバンド帯でのゲインが大きいため高精度のオフセット補償能力を必要とする。
【００１２】
本発明の目的は、ＤＣオフセット補償を行った場合の過渡応答特性による信号の不確定さを軽減するダイレクトコンバージョン受信機を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明は、受信した無線周波数信号を帯域制限し増幅し周波数変換するアナログ信号処理部と、このアナログ信号処理部の出力信号をデジタル信号に変換するＡ／Ｄ変換部と、このデジタル信号を処理するデジタル信号処理部を有するダイレクトコンバージョン受信機において、前記デジタル信号処理部に、前記デジタル信号のＤＣオフセット分を検出して補正する手段を設けたことを特徴とする。
【００１４】
【発明の実施の形態】
図１を用いて本発明の実施の形態を説明する。図１は本発明によるダイレクトコンバージョン受信機のブロック構成図である。
【００１５】
アンテナ１から入力される受信信号はバンドパスフィルタ（ＢＰＦ）２に入力され、所望の周波数帯域の信号を通過させる。妨害波を除去した信号はＲＦ増幅器３に入力され、直交復調器５で同相（Ｉ），直交（Ｑ）成分に分離される。直交復調器４は分配器５，ミキサ６−１，６−２，９０度移相器８で構成される。直交復調器５に入力された信号は、分配器５により電力を２分配される。ＰＬＬ周波数シンセサイザ１８より入力された搬送波信号の一方はミキサ６−１へ、もう一方は９０度移相器８を経てミキサ６−２に入力される。９０度位相が異なる搬送波信号のミキシングにより、同相成分Ｉ／直交成分Ｑ信号が得られる。
【００１６】
Ｉ／Ｑ信号はそれぞれ、ローパスフィルタ（ＬＰＦ）９−１，９−２で不要成分が除去され、ＡＧＣアンプ１０−１，１０−２に入力される。ＡＧＣアンプ１０−１，１０−２は入力信号レベルが大きい場合ゲインを小さく、入力信号レベルが小さい場合はゲインを大きくするように働き、Ａ／Ｄコンバータ１１−１，１１−２に入力される信号レベルが最適なレベルとなるように動作することで、ダイナミックレンジが確保できる。
【００１７】
Ａ／Ｄコンバータ１１−１，１１−２でデジタル信号に変換された信号は、デジタル部１９に入力され、Ａ／Ｄコンバータ１１−１，１１−２の出力に接続されたベースバンド処理部２０で符号再生等の処理がなされる。
【００１８】
次に、ＤＣオフセット補償動作について説明する。
【００１９】
まず、電源投入直後やリセット時など受信動作を開始する前に、Ａ／Ｄコンバータ１１−１，１１−２の出力に接続されたＤＣ検出補正部２１で、入力電圧値を例えば、１フレーム分積分しＤＣオフセットを検出する。検出したＤＣオフセットがあらかじめ設定した規定レベル範囲内であれば、そのまま受信動作に移行する。ここでＤＣオフセットが規定範囲内を超えていたらＤＣ検出補正部２１から補正データを出力し、Ｄ／Ａコンバータ１２−１，１２−２より補正電圧を出力し、加算器７−１，７−２に加算することにより、ＤＣオフセットが規定範囲内に入るよう調整を行う。この時、ＤＣオフセット値は正確に検出し補正できなくてもよく、Ａ／Ｄコンバータ１１−１，１１−２の動作ダイナミックレンジの範囲内であればかまわない。
【００２０】
本実施の形態において、受信動作時は、図４（ａ）に示すように、先頭にプリアンブル信号を有する送信信号を受信する。この送信信号のプリアンブル信号は０を中心として正負対象（±ｖ）となる信号である。
【００２１】
図１において、Ａ／Ｄコンバータ１１−１，１１−２の出力に接続されたピークレベル検出器２２は、このプリアンブル信号のピーク値に相当する信号（ここではｘ１，ｘ２）を検出する。Ｉ，Ｑ信号にＤＣオフセットが含まれている場合、図４（ｂ）に示すようにＤＣオフセット分が加算された信号となる。そこで、ピークレベル検出器２２は、このプリアンブル信号のピーク値ｘ１，及びｘ２を検出し、ベースバンド処理部２０に送る。ベースバンド処理部２０は、補正値（ｘ１＋ｘ２）／２を算出すると共に、以降の復調処理において、受信して信号処理し変換したデジタル信号から補正値を減算し、演算処理に用いることでＤＣオフセット補正による過渡応答の影響を無くすことができる。
【００２２】
本実施の形態によれば、ダイレクトコンバージョン受信機において、プリアンブル信号にゼロクロスする正負対象の信号を用いた送信信号を受信し、デジタル信号処理部における信号の復調の前に、プリアンブル信号のピークレベルを検出し、ＤＣオフセット補正値を以降の信号処理部においてデジタル的に処理することで、アナログ信号でＤＣオフセット補償を行った場合の過渡応答特性による信号の不確定さを最小にすることができ、受信特性の安定化をより図ることができる。
【００２３】
【発明の効果】
本発明によれば、ＤＣオフセット補償を行った場合の過渡応答特性による信号の不確定さを軽減するダイレクトコンバージョン受信機を得ることができる。
【図面の簡単な説明】
【図１】本発明によるダイレクトコンバージョン受信機の実施の形態のブロック構成図である。
【図２】従来のダイレクトコンバージョン受信機のブロック構成図である。
【図３】従来の課題を説明する補助図である。
【図４】本発明の動作説明の補助図である。
【符号の説明】
１：アンテナ、２：バンドパスフィルタ（ＢＰＦ）、３：ＲＦ増幅器、４：直交復調器、５：分配器、６−１，６−２：ミキサ、７−１，７−２：加算器、８：９０度移相器、９−１，９−２：ローパスフィルタ（ＬＰＦ）、１０−１，１０−２：ＡＧＣアンプ、１１−１，１１−２：Ａ／Ｄコンバータ、１２−１，１２−２，１２−３，１２−４：Ｄ／Ａコンバータ、１３：ＰＬＬ周波数シンセサイザ、１４，１９：デジタル処理部、１５，２０：ベースバンド処理部、１６，２１：ＤＣ検出補正部、１７：ＡＧＣ処理部、１８：Ｄ／Ａコンバータ、２２：ピークレベル検出器。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a direct conversion receiver having a function of detecting and correcting a DC offset amount in a receiver using a direct conversion system incorporated in a base station, an in-vehicle station, and a mobile station usable in a wireless communication system. It is about the machine.
[0002]
[Prior art]
Due to the recent sophistication and complexity of wireless communication systems, there is a demand for hardware that can support a plurality of wireless communication systems in one receiver. Among them, the direct conversion receiving method has received attention because of its effects of miniaturization and price reduction. (For example, see Patent Document 1)
Hereinafter, the conventional configuration and operation principle will be described with reference to FIG. FIG. 2 is a block diagram of a conventional direct conversion receiver.
[0003]
A reception signal input from the antenna 1 is input to a band-pass filter (BPF) 2 and passes a signal in a desired frequency band. The signal from which the interfering wave has been removed is input to the RF amplifier 3 and separated by the quadrature demodulator 4 into in-phase (I) and quadrature (Q) components. The quadrature demodulator 4 includes a distributor 5, mixers 6-1, 6-2, and a 90-degree phase shifter 8. The power of the signal input to the quadrature demodulator 4 is split into two by the splitter 5. One of the carrier signals input from the PLL frequency synthesizer 13 is input to the mixer 6-1 and the other is input to the mixer 6-2 via the 90-degree phase shifter 8. The in-phase component I / quadrature component Q signal is obtained by mixing the carrier signals having 90 degrees different phases.
[0004]
Unnecessary components are removed from the I and Q signals by low-pass filters 9-1 and 9-2 (LPFs), and are input to AGC amplifiers 10-1 and 10-2. The AGC amplifiers 10-1 and 10-2 operate to reduce the gain when the input signal level is high, and increase the gain when the input signal level is low, and are input to the A / D converters 11-1 and 11-2. It operates so that the signal level becomes an optimum level.
[0005]
The signals converted into digital signals by the A / D converters 11-1 and 11-2 are input to the digital processing unit 14, and the baseband processing unit 15 performs processing such as code reproduction.
[0006]
In the direct conversion method, since the input signal and the carrier frequency (LO) match, the LO leak signal becomes a DC component as it is by mixing, which causes performance degradation in demodulation processing. Therefore, DC offset correction processing is required. In FIG. 2, an offset is detected from the I / Q signal using the DC detection / correction unit 16, and a DC voltage for canceling the offset is generated by the D / A converters 12-3 and 12-4. The DC offset is corrected by adding -1 and 7-2.
[0007]
Further, the AGC processing unit 17 controls the AGC amplifiers 10-1 and 10-2 according to the level of the input signal. In order to obtain a desired gain from the reception level, a control voltage is output by a signal from the baseband processing unit 15, converted into an analog signal by the D / A converter 18, and the gain of the AGC amplifiers 10-1 and 10-2 is adjusted. Adjustment is performed so that the input level becomes constant.
[0008]
This makes it possible to prevent the reception performance from deteriorating.
[0009]
[Patent Document 1]
JP-A-10-93647 (page 4, FIG. 53)
[0010]
[Problems to be solved by the invention]
As described in the above-mentioned related art, in the direct conversion method, since the input signal and the carrier frequency (LO) match, the LO leak signal becomes a DC component as it is by mixing, which causes performance degradation in demodulation processing. The DC offset generated inside the baseband is also multiplied by the gain as it is and added to the inputs of the A / D converters 11-1 and 11-2. Therefore, it is necessary to remove the offset by the method described in the related art. However, when the offset is compensated in the analog section, it takes time until the offset value converges in the transient response characteristic as shown in FIG. While the signal converges, the signal includes an offset, and the reception characteristics deteriorate.
[0011]
In addition, since the gain in the baseband is large, a high-accuracy offset compensation capability is required.
[0012]
An object of the present invention is to provide a direct conversion receiver that reduces signal uncertainty due to transient response characteristics when DC offset compensation is performed.
[0013]
[Means for Solving the Problems]
To achieve the above object, the present invention provides an analog signal processing unit for band-limiting, amplifying and frequency converting a received radio frequency signal, and an A / D converter for converting an output signal of the analog signal processing unit into a digital signal. And a direct conversion receiver having a digital signal processing unit for processing the digital signal, wherein the digital signal processing unit is provided with a unit for detecting and correcting a DC offset of the digital signal.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described with reference to FIG. FIG. 1 is a block diagram of a direct conversion receiver according to the present invention.
[0015]
A reception signal input from the antenna 1 is input to a band-pass filter (BPF) 2 and passes a signal in a desired frequency band. The signal from which the interference wave has been removed is input to the RF amplifier 3 and separated by the quadrature demodulator 5 into in-phase (I) and quadrature (Q) components. The quadrature demodulator 4 includes a distributor 5, mixers 6-1, 6-2, and a 90-degree phase shifter 8. The power of the signal input to the quadrature demodulator 5 is split into two by the splitter 5. One of the carrier signals input from the PLL frequency synthesizer 18 is input to the mixer 6-1 and the other is input to the mixer 6-2 via the 90-degree phase shifter 8. The in-phase component I / quadrature component Q signal is obtained by mixing the carrier signals having 90 degrees different phases.
[0016]
Unnecessary components are removed from the I / Q signals by low-pass filters (LPF) 9-1 and 9-2, respectively, and are input to AGC amplifiers 10-1 and 10-2. The AGC amplifiers 10-1 and 10-2 operate to reduce the gain when the input signal level is high, and increase the gain when the input signal level is low, and are input to the A / D converters 11-1 and 11-2. By operating so that the signal level becomes an optimum level, a dynamic range can be secured.
[0017]
The signals converted into digital signals by the A / D converters 11-1 and 11-2 are input to the digital unit 19, and the baseband processing unit 20 connected to the outputs of the A / D converters 11-1 and 11-2. , Processing such as code reproduction is performed.
[0018]
Next, the DC offset compensation operation will be described.
[0019]
First, immediately before turning on the power or at the time of reset, such as at the time of reset, the DC detection correction unit 21 connected to the outputs of the A / D converters 11-1 and 11-2 adjusts the input voltage value for one frame, for example. Integrate to detect DC offset. If the detected DC offset is within the predetermined level range, the operation shifts to the receiving operation. If the DC offset is outside the specified range, the correction data is output from the DC detection correction unit 21, the correction voltage is output from the D / A converters 12-1 and 12-2, and the adders 7-1 and 7- By adding to 2, adjustment is performed so that the DC offset falls within a specified range. At this time, the DC offset value does not need to be accurately detected and corrected, and may be within the operating dynamic range of the A / D converters 11-1 and 11-2.
[0020]
In the present embodiment, during the reception operation, as shown in FIG. 4A, a transmission signal having a preamble signal at the head is received. The preamble signal of this transmission signal is a signal that is subject to positive / negative (± v) centering on 0.
[0021]
In FIG. 1, a peak level detector 22 connected to the outputs of the A / D converters 11-1 and 11-2 detects a signal (here, x1, x2) corresponding to the peak value of the preamble signal. When the DC offset is included in the I and Q signals, the signal is obtained by adding the DC offset as shown in FIG. Therefore, the peak level detector 22 detects the peak values x1, x2 of the preamble signal and sends them to the baseband processing unit 20. The baseband processing unit 20 calculates the correction value (x1 + x2) / 2, and in the subsequent demodulation processing, subtracts the correction value from the received, signal-processed and converted digital signal, and uses it in the arithmetic processing to obtain the DC offset. The influence of the transient response due to the correction can be eliminated.
[0022]
According to the present embodiment, in a direct conversion receiver, a transmission signal using a positive / negative target signal that crosses the preamble signal with zero is received, and before demodulation of the signal in the digital signal processing unit, the peak level of the preamble signal is reduced. By detecting and processing the DC offset correction value digitally in the subsequent signal processing unit, it is possible to minimize the uncertainty of the signal due to the transient response characteristic when DC offset compensation is performed with an analog signal, The reception characteristics can be further stabilized.
[0023]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, the direct conversion receiver which reduces the uncertainty of the signal by the transient response characteristic at the time of performing DC offset compensation can be obtained.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an embodiment of a direct conversion receiver according to the present invention.
FIG. 2 is a block diagram of a conventional direct conversion receiver.
FIG. 3 is an auxiliary diagram for explaining a conventional problem.
FIG. 4 is an auxiliary diagram for explaining the operation of the present invention.
[Explanation of symbols]
1: antenna, 2: bandpass filter (BPF), 3: RF amplifier, 4: quadrature demodulator, 5: distributor, 6-1 and 6-2: mixer, 7-1, 7-2: adder, 8: 90-degree phase shifter, 9-1, 9-2: low-pass filter (LPF), 10-1, 10-2: AGC amplifier, 11-1, 11-2: A / D converter, 12-1, 12-2, 12-3, 12-4: D / A converter, 13: PLL frequency synthesizer, 14, 19: Digital processing unit, 15, 20: Baseband processing unit, 16, 21: DC detection correction unit, 17 : AGC processing unit, 18: D / A converter, 22: peak level detector.

Claims

受信した無線周波数信号を帯域制限し増幅し周波数変換するアナログ信号処理部と、このアナログ信号処理部の出力信号をデジタル信号に変換するＡ／Ｄ変換部と、このデジタル信号を処理するデジタル信号処理部を有するダイレクトコンバージョン受信機において、前記デジタル信号処理部に、前記デジタル信号のＤＣオフセット分を検出して補正する手段を設けたことを特徴とするダイレクトコンバージョン方式受信機。An analog signal processing unit for band-limiting, amplifying and frequency converting the received radio frequency signal, an A / D conversion unit for converting an output signal of the analog signal processing unit into a digital signal, and a digital signal processing for processing the digital signal A direct conversion receiver having a unit, wherein the digital signal processing unit includes means for detecting and correcting a DC offset of the digital signal.