JP2004186265A - Method for manufacturing multilayer wiring board - Google Patents

Method for manufacturing multilayer wiring board Download PDF

Info

Publication number
JP2004186265A
JP2004186265A JP2002349222A JP2002349222A JP2004186265A JP 2004186265 A JP2004186265 A JP 2004186265A JP 2002349222 A JP2002349222 A JP 2002349222A JP 2002349222 A JP2002349222 A JP 2002349222A JP 2004186265 A JP2004186265 A JP 2004186265A
Authority
JP
Japan
Prior art keywords
layer
build
substrate
wiring board
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002349222A
Other languages
Japanese (ja)
Inventor
Rokuro Kanbe
六郎 神戸
Satoshi Hirano
訓 平野
Shinya Miyamoto
慎也 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2002349222A priority Critical patent/JP2004186265A/en
Publication of JP2004186265A publication Critical patent/JP2004186265A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a method for manufacturing a multilayer wiring board not having a core substrate but having a build-up layer and a supporting frame in which production efficiency is enhanced. <P>SOLUTION: An adhesive layer 10 is formed on the rear surfaces 1b and 1b of a pair of metal substrates 1 and 1 having a surface and a rear surface and while facing the rear surfaces 1b and 1b on which the adhesive layer 10 is formed each other, these metal substrates 1 and 1 are stacked through a release sheet r. Subsequently, a build-up layer BU is formed simultaneously on the surfaces 1a and 1a of these stacked metal substrates 1 and 1. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、半導体チップ等の電子部品を搭載するための配線基板において、コア基板を有さず、かつビルドアップ層を有する多層配線基板の製造方法に関するものである。
【0002】
【従来の技術】
半導体チップ等の電子部品を搭載するための配線基板には、例えば、ビルドアップ配線基板がある。このビルドアップ配線基板は、コア基板の表面(両面あるいは片面)に、樹脂のみで構成される絶縁層と、配線パターンを形成する配線層とを積層して、ビルドアップ層を形成することにより作製することができる。
【0003】
しかしながら、通常のビルドアップ配線基板は、ビルドアップ層をコア基板上に形成し、このコア基板が形成されている状態で製品として使用されるため、配線基板全体としての厚みが大きくなってしまうという問題がある。配線基板としての厚みが大きいと、結果的に配線密度が減少してしまう。電子部品の小型化が著しい昨今においては、より配線密度の高い配線基板が求められるが、このような要望に十分に対応するのは、徐々に困難な状況になってきている。また、配線基板に搭載される電子部品と動作電源との接続は、このコア基板を介して行なわれるため、コア基板の厚さ分だけ、両者を接続する配線の長さが長くなり、電気的特性の劣化を招く。このような問題のため、コア基板を有さない配線基板が提案されつつある。しかし、コア基板を有さない配線基板においては、配線基板の強度が劣ってしまったり、製造プロセス中のハンドリング性を十分に維持することができなかったりする。
【0004】
一方で、特開2002−26171号公報(特許文献1)には、金属板上にビルドアップ層を形成し、この金属板を部分的にエッチングしてビルドアップ層を露出させることにより、残った金属板にてなる金属枠を、ビルドアップ層の強度を補強するための支持枠として活用する技術が開示されている。図7は、該公報に開示されている方法を簡単に説明するための概略図である。まず、図7Aに示すように、金属板31上に絶縁層及び配線層を有するビルドアップ層BUを形成する。次に、図7Bに示すように、金属板31を部分的に除去することにより、ビルドアップ層BUの表面を露出させるとともに、該ビルドアップ層BUを反転させて、金属板31の残留する部分を、ビルドアップ層BUを補強するための支持枠32とする。
【0005】
【特許文献1】特開2002−26171号公報
【0006】
【発明が解決しようとする課題】
上記の方法によれば、製造プロセス中におけるハンドリング性も良好で、得られる多層配線基板の強度も十分なものを作製することができる。また、十分なハンドリング性を実現するための金属板の一部を除去して、残留する金属板を支持枠としているので、支持枠を改めて取付けなくてもよく、より一層効率よく多層配線基板を形成することができる。しかし、このような方法においても、コア基板を有さず、絶縁層及び配線層を含むビルドアップ層と多層配線基板を補強する支持枠とを有する多層配線基板を、十分に効率よく製造できているとは言えない。
本発明の課題は、コア基板を有さず、絶縁層及び配線層を含むビルドアップ層と支持枠を有する多層配線基板において、さらに製造能率を向上させることができる多層配線基板の製造方法を提供することを課題とする。
【0007】
【課題を解決するための手段及び作用・効果】
上記課題を解決するために、本発明の多層配線基板の製造方法は、コア基板を有さず、絶縁層及び配線層を含むビルドアップ層と、該ビルドアップ層の強度を補強するための支持枠体とを有する多層配線基板の製造方法であって、板状基材の表面側及び裏面側に、前記ビルドアップ層をそれぞれ形成するビルドアップ工程と、ビルドアップ工程の後に、板状基材の表面側に形成されているビルドアップ層と、板状基材の裏面側に形成されているビルドアップ層とを分離する分離工程と、を有することを特徴とする。
【0008】
上記のような方法によれば、板状基材を用意して、該板状基材の表面側と裏面側の両方の面にビルドアップ層を同時に形成していくことができる。そして、この板状基材の表面側及び裏面側に形成されているビルドアップ層をそれぞれ分離すれば、一回の工程にて製造される多層配線基板の数が大幅に向上する。そして、上記のような工程を行ったあと、分離されたビルドアップ層に、該ビルドアップ層の強度を向上させる支持枠体を取りつけて、多層配線基板を得ることができる。そのため、コア基板を有さず、ビルドアップ層を有する多層配線基板を、より一層効率よく製造することができるのである。
また、コア基板を有さず、ビルドアップ層を有する多層配線基板を製造する場合、この多層配線基板の製造に際して、ハンドリング性を十分に維持しなければならないという課題がある。そこで、本発明においては、板状基材を用意し、これにビルドアップ層を形成するようにしているので、製造プロセス上でのハンドリング性もこの板状基材のために良好に維持されることになる。
さらに、板状基材の表面上(片面)に、ビルドアップ層を形成する場合、ビルドアップ層の形成につれて、ビルドアップ層や板状基材に反りが発生しやすいという問題もある。しかし、本発明のように、板状基材の表面及び裏面に同時にビルドアップ層を形成すれば、板状基材の表面及び裏面において、反りが形成されそうになると、反対側の面に形成されているビルドアップ層にも反対向きに反ろうとする力がはたらくので、これらビルドアップ層に反りを形成する力が打ち消される。そのため、本発明においては、形成される多層配線基板の反りも抑制することが可能となる。
【0009】
さらに本発明の多層配線基板の製造方法においては、表面及び裏面を有する一対の基板のそれぞれの裏面に接着層を形成し、一対の基板をそれぞれの裏面を対向させる形態で積層させて、板状基材とし、ビルドアップ工程において、基板のそれぞれの表面にビルドアップ層を形成するのがよい。製造プロセス上のハンドリング性を良好に維持するためには、比較的強度の高いものを板状基材とすることが望まれる。そして、一対の基板をその裏面同士が対向する形態にて積層させて、板状基材とすることにより、板状基材の強度をより一層向上させる事ができる。そのため、製造プロセス中のハンドリング性を十分に維持することができる。なお、この場合、一方の基板の表面が板状基材の表面側となり、他方の基板の表面が板状基材の裏面側となる。このような実施の形態を採用する場合、前述の分離工程において、ビルドアップ層が、基板の表面上に形成されている形態で分離されるのがよい。このように、ビルドアップ層を分離する場合、基板の表面上に形成された状態で分離することにより、分離した後におけるビルドアップ層のハンドリング性も十分に維持することができる。
【0010】
さらに、一対の基板を積層させて板状基材とする本発明の多層配線基板の製造方法は、分離工程の後、基板上に形成されているビルドアップ層の主表面が露出するように、基板を部分的に除去して、これら基板の残留する部分を支持枠体としてもよい。本発明の適用分野としては、コア基板を有さず、ビルドアップ層と、該ビルドアップ層を補強するための支持枠体を有する多層配線基板である。そのため、製造工程中のハンドリング性を十分に維持したり、得られる多層配線基板の強度を十分に確保する必要がある。そこで、上記のような方法によれば、製造工程中におけるハンドリング性を向上させるための基板を、多層配線基板の強度を補強するための支持枠体として機能させることができる。すなわち、基板と、多層配線基板の強度を確保するための支持枠体とを、個別に設ける必要がないので、製造工程の簡略化が期待できる。
【0011】
一方で、一対の基板を積層させて、板状基材とする本発明の多層配線基板の製造方法においては、分離工程の後、ビルドアップ層が形成された基板を完全に除去したのち、ビルドアップ層の基板が除去された側の主表面に支持枠体を取り付けるようにしてもよい。多層配線基板のビルドアップ層の最表面には、例えば電子部品等を搭載するために、半田バンプ等の接続用金属層が形成される。しかし、前述したように、製造工程中のハンドリング性を向上させるための金属基板を、部分的に除去して、基板の残留する部分を支持枠体として活用しようとすると、基板を部分的に除去して露出するビルドアップ層の主表面に電子部品等を搭載するための半田バンプ等を形成する際に、ビルドアップ層の主表面上に残留する支持枠体が邪魔となって、半田バンプ等の接続用金属層の形成が容易に行えない場合がある。例えば、半田バンプを印刷法により形成しようとすると、ビルドアップ層の主表面にマスクを配置する必要があるが、半田バンプを形成すべきビルドアップ層の主表面に基板の残留部分(支持枠体)があると、マスクを精度よく配置するのが困難となり、半田バンプ等の接続用金属層も精度よく形成するのが困難となる。
一方、上記したように、基板を完全に除去するようにすれば、基板を除去した後に露出するビルドアップ層の主表面に、半田バンプ等の接続用金属層を形成することが容易となる。そして、ビルドアップ層の主表面に接続用金属層を形成した後に、該ビルドアップ層の主表面に支持枠体を取り付けるようにすれば、一連の工程を精度よく行うことができる。
【0012】
さらに、一対の基板は、それぞれの裏面に形成された接着層を対向させる形にて、離型シートを介して積層されるのがよい。一対の基板同士をこのように形成することにより、これらの基板を互いに分離する際に、離型シートにおいて分離することができるので、分離工程がより一層容易に行なわれることになる。
【0013】
さらに、板状基材として一対の基板を採用する場合、これら基板は金属基板とすることができる。金属基板とすることにより、製造プロセス上におけるハンドリング性を良好に維持することができる。また、基板を部分的に除去して、これらの残留する部分を支持枠体として機能させようとする場合、ビルドアップ層の強度を十分に補強することができ、支持枠体としての機能を十分に果たすことができる。
【0014】
【発明の実施の形態】
以下、本発明の実施の形態について、添付した図面を参照しつつ説明する。
図1は、本発明の多層配線板の製造方法を説明するための概略図である。先ず、図1Aに示すように、基板としての、表面及び裏面を有する一対の金属基板1、1(厚さ約300μm)を用意する。この金属基板1、1の材質としては、例えばCu、Cu合金、SUS(JIS規格)、Fe−Ni合金、Al、Al合金、インバー、インバー合金等を使用することができる。次いで、この金属基板1、1のそれぞれの裏面1b、1bに接着層10、10(厚さ約50μm)を形成し、それぞれに形成された接着層10の間に離型シートrを介して積層させる。本実施の形態においては、これら金属基板1、1、接着層10、10及び離型シートrにて板状基材11が構成される。金属基板1、1を積層させるに際しては、図示しないホットプレスにより、加熱及び加圧しながら行うようにする。接着層10としては、エポキシ、ビスマレイミド・トリアジン、フェノール、ポリイミド、またはポリエステルなどの樹脂からなり、且つその内部には、フィラ状の紙片、ガラスクロス、ガラス不織布、合成繊維、またはシリカフィラなどの無機フィラを含んでいる。また、離型シートrは、例えば一対のフィルム間に熱可塑性樹脂からなるクッション材を挟み且つその周縁で上記フィルムにより密封したシート状のものである。
尚、上記クッション材には、柔軟性(弱い弾性)を有する熱可塑性樹脂(商品名:パコタンプラス)が用いられる。あるいは、離型シートには、PETフィルムや、フッ素樹脂(登録商標:テフロン)シートなどを使用しても良い。
【0015】
次いで、図1Bに示すように、積層された金属基板1、1の表面1a,1a上にそれぞれビルドアップ層BUを形成していく。これらビルドアップ層の形成方法について、図4を用いて簡単に説明する。図4においては、一方の金属基板1側にのみビルドアップ層BUを形成する場合について説明しているが、これらの工程はいずれも接着層10を介して積層された金属基板1、1のそれぞれの表面1a側において、同時に行われるものとする。先ず、図4の工程Aに示すように、金属基板1の表面1a直上に、ビルドアップ層のうちの絶縁層2(厚さ約30μm)を形成する。この絶縁層2の材質としては、公知の感光性樹脂あるいは熱硬化性樹脂を採用することができる。熱硬化性樹脂を採用する場合は、例えば、ポリイミドやエポキシ系樹脂を採用することができる。この絶縁層2の形成方法としては、様々な方法が考えられるが、採用する絶縁層2の材質等を加味して好適なものを採用する。例えば、ドライフィルム状の絶縁樹脂を、金属基板1の表面1a上にラミネートすることで形成することができる。そして、形成された絶縁層2上に所定の配線パターンを有する配線層としての金属パッド層3(厚さ約15μm)が形成される。この金属パッド層3の材質としては、比較的安価であり、電気抵抗の低いCu等を採用することができる。また、金属パッド層3のパターンを形成するには、例えば、絶縁層2の全面に金属パッド層3の構成材料にてなる金属膜を、無電解メッキ、電解メッキにより形成したのち、パターンに対応する部分を残して、不要な部分をエッチング処理により除去するようにしてもよいし、絶縁層2上に金属パッド層3のパターンに対応するメッキレジストを形成し、メッキレジストの形成されていない部分にのみ無電解メッキあるいは電解メッキにより金属パッド層3を形成するようにしてもよい。
【0016】
次に、工程Cに示すように、金属パッド層3上にビルドアップ層のうちの絶縁層としての層間絶縁層4を形成する。層間絶縁層4の形成方法は、層間絶縁層4の材質に適した方法を採用することができる。例えば、フィルム状の樹脂をラミネートすることにより形成することができる。そして、形成された層間絶縁層4にビア孔5を形成する。ビア孔5は、例えばレーザにより形成することができる。レーザとしては、例えばエキシマレーザ、炭酸ガスレーザあるいはYAGレーザ等を使用することができる。ビア孔5をレーザにより形成する方法を採用した場合、層間絶縁層4の材質として、例えば、ポリイミドあるいはエポキシ系樹脂等の熱硬化性樹脂を用いる。熱硬化性樹脂にてなる樹脂層をキュア処理により硬化させて層間絶縁層4とした後、レーザを照射することによりビア孔5を形成する。また、層間絶縁層4の材質として感光性樹脂を採用し、レーザを用いずにフォトバイア法によりビア孔5を形成することも可能である。
【0017】
そして、工程Dに示すように、形成されたビア孔5に配線層としてのビア導体6を形成する。ビア導体6は、例えば電解メッキ、無電解メッキにより形成することができる。そして、ビア導体6と連通する形にて、層間絶縁層4上に新たな配線層を形成する。このような層間絶縁層4と配線層とを交互に積層させることによりビルドアップ層BUを形成することができる。また、ビルドアップ層BUの最上層には、絶縁層としてのソルダレジスト層9を形成し、該ソルダレジスト層9の所定の位置には、該ソルダレジスト層9の直下に所望のパターンで形成されている配線層としての金属パッド層7が露出する形態で開口部8を形成する。なお、金属基板1の直上に形成される絶縁層2は、本発明の製造方法により得られる多層配線基板のソルダレジスト層9とは反対側のソルダレジスト層2を構成することになる。
【0018】
このように、図1Bのように、それぞれの表面1a,1aにビルドアップ層BUが形成された金属基板1、1を図1Cに示すように、接着層10及び離型シートrにより分離する。これにより、ビルドアップ層BUがそれぞれ形成された二つの金属基板1、1が得られる。このように、一対の金属基板1、1を接着層10、10が形成された裏面1b、1bを対向させて積層し、それぞれの金属基板1、1の表面1a,1aに同時にビルドアップ層BUを形成することにより、より多くの金属基板1上にビルドアップ層BUを形成することができる。そのため、製造効率が向上する。
【0019】
このようにビルドアップ層BUが形成され、それぞれに分離された金属基板1、1に対して、図2に示すような工程を行って、最終的な多層配線基板とする。図2においては、図1Cにおいて、それぞれ分離された一対の金属基板1のうち一方に対する工程を示している。先ず、分離された金属基板1の裏面1bに対してエッチング処理することにより、裏面1bに残留している接着層10を除去する。そして、図2Aに示すように、ビルドアップ層BUの主表面が露出するように、金属基板1を部分的に除去する。このとき、ビルドアップ層BUのうち、金属基板1側に形成されている金属パッド層3の形成領域に対応する金属基板の領域は全て除去する。金属基板1の除去方法としては、金属基板1の裏面1bにエッチングレジスト層を形成して、このエッチングレジスト層が形成されていない金属基板1の領域をエッチング液により除去する。このとき、ビルドアップ層BUのうち金属基板1側に形成されている絶縁層2が、金属基板1をエッチングするときのエッチストップ層として機能することになる。
【0020】
上記のような工程により、部分的に除去された金属基板1のうち残留する部分がビルドアップ層BUを補強する支持枠体21として機能する。すなわち、金属基板1と、支持枠体21とを別途形成する必要がないので、製造工程を簡略化することができる。そして、上記のように、金属基板1を部分的に除去して支持枠体21を形成したのち、図2Bに示すように、ビルドアップ層BUを反転させて、ビルドアップ層BUの金属基板1が除去された側の主表面を構成する絶縁層2(ソルダレジスト2)に開口部を形成する。この開口部は金属パッド層3と対応する位置に、開口部から金属パッド層3が露出するように形成される。
【0021】
このように形成された開口部に、図2Cに示すように、ビルドアップ層BUの主表面側に電子部品を搭載するための半田バンプ20を形成する。これにより、多層配線基板が得られる。そして、このような多層配線基板上には、図2Cに示すように、電子部品が搭載される。一方、ビルドアップ層BUの電子部品が搭載されるのとは反対側の主表面には、図示しない半田ボールが形成され、多層配線基板が図示しないマザーボードに搭載されることになる。
【0022】
また、接着層10及び離型シートrを介して積層された金属基板1、1を図1Cに示すように分離したのち、金属基板1の表面1a上に形成されたビルドアップ層BUを、図3に示す方法にて多層配線基板としてもよい。図3においては、それぞれ分離された一方の金属基板1上に形成されたビルドアップ層BUに関して説明している。まず、図3Aに示すように、ビルドアップ層BUを残して、金属基板1を完全に除去する。金属基板1を除去する方法としては、エッチング処理により行うことができる。また、金属基板1をある程度の厚さまで研削加工により除去したのち、金属基板1の残留する部分をエッチング処理により除去する方法を採用してもよい。しかし、金属基板1は、機械的な研削加工を行なわずにエッチング処理のみにより除去する方が、品質のよい多層配線基板を得られるという点で望ましいといえる。金属基板1の除去方法としてエッチング処理を採用する場合、金属基板1の直上に形成する絶縁層2(ソルダレジスト層2)が、このエッチング処理に際してのエッチストップ層として機能する。そのため、金属基板1のエッチング処理に伴って、同じ金属製の金属パッド層3が除去されるのを防止することができる。さらに、エッチストップ層を、ビルドアップ層BUとは別に設ける必要がないので、製造工程を簡略化することができる。
【0023】
ビルドアップ層BUを残して金属基板1を除去したのち、工程Bに示すように、ビルドアップ層BUを反転させ、絶縁層2に金属パッド層3が露出する形にて開口部を形成する。この開口部はすでに硬化している絶縁層2に対して形成されるので、レーザにより形成するのが望ましい。そして、工程Cに示すように、形成された開口部に、金属パッド層3と連通する形態で、半田バンプ20を形成する。次に、工程Dに示すように、該ビルドアップ層BUの半田バンプ20が形成されている側の表面上に支持枠体21を取りつける。このように本実施の形態においては、ビルドアップ層BUが形成された金属基板1を完全に除去した後、かつ、ビルドアップ層BUの強度を補強するための支持枠体21を、ビルドアップ層BUに取りつける前に、半田バンプ20を形成するようにしているので、半田バンプ20の形成がより容易となる。そして、得られる多層配線基板の、半田バンプ20が形成された側に、電子部品が搭載されることになる。
【0024】
さらに、本発明の多層配線基板の製造方法は、図5に示すような方法により行うことも可能である。まず、図5Aに示すように、離型シートrの両面に接着層10をそれぞれ形成したものを用意する。本実施の形態においては、これら離型シートr及び接着層10により板状基材11が構成される。離型シートr及び接着層10としては、前述の実施の形態と同様のものを採用することができる。続いて、図5Bに示すように、離型シートrの両面に、接着層10を介して、ビルドアップ層BUを形成する。ビルドアップ層BUの形成方法としては、前述にて説明した本実施の形態と同様の方法を採用することができる。すなわち、この実施の形態においては、基板の表面上に、ビルドアップ層を形成するのではなく、離型シートrと接着層10からなる板状基材11の表面及び裏面にそのまま、ビルドアップ層を形成するようにした。これによれば、ビルドアップ層を形成する基板を別途用意する必要がないという効果がある。そして、このように基板のそれぞれの表面上に形成されているビルドアップ層を、図5Cに示すようにそれぞれ分離する。このように分離されたビルドアップ層BUは、いずれも基板(例えば金属基板)を有さないものである。そして、このように分離されたビルドアップ層BUに図3に示すような方法により、半田バンプ20等を形成して、該半田バンプ20が形成されている側に、電子部品等を搭載することができる。
【0025】
さらに、図6は、本発明の多層配線基板の製造方法の一実施例を模式的に示したものである。以下、図6に示す多層配線基板に対して説明する。図6は、本実施の形態に示す方法により、板状基材11の表面及び裏面にビルドアップ層BUを形成したところを示したものである。本実施の形態においては、離型シートr、接着層10、10及び金属基板1、1により板状基材11が構成されていることになる。図6において、ビルドアップ層BUは、絶縁層2から金属基板1、1上に形成されているのではなく、金属パッド層3が板状基材11に接触して形成されている点が、図1に示す実施の形態とは異なるものである。このような方法を採用する場合でも、ビルドアップ層BUを分離する際には、金属基板1、1同士を離型シートrにて分離することにより行うことができる。そして、個別に分離された金属基板1付きのビルドアップ層BUにおいて、この金属基板1を、図2あるいは図3に示すような方法に基づいて除去する。金属基板1はエッチング処理により除去することができる。金属基板1をエッチングにより除去する場合、金属パッド層3のエッチストップ層を形成するのがよい。例えば、金属基板1及び金属パッド層3の材質をCuとする場合、金属パッド層3と金属基板1との間にNiメッキやAuメッキ等を形成しておくのがよい。
【0026】
以上、本実施の形態について、いくつか例を挙げて説明したが、本発明はこれに限られるものではなく、本発明の範囲内である限り、その他の形態にて行うことが可能である。例えば、以上の実施の形態においては、金属パッド層3側に半田バンプ20を形成し、金属パッド層7側に半田ボールを形成して、半田バンプ20が形成されている側に電子部品を搭載し、半田ボールが形成されている側で、該多層配線基板をマザーボードに搭載する形態について示しているが、金属パッド層7側に半田バンプを形成し、金属パッド層3側に半田ボールを形成して、半田バンプが形成されている金属パッド層7側に電子部品を搭載して、半田ボールが形成される金属パッド層3側にて、多層配線基板をマザーボードに搭載するようにしてもよい。
【0027】
上記のように、金属パッド層7側に電子部品を搭載するための半田バンプを形成する場合、図1Cに示すように、ビルドアップ層同士を分離したあと、金属パッド層7が露出する開口部8に半田バンプを形成したのち、金属基板1を除去し、レーザーにより開口部を形成して、この開口部に半田ボールを形成する。あるいは、図1Cに示す工程により、ビルドアップ層を分離した後、図3に示す方法により、金属基板1を完全に除去して、その後、金属パッド層7に半田バンプを形成し、形成された半田バンプ上に、電子部品を搭載するようにしてもよい。そして、金属基板を除去した後に露出するビルドアップ層の絶縁層にレーザーにより開口部を形成して、形成された開口部に半田ボールを形成して、このように形成された半田ボールを介して、この半田ボールが形成されている側において、多層配線基板を図示しないマザーボードに搭載することができる。
【図面の簡単な説明】
【図1】本発明の多層配線基板の製造方法における各工程を説明した図。
【図2】図1に続く本発明の製造工程を示す概略図。
【図3】図2とは異なる図1に続く製造工程を示す概略図。
【図4】ビルドアップ工程における各工程を示す概略図。
【図5】本発明の多層配線基板の製造方法における図1とは異なる形態の各工程を説明した概略図。
【図6】本発明の多層配線基板の製造方法の一実施形態を示す概略図。
【図7】従来の多層配線基板の製造方法を示す概略図。
【符号の説明】
1 金属基板(第一基板、第二基板)
2、9 絶縁層(ソルダレジスト)
3、7 金属パッド層(配線層)
4 層間絶縁層
6 ビア導体(配線層)
10 接着層
20 半田バンプ
21 支持枠体
BU ビルドアップ層
r 離型シート
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method of manufacturing a multilayer wiring board having a build-up layer without a core substrate in a wiring board for mounting electronic components such as semiconductor chips.
[0002]
[Prior art]
A wiring board for mounting an electronic component such as a semiconductor chip includes, for example, a build-up wiring board. This build-up wiring board is manufactured by laminating an insulating layer made of only a resin and a wiring layer for forming a wiring pattern on the surface (both sides or one side) of the core substrate and forming a build-up layer. can do.
[0003]
However, since a normal build-up wiring board has a build-up layer formed on a core board and is used as a product in a state where the core board is formed, the thickness of the entire wiring board increases. There's a problem. If the thickness of the wiring board is large, the wiring density is consequently reduced. In recent years, in which electronic components have been significantly reduced in size, a wiring board having a higher wiring density has been demanded. However, it has become increasingly difficult to sufficiently meet such a demand. Further, since the connection between the electronic components mounted on the wiring board and the operation power supply is made through the core board, the length of the wiring connecting them is increased by the thickness of the core board, and the electrical connection is increased. This leads to deterioration of characteristics. Due to such a problem, a wiring board having no core substrate is being proposed. However, in a wiring board without a core board, the strength of the wiring board is inferior, and the handling property during the manufacturing process cannot be sufficiently maintained.
[0004]
On the other hand, in JP-A-2002-26171 (Patent Document 1), a build-up layer is formed on a metal plate, and the metal plate is partially etched to expose the build-up layer. There is disclosed a technique in which a metal frame made of a metal plate is used as a support frame for reinforcing the strength of a build-up layer. FIG. 7 is a schematic diagram for simply explaining the method disclosed in the publication. First, as shown in FIG. 7A, a build-up layer BU having an insulating layer and a wiring layer is formed on a metal plate 31. Next, as shown in FIG. 7B, the surface of the build-up layer BU is exposed by partially removing the metal plate 31, and the build-up layer BU is inverted to remove the remaining portion of the metal plate 31. Is a support frame 32 for reinforcing the build-up layer BU.
[0005]
[Patent Document 1] Japanese Patent Application Laid-Open No. 2002-26171
[Problems to be solved by the invention]
According to the above method, it is possible to manufacture a multilayer wiring board having good handling properties during the manufacturing process and sufficient strength of the obtained multilayer wiring board. In addition, since a part of the metal plate for realizing sufficient handling properties is removed and the remaining metal plate is used as a support frame, it is not necessary to attach the support frame again, and a multilayer wiring board can be more efficiently mounted. Can be formed. However, even in such a method, a multilayer wiring substrate having no core substrate, and having a build-up layer including an insulating layer and a wiring layer and a support frame for reinforcing the multilayer wiring substrate can be manufactured sufficiently efficiently. I can't say that.
An object of the present invention is to provide a method of manufacturing a multilayer wiring board which has a core frame, a build-up layer including an insulating layer and a wiring layer, and a support frame, and which can further improve the manufacturing efficiency. The task is to
[0007]
[Means for Solving the Problems and Functions / Effects]
In order to solve the above-mentioned problems, a method for manufacturing a multilayer wiring board according to the present invention includes a build-up layer having no core substrate, including an insulating layer and a wiring layer, and a support for reinforcing the strength of the build-up layer. A method of manufacturing a multilayer wiring board having a frame, comprising: a build-up step of forming the build-up layers on a front side and a back side of a plate-shaped substrate, respectively; And a separating step of separating a build-up layer formed on the back side of the plate-shaped substrate from a build-up layer formed on the front side of the plate-shaped base material.
[0008]
According to the method as described above, a plate-like base material is prepared, and the build-up layer can be simultaneously formed on both the front surface side and the back surface side of the plate-like base material. Then, if the build-up layers formed on the front side and the back side of the plate-like base material are separated from each other, the number of multilayer wiring boards manufactured in one process is greatly improved. Then, after performing the above-described steps, a support frame for improving the strength of the build-up layer is attached to the separated build-up layer, so that a multilayer wiring board can be obtained. Therefore, a multilayer wiring board having a build-up layer without a core board can be manufactured more efficiently.
Further, when manufacturing a multilayer wiring board having a build-up layer without a core substrate, there is a problem that, in manufacturing this multilayer wiring board, it is necessary to maintain sufficient handling properties. Therefore, in the present invention, a plate-shaped base material is prepared and a build-up layer is formed on the plate-shaped base material, so that the handleability in the manufacturing process is also favorably maintained for this plate-shaped base material. Will be.
Further, when the build-up layer is formed on the surface (one side) of the plate-shaped base material, there is a problem that the build-up layer and the plate-shaped base material are likely to be warped as the build-up layer is formed. However, as in the present invention, if the build-up layer is simultaneously formed on the front and back surfaces of the plate-like base material, if warpage is likely to be formed on the front and back surfaces of the plate-like base material, it is formed on the opposite surface. Since the forces that try to warp in the opposite direction also act on the build-up layers that have been used, the forces that form these warp-up layers cancel each other. Therefore, in the present invention, it is possible to suppress the warpage of the formed multilayer wiring board.
[0009]
Furthermore, in the method for manufacturing a multilayer wiring board of the present invention, an adhesive layer is formed on each of the back surfaces of a pair of substrates having a front surface and a back surface, and the pair of substrates are laminated in a form in which the respective back surfaces face each other. As a base material, it is preferable to form a build-up layer on each surface of the substrate in the build-up step. In order to maintain good handleability in the manufacturing process, it is desired that a relatively high-strength material be used as the plate-shaped substrate. Then, by laminating a pair of substrates such that the back surfaces thereof face each other to form a plate-shaped substrate, the strength of the plate-shaped substrate can be further improved. Therefore, the handling property during the manufacturing process can be sufficiently maintained. In this case, the surface of one substrate is on the front side of the plate-shaped base material, and the surface of the other substrate is on the back side of the plate-shaped base material. When such an embodiment is employed, in the above-described separation step, the build-up layer is preferably separated in a form formed on the surface of the substrate. As described above, when the buildup layer is separated, by separating the buildup layer on the surface of the substrate, the handleability of the buildup layer after separation can be sufficiently maintained.
[0010]
Furthermore, the method for manufacturing a multilayer wiring board of the present invention in which a pair of substrates are laminated and used as a plate-shaped substrate, such that after the separation step, the main surface of the build-up layer formed on the substrate is exposed. The substrate may be partially removed, and the remaining portion of the substrate may be used as a support frame. The field of application of the present invention is a multilayer wiring board having no core substrate, but having a build-up layer and a support frame for reinforcing the build-up layer. For this reason, it is necessary to maintain sufficient handleability during the manufacturing process and to ensure sufficient strength of the obtained multilayer wiring board. Therefore, according to the method as described above, the substrate for improving the handleability during the manufacturing process can function as a support frame for reinforcing the strength of the multilayer wiring substrate. That is, since it is not necessary to separately provide the substrate and the support frame for securing the strength of the multilayer wiring board, simplification of the manufacturing process can be expected.
[0011]
On the other hand, in the method for manufacturing a multilayer wiring board according to the present invention in which a pair of substrates are stacked and used as a plate-shaped substrate, after the separation step, the board on which the build-up layer is formed is completely removed, and then the build-up is performed. A support frame may be attached to the main surface of the up layer from which the substrate has been removed. On the outermost surface of the build-up layer of the multilayer wiring board, a connection metal layer such as a solder bump is formed for mounting, for example, an electronic component. However, as described above, when the metal substrate for improving the handleability during the manufacturing process is partially removed and the remaining portion of the substrate is used as a support frame, the substrate is partially removed. When forming solder bumps and the like for mounting electronic components and the like on the main surface of the build-up layer that is exposed as a result, the support frame remaining on the main surface of the build-up layer hinders the solder bumps and the like. May not be easily formed. For example, in order to form a solder bump by a printing method, it is necessary to arrange a mask on the main surface of the build-up layer. However, a residual portion of the substrate (support frame body) is formed on the main surface of the build-up layer on which the solder bump is to be formed. ) Makes it difficult to accurately arrange the mask, and it is also difficult to accurately form the connection metal layer such as a solder bump.
On the other hand, as described above, if the substrate is completely removed, it becomes easy to form a connection metal layer such as a solder bump on the main surface of the build-up layer exposed after the substrate is removed. Then, after the connection metal layer is formed on the main surface of the build-up layer, if a support frame is attached to the main surface of the build-up layer, a series of steps can be performed accurately.
[0012]
Further, the pair of substrates is preferably laminated via a release sheet such that the adhesive layers formed on the respective back surfaces face each other. By forming a pair of substrates in this manner, these substrates can be separated from each other in a release sheet when they are separated from each other, so that the separation step can be performed more easily.
[0013]
Further, when a pair of substrates is employed as the plate-shaped substrate, these substrates can be metal substrates. By using a metal substrate, good handling in the manufacturing process can be maintained. In addition, when the substrate is partially removed and these remaining portions are to function as a support frame, the strength of the build-up layer can be sufficiently reinforced, and the function as the support frame can be sufficiently improved. Can be fulfilled.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
FIG. 1 is a schematic diagram for explaining a method for manufacturing a multilayer wiring board of the present invention. First, as shown in FIG. 1A, a pair of metal substrates 1 and 1 (thickness: about 300 μm) having a front surface and a back surface are prepared as substrates. As the material of the metal substrates 1 and 1, for example, Cu, Cu alloy, SUS (JIS standard), Fe-Ni alloy, Al, Al alloy, Invar, Invar alloy, or the like can be used. Next, adhesive layers 10 and 10 (about 50 μm in thickness) are formed on the back surfaces 1b and 1b of the metal substrates 1 and 1, respectively, and laminated between the formed adhesive layers 10 via a release sheet r. Let it. In the present embodiment, a plate-shaped base material 11 is constituted by the metal substrates 1, 1, the adhesive layers 10, 10, and the release sheet r. When laminating the metal substrates 1, 1, heating and pressing are performed by a hot press (not shown). The adhesive layer 10 is made of a resin such as epoxy, bismaleimide / triazine, phenol, polyimide, or polyester, and has a filler-like paper piece, glass cloth, glass nonwoven fabric, synthetic fiber, or silica filler inside. Contains inorganic filler. The release sheet r is, for example, a sheet having a cushion material made of a thermoplastic resin sandwiched between a pair of films and sealed at the periphery thereof with the film.
Note that a thermoplastic resin (trade name: Pacotan Plus) having flexibility (weak elasticity) is used for the cushion material. Alternatively, a PET film or a fluororesin (registered trademark: Teflon) sheet may be used as the release sheet.
[0015]
Next, as shown in FIG. 1B, buildup layers BU are formed on the surfaces 1a, 1a of the stacked metal substrates 1, 1, respectively. A method for forming these build-up layers will be briefly described with reference to FIG. FIG. 4 illustrates a case where the build-up layer BU is formed only on one metal substrate 1 side. However, these steps are performed on each of the metal substrates 1 and 1 stacked with the adhesive layer 10 interposed therebetween. At the same time on the surface 1a side. First, as shown in step A of FIG. 4, an insulating layer 2 (about 30 μm in thickness) of the build-up layer is formed directly on the surface 1a of the metal substrate 1. As a material of the insulating layer 2, a known photosensitive resin or a thermosetting resin can be adopted. When a thermosetting resin is used, for example, a polyimide or epoxy resin can be used. Various methods are conceivable as a method for forming the insulating layer 2, and a suitable method is adopted in consideration of the material and the like of the insulating layer 2 to be used. For example, it can be formed by laminating a dry film-shaped insulating resin on the surface 1 a of the metal substrate 1. Then, a metal pad layer 3 (having a thickness of about 15 μm) as a wiring layer having a predetermined wiring pattern is formed on the formed insulating layer 2. As a material of the metal pad layer 3, Cu or the like which is relatively inexpensive and has low electric resistance can be employed. In order to form a pattern of the metal pad layer 3, for example, a metal film made of a constituent material of the metal pad layer 3 is formed on the entire surface of the insulating layer 2 by electroless plating or electrolytic plating, and then the pattern corresponding to the pattern is formed. Unnecessary portions may be removed by etching while leaving portions to be formed, or a plating resist corresponding to the pattern of the metal pad layer 3 may be formed on the insulating layer 2, and portions where no plating resist is formed. The metal pad layer 3 may be formed only by electroless plating or electrolytic plating.
[0016]
Next, as shown in Step C, an interlayer insulating layer 4 as an insulating layer of the build-up layer is formed on the metal pad layer 3. As a method for forming the interlayer insulating layer 4, a method suitable for the material of the interlayer insulating layer 4 can be adopted. For example, it can be formed by laminating a film-like resin. Then, a via hole 5 is formed in the formed interlayer insulating layer 4. The via hole 5 can be formed by, for example, a laser. As the laser, for example, an excimer laser, a carbon dioxide laser, a YAG laser, or the like can be used. When the method of forming the via holes 5 by laser is adopted, a thermosetting resin such as a polyimide or an epoxy resin is used as a material of the interlayer insulating layer 4. After a resin layer made of a thermosetting resin is cured by a curing process to form an interlayer insulating layer 4, a via hole 5 is formed by irradiating a laser. It is also possible to adopt a photosensitive resin as a material of the interlayer insulating layer 4 and form the via hole 5 by a photo via method without using a laser.
[0017]
Then, as shown in step D, a via conductor 6 as a wiring layer is formed in the formed via hole 5. The via conductor 6 can be formed by, for example, electrolytic plating or electroless plating. Then, a new wiring layer is formed on the interlayer insulating layer 4 so as to communicate with the via conductor 6. By alternately laminating such interlayer insulating layers 4 and wiring layers, the build-up layer BU can be formed. Further, a solder resist layer 9 as an insulating layer is formed on the uppermost layer of the build-up layer BU, and a predetermined pattern is formed at a predetermined position of the solder resist layer 9 immediately below the solder resist layer 9. The opening 8 is formed in such a manner that the metal pad layer 7 as the wiring layer is exposed. Note that the insulating layer 2 formed directly on the metal substrate 1 constitutes the solder resist layer 2 on the opposite side of the solder resist layer 9 of the multilayer wiring board obtained by the manufacturing method of the present invention.
[0018]
In this manner, as shown in FIG. 1B, the metal substrates 1, 1 having the build-up layers BU formed on the respective surfaces 1a, 1a are separated by the adhesive layer 10 and the release sheet r, as shown in FIG. 1C. Thereby, two metal substrates 1 and 1 on which the build-up layers BU are respectively formed are obtained. As described above, the pair of metal substrates 1 and 1 are laminated with the back surfaces 1b and 1b on which the adhesive layers 10 and 10 are formed facing each other, and the build-up layers BU are simultaneously formed on the front surfaces 1a and 1a of the respective metal substrates 1 and 1. Is formed, the buildup layer BU can be formed on more metal substrates 1. Therefore, manufacturing efficiency is improved.
[0019]
The process shown in FIG. 2 is performed on the metal substrates 1 and 1 on which the build-up layers BU are formed and separated from each other, to obtain a final multilayer wiring substrate. FIG. 2 shows a process for one of the pair of separated metal substrates 1 in FIG. 1C. First, the adhesive layer 10 remaining on the rear surface 1b is removed by etching the rear surface 1b of the separated metal substrate 1. Then, as shown in FIG. 2A, the metal substrate 1 is partially removed so that the main surface of the build-up layer BU is exposed. At this time, of the build-up layer BU, the region of the metal substrate corresponding to the formation region of the metal pad layer 3 formed on the metal substrate 1 side is entirely removed. As a method for removing the metal substrate 1, an etching resist layer is formed on the back surface 1b of the metal substrate 1, and a region of the metal substrate 1 where the etching resist layer is not formed is removed with an etching solution. At this time, the insulating layer 2 formed on the metal substrate 1 side of the build-up layer BU functions as an etch stop layer when the metal substrate 1 is etched.
[0020]
Through the steps described above, the remaining portion of the metal substrate 1 that has been partially removed functions as a support frame 21 that reinforces the build-up layer BU. That is, since it is not necessary to separately form the metal substrate 1 and the support frame 21, the manufacturing process can be simplified. After the support frame 21 is formed by partially removing the metal substrate 1 as described above, the build-up layer BU is inverted as shown in FIG. An opening is formed in the insulating layer 2 (solder resist 2) constituting the main surface on the side from which is removed. The opening is formed at a position corresponding to the metal pad layer 3 so that the metal pad layer 3 is exposed from the opening.
[0021]
As shown in FIG. 2C, a solder bump 20 for mounting an electronic component is formed on the main surface side of the build-up layer BU in the opening thus formed. Thus, a multilayer wiring board is obtained. Then, electronic components are mounted on such a multilayer wiring board as shown in FIG. 2C. On the other hand, solder balls (not shown) are formed on the main surface of the build-up layer BU on the side opposite to the side on which the electronic components are mounted, and the multilayer wiring board is mounted on a motherboard (not shown).
[0022]
Further, after the metal substrates 1 and 1 stacked via the adhesive layer 10 and the release sheet r are separated as shown in FIG. 1C, the build-up layer BU formed on the surface 1a of the metal substrate 1 is shown in FIG. 3 may be used as a multilayer wiring board. FIG. 3 illustrates the buildup layer BU formed on one of the separated metal substrates 1. First, as shown in FIG. 3A, the metal substrate 1 is completely removed except for the build-up layer BU. A method for removing the metal substrate 1 can be performed by an etching process. Further, a method of removing the metal substrate 1 to a certain thickness by grinding and then removing the remaining portion of the metal substrate 1 by etching may be employed. However, it can be said that removing the metal substrate 1 only by etching without performing mechanical grinding is preferable in that a high-quality multilayer wiring board can be obtained. When an etching process is adopted as a method for removing the metal substrate 1, the insulating layer 2 (solder resist layer 2) formed immediately above the metal substrate 1 functions as an etch stop layer in the etching process. Therefore, it is possible to prevent the metal pad layer 3 made of the same metal from being removed as the metal substrate 1 is etched. Furthermore, since it is not necessary to provide an etch stop layer separately from the build-up layer BU, the manufacturing process can be simplified.
[0023]
After removing the metal substrate 1 while leaving the build-up layer BU, as shown in a step B, the build-up layer BU is inverted, and an opening is formed in the insulating layer 2 so that the metal pad layer 3 is exposed. Since this opening is formed in the insulating layer 2 which has already been cured, it is desirable to form the opening by laser. Then, as shown in step C, the solder bumps 20 are formed in the formed openings so as to communicate with the metal pad layer 3. Next, as shown in step D, a support frame 21 is mounted on the surface of the build-up layer BU on the side where the solder bumps 20 are formed. As described above, in the present embodiment, after completely removing the metal substrate 1 on which the build-up layer BU is formed, the support frame 21 for reinforcing the strength of the build-up layer BU is replaced with the build-up layer BU. Since the solder bumps 20 are formed before being attached to the BU, the formation of the solder bumps 20 becomes easier. Then, the electronic component is mounted on the side of the obtained multilayer wiring board on which the solder bumps 20 are formed.
[0024]
Further, the method for manufacturing a multilayer wiring board of the present invention can be performed by a method as shown in FIG. First, as shown in FIG. 5A, a release sheet r having adhesive layers 10 formed on both surfaces thereof is prepared. In the present embodiment, the release sheet r and the adhesive layer 10 constitute a plate-shaped substrate 11. As the release sheet r and the adhesive layer 10, those similar to the above-described embodiment can be adopted. Subsequently, as shown in FIG. 5B, a build-up layer BU is formed on both surfaces of the release sheet r via the adhesive layer 10. As a method of forming the build-up layer BU, a method similar to that of the present embodiment described above can be employed. That is, in this embodiment, the build-up layer is not formed on the surface of the substrate, but is directly formed on the front and back surfaces of the plate-like base material 11 including the release sheet r and the adhesive layer 10. Was formed. According to this, there is an effect that it is not necessary to separately prepare a substrate on which the buildup layer is formed. Then, the build-up layers thus formed on the respective surfaces of the substrate are separated as shown in FIG. 5C. Each of the separated build-up layers BU does not have a substrate (for example, a metal substrate). Then, the solder bumps 20 and the like are formed on the separated build-up layer BU by a method as shown in FIG. 3, and electronic components and the like are mounted on the side where the solder bumps 20 are formed. Can be.
[0025]
FIG. 6 schematically shows an embodiment of the method for manufacturing a multilayer wiring board according to the present invention. Hereinafter, the multilayer wiring board shown in FIG. 6 will be described. FIG. 6 shows that the build-up layer BU is formed on the front and back surfaces of the plate-like base material 11 by the method described in the present embodiment. In the present embodiment, the release sheet r, the adhesive layers 10 and 10, and the metal substrates 1 and 1 constitute a plate-shaped base material 11. In FIG. 6, the point that the buildup layer BU is not formed on the metal substrates 1 and 1 from the insulating layer 2 but the metal pad layer 3 is formed in contact with the plate-shaped base material 11 is as follows. This is different from the embodiment shown in FIG. Even when such a method is adopted, the buildup layer BU can be separated by separating the metal substrates 1 and 1 from each other with the release sheet r. Then, in the buildup layer BU with the separately separated metal substrate 1, the metal substrate 1 is removed based on the method as shown in FIG. 2 or FIG. The metal substrate 1 can be removed by an etching process. When the metal substrate 1 is removed by etching, it is preferable to form an etch stop layer of the metal pad layer 3. For example, when the material of the metal substrate 1 and the metal pad layer 3 is Cu, it is preferable to form Ni plating, Au plating, or the like between the metal pad layer 3 and the metal substrate 1.
[0026]
As described above, the present embodiment has been described with some examples, but the present invention is not limited to this, and can be performed in other forms as long as it is within the scope of the present invention. For example, in the above embodiment, a solder bump 20 is formed on the metal pad layer 3 side, a solder ball is formed on the metal pad layer 7 side, and an electronic component is mounted on the side where the solder bump 20 is formed. On the side where the solder balls are formed, the form in which the multilayer wiring board is mounted on a motherboard is shown. Solder bumps are formed on the metal pad layer 7 side, and solder balls are formed on the metal pad layer 3 side. Then, the electronic component may be mounted on the metal pad layer 7 on which the solder bumps are formed, and the multilayer wiring board may be mounted on the motherboard on the metal pad layer 3 on which the solder balls are formed. .
[0027]
As described above, when a solder bump for mounting an electronic component is formed on the metal pad layer 7 side, as shown in FIG. 1C, the opening where the metal pad layer 7 is exposed after the build-up layers are separated from each other. After forming the solder bumps on the metal substrate 8, the metal substrate 1 is removed, an opening is formed by laser, and a solder ball is formed in the opening. Alternatively, after the build-up layer is separated by the process shown in FIG. 1C, the metal substrate 1 is completely removed by the method shown in FIG. Electronic components may be mounted on the solder bumps. Then, an opening is formed by a laser in the insulating layer of the build-up layer exposed after removing the metal substrate, a solder ball is formed in the formed opening, and via the solder ball thus formed, On the side where the solder balls are formed, a multilayer wiring board can be mounted on a motherboard (not shown).
[Brief description of the drawings]
FIG. 1 is a diagram illustrating each step in a method for manufacturing a multilayer wiring board according to the present invention.
FIG. 2 is a schematic view showing the manufacturing process of the present invention following FIG. 1;
FIG. 3 is a schematic view showing a manufacturing process different from FIG. 2 and subsequent to FIG. 1;
FIG. 4 is a schematic view showing each step in a build-up step.
FIG. 5 is a schematic diagram illustrating each step of a method different from FIG. 1 in the method for manufacturing a multilayer wiring board of the present invention.
FIG. 6 is a schematic view showing one embodiment of a method for manufacturing a multilayer wiring board of the present invention.
FIG. 7 is a schematic view showing a conventional method for manufacturing a multilayer wiring board.
[Explanation of symbols]
1 metal substrate (first substrate, second substrate)
2, 9 Insulating layer (solder resist)
3, 7 metal pad layer (wiring layer)
4 Interlayer insulation layer 6 Via conductor (wiring layer)
Reference Signs List 10 adhesive layer 20 solder bump 21 support frame BU build-up layer r release sheet

Claims (6)

コア基板を有さず、絶縁層及び配線層を含むビルドアップ層と、該ビルドアップ層の強度を補強するための支持枠体とを有する多層配線基板の製造方法であって、
板状基材の表面側及び裏面側に、前記ビルドアップ層をそれぞれ形成するビルドアップ工程と、
前記ビルドアップ工程の後に、前記板状基材の表面側に形成されているビルドアップ層と、前記板状基材の裏面側に形成されているビルドアップ層とを分離する分離工程と、を有することを特徴とする多層配線基板の製造方法。
A method for manufacturing a multilayer wiring board having no core substrate, a build-up layer including an insulating layer and a wiring layer, and a support frame for reinforcing the strength of the build-up layer,
A build-up step of forming the build-up layer on the front side and the back side of the plate-like base material, respectively.
After the build-up step, a build-up layer formed on the front side of the plate-shaped substrate, and a separation step of separating a build-up layer formed on the back side of the plate-shaped substrate, A method for manufacturing a multilayer wiring board, comprising:
表面及び裏面を有する一対の基板のそれぞれの裏面に接着層を形成し、一対の前記基板をそれぞれの裏面を対向させる形態で積層させて、前記板状基材とし、
前記ビルドアップ工程において、前記基板のそれぞれの前記表面に前記ビルドアップ層を形成することを特徴とする請求項1に記載の多層配線基板の製造方法。
An adhesive layer is formed on each of the back surfaces of a pair of substrates having a front surface and a back surface, and the pair of substrates are stacked in such a manner that the respective back surfaces face each other to form the plate-shaped substrate,
2. The method according to claim 1, wherein in the build-up step, the build-up layer is formed on each of the surfaces of the substrate. 3.
前記分離工程において、前記ビルドアップ層は、前記基板の前記表面上に形成されている形態で分離されることを特徴とする請求項2に記載の多層配線基板の製造方法。3. The method according to claim 2, wherein in the separating step, the build-up layer is separated in a form formed on the surface of the substrate. 前記分離工程の後、前記基板上に形成されている前記ビルドアップ層の主表面が露出するように、前記基板を部分的に除去して、これら基板の残留する部分を前記支持枠体とすることを特徴とする請求項3に記載の多層配線基板の製造方法。After the separation step, the substrate is partially removed so that a main surface of the build-up layer formed on the substrate is exposed, and a remaining portion of the substrate is used as the support frame. The method for manufacturing a multilayer wiring board according to claim 3, wherein: 前記分離工程の後、前記ビルドアップ層が形成された前記基板を完全に除去したのち、前記ビルドアップ層の前記基板が除去された側の主表面に前記支持枠体を取り付けることを特徴とする請求項3に記載の多層配線基板の製造方法。After the separating step, after completely removing the substrate on which the build-up layer is formed, the support frame is attached to a main surface of the build-up layer on a side from which the substrate is removed. A method for manufacturing a multilayer wiring board according to claim 3. 一対の前記基板は、それぞれの前記裏面に形成された前記接着層を対向させる形にて、離型シートを介して積層されることを特徴とする請求項2ないし5のいずれか1項に記載の多層配線基板の製造方法。The pair of the substrates are laminated via a release sheet in such a manner that the adhesive layers formed on the respective back surfaces face each other. 6. Of manufacturing a multilayer wiring board.
JP2002349222A 2002-11-29 2002-11-29 Method for manufacturing multilayer wiring board Pending JP2004186265A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002349222A JP2004186265A (en) 2002-11-29 2002-11-29 Method for manufacturing multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002349222A JP2004186265A (en) 2002-11-29 2002-11-29 Method for manufacturing multilayer wiring board

Publications (1)

Publication Number Publication Date
JP2004186265A true JP2004186265A (en) 2004-07-02

Family

ID=32751829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002349222A Pending JP2004186265A (en) 2002-11-29 2002-11-29 Method for manufacturing multilayer wiring board

Country Status (1)

Country Link
JP (1) JP2004186265A (en)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236244A (en) * 2004-01-19 2005-09-02 Shinko Electric Ind Co Ltd Manufacturing method of circuit substrate
JP2006019591A (en) * 2004-07-02 2006-01-19 Ngk Spark Plug Co Ltd Method for manufacturing wiring board and wiring board
JP2007158150A (en) * 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd Process for producing wiring board and process for producing electronic component mounting structure
US7346982B2 (en) 2004-12-02 2008-03-25 Samsung Electro-Mechanics Co., Ltd. Method of fabricating printed circuit board having thin core layer
JP2009088464A (en) * 2007-09-28 2009-04-23 Samsung Electro-Mechanics Co Ltd Substrate manufacturing method
JP2009231635A (en) * 2008-03-24 2009-10-08 Shinko Electric Ind Co Ltd Wiring board and its manufacturing method, semiconductor device, and its manufacturing method
JPWO2008029813A1 (en) * 2006-09-04 2010-01-21 日本電気株式会社 Wiring board composite, semiconductor device, and manufacturing method thereof
JP2010034466A (en) * 2008-07-31 2010-02-12 Kyocer Slc Technologies Corp Method of manufacturing wiring board
JP2010056370A (en) * 2008-08-29 2010-03-11 Tdk Corp Method of manufacturing wiring board
US7816782B2 (en) 2004-07-07 2010-10-19 Nec Corporation Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
JP2010287874A (en) * 2009-06-11 2010-12-24 Kinko Denshi Kofun Yugenkoshi Method for manufacturing package substrate
JP2011009686A (en) * 2009-06-23 2011-01-13 Kinko Denshi Kofun Yugenkoshi Packaging substrate and fabrication method thereof, and base material thereof
CN102098883A (en) * 2009-12-15 2011-06-15 三星电机株式会社 Carrier for manufacturing substrate and method of manufacturing substrate using the same
JP2011216900A (en) * 2011-06-30 2011-10-27 Ibiden Co Ltd Method of manufacturing printed wiring board
CN102300396A (en) * 2010-06-24 2011-12-28 新光电气工业株式会社 Wiring substrate
US8129626B2 (en) 2008-03-19 2012-03-06 Shinko Electric Industries Co., Ltd. Multilayer wiring substrate with a reinforcing layer for preventing a warp
US8222527B2 (en) 2005-08-29 2012-07-17 Shinko Electric Industries Co., Ltd. Multilayered wiring board and method for fabricating the same
CN103681559A (en) * 2012-09-25 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 Chip packaging basal plate and preparation method thereof
JP2014116533A (en) * 2012-12-12 2014-06-26 Toppan Printing Co Ltd Manufacturing method and manufacturing apparatus for coreless wiring board

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283862A (en) * 1992-03-31 1993-10-29 Sony Corp Manufacture of laminated printed board
JPH1168309A (en) * 1997-08-26 1999-03-09 Matsushita Electric Works Ltd Manufacture of laminated board with built-in inner circuit
JP2000323613A (en) * 1999-03-11 2000-11-24 Shinko Electric Ind Co Ltd Multilayer substrate for semiconductor device and manufacture thereof
JP2001068858A (en) * 1999-08-27 2001-03-16 Shinko Electric Ind Co Ltd Multilayer wiring board, manufacture thereof, and semiconductor device
JP2001308548A (en) * 2000-04-11 2001-11-02 Lg Electronics Inc Multilayer printed circuit board, manufacturing method thereof and bga semiconductor package formed utilizing the same
JP2002083893A (en) * 2000-06-30 2002-03-22 Nec Corp Semiconductor package substrate, semiconductor device and their manufacturing methods
JP2002094236A (en) * 2000-09-11 2002-03-29 Ibiden Co Ltd Method for manufacturing multilayer circuit board
JP2002129125A (en) * 2000-10-20 2002-05-09 Kyocera Corp Bonding material, and electronic component module using the same
JP2002198462A (en) * 2000-10-18 2002-07-12 Nec Corp Wiring board for mounting semiconductor device and its manufacturing method, and semiconductor package
JP2003289120A (en) * 2002-01-24 2003-10-10 Nec Electronics Corp Flip-chip semiconductor device and method for manufacturing the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283862A (en) * 1992-03-31 1993-10-29 Sony Corp Manufacture of laminated printed board
JPH1168309A (en) * 1997-08-26 1999-03-09 Matsushita Electric Works Ltd Manufacture of laminated board with built-in inner circuit
JP2000323613A (en) * 1999-03-11 2000-11-24 Shinko Electric Ind Co Ltd Multilayer substrate for semiconductor device and manufacture thereof
JP2001068858A (en) * 1999-08-27 2001-03-16 Shinko Electric Ind Co Ltd Multilayer wiring board, manufacture thereof, and semiconductor device
JP2001308548A (en) * 2000-04-11 2001-11-02 Lg Electronics Inc Multilayer printed circuit board, manufacturing method thereof and bga semiconductor package formed utilizing the same
JP2002083893A (en) * 2000-06-30 2002-03-22 Nec Corp Semiconductor package substrate, semiconductor device and their manufacturing methods
JP2002094236A (en) * 2000-09-11 2002-03-29 Ibiden Co Ltd Method for manufacturing multilayer circuit board
JP2002198462A (en) * 2000-10-18 2002-07-12 Nec Corp Wiring board for mounting semiconductor device and its manufacturing method, and semiconductor package
JP2002129125A (en) * 2000-10-20 2002-05-09 Kyocera Corp Bonding material, and electronic component module using the same
JP2003289120A (en) * 2002-01-24 2003-10-10 Nec Electronics Corp Flip-chip semiconductor device and method for manufacturing the same

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236244A (en) * 2004-01-19 2005-09-02 Shinko Electric Ind Co Ltd Manufacturing method of circuit substrate
JP4541763B2 (en) * 2004-01-19 2010-09-08 新光電気工業株式会社 Circuit board manufacturing method
JP2006019591A (en) * 2004-07-02 2006-01-19 Ngk Spark Plug Co Ltd Method for manufacturing wiring board and wiring board
US8198140B2 (en) 2004-07-07 2012-06-12 Nec Corporation Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
US7816782B2 (en) 2004-07-07 2010-10-19 Nec Corporation Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
US7346982B2 (en) 2004-12-02 2008-03-25 Samsung Electro-Mechanics Co., Ltd. Method of fabricating printed circuit board having thin core layer
KR101319358B1 (en) * 2005-08-29 2013-10-16 신꼬오덴기 고교 가부시키가이샤 Multilayered wiring board and method for fabricating the same
US9040836B2 (en) 2005-08-29 2015-05-26 Shinko Electric Industries Co., Ltd. Multilayered wiring board and method for fabricating the same
KR101342031B1 (en) * 2005-08-29 2013-12-16 신꼬오덴기 고교 가부시키가이샤 Multilayered wiring board and method for fabricating the same
TWI381785B (en) * 2005-08-29 2013-01-01 Shinko Electric Ind Co Wiring board and method for fabricating the same, and semiconductor package and method for fabricating the same
US8222527B2 (en) 2005-08-29 2012-07-17 Shinko Electric Industries Co., Ltd. Multilayered wiring board and method for fabricating the same
JP2007158150A (en) * 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd Process for producing wiring board and process for producing electronic component mounting structure
JPWO2008029813A1 (en) * 2006-09-04 2010-01-21 日本電気株式会社 Wiring board composite, semiconductor device, and manufacturing method thereof
JP2009088464A (en) * 2007-09-28 2009-04-23 Samsung Electro-Mechanics Co Ltd Substrate manufacturing method
US8129626B2 (en) 2008-03-19 2012-03-06 Shinko Electric Industries Co., Ltd. Multilayer wiring substrate with a reinforcing layer for preventing a warp
CN101540311B (en) * 2008-03-19 2013-09-04 新光电气工业株式会社 Multilayer wiring substrate and method of manufacturing the same
JP2009231635A (en) * 2008-03-24 2009-10-08 Shinko Electric Ind Co Ltd Wiring board and its manufacturing method, semiconductor device, and its manufacturing method
JP2010034466A (en) * 2008-07-31 2010-02-12 Kyocer Slc Technologies Corp Method of manufacturing wiring board
JP2010056370A (en) * 2008-08-29 2010-03-11 Tdk Corp Method of manufacturing wiring board
JP2010287874A (en) * 2009-06-11 2010-12-24 Kinko Denshi Kofun Yugenkoshi Method for manufacturing package substrate
JP2011009686A (en) * 2009-06-23 2011-01-13 Kinko Denshi Kofun Yugenkoshi Packaging substrate and fabrication method thereof, and base material thereof
KR101055473B1 (en) 2009-12-15 2011-08-08 삼성전기주식회사 Carrier member for substrate manufacturing and method for manufacturing substrate using same
CN102098883A (en) * 2009-12-15 2011-06-15 三星电机株式会社 Carrier for manufacturing substrate and method of manufacturing substrate using the same
CN102300396A (en) * 2010-06-24 2011-12-28 新光电气工业株式会社 Wiring substrate
JP2011216900A (en) * 2011-06-30 2011-10-27 Ibiden Co Ltd Method of manufacturing printed wiring board
CN103681559A (en) * 2012-09-25 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 Chip packaging basal plate and preparation method thereof
TWI463928B (en) * 2012-09-25 2014-12-01 Zhen Ding Technology Co Ltd Package substrate, package structure and methods for manufacturing same
JP2014116533A (en) * 2012-12-12 2014-06-26 Toppan Printing Co Ltd Manufacturing method and manufacturing apparatus for coreless wiring board

Similar Documents

Publication Publication Date Title
JP4334005B2 (en) Wiring board manufacturing method and electronic component mounting structure manufacturing method
JP2004186265A (en) Method for manufacturing multilayer wiring board
JP5410660B2 (en) WIRING BOARD AND ITS MANUFACTURING METHOD, ELECTRONIC COMPONENT DEVICE AND ITS MANUFACTURING METHOD
JP4635033B2 (en) Wiring board manufacturing method and electronic component mounting structure manufacturing method
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
JP5902931B2 (en) WIRING BOARD MANUFACTURING METHOD AND WIRING BOARD MANUFACTURING SUPPORT
JP5461323B2 (en) Manufacturing method of semiconductor package substrate
JP4073945B1 (en) Manufacturing method of multilayer wiring board
US20110296681A1 (en) Printed wiring board and method for manufacturing same
JP2007150002A (en) Substrate with built-in semiconductor ic and its manufacturing method
JP2005045150A (en) Wiring base material for intermediate connection, multilayer wiring board, and manufacturing methods thereof
WO2004103039A1 (en) Double-sided wiring board, double-sided wiring board manufacturing method, and multilayer wiring board
JPWO2007052674A1 (en) Multilayer printed wiring board for semiconductor device and manufacturing method thereof
JP2008218450A (en) Manufacturing method of wiring board and manufacturing method of electronic component device
JP4994988B2 (en) Wiring board manufacturing method
JP2009224415A (en) Method of manufacturing multilayer wiring board, and intermediate product of multilayer wiring board,
JP4973519B2 (en) LAMINATED BOARD, LAMINATED MANUFACTURING METHOD, MULTILAYER PRINTED WIRING BOARD AND SEMICONDUCTOR DEVICE
JP2004119729A (en) Method of manufacturing circuit device
JP2002246536A (en) Method for manufacturing three-dimensional mounting package and package module for its manufacturing
KR20130059356A (en) Methods of manufacturing printed circuit boards using parallel processes to interconnect with subassemblies
JP2007005815A (en) Multilayer printed-circuit support and method for manufacturing it
JP5432354B2 (en) Temporary board for manufacturing wiring board and method for manufacturing the same
KR101167422B1 (en) Carrier member and method of manufacturing PCB using the same
KR101055571B1 (en) Carrier member for substrate manufacturing and method for manufacturing substrate using same
JP3854910B2 (en) Wiring board manufacturing method and wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080519

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090709