【０００１】
【発明の属する技術分野】
この発明は、パルス間隔を測定するパルス間隔測定装置に関するものである。
【０００２】
【従来の技術】
従来のパルス間隔測定装置においては、クロック信号に同期した２位相発振器を用い、２位相発振器の信号の振幅をディジタル値に変換してクロック周期より短い時間を測定している（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平４−２４４９７１号公報（第３〜４頁、図１）
【０００４】
【発明が解決しようとする課題】
従来のパルス間隔測定装置は、２位相発振器がスタートクロックの同期をとらなければならず、高精度の同期回路と高精度の波形発生器が必要であり、構成が複雑になるという問題がある。
また、パルス間隔が短くなった場合に、部品構成の多さから各部品の遅延時間の制約による影響を大きく受ける問題点があった。
【０００５】
この発明は、上記のような問題点を解決するためになされたものであり、２位相発振器を用いることなく、簡単な構成で、クロック周期以内の時間を測定することができるパルス間隔測定装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係わるパルス間隔測定装置においては、クロックを用いて被測定パルスの間隔を測定するパルス間隔測定装置において、被測定パルスの第一のパルスと第二のパルスとの間のクロック数をカウントする第一のカウンタ、被測定パルスの第一のパルスから第一のパルス以後の所定のクロックまでの時間を測定する第一の測定手段、第一のパルスの次の被測定パルスである第二のパルスから第二のパルス以後の所定のクロックまでの時間を測定する第二の測定手段、及び第一のカウンタによってカウントされるクロック数と第一の測定手段及び第二の測定手段によって測定された時間とにより第一のパルスと第二のパルスとの間隔時間を演算する演算回路を備え、
第一の測定手段は、第一のパルスの入力によって積分を開始し、第一のパルス以後の所定のクロックまでを積分する第一の積分回路と、この第一の積分回路の出力電圧をディジタル値に変換する第一のＡ／Ｄ変換器とによって構成され、
第二の測定手段は、第二のパルスの入力によって積分を開始し、第二のパルス以後の所定のクロックまでを積分する第二の積分回路と、この第二の積分回路の出力電圧をディジタル値に変換する第二のＡ／Ｄ変換器とによって構成されているものである。
【０００７】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図に基づいて説明する。
図１は、この発明の実施の形態１によるパルス間隔測定装置を示す回路構成図である。
図１において、クロック回路１は、クロック信号を発生する。積分回路ａ２（第一の積分回路）は、スタートパルスＰ１（第一のパルス）で積分を開始し、積分回路ｂ３（第二の積分回路）は、ストップパルスＰ２（第二のパルス）で積分を開始する。Ａ／Ｄ変換器ａ４（第一のＡ／Ｄ変換器）は、積分回路ａ２の出力電圧をディジタルに変換し、Ａ／Ｄ変換器ｂ５（第二のＡ／Ｄ変換器）は、積分回路ｂ３の出力電圧をディジタルに変換する。第一の積分回路と第一のＡ／Ｄ変換器は、第一の測定手段を構成し、第二の積分回路と第二のＡ／Ｄ変換器は、第二の測定手段を構成している。
コントロール回路６は、クロック信号、スタートパルスＰ１、ストップパルスＰ２の入力と、Ａ／Ｄ変換器４、５の動作時間（既知）から、積分回路２、３のスタート、ストップ信号の生成及びカウンタ７のカウントスタート、カウントストップの信号を生成する。カウンタ７（第一のカウンタ）は、クロック信号をカウントする。演算回路８は、カウンタ７のカウンタ値と、Ａ／Ｄ変換器４、５の出力値が入力され、スタートパルスＰ１とストップパルスＰ２間（被測定パルス）のパルス間隔を算出する。
図２は、この発明の実施の形態１によるパルス間隔測定装置の動作を示すタイミングチャートである。
【０００８】
次に、動作について説明する。
スタートパルスＰ１が入力されると、コントロール回路６で、カウンタ７にスタート信号を送り、カウンタ７にクロックの読み込みを開始するカウンタゲート開信号と、積分回路ａ２に積分を開始する積分開始信号を送る。
積分回路ａ２、ｂ３は、簡易な回路で良く、例えば、定電流ダイオードと、コンデンサと、このコンデンサの充電、放電を行う半導体スイッチとで構成されている。積分開始信号は、コンデンサの充電を行う半導体スイッチを動作させ、コンデンサの充電を行う。積分回路２、３の時定数は、クロック間隔（Ｔ０時間）時間内に飽和しない値に設定することで、クロック間隔時間内の補正を確実に行うことができる。
積分回路ａ２の積分開始信号は、スタートパルスＰ１入力時とし、積分停止信号は、スタートパルスＰ１入力後の次のクロック（所定のクロック）が発生した時とし、積分回路ａ２の出力には時間に比例した電圧が発生する。Ａ／Ｄ変換器ａ４は、積分停止信号により変換を開始し、積分回路ａ２の出力電圧を読み込む。積分回路ａ２の出力電圧は、スタートパルスＰ１入力からクロック入力までの時間に比例しており、この時間をＴ１とする。コントロール回路６は、Ａ／Ｄ変換器ａ４の変換完了後に積分回路ａ２の積分回路を初期状態にする初期状態信号を送り、初期の状態に戻す。
【０００９】
ストップパルスＰ２が入力されると、コントロール回路６で、カウンタ７にストップ信号を送り、カウンタ７にクロックの読み込みを停止するカウンタゲート閉信号と、積分回路ｂ３に積分を開始する積分開始信号を送る。
積分回路ｂ３の積分開始信号は、ストップパルスＰ２入力時とし、積分停止信号は、ストップパルスＰ２入力後の次のクロック（所定のクロック）が発生した時とし、積分回路ｂ３の出力には時間に比例した電圧が発生する。Ａ／Ｄ変換器ｂ５は、積分停止信号により変換を開始し、積分回路の出力電圧を読み込む。積分回路ｂ３の出力電圧は、ストップパルスＰ２入力からクロック入力までの時間に比例しており、この時間をＴ２とする。コントロール回路６は、Ａ／Ｄ変換器ｂ５の変換完了後に積分回路ｂ３の積分回路を初期状態にする初期状態信号を送り、初期の状態に戻す。
【００１０】
スタートパルスＰ１とストップパルスＰ２間の時間Ｔは、演算回路８で求める。スタートパルスＰ１からスタートパルスＰ１の次に入力されるクロックとの時間は、Ａ／Ｄ変換器ａ４の出力値で、Ｔ１時間とする。ストップパルスＰ２とストップパルスＰ２の次に入力されるクロックとの時間は、Ａ／Ｄ変換器ｂ５の出力値で、Ｔ２時間とする。スタートパルスＰ１の次のクロックからストップパルスＰ２の前のクロックまでの時間ＴＣは、カウンタ値ｎとクロック間隔時間Ｔ０との積Ｔ０×ｎで決まる。したがって、スタートパルスＰ１からストップパルスＰ２までの時間Ｔは、Ｔ＝Ｔ１＋（Ｔ０−Ｔ２）＋ＴＣで求まる。これにより、クロック周期以内の時間を計測することができる。
【００１１】
実施の形態１によれば、このように、スタートパルスＰ１と同期をとった２位相発振器のような複雑な回路なしに、簡易な積分回路を用いて、クロック周期以内の時間を計測するパルス間隔測定装置を安価に構成できる効果がある。
【００１２】
実施の形態２．
実施の形態１では、積分回路の出力電圧が、コンデンサの自己放電、半導体スイッチのリーク電流及び次段のＡ／Ｄ変換器の入力抵抗により徐々に低下するため、この低下を無視できる高速のＡ／Ｄ変換器を使用する必要があるという欠点がある。実施の形態２は、これに対応するものである。
図３は、この発明の実施の形態２によるパルス間隔測定装置を示す回路構成図である。
図３において、１〜８は図１におけるものと同一のものである。積分回路の出力電圧の低下を抑制するために、積分回路ａ２の出力側にホールド回路ａ９（第一のホールド回路）を、積分回路ｂ３の出力側にホールド回路ｂ１０（第二のホールド回路）を設ける。
図４は、この発明の実施の形態２によるパルス間隔測定装置の動作を示すタイミングチャートである。
図４にみられるように、ホールド回路９、１０により、積分回路２、３の出力電圧の低下を防いでいる。
【００１３】
実施の形態２によれば、ホールド回路ａ、ｂを設けることで積分回路の出力電圧が低下せず、低速のＡ／Ｄ変換器で高精度の時間が測定できる効果がある。
【００１４】
実施の形態３．
安価な積分回路は、一般的にコンデンサを使用しており、周囲温度に対する静電容量の変化が大きく、積分回路の時定数が変化することから温度によって同一時間が同一出力電圧とならないという欠点がある。実施の形態３は、これに対応するものである。
図５は、この発明の実施の形態３によるパルス間隔測定装置を示す回路構成図である。
図５において、１〜８は図１におけるものと同一のものである。図５では、積分回路の温度変化を抑制するために温度検出回路１１を積分回路の温度影響を大きく受ける素子の近傍に設ける。
実施の形態３のタイミングチャートは、図２と同じである。
【００１５】
温度検出回路１１の出力は、演算回路８に入力し、Ａ／Ｄ変換器ａ４の測定時間Ｔ１及びＡ／Ｄ変換器ｂ５の測定時間Ｔ２の値を、予め求めた温度に対する関数により温度係数を乗じた値を求め、測定時間Ｔ１の温度補正後の時間Ｔ１’、測定時間Ｔ２の温度補正時間Ｔ２’とする。
スタートパルスＰ１からストップパルスＰ２間での時間Ｔは、
Ｔ＝Ｔ１’＋（Ｔ０−Ｔ２’）＋ＴＣで求まる。
【００１６】
実施の形態３によれば、温度検出回路を設け、積分回路の温度補正を行うことで、温度変化に対し高精度の時間が測定できる効果がある。
【００１７】
実施の形態４．
実施の形態３では、温度測定回路を使用して温度変化の影響を受けやすい積分回路の補正を行っているが、積分回路は、温度以外にも経時変化の影響も受けやすい。実施の形態４は、これに対応するものである。
実施の形態４の回路構成は、図１と同じである。
図６は、この発明の実施の形態４によるパルス間隔測定装置の動作を示すタイミングチャートである。
実施の形態４では、時間が正確なクロックの間隔時間で積分回路の出力電圧をＡ／Ｄ変換し、積分回路の出力電圧から求められる時間を補正する補正係数を求める。
Ｔ１時間の積分回路の出力電圧をＡ／Ｄ変換した時間をＴ１’、Ｔ０時間の積分回路の出力電圧をＡ／Ｄ変換した時間をＴ０’とすると、補正係数は、（Ｔ０／Ｔ０’）×Ｔ１’で求められる。Ｔ２時間についても同様に補正係数を求めることができる。
【００１８】
実施の形態４によれば、スタートパルスＰ１及びストップパルスＰ２入力毎にＡ／Ｄ変換器を含めた積分回路の校正を行うため、温度変化、経時変化等による計測時間への影響を排除でき高精度の時間が計測できる効果がある。
【００１９】
実施の形態５．
実施の形態４では、スタートパルスＰ１による積分と校正用の積分を個別に行っており、積分スタート時の半導体スイッチ等による特性の変化により誤差を生じる欠点がある。実施の形態５は、これに対応するものである。
実施の形態５の回路構成は、図１と同じである。
図７は、この発明の実施の形態５によるパルス間隔測定装置の動作を示すタイミングチャートである。
積分回路の時定数を、クロック間隔時間の２倍以上で飽和しない値に設定することで補正を行うことができる。
図７のタイミングチャートで以下に動作を説明する。
【００２０】
実施の形態５では、積分回路の時定数をＴ０×３の値で飽和しないようにしている。
スタートパルスＰ１が入力されるとカウンタ７のカウントを開始するためのカウンタゲートを開とし、カウントできる状態にする。さらに、積分回路ａ２の積分を開始する。スタートパルスＰ１が入力された後の２番目のクロックで、積分回路ａ２の出力電圧をＡ／Ｄ変換器ａ４で読み込み、時間Ｔ１＿１とし、３番目のクロック（所定のクロック）で積分回路の停止と積分回路の出力電圧をＡ／Ｄ変換器ａ４で読み込み、時間Ｔ１＿２とする。
ストップパルスＰ２についても、スタートパルス１と同様にＡ／Ｄ変換器ｂ５で読み込み、時間Ｔ２＿１、Ｔ２＿２を計測する。
【００２１】
積分回路で計測した時間と、カウンタ７のカウント値からパルス間隔の時間を次のように求める。
カウンタ７のカウント値は、積分回路の積分時間分のカウント値が含まれており、スタートパルスＰ１から２カウント、ストップパルスＰ２から２カウントは減算する必要があり、カウント値をｎとすると、カウンタ値の時間ＴＣ＝（ｎ−４）×Ｔ０時間となる。
積分回路ａ２で求める時間Ｔ１は、積分開始のスタートパルスＰ１から積分停止の３番目のクロックまでの時間で、Ｔ０時間がＴ１＿２−Ｔ１＿１より、
Ｔ１＝（（Ｔ０／（Ｔ１＿２−Ｔ１＿１））×Ｔ１＿２
で求められる。
積分回路ｂ３で求める時間Ｔ２は、積分開始のスタートパルスＰ２から積分停止の３番目のクロック（所定のクロック）までの時間で、Ｔ０時間がＴ２＿２−Ｔ２＿１より、
Ｔ２＝（（Ｔ０／（Ｔ２＿２−Ｔ２＿１））×Ｔ２＿２
で求められる。
スタートパルスＰ１からストップパルスＰ２までの時間Ｔは、
Ｔ＝Ｔ１＋（Ｔ０×３−Ｔ２）＋ＴＣで求まる。
【００２２】
実施の形態５によれば、このように、積分回路の動作中に同時に構成できることから、回路の特性のばらつきによる誤差が校正でき、高精度に測定できる効果がある。
【００２３】
実施の形態６．
実施の形態１〜５は、パルス入力が連続して入力される場合に、それぞれのパルス間隔を測定できない欠点がある。実施の形態６は、これに対応するものである。
図８は、この発明の実施の形態６によるパルス間隔測定装置を示す回路構成図である。
図８において、１〜６、８は図１におけるものと同一のものである。図８では、カウンタａ７（第一のカウンタ）とカウンタｂ１２（第二のカウンタ）との二つのカウンタを設け、パルス間隔を連続して測定することができるようにした。
図９は、この発明の実施の形態６によるパルス間隔測定装置の動作を示すタイミングチャートである。
【００２４】
次に、動作について説明する。
スタートパルスＰ１（第一のパルス）が入力されると、コントロール回路６で、カウンタａ７にクロックの読み込みを開始するカウンタゲート開信号、カウンタｂ１２にクロックの読み込みを停止するカウンタゲート閉信号、さらに積分回路ａ２に積分を開始する積分開始信号を送る。
積分回路ａ２の積分開始信号は、スタートパルスＰ１入力時に、積分停止信号は、スタートパルスＰ１の次のクロックが発生した時に停止し、積分回路ａ２の出力には時間に比例した電圧が発生している。Ａ／Ｄ変換器ａ４は、積分停止信号により変換を開始し、積分回路ａ２の出力電圧を読み込む。積分回路ａ２の出力電圧は、スタートパルスＰ１入力からクロック入力までの時間に比例しており、この時間をＴ１とする。コントロール回路６は、Ａ／Ｄ変換器ａ４の変換完了後に積分回路ａ２を初期状態にする初期状態信号を送り、初期の状態に戻す。
【００２５】
ストップパルスＰ２（第二のパルス）が入力されると、コントロール回路６で、カウンタａ７にクロックの読み込みを停止するカウンタゲート閉信号、カウンタｂ１２にクロックの読み込みを開始するカウンタゲート開信号、さらに積分回路ｂ３に積分を開始する積分開始信号を送る。積分回路ｂ３の積分開始信号は、ストップパルスＰ２入力時に、積分停止信号は、ストップパルスＰ２入力後の次のクロックが発生した時とし、積分回路ｂ３の出力には時間に比例した電圧が発生している。Ａ／Ｄ変換器ｂ５は、積分停止信号により変換を開始し、積分回路ｂ３の出力電圧を読み込む。積分回路ｂ３の出力電圧は、ストップパルスＰ２入力からクロック入力までの時間に比例しており、この時間をＴ２とする。コントロール回路６は、Ａ／Ｄ変換器ｂ５の変換完了後に、積分回路ｂ３を初期状態にする初期状態信号を送り、初期の状態に戻す。
【００２６】
次にスタートパルスＰ１（第三のパルス）が入力されると、上述と同じ動作でＡ／Ｄ変換器ａ４の出力値より、時間をＴ３とする。
スタートパルスＰ１とストップパルスＰ２間の時間Ｔは、演算回路８で求める。スタートパルスＰ１からスタートパルスＰ１の次に入力されるクロックとの時間は、Ａ／Ｄ変換器ａ４の出力値で、Ｔ１時間とする。ストップパルスＰ２とストップパルスＰ２の次に入力されるクロックとの時間は、Ａ／Ｄ変換器ｂの出力値で、Ｔ２時間とする。スタートパルスＰ１の次のクロックからストップパルスＰ２の前のクロックまでの時間ＴＣは、カウンタ値ｎとクロック間隔時間Ｔ０より、ＴＣ＝Ｔ０×ｎで求まる。
スタートパルスＰ１からストップパルスＰ２までの時間Ｔは、
Ｔ＝Ｔ１＋（Ｔ０−Ｔ２）＋ＴＣで求まる。
同様に、ストップパルスＰ２からスタートパルスＰ１までに時間Ｔは、
Ｔ＝Ｔ２＋（Ｔ０−Ｔ３）＋ＴＣで求まる。
【００２７】
実施の形態６によれば、これにより、スタートパルスＰ１とストップパルスＰ２が切り返し入力された場合にそれぞれのパルス間隔時間を連続して計測することができる効果がある。
【００２８】
【発明の効果】
この発明は、以上説明したように、クロックを用いて被測定パルスの間隔を測定するパルス間隔測定装置において、被測定パルスの第一のパルスと第二のパルスとの間のクロック数をカウントする第一のカウンタ、被測定パルスの第一のパルスから第一のパルス以後の所定のクロックまでの時間を測定する第一の測定手段、第一のパルスの次の被測定パルスである第二のパルスから第二のパルス以後の所定のクロックまでの時間を測定する第二の測定手段、及び第一のカウンタによってカウントされるクロック数と第一の測定手段及び第二の測定手段によって測定された時間とにより第一のパルスと第二のパルスとの間隔時間を演算する演算回路を備え、
第一の測定手段は、第一のパルスの入力によって積分を開始し、第一のパルス以後の所定のクロックまでを積分する第一の積分回路と、この第一の積分回路の出力電圧をディジタル値に変換する第一のＡ／Ｄ変換器とによって構成され、
第二の測定手段は、第二のパルスの入力によって積分を開始し、第二のパルス以後の所定のクロックまでを積分する第二の積分回路と、この第二の積分回路の出力電圧をディジタル値に変換する第二のＡ／Ｄ変換器とによって構成されているので、簡易な積分回路を用いて、クロック周期以内の時間を測定することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるパルス間隔測定装置を示す回路構成図である。
【図２】この発明の実施の形態１によるパルス間隔測定装置の動作を示すタイミングチャートである。
【図３】この発明の実施の形態２によるパルス間隔測定装置を示す回路構成図である。
【図４】この発明の実施の形態２によるパルス間隔測定装置の動作を示すタイミングチャートである。
【図５】この発明の実施の形態３によるパルス間隔測定装置を示す回路構成図である。
【図６】この発明の実施の形態４によるパルス間隔測定装置の動作を示すタイミングチャートである。
【図７】この発明の実施の形態５によるパルス間隔測定装置の動作を示すタイミングチャートである。
【図８】この発明の実施の形態６によるパルス間隔測定装置を示す回路構成図である。
【図９】この発明の実施の形態６によるパルス間隔測定装置の動作を示すタイミングチャートである。
【符号の説明】
１ クロック回路、２ 積分回路ａ、３ 積分回路ｂ、４ Ａ／Ｄ変換器ａ、
５ Ａ／Ｄ変換器ｂ、６ コントロール回路、７ カウンタまたはカウンタａ、
８ 演算回路、９ ホールド回路ａ、１０ ホールド回路ｂ、
１１ 温度検出回路、１２ カウンタｂ。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a pulse interval measuring device for measuring a pulse interval.
[0002]
[Prior art]
In a conventional pulse interval measuring device, a two-phase oscillator synchronized with a clock signal is used, and the amplitude of the signal of the two-phase oscillator is converted into a digital value to measure a time shorter than a clock cycle (for example, Patent Document 1). reference).
[0003]
[Patent Document 1]
JP-A-4-244971 (pages 3 and 4, FIG. 1)
[0004]
[Problems to be solved by the invention]
The conventional pulse interval measuring device has a problem that the two-phase oscillator must synchronize the start clock, and requires a high-precision synchronization circuit and a high-precision waveform generator, which complicates the configuration.
Further, when the pulse interval becomes short, there is a problem that the delay time of each component is greatly affected by the large number of component configurations.
[0005]
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has a pulse interval measuring device capable of measuring time within a clock cycle with a simple configuration without using a two-phase oscillator. The purpose is to get.
[0006]
[Means for Solving the Problems]
In the pulse interval measuring device according to the present invention, in the pulse interval measuring device for measuring the interval of the pulse to be measured using a clock, the number of clocks between the first pulse and the second pulse of the pulse to be measured is counted. A first counter, a first measuring means for measuring a time from a first pulse of the pulse to be measured to a predetermined clock after the first pulse, a second which is a pulse to be measured next to the first pulse. The second measuring means for measuring the time from the pulse of the second pulse to a predetermined clock after the second pulse, and the number of clocks counted by the first counter and measured by the first measuring means and the second measuring means. Provided with an arithmetic circuit that calculates the interval time between the first pulse and the second pulse based on the time
The first measuring means starts integration by input of the first pulse, and integrates a first integration circuit that integrates up to a predetermined clock after the first pulse, and digitally outputs an output voltage of the first integration circuit. A first A / D converter that converts the value into a value,
The second measuring means starts integration by input of the second pulse, integrates a predetermined clock after the second pulse up to a predetermined clock, and digitally outputs an output voltage of the second integration circuit. And a second A / D converter for converting the value into a value.
[0007]
BEST MODE FOR CARRYING OUT THE INVENTION
Embodiment 1 FIG.
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a circuit configuration diagram showing a pulse interval measuring device according to Embodiment 1 of the present invention.
In FIG. 1, a clock circuit 1 generates a clock signal. The integration circuit a2 (first integration circuit) starts integration with a start pulse P1 (first pulse), and the integration circuit b3 (second integration circuit) integrates with a stop pulse P2 (second pulse). To start. The A / D converter a4 (first A / D converter) converts the output voltage of the integration circuit a2 to digital, and the A / D converter b5 (second A / D converter) converts the output voltage of the integration circuit a2 to digital. The output voltage of b3 is converted to digital. The first integrating circuit and the first A / D converter constitute first measuring means, and the second integrating circuit and the second A / D converter constitute second measuring means. I have.
The control circuit 6 generates the start and stop signals of the integration circuits 2 and 3 and the counter 7 based on the input of the clock signal, the start pulse P1 and the stop pulse P2, and the operation time (known) of the A / D converters 4 and 5. Generates count start and count stop signals. The counter 7 (first counter) counts a clock signal. The arithmetic circuit 8 receives the counter value of the counter 7 and the output values of the A / D converters 4 and 5 and calculates the pulse interval between the start pulse P1 and the stop pulse P2 (measured pulse).
FIG. 2 is a timing chart showing the operation of the pulse interval measuring device according to the first embodiment of the present invention.
[0008]
Next, the operation will be described.
When the start pulse P1 is input, the control circuit 6 sends a start signal to the counter 7 and sends a counter gate open signal for starting clock reading to the counter 7 and an integration start signal for starting integration to the integration circuit a2. .
Each of the integrating circuits a2 and b3 may be a simple circuit, and includes, for example, a constant current diode, a capacitor, and a semiconductor switch for charging and discharging the capacitor. The integration start signal operates the semiconductor switch for charging the capacitor, and charges the capacitor. By setting the time constant of the integrating circuits 2 and 3 to a value that does not saturate within the clock interval (T0 time), the correction within the clock interval can be reliably performed.
The integration start signal of the integration circuit a2 is when the start pulse P1 is input, the integration stop signal is when the next clock (predetermined clock) after the input of the start pulse P1 is generated, and the output of the integration circuit a2 is time. A proportional voltage is generated. The A / D converter a4 starts the conversion in response to the integration stop signal, and reads the output voltage of the integration circuit a2. The output voltage of the integrating circuit a2 is proportional to the time from the input of the start pulse P1 to the input of the clock, and this time is defined as T1. The control circuit 6 sends an initial state signal for initializing the integration circuit of the integration circuit a2 after the completion of the conversion of the A / D converter a4, and returns to the initial state.
[0009]
When the stop pulse P2 is input, the control circuit 6 sends a stop signal to the counter 7 and sends a counter gate closing signal for stopping the clock reading to the counter 7 and an integration start signal for starting the integration to the integrating circuit b3. .
The integration start signal of the integration circuit b3 is when the stop pulse P2 is input, the integration stop signal is when the next clock (predetermined clock) after the stop pulse P2 is input, and the output of the integration circuit b3 is time. A proportional voltage is generated. The A / D converter b5 starts the conversion in response to the integration stop signal, and reads the output voltage of the integration circuit. The output voltage of the integrating circuit b3 is proportional to the time from the input of the stop pulse P2 to the input of the clock, and this time is defined as T2. The control circuit 6 sends an initial state signal for initializing the integration circuit of the integration circuit b3 after the completion of the conversion of the A / D converter b5, and returns to the initial state.
[0010]
The operation circuit 8 calculates the time T between the start pulse P1 and the stop pulse P2. The time from the start pulse P1 to the clock input next to the start pulse P1 is the output value of the A / D converter a4 and is T1 time. The time between the stop pulse P2 and the clock input next to the stop pulse P2 is the output value of the A / D converter b5, and is T2 time. The time TC from the clock following the start pulse P1 to the clock before the stop pulse P2 is determined by the product T0 × n of the counter value n and the clock interval time T0. Therefore, the time T from the start pulse P1 to the stop pulse P2 is determined by T = T1 + (T0−T2) + TC. Thus, the time within the clock cycle can be measured.
[0011]
According to the first embodiment, the pulse interval for measuring the time within the clock cycle using a simple integrator without a complicated circuit such as a two-phase oscillator synchronized with the start pulse P1 as described above. There is an effect that the measuring device can be configured at low cost.
[0012]
Embodiment 2 FIG.
In the first embodiment, since the output voltage of the integrating circuit gradually decreases due to the self-discharge of the capacitor, the leakage current of the semiconductor switch, and the input resistance of the A / D converter at the next stage, the high-speed A can ignore this decrease. There is a disadvantage that a / D converter needs to be used. Embodiment 2 corresponds to this.
FIG. 3 is a circuit configuration diagram showing a pulse interval measuring device according to a second embodiment of the present invention.
In FIG. 3, reference numerals 1 to 8 are the same as those in FIG. In order to suppress a decrease in the output voltage of the integration circuit, a hold circuit a9 (first hold circuit) is provided on the output side of the integration circuit a2, and a hold circuit b10 (second hold circuit) is provided on the output side of the integration circuit b3. Provide.
FIG. 4 is a timing chart showing the operation of the pulse interval measuring device according to the second embodiment of the present invention.
As shown in FIG. 4, the hold circuits 9 and 10 prevent the output voltages of the integration circuits 2 and 3 from decreasing.
[0013]
According to the second embodiment, by providing the hold circuits a and b, the output voltage of the integration circuit does not decrease, and there is an effect that a highly accurate time can be measured by a low-speed A / D converter.
[0014]
Embodiment 3 FIG.
Inexpensive integrators generally use capacitors, have a large capacitance change with respect to the ambient temperature, and the time constant of the integrator changes. is there. Embodiment 3 corresponds to this.
FIG. 5 is a circuit diagram showing a pulse interval measuring apparatus according to Embodiment 3 of the present invention.
In FIG. 5, reference numerals 1 to 8 are the same as those in FIG. In FIG. 5, a temperature detection circuit 11 is provided near an element of the integration circuit which is greatly affected by temperature in order to suppress a change in temperature of the integration circuit.
The timing chart of the third embodiment is the same as that of FIG.
[0015]
The output of the temperature detection circuit 11 is input to an arithmetic circuit 8, and the values of the measurement time T1 of the A / D converter a4 and the measurement time T2 of the A / D converter b5 are converted into a temperature coefficient by a function with respect to a temperature previously obtained. The multiplied values are obtained, and are set as a time T1 'after the temperature correction of the measurement time T1 and a temperature correction time T2' of the measurement time T2.
The time T between the start pulse P1 and the stop pulse P2 is
T = T1 ′ + (T0−T2 ′) + TC.
[0016]
According to the third embodiment, by providing the temperature detection circuit and performing the temperature correction of the integration circuit, there is an effect that a highly accurate time can be measured with respect to a temperature change.
[0017]
Embodiment 4 FIG.
In the third embodiment, the temperature measuring circuit is used to correct an integrating circuit that is easily affected by a change in temperature. However, the integrating circuit is easily affected by a change with time other than the temperature. Embodiment 4 corresponds to this.
The circuit configuration of the fourth embodiment is the same as that of FIG.
FIG. 6 is a timing chart showing the operation of the pulse interval measuring device according to the fourth embodiment of the present invention.
In the fourth embodiment, the output voltage of the integration circuit is A / D-converted at the time interval of the clock that is accurate, and a correction coefficient for correcting the time obtained from the output voltage of the integration circuit is obtained.
Assuming that the time during which the output voltage of the integration circuit during the time T1 is A / D converted is T1 'and the time when the output voltage of the integration circuit during the time T0 is A / D converted is T0', the correction coefficient is (T0 / T0 ') × T1 '. The correction coefficient can be similarly obtained for the time T2.
[0018]
According to the fourth embodiment, since the integration circuit including the A / D converter is calibrated for each input of the start pulse P1 and the stop pulse P2, the influence on the measurement time due to a temperature change, a change over time, or the like can be eliminated. There is an effect that the time of accuracy can be measured.
[0019]
Embodiment 5 FIG.
In the fourth embodiment, integration by the start pulse P1 and integration for calibration are separately performed, and there is a disadvantage that an error occurs due to a change in characteristics due to a semiconductor switch at the start of integration. Embodiment 5 corresponds to this.
The circuit configuration of the fifth embodiment is the same as that of FIG.
FIG. 7 is a timing chart showing the operation of the pulse interval measuring device according to the fifth embodiment of the present invention.
The correction can be performed by setting the time constant of the integration circuit to a value that does not saturate at least twice the clock interval time.
The operation will be described below with reference to the timing chart of FIG.
[0020]
In the fifth embodiment, the time constant of the integration circuit is not saturated at the value of T0 × 3.
When the start pulse P1 is input, the counter gate for starting the counting of the counter 7 is opened, and the counting is started. Further, the integration of the integration circuit a2 is started. At the second clock after the start pulse P1 is input, the output voltage of the integration circuit a2 is read by the A / D converter a4, and the time is set to T1_1. The integration circuit is stopped at the third clock (predetermined clock). The output voltage of the integration circuit is read by the A / D converter a4, and is set as time T1_2.
Similarly to the start pulse 1, the stop pulse P2 is read by the A / D converter b5, and the times T2_1 and T2_2 are measured.
[0021]
The pulse interval time is obtained from the time measured by the integration circuit and the count value of the counter 7 as follows.
The count value of the counter 7 includes the count value for the integration time of the integration circuit, and it is necessary to subtract 2 counts from the start pulse P1 and 2 counts from the stop pulse P2. The value time TC = (n−4) × T0 time.
The time T1 obtained by the integration circuit a2 is a time from the start pulse P1 for starting the integration to the third clock for stopping the integration, and the time T0 is longer than T1_2-T1_1.
T1 = ((T0 / (T1_2-T1_1)) × T1_2
Is required.
The time T2 obtained by the integration circuit b3 is the time from the start pulse P2 for starting the integration to the third clock (predetermined clock) for stopping the integration, and the time T0 is longer than T2_2-T2_1.
T2 = ((T0 / (T2_2-T2_1)) × T2_2
Is required.
The time T from the start pulse P1 to the stop pulse P2 is
T = T1 + (T0 × 3-T2) + TC.
[0022]
According to the fifth embodiment, since the configuration can be performed at the same time during the operation of the integration circuit, errors due to variations in circuit characteristics can be calibrated and the measurement can be performed with high accuracy.
[0023]
Embodiment 6 FIG.
Embodiments 1 to 5 have a disadvantage that when pulse inputs are continuously input, the pulse intervals cannot be measured. Embodiment 6 corresponds to this.
FIG. 8 is a circuit diagram showing a pulse interval measuring apparatus according to Embodiment 6 of the present invention.
8, 1 to 6 and 8 are the same as those in FIG. In FIG. 8, two counters, a counter a7 (first counter) and a counter b12 (second counter), are provided so that the pulse interval can be measured continuously.
FIG. 9 is a timing chart showing the operation of the pulse interval measuring device according to the sixth embodiment of the present invention.
[0024]
Next, the operation will be described.
When the start pulse P1 (first pulse) is input, the control circuit 6 causes the counter a7 to start reading a clock, a counter gate open signal to start reading the clock, the counter b12 to stop the clock reading, and a further integration. An integration start signal for starting integration is sent to the circuit a2.
The integration start signal of the integration circuit a2 is stopped when the start pulse P1 is input, the integration stop signal is stopped when the next clock of the start pulse P1 is generated, and a voltage proportional to time is generated at the output of the integration circuit a2. I have. The A / D converter a4 starts the conversion in response to the integration stop signal, and reads the output voltage of the integration circuit a2. The output voltage of the integrating circuit a2 is proportional to the time from the input of the start pulse P1 to the input of the clock, and this time is defined as T1. The control circuit 6 sends an initial state signal for initializing the integration circuit a2 after the completion of the conversion of the A / D converter a4, and returns to the initial state.
[0025]
When the stop pulse P2 (second pulse) is input, the control circuit 6 causes the counter a7 to stop reading the clock, the counter gate closing signal to stop reading the clock, the counter b12 to open the counter gate, and the integration. An integration start signal for starting integration is sent to the circuit b3. The integration start signal of the integration circuit b3 is when the stop pulse P2 is input, the integration stop signal is when the next clock after the input of the stop pulse P2 is generated, and a voltage proportional to time is generated at the output of the integration circuit b3. ing. The A / D converter b5 starts the conversion in response to the integration stop signal, and reads the output voltage of the integration circuit b3. The output voltage of the integrating circuit b3 is proportional to the time from the input of the stop pulse P2 to the input of the clock, and this time is defined as T2. After the conversion of the A / D converter b5 is completed, the control circuit 6 sends an initial state signal for initializing the integration circuit b3, and returns to the initial state.
[0026]
Next, when the start pulse P1 (third pulse) is input, the time is set to T3 based on the output value of the A / D converter a4 in the same operation as described above.
The operation circuit 8 calculates the time T between the start pulse P1 and the stop pulse P2. The time from the start pulse P1 to the clock input next to the start pulse P1 is the output value of the A / D converter a4 and is T1 time. The time between the stop pulse P2 and the clock input after the stop pulse P2 is the output value of the A / D converter b, and is T2 time. The time TC from the next clock of the start pulse P1 to the clock before the stop pulse P2 is obtained from the counter value n and the clock interval time T0 as TC = T0 × n.
The time T from the start pulse P1 to the stop pulse P2 is
T = T1 + (T0−T2) + TC.
Similarly, the time T from the stop pulse P2 to the start pulse P1 is:
T = T2 + (T0−T3) + TC.
[0027]
According to the sixth embodiment, when the start pulse P1 and the stop pulse P2 are repeatedly input, the pulse interval time can be measured continuously.
[0028]
【The invention's effect】
As described above, the present invention counts the number of clocks between a first pulse and a second pulse of a measured pulse in a pulse interval measuring device that measures the interval of the measured pulse using a clock. A first counter, first measuring means for measuring a time from a first pulse of the pulse to be measured to a predetermined clock after the first pulse, a second pulse which is a pulse to be measured next to the first pulse. Second measuring means for measuring the time from the pulse to a predetermined clock after the second pulse, and the number of clocks counted by the first counter and measured by the first measuring means and the second measuring means With an arithmetic circuit that calculates the interval time between the first pulse and the second pulse by time,
The first measuring means starts integration by input of the first pulse, and integrates a first integration circuit that integrates up to a predetermined clock after the first pulse, and digitally outputs an output voltage of the first integration circuit. A first A / D converter that converts the value into a value,
The second measuring means starts integration by input of the second pulse, integrates a predetermined clock after the second pulse up to a predetermined clock, and digitally outputs an output voltage of the second integration circuit. Since it is constituted by the second A / D converter for converting the value into a value, the time within the clock cycle can be measured using a simple integration circuit.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram showing a pulse interval measuring device according to a first embodiment of the present invention.
FIG. 2 is a timing chart showing an operation of the pulse interval measuring device according to the first embodiment of the present invention.
FIG. 3 is a circuit configuration diagram showing a pulse interval measuring device according to a second embodiment of the present invention.
FIG. 4 is a timing chart showing an operation of the pulse interval measuring device according to the second embodiment of the present invention.
FIG. 5 is a circuit configuration diagram showing a pulse interval measuring device according to a third embodiment of the present invention.
FIG. 6 is a timing chart showing an operation of the pulse interval measuring device according to the fourth embodiment of the present invention.
FIG. 7 is a timing chart showing an operation of the pulse interval measuring device according to the fifth embodiment of the present invention.
FIG. 8 is a circuit diagram showing a pulse interval measuring device according to a sixth embodiment of the present invention.
FIG. 9 is a timing chart showing an operation of the pulse interval measuring device according to the sixth embodiment of the present invention.
[Explanation of symbols]
1 clock circuit, 2 integration circuit a, 3 integration circuit b, 4 A / D converter a,
5 A / D converter b, 6 control circuit, 7 counter or counter a,
8 arithmetic circuit, 9 hold circuit a, 10 hold circuit b,
11 temperature detection circuit, 12 counter b.
