JP2004178588A - プロセッサに供給される電圧をクロック周波数に応じて調整する方法 - Google Patents

Abstract

【課題】集積回路に供給されるクロック周波数と電圧を調整する方法と装置が提供される。
【解決手段】要求信号がクロックに送られ、それに反応してクロックが集積回路に供給されるクロック周波数を下げる。周波数検出回路（３２２）がクロック信号を監視して、電圧調整器（３２０）に、減少したクロック周波数に反応して集積回路の供給される電圧を下げさせる。同様に、要求信号がクロックに送られ、それに反応してクロックが集積回路に供給されるクロック周波数を上げる。周波数検出回路がクロック信号を監視して、電圧調整器に、増加したクロック周波数に反応して集積回路に供給される電圧を上げさせる。クロックのスルーレートを制御して、クロック周波数が変更されている間、各動作周波数に対する少なくとも最小必要電圧が提供されるようにする。このようにして、クロック速度と動作電圧が変更されている間、信頼性あるプロセッサ（３１０）の動作が保証される。
【選択図】図３

Description

本発明は、一般的にはマイクロプロセッサに関し、より詳しくは、プロセッサに供給されるクロック周波数と電圧を調整することによってコンピュータシステムの電力消費を減少させる方法に関する。

マイクロプロセッサは、その上で作動するソフトウエアを実行するために高い命令スループットを提供する汎用プロセッサであり、関連する特定のソフトウエアアプリケーションによっては広範囲にわたる処理要件を有することがある。多くのさまざまなタイプのプロセッサが周知であるが、マイクロプロセッサはその内の１例に過ぎない。たとえば、ディジタル信号プロセッサ（ＤＳＰ）は、特に、モバイル処理アプリケーションなどの特定のアプリケーションで広く用いられている。ＤＳＰは、一般的には、関連するアプリケーションの性能を最適化するように構成されており、また、これを達成するために、より特殊化された実行ユニットと命令セットを用いるものである。これに限られないが、特にモバイル通信などの応用分野では、電力消費をできるだけ低く抑えながらも、ＤＳＰの性能をますます向上させることが望ましい。

現代の集積回路に組み込まれるトランジスタの数が増すに連れて、このような集積回路を駆動するために必要とされる電力も増す。ますます電力を喰うトランジスタを単一の集積回路に実装するというこの傾向が続くにつれて、これらの集積回路が消費する総電力を減少させる技法がより重要となる。

公知なように、電力消費は、式Ｐ＝ＣＦ（Ｖ_dd）²（ここで、Ｆは動作周波数、Ｃはスイッチキャパシタンス、Ｖ_ddは電源電圧である）による電圧源の電圧レベルと動作周波数とに関連している。この式が示すように、電力は、電源電圧の電圧レベルを下げることによってかなり減少する。不運にも、所与の動作周波数Ｆに対して得られる最大性能も、式Ｉ_d(sat)＝β（Ｖ_dd−Ｖ_t）^α（ここで、Ｉ_d(sat)は飽和時のドレイン電流、Ｖ_ddはドレイン−ソース電圧、Ｖ_tはしきい値電圧である）に示すように電源電圧に関連している。αは、プロセスに依存したパラメータであり、一般的には２という値を取るが、１と２の間でよく、βは、当業者には周知のように、金属−酸化物半導体（ＭＯＳ）トランジスタの場合の幅と長さを含んでその通常の意味を持つものである。その結果、システムは、自身のピーク計算性能要求を満足する電圧レベルで動作するように設計されるため、ピーク計算能力が必要ないときには役に立たないかなりの量の電力を消費する。このようなシステムでは、電力は一般的には、「クロックゲーティング（ｃｌｏｃｋ ｇａｔｉｎｇ）」によって節約される。この方式では、デバイスやシステムのセクションの内で使用されないセクションは、これらのセクションを停止させるクロックを有している。これによって実行動作周波数が下がり、その結果、上記の式で示されるように線形的に向上するが、それは、実質的には、ゼロ周波数時間スパンを後出の平均値に含むことによって平均値を下げることによる。

「コンピュータシステム中のプロセッサに供給されるクロック周波数と電圧を調整する方法」と言う題名の米国特許第５，７６０，６３６号には、信号が最初にクロックに送られ、それに反応して、クロックが集積回路に供給されるクロック周波数を下げるようなこの集積回路に供給されるこのクロック周波数と電圧とを調整する方法と装置とが記載されている。このクロックは信号を電圧調整器に送り、すると、電圧調整器は集積回路に供給される電圧を下げる。この調整器は、電圧調整器が高い電圧をプロセッサに供給するときに限り、遷移期間中にクロック周波数が増減されることを保証するために用いられるクロックに信号を送る。

「低電力プロセッサの動的電力制御のための方法と装置」と言う題名の米国特許第６，４２５，０８６号には、電圧調整器が制御レジスタを含むシステムが記載されている。プロセッサによって実行されているプロセッサの命令は、制御レジスタに対するバイナリディジタル信号を供給し、この結果、プロセッサの動作電圧が電圧調整器によって変更されることになる。

それでも、高い電力が必要とされる状態中にタスクを完遂するために十分な計算性能を提供しながらも、これらの低電力が必要とされる状態のためさらに電力消費を削減する技法に対する要求が存在する。

本発明の目的は、プロセッサに供給されるクロック周波数と電圧を調整する改良された方法を提供することにある。

集積回路に供給されるクロック周波数と電圧を調整する方法と装置が提供される。要求信号がクロックに送られ、これに反応してクロックが集積回路に供給されるクロック周波数を下げる。周波数検出回路がクロック信号を監視して、この下げられたクロック周波数に反応して、電圧調整器に集積回路に供給される電圧を下げさせる。同様に、要求信号がクロックに送られ、これに反応して、クロックは集積回路に供給されるクロック周波数を上げる。周波数検出回路はクロック信号を監視して、この上がったクロック周波数に反応して、電圧調整器に集積回路に供給される電圧を上げさせる。クロックの変化率（スルーレート）を制御して、クロック周波数が変化している間は、各動作周波数に対して少なくとも最小必要電圧が提供されるようにする。このようにして、クロック速度と動作電圧が変化している間における、信頼性のあるプロセッサの動作が保証される。

本発明の他の特徴及び利点は、添付図面と以下の詳細な説明から明らかであろう。

コンピュータシステム内のプロセッサ又は他の集積回路が消費する電力を、集積回路へのクロック周波数と電圧を調整することによって減少させる方法と装置を説明する。本発明の１実施形態によれば、クロックはプロセッサにカップリングされて、このプロセッサの動作周波数を制御する。周波数制御された電圧調整器もまた、プロセッサにカップリングされて、プロセッサの動作電圧を決定する。特定の定義された条件に反応して、コンピュータシステムはクロックに対してその周波数を下げるように信号で知らせ、これで、プロセッサの動作周波数を下げる。周波数制御電圧調整器は、システムのクロック周波数を監視して、動作周波数にしたがって、プロセッサに供給される電圧を下げる。プロセッサは、この低電力モードで動作を継続し、これにより、バッテリの消耗を減少させる。

別の状態に反応して、このシステムはクロックに対してそのオリジナルの動作周波数までその周波数を上げるように信号で知らせ、これで、プロセッサは再度最高速度で動作することが可能となるようにする。クロックのスルーレートは制限されており、これで、周波数の変化が制御された手法で発生する。周波数制御された電圧調整器は再度クロック周波数の変化に反応して増加した動作周波数にしたがってプロセッサに供給される電圧を上げ、これにより、プロセッサは再度最高速度で動作することが可能となる。

クロック周波数と電圧を調整するアーキテクチャを、本発明の実施形態を実施するステップのシーケンスをより徹底的に説明するタイミング図に沿って以下に詳述する。本発明の代替実施形態による他のさまざまな構成と実施例を以下に詳述する。

図１は、ディアル多重累算（ＭＡＣ）ユニットとメモリとさまざまな周辺回路とを持つプロセッサを有する無線デバイス用の一般的な低電力ディジタルシステムにおける周波数範囲毎の電力対電源電圧のプロット図である。たとえば、９６ｍｈｚプロット図を４８ｍｈｚプロット図と比較すると分かるように、動作周波数が減少して期待通り電力消費が減少する。さらに、想定どおりに、動作電圧が減少すると、電力も減少する。たとえば、ポイント１００では、４８ｍｈｚ、１．５ボルトにおける電力消費は約８５ワットであり、一方、ポイント１０２では、４８ｍｈｚ、１．１ボルトにおける電力消費はたったの約４５ワットである。

しかしながら、動作電圧と動作周波数を選択する際には注意しなければならないが、それは、一般的に、所与のディジタル回路にとって、より高い周波数で動作するには、信頼性のある動作をするためにより高い動作電圧を必要とする。表１には、図１のプロット図を形成するために用いられたデータが含まれている。周波数と電圧のある組み合わせによっては、デバイスは、”ｘｘｘ”で示すように、非稼動となる。したがって、各動作周波数に対する最小の電圧要件を決定する技法が周知であり、また、これには、一般的に、提案される回路設計のシミュレーション及び／又は完成された集積回路の試験が伴う。動作周波数対最小動作電圧のプロット図を、試験データ又はシミュレーションされたデータに基づいて作成することが可能である。ある選択された周波数でディジタルシステムを、動作電圧がこの周波数に対応する最小動作電圧未満である場合に動作させようとすると、異常動作又は誤動作という結果となる。

図２は、クロック周波数速度の上昇時に発生し得る問題エリア２００を示す周波数と電圧対時間のプロット図である。プロット線２０２は、システムクロック周波数を示している。あとで詳述するシステムのイベントに反応して、クロックの周波数が増加する。これは、プロット図２０２に示すように高ければ、クロック発生器のスルーレートが急速になることがあり得る。一般的に、電圧調整器は、プロット線２０４で示すように、システムのキャパシタンスと調整器の反応時間とのために電圧レベルが変化する際にある程度の遅延が発生する。クロック発生器と電圧調整器とは双方ともが、システムのイベントに反応して同時に変化し始めると、その結果、システムは、表１に示し且つ領域２００に図示するように、限界稼動又は非稼動の領域に追いやられる。

「高」クロック周波数値とは、単に、クロックが、内部プロセッサ周波数をこのプロセッサの上の公称値で作動させる周波数を発生していることを意味する。しかし、より一般的には、「高い」クロック周波数とは、以下に述べるより低い低クロック周波数より高い周波数であると、単に考えられるべきである。同様に、「高い」電圧とは、高い周波数でクロック入力されたプロセッサに対するより上の公称電圧供給値に略等しい、プロセッサに対する電圧供給レベルを意味する。しかしながら、より一般的には、「高い」電圧とは単に、以下に説明するより低い低電圧より高い電圧供給レベルを意味する。

図３は、本発明のある態様による、スルーレートが制御されたフェーズロックループ（ＰＬＬ）３１２と周波数制御された電圧調整器３２０とを有するプロセッサ３１０を示す図１を参照したシステムのブロック図である。本発明は、たとえば、特定用途向けＩＣ（ＡＳＩＣ）として実現されるディジタル信号プロセッサ（ＤＳＰ）に特定的に応用されるが、それはまた、他の形態のプロセッサにも応用される。ＡＳＩＣは、各々が設計ライブラリによって提供される事前設計された機能回路と組み合わされたカスタム設計の機能回路を含む１つ以上のメガセル（ｍｅｇａｃｅｌｌ）を含む。

ディジタル信号プロセッサ（ＤＳＰ）の一般的な構造の詳細は公知であり、また、どこでも容易に見つけられるものである。たとえば、ボータード（Ｆｒｅｄｅｒｉｃｋ Ｂｏｕｔａｕｄ）らに対して発行された米国特許第５，０７２，４１８号には、ＤＳＰが詳述されている。スヲボダ（Ｇａｒｙ Ｓｗｏｂｏｄａ）らに対して発行された米国特許第５，３２９，４７１号には、ＤＳＰを試験してエミュレートする方法が詳述されている。本発明のある実施形態に関連するメガセル３００の部分の詳細をいかに十分詳細に説明し、これで、マイクロプロセッサ技術の通常の当業者が本発明を作成して使用することが可能となるようにする。

ＰＬＬ３１０は、プロセッサ３１０の動作を制御し、メガセル３００の他の部分に配分されるクロック信号３１４を発生し、たとえばメモリとさらに電圧調整器３２０とを含むことがある。ＰＬＬ３１０は、自身に対して速度をアップするかダウンするかを命令するさまざまなイベント信号受信する。たとえば、ＰＬＬは、メガセル３００の温度を測定する熱検出器からの過熱信号と、メガセル３００に電力を供給するバッテリが上がりかけるとそれを示す低バッテリ信号と、プロセッサ３１０が高速で動作することを必要とされない場合にそれを示すアイドル信号と、に反応する。これらのイベント信号はこの実施形態に対する解説となるものであり、他の実施形態は、システムクロック速度を制御するために用いられる他のタイプのイベントを有するものである。別の実施形態では、ＰＬＬから分離している回路がさまざまなイベント信号を受信して１つの制御信号を形成し、これがＰＬＬに提供される。ＰＬＬを用いてクロック信号を発生する方法と手段は周知であり、ここで更に詳述する必要はない。

電圧調整器３２０は、バッテリなどの電源から電源電圧信号を受信して、そこから供給されるエネルギを変換し且つ調整して、メガセル３００とコンパティブルな電圧レベルとする。次に、この電圧レベルは、調整された電圧出力信号３２４に搬送されてプロセッサ３１０に提供される。この動作には、ソースの大きさによって電圧を下げたり又は電圧を上げたりする動作が伴う。電圧レベルを変換するさまざまな方法と手段は周知であり、ここで更に詳述する必要はない。本発明のある態様によれば、調整器３２０は、周波数検出回路３２２を含んでいる。周波数検出回路３２２は、システムクロック信号３１４を監視して基準信号を形成し、この基準信号は出力３２４に提供される電圧レベルを決定する目的で調整器３２０によって用いられる。

図４は、図３のシステムにおける、例示の周波数制御された調整器３２０の電圧対周波数のプロット図である。この実施形態の場合、調整器３２０は、低い周波数クロック信号に反応して約１．０５ボルトの低出力電圧を提供する。クロック信号周波数が増すに連れて、調整器３２０の出力電圧が、約１．５ボルトの高い値に増加する。この実施形態の場合、変換関数の形状は低周波数領域から約１３０ｍｈｚという周波数までは線形である。この変換は、図２と表１に関して述べたように、どのような有効な動作周波数に対してもプロセッサ３１０の信頼性のある動作を提供する値に出力電圧を維持するように設計されている。異なったディジタル半導体技術を有する他の実施形態の場合、変換の形状は線形ではなく、周波数と電圧もさまざまに異なっている。

変換回路３２２の設計は、アナログ設計の当業者には容易に識別可能であり、ここでより詳述する必要はない。別の実施形態では、変換回路は調整器とは分離していて、基準電圧信号を調整器に送る。別の実施形態では、変換回路は、判明な基準電圧信号が発生しないように調整器と統合されてもよい。

図５は、図３のシステムにおけるスルーレートが制限されたフェーズロックループと周波数制御された調整器との動作を示す周波数と電圧対時間のプロット図である。信号遷移５００は、クロック信号のスローダウンを要求するＰＬＬ３１２によって受信される１つ以上のイベント信号を表している。この要求に反応して、クロック信号３１４の周波数が、プロット線５０２が示すように、高い値から低い値に減少する。周波数の変化に反応して、電圧調整器３２０は、電源ライン３２４上の電圧レベルを、プロット５０４が示すように高い値から低い値に減少させる。

同様に、信号遷移５１０は、クロック信号のスピードアップを要求するＰＬＬ３１２によって受信される１つ以上のイベント信号を表している。この要求に反応して、クロック信号３１４の周波数は、プロット線５１２が示すように、低いレベルから増加して高い値に戻る。周波数の変化に反応して、電圧調整器３２０は、電源ライン３２４上の電圧レベルを、プロット５１４が示すように低い値から増加させて高い値に戻す。本発明のある態様とは、ＰＬＬのスルーレートを制御し、これにより、調整器３２０が周波数変化に反応して、プロセッサ３１０の周波数／電圧要件が阻害されないような十分迅速に電圧を増加させることが可能であるように、周波数が十分低い速度で増加するようにする。したがって、ＰＬＬ３１２のスルーレートは、検出回路３２２と調整器３２０との反応時間によって決まる量だけ制限され、これにより、クロックがスピードアップしている間、各動作周波数に対応する少なくとも最小必要電圧が提供されるようにする。このようにして、電力を節約するためにクロック速度と動作電圧が変更されている間、プロセッサの信頼性ある動作が保証される。

図６は、図３のシステムなどのシステムに対する、スルーレートが制限されたフェーズロックループと周波数制御された調整器の動作を示す周波数と電圧対時間のプロット図である。クロック周波数は、自身が周波数／電圧動作限界を超えさせるような速度で増加しないことが重要であるとはいえ、それは、電圧が高い状態にとどまっている又はゆっくりと下がっている間に周波数が減少するのであれば臨界ではない。したがって、クロックは、プロット線５１２で示すように周波数を減少させている間でのスルーレートよりプロット線６０２で示すようにより高いスルーレートを有し得る。

図７は、コンピュータシステム、より特定的には、このコンピュータシステムのプロセッサ又は他の集積回路を本発明の１実施形態による低電力動作モードにするフローチャートである。第１のステップでは、コンピュータシステムのサブシステムが、本システムが検出した過熱状態、ユーザ要求又は低バッテリ電極状態などの低電力モードへの遷移をトリガーするいくつかの考えられるイベントの内の１つを検出する。加熱状態は、たとえば、コンピュータシステムのプロセッサの温度が臨界値を超えると発生するが、これを超えるとシステムの継続動作が不安定又は信頼性のないものとなる。本発明の１実施形態の場合、加熱検出回路は、プロセッサに近接して配置され、コンパレータにカップリングされた熱電対を備えている。このコンパレータは、熱電対の電圧又は電流を臨界温度に対応する基準値と比較して、この基準値を超えたらその出力値の論理状態を遷移させる。コンピュータシステム中のプロセッサが消費する電力の多くは熱として費やされる。したがって、プロセッサが加熱したらその電力消費を下げることによって、熱の発生量が減少し、これでプロセッサを冷却させる。

本発明のある実施形態にしたがって低電力モードへの遷移をトリガーする別のイベントは、低電力モードに対するユーザ要求の検出である。このユーザ要求は、例えばユーザがコンピュータの表示画面上で低電力モードアイコンを選択する場合など、コンピュータシステムソフトウエアを介して来たりする。代替例では、ユーザが手動でトグルして、二者択一的に低電力モード又は通常動作モードを選択することが可能となるスイッチがユーザに対して提供されるハードウエアメカニズムを用いる。ユーザが低電力モードを選択してプロセッサに低速で動作させる１つの理由は、ユーザが、プロセッサ速度を犠牲にする代わりにバッテリで動作するコンピュータシステム中で充電間のバッテリ寿命を延長することを望むからである。代替例では、システムは低使用度又は低アクティビティの期間が発生すると、それを自動的に検出して自動的に低電力モードに入ることを要求する。

低電力モードへの遷移をトリガーする第３のイベントは、低バッテリ電力状態の検出である。現在のところ、たとえば、ノートブックコンピュータなどのバッテリで動作するコンピュータシステムでは、バッテリ電力がきわめて低い値に近づくと、システムがユーザに警告を発する。この警告によって、一般に、システムが自動的にシャットダウンする以前に作業内容をセーブしてシステムをシャットダウンするための最小時間がユーザに対して与えられる。こうしないと、データは失われる。本発明の１実施形態によると、低バッテリ電力状態が検出されると、コンピュータシステムは代わりに低電力モードに遷移することにより、バッテリにほとんど残っていない電力を長く使用できるようにし、作業を終了するための時間が増えるようにする。

低電力モードへの遷移に対する所望を示すイベントをステップ７００で検出すると、システムは、ステップ７０１で「スローダウン」信号をクロックに送る。この信号は、クロックに対して、このシステムが低電力モードに入ることを所望していることを示す。上述したように、このような信号の送出動作は、たとえば、１つの信号ライン上の信号をアサート（ａｓｓｅｒｔｉｎｇ）又はアサート停止（ｄｅａｓｓｅｒｔｉｎｇ）することによって実施することが可能であり、又は、各イベントを別個の信号ライン上で送っても良い。代替実施形態の場合、バイナリ値をクロックに送り、クロックでは低電力モードへの遷移に対する要求であると解釈される。

クロックは、この信号をステップ７０１で受信すると、プロセッサに供給される周波数をステップ７０２で減少させる。本発明の１実施形態によれば、プロセッサに供給される周波数をこのように下げる動作は、上述したように高い周波数から低い周波数へのスムースな遷移として実施される。

周波数が下げられている間、周波数検出回路は、ステップ７０３で周波数の変化を検出する。これは、電圧調整器に対して、クロックがその周波数を下げていることを示し、電圧調整器は、プロセッサに供給される電圧を下げる。ステップ７０４で、電圧調整器はプロセッサに供給される電圧を下げ、プロセッサはその低電力動作モードに入ったものと見なされる。このプロセス中、ステップ７０２、７０３及び７０４はすべて並列に実行される。

図８は、コンピュータシステム、より特定的には、このコンピュータシステムのプロセッサを低電力動作モードから外すためのステップのフローチャートである。第１のステップ８００では、なんらかのイベントがサブシステムによって検出され、プロセッサを低電力モードから外すこと及び最高速度への復帰への所望が示される。たとえば、上述したように、本発明の１実施形態によって、低バッテリ電力状態をこのシステムが検出したことによってシステムを低電力モードにする。１つの実施形態の場合、ユーザがこの自動的な低電力モード移行を無効にし、ユーザが、たとえば、プロセッサが高周波数で動作することを必要とするアプリケーションでの作業を終了できるようにすることを所望する。このような場合、ユーザはシステムのスピードアップを希望して、クロックがその周波数を増加させ、システムが通常の動作モードに遷移して戻ることを要求する。加熱状態が検出された結果としてシステムが低電力モードに入ってしまった本発明の別の実施形態の場合、一旦プロセッサが冷却して、加熱状態が終わったら、システムは通常動作モードに遷移して戻る。

一旦システムがステップ８００で通常モードに線にして戻る所望を示すイベントを検出すると、そのシステムはステップ８０１で「スピードバックアップ」信号をクロックに送る。説明したように、これは、１つの信号であったり互いに異なったいくつかの信号で合ったりし、互い違いの状態のスローダウン信号であったりする。クロックはこの信号を受信すると、ステップ８０２で、プロセッサに供給されるクロック周波数をスムースな遷移で増加させ、システムは遷移期間全体を通じて動作を継続することが可能となる。

周波数が増加されている間、周波数検出回路は、ステップ８０３で周波数の変化を検出する。これは、電圧調整器に対して、クロックがその周波数を増加させていることを示し、これによって、電圧調整器は、プロセッサに供給される電圧を上げる。ステップ８０４で、電圧調整器は、プロセッサに供給される電圧を上げ、プロセッサはその高電力動作モードに入ったものと見なされる。上述したように、ステップ８０２〜８０４はすべて、並列に実行される。より重要なことは、ＰＬＬが、ステップ８０２において限定されたスルーレートでクロック周波数を増加させ、これで、クロックがスピードアップしている間に各動作周波数に対する少なくとも最小必要電圧が提供されるようにする。このようにして、電力節約のためクロック速度と動作電圧が変更されている間、信頼性あるプロセッサ動作が保証される。

図９は、ディスプレイ１４とディスプレイ１４の周辺に位置する組み込み入力センサー１２ａ及び１２ｂとを持つモバイル個人向け携帯型情報通信機器（ＰＤＡ）１０などのモバイル通信デバイスにおける本発明の実施形態の図である。ディジタルシステム１０は、図３のシステムに従ってプロセッサ、制限されたスルーレートＰＬＬ及び周波数制御調整器を含んでいる。プロセッサは、アダプタ（図示せず）を介して入力センサー１２ａと１２ｂに接続されている。針又は指を用いて、情報をＰＤＡに対して入力センサー１２ａと１２ｂを介して入力することが可能である。ディスプレイ１４は、ローカルフレームバッファを介してプロセッサに接続されている。ディスプレイ１４は、たとえば、ＭＰＥＧビデオウインドウ１４ａ、共有テキスト文書ウインドウ１４ｂ、３次元ゲームウインドウ１４ｃなど、オーバーラップするウインドウ中でグラフィック出力とビデオ出力とを提供する。

無線周波数（ＲＦ）回路（図示せず）は、アンテナ１８に接続されて、プロセッサのプライベートペリフェラル１４０としてメガセル１００によって駆動されて、無線ネットワークリンクを提供する。コネクタ２０は、ケーブルアダプタ・モデム（図示せず）に接続され、そこから、プライベートペリフェラルとしてプロセッサに接続されて、たとえばオフィス環境における据え付け用途に用いられる有線ネットワークを提供する。短距離無線リンク２３もまた、イヤホーン２２に「接続」され、プロセッサに接続されている低電力送信機（図示せず）にプライベートペリフェラルとして駆動される。マイクロホン２４も同様にプロセッサに接続され、これで、マクロホン２４と無線イヤホーン２２を用いて無線ネットワーク又は有線ネットワーク上でマイクロホン２４と双方向オーディオ情報を他のユーザと交換できるようにする。

プロセッサは、無線ネットワークリンク及び／又は有線ベースネットワークリンクを介して送受信されるオーディオ情報とビデオ／グラフィック情報をすべて演コーディング及びデコーディングする。周波数制御電圧調整器は、クロック周波数が減少するとそれに反応してプロセッサに対する供給電圧を減少させて、電力消費を減少させる。システム１０のＰＬＬが、たとえば、クロックがスピードアップしている間に各動作周波数に対する少なくとも最小必要電圧が提供されるように、使用度が低く、また、バッテリ電力が低い期間に反応して、図３のシステムに関して説明したように制御された方法でシステムクロック周波数を変化させるのが利点である。このようにして、クロック速度と動作電圧が変化している間に、プロセッサの信頼性ある動作が保証される。

もちろん、他の多くのタイプの通信システムとコンピュータシステムも本発明から恩典を受けることが予測される。このような他のコンピュータの例には、携帯式コンピュータ、スマートホーン、Ｗｅｂホーン及びその類似物が含まれる。電力削減はまた、デスクトップと、ライン電力供給式コンピュータシステム及びマイクロコントローラという言うよう分野では関心事であるので、本発明はこのようなライン電力供給式システムにも恩典を与えることも予測される。

本書で用いる、「応用される」、「接続される」及び「接続」などの用語は、部品が電気接続経路に追加される場合を含めて、伝記的に接続されることを意味する。「関連する」は、関連のポートで制御されるメモリリソースなどの制御関係を意味する。「アサートする」、「アサート」、「アサート停止する」、「アサート停止」、「否定する」及び「否定」と言う用語は、高レベルでアクティブな信号と低レベルでアクティブな信号を混合して扱う際の混乱を避けるために用いられる。「アサートする」と「アサート」は、ある信号がアクティブな状態になる、すなわち論理的に真であることを示すために用いられる。「アサート停止する」、「アサート停止する」、「アサート停止」、「否定する」及び「否定」と言う用語は、ある信号が非アクティブ、すなわち論理的に偽であることを示すために用いられる。

本発明を図示の実施形態を参照して説明したが、本明細書は、限られた意味で解釈されることを意図するものではない。本発明の他のさまざまな実施形態が、本明細書を最初すれば当業者には明らかであろう。たとえば、プロセッサは、ＤＳＰ、汎用プロセッサ又はマイクロコントローラであったりする。本システムは、１つ又はいくつかのプロセッサを含む。

周波数制御電圧調整器は、１実施形態では線形で周波数変化に反応するが、別の実施形態では非線形に反応する。この周波数制御調整器の反応は、ディジタルシステムの動作周波数対最小動作電圧曲線に適合するのが理想的である。

１実施形態では、たった２つの動作基点、すなわち低い周波数と高い周波数があるだけである。別の実施形態では、いくつかの動作基点がある、又は、たとえば、２つの制限値間に動作基点の範囲がある。

したがって、添付のクレームは、本発明の真の範囲と精神の範囲にあるこのようなすべての実施形態修正例を包含するものと考えられる。

（１）コンピュータプロセッサの電力消費を調整する方法において、
前記コンピュータプロセッサを備えるコンピュータサブシステムからの第１の信号を第１の所定の条件に反応してクロック回路に送るステップであって、前記クロック回路がある周波数を有するクロック信号を前記コンピュータプロセッサに提供する前記ステップと、
前記クロック信号の前記周波数を、前記コンピュータサブシステムからの前記第１の信号に反応してある高い周波数からそれより低い周波数に減少させるステップと、
前記クロック周波数を減少させるステップに反応して、前記クロック信号の前記周波数の減少を検出して前記減少を電圧調整器に伝達するステップであって、前記電圧調整器が前記コンピュータプロセッサに提供される出力電圧を有する前記ステップと、
前記検出ステップに反応して、前記電圧調整器の前記出力電圧をある高い電圧からそれより低い電圧に減少させるステップと、
を含む前記方法。
（２）第１項記載の方法であって、更に、
第２の所定の条件に応じて、前記コンピュータシステムから前記クロック回路に第2信号を送信するステップと、
前記第２信号に応じて、ある低い周波数からそれより高い周波数へ前記クロック信号の前記周波数を上げるステップと、
前記クロック信号の前記周波数の上昇を検出すると共に、前記クロック信号の前記周波数の上昇を検出するステップに応じて、前記電圧調整器の上昇を伝達するステップと、
前記クロック信号の前記周波数の上昇を検出するステップに応じて、前記低い電圧からより高い電圧へ、前記電圧調整器の前記出力電圧を上げるステップと、
を含む前記方法。
（３）第２項記載の方法であって、前記クロック信号の前記周波数を上げるステップは、前記クロック回路のスルーレートを制限するステップを含み、前記クロック信号の前記周波数が上げられる間、それぞれの動作周波数に対する少なくとも最小の要求電圧が供給される前記方法。
（４）第１項記載の方法であって、前記プロセッサ、前記コンピュータサブシステム、前記クロック、および前記電圧調整器は、バッテリで動作するコンピュータシステムの部分であり、前記第一所定条件は前記コンピュータサブシステムによって検出された低いバッテリパワー条件である前記方法。
（５）第１項記載の方法であって、前記第一所定条件は前記コンピュータサブシステムによって検出された低電力モード動作にたいする要求である前記方法。
（６）第１項記載の方法であって、前記第一所定条件は前記コンピュータサブシステムによって検出された過熱条件である前記方法。
（７）第２項記載の方法であって、前記第２所定条件は前記コンピュータサブシステムによって検出された通常動作モードに対する要求である前記方法。
（８）第２項記載の方法であって、前記第２所定条件は過熱条件の終了後に前記コンピュータサブシステムによって検出される前記方法。
（９） コンピュータプロセッサの電力消費を調整する方法であって、
第一所定条件に応じて、前記コンピュータプロセッサを備えたコンピュータサブシステムからクロック回路へ第一信号を送信するステップであって、前記クロック回路は前記コンピュータプロセッサへの周波数を有するクロック信号を提供する前記ステップと、
前記コンピュータサブシステムからの前記第一信号に応じて、低い周波数からそれより高い周波数へ前記クロック信号の前記周波数を上げるステップと、
前記クロック信号の前記周波数の上昇を検出すると共に前記クロック周波数を上げるステップに応じて電圧調整器に対して前記上昇を伝達するステップであって、前記電圧調整器は前記コンピュータプロセッサに供給される出力電圧を有する前記ステップと、
前記検出ステップに応じて、低い電圧からより高い電圧へ前記電圧調整器の前記出力電圧を上げるステップと、
を含む前記方法。
（１０）第９項記載の方法であって、前記クロック信号の前記周波数を上昇するステップは前記クロック回路のスルーレートを制限するステップを含み、前記クロック信号の前記周波数が上昇している間、それぞれの動作周波数に対する少なくとも最小の要求電圧が供給される前記方法。

（１１）集積回路に供給されるクロック周波数と電圧を調整する方法と装置が提供される。要求信号がクロックに送られ、それに反応して、クロックが、集積回路に供給されるクロック周波数を下げる。周波数検出回路（３２２）が、クロック信号を監視して、電圧調整器（３２０）に、減少したクロック周波数に反応して集積回路の供給される電圧を下げさせる。同様に、要求信号がクロックに送られ、それに反応して、クロックが、集積回路に供給されるクロック周波数を上げる。周波数検出回路（３２２）が、クロック信号を監視して、電圧調整器（３２０）に、増加したクロック周波数に反応して集積回路に供給される電圧を上げさせる。クロックのスルーイング速度を制御して、クロック周波数が変更されている間に、各動作周波数に対する少なくとも最小必要電圧が提供されるようにする。このようにして、クロック速度とどう電圧が変更されている間に、信頼性あるプロセッサ（３１０）の動作が保証される。

本発明による特定の実施形態を、例示目的でのみ、そして、特に記載がない限り同様の参照符号が同様の部品を示す以下の添付図面を参照して説明する。
プロセッサ、メモリ及びさまざまな周辺回路を有する無線デバイス用の一般的な低電力ディジタルシステムに対する周波数範囲毎の電力対電源電圧のプロット図である。 クロック周波数速度の上昇時に発生し得る問題エリアを示す周波数と電圧対時間のプロット図である。 本発明による、スルーレート制御されたフェーズロックループと周波数制御された電圧調整器とを示す図１を参照したシステムのブロック図である。 図３のシステムにおける、例示の周波数制御された調整器の電圧対周波数のプロット図である。 図３のシステムにおけるスルーレートが制限されたフェーズロックループと周波数制御された調整器との動作を示す周波数と電圧対時間のプロット図である。 図３のシステムなどのシステムに対する、スルーレートが制限されたフェーズロックループと周波数制御された調整器との動作を示す周波数と電圧対時間のプロット図である。 コンピュータシステムを本発明の１実施形態による低電力動作モードにするフローチャートである。 コンピュータシステムを本発明の１実施形態による低電力動作モードから外すフローチャートである。 モバイル個人向け携帯型情報通信機器などのモバイル通信デバイスにおける本発明の実施形態の図である。

Claims (1)

1. コンピュータプロセッサの電力消費を調整する方法において、
   前記コンピュータプロセッサを備えるコンピュータサブシステムからの第１の信号を第１の所定の条件に反応してクロック回路に送るステップであって、前記クロック回路がある周波数を有するクロック信号を前記コンピュータプロセッサに提供する前記ステップと、
   前記クロック信号の前記周波数を、前記コンピュータサブシステムからの前記第１の信号に反応してある高い周波数からそれより低い周波数に減少させるステップと、
   前記クロック周波数を減少させるステップに反応して、前記クロック信号の前記周波数の減少を検出して前記減少を電圧調整器に伝達するステップであって、前記電圧調整器が前記コンピュータプロセッサに提供される出力電圧を有する前記ステップと、
   前記検出ステップに反応して、前記電圧調整器の前記出力電圧をある高い電圧からそれより低い電圧に減少させるステップと、
   を含む前記方法。

Images