JP2004177946A - Method for manufacturing liquid crystal display - Google Patents
Method for manufacturing liquid crystal display Download PDFInfo
- Publication number
- JP2004177946A JP2004177946A JP2003378471A JP2003378471A JP2004177946A JP 2004177946 A JP2004177946 A JP 2004177946A JP 2003378471 A JP2003378471 A JP 2003378471A JP 2003378471 A JP2003378471 A JP 2003378471A JP 2004177946 A JP2004177946 A JP 2004177946A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- etching
- film
- photoresist
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 78
- 238000004519 manufacturing process Methods 0.000 title claims description 90
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 78
- 229910052751 metal Inorganic materials 0.000 claims abstract description 149
- 239000002184 metal Substances 0.000 claims abstract description 149
- 238000005530 etching Methods 0.000 claims abstract description 110
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 77
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 238000002844 melting Methods 0.000 claims abstract description 38
- 230000001681 protective effect Effects 0.000 claims abstract description 33
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 32
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 25
- 239000011737 fluorine Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims description 119
- 238000001312 dry etching Methods 0.000 claims description 43
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 36
- 238000005406 washing Methods 0.000 claims description 27
- 238000001039 wet etching Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000000956 alloy Substances 0.000 abstract description 73
- 229910045601 alloy Inorganic materials 0.000 abstract description 72
- 230000008018 melting Effects 0.000 abstract description 32
- 238000005260 corrosion Methods 0.000 abstract description 31
- 230000007797 corrosion Effects 0.000 abstract description 31
- 239000000460 chlorine Substances 0.000 abstract description 27
- 229910052801 chlorine Inorganic materials 0.000 abstract description 24
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 abstract description 17
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 11
- 238000000059 patterning Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 221
- 239000007789 gas Substances 0.000 description 59
- 229910021417 amorphous silicon Inorganic materials 0.000 description 37
- 239000003870 refractory metal Substances 0.000 description 23
- 238000002161 passivation Methods 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 13
- 238000003860 storage Methods 0.000 description 13
- 238000009832 plasma treatment Methods 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N acetic acid Substances CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 4
- 239000003513 alkali Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 2
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000005536 corrosion prevention Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000033444 hydroxylation Effects 0.000 description 1
- 238000005805 hydroxylation reaction Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- UNRFQJSWBQGLDR-UHFFFAOYSA-N methane trihydrofluoride Chemical compound C.F.F.F UNRFQJSWBQGLDR-UHFFFAOYSA-N 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、液晶表示装置の製造方法に関するものであり、更に詳細には、アルミニウム（Ａｌ）やアルミニウム合金（Ａｌ合金）を用いた配線、電極の製造工程において、ＡｌやＡｌ合金の耐腐食性を向上させる技術に関するものである。 The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly, to a method for manufacturing wiring and electrodes using aluminum (Al) or an aluminum alloy (Al alloy) in the process of manufacturing aluminum or an aluminum alloy. It is related to the technology for improving the quality.
薄膜トランジスタ（ＴＦＴ）をスイッチング素子に用いた液晶表示装置では、走査線や信号線に配線遅延が生じると、書き込みやクロストーク等の問題が生じる。特に大型高精細の液晶表示装置では、この問題を回避するため、走査線や信号線に低抵抗配線が用いられる。低抵抗配線としては、ＡｌまたはＡｌ合金が広く用いられるが、半導体層や透明導電膜とのオーミックコンタクトを確保するため、通常高融点金属を積層し、例えば、高融点金属（上層）／Ａｌ（下層）の２層配線や高融点金属／Ａｌ／高融点金属の３層配線が用いられる。 In a liquid crystal display device using a thin film transistor (TFT) as a switching element, problems such as writing and crosstalk occur when a wiring delay occurs in a scanning line or a signal line. In particular, in a large-sized high-definition liquid crystal display device, low resistance wiring is used for a scanning line and a signal line in order to avoid this problem. As the low-resistance wiring, Al or an Al alloy is widely used. However, in order to secure ohmic contact with the semiconductor layer or the transparent conductive film, a high-melting-point metal is usually laminated, for example, a high-melting-point metal (upper layer) / Al ( A (lower layer) two-layer wiring or a three-layer wiring of refractory metal / Al / refractory metal is used.
また製造コストを下げるためにプロセス短縮する場合、これらの積層配線を１回のフォトプロセスで形成することが求められる。この場合、Ａｌ（合金）膜の側面が直接表面に出ている構造になる。 When the process is shortened to reduce the manufacturing cost, it is required to form these stacked wirings by one photo process. In this case, the structure is such that the side surface of the Al (alloy) film is directly exposed on the surface.
信号線に高融点金属／Ａｌ（合金）／高融点金属の３層積層配線を用いた逆スタガ型ＴＦＴにおいて、チャネルエッチングや半導体層のエッチングは、通常ＳＦ6やＣＨＦ3等のフッ素系ガスやＣｌ2やＨＣｌ等の塩素系ガス、あるいは、これらの混合ガスを用いたドライエッチングで行われる。ところが、Ａｌ（合金）膜の側面が直接表面に出ているため、このドライエッチングガスの影響を受け、Ａｌが腐食するという問題がある。この現象は、フッ素系ガスや塩素系ガスとＡｌ（合金）膜が反応してフッ化Ａｌや塩化Ａｌができたり、また、フッ素系ガスや塩素系ガスが残留した基板を大気中に取り出すと、大気中の水分との反応によりフッ酸や塩酸ができ、これらによりＡｌ（合金）膜が侵食されると考えられる。
従って、このようなＡｌ腐食を防止する液晶表示装置の製造方法が求められていた。
In the reverse stagger type TFT using a 3-layer laminated wiring refractory metal / Al (alloy) / refractory metal signal line, etching the channel etching and the semiconductor layer, a fluorine-based gas and Cl 2 usually such SF6 and CHF3 The etching is performed by dry etching using a chlorine-based gas such as HCl or HCl, or a mixed gas thereof. However, since the side surface of the Al (alloy) film is directly exposed to the surface, there is a problem that Al is corroded under the influence of the dry etching gas. This phenomenon occurs when a fluorine-based gas or a chlorine-based gas reacts with an Al (alloy) film to form Al fluoride or Al chloride, or when a substrate on which a fluorine-based gas or a chlorine-based gas remains is taken out to the atmosphere. It is considered that hydrofluoric acid and hydrochloric acid are formed by the reaction with the moisture in the atmosphere, and the Al (alloy) film is eroded by these.
Therefore, there has been a demand for a method of manufacturing a liquid crystal display device that prevents such Al corrosion.
従来、異種金属材料の組み合せによる局部電池腐食を防止する方法として、例えば、特許文献１には、ソース、ドレイン電極、信号線が高融点金属、Ａｌ、高融点金属で形成された液晶表示装置の製造方法において、Ａｌと高融点金属の界面及び側面に酸化膜を形成することにより、レジスト剥離工程等で発生するＡｌと高融点金属間の局部電池腐食を防止する技術が開示されている。この場合、Ａｌ側面の酸化膜はプラズマ酸化や陽極酸化、各種ＣＶＤ、ＰＶＤにより形成することが述べられている。
前述した特許文献１では、Ａｌの側面にプラズマ酸化や陽極酸化、各種ＣＶＤ、ＰＶＤにより酸化膜を形成することが述べられているが、何れも製造工程が増加する。さらに、プラズマ酸化では、短時間で十分な膜厚の酸化膜が得ることが困難である。実施例で述べられている数ｎｍ程度の薄い酸化膜では、後工程のドライエッチング時にエッチングガスの侵入を防止できず、Ａｌの腐食を防止することができない。また、陽極酸化では、十分な膜厚の酸化膜は得られるが、ソース、ドレイン電極や信号線の側面を陽極酸化するためには、陽極酸化可能な高融点金属を選択する必要がある。実施例で述べられているＭｏは陽極酸化ができない（例えば、特許文献２参照）。また、ＣＶＤやＰＶＤでは、成膜工程以外に少なくともエッチバックする工程が必要になると考えられ、製造工程が複雑になる。
本発明の目的は、半導体層及び高融点金属膜とＡｌまたはＡｌ合金からなる低抵抗金属膜との積層金属膜をパターン形成するに当たり、工程を複雑化することなく、ＡｌまたはＡｌ合金の耐腐食性を改善した液晶表示装置の製造方法を提供することにある。 An object of the present invention is to form a laminated metal film of a semiconductor layer and a high-melting-point metal film and a low-resistance metal film made of Al or an Al alloy without complicating the process. An object of the present invention is to provide a method of manufacturing a liquid crystal display device having improved performance.
本発明の液晶表示装置の第１の製造方法は、基板上に半導体層及び高融点金属膜と低抵抗金属膜との積層金属膜をパターン形成する液晶表示装置の製造方法であって、前記積層金属膜上にフォトレジストパターンを形成する工程と、前記フォトレジストをマスクとして前記フォトレジストパターンの内側になるように前記積層金属膜をサイドエッチングさせて前記積層金属膜パターンを形成する工程と、前記低抵抗金属膜の露出している部分に保護膜を形成する工程と、前記フォトレジストをマスクとして前記半導体層の一部または全部をドライエッチングする工程と、前記フォトレジストを剥離除去する工程とを具備することを特徴とする。 A first method for manufacturing a liquid crystal display device according to the present invention is a method for manufacturing a liquid crystal display device in which a semiconductor layer and a laminated metal film of a high melting point metal film and a low resistance metal film are patterned on a substrate. Forming a photoresist pattern on the metal film, forming the laminated metal film pattern by side-etching the laminated metal film so as to be inside the photoresist pattern using the photoresist as a mask, Forming a protective film on an exposed portion of the low-resistance metal film, dry etching a part or all of the semiconductor layer using the photoresist as a mask, and removing and removing the photoresist. It is characterized by having.
上記本発明の液晶表示装置の第１の製造方法の好ましい態様では、前記積層金属膜パターンの形成をウェットエッチングにより行い、さらに前記ウェットエッチング後の水洗を温水洗により行うことにより、前記保護膜を形成する。 In a preferred aspect of the first manufacturing method of the liquid crystal display device of the present invention, the protective metal film is formed by wet etching, and the water after the wet etching is washed by warm water to form the protective film. Form.
本発明の液晶表示装置の第１の製造方法において、前記ドライエッチングを弗素系ガスで行うことも好ましい態様である。 In the first manufacturing method of the liquid crystal display device of the present invention, it is also a preferable embodiment that the dry etching is performed with a fluorine-based gas.
本発明の液晶表示装置の第２の製造方法は、基板上に半導体層及び高融点金属膜と低抵抗金属膜との積層金属膜をパターン形成する液晶表示装置の製造方法であって、前記積層金属膜上にフォトレジストパターンを形成する工程と、前記フォトレジストをマスクとして前記積層金属膜をエッチングして前記積層金属膜パターンを形成する工程と、前記フォトレジストを剥離除去する工程と、前記低抵抗金属膜の露出している部分に保護膜を形成する工程と、前記積層金属膜をマスクとして前記半導体層の一部または全部をドライエッチングする工程とを具備することを特徴とする。 A second method for manufacturing a liquid crystal display device according to the present invention is a method for manufacturing a liquid crystal display device, wherein a semiconductor layer and a laminated metal film of a high melting point metal film and a low resistance metal film are patterned on a substrate. Forming a photoresist pattern on the metal film, etching the laminated metal film using the photoresist as a mask to form the laminated metal film pattern, removing the photoresist, and removing the photoresist. Forming a protective film on an exposed portion of the resistive metal film; and dry-etching a part or all of the semiconductor layer using the laminated metal film as a mask.
本発明の液晶表示装置の第２の製造方法の好ましい態様では、前記フォトレジストの剥離除去をウェット剥離により行い、さらに前記ウェット剥離後の水洗を温水洗により行うことにより、前記保護膜を形成する。 In a preferred aspect of the second manufacturing method of the liquid crystal display device of the present invention, the protective film is formed by performing the peeling and removing of the photoresist by wet peeling, and further performing the water washing after the wet peeling by warm water washing. .
本発明の液晶表示装置の第２の製造方法において、前記ドライエッチングを弗素系ガスで行うことも好ましい態様である。 In a second manufacturing method of the liquid crystal display device of the present invention, it is also a preferable embodiment that the dry etching is performed with a fluorine-based gas.
本発明の液晶表示装置の第３の製造方法は、基板上に半導体層及び高融点金属膜と低抵抗金属膜との積層金属膜をパターン形成する液晶表示装置の製造方法であって、前記積層金属膜上にフォトレジストパターンを形成する工程と、前記フォトレジストをマスクとして前記積層金属膜をエッチングして前記積層金属膜パターンを形成する工程と、前記フォトレジストまたは前記積層金属膜をマスクとして前記半導体層の一部または全部をドライエッチングする工程とを具備し、前記ドライエッチング後、前記基板を収納するチャンバーの真空引きを行い、前記基板上に残留するエッチングガスを除去することを特徴とする。 A third method for manufacturing a liquid crystal display device according to the present invention is a method for manufacturing a liquid crystal display device, wherein a semiconductor layer and a laminated metal film of a high melting point metal film and a low resistance metal film are patterned on a substrate. Forming a photoresist pattern on the metal film, etching the laminated metal film using the photoresist as a mask to form the laminated metal film pattern, and using the photoresist or the laminated metal film as a mask. A step of dry-etching a part or the whole of the semiconductor layer, and after the dry-etching, evacuating a chamber accommodating the substrate to remove an etching gas remaining on the substrate. .
本発明の液晶表示装置の第３の製造方法の好ましい態様では、前記真空引きは、前記基板を前記チャンバーの電極から離間させた状態にて行う。また、前記真空引きは、１２０秒以上行うことが更に好ましい。 In a preferred aspect of the third manufacturing method of the liquid crystal display device of the present invention, the evacuation is performed in a state where the substrate is separated from an electrode of the chamber. Further, the evacuation is more preferably performed for 120 seconds or more.
本発明の液晶表示装置の第３の製造方法では、前記真空引き後、前記基板をＯ2、Ｎ2、Ｈ2、Ｈｅのいずれかのガスでプラズマ処理することも好ましい態様である。 In a third manufacturing method of the liquid crystal display device according to the present invention, it is also a preferable embodiment that after the evacuation, the substrate is subjected to plasma treatment with any one of O 2 , N 2 , H 2 , and He.
本発明の液晶表示装置の第４の製造方法は、基板上に半導体層及び高融点金属膜と低抵抗金属膜との積層金属膜をパターン形成する液晶表示装置の製造方法であって、前記積層金属膜上にフォトレジストパターンを形成する工程と、前記フォトレジストをマスクとして前記積層金属膜をエッチングして前記積層金属膜パターンを形成する工程と、前記フォトレジストをマスクとして前記半導体層の一部または全部をドライエッチングする工程と、前記フォトレジストをウェット剥離で除去する工程とを具備し、前記ドライエッチング後前記フォトレジストを剥離除去するまでの時間を１０分以内とすることを特徴とする。 A fourth method for manufacturing a liquid crystal display device according to the present invention is a method for manufacturing a liquid crystal display device, wherein a semiconductor layer and a laminated metal film of a high melting point metal film and a low resistance metal film are patterned on a substrate. Forming a photoresist pattern on the metal film, etching the laminated metal film using the photoresist as a mask to form the laminated metal film pattern, and forming a part of the semiconductor layer using the photoresist as a mask. Alternatively, the method further includes a step of dry-etching the entirety and a step of removing the photoresist by wet stripping, wherein a time required for stripping and removing the photoresist after the dry etching is within 10 minutes.
本発明の液晶表示装置の第５の製造方法は、基板上に半導体層及び高融点金属膜と低抵抗金属膜との積層金属膜をパターン形成する液晶表示装置の製造方法であって、前記積層金属膜上にフォトレジストパターンを形成する工程と、前記フォトレジストをマスクとして前記積層金属膜をエッチングして前記積層金属膜パターンを形成する工程と、前記フォトレジストを剥離除去する工程と、前記積層金属膜をマスクとして前記半導体層の一部または全部をドライエッチングする工程と、水洗を行う工程とを具備し、前記ドライエッチング後水洗までの時間を１０分以内とすることを特徴とする。 A fifth manufacturing method of the liquid crystal display device according to the present invention is a method for manufacturing a liquid crystal display device, wherein a semiconductor layer and a laminated metal film of a high melting point metal film and a low resistance metal film are patterned on a substrate. Forming a photoresist pattern on a metal film, etching the laminated metal film using the photoresist as a mask to form the laminated metal film pattern, removing and removing the photoresist, A step of dry-etching a part or the entirety of the semiconductor layer using the metal film as a mask; and a step of rinsing with water, wherein a time from the dry-etching to rinsing is set to 10 minutes or less.
本発明の液晶表示装置の製造方法によると、半導体層のエッチングやチャネルエッチング時に基板に付着した塩素系ガスやフッ素系ガスを効率よく除去でき、Ａｌ（合金）膜の腐食を抑制することができる。 According to the method of manufacturing a liquid crystal display device of the present invention, a chlorine-based gas or a fluorine-based gas attached to a substrate during etching of a semiconductor layer or channel etching can be efficiently removed, and corrosion of an Al (alloy) film can be suppressed. .
以下、本発明の液晶表示装置の製造方法について図面を参照して詳細に説明する。
図１は本発明の液晶表示装置に使用する薄膜トランジスタアレイ基板（ＴＦＴ基板）の構成を示す概念図である。
Hereinafter, a method for manufacturing a liquid crystal display device of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a conceptual diagram showing a configuration of a thin film transistor array substrate (TFT substrate) used in the liquid crystal display device of the present invention.
図１に示すように、ＴＦＴ基板１０には、透明絶縁性基板上に複数の走査線１１と複数の信号線１２とがほぼ直交して配設され、その交点近傍にこれらに接続されるスイッチング素子の薄膜トランジスタ（ＴＦＴ）１３が設けられ、これらがマトリクス状に配置されている。また、走査線１１の端部にはアドレス信号を入力する走査線端子１４が、信号線１２の端部にはデータ信号を入力する信号線端子１５がそれぞれ設けられている。
As shown in FIG. 1, on a TFT substrate 10, a plurality of scanning lines 11 and a plurality of
次に、本発明の液晶表示装置の第１の実施形態の構成について説明する。 Next, the configuration of the first embodiment of the liquid crystal display device of the present invention will be described.
図２は、本発明の液晶表示装置の製造方法の第１の実施形態に使用するＴＦＴ基板の１画素部の平面図であり、図３〜５は本発明の液晶表示装置の製造方法において用いられるＴＦＴ基板の製造工程順の製造工程断面図を図示したものである。ここで、製造工程断面図は、ＴＦＴ部及び画素部（図２のＡ−Ａ線）、信号線端子部（図１のＢ−Ｂ線）及び走査線端子部（図１のＣ−Ｃ線）に沿って切断したときのものである。なお、第１の実施形態は５枚のマスクを用いて製造される逆スタガチャネルエッチ型ＴＦＴ基板を有する液晶表示装置の例である。 FIG. 2 is a plan view of one pixel portion of a TFT substrate used in the first embodiment of the liquid crystal display device manufacturing method of the present invention, and FIGS. 3 to 5 are used in the liquid crystal display device manufacturing method of the present invention. FIG. 3 is a cross-sectional view illustrating a manufacturing process in the order of manufacturing processes of a TFT substrate. Here, the manufacturing process cross-sectional views include a TFT portion and a pixel portion (AA line in FIG. 2), a signal line terminal portion (BB line in FIG. 1), and a scanning line terminal portion (CC line in FIG. 1). ). Note that the first embodiment is an example of a liquid crystal display device having an inverted staggered channel etch type TFT substrate manufactured using five masks.
図２及び図４（ｂ）に示したＴＦＴ基板は、透明絶縁性基板２０上にゲート電極２１と、ゲート電極２１に接続する走査線１１と、前段の走査線を共有する蓄積容量電極３１と、遮光層３２と、走査線端子１４の端子部金属膜３３とが形成されており、ゲート電極２１上にはゲート絶縁膜２２が設けられ、ゲート絶縁膜２２上にゲート電極２１と対向して半導体層２３が設けられ、半導体層２３上にソース電極２４及びドレイン電極２５が分離されて形成されている。また、ソース電極２４と、ドレイン電極２５と、ゲート絶縁膜２２上に設けられたドレイン電極２５に接続する信号線１２と、信号線端子１５の端子部金属膜３４との上にはパッシベーション膜２６が設けられており、パッシベーション膜２６の一部に画素部コンタクトホール３５と端子部コンタクトホール３６が設けられている。
このコンタクトホール３５、３６を介して、ソース電極２４に接続する画素電極２７と端子部金属膜３３、３４に接続する接続電極３７が設けられている。ここで、蓄積容量電極３１と画素電極２７との間で保持容量が形成されている。
The TFT substrate shown in FIGS. 2 and 4B includes a
The
また、図４（ｂ）に示すように、本発明の液晶表示装置に用いられるＴＦＴ基板においては、ソース電極２４及びドレイン電極２５、信号線１２、信号線端子の端子部金属膜３４は、Ａｌ（合金）層を上下から高融点金属層が挟む積層構造となっており、Ａｌ（合金）層の側面には保護膜３８が形成されている。
Further, as shown in FIG. 4B, in the TFT substrate used in the liquid crystal display device of the present invention, the
次に、本発明の液晶表示装置の第１の実施形態の製造方法について説明する。本発明の第１の実施形態の液晶表示装置に用いられるＴＦＴ基板の製造方法は、（ａ）透明絶縁性基板上にゲート電極及び走査線を形成する工程、（ｂ）ゲート絶縁膜、半導体層を形成する工程、（ｃ）ソース、ドレイン電極及び信号線を形成する工程、（ｄ）パッシベーション膜、コンタクトホールを形成する工程、（ｅ）画素電極を形成する工程を含む。ここで（ｃ）の工程において、ソース、ドレイン電極及び信号線をＡｌ（合金）層を上下から高融点金属層が挟む３層積層構造に形成し、Ａｌ（合金）層の側面に保護膜を形成すること、チャネル形成時のドライエッチング後に同一真空中で真空引きすることを特徴としている。 Next, a method for manufacturing the liquid crystal display device according to the first embodiment of the present invention will be described. The method for manufacturing a TFT substrate used in the liquid crystal display device according to the first embodiment of the present invention includes (a) a step of forming a gate electrode and a scanning line on a transparent insulating substrate, (b) a gate insulating film, and a semiconductor layer. (C) forming source and drain electrodes and signal lines, (d) forming a passivation film and a contact hole, and (e) forming a pixel electrode. Here, in the step (c), the source, drain electrodes and signal lines are formed in a three-layer laminated structure in which an Al (alloy) layer is sandwiched from above and below by a refractory metal layer, and a protective film is formed on the side surface of the Al (alloy) layer. It is characterized in that a vacuum is formed in the same vacuum after dry etching at the time of forming a channel.
図３〜図５に示すように、まず、厚さ０．７ｍｍの無アルカリガラスからなる透明絶縁性基板２０上に、スパッタにより厚さ約２００ｎｍのＡｌまたはＡｌ合金層と厚さ約１００ｎｍの高融点金属層を成膜し、フォトリソグラフィーとエッチングにより、ゲート電極２１、走査線（図示せず）、蓄積容量電極（図示せず）、遮光層（図示せず）、走査線端子の端子部金属膜３３を形成する（図３（ａ））。ここで、Ａｌ合金としてはアルミニウム−シリコン（Ａｌ−Ｓｉ）、アルミニウム−銅（Ａｌ−Ｃｕ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）合金等が、高融点金属としてはクロム（Ｃｒ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）の何れか及びこれらの何れかの合金、あるいはこれらの窒化物等が選択される。エッチングは、これらのＡｌ（合金）と高融点金属の種類に応じて、ウェットエッチングまたはドライエッチングにより行うか、若しくはウェットエッチングとドライエッチングを併用して行ってもよい。
As shown in FIGS. 3 to 5, first, an Al or Al alloy layer having a thickness of about 200 nm and a high layer having a thickness of about 100 nm are formed on a transparent insulating
次に、プラズマＣＶＤにより厚さ約４００ｎｍのシリコン窒化膜からなるゲート絶縁膜２２と厚さ約２００ｎｍのアモルファスシリコン（ａ−Ｓｉ型）層２８と厚さ約３０ｎｍのリンをドープしたＮ型アモルファスシリコン（ｎ+型ａ−Ｓｉ）層２９とを順次成膜し、フォトリソグラフィーとエッチングにより、半導体層２３を形成する（図３（ｂ））。
Next, a
次に、スパッタにより厚さ約５０ｎｍの高融点金属層と厚さ２００ｎｍのＡｌまたはＡｌ合金層と厚さ約１００ｎｍの高融点金属層を順次成膜し、フォトリソグラフィーとエッチングにより、ソース電極２４、ドレイン電極２５、信号線１２、信号線端子の端子部金属膜３４を形成する。このエッチングは、ドライエッチングを用いてもよいが、Ａｌ（合金）膜のコロージョン防止処理が必要になるため、ウェットエッチングで行うことが望ましい。従って、Ａｌ合金材料や高融点金属材料は透明絶縁性基板やゲート絶縁膜に対して選択性があり、残渣を生じないエッチング液でエッチングできる材料を選択する。例えば、Ｃｒ（合金）の場合は、第２硝酸セリウムアンモニウムと硝酸、Ｍｏ（合金）の場合は、燐酸と硝酸と酢酸、Ｗ（合金）の場合は、過酸化水素水でエッチングできる。特に、Ｍｏ（合金）は、Ａｌ（合金）と同じエッチング液でエッチングできるので好都合である。
Next, a high melting point metal layer having a thickness of about 50 nm, an Al or Al alloy layer having a thickness of 200 nm, and a high melting point metal layer having a thickness of about 100 nm are sequentially formed by sputtering, and the
ここで本実施形態の大きな特徴の一つ目として、ウェットエッチングにより信号線金属膜をマスクであるフォトレジストの端部から０．５〜１μｍ程度サイドエッチさせる。さらに、大きな特徴の二つ目として、エッチング後の水洗を４０℃〜５０℃の温水で行い、Ａｌ（合金）膜の側壁にＡｌ（合金）の酸化膜または水酸化膜からなる保護膜３８を形成する。保護膜３８の横方向の厚さは、温水の温度によって異なるが、２００〜３００ｎｍ程度である。
Here, as one of the major features of this embodiment, the signal line metal film is side-etched by about 0.5 to 1 μm from the end of the photoresist serving as a mask by wet etching. Further, as a second major feature, after the etching, washing with water is performed with warm water of 40 ° C. to 50 ° C., and a
次に、ソース電極２４とドレイン電極２５との間のｎ+型ａ−Ｓｉ層２９をエッチングして除去した後、フォトレジストを剥離除去する（図３（ｃ））。このエッチングは、例えば、６フッ化硫黄（ＳＦ6）と塩素（ＨＣｌ）とヘリウム（Ｈｅ）との混合ガスによるエッチングや３フッ化メタン（ＣＨＦ3）と酸素（Ｏ2）とヘリウム（Ｈｅ）の混合ガスとＳＦ6とＨＣｌとＨｅの混合ガス、あるいは、ＣＨＦ3とＯ2とＨｅの混合ガスとＳＦ6とＣＨＦ3とＨｅの混合ガスによる２ステップエッチング等、フッ素系ガス又はフッ素系ガスと塩素系ガスにより行われるが、フッ素系ガスだけで行う方がより望ましい。エッチングはプラズマエッチング（ＰＥモード）でもリアクティブイオンエッチング（ＲＩＥモード）でもどちらで行ってもよい。これらのいずれかのガスを用いたエッチングに際して、Ａｌ（合金）膜の側壁に保護膜３８が形成されているため、Ａｌ（合金）膜が直接エッチングガスのプラズマに曝されることがない。また、信号線金属膜がフォトレジストの端部から後退して影になっているので、Ａｌ（合金）膜の側壁がエッチングガスのプラズマに曝される機会を格段に減らすことができる。
Next, after the n + -
引き続き、上記ドライエッチング後、同一チャンバー内で真空引きを行う。真空引きは、チャンバー容積及びポンプ能力により変動するが、チャンバー容積：１２０リットル、ポンプ能力：２５Ｐａ前後で１００Ｐａ・ｌ(リットル)／秒の場合、１２０秒以上行う。望ましくは、同条件下の場合、２４０秒以上が望ましい。また、基板裏面に付着したエッチングガスをも除去できるようにするため、基板を電極から離して真空引きを行う。 Subsequently, after the above-mentioned dry etching, a vacuum is drawn in the same chamber. The evacuation varies depending on the chamber volume and the pump capacity, but when the chamber capacity is 120 liters and the pump capacity is around 25 Pa and 100 Pa · l (liter) / second, the evacuation is performed for 120 seconds or more. Desirably, under the same conditions, 240 seconds or more are desirable. In addition, in order to remove the etching gas attached to the back surface of the substrate, the substrate is separated from the electrodes and evacuated.
さらに、上記真空引きプロセスの後、同一真空中で酸素（Ｏ2）、窒素（Ｎ2）、水素（Ｈ2）、ヘリウム（Ｈｅ）の何れかのガスでプラズマ処理を行う。このプラズマ処理を行うことで、真空引きで完全に除去しきれなかった残留弗素、残留塩素成分を置換することができる。 Further, after the evacuation process, plasma processing is performed in the same vacuum with any one of oxygen (O 2 ), nitrogen (N 2 ), hydrogen (H 2 ), and helium (He). By performing this plasma treatment, residual fluorine and residual chlorine components that cannot be completely removed by evacuation can be replaced.
残留弗素、残留塩素成分が除去されずにそのまま大気中に搬送される場合、基板に付着したＦやＣｌが大気中の水分と反応しＨＦやＨＣｌとなりＡｌ（合金）膜を腐食させてしまうが、以上のような手法を用いることにより、Ａｌ（合金）膜がエッチングガスのプラズマに曝されることがなく、また、基板に付着したＦやＣｌを除去できるため、Ａｌの腐食を防止することができる（後述する）。 If the residual fluorine and chlorine components are transported to the atmosphere without being removed, F and Cl adhering to the substrate react with the moisture in the atmosphere to form HF and HCl, which corrode the Al (alloy) film. By using the above method, the Al (alloy) film is not exposed to the plasma of the etching gas, and F and Cl attached to the substrate can be removed, so that the corrosion of Al is prevented. (To be described later).
また、上記ドライエッチング後の真空引きプロセスやプラズマ処理は、ドライエッチング後同一真空中で連続して行うが、これとは別に、大気開放後水洗やウェット剥離等の洗浄処理を行うことにより、残留弗素、残留塩素成分を除去することもできる（上記実施形態では、フォトレジストの剥離除去工程が該当）。この場合は、大気開放時基板に付着したＦやＣｌが大気中の水分と反応しＨＦやＨＣｌとなる前に、速やかに洗浄処理を行う必要がある。
従って、この洗浄処理は同時に複数の基板の処理を行うことができ、基板の裏面も洗浄できるバッチ方式が望ましく、ドライエッチング後の大気開放後１０分以内に行うことが望ましい。（後述する）。
In addition, the vacuuming process and the plasma treatment after the dry etching are continuously performed in the same vacuum after the dry etching, but separately from this, the residual treatment is performed by performing a washing treatment such as water washing or wet peeling after opening to the atmosphere. Fluorine and residual chlorine components can also be removed (in the above embodiment, the step of removing and removing the photoresist corresponds). In this case, it is necessary to quickly perform a cleaning process before F or Cl attached to the substrate when exposed to the atmosphere reacts with moisture in the atmosphere to become HF or HCl.
Therefore, this cleaning treatment is desirably a batch method capable of simultaneously treating a plurality of substrates and also cleaning the back surface of the substrates, and desirably is performed within 10 minutes after opening to the atmosphere after dry etching. (Described below).
なお、ここでは、信号線金属膜のウェットエッチング後の水洗時に、温水洗により保護膜を形成する例を述べたが、フォトレジストの剥離後の水洗時に、同様に温水洗を行ってもよい。この場合は、上述したチャネル形成のドライエッチングは、ソース、ドレイン電極の金属膜をマスクとして行うことになる。 Here, the example in which the protective film is formed by hot water washing during the water washing after the wet etching of the signal line metal film has been described. However, the same hot washing may be performed at the time of the water washing after the photoresist is removed. In this case, the dry etching for forming the channel is performed using the metal films of the source and drain electrodes as a mask.
次に、プラズマＣＶＤにより厚さ約２００ｎｍのシリコン窒化膜からなるパッシベーション膜２６を成膜し、フォトリソグラフィーとエッチングにより、画素部コンタクトホール３５及び端子部コンタクトホール３６を開口する（図４（ａ））。
Next, a
次に、スパッタにより厚さ約５０ｎｍのインジウム錫酸化膜（ＩＴＯ）またはインジウム亜鉛酸化膜（ＩＺＯ）からなる透明導電膜を成膜し、フォトリソグラフィーとエッチングにより、画素電極２７及び端子部の接続電極３７を形成し、約２７０℃の温度でアニールして、ＴＦＴ基板を完成する。（図４（ｂ））。
Next, a transparent conductive film made of an indium tin oxide film (ITO) or an indium zinc oxide film (IZO) having a thickness of about 50 nm is formed by sputtering, and the
次に、上記ＴＦＴ基板１０の上に、印刷により厚さ約５０ｎｍの配向膜４１を形成し、約２２０℃の温度で焼成し、配向処理を行う。 Next, an alignment film 41 having a thickness of about 50 nm is formed on the TFT substrate 10 by printing, and baked at a temperature of about 220 ° C. to perform an alignment process.
一方、ＴＦＴ基板１０に対向して対向基板４０が形成される。対向基板４０は、厚さ０．７ｍｍの無アルカリガラスからなる透明絶縁性基板５０、透明絶縁性基板５０上に設けられＴＦＴ基板１０の各画素領域に対応するカラーフィルタ４２、ＴＦＴ部を含む画素領域の周辺部に対応するブラックマトリクス４３、これらを覆うＩＴＯ等の透明導電膜からなる共通電極４４を有する。ＴＦＴ基板１０及び対向基板４０の最上層に、印刷により厚さ５０ｎｍの配向膜４１を形成し、約２２０℃の温度で焼成し、配向処理を行う。これらのＴＦＴ基板１０と対向基板４０とをエポキシ系樹脂接着剤からなるシール４５及びプラスチック粒子等からなる面内スペーサー（図示せず）を介して、各々の膜面が対向するようにして所定間隔に重ね合わせる。その後、ＴＦＴ基板１０と対向基板４０との間に液晶
４６を注入し、液晶４６を注入したシール４５の空間部（図示せず）をＵＶ硬化型アクリレート系樹脂からなる封孔材（図示せず）で密閉する。最後に、ＴＦＴ基板１０と対向基板４０の膜面とは反対側の面に、それぞれ偏向板４７を貼って、液晶表示パネルを完成する（図５）。
On the other hand, a counter substrate 40 is formed so as to face the TFT substrate 10. The counter substrate 40 includes a transparent insulating substrate 50 made of non-alkali glass having a thickness of 0.7 mm, a color filter 42 provided on the transparent insulating substrate 50 and corresponding to each pixel region of the TFT substrate 10, and a pixel including a TFT portion. A black matrix 43 corresponding to the peripheral portion of the region, and a common electrode 44 made of a transparent conductive film such as ITO which covers these are provided. An alignment film 41 having a thickness of 50 nm is formed on the uppermost layer of the TFT substrate 10 and the counter substrate 40 by printing, and baked at a temperature of about 220 ° C. to perform an alignment process. The TFT substrate 10 and the opposing substrate 40 are separated from each other by a predetermined distance via a seal 45 made of an epoxy resin adhesive and an in-plane spacer (not shown) made of plastic particles or the like so that the respective film surfaces face each other. Overlaid. Thereafter, a liquid crystal 46 is injected between the TFT substrate 10 and the counter substrate 40, and a space (not shown) of the seal 45 into which the liquid crystal 46 is injected is filled with a sealing material (not shown) made of a UV-curable acrylate resin. ) And seal. Finally, a polarizing plate 47 is attached to the surface of the TFT substrate 10 and the surface of the opposite substrate 40 opposite to the film surface to complete the liquid crystal display panel (FIG. 5).
この後、図示してないが、走査線端子１４と信号線端子１５上に駆動回路に接続するテープキャリアパッケージ（ＴＣＰ）を圧接し、液晶表示装置を完成する。
Thereafter, although not shown, a tape carrier package (TCP) connected to a drive circuit is pressed onto the scanning line terminals 14 and the
次に、本発明の液晶表示装置の第２の実施形態の構成について説明する。 Next, the configuration of a second embodiment of the liquid crystal display device of the present invention will be described.
図６は第２の実施形態に使用するＴＦＴ基板の１画素部の平面図であり、図７〜１０は本実施形態において用いられるＴＦＴ基板の製造工程順の製造工程断面図を図示したものである。ここで、製造工程断面図は、ＴＦＴ部及び画素部（図６のＡ−Ａ線）、信号線端子部（図１のＢ−Ｂ線）及び走査線端子部（図１のＣ−Ｃ線）に沿って切断したときの断面図である。なお、第２の実施形態は４枚のマスクを用いて製造される逆スタガチャネルエッチ型ＴＦＴ基板を有する液晶表示装置の例である。 FIG. 6 is a plan view of one pixel portion of the TFT substrate used in the second embodiment, and FIGS. 7 to 10 are cross-sectional views illustrating the manufacturing process of the TFT substrate used in the present embodiment in the order of the manufacturing process. is there. Here, sectional views of the manufacturing process include a TFT portion and a pixel portion (AA line in FIG. 6), a signal line terminal portion (BB line in FIG. 1), and a scanning line terminal portion (CC line in FIG. 1). FIG. Note that the second embodiment is an example of a liquid crystal display device having an inverted staggered channel type TFT substrate manufactured using four masks.
図６及び図８（ｂ）に示したＴＦＴ基板は、透明絶縁性基板２０上にゲート電極２１と、ゲート電極２１に接続する走査線１１と、前段の走査線を共有する蓄積容量電極３１と、遮光層３２と、走査線端子１４の端子部金属膜３３とを有する。ゲート電極２１上にはゲート絶縁膜２２が設けられており、ゲート絶縁膜２２上にゲート電極２１と対向して半導体層２３が設けられ、半導体層２３上にソース電極２４及びドレイン電極２５が分離されて形成されている。
The TFT substrate shown in FIGS. 6 and 8B includes a
ここで第１の実施形態と異なるのは、ソース電極２４及びドレイン電極２５が半導体層２３上に形成され、それぞれの端面が一致していることである。また、ソース電極２４と、ドレイン電極２５と、ゲート絶縁膜２２上に設けられたドレイン電極２５に接続する信号線１２と、信号線端子１５の端子部金属膜３４の上にはパッシベーション膜２６が設けられており、パッシベーション膜２６の一部に画素部コンタクトホール３５と端子部コンタクトホール３６が設けられている。このコンタクトホール３５、３６を介して、ソース電極２４に接続する画素電極２７と端子部金属膜３３、３４に接続する接続電極３７が設けられている。また、蓄積容量電極３１と画素電極２７との間で保持容量が形成されている。
Here, the difference from the first embodiment is that the
さらに図８（ｂ）に示すように、本実施形態の液晶表示装置の製造方法に用いられるＴＦＴ基板においては、ソース電極２４及びドレイン電極２５、信号線１２、信号線端子の端子部金属膜３４は、下層から高融点金属層、Ａｌ（合金）層、高融点金属層を積層させた積層構造からなっており、Ａｌ（合金）層の側面には保護膜３８が形成されている。
Further, as shown in FIG. 8B, in the TFT substrate used in the method of manufacturing the liquid crystal display device of the present embodiment, the
次に、本発明の液晶表示装置の製造方法の第２の実施形態について説明する。 Next, a second embodiment of the method for manufacturing a liquid crystal display device of the present invention will be described.
第２の実施形態に用いられるＴＦＴ基板の製造方法は、（ａ）透明絶縁性基板上にゲート電極及び走査線を形成する工程、（ｂ）ゲート絶縁膜、ソース、ドレイン電極及び信号線、半導体層を形成する工程、（ｃ）パッシベーション膜、コンタクトホールを形成する工程、（ｄ）画素電極を形成する工程を含む。ここで（ｂ）の工程において、ソース、ドレイン電極及び信号線を高融点金属層とＡｌ（合金）層と高融点金属層との３層構造に形成し、Ａｌ（合金）層の側面に保護膜を形成すること、半導体層及びチャネル形成時のドライエッチング後に同一真空中で真空引きすることを特徴としている。 The method of manufacturing the TFT substrate used in the second embodiment includes (a) a step of forming a gate electrode and a scanning line on a transparent insulating substrate, (b) a gate insulating film, source and drain electrodes and signal lines, and a semiconductor. Forming a layer, (c) forming a passivation film and a contact hole, and (d) forming a pixel electrode. Here, in the step (b), the source, drain electrodes and signal lines are formed in a three-layer structure of a high melting point metal layer, an Al (alloy) layer and a high melting point metal layer, and are protected on the side surfaces of the Al (alloy) layer. The method is characterized in that a film is formed, and after the semiconductor layer and the channel are dry-etched, vacuum is drawn in the same vacuum.
まず、厚さ０．７ｍｍの無アルカリガラスからなる透明絶縁性基板２０上に、スパッタにより厚さ約２００ｎｍのＡｌ（合金）層と厚さ約１００ｎｍの高融点金属層を成膜し、フォトリソグラフィーとエッチングにより、ゲート電極２１、走査線（図示せず）、蓄積容量電極（図示せず）、遮光層（図示せず）、走査線端子の端子部層金属膜３３を形成する（図７（ａ））。ここで、Ａｌ（合金）と高融点金属の種類及びエッチング方法は、第１の実施形態と同様である。
First, an Al (alloy) layer having a thickness of about 200 nm and a refractory metal layer having a thickness of about 100 nm are formed on a transparent insulating
次に、プラズマＣＶＤにより厚さ約４００ｎｍのシリコン窒化膜からなるゲート絶縁膜２２と厚さ約２００ｎｍのアモルファスシリコン（ａ−Ｓｉ）層２８と厚さ約３０ｎｍのリンをドープしたＮ型アモルファスシリコン（ｎ+型ａ−Ｓｉ）層２９とを順次成膜し、さらに、スパッタにより厚さ約５０ｎｍの高融点金属層と厚さ２００ｎｍのＡｌ（合金）層と厚さ約１００ｎｍの高融点金属層を順次成膜し、フォトリソグラフィーとエッチングにより、ソース電極２４、ドレイン電極２５、信号線１２、信号線端子の端子部金属膜３４と半導体層２３を一括して形成する（図７（ｂ））。
Next, a
本実施形態では、第１の実施形態と異なり、ソース、ドレイン電極と半導体層の形成を１工程で行う。この方法を図９、図１０を用いて説明する。図９、１０は、図７（ｂ）の工程を説明する断面図である。 In the present embodiment, unlike the first embodiment, the formation of the source and drain electrodes and the semiconductor layer is performed in one step. This method will be described with reference to FIGS. 9 and 10 are cross-sectional views illustrating the step of FIG. 7B.
ゲート絶縁膜２２、ａ−Ｓｉ層２８及びｎ+型ａ−Ｓｉ層２９からなる３層膜上に積層された高融点金属層１、Ａｌ（合金）層２、高融点金属層３の３層膜４上に、フォトレジストを塗布し、露光、現像を行い、フォトレジスト５１を所定のパターンで階段形状にパターニングする。このとき、露光はハーフトーンマスク又はグレートーンマスクを用い、フォトレジスト５１は、ソース、ドレイン電極となる部分でチャネル領域に面する領域上だけ厚く形成し、ソース、ドレイン電極となる部分でその他の領域、信号線及び信号線端子の端子部金属膜となる部分の上には薄く形成する（図９（ａ））。
Three layers of a
次に、このフォトレジスト５１をマスクとして高融点金属層３、Ａｌ（合金）層２、高融点金属層１の３層膜４をエッチングする（図９（ｂ））。エッチング方法は、第１の実施形態と同様に、ウェットエッチングで行い、フォトレジスト５１の端面からサイドエッチさせる。さらに、エッチング後の水洗を４０℃〜５０℃の温水で行い、Ａｌ（合金）膜２の側壁にＡｌ（合金）の酸化膜または水酸化膜からなる保護膜３８を形成する。
Next, using the photoresist 51 as a mask, the three-
次に、Ｏ2プラズマ処理を行い、フォトレジスト５１を全体的にアッシングして、上記の薄い部分を除去する（図１０（ａ））。 Next, O 2 plasma processing is performed, and the photoresist 51 is entirely ashed to remove the thin portions (FIG. 10A).
次に、Ｎメチル２ピロリドン（ＮＭＰ）のような有機溶剤の蒸気で残ったフォトレジスト５２をリフローした後、このフォトレジスト５３とソース、ドレイン電極、信号線及び信号線端子の端子部金属膜をマスクにして、ｎ +型ａ−Ｓｉ層２９及びａ−Ｓｉ層２８をエッチングする（図１０（ｂ））。エッチング方法は、例えば、ＳＦ6とＨＣｌとＨｅの混合ガスによるエッチングや、ＣＨＦ3とＯ2とＨｅの混合ガスとＳＦ6とＨＣｌとＨｅの混合ガス、あるいは、ＣＨＦ3とＯ2とＨｅの混合ガスとＳＦ6とＣＨＦ3とＨｅの混合ガスによる２ステップエッチング等、フッ素系ガス又はフッ素系ガスと塩素系ガスにより行われるが、フッ素系ガスだけで行う方がより望ましい。このエッチングはＲＩＥで行なわれる。また、エッチング後、第１の実施形態のチャネル部分のｎ+型ａ−Ｓｉ層のエッチングと同様に、同一真空中で基板を電極から離した状態で真空引きを行い、さらに、Ｏ2、Ｎ2、Ｈ2、Ｈｅの何れかのガスでプラズマ処理を行う。
Next, after the remaining photoresist 52 is reflowed with a vapor of an organic solvent such as N-methyl-2-pyrrolidone (NMP), the photoresist 53 and the terminal portion metal film of the source and drain electrodes, signal lines and signal line terminals are removed. Using the mask as a mask, the n + -
引き続き、第１の実施形態と同様に、速やかにフォトレジスト５３をウェット剥離で除去した後、ソース電極２４とドレイン電極２５をマスクとして、電極間のｎ+型ａ−Ｓｉ層２９をエッチング除去する。このようにして、ソース電極２４、ドレイン電極２５、信号線１２及び信号線端子の端子部金属膜３４及び半導体層２３を形成する（図１０（ｃ））。チャネル部分のｎ+型ａ−Ｓｉ層のエッチング方法、エッチング後の真空引き、プラズマ処理については、第１の実施形態と同様である。また、ｎ+型ａ−Ｓｉ層のエッチング後、第１の実施形態でのウェット剥離処理と同様に、速やかに水洗処理を行う。以上のような手法を用いることにより、Ａｌ（合金）膜がエッチングガスのプラズマに曝されることがなく、また、基板に付着したＦやＣｌを除去できるため、Ａｌの腐食を防止することができる。
Subsequently, similarly to the first embodiment, the photoresist 53 is promptly removed by wet peeling, and then the n + -
なお、ここでは、ソース、ドレイン電極の金属膜をマスクにしてチャネル形成のドライエッチング行う例を示したが、信号線金属膜をウェットエッチングし、温水洗した後、引き続き、図９（ｂ）の状態でフォトレジストをマスクにして、チャネル形成のためのエッチングを行ってもよい。この場合は、この後に図１０（ａ）以降の工程が続くことになる（但し、図１０（ａ）、（ｂ）では、チャネルは既に形成されている）。 Here, an example is shown in which dry etching for channel formation is performed using the metal films of the source and drain electrodes as masks. However, after the signal line metal film is wet-etched and washed with warm water, the signal line metal film is continuously etched as shown in FIG. In this state, etching for forming a channel may be performed using a photoresist as a mask. In this case, the steps after FIG. 10A follow (however, in FIGS. 10A and 10B, the channel has already been formed).
次に、プラズマＣＶＤにより厚さ約２００ｎｍのシリコン窒化膜からなるパッシベーション膜２６を成膜し、フォトリソグラフィーとエッチングにより、画素部コンタクトホール３５及び端子部コンタクトホール３６を開口する（図８（ａ））。
Next, a
次に、スパッタにより厚さ約５０ｎｍのＩＴＯまたはＩＺＯからなる透明導電膜を成膜し、フォトリソグラフィーとエッチングにより、画素電極２７及び端子部の接続電極３７を形成し、約２７０℃の温度でアニールして、ＴＦＴ基板を完成する（図８（ｂ））。
この後、第１の実施形態と同様にして、液晶表示装置を完成する。
Next, a transparent conductive film made of ITO or IZO having a thickness of about 50 nm is formed by sputtering, the
Thereafter, a liquid crystal display device is completed in the same manner as in the first embodiment.
次に、本発明の液晶表示装置の第３の実施形態の構成について説明する。 Next, the configuration of a third embodiment of the liquid crystal display device of the present invention will be described.
図６は第３の実施形態に使用するＴＦＴ基板の１画素部の平面図であり、図７、８、図１１、１２は本実施形態の液晶表示装置において用いられるＴＦＴ基板の製造工程順の製造工程断面図を図示したものである。ここで図１１、１２は、ＴＦＴ部及び画素部（図６のＡ−Ａ線）、信号線端子部（図１のＢ−Ｂ線）及び走査線端子部（図１のＣ−Ｃ線）に沿って切って図示した断面図であり、本実施形態の液晶表示装置において用いられるＴＦＴ基板の製造工程を図示したものである。なお、第３の実施形態は４枚のマスクを用いて製造される逆スタガチャネルエッチ型ＴＦＴ基板を有する液晶表示装置の別の例である。第３の実施形態は、第２の実施形態のＴＦＴ基板の製造方法の第２工程を変更したものであり、構成は第２の実施形態と全く同じである。 FIG. 6 is a plan view of one pixel portion of a TFT substrate used in the third embodiment, and FIGS. 7, 8, 11 and 12 show the order of manufacturing steps of the TFT substrate used in the liquid crystal display device of the present embodiment. FIG. 4 is a cross-sectional view of a manufacturing process. Here, FIGS. 11 and 12 show a TFT portion and a pixel portion (AA line in FIG. 6), a signal line terminal portion (BB line in FIG. 1), and a scanning line terminal portion (CC line in FIG. 1). FIG. 3 is a cross-sectional view taken along the line and illustrates a manufacturing process of a TFT substrate used in the liquid crystal display device of the present embodiment. Note that the third embodiment is another example of a liquid crystal display device having an inverted staggered channel type TFT substrate manufactured using four masks. In the third embodiment, the second step of the method for manufacturing a TFT substrate of the second embodiment is changed, and the configuration is exactly the same as that of the second embodiment.
次に、本発明の液晶表示装置の製造方法の第３の実施形態について説明する。 Next, a third embodiment of the method for manufacturing a liquid crystal display device of the present invention will be described.
第３の実施形態に用いられるＴＦＴ基板の製造方法は、第２の実施形態と同様に、（ａ）透明絶縁性基板上にゲート電極及び走査線を形成する工程、（ｂ）ゲート絶縁膜、ソース、ドレイン電極及び信号線、半導体層を形成する工程、（ｃ）パッシベーション膜、コンタクトホールを形成する工程、（ｄ）画素電極を形成する工程を含む。ここで（ｂ）の工程において、ソース、ドレイン電極及び信号線を高融点金属層とＡｌ（合金）層と高融点金属層との３層構造に形成し、Ａｌ（合金）層の側面に保護膜を形成すること、半導体層及びチャネル形成時のドライエッチング後に同一真空中で真空引きすることを特徴としている。 As in the second embodiment, the method of manufacturing a TFT substrate used in the third embodiment includes (a) a step of forming a gate electrode and a scanning line on a transparent insulating substrate, (b) a gate insulating film, Forming a source / drain electrode, a signal line, and a semiconductor layer; (c) forming a passivation film and a contact hole; and (d) forming a pixel electrode. Here, in the step (b), the source, drain electrodes and signal lines are formed in a three-layer structure of a high melting point metal layer, an Al (alloy) layer and a high melting point metal layer, and are protected on the side surfaces of the Al (alloy) layer. The method is characterized in that a film is formed, and after the semiconductor layer and the channel are dry-etched, vacuum is drawn in the same vacuum.
第２工程（工程（ｂ））以外の製造方法は、第２の実施形態と全く同じであるので、第２工程だけ説明する。図１１〜図１２は、第３の実施形態の図７（ｂ）の工程を説明する断面図である。 Since the manufacturing method other than the second step (step (b)) is exactly the same as that of the second embodiment, only the second step will be described. FIGS. 11 to 12 are cross-sectional views illustrating the process of FIG. 7B of the third embodiment.
ゲート絶縁膜２２、ａ−Ｓｉ層２８及びｎ+型ａ−Ｓｉ層２９からなる３層膜上に積層された高融点金属層１、Ａｌ（合金）層２、高融点金属層３の３層膜４上に、フォトレジストを塗布し、露光、現像を行い、フォトレジスト５４を所定のパターンで階段形状にパターニングする。このとき、露光はハーフトーンマスク又はグレートーンマスクを用い、フォトレジスト５４は、チャネルとなる領域のみ薄く形成し、ソース、ドレイン電極となる部分、信号線及び信号線端子の端子部金属膜となる部分の上には厚く形成する（図１１（ａ））。
Three layers of a
次に、このフォトレジスト５４をマスクとして高融点金属層３、Ａｌ（合金）層２、高融点金属層１の３層膜４をエッチングし、引き続き、ｎ+型ａ−Ｓｉ層２９及びａ−Ｓｉ層２８をエッチングする（図１１（ｂ））。信号線金属膜のエッチング方法は、第１の実施形態と同様に、ウェットエッチングで行い、フォトレジスト５４の端面からサイドエッチさせる。さらに、エッチング後の水洗を４０℃〜５０℃の温水で行い、Ａｌ（合金）膜２の側壁にＡｌ（合金）の酸化膜または水酸化膜からなる保護膜３８を形成する。また、半導体層２３のエッチング方法は、第２の実施形態と同様であり、エッチング後、同一真空中で基板を電極から離した状態で真空引きを行い、さらに、Ｏ2、Ｎ2、Ｈ2、Ｈｅの何れかのガスでプラズマ処理を行う。
Next, using the photoresist 54 as a mask, the three-
次に、Ｏ2プラズマ処理を行い、フォトレジスト５４を全体的にアッシングして、上記の薄い部分を除去する（図１２（ａ））。このＯ2プラズマ処理は、半導体層のエッチング後、同一真空中で連続して行うことが望ましい。半導体層のエッチング後、大気開放する場合は、速やかに水洗処理を行う。 Next, an O 2 plasma process is performed, and the photoresist 54 is entirely ashed to remove the thin portions (FIG. 12A). This O 2 plasma treatment is desirably performed continuously in the same vacuum after the etching of the semiconductor layer. If the semiconductor layer is to be opened to the atmosphere after etching, a water washing process is immediately performed.
次に、フォトレジスト５５をマスクとして、チャネルとなる部分の高融点金属層３、Ａｌ（合金）層２、高融点金属層１の３層膜をエッチングし、引き続き、チャネル部分のｎ+型ａ−Ｓｉ層２９をエッチング除去する（図１２（ｂ））。チャネルとなる部分の信号線金属膜のエッチング方法は、第１の実施形態と同様であり、ウェットエッチングで行い、フォトレジスト５５の端面からサイドエッチさせる。さらに、エッチング後の水洗を４０℃〜５０℃の温水で行い、Ａｌ（合金）膜２の側壁にＡｌ（合金）の酸化膜または水酸化膜からなる保護膜３８を形成する。チャネル部分のｎ+型ａ−Ｓｉ層のエッチング方法、エッチング後の真空引き、プラズマ処理については、第１の実施形態と同様である。
Next, using the photoresist 55 as a mask, the three-layered film of the high melting
引き続き、第１の実施形態と同様に、速やかにフォトレジスト５５をウェット剥離で除去し、ソース電極２４、ドレイン電極２５、信号線１２及び信号線端子の端子部金属膜３４及び半導体層２３を形成する（図１２（ｃ））。この後、第２の実施形態と同様に、パッシベーション膜、コンタクトホールを形成し、さらに画素電極を形成するが、本実施形態では図８において、信号線金属膜の端面と半導体層の端面は正確には一致しておらず、図１２（ｃ）のように階段状になっている。
Subsequently, similarly to the first embodiment, the photoresist 55 is promptly removed by wet peeling to form the
以上のような手法を用いることにより、Ａｌ（合金）膜がエッチングガスのプラズマに曝されることがなく、また、基板に付着したＦやＣｌを除去できるため、Ａｌの腐食を防止することができる。 By using the above method, the Al (alloy) film is not exposed to the plasma of the etching gas, and F and Cl attached to the substrate can be removed, so that corrosion of Al can be prevented. it can.
なお、ここでは、チャネルとなる部分の信号線金属膜のウェットエッチング後の水洗時に、温水洗により保護膜を形成する例を述べたが、フォトレジストの剥離後の水洗時に、同様に温水洗を行ってもよい。この場合は、上述したチャネル形成のドライエッチングは、ソース、ドレイン電極の金属膜をマスクとして行うことになる。 Here, the example in which the protective film is formed by warm water washing during the water washing after the wet etching of the signal line metal film in the portion to be the channel has been described. May go. In this case, the dry etching for forming the channel is performed using the metal films of the source and drain electrodes as a mask.
次に、本発明の液晶表示装置の製造方法の第４の実施形態の構成について説明する。 Next, the configuration of a fourth embodiment of the method for manufacturing a liquid crystal display device of the present invention will be described.
図１３は第４の実施形態に使用するＴＦＴ基板の１画素部の平面図であり、図１４、１５は本実施形態において用いられるＴＦＴ基板の製造工程順の製造工程断面図を図示したものである。図１４、１５はＴＦＴ部及び画素部（図１３のＡ−Ａ線）、信号線端子部（図１のＢ−Ｂ線）及び走査線端子部（図１のＣ−Ｃ線）に沿って切って図示した断面図であり、本実施形態の液晶表示装置において用いられるＴＦＴ基板の製造工程を図示したものである。なお、第４の実施形態は５枚のマスクを用いて製造される逆スタガチャネル保護型ＴＦＴ基板を有する液晶表示装置の例である。 FIG. 13 is a plan view of one pixel portion of the TFT substrate used in the fourth embodiment, and FIGS. 14 and 15 are cross-sectional views illustrating the manufacturing process of the TFT substrate used in the present embodiment in the order of the manufacturing process. is there. 14 and 15 are along the TFT portion and the pixel portion (the AA line in FIG. 13), the signal line terminal portion (the BB line in FIG. 1), and the scanning line terminal portion (the CC line in FIG. 1). It is sectional drawing cut and illustrated, and illustrated the manufacturing process of the TFT substrate used in the liquid crystal display device of this embodiment. Note that the fourth embodiment is an example of a liquid crystal display device having an inverted staggered channel protection type TFT substrate manufactured using five masks.
図１３及び図１５（ｂ）に示したＴＦＴ基板は、透明絶縁性基板２０上のゲート電極２１、ゲート電極２１に接続する走査線１１、前段の走査線を共有する蓄積容量電極３１、遮光層３２、走査線端子１４の端子部金属膜３３とを有する。ゲート電極２１上にはゲート絶縁膜２２が設けられており、ゲート絶縁膜２２上にゲート電極２１と対向して半導体層２３とチャネル保護膜６１が設けられ、この上にソース電極２４及びドレイン電極２５が分離されて形成されている。チャネル保護膜が形成されていることが第２の実施形態と異なる。また、ソース電極２４と、ドレイン電極２５と、ゲート絶縁膜２２上に設けられたドレイン電極２５に接続する信号線１２と、信号線端子１５の端子部金属膜３４の上にはパッシベーション膜２６が設けられており、パッシベーション膜２６の一部に画素部コンタクトホール３５と端子部コンタクトホール３６が設けられている。このコンタクトホール３５、３６を介して、ソース電極２４に接続する画素電極２７と端子部金属膜３３、３４に接続する接続電極３７が設けられている。ここで、蓄積容量電極３１と画素電極２７との間で保持容量が形成されている。
The TFT substrate shown in FIGS. 13 and 15B includes a
また、図１５（ｂ）に示すように、本実施形態の液晶表示装置に用いられるＴＦＴ基板においては、ソース電極２４及びドレイン電極２５、信号線１２、信号線端子の端子部金属膜３４は、下層から高融点金属層とＡｌ（合金）層と高融点金属層との積層構造からなっており、Ａｌ（合金）層の側面には保護膜３８が形成されている。
As shown in FIG. 15B, in the TFT substrate used in the liquid crystal display device of the present embodiment, the
次に、本発明の液晶表示装置の製造方法の第４の実施形態について説明する。 Next, a fourth embodiment of the method for manufacturing a liquid crystal display device of the present invention will be described.
第４の実施形態に用いられるＴＦＴ基板の製造方法は、（ａ）透明絶縁性基板上にゲート電極及び走査線を形成する工程、（ｂ）ゲート絶縁膜、ａ−Ｓｉ層、チャネル保護膜を形成する工程、（ｃ）ソース、ドレイン電極及び信号線、半導体層を形成する工程、（ｄ）パッシベーション膜、コンタクトホールを形成する工程、（ｅ）画素電極を形成する工程を含む。ここで（ｃ）の工程において、ソース、ドレイン電極及び信号線を高融点金属層とＡｌ（合金）層と高融点金属層との３層構造に形成し、Ａｌ（合金）層の側面に保護膜を形成すること、半導体層及びチャネル形成時のドライエッチング後に同一真空中で真空引きすることを特徴としている。 The method of manufacturing a TFT substrate used in the fourth embodiment includes (a) a step of forming a gate electrode and a scanning line on a transparent insulating substrate, and (b) forming a gate insulating film, an a-Si layer, and a channel protective film. Forming, (c) forming source and drain electrodes and signal lines, and a semiconductor layer; (d) forming a passivation film and a contact hole; and (e) forming a pixel electrode. Here, in the step (c), the source, drain electrodes and signal lines are formed in a three-layer structure of a high melting point metal layer, an Al (alloy) layer and a high melting point metal layer, and are protected on the side surfaces of the Al (alloy) layer. The method is characterized in that a film is formed, and after the semiconductor layer and the channel are dry-etched, vacuum is drawn in the same vacuum.
図１４〜図１５に示すように、まず、厚さ０．７ｍｍの無アルカリガラスからなる透明絶縁性基板２０上に、スパッタにより厚さ約２００ｎｍのＡｌ（合金）層と厚さ約１００ｎｍの高融点金属層を成膜し、フォトリソグラフィーとエッチングにより、ゲート電極２１、走査線（図示せず）、蓄積容量電極（図示せず）、遮光層（図示せず）、走査線端子の端子部金属膜３３を形成する（図１４（ａ））。ここで、Ａｌ（合金）と高融点金属の種類及びエッチング方法は、第１の実施形態と同様である。
As shown in FIGS. 14 and 15, first, an Al (alloy) layer having a thickness of about 200 nm and a high layer having a thickness of about 100 nm are formed on a transparent insulating
次に、プラズマＣＶＤにより厚さ約４００ｎｍのシリコン窒化膜からなるゲート絶縁膜２２と厚さ約８０ｎｍのアモルファスシリコン（ａ−Ｓｉ）層２８と厚さ約１００ｎｍのシリコン窒化膜とを順次成膜し、フォトリソグラフィーとエッチングにより、ゲート電極２１に対向して、チャネル保護膜６１を形成する（図１４（ｂ））。
Next, a
次に、プラズマＣＶＤにより厚さ約３０ｎｍのリンをドープしたＮ型アモルファスシリコン（ｎ+型ａ−Ｓｉ）層２９と、さらに、スパッタにより厚さ約５０ｎｍの高融点金属層と厚さ２００ｎｍのＡｌ（合金）層と厚さ約１００ｎｍの高融点金属層とを順次成膜し、フォトリソグラフィーとエッチングにより、ソース電極２４、ドレイン電極２５、信号線１２、信号線端子の端子部金属膜３４と半導体層２３を形成する（図１４（ｃ））。このエッチングは、フォトレジストをマスクとして高融点金属層、Ａｌ（合金）層、高融点金属層の３層膜をエッチングし、引き続き、ｎ+型ａ−Ｓｉ層２９及びａ−Ｓｉ層２８をエッチングする。信号線金属膜のエッチング方法は、第１の実施形態と同様に、ウェットエッチングで行い、フォトレジストの端面からサイドエッチさせる。さらに、エッチング後の水洗を４０℃〜５０℃の温水で行い、Ａｌ（合金）膜の側壁にＡｌ（合金）の酸化膜または水酸化膜からなる保護膜３８を形成する。また、半導体層のエッチング方法は、第２の実施形態と同様であり、エッチング後、同一真空中で基板を電極から離した状態で真空引きを行い、さらに、Ｏ2、Ｎ2、Ｈ2、Ｈｅの何れかのガスでプラズマ処理を行う。半導体層２３のエッチング時に、同時にチャネル部分のｎ+型ａ−Ｓｉ層２９もエッチング除去する。引き続き、第１の実施形態と同様に、速やかにフォトレジストをウェット剥離で除去する。
Next, an N-type amorphous silicon (n + -type a-Si)
以上のような手法を用いることにより、Ａｌ（合金）膜がエッチングガスのプラズマに曝されることがなく、また、基板に付着したＦやＣｌを除去できるため、Ａｌの腐食を防止することができる。 By using the above method, the Al (alloy) film is not exposed to the plasma of the etching gas, and F and Cl attached to the substrate can be removed, so that corrosion of Al can be prevented. it can.
なお、ここでは、信号線金属膜のウェットエッチング後の水洗時に、温水洗により保護膜を形成する例を述べたが、フォトレジストの剥離後の水洗時に、同様に温水洗を行ってもよい。この場合は、上述したチャネル及び半導体層形成のドライエッチングは、ソース、ドレイン電極の金属膜をマスクとして行うことになる。 Here, the example in which the protective film is formed by hot water washing during the water washing after the wet etching of the signal line metal film has been described. However, the same hot washing may be performed at the time of the water washing after the photoresist is removed. In this case, the dry etching for forming the channel and the semiconductor layer described above is performed using the metal films of the source and drain electrodes as a mask.
次に、プラズマＣＶＤにより厚さ約２００ｎｍのシリコン窒化膜からなるパッシベーション膜２６を成膜し、フォトリソグラフィーとエッチングにより、画素部コンタクトホール３５及び端子部コンタクトホール３６を開口する（図１５（ａ））。
Next, a
次に、スパッタにより厚さ約５０ｎｍのＩＴＯまたＩＺＯからなる透明導電膜を成膜し、フォトリソグラフィーとエッチングにより、画素電極２７及び端子部の接続電極３７を形成し、約２７０℃の温度でアニールして、ＴＦＴ基板を完成する（図１５（ｂ））。
Next, a transparent conductive film made of ITO or IZO having a thickness of about 50 nm is formed by sputtering, the
この後、第１の実施形態と同様にして、液晶表示装置を完成する。 Thereafter, a liquid crystal display device is completed in the same manner as in the first embodiment.
次に、本発明の根拠になるデータについて、実験結果に基づいて説明する。 Next, data serving as a basis of the present invention will be described based on experimental results.
表１は、第１の実施形態のＴＦＴ基板のサンプルについて、チャネル部ｎ+型ａ−Ｓｉ層ドライエッチングの際における、マスクとなるフォトレジストの有無、信号線Ａｌ側面の保護処理（温水洗による酸化、水酸化処理）の有無、及び、エッチングガスの種類と、信号線Ａｌ腐食の発生状況との関係を調べた結果をまとめて示している。各サンプルは、Ｃｌ2／Ｏ2によるドライエッチング、ＣＨ3／Ｈｅ／Ｏ2と、ＳＦ6／ＨＣｌ／Ｈｅとによる２ステップエッチング、又は、ＣＨ3／Ｈｅ／Ｏ2と、ＳＦ6／ＣＨＦ3／Ｈｅによる２ステップエッチングによるドライエッチングを行った。このエッチング後の真空引き、及び、Ｏ2プラズマ処理は行わずに、そのまま大気中に取り出した。信号線Ａｌ腐食は、ドライエッチング後に基板をチャンバから取り出し、大気中に約１時間放置した後に、光学顕微鏡で観察した。なお、表２及び表３を含めて、表中の記号は以下の通りである。
××：Ａｌ腐食が大量に発生。
×：Ａｌ腐食が発生。
△：Ａｌ腐食が僅かに発生。
○：Ａｌ腐食は発生しない。
XX: A large amount of Al corrosion occurred.
X: Al corrosion occurred.
Δ: Al corrosion slightly occurred.
：: Al corrosion does not occur.
表２は、同様に、第１の実施形態のＴＦＴ基板のサンプルについて、チャネル部ｎ+型ａ−Ｓｉ層ドライエッチングの際に、そのエッチング後の真空引き時間、及び、その後のＯ2プラズマ処理時間と、信号線Ａｌ腐食の発生状況との関係をまとめて示している。表２のサンプルは、フォトレジスト無しで、かつ信号線Ａｌ側面の保護処理を行わない状態で、ＣＨＦ3／Ｈｅ／Ｏ2とＳＦ6／ＨＣｌ／Ｈｅとで２ステップでエッチングを行ったものである。信号線Ａｌ腐食は、ドライエッチング後の基板取出し後、大気中に約１時間放置した後、光学顕微鏡で観察した。
表３は、同様に、第１の実施形態のＴＦＴ基板のサンプルについて、チャネル部ｎ+型ａ−Ｓｉ層ドライエッチング後に基板が大気開放されてから、洗浄処理（ウェット剥離）されるまでの経過時間と、信号線Ａｌ腐食の発生状況との関係を調べた結果を示している。各サンプルは、信号線Ａｌ側面の保護処理を行わない状態で、ＣＨＦ3／Ｈｅ／Ｏ2とＳＦ6／ＨＣｌ／Ｈｅとによる２ステップエッチングを行ったものであり、エッチング後の真空引き、Ｏ2プラズマ処理は行っていない。信号線Ａｌ腐食は、フォトレジストマスクのウエット剥離後に、光学顕微鏡で観察した。
上記実験によって、塩素系ガス（Ｃｌ2、ＨＣｌ）はフッ素系ガス（ＣＨＦ3）よりＡｌ腐食が発生しやすいこと、塩素系ガスを使用しなくても、Ａｌ腐食は発生することを確認した。これらのＡｌ腐食は、フォトレジスト有の状態でエッチングしたり、Ａｌ側面の保護処理を行うことによりかなり抑制され、両者を同時に行うことにより防止できることがわかった。さらに、エッチング後の真空引き時間が長いほど、Ｏ2処理時間が長いほどＡｌ腐食に対して効果があり、また同様に、エッチング後洗浄処理までの放置時間が短いほど、Ａｌ腐食に対して効果があることがわかった。 The above experiments confirmed that chlorine gas (Cl 2 , HCl) is more likely to cause Al corrosion than fluorine gas (CHF 3 ), and that Al corrosion occurs even without using a chlorine gas. It has been found that these Al corrosions are considerably suppressed by etching in the presence of a photoresist or by performing a protection treatment on the Al side surface, and can be prevented by performing both at the same time. Furthermore, the longer the evacuation time after etching and the longer the O 2 treatment time, the more effective against Al corrosion. Similarly, the shorter the standing time until post-etching cleaning treatment, the more effective against Al corrosion. I found that there was.
従って、Ａｌ腐食の対策として、信号線のＡｌ側面をエッチングガスのプラズマに曝さないことと、基板に残留するエッチングガスのＣｌ、Ｆ成分を除去、置換することが重要であり、これらの対策を組み合わせることにより、Ａｌ腐食の改善効果がさらに増すことを確認した。 Therefore, as a countermeasure against Al corrosion, it is important not to expose the Al side surface of the signal line to the plasma of the etching gas, and to remove and replace the Cl and F components of the etching gas remaining on the substrate. It was confirmed that the effect of improving the Al corrosion was further increased by the combination.
なお、前述した実施形態ではツイスティドネマティック（ＴＮ）型の液晶表示装置に適用した例を示したが、本発明はインプレインスイッチング（ＩＰＳ）型の液晶表示装置に適用できることは言うまでもない。ＩＰＳ型液晶表示装置では、通常画素電極は金属膜で形成されるが、実施形態に示したようなＴＦＴ基板では、端子部の接続電極や、共通配線の結束、保護トランジスタ部のゲート層とドレイン層との層変換のためにパッシベーション膜上の透明導電膜を使用するため、製造工程フローとしては、ＴＮ型もＩＰＳ型も全く同じになるためである。また、ＩＰＳ型の液晶表示装置でも、開口率向上のため、パッシベーション膜上に透明導電膜で画素電極と共通電極を形成する技術があり、本発明は、このような液晶表示装置にも適用できることは明白である。 In the above-described embodiment, an example in which the present invention is applied to a twisted nematic (TN) type liquid crystal display device is described. However, it is needless to say that the present invention can be applied to an in-plane switching (IPS) type liquid crystal display device. In the IPS type liquid crystal display device, the pixel electrode is usually formed of a metal film. However, in the TFT substrate as shown in the embodiment, the connection electrode of the terminal portion, the binding of the common wiring, the gate layer and the drain of the protection transistor portion are formed. This is because the transparent conductive film on the passivation film is used for the layer conversion between the layers, so that the manufacturing process flow is exactly the same for both the TN type and the IPS type. Also, in the IPS type liquid crystal display device, there is a technique of forming a pixel electrode and a common electrode with a transparent conductive film on a passivation film in order to improve an aperture ratio, and the present invention can be applied to such a liquid crystal display device. Is obvious.
また、前述した実施形態では、Ａｌ側面の保護処理を温水洗により行う例を示したが、工程数が一工程増えるが、酸素や窒素等のプラズマ処理を行い、Ａｌの酸化膜や窒化膜を形成してもよい。但し、この場合は、等方的なＰＥモードでプラズマ処理を行い、保護膜の横方向の厚さを少なくとも１００ｎｍ以上に形成する必要がある。保護膜の横方向の厚さが数十ｎｍ程度以下では、ドライエッチングガスが膜の欠陥部分から内部に容易に侵入して、保護効果が十分でないためである。 Further, in the above-described embodiment, an example in which the protection process of the Al side surface is performed by washing with hot water has been described, but the number of processes is increased by one. It may be formed. However, in this case, it is necessary to perform the plasma processing in the isotropic PE mode to form the protective film in a lateral thickness of at least 100 nm or more. If the thickness of the protective film in the lateral direction is about several tens nm or less, the dry etching gas easily penetrates from the defective portion of the film to the inside, and the protective effect is not sufficient.
また、前述した実施形態では、信号線が高融点金属／Ａｌ（合金）／高融点金属の３層の積層配線に適用した例を示したが、Ａｌ（合金）／高融点金属の２層配線にも適用可能である。この場合は、画素電極を信号線より下側に形成するＴＦＴ構造を採用すればよい。 Further, in the above-described embodiment, an example is described in which the signal line is applied to a three-layer wiring of high melting point metal / Al (alloy) / high melting point metal, but a two-layer wiring of Al (alloy) / high melting point metal is used. Is also applicable. In this case, a TFT structure in which the pixel electrode is formed below the signal line may be employed.
また、前述した実施形態では、ａ−ＳｉＴＦＴの例を示したが、ポリシリコン（ｐ−Ｓｉ）ＴＦＴにも適用できることは言うまでもない。 In the above-described embodiment, an example of an a-Si TFT has been described, but it is needless to say that the present invention can be applied to a polysilicon (p-Si) TFT.
以上説明したように、本発明の好適な実施態様によれば、信号線やソース、ドレイン電極を形成後、信号線やソース、ドレイン電極の側部に露出したＡｌ（合金）膜の側面をＡｌ（合金）の酸化膜や水酸化膜からなる保護膜により保護するため、その後の半導体層のエッチングやチャネルエッチング時に塩素系ガスやフッ素系ガスに起因するＡｌ（合金）膜の腐食を抑制することができる。さらに、信号線やソース、ドレイン電極の金属膜がエッチングマスクであるフォトレジストから後退しているため、半導体層のエッチングやチャネルエッチング時に塩素系ガスやフッ素系ガスのプラズマに曝されにくくなり、Ａｌ（合金）膜の腐食を抑制することができる。 As described above, according to the preferred embodiment of the present invention, after the signal line, the source, and the drain electrode are formed, the side surface of the Al (alloy) film exposed on the side of the signal line, the source, and the drain electrode is made of Al. To protect the Al (alloy) film caused by chlorine-based gas or fluorine-based gas during subsequent etching of the semiconductor layer or channel etching for protection by a protective film made of (alloy) oxide film or hydroxide film. Can be. Further, since the metal films of the signal lines, source and drain electrodes are recessed from the photoresist serving as an etching mask, it is difficult to be exposed to plasma of a chlorine-based gas or a fluorine-based gas at the time of etching a semiconductor layer or channel etching. Corrosion of the (alloy) film can be suppressed.
また、半導体層エッチング、チャネルエッチング工程において、ドライエッチング終了後、同一真空中で真空引きを行い、さらに、Ｏ2、Ｎ2、Ｈ2、Ｈｅの何れかガスでプラズマ処理することにより、基板上に残留しているフッ素系ガス、塩素系ガスを除去、置換するので、半導体層のエッチングやチャネルエッチング時に基板に付着した塩素系ガスやフッ素系ガスを効率よく除去でき、Ａｌ（合金）膜の腐食を抑制することができる。
また、半導体層エッチング、チャネルエッチング工程において、ドライエッチング終了後、洗浄処理までの時間を１０分以内とすることにより、基板に残留しているフッ素系ガス、塩素系ガスを除去するので、半導体層のエッチングやチャネルエッチング時に基板に付着した塩素系ガスやフッ素系ガスを除去でき、Ａｌ（合金）膜の腐食を抑制することができる。
Further, in the semiconductor layer etching and channel etching processes, after the dry etching is completed, the substrate is evacuated in the same vacuum, and further subjected to plasma treatment with any one of O 2 , N 2 , H 2 , and He to form a substrate. Removes and replaces the fluorine-based gas and chlorine-based gas remaining on the substrate, so that the chlorine-based gas and fluorine-based gas attached to the substrate during the etching of the semiconductor layer and the channel etching can be efficiently removed, and the Al (alloy) film can be removed. Corrosion can be suppressed.
In addition, in the semiconductor layer etching and channel etching steps, the fluorine-based gas and chlorine-based gas remaining on the substrate are removed by setting the time from completion of dry etching to cleaning treatment within 10 minutes, thereby removing the semiconductor layer. Can remove chlorine-based gas and fluorine-based gas adhering to the substrate at the time of etching or channel etching, thereby suppressing corrosion of the Al (alloy) film.
１、３ 高融点金属層
２ Ａｌ（合金）層
４ ３層膜
１０ ＴＦＴ基板
１１ 走査線
１２ 信号線
１３ 薄膜トランジスタ（ＴＦＴ）
１４ 走査線端子
１５ 信号線端子
２０、５０ 透明絶縁性基板
２１ ゲート電極
２２ ゲート絶縁膜
２３ 半導体層
２４ ソース電極
２５ ドレイン電極
２６ パッシベーション膜
２７ 画素電極
２８ アモルファスシリコン（ａ−Ｓｉ型）層
２９ Ｎ型アモルファスシリコン（ｎ+型ａ−Ｓｉ）層
３１ 蓄積容量電極
３２ 遮光層
３３、３４ 端子部金属膜
３５ 画素部コンタクトホール
３６ 端子部コンタクトホール
３７ 接続電極
３８ 保護膜
４０ 対向基板
４１ 配向膜
４２ カラーフィルタ
４３ ブラックマトリクス
４４ 共通電極
４５ シール
４６ 液晶
４７ 偏向板
５１、５２、５３、５４、５５ フォトレジスト
６１ チャネル保護膜
1, 3 high melting
Reference Signs List 14 scanning
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003378471A JP4651929B2 (en) | 2002-11-15 | 2003-11-07 | Manufacturing method of liquid crystal display device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002332484 | 2002-11-15 | ||
| JP2003378471A JP4651929B2 (en) | 2002-11-15 | 2003-11-07 | Manufacturing method of liquid crystal display device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007208117A Division JP4747139B2 (en) | 2002-11-15 | 2007-08-09 | Manufacturing method of liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004177946A true JP2004177946A (en) | 2004-06-24 |
| JP4651929B2 JP4651929B2 (en) | 2011-03-16 |
Family
ID=32716250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003378471A Expired - Lifetime JP4651929B2 (en) | 2002-11-15 | 2003-11-07 | Manufacturing method of liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4651929B2 (en) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006154127A (en) * | 2004-11-26 | 2006-06-15 | Nec Lcd Technologies Ltd | Method for manufacturing display device and method for forming pattern |
| JP2006154122A (en) * | 2004-11-26 | 2006-06-15 | Nec Lcd Technologies Ltd | Photomask for active matrix type display apparatus and method for manufacturing the same |
| JP2007027735A (en) * | 2005-07-12 | 2007-02-01 | Samsung Electronics Co Ltd | Thin film transistor display plate and manufacturing method thereof |
| JP2007035904A (en) * | 2005-07-27 | 2007-02-08 | Casio Comput Co Ltd | Manufacturing method of active substrate |
| JP2007206134A (en) * | 2006-01-31 | 2007-08-16 | Epson Imaging Devices Corp | Method of manufacturing active matrix display device |
| JP2007273827A (en) * | 2006-03-31 | 2007-10-18 | Tokyo Electron Ltd | Reflow method, pattern formation method, and manufacturing method of tft element for liquid crystal display |
| JP2007294946A (en) * | 2006-04-24 | 2007-11-08 | Samsung Electronics Co Ltd | Method of manufacturing metal wiring and method of manufacturing display board using the same |
| JP2008098606A (en) * | 2006-10-14 | 2008-04-24 | Au Optronics Corp | Thin film transistor array substrate of liquid crystal display device and method of manufacturing same |
| JP2009081422A (en) * | 2007-09-03 | 2009-04-16 | Semiconductor Energy Lab Co Ltd | Methods for manufacturing thin-film transistor and display device |
| JP2009157366A (en) * | 2007-12-03 | 2009-07-16 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
| WO2009104446A1 (en) * | 2008-02-22 | 2009-08-27 | シャープ株式会社 | Method for manufacturing active matrix substrate and method for manufacturing display device |
| WO2009130841A1 (en) * | 2008-04-24 | 2009-10-29 | シャープ株式会社 | Method for manufacturing thin film transistor substrate |
| JP2010079302A (en) * | 2008-09-25 | 2010-04-08 | Beijing Boe Optoelectronics Technology Co Ltd | Method of manufacturing array substrate of liquid crystal display |
| CN102254861A (en) * | 2011-08-11 | 2011-11-23 | 深圳市华星光电技术有限公司 | Manufacturing methods of thin film transistor matrix substrate and display panel |
| JP2012033877A (en) * | 2010-07-30 | 2012-02-16 | Samsung Electronics Co Ltd | Method for manufacturing thin film transistor display plate |
| JP2012084868A (en) * | 2010-09-13 | 2012-04-26 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor device |
| US8216891B2 (en) | 2006-10-14 | 2012-07-10 | Au Optronics Corp. | LCD TFT array plate and fabricating method thereof |
| KR101174429B1 (en) | 2006-01-24 | 2012-08-23 | 삼성전자주식회사 | Thin film transistor and method for manufacturing the same and liquid crystal display having the same |
| JP2013110397A (en) * | 2011-10-24 | 2013-06-06 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing semiconductor device |
| JP2016136633A (en) * | 2009-08-07 | 2016-07-28 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2020145358A (en) * | 2019-03-07 | 2020-09-10 | 豊田合成株式会社 | Method for manufacturing semiconductor device |
| JP2021114615A (en) * | 2011-10-19 | 2021-08-05 | 株式会社半導体エネルギー研究所 | Transistor |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0713180A (en) * | 1993-06-28 | 1995-01-17 | Toshiba Corp | Liquid crystal display device |
| JPH09203886A (en) * | 1996-01-25 | 1997-08-05 | Toshiba Corp | Active matrix liquid crystal panel |
| JPH10319441A (en) * | 1997-03-14 | 1998-12-04 | Fujitsu Ltd | Production of thin film device and thin film device |
| JPH11126777A (en) * | 1997-10-24 | 1999-05-11 | Nec Corp | Method of patterning laminated wiring |
| JP2001036095A (en) * | 1999-05-20 | 2001-02-09 | Nec Corp | Thin film transistor and manufacture thereof |
| JP2002129362A (en) * | 2000-10-31 | 2002-05-09 | Casio Comput Co Ltd | Method for forming chromium pattern and method for manufacturing liquid crystal display |
-
2003
- 2003-11-07 JP JP2003378471A patent/JP4651929B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0713180A (en) * | 1993-06-28 | 1995-01-17 | Toshiba Corp | Liquid crystal display device |
| JPH09203886A (en) * | 1996-01-25 | 1997-08-05 | Toshiba Corp | Active matrix liquid crystal panel |
| JPH10319441A (en) * | 1997-03-14 | 1998-12-04 | Fujitsu Ltd | Production of thin film device and thin film device |
| JPH11126777A (en) * | 1997-10-24 | 1999-05-11 | Nec Corp | Method of patterning laminated wiring |
| JP2001036095A (en) * | 1999-05-20 | 2001-02-09 | Nec Corp | Thin film transistor and manufacture thereof |
| JP2002129362A (en) * | 2000-10-31 | 2002-05-09 | Casio Comput Co Ltd | Method for forming chromium pattern and method for manufacturing liquid crystal display |
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006154122A (en) * | 2004-11-26 | 2006-06-15 | Nec Lcd Technologies Ltd | Photomask for active matrix type display apparatus and method for manufacturing the same |
| JP2006154127A (en) * | 2004-11-26 | 2006-06-15 | Nec Lcd Technologies Ltd | Method for manufacturing display device and method for forming pattern |
| JP2007027735A (en) * | 2005-07-12 | 2007-02-01 | Samsung Electronics Co Ltd | Thin film transistor display plate and manufacturing method thereof |
| JP2007035904A (en) * | 2005-07-27 | 2007-02-08 | Casio Comput Co Ltd | Manufacturing method of active substrate |
| KR101174429B1 (en) | 2006-01-24 | 2012-08-23 | 삼성전자주식회사 | Thin film transistor and method for manufacturing the same and liquid crystal display having the same |
| JP2007206134A (en) * | 2006-01-31 | 2007-08-16 | Epson Imaging Devices Corp | Method of manufacturing active matrix display device |
| JP2007273827A (en) * | 2006-03-31 | 2007-10-18 | Tokyo Electron Ltd | Reflow method, pattern formation method, and manufacturing method of tft element for liquid crystal display |
| JP2007294946A (en) * | 2006-04-24 | 2007-11-08 | Samsung Electronics Co Ltd | Method of manufacturing metal wiring and method of manufacturing display board using the same |
| US8216891B2 (en) | 2006-10-14 | 2012-07-10 | Au Optronics Corp. | LCD TFT array plate and fabricating method thereof |
| JP2008098606A (en) * | 2006-10-14 | 2008-04-24 | Au Optronics Corp | Thin film transistor array substrate of liquid crystal display device and method of manufacturing same |
| JP2009081422A (en) * | 2007-09-03 | 2009-04-16 | Semiconductor Energy Lab Co Ltd | Methods for manufacturing thin-film transistor and display device |
| US8703560B2 (en) | 2007-09-03 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Methods for manufacturing thin film transistor |
| US8501554B2 (en) | 2007-09-03 | 2013-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Methods for manufacturing thin film transistor and display device |
| JP2009157366A (en) * | 2007-12-03 | 2009-07-16 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
| US8895333B2 (en) | 2007-12-03 | 2014-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with pixel electrode over gate electrode of thin film transistor |
| KR101446249B1 (en) | 2007-12-03 | 2014-10-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
| WO2009104446A1 (en) * | 2008-02-22 | 2009-08-27 | シャープ株式会社 | Method for manufacturing active matrix substrate and method for manufacturing display device |
| WO2009130841A1 (en) * | 2008-04-24 | 2009-10-29 | シャープ株式会社 | Method for manufacturing thin film transistor substrate |
| JP2010079302A (en) * | 2008-09-25 | 2010-04-08 | Beijing Boe Optoelectronics Technology Co Ltd | Method of manufacturing array substrate of liquid crystal display |
| US10243005B2 (en) | 2009-08-07 | 2019-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2016136633A (en) * | 2009-08-07 | 2016-07-28 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2020046677A (en) * | 2009-08-07 | 2020-03-26 | 株式会社半導体エネルギー研究所 | Display device |
| JP2012033877A (en) * | 2010-07-30 | 2012-02-16 | Samsung Electronics Co Ltd | Method for manufacturing thin film transistor display plate |
| JP2012084868A (en) * | 2010-09-13 | 2012-04-26 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor device |
| CN102254861A (en) * | 2011-08-11 | 2011-11-23 | 深圳市华星光电技术有限公司 | Manufacturing methods of thin film transistor matrix substrate and display panel |
| WO2013020322A1 (en) * | 2011-08-11 | 2013-02-14 | 深圳市华星光电技术有限公司 | Method for manufacturing thin film transistor matrix substrate and display panel |
| JP2021114615A (en) * | 2011-10-19 | 2021-08-05 | 株式会社半導体エネルギー研究所 | Transistor |
| JP7187602B2 (en) | 2011-10-19 | 2022-12-12 | 株式会社半導体エネルギー研究所 | light emitting device |
| US11817505B2 (en) | 2011-10-19 | 2023-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2013110397A (en) * | 2011-10-24 | 2013-06-06 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing semiconductor device |
| JP2017073557A (en) * | 2011-10-24 | 2017-04-13 | 株式会社半導体エネルギー研究所 | Semiconductor device manufacturing method |
| JP2020145358A (en) * | 2019-03-07 | 2020-09-10 | 豊田合成株式会社 | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4651929B2 (en) | 2011-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4651929B2 (en) | Manufacturing method of liquid crystal display device | |
| US7517464B2 (en) | Method for manufacturing an LCD device | |
| JP4920140B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| KR100698950B1 (en) | Manufacturing method of thin film transistor array substrate | |
| US7554207B2 (en) | Method of forming a lamination film pattern and improved lamination film pattern | |
| US6872603B2 (en) | Method for forming interconnections including multi-layer metal film stack for improving corrosion and heat resistances | |
| EP1916702A2 (en) | Method of manufacturing a thin-film transistor substrate | |
| US7492418B2 (en) | Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof | |
| JP4076164B2 (en) | Method for manufacturing active matrix substrate | |
| JP5679397B2 (en) | Method for manufacturing thin film transistor substrate | |
| KR20100019233A (en) | Thin film transistor substrate and method of fabricating the same | |
| JP4747139B2 (en) | Manufacturing method of liquid crystal display device | |
| JP5411236B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP4800236B2 (en) | Thin film transistor manufacturing method and liquid crystal display device using the same | |
| KR101432109B1 (en) | Method of Fabricating A Thin Film Transistor | |
| JP5488525B2 (en) | Thin film transistor and manufacturing method thereof | |
| JP4892830B2 (en) | Thin film transistor manufacturing method | |
| JP4579012B2 (en) | Manufacturing method of liquid crystal display device | |
| JP5087825B2 (en) | Method for manufacturing active substrate | |
| JP5707725B2 (en) | Thin film patterning method and display panel manufacturing method | |
| JP3169322B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JP2008242086A (en) | Manufacturing method of electrooptical device | |
| JP4353282B2 (en) | Electro-optic device | |
| JP2006080171A (en) | Manufacturing method of thin film transistor panel | |
| JPH04213427A (en) | Production of electrode wiring of multiplayered metal film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070614 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080825 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090327 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090507 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090717 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100806 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101215 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4651929 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |