JP2004173461A - Multiple-point dc-dc converter - Google Patents
Multiple-point dc-dc converter Download PDFInfo
- Publication number
- JP2004173461A JP2004173461A JP2002339009A JP2002339009A JP2004173461A JP 2004173461 A JP2004173461 A JP 2004173461A JP 2002339009 A JP2002339009 A JP 2002339009A JP 2002339009 A JP2002339009 A JP 2002339009A JP 2004173461 A JP2004173461 A JP 2004173461A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- power supply
- gate
- control
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
【発明の属する技術分野】
この発明は、多点DC−DC変換器において、電源投入時の突入電流による誤動作を防止することができる多点DC−DC変換器に関するものである。
【0001】
【従来の技術】
出願人は特許文献1において、電源投入時の突入電流を制御できるDC−DC変換器の発明を提案した。以下、この発明の概略を説明する。
【0002】
図5はこのDC−DC変換器の構成図であり、いわゆるプッシュプル形式になっている。8はDC−DC電源部であり、7はこのDC−DC電源部8を制御する制御部である。スイッチング素子Q1,Q2は周期的にオンオフされ、そのためトランスの1次側巻き線N11およびN12にはパルス状の電流が流れる。この電流によりトランスの2次側巻き線N21,N22に電力が誘起される。この電力はダイオードD1,D2およびコンデンサCで整流、平滑される。スイッチング素子Q1,Q2は制御回路7によってそのオンオフが制御される。
【0003】
このようなDC−DC変換器は、電源を投入したときにコンデンサCが急激に充電されるので、大きな突入電流が流れて他の機器に悪影響を及ぼす。そのため、徐々に出力電圧を増加させる、いわゆるソフトスタートの機能が必要になる。制御部7にはこのソフトスタートの機能が内蔵されている。
【0004】
CNTは4ビットのカウンタであり、クロック信号CLKが入力される。比較器CMP1はカウンタCNTのカウント値が0になるとフリップフロップFF1をセットする。そのため、スイッチング素子Q1はオンになる。同様に、比較器CMP2はカウンタCNTのカウント値が8になるとフリップフロップFF2をセットし、そのため、スイッチング素子Q2はオンになる。
【0005】
比較器CMP3にはドライブパターン設定値0〜7が入力される。比較器CMP3はこのドライブパターン設定値とカウンタCNTのカウント値の下位3ビットを比較し、一致するとフリップフロップFF1およびFF2をクリアする。そのため、スイッチング素子Q1,Q2はオフになる。
【0006】
電源投入時に、比較器CMP3にはドライブパターン設定値として0〜7の値がこの順番に設定される。カウンタCNTのカウント値が0になるとスイッチング素子Q1がオンになり、下位3ビットがドライブパターン設定値になるとオフになる。次に、カウント値が8になるとスイッチング素子Q2がオンになり、下位3ビットがドライブパターン設定値になるとオフになる。
【0007】
カウンタCNTがオーバーフローする毎にドライブパターン設定値を増加させていくと、スイッチング素子Q1,Q2がオンする時間のデューティ比が徐々に増加し、コンデンサCの両端電圧も徐々に大きくなる。このようにして、コンデンサCが急激に充電されて大きな突入電流が流れるのを防ぐ。
【0008】
図6に他のDC−DC変換器の構成を示す。91はDC−DC電源部、92は制御部である。パルス発生部921が出力する制御パルス信号とリセット信号はANDゲート922に入力され、論理積が取られる。このANDゲート922の出力でスイッチング素子Qがオンオフされる。
【0009】
スイッチング素子QがオンになるとインダクタLに電流が流れ、エネルギーがインダクタLに蓄積される。スイッチング素子Qがオフになるとこの蓄積されたエネルギーは放出される。この放出されたエネルギーはダイオードDを通ってコンデンサC1で平滑され、負荷93に供給される。このDC−DC変換器は電源投入時にパルス発生部921からリセット信号が出力されるので、スイッチング素子Qがオフになることが保証されるという特徴がある。
【0010】
【特許文献1】
特許第3063961号公報
【0011】
【発明が解決しようとする課題】
しかしながら、このようなDC−DC変換器には次のような課題があった。
【0012】
図5および図6のDC−DC変換器はDC−DC電源部が1つであるが、多点DC−DC変換器では1つの制御部で複数(例えば16個)のDC−DC電源部を制御する。そのため、これらのDC−DC電源部内のスイッチング素子は同時にオンオフされ、大きな突入電流が流れるという課題があった。
【0013】
図5のDC−DC変換部は大きな突入電流が流れるのを防ぐために、DC−DC電源部の出力電圧が徐々に増加するように制御される。しかしながら、出力電圧は階段状にしか変化しないので、多点DC−DC変換器の場合にはやはり大きな突入電流が流れてその動作が不安定になってしまうという課題があった。また、図5のDC−DC変換器は構成が複雑であり、高価になってしまうという課題もあった。
【0014】
従って本発明の目的は、構成が簡単でかつ大きな突入電流が流れることがない、多点DC−DC変換器を提供することにある。
【0015】
【課題を解決するための手段】
このような課題を解決するために、本発明のうち請求項1記載の発明は、互いにアクティブ区間が重ならない複数の制御パルスを出力する制御部と、インダクタおよびこのインダクタに流れる電流を制御するスイッチング素子を内蔵した複数のDC−DC電源部とを具備し、この複数のDC−DC電源部を少なくとも2つのグループに分けて、これらのグループに異なった前記制御パルスを供給して、この制御パルスの前記アクティブ区間に前記スイッチング素子をオンするようにしたものである。突入電流を少なくすることができる。
【0016】
請求項2記載の発明は、請求項1記載の発明において、前記DC−DC電源部を2つのグループに分割し、前記制御部はオンパルスおよび選択パルスを出力するパルス発生部と、前記オンパルスおよび前記選択パルスが入力される第1のANDゲートと、前記オンパルスおよび前記選択パルスを反転したパルスが入力される第2のANDゲートとを有し、前記第1のANDゲートの出力に関連する信号を前記制御パルスとして前記グループのうち一方のグループのDC−DC電源部に供給し、前記第2のANDゲートの出力に関連する信号を前記制御パルスとして前記グループのうち他方のグループのDC−DC電源部に供給するようにしたものである。構成が簡単になる。
【0017】
請求項3記載の発明は、請求項1または請求項2記載の発明において、前記パルス発生部は電源投入時または必要に応じて所定の期間アクティブになるリセット信号を出力し、このリセット信号がアクティブの間前記制御パルスをアクティブにしないようにしたものである。電源投入時の誤動作を防止できる。
【0018】
【発明の実施の形態】
図1に本発明に係る多点DC−DC変換器の一実施例の構成を示す。図1において、1は制御部であり、パルス発生部11,4つの2入力ANDゲート12〜15およびインバータ16で構成されている。
【0019】
パルス発生部1はオンパルス、選択パルスおよびリセットの3つの信号を出力する。オンパルスはANDゲート12と13の一方の入力端子に入力される。選択パルスはANDゲート12の他方の入力端子とインバータ16に入力される。インバータ16の出力はANDゲート13の他方の入力端子に入力される。
【0020】
ANDゲート12の出力はANDゲート14の一方の入力端子に、ANDゲート13の出力はANDゲート15の一方の入力端子に入力される。また、ANDゲート14,15の他方の入力端子にはパルス発生部11から出力されるリセットが入力される。
【0021】
211〜21nはn個のDC−DC電源部である。これらのDC−DC電源部211〜21nの内部構成は図6のDC−DC電源部91と同じなので、同じ要素には同一符号を付して説明を省略する。DC−DC電源部211〜21nにはそれぞれ負荷411〜41nが接続される。また、ANDゲート14の出力は制御パルスとしてこれらのDC−DC電源部211〜21nに出力され、それらのスイッチング素子Qのオン・オフを制御する。
【0022】
221〜22nはn個のDC−DC電源部であり、その内部構成はDC−DC電源部211と同じである。これらのDC−DC電源部221〜22nのそれぞれには負荷421〜42nが接続される。ANDゲート15の出力は制御パルスとしてこれらのDC−DC電源部221〜22nに出力され、それらのスイッチング素子Qのオン・オフを制御する。また、DC−DC電源部211〜21nおよび221〜22nは電源3から電力が供給される。
【0023】
次に、図2に基づいてこの実施例の動作を説明する。図2(A)はオンパルス、(B)は選択パルスである。(C)はANDゲート12の出力であり、オンパルスと選択パルスが両方とも高レベルのときに高レベルになる。リセットが高レベルであるとANDゲート14の出力も同じになる。
【0024】
ANDゲート14の出力は制御パルスとしてDC−DC電源部211〜21nに出力される。この出力の高レベル区間はアクティブ区間であり、スイッチング素子Qはこのアクティブ区間の間オンになり、インダクタLに電流が流れてエネルギーが蓄積される。
【0025】
図2(C)はインバータ16の出力であり、(B)の選択パルスと逆極性になっている。(D)はANDゲート13の出力であり、オンパルスとインバータ16の出力が両方とも高レベルのときに高レベルになる。リセットが高レベルであるとANDゲート15の出力も同じになる。
【0026】
ANDゲート15の出力は制御パルスとしてDC−DC電源部221〜22nに出力される。この出力の高レベル区間はアクティブ区間であり、スイッチング素子Qはこのアクティブ区間の間オンになり、インダクタLに電流が流れてエネルギーが蓄積される。
【0027】
図2から明らかなように、ANDゲート12とANDゲート13の出力が高レベルになる期間は重なることはない。そのため、DC−DC電源部211〜21n内のスイッチング素子Qと同221〜22n内のスイッチング素子Qは同時にオンすることはなくなるので、電源3の負荷を半分に減らすことができる。
【0028】
なお、電源投入時から所定の期間、パルス発生部11はリセットを低レベル、すなわちアクティブにする。そのため、ANDゲート14と15の出力は低レベルに維持される。全ての制御パルスはアクティブでなくなり、DC−DC電源部211〜21n、221〜22n内のスイッチング素子Qはオフになる。このようにして、電源投入時の誤動作を防止することができる。
【0029】
図3に本発明の他の実施例を示す。この実施例はDC−DC電源部を4つのグループに分割し、これらのグループ間で異なった時刻にDC−DC電源部内のスイッチング素子をオンするようにしたものである。図3において、6は制御部であり、パルス発生部61,デコーダ62および2入力ANDゲート631〜634と641〜644で構成される。
【0030】
パルス発生部61はオンパルス、選択パルスおよびリセットの3つの信号を出力する。その動作は図1実施例のパルス発生部11とほぼ同じである。選択パルスはデコーダ62に入力される。デコーダ62は2ビットのカウンタとデマルチプレクサを組み合わせたものであり、選択パルスの立ち上がりに同期して、信号S1〜S4を重ならないように順次高レベルにする。
【0031】
ANDゲート631〜634の一方の入力端子にはオンパルスが入力され、他方の入力端子にはそれぞれデコーダ62の出力S1〜S4が入力される。ANDゲート631の出力はANDゲート641の一方の入力端子に入力される。
【0032】
同様に、ANDゲート632の出力はANDゲート642に、ANDゲート633の出力はANDゲート643に、ANDゲート634の出力はANDゲート644に入力される。また、ANDゲート641〜644の他方の入力端子にはパルス発生部61の出力であるリセットが入力される。
【0033】
511〜51n、521〜52n、531〜53n、541〜54nはDC−DC電源部である。これらのDC−DC電源部は図1実施例のDC−DC電源部211と同様の構成を有している。なお、これらのDC−DC電源部にはそれぞれ負荷が接続されているが、この図では省略されている。また、これらのDC−DC電源部は共通の電源(図示せず)から電力が供給される。
【0034】
DC−DC電源部511〜51nにはANDゲート641の出力が制御パルスとして入力される。同様に、DC−DC電源部521〜52nにはANDゲート642の出力が、DC−DC電源部531〜53nにはANDゲート643の出力が、DC−DC電源部541〜54nにはANDゲート644の出力が制御パルスとして入力される。これらの制御パルスによってDC−DC電源部511〜51n、521〜52n、531〜53n、541〜54n内部のスイッチング素子が制御される。
【0035】
次に、図4によりこの実施例の動作を説明する。図4(A)、(B)はパルス発生部61が出力するオンパルスおよび選択パルスの波形である。デコーダ62は選択パルスをカウントし、(C)〜(F)に示す信号S1〜S4を出力する。まず信号S1が選択パルスの1周期間高レベルになり、次に信号S2が高レベルになる。そして、信号S3が高レベルになり、次に信号S4が高レベルになるという動作を繰り返す。
【0036】
信号S1〜S4はその高レベル区間が重ならないように順番に高レベルになる。ANDゲート631〜634の出力は入力されたオンパルスと信号S1〜S4の両方が高レベルになったときに高レベルになる。図4(G)〜(J)は各々ANDゲート631〜634の出力波形であり、リセットが高レベルであると、ANDゲート641〜644の出力も同じ波形になる。
【0037】
DC−DC電源部は511〜51n、521〜52n、531〜53n、541〜54nの4つのグループに分割され、これらのグループの各々にANDゲート641〜644の出力が制御パルスとして出力される。各グループのDC−DC電源部内のスイッチング素子は、入力された制御パルスの高レベル、すなわちアクティブ区間のみオンにされるので、同時にスイッチング素子がオンになるDC−DC電源部は全体の1/4なり、突入電流を1/4にすることができる。
【0038】
電源投入時あるいは必要なときにパルス発生部61はリセットを所定の期間低レベル、すなわちアクティブにする。リセットが低レベルになるとANDゲート641〜644の出力は低レベルになるので、全てのDC−DC電源部内のスイッチング素子はオフになる。このようにして、電源投入時あるいは制御パルスの周期やデューティ比を変えるときに誤動作が生じるのを防止することができる。
【0039】
なお、図1実施例ではDC−DC電源部を2つのグループに、図3実施例では4つのグループに分割したが、図3のデコーダ62を拡張することにより、それ以上のグループに分割することもできる。また、これらの実施例ではスイッチング素子が1つのDC−DC電源部に適用したが、図5の8のようなプッシュプル形式のDC−DC電源部に適用することもできる。
【0040】
【発明の効果】
以上説明したことから明らかなように、本発明によれば、次の効果が期待できる。
請求項1記載の発明によれば、互いにアクティブ区間が重ならない複数の制御パルスを出力する制御部と、インダクタおよびこのインダクタに流れる電流を制御するスイッチング素子を内蔵した複数のDC−DC電源部とを具備し、この複数のDC−DC電源部を少なくとも2つのグループに分けて、これらのグループに異なった前記制御パルスを供給して、この制御パルスの前記アクティブ区間に前記スイッチング素子をオンにして前記インダクタに電流を流すようにした。
【0041】
同時にスイッチング素子がオンになるDC−DC電源部の数を少なくすることができるので、突入電流が少なくなり、電源投入時の誤動作を防止することができるという効果がある。また、DC−DC電源部に電力を供給する電源の容量を小さくすることができるので、コストを低減することができるという効果もある。
【0042】
請求項2記載の発明によれば、請求項1記載の発明において、前記DC−DC電源部を2つのグループに分割し、前記制御部はオンパルスおよび選択パルスを出力するパルス発生部と、前記オンパルスおよび前記選択パルスが入力される第1のANDゲートと、前記オンパルスおよび前記選択パルスを反転したパルスが入力される第2のANDゲートとを有し、前記第1のANDゲートの出力に関連する信号を前記制御パルスとして前記グループのうち一方のグループのDC−DC電源部に供給し、前記第2のANDゲートの出力に関連する信号を前記制御パルスとして前記グループのうち他方のグループのDC−DC電源部に供給するようにした。
【0043】
DC−DC電源部内部のスイッチング素子を駆動する制御パルスはデューティ比や周期を可変させなければならないので作成するのが難しい。本発明によるとデューティ比や周期を可変しなければならないパルスはオンパルスだけであり、選択パルスは方形波を用いることができる。そのため、簡単な構成で制御パルスを作成することができるという効果がある。
【0044】
請求項3記載の発明によれば、請求項1または請求項2記載の発明において、前記パルス発生部は電源投入時または必要に応じて所定の期間アクティブになるリセット信号を出力し、このリセット信号がアクティブの間前記制御パルスをアクティブにしないようにした。電源投入時はもちろん、随時制御パルスをアクティブにしないようにしてスイッチング素子をオフにすることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例を示す構成図である。
【図2】本発明の一実施例の波形図である。
【図3】本発明の他の実施例を示す構成図である。
【図4】本発明の他の実施例の波形図である。
【図5】DC−DC変換器の従来例の構成図である。
【図6】DC−DC変換器の他の従来例の構成図である。
【符号の説明】
1、6 制御部
11、61 パルス発生部
12〜15,631〜634,641〜644 ANDゲート
16 インバータ
211〜21n、221〜22n DC−DC電源部
3 電源
411〜41n、421〜42n 負荷
511〜51n、521〜52n DC−DC電源部
531〜53n、541〜54n DC−DC電源部
L インダクタ
Q スイッチング素子
D ダイオード
C1 コンデンサTECHNICAL FIELD OF THE INVENTION
BACKGROUND OF THE
[0001]
[Prior art]
The applicant has proposed in
[0002]
FIG. 5 is a configuration diagram of this DC-DC converter, which is a so-called push-pull type.
[0003]
In such a DC-DC converter, the capacitor C is rapidly charged when the power is turned on, so that a large rush current flows and adversely affects other devices. Therefore, a so-called soft start function for gradually increasing the output voltage is required. The
[0004]
CNT is a 4-bit counter to which a clock signal CLK is input. When the count value of the counter CNT becomes 0, the comparator CMP1 sets the flip-flop FF1. Therefore, the switching element Q1 is turned on. Similarly, when the count value of the counter CNT becomes 8, the comparator CMP2 sets the flip-flop FF2, so that the switching element Q2 is turned on.
[0005]
Drive pattern set
[0006]
When the power is turned on, the values of 0 to 7 are set in the comparator CMP3 in this order as drive pattern set values. When the count value of the counter CNT becomes 0, the switching element Q1 turns on, and when the lower 3 bits become the drive pattern set value, the switching element Q1 turns off. Next, when the count value becomes 8, the switching element Q2 is turned on, and when the lower 3 bits become the drive pattern set value, it is turned off.
[0007]
When the drive pattern set value is increased each time the counter CNT overflows, the duty ratio of the time when the switching elements Q1 and Q2 are turned on gradually increases, and the voltage across the capacitor C also gradually increases. In this way, it is possible to prevent the capacitor C from being rapidly charged and a large inrush current from flowing.
[0008]
FIG. 6 shows the configuration of another DC-DC converter. Reference numeral 91 denotes a DC-DC power supply unit, and reference numeral 92 denotes a control unit. The control pulse signal and the reset signal output from the
[0009]
When the switching element Q is turned on, a current flows through the inductor L, and energy is stored in the inductor L. When the switching element Q is turned off, the stored energy is released. The released energy is smoothed by the capacitor C1 through the diode D and supplied to the
[0010]
[Patent Document 1]
Japanese Patent No. 3063961
[Problems to be solved by the invention]
However, such a DC-DC converter has the following problems.
[0012]
Although the DC-DC converters shown in FIGS. 5 and 6 have one DC-DC power supply unit, in a multipoint DC-DC converter, one control unit uses a plurality of (for example, 16) DC-DC power supply units. Control. Therefore, there is a problem that the switching elements in these DC-DC power supply units are simultaneously turned on and off, and a large inrush current flows.
[0013]
The DC-DC converter in FIG. 5 is controlled so that the output voltage of the DC-DC power supply gradually increases in order to prevent a large inrush current from flowing. However, since the output voltage changes only in a stepwise manner, in the case of a multipoint DC-DC converter, there is a problem that a large rush current flows and the operation becomes unstable. Further, the DC-DC converter of FIG. 5 has a problem that the configuration is complicated and expensive.
[0014]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a multipoint DC-DC converter which has a simple configuration and in which a large inrush current does not flow.
[0015]
[Means for Solving the Problems]
In order to solve such a problem, an invention according to
[0016]
According to a second aspect of the present invention, in the first aspect of the present invention, the DC-DC power supply unit is divided into two groups, and the control unit outputs a pulse generation unit that outputs an on-pulse and a selection pulse; A first AND gate to which a selection pulse is input; and a second AND gate to which a pulse obtained by inverting the ON pulse and the selection pulse are input. A signal related to an output of the first AND gate is provided. The control pulse is supplied to the DC-DC power supply of one of the groups, and a signal related to the output of the second AND gate is supplied as the control pulse to the DC-DC power supply of the other group of the group. It is supplied to the department. The configuration is simplified.
[0017]
According to a third aspect of the present invention, in the first or second aspect of the present invention, the pulse generator outputs a reset signal that is activated when power is turned on or for a predetermined period as necessary, and the reset signal is activated. During this time, the control pulse is not activated. Malfunction at power-on can be prevented.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 shows a configuration of an embodiment of a multipoint DC-DC converter according to the present invention. In FIG. 1,
[0019]
The
[0020]
The output of the AND
[0021]
[0022]
[0023]
Next, the operation of this embodiment will be described with reference to FIG. FIG. 2A shows an ON pulse, and FIG. 2B shows a selection pulse. (C) is the output of the AND
[0024]
The output of the AND
[0025]
FIG. 2C shows the output of the
[0026]
The output of the AND
[0027]
As is apparent from FIG. 2, the periods when the outputs of the AND
[0028]
Note that the pulse generator 11 sets the reset to a low level, that is, active, for a predetermined period from power-on. Therefore, the outputs of AND
[0029]
FIG. 3 shows another embodiment of the present invention. In this embodiment, the DC-DC power supply is divided into four groups, and switching elements in the DC-DC power supply are turned on at different times between these groups. In FIG. 3, reference numeral 6 denotes a control unit, which includes a
[0030]
The
[0031]
An ON pulse is input to one input terminal of each of the AND
[0032]
Similarly, the output of the AND
[0033]
511 to 51n, 521 to 52n, 531 to 53n, and 541 to 54n are DC-DC power supply units. These DC-DC power supply units have the same configuration as the DC-DC
[0034]
The outputs of the AND gate 641 are input to the DC-DC
[0035]
Next, the operation of this embodiment will be described with reference to FIG. FIGS. 4A and 4B show the waveforms of the ON pulse and the selection pulse output from the
[0036]
The signals S1 to S4 sequentially become high level so that the high level sections do not overlap. The outputs of the AND
[0037]
The DC-DC power supply unit is divided into four groups of 511 to 51n, 521 to 52n, 531 to 53n, and 541 to 54n, and outputs of the AND gates 641 to 644 are output as control pulses to each of these groups. Since the switching elements in the DC-DC power supply units of each group are turned on only during the high level of the input control pulse, that is, only in the active period, the DC-DC power supply units in which the switching elements are simultaneously turned on is 1 / of the total. That is, the inrush current can be reduced to 1/4.
[0038]
When the power is turned on or when necessary, the
[0039]
Although the DC-DC power supply unit is divided into two groups in the embodiment of FIG. 1, and divided into four groups in the embodiment of FIG. 3, the DC-DC power supply unit may be divided into more groups by expanding the decoder 62 of FIG. You can also. Further, in these embodiments, the switching element is applied to one DC-DC power supply unit. However, the switching element can be applied to a push-pull type DC-DC power supply unit as shown in FIG.
[0040]
【The invention's effect】
As is clear from the above description, according to the present invention, the following effects can be expected.
According to the first aspect of the present invention, a control unit that outputs a plurality of control pulses whose active periods do not overlap each other, a plurality of DC-DC power supply units that include an inductor and a switching element that controls a current flowing through the inductor, And dividing the plurality of DC-DC power supply units into at least two groups, supplying different control pulses to these groups, and turning on the switching element during the active section of the control pulses. A current was caused to flow through the inductor.
[0041]
At the same time, the number of DC-DC power supply units in which the switching elements are turned on can be reduced, so that an inrush current is reduced, and there is an effect that malfunction at power-on can be prevented. In addition, since the capacity of the power supply for supplying power to the DC-DC power supply unit can be reduced, there is also an effect that the cost can be reduced.
[0042]
According to the second aspect of the present invention, in the first aspect of the present invention, the DC-DC power supply section is divided into two groups, and the control section includes a pulse generating section that outputs an on-pulse and a selection pulse; And a first AND gate to which the selection pulse is input, and a second AND gate to which a pulse obtained by inverting the on-pulse and the selection pulse are input, the first AND gate being related to an output of the first AND gate. A signal related to the output of the second AND gate is supplied to the DC-DC power supply of one of the groups as the control pulse, and the DC-DC power supply of the other group of the group is used as the control pulse. The power was supplied to the DC power supply unit.
[0043]
It is difficult to create a control pulse for driving the switching element inside the DC-DC power supply unit because the duty ratio and the cycle must be varied. According to the present invention, the ON pulse is the only pulse whose duty ratio and period need to be changed, and a square wave can be used as the selection pulse. Therefore, there is an effect that a control pulse can be created with a simple configuration.
[0044]
According to a third aspect of the present invention, in the first or second aspect of the present invention, the pulse generator outputs a reset signal that becomes active when power is turned on or for a predetermined period as necessary. Do not activate the control pulse while is active. There is an effect that the switching element can be turned off by not making the control pulse active at any time when the power is turned on.
[Brief description of the drawings]
FIG. 1 is a configuration diagram showing one embodiment of the present invention.
FIG. 2 is a waveform diagram of one embodiment of the present invention.
FIG. 3 is a configuration diagram showing another embodiment of the present invention.
FIG. 4 is a waveform diagram of another embodiment of the present invention.
FIG. 5 is a configuration diagram of a conventional example of a DC-DC converter.
FIG. 6 is a configuration diagram of another conventional example of a DC-DC converter.
[Explanation of symbols]
1, 6
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002339009A JP2004173461A (en) | 2002-11-22 | 2002-11-22 | Multiple-point dc-dc converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002339009A JP2004173461A (en) | 2002-11-22 | 2002-11-22 | Multiple-point dc-dc converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004173461A true JP2004173461A (en) | 2004-06-17 |
Family
ID=32702060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002339009A Withdrawn JP2004173461A (en) | 2002-11-22 | 2002-11-22 | Multiple-point dc-dc converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004173461A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007097319A (en) * | 2005-09-29 | 2007-04-12 | Fuji Electric Device Technology Co Ltd | Ac/dc conversion circuit |
JPWO2006046372A1 (en) * | 2004-10-29 | 2008-05-22 | ローム株式会社 | Switching regulator control circuit, switching regulator using the same, and switching signal generator |
-
2002
- 2002-11-22 JP JP2002339009A patent/JP2004173461A/en not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2006046372A1 (en) * | 2004-10-29 | 2008-05-22 | ローム株式会社 | Switching regulator control circuit, switching regulator using the same, and switching signal generator |
US7714549B2 (en) | 2004-10-29 | 2010-05-11 | Rohm Co., Ltd. | Switching regulator control circuit, switching regulator using the circuit, and switching signal generating apparatus |
US7872457B2 (en) | 2004-10-29 | 2011-01-18 | Rohm Co., Ltd. | Syncronous switching regulator control circuit |
JP2007097319A (en) * | 2005-09-29 | 2007-04-12 | Fuji Electric Device Technology Co Ltd | Ac/dc conversion circuit |
JP4715429B2 (en) * | 2005-09-29 | 2011-07-06 | 富士電機システムズ株式会社 | AC / DC converter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11011991B1 (en) | Regulation loop circuit | |
JP4857888B2 (en) | Multi-output DC / DC converter | |
US9660533B2 (en) | Buck-boost converter with smooth transition circuits and methods | |
US7936087B2 (en) | Switching controller for parallel power converters | |
JP5786388B2 (en) | Switching power supply device with low-voltage malfunction prevention circuit | |
CN1307777C (en) | Multiple output DC-DC converter | |
JP6661370B2 (en) | Power factor improvement circuit and its control circuit, electronic device, power adapter | |
JP4857925B2 (en) | Multi-output DC / DC converter | |
US9973080B2 (en) | Switched capacitor power supply circuit | |
JP2010110070A (en) | Dc-dc converter | |
KR101919625B1 (en) | Current controlling mode DC-DC Converter | |
US20060139074A1 (en) | Charge pump DC / DC converter | |
US20050242858A1 (en) | Apparatus and method for synchronized distributed pulse width modulation waveforms in microprocessor and digital signal processing devices | |
JP2007244086A (en) | Soft start circuit of switching power supply | |
TWI351807B (en) | Method of enabling and disabling diode emulation i | |
JP5630895B2 (en) | Switching power supply circuit | |
US9917525B1 (en) | SMPS with synchronous rectification having deadtime responsive to peak voltage | |
US8203812B2 (en) | Secondary side protection method and apparatus for a switching power converter | |
WO2016203900A1 (en) | Step-up/step-down dc/dc converter | |
JP2004173461A (en) | Multiple-point dc-dc converter | |
JP2010119177A (en) | Multiphase dc/dc converter | |
JP4573681B2 (en) | Semiconductor device using switching regulator and control method of switching regulator | |
US20080157597A1 (en) | Multiple output isolated converter circuit | |
JP4551155B2 (en) | Control circuit, power supply device using the control circuit, and electronic device | |
WO2008152548A1 (en) | Switched-mode dc-dc converter and an integrated system comprising such a converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050208 |
|
A977 | Report on retrieval |
Effective date: 20071011 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071022 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A761 | Written withdrawal of application |
Effective date: 20080226 Free format text: JAPANESE INTERMEDIATE CODE: A761 |