JP2004173461A - Multiple-point dc-dc converter - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem wherein an inrush current on supplying power becomes large, due to the simultaneous switching-ons of the switching elements inside a plurality of DC-DC power supplies. <P>SOLUTION: A DC-DC power supply is divided into a plurality of groups, and a plurality of control pulses are generated so as not to make each active section overlapped and supplied to each divided group. The inrush current on supplying power can be reduced, because the switching-on times of the switching elements are dispersed. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の属する技術分野】
この発明は、多点ＤＣ−ＤＣ変換器において、電源投入時の突入電流による誤動作を防止することができる多点ＤＣ−ＤＣ変換器に関するものである。
【０００１】
【従来の技術】
出願人は特許文献１において、電源投入時の突入電流を制御できるＤＣ−ＤＣ変換器の発明を提案した。以下、この発明の概略を説明する。
【０００２】
図５はこのＤＣ−ＤＣ変換器の構成図であり、いわゆるプッシュプル形式になっている。８はＤＣ−ＤＣ電源部であり、７はこのＤＣ−ＤＣ電源部８を制御する制御部である。スイッチング素子Ｑ１，Ｑ２は周期的にオンオフされ、そのためトランスの１次側巻き線Ｎ１１およびＮ１２にはパルス状の電流が流れる。この電流によりトランスの２次側巻き線Ｎ２１，Ｎ２２に電力が誘起される。この電力はダイオードＤ１，Ｄ２およびコンデンサＣで整流、平滑される。スイッチング素子Ｑ１，Ｑ２は制御回路７によってそのオンオフが制御される。
【０００３】
このようなＤＣ−ＤＣ変換器は、電源を投入したときにコンデンサＣが急激に充電されるので、大きな突入電流が流れて他の機器に悪影響を及ぼす。そのため、徐々に出力電圧を増加させる、いわゆるソフトスタートの機能が必要になる。制御部７にはこのソフトスタートの機能が内蔵されている。
【０００４】
ＣＮＴは４ビットのカウンタであり、クロック信号ＣＬＫが入力される。比較器ＣＭＰ１はカウンタＣＮＴのカウント値が０になるとフリップフロップＦＦ１をセットする。そのため、スイッチング素子Ｑ１はオンになる。同様に、比較器ＣＭＰ２はカウンタＣＮＴのカウント値が８になるとフリップフロップＦＦ２をセットし、そのため、スイッチング素子Ｑ２はオンになる。
【０００５】
比較器ＣＭＰ３にはドライブパターン設定値０〜７が入力される。比較器ＣＭＰ３はこのドライブパターン設定値とカウンタＣＮＴのカウント値の下位３ビットを比較し、一致するとフリップフロップＦＦ１およびＦＦ２をクリアする。そのため、スイッチング素子Ｑ１，Ｑ２はオフになる。
【０００６】
電源投入時に、比較器ＣＭＰ３にはドライブパターン設定値として０〜７の値がこの順番に設定される。カウンタＣＮＴのカウント値が０になるとスイッチング素子Ｑ１がオンになり、下位３ビットがドライブパターン設定値になるとオフになる。次に、カウント値が８になるとスイッチング素子Ｑ２がオンになり、下位３ビットがドライブパターン設定値になるとオフになる。
【０００７】
カウンタＣＮＴがオーバーフローする毎にドライブパターン設定値を増加させていくと、スイッチング素子Ｑ１，Ｑ２がオンする時間のデューティ比が徐々に増加し、コンデンサＣの両端電圧も徐々に大きくなる。このようにして、コンデンサＣが急激に充電されて大きな突入電流が流れるのを防ぐ。
【０００８】
図６に他のＤＣ−ＤＣ変換器の構成を示す。９１はＤＣ−ＤＣ電源部、９２は制御部である。パルス発生部９２１が出力する制御パルス信号とリセット信号はＡＮＤゲート９２２に入力され、論理積が取られる。このＡＮＤゲート９２２の出力でスイッチング素子Ｑがオンオフされる。
【０００９】
スイッチング素子ＱがオンになるとインダクタＬに電流が流れ、エネルギーがインダクタＬに蓄積される。スイッチング素子Ｑがオフになるとこの蓄積されたエネルギーは放出される。この放出されたエネルギーはダイオードＤを通ってコンデンサＣ１で平滑され、負荷９３に供給される。このＤＣ−ＤＣ変換器は電源投入時にパルス発生部９２１からリセット信号が出力されるので、スイッチング素子Ｑがオフになることが保証されるという特徴がある。
【００１０】
【特許文献１】
特許第３０６３９６１号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、このようなＤＣ−ＤＣ変換器には次のような課題があった。
【００１２】
図５および図６のＤＣ−ＤＣ変換器はＤＣ−ＤＣ電源部が１つであるが、多点ＤＣ−ＤＣ変換器では１つの制御部で複数（例えば１６個）のＤＣ−ＤＣ電源部を制御する。そのため、これらのＤＣ−ＤＣ電源部内のスイッチング素子は同時にオンオフされ、大きな突入電流が流れるという課題があった。
【００１３】
図５のＤＣ−ＤＣ変換部は大きな突入電流が流れるのを防ぐために、ＤＣ−ＤＣ電源部の出力電圧が徐々に増加するように制御される。しかしながら、出力電圧は階段状にしか変化しないので、多点ＤＣ−ＤＣ変換器の場合にはやはり大きな突入電流が流れてその動作が不安定になってしまうという課題があった。また、図５のＤＣ−ＤＣ変換器は構成が複雑であり、高価になってしまうという課題もあった。
【００１４】
従って本発明の目的は、構成が簡単でかつ大きな突入電流が流れることがない、多点ＤＣ−ＤＣ変換器を提供することにある。
【００１５】
【課題を解決するための手段】
このような課題を解決するために、本発明のうち請求項１記載の発明は、互いにアクティブ区間が重ならない複数の制御パルスを出力する制御部と、インダクタおよびこのインダクタに流れる電流を制御するスイッチング素子を内蔵した複数のＤＣ−ＤＣ電源部とを具備し、この複数のＤＣ−ＤＣ電源部を少なくとも２つのグループに分けて、これらのグループに異なった前記制御パルスを供給して、この制御パルスの前記アクティブ区間に前記スイッチング素子をオンするようにしたものである。突入電流を少なくすることができる。
【００１６】
請求項２記載の発明は、請求項１記載の発明において、前記ＤＣ−ＤＣ電源部を２つのグループに分割し、前記制御部はオンパルスおよび選択パルスを出力するパルス発生部と、前記オンパルスおよび前記選択パルスが入力される第１のＡＮＤゲートと、前記オンパルスおよび前記選択パルスを反転したパルスが入力される第２のＡＮＤゲートとを有し、前記第１のＡＮＤゲートの出力に関連する信号を前記制御パルスとして前記グループのうち一方のグループのＤＣ−ＤＣ電源部に供給し、前記第２のＡＮＤゲートの出力に関連する信号を前記制御パルスとして前記グループのうち他方のグループのＤＣ−ＤＣ電源部に供給するようにしたものである。構成が簡単になる。
【００１７】
請求項３記載の発明は、請求項１または請求項２記載の発明において、前記パルス発生部は電源投入時または必要に応じて所定の期間アクティブになるリセット信号を出力し、このリセット信号がアクティブの間前記制御パルスをアクティブにしないようにしたものである。電源投入時の誤動作を防止できる。
【００１８】
【発明の実施の形態】
図１に本発明に係る多点ＤＣ−ＤＣ変換器の一実施例の構成を示す。図１において、１は制御部であり、パルス発生部１１，４つの２入力ＡＮＤゲート１２〜１５およびインバータ１６で構成されている。
【００１９】
パルス発生部１はオンパルス、選択パルスおよびリセットの３つの信号を出力する。オンパルスはＡＮＤゲート１２と１３の一方の入力端子に入力される。選択パルスはＡＮＤゲート１２の他方の入力端子とインバータ１６に入力される。インバータ１６の出力はＡＮＤゲート１３の他方の入力端子に入力される。
【００２０】
ＡＮＤゲート１２の出力はＡＮＤゲート１４の一方の入力端子に、ＡＮＤゲート１３の出力はＡＮＤゲート１５の一方の入力端子に入力される。また、ＡＮＤゲート１４，１５の他方の入力端子にはパルス発生部１１から出力されるリセットが入力される。
【００２１】
２１１〜２１ｎはｎ個のＤＣ−ＤＣ電源部である。これらのＤＣ−ＤＣ電源部２１１〜２１ｎの内部構成は図６のＤＣ−ＤＣ電源部９１と同じなので、同じ要素には同一符号を付して説明を省略する。ＤＣ−ＤＣ電源部２１１〜２１ｎにはそれぞれ負荷４１１〜４１ｎが接続される。また、ＡＮＤゲート１４の出力は制御パルスとしてこれらのＤＣ−ＤＣ電源部２１１〜２１ｎに出力され、それらのスイッチング素子Ｑのオン・オフを制御する。
【００２２】
２２１〜２２ｎはｎ個のＤＣ−ＤＣ電源部であり、その内部構成はＤＣ−ＤＣ電源部２１１と同じである。これらのＤＣ−ＤＣ電源部２２１〜２２ｎのそれぞれには負荷４２１〜４２ｎが接続される。ＡＮＤゲート１５の出力は制御パルスとしてこれらのＤＣ−ＤＣ電源部２２１〜２２ｎに出力され、それらのスイッチング素子Ｑのオン・オフを制御する。また、ＤＣ−ＤＣ電源部２１１〜２１ｎおよび２２１〜２２ｎは電源３から電力が供給される。
【００２３】
次に、図２に基づいてこの実施例の動作を説明する。図２（Ａ）はオンパルス、（Ｂ）は選択パルスである。（Ｃ）はＡＮＤゲート１２の出力であり、オンパルスと選択パルスが両方とも高レベルのときに高レベルになる。リセットが高レベルであるとＡＮＤゲート１４の出力も同じになる。
【００２４】
ＡＮＤゲート１４の出力は制御パルスとしてＤＣ−ＤＣ電源部２１１〜２１ｎに出力される。この出力の高レベル区間はアクティブ区間であり、スイッチング素子Ｑはこのアクティブ区間の間オンになり、インダクタＬに電流が流れてエネルギーが蓄積される。
【００２５】
図２（Ｃ）はインバータ１６の出力であり、（Ｂ）の選択パルスと逆極性になっている。（Ｄ）はＡＮＤゲート１３の出力であり、オンパルスとインバータ１６の出力が両方とも高レベルのときに高レベルになる。リセットが高レベルであるとＡＮＤゲート１５の出力も同じになる。
【００２６】
ＡＮＤゲート１５の出力は制御パルスとしてＤＣ−ＤＣ電源部２２１〜２２ｎに出力される。この出力の高レベル区間はアクティブ区間であり、スイッチング素子Ｑはこのアクティブ区間の間オンになり、インダクタＬに電流が流れてエネルギーが蓄積される。
【００２７】
図２から明らかなように、ＡＮＤゲート１２とＡＮＤゲート１３の出力が高レベルになる期間は重なることはない。そのため、ＤＣ−ＤＣ電源部２１１〜２１ｎ内のスイッチング素子Ｑと同２２１〜２２ｎ内のスイッチング素子Ｑは同時にオンすることはなくなるので、電源３の負荷を半分に減らすことができる。
【００２８】
なお、電源投入時から所定の期間、パルス発生部１１はリセットを低レベル、すなわちアクティブにする。そのため、ＡＮＤゲート１４と１５の出力は低レベルに維持される。全ての制御パルスはアクティブでなくなり、ＤＣ−ＤＣ電源部２１１〜２１ｎ、２２１〜２２ｎ内のスイッチング素子Ｑはオフになる。このようにして、電源投入時の誤動作を防止することができる。
【００２９】
図３に本発明の他の実施例を示す。この実施例はＤＣ−ＤＣ電源部を４つのグループに分割し、これらのグループ間で異なった時刻にＤＣ−ＤＣ電源部内のスイッチング素子をオンするようにしたものである。図３において、６は制御部であり、パルス発生部６１，デコーダ６２および２入力ＡＮＤゲート６３１〜６３４と６４１〜６４４で構成される。
【００３０】
パルス発生部６１はオンパルス、選択パルスおよびリセットの３つの信号を出力する。その動作は図１実施例のパルス発生部１１とほぼ同じである。選択パルスはデコーダ６２に入力される。デコーダ６２は２ビットのカウンタとデマルチプレクサを組み合わせたものであり、選択パルスの立ち上がりに同期して、信号Ｓ１〜Ｓ４を重ならないように順次高レベルにする。
【００３１】
ＡＮＤゲート６３１〜６３４の一方の入力端子にはオンパルスが入力され、他方の入力端子にはそれぞれデコーダ６２の出力Ｓ１〜Ｓ４が入力される。ＡＮＤゲート６３１の出力はＡＮＤゲート６４１の一方の入力端子に入力される。
【００３２】
同様に、ＡＮＤゲート６３２の出力はＡＮＤゲート６４２に、ＡＮＤゲート６３３の出力はＡＮＤゲート６４３に、ＡＮＤゲート６３４の出力はＡＮＤゲート６４４に入力される。また、ＡＮＤゲート６４１〜６４４の他方の入力端子にはパルス発生部６１の出力であるリセットが入力される。
【００３３】
５１１〜５１ｎ、５２１〜５２ｎ、５３１〜５３ｎ、５４１〜５４ｎはＤＣ−ＤＣ電源部である。これらのＤＣ−ＤＣ電源部は図１実施例のＤＣ−ＤＣ電源部２１１と同様の構成を有している。なお、これらのＤＣ−ＤＣ電源部にはそれぞれ負荷が接続されているが、この図では省略されている。また、これらのＤＣ−ＤＣ電源部は共通の電源（図示せず）から電力が供給される。
【００３４】
ＤＣ−ＤＣ電源部５１１〜５１ｎにはＡＮＤゲート６４１の出力が制御パルスとして入力される。同様に、ＤＣ−ＤＣ電源部５２１〜５２ｎにはＡＮＤゲート６４２の出力が、ＤＣ−ＤＣ電源部５３１〜５３ｎにはＡＮＤゲート６４３の出力が、ＤＣ−ＤＣ電源部５４１〜５４ｎにはＡＮＤゲート６４４の出力が制御パルスとして入力される。これらの制御パルスによってＤＣ−ＤＣ電源部５１１〜５１ｎ、５２１〜５２ｎ、５３１〜５３ｎ、５４１〜５４ｎ内部のスイッチング素子が制御される。
【００３５】
次に、図４によりこの実施例の動作を説明する。図４（Ａ）、（Ｂ）はパルス発生部６１が出力するオンパルスおよび選択パルスの波形である。デコーダ６２は選択パルスをカウントし、（Ｃ）〜（Ｆ）に示す信号Ｓ１〜Ｓ４を出力する。まず信号Ｓ１が選択パルスの１周期間高レベルになり、次に信号Ｓ２が高レベルになる。そして、信号Ｓ３が高レベルになり、次に信号Ｓ４が高レベルになるという動作を繰り返す。
【００３６】
信号Ｓ１〜Ｓ４はその高レベル区間が重ならないように順番に高レベルになる。ＡＮＤゲート６３１〜６３４の出力は入力されたオンパルスと信号Ｓ１〜Ｓ４の両方が高レベルになったときに高レベルになる。図４（Ｇ）〜（Ｊ）は各々ＡＮＤゲート６３１〜６３４の出力波形であり、リセットが高レベルであると、ＡＮＤゲート６４１〜６４４の出力も同じ波形になる。
【００３７】
ＤＣ−ＤＣ電源部は５１１〜５１ｎ、５２１〜５２ｎ、５３１〜５３ｎ、５４１〜５４ｎの４つのグループに分割され、これらのグループの各々にＡＮＤゲート６４１〜６４４の出力が制御パルスとして出力される。各グループのＤＣ−ＤＣ電源部内のスイッチング素子は、入力された制御パルスの高レベル、すなわちアクティブ区間のみオンにされるので、同時にスイッチング素子がオンになるＤＣ−ＤＣ電源部は全体の１／４なり、突入電流を１／４にすることができる。
【００３８】
電源投入時あるいは必要なときにパルス発生部６１はリセットを所定の期間低レベル、すなわちアクティブにする。リセットが低レベルになるとＡＮＤゲート６４１〜６４４の出力は低レベルになるので、全てのＤＣ−ＤＣ電源部内のスイッチング素子はオフになる。このようにして、電源投入時あるいは制御パルスの周期やデューティ比を変えるときに誤動作が生じるのを防止することができる。
【００３９】
なお、図１実施例ではＤＣ−ＤＣ電源部を２つのグループに、図３実施例では４つのグループに分割したが、図３のデコーダ６２を拡張することにより、それ以上のグループに分割することもできる。また、これらの実施例ではスイッチング素子が１つのＤＣ−ＤＣ電源部に適用したが、図５の８のようなプッシュプル形式のＤＣ−ＤＣ電源部に適用することもできる。
【００４０】
【発明の効果】
以上説明したことから明らかなように、本発明によれば、次の効果が期待できる。
請求項１記載の発明によれば、互いにアクティブ区間が重ならない複数の制御パルスを出力する制御部と、インダクタおよびこのインダクタに流れる電流を制御するスイッチング素子を内蔵した複数のＤＣ−ＤＣ電源部とを具備し、この複数のＤＣ−ＤＣ電源部を少なくとも２つのグループに分けて、これらのグループに異なった前記制御パルスを供給して、この制御パルスの前記アクティブ区間に前記スイッチング素子をオンにして前記インダクタに電流を流すようにした。
【００４１】
同時にスイッチング素子がオンになるＤＣ−ＤＣ電源部の数を少なくすることができるので、突入電流が少なくなり、電源投入時の誤動作を防止することができるという効果がある。また、ＤＣ−ＤＣ電源部に電力を供給する電源の容量を小さくすることができるので、コストを低減することができるという効果もある。
【００４２】
請求項２記載の発明によれば、請求項１記載の発明において、前記ＤＣ−ＤＣ電源部を２つのグループに分割し、前記制御部はオンパルスおよび選択パルスを出力するパルス発生部と、前記オンパルスおよび前記選択パルスが入力される第１のＡＮＤゲートと、前記オンパルスおよび前記選択パルスを反転したパルスが入力される第２のＡＮＤゲートとを有し、前記第１のＡＮＤゲートの出力に関連する信号を前記制御パルスとして前記グループのうち一方のグループのＤＣ−ＤＣ電源部に供給し、前記第２のＡＮＤゲートの出力に関連する信号を前記制御パルスとして前記グループのうち他方のグループのＤＣ−ＤＣ電源部に供給するようにした。
【００４３】
ＤＣ−ＤＣ電源部内部のスイッチング素子を駆動する制御パルスはデューティ比や周期を可変させなければならないので作成するのが難しい。本発明によるとデューティ比や周期を可変しなければならないパルスはオンパルスだけであり、選択パルスは方形波を用いることができる。そのため、簡単な構成で制御パルスを作成することができるという効果がある。
【００４４】
請求項３記載の発明によれば、請求項１または請求項２記載の発明において、前記パルス発生部は電源投入時または必要に応じて所定の期間アクティブになるリセット信号を出力し、このリセット信号がアクティブの間前記制御パルスをアクティブにしないようにした。電源投入時はもちろん、随時制御パルスをアクティブにしないようにしてスイッチング素子をオフにすることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の一実施例の波形図である。
【図３】本発明の他の実施例を示す構成図である。
【図４】本発明の他の実施例の波形図である。
【図５】ＤＣ−ＤＣ変換器の従来例の構成図である。
【図６】ＤＣ−ＤＣ変換器の他の従来例の構成図である。
【符号の説明】
１、６ 制御部
１１、６１ パルス発生部
１２〜１５，６３１〜６３４，６４１〜６４４ ＡＮＤゲート
１６ インバータ
２１１〜２１ｎ、２２１〜２２ｎ ＤＣ−ＤＣ電源部
３ 電源
４１１〜４１ｎ、４２１〜４２ｎ 負荷
５１１〜５１ｎ、５２１〜５２ｎ ＤＣ−ＤＣ電源部
５３１〜５３ｎ、５４１〜５４ｎ ＤＣ−ＤＣ電源部
Ｌ インダクタ
Ｑ スイッチング素子
Ｄ ダイオード
Ｃ１ コンデンサTECHNICAL FIELD OF THE INVENTION
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-point DC-DC converter capable of preventing a malfunction due to an inrush current when power is turned on.
[0001]
[Prior art]
The applicant has proposed in Patent Document 1 an invention of a DC-DC converter capable of controlling an inrush current at power-on. Hereinafter, the outline of the present invention will be described.
[0002]
FIG. 5 is a configuration diagram of this DC-DC converter, which is a so-called push-pull type. Reference numeral 8 denotes a DC-DC power supply unit, and reference numeral 7 denotes a control unit that controls the DC-DC power supply unit 8. The switching elements Q1 and Q2 are periodically turned on and off, so that a pulse current flows through the primary windings N11 and N12 of the transformer. This current induces electric power in the secondary windings N21 and N22 of the transformer. This power is rectified and smoothed by the diodes D1 and D2 and the capacitor C. On / off of the switching elements Q1 and Q2 is controlled by the control circuit 7.
[0003]
In such a DC-DC converter, the capacitor C is rapidly charged when the power is turned on, so that a large rush current flows and adversely affects other devices. Therefore, a so-called soft start function for gradually increasing the output voltage is required. The control section 7 has this soft start function.
[0004]
CNT is a 4-bit counter to which a clock signal CLK is input. When the count value of the counter CNT becomes 0, the comparator CMP1 sets the flip-flop FF1. Therefore, the switching element Q1 is turned on. Similarly, when the count value of the counter CNT becomes 8, the comparator CMP2 sets the flip-flop FF2, so that the switching element Q2 is turned on.
[0005]
Drive pattern set values 0 to 7 are input to the comparator CMP3. The comparator CMP3 compares the set value of the drive pattern with the lower three bits of the count value of the counter CNT, and when they match, clears the flip-flops FF1 and FF2. Therefore, the switching elements Q1 and Q2 are turned off.
[0006]
When the power is turned on, the values of 0 to 7 are set in the comparator CMP3 in this order as drive pattern set values. When the count value of the counter CNT becomes 0, the switching element Q1 turns on, and when the lower 3 bits become the drive pattern set value, the switching element Q1 turns off. Next, when the count value becomes 8, the switching element Q2 is turned on, and when the lower 3 bits become the drive pattern set value, it is turned off.
[0007]
When the drive pattern set value is increased each time the counter CNT overflows, the duty ratio of the time when the switching elements Q1 and Q2 are turned on gradually increases, and the voltage across the capacitor C also gradually increases. In this way, it is possible to prevent the capacitor C from being rapidly charged and a large inrush current from flowing.
[0008]
FIG. 6 shows the configuration of another DC-DC converter. Reference numeral 91 denotes a DC-DC power supply unit, and reference numeral 92 denotes a control unit. The control pulse signal and the reset signal output from the pulse generator 921 are input to the AND gate 922, and the logical product is obtained. The switching element Q is turned on / off by the output of the AND gate 922.
[0009]
When the switching element Q is turned on, a current flows through the inductor L, and energy is stored in the inductor L. When the switching element Q is turned off, the stored energy is released. The released energy is smoothed by the capacitor C1 through the diode D and supplied to the load 93. This DC-DC converter is characterized in that the reset signal is output from the pulse generator 921 when the power is turned on, so that the switching element Q is guaranteed to be turned off.
[0010]
[Patent Document 1]
Japanese Patent No. 3063961
[Problems to be solved by the invention]
However, such a DC-DC converter has the following problems.
[0012]
Although the DC-DC converters shown in FIGS. 5 and 6 have one DC-DC power supply unit, in a multipoint DC-DC converter, one control unit uses a plurality of (for example, 16) DC-DC power supply units. Control. Therefore, there is a problem that the switching elements in these DC-DC power supply units are simultaneously turned on and off, and a large inrush current flows.
[0013]
The DC-DC converter in FIG. 5 is controlled so that the output voltage of the DC-DC power supply gradually increases in order to prevent a large inrush current from flowing. However, since the output voltage changes only in a stepwise manner, in the case of a multipoint DC-DC converter, there is a problem that a large rush current flows and the operation becomes unstable. Further, the DC-DC converter of FIG. 5 has a problem that the configuration is complicated and expensive.
[0014]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a multipoint DC-DC converter which has a simple configuration and in which a large inrush current does not flow.
[0015]
[Means for Solving the Problems]
In order to solve such a problem, an invention according to claim 1 of the present invention provides a control unit that outputs a plurality of control pulses whose active periods do not overlap with each other, an inductor, and a switching unit that controls a current flowing through the inductor. A plurality of DC-DC power supply units each having a built-in element; dividing the plurality of DC-DC power supply units into at least two groups; supplying the control pulses different to these groups; And the switching element is turned on during the active section. Inrush current can be reduced.
[0016]
According to a second aspect of the present invention, in the first aspect of the present invention, the DC-DC power supply unit is divided into two groups, and the control unit outputs a pulse generation unit that outputs an on-pulse and a selection pulse; A first AND gate to which a selection pulse is input; and a second AND gate to which a pulse obtained by inverting the ON pulse and the selection pulse are input. A signal related to an output of the first AND gate is provided. The control pulse is supplied to the DC-DC power supply of one of the groups, and a signal related to the output of the second AND gate is supplied as the control pulse to the DC-DC power supply of the other group of the group. It is supplied to the department. The configuration is simplified.
[0017]
According to a third aspect of the present invention, in the first or second aspect of the present invention, the pulse generator outputs a reset signal that is activated when power is turned on or for a predetermined period as necessary, and the reset signal is activated. During this time, the control pulse is not activated. Malfunction at power-on can be prevented.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 shows a configuration of an embodiment of a multipoint DC-DC converter according to the present invention. In FIG. 1, reference numeral 1 denotes a control unit, which includes a pulse generation unit 11, four 2-input AND gates 12 to 15, and an inverter 16.
[0019]
The pulse generator 1 outputs three signals: an ON pulse, a selection pulse, and a reset. The ON pulse is input to one input terminal of AND gates 12 and 13. The selection pulse is input to the other input terminal of the AND gate 12 and the inverter 16. The output of the inverter 16 is input to the other input terminal of the AND gate 13.
[0020]
The output of the AND gate 12 is input to one input terminal of the AND gate 14, and the output of the AND gate 13 is input to one input terminal of the AND gate 15. A reset output from the pulse generator 11 is input to the other input terminals of the AND gates 14 and 15.
[0021]
Reference numerals 211 to 21n denote n DC-DC power supply units. Since the internal configuration of these DC-DC power supply units 211 to 21n is the same as that of the DC-DC power supply unit 91 in FIG. 6, the same components are denoted by the same reference numerals and description thereof will be omitted. Loads 411 to 41n are connected to the DC-DC power supply units 211 to 21n, respectively. The output of the AND gate 14 is output as a control pulse to these DC-DC power supply units 211 to 21n, and controls on / off of the switching elements Q.
[0022]
Reference numerals 221 to 22n denote n DC-DC power supply units, the internal configuration of which is the same as that of the DC-DC power supply unit 211. Loads 421 to 42n are connected to these DC-DC power supply units 221 to 22n, respectively. The output of the AND gate 15 is output as a control pulse to these DC-DC power supply units 221 to 22n, and controls on / off of the switching elements Q. In addition, power is supplied from the power supply 3 to the DC-DC power supply units 211 to 21n and 221 to 22n.
[0023]
Next, the operation of this embodiment will be described with reference to FIG. FIG. 2A shows an ON pulse, and FIG. 2B shows a selection pulse. (C) is the output of the AND gate 12, which becomes high when both the ON pulse and the selection pulse are high. When reset is high, the output of AND gate 14 is the same.
[0024]
The output of the AND gate 14 is output to the DC-DC power supply units 211 to 21n as a control pulse. The high level section of this output is an active section, and the switching element Q is turned on during this active section, and a current flows through the inductor L to store energy.
[0025]
FIG. 2C shows the output of the inverter 16, which has the polarity opposite to that of the selection pulse shown in FIG. (D) is the output of the AND gate 13 and goes high when both the on-pulse and the output of the inverter 16 are high. If the reset is high, the output of AND gate 15 will be the same.
[0026]
The output of the AND gate 15 is output as a control pulse to the DC-DC power supply units 221 to 22n. The high level section of this output is an active section, and the switching element Q is turned on during this active section, and a current flows through the inductor L to store energy.
[0027]
As is apparent from FIG. 2, the periods when the outputs of the AND gate 12 and the AND gate 13 are at the high level do not overlap. Therefore, the switching elements Q in the DC-DC power supply units 211 to 21n and the switching elements Q in the DC-DC power supply units 221 to 22n are not turned on at the same time, so that the load of the power supply 3 can be reduced to half.
[0028]
Note that the pulse generator 11 sets the reset to a low level, that is, active, for a predetermined period from power-on. Therefore, the outputs of AND gates 14 and 15 are maintained at a low level. All control pulses become inactive, and the switching elements Q in the DC-DC power supply units 211 to 21n and 221 to 22n are turned off. In this way, malfunction at power-on can be prevented.
[0029]
FIG. 3 shows another embodiment of the present invention. In this embodiment, the DC-DC power supply is divided into four groups, and switching elements in the DC-DC power supply are turned on at different times between these groups. In FIG. 3, reference numeral 6 denotes a control unit, which includes a pulse generation unit 61, a decoder 62, and two-input AND gates 631 to 634 and 641 to 644.
[0030]
The pulse generator 61 outputs three signals: an ON pulse, a selection pulse, and a reset. The operation is almost the same as that of the pulse generator 11 of the embodiment shown in FIG. The selection pulse is input to the decoder 62. The decoder 62 is a combination of a 2-bit counter and a demultiplexer, and sequentially raises the signals S1 to S4 so as not to overlap with each other in synchronization with the rise of the selection pulse.
[0031]
An ON pulse is input to one input terminal of each of the AND gates 631 to 634, and outputs S1 to S4 of the decoder 62 are input to the other input terminals. The output of the AND gate 631 is input to one input terminal of the AND gate 641.
[0032]
Similarly, the output of the AND gate 632 is input to the AND gate 642, the output of the AND gate 633 is input to the AND gate 643, and the output of the AND gate 634 is input to the AND gate 644. Further, a reset which is an output of the pulse generator 61 is input to the other input terminals of the AND gates 641 to 644.
[0033]
511 to 51n, 521 to 52n, 531 to 53n, and 541 to 54n are DC-DC power supply units. These DC-DC power supply units have the same configuration as the DC-DC power supply unit 211 of the embodiment in FIG. Although a load is connected to each of these DC-DC power supply units, it is omitted in this figure. These DC-DC power supplies are supplied with power from a common power supply (not shown).
[0034]
The outputs of the AND gate 641 are input to the DC-DC power supply units 511 to 51n as control pulses. Similarly, the output of the AND gate 642 is provided to the DC-DC power supply units 521 to 52n, the output of the AND gate 643 is provided to the DC-DC power supply units 531 to 53n, and the AND gate 644 is provided to the DC-DC power supply units 541 to 54n. Is input as a control pulse. The switching elements inside the DC-DC power supply units 511 to 51n, 521 to 52n, 531 to 53n, and 541 to 54n are controlled by these control pulses.
[0035]
Next, the operation of this embodiment will be described with reference to FIG. FIGS. 4A and 4B show the waveforms of the ON pulse and the selection pulse output from the pulse generator 61. FIG. The decoder 62 counts the selection pulses and outputs signals S1 to S4 shown in (C) to (F). First, the signal S1 goes high for one period of the selection pulse, and then the signal S2 goes high. Then, the operation in which the signal S3 goes high and then the signal S4 goes high is repeated.
[0036]
The signals S1 to S4 sequentially become high level so that the high level sections do not overlap. The outputs of the AND gates 631 to 634 go high when both the input ON pulse and the signals S1 to S4 go high. 4G to 4J show the output waveforms of the AND gates 631 to 634. When the reset is at a high level, the outputs of the AND gates 641 to 644 have the same waveform.
[0037]
The DC-DC power supply unit is divided into four groups of 511 to 51n, 521 to 52n, 531 to 53n, and 541 to 54n, and outputs of the AND gates 641 to 644 are output as control pulses to each of these groups. Since the switching elements in the DC-DC power supply units of each group are turned on only during the high level of the input control pulse, that is, only in the active period, the DC-DC power supply units in which the switching elements are simultaneously turned on is １ ／ of the total. That is, the inrush current can be reduced to 1/4.
[0038]
When the power is turned on or when necessary, the pulse generator 61 sets the reset to a low level, that is, active for a predetermined period. When the reset goes low, the outputs of the AND gates 641 to 644 go low, so that the switching elements in all the DC-DC power supply units are turned off. In this way, it is possible to prevent a malfunction from occurring when the power is turned on or when the cycle or duty ratio of the control pulse is changed.
[0039]
Although the DC-DC power supply unit is divided into two groups in the embodiment of FIG. 1, and divided into four groups in the embodiment of FIG. 3, the DC-DC power supply unit may be divided into more groups by expanding the decoder 62 of FIG. You can also. Further, in these embodiments, the switching element is applied to one DC-DC power supply unit. However, the switching element can be applied to a push-pull type DC-DC power supply unit as shown in FIG.
[0040]
【The invention's effect】
As is clear from the above description, according to the present invention, the following effects can be expected.
According to the first aspect of the present invention, a control unit that outputs a plurality of control pulses whose active periods do not overlap each other, a plurality of DC-DC power supply units that include an inductor and a switching element that controls a current flowing through the inductor, And dividing the plurality of DC-DC power supply units into at least two groups, supplying different control pulses to these groups, and turning on the switching element during the active section of the control pulses. A current was caused to flow through the inductor.
[0041]
At the same time, the number of DC-DC power supply units in which the switching elements are turned on can be reduced, so that an inrush current is reduced, and there is an effect that malfunction at power-on can be prevented. In addition, since the capacity of the power supply for supplying power to the DC-DC power supply unit can be reduced, there is also an effect that the cost can be reduced.
[0042]
According to the second aspect of the present invention, in the first aspect of the present invention, the DC-DC power supply section is divided into two groups, and the control section includes a pulse generating section that outputs an on-pulse and a selection pulse; And a first AND gate to which the selection pulse is input, and a second AND gate to which a pulse obtained by inverting the on-pulse and the selection pulse are input, the first AND gate being related to an output of the first AND gate. A signal related to the output of the second AND gate is supplied to the DC-DC power supply of one of the groups as the control pulse, and the DC-DC power supply of the other group of the group is used as the control pulse. The power was supplied to the DC power supply unit.
[0043]
It is difficult to create a control pulse for driving the switching element inside the DC-DC power supply unit because the duty ratio and the cycle must be varied. According to the present invention, the ON pulse is the only pulse whose duty ratio and period need to be changed, and a square wave can be used as the selection pulse. Therefore, there is an effect that a control pulse can be created with a simple configuration.
[0044]
According to a third aspect of the present invention, in the first or second aspect of the present invention, the pulse generator outputs a reset signal that becomes active when power is turned on or for a predetermined period as necessary. Do not activate the control pulse while is active. There is an effect that the switching element can be turned off by not making the control pulse active at any time when the power is turned on.
[Brief description of the drawings]
FIG. 1 is a configuration diagram showing one embodiment of the present invention.
FIG. 2 is a waveform diagram of one embodiment of the present invention.
FIG. 3 is a configuration diagram showing another embodiment of the present invention.
FIG. 4 is a waveform diagram of another embodiment of the present invention.
FIG. 5 is a configuration diagram of a conventional example of a DC-DC converter.
FIG. 6 is a configuration diagram of another conventional example of a DC-DC converter.
[Explanation of symbols]
1, 6 control unit 11, 61 pulse generation unit 12 to 15, 631 to 634, 641 to 644 AND gate 16 inverter 211 to 21n, 221 to 22n DC-DC power supply unit 3 power supply 411 to 41n, 421 to 42n load 511 51n, 521 to 52n DC-DC power supply units 531 to 53n, 541 to 54n DC-DC power supply units L Inductor Q Switching element D Diode C1 Capacitor

Claims (3)

互いにアクティブ区間が重ならない複数の制御パルスを出力する制御部と、インダクタおよびこのインダクタに流れる電流を制御するスイッチング素子を内蔵した複数のＤＣ−ＤＣ電源部とを有し、この複数のＤＣ−ＤＣ電源部を少なくとも２つのグループに分け、これらのグループに異なった前記制御パルスを供給して、この制御パルスの前記アクティブ区間に前記スイッチング素子をオンするようにしたことを特徴とする多点ＤＣ−ＤＣ変換器。A control unit that outputs a plurality of control pulses whose active sections do not overlap each other; and a plurality of DC-DC power supply units that include an inductor and a switching element that controls a current flowing through the inductor. The multi-point DC-DC converter is characterized in that the power supply section is divided into at least two groups, and the control pulses different to these groups are supplied, and the switching elements are turned on in the active section of the control pulses. DC converter. 前記ＤＣ−ＤＣ電源部を２つのグループに分割し、前記制御部はオンパルスおよび選択パルスを出力するパルス発生部と、前記オンパルスおよび前記選択パルスが入力される第１のＡＮＤゲートと、前記オンパルスおよび前記選択パルスを反転したパルスが入力される第２のＡＮＤゲートとを有し、前記第１のＡＮＤゲートの出力に関連する信号を前記制御パルスとして前記グループのうち一方のグループのＤＣ−ＤＣ電源部に供給し、前記第２のＡＮＤゲートの出力に関連する信号を前記制御パルスとして前記グループのうち他方のグループのＤＣ−ＤＣ電源部に供給するようにしたことを特徴とする請求項１記載の多点ＤＣ−ＤＣ変換器。The DC-DC power supply unit is divided into two groups, and the control unit outputs a pulse generator that outputs an ON pulse and a selection pulse; a first AND gate to which the ON pulse and the selection pulse are input; A second AND gate to which a pulse obtained by inverting the selection pulse is input, and a DC-DC power supply of one of the groups as a control pulse using a signal related to an output of the first AND gate. 2. The control circuit according to claim 1, wherein a signal related to an output of the second AND gate is supplied as the control pulse to a DC-DC power supply unit of the other one of the groups. Multi-point DC-DC converter. 前記パルス発生部は電源投入時または必要に応じて所定の期間アクティブになるリセット信号を出力し、このリセット信号がアクティブの間前記制御パルスをアクティブにしないようにしたことを特徴とする請求項１または請求項２記載の多点ＤＣ−ＤＣ変換器。2. The pulse generator according to claim 1, wherein the pulse generator outputs a reset signal which becomes active when power is turned on or when necessary, for a predetermined period, and does not activate the control pulse while the reset signal is active. Or the multipoint DC-DC converter according to claim 2.

Images