JP2004153882A

JP2004153882A - Drive circuit of switching circuit

Info

Publication number: JP2004153882A
Application number: JP2002313670A
Authority: JP
Inventors: Koji Taki; 浩治滝; Nobuo Hirabayashi; 信夫平林
Original assignee: Toyota Industries Corp
Current assignee: Toyota Industries Corp
Priority date: 2002-10-29
Filing date: 2002-10-29
Publication date: 2004-05-27

Abstract

<P>PROBLEM TO BE SOLVED: To provide a drive circuit of a switching circuit of a simple construction capable of preventing the generation of arm short-circuit in a switching circuit including a switching device. <P>SOLUTION: This drive circuit comprises a single-pulse transformer 11 which includes a primary coil 11-1 applied with an input voltage in accordance with input pulse signals of which the phases are shifted from each other, and secondary coils 11-2 and 11-3 of which the winding directions are different from each other, and which supplies voltages in the opposite direction generated at the secondary coils 11-2 and 11-3 corresponding to the input voltage applied to the primary coil 11-1 to a control terminal of one corresponding MOSFET41 in a full-bridge circuit 40. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、スイッチング回路を駆動させるための駆動回路に関し、例えば、複数のスイッチング素子で構成されるフルブリッジ回路やハーフブリッジ回路などを駆動させる駆動回路に関する。
【０００２】
【従来の技術】
図４（ａ）は、既存のフルブリッジ回路の一例を示す図である。
図４（ａ）に示すように、スイッチング回路としてのフルブリッジ回路４０は、４つのスイッチング素子としてのＭＯＳＦＥＴ（Ｍｅｔａｌ−ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）４１（４１−１、４１−２、４１−３、及び４１−４）と、コイル４２とから構成される。なお、ＭＯＳＦＥＴ４１−１〜４１−４は、ＮチャンネルＭＯＳＦＥＴである。
【０００３】
そして、上記フルブリッジ回路４０は、ＭＯＳＦＥＴ４１−１のゲートＧ１とＭＯＳＦＥＴ４１−２のゲートＧ２とがチャージされることにより、電流が電源Ｖｄｄ−１、ＭＯＳＦＥＴ４１−１、コイル４２、ＭＯＳＦＥＴ４１−２の順番で流れ、ＭＯＳＦＥＴ４１−３のゲートＧ３とＭＯＳＦＥＴ４１−４のゲートＧ４とがチャージされることにより、電流が電源Ｖｄｄ−１、ＭＯＳＦＥＴ４１−３、コイル４２、ＭＯＳＦＥＴ４１−４の順番で流れる。
【０００４】
次に、上記フルブリッジ回路４０を駆動するための従来の駆動回路を説明する。
図４（ｂ）は、従来のスイッチング回路の駆動回路の回路例を示す図である。図４（ｂ）に示すように、スイッチング回路の駆動回路４３は、上記フルブリッジ回路４０を駆動させるため、２つのパルストランス４４及び４５を備え、図４（ｃ）に示すような入力パルス信号としての制御信号Ｓｉｇ１及び制御信号Ｓｉｇ２に従った所定電圧がパルストランス４４及び４５に入力されることによって、上記フルブリッジ回路４０のＭＯＳＦＥＴ４１−１及び４１−２とＭＯＳＦＥＴ４１−３及び４１−４とを交互にスイッチングさせている。なお、駆動回路４３の出力端子Ｇ１〜Ｇ４及び出力端子Ｓ１〜Ｓ４は、フルブリッジ回路４０を構成する各ＭＯＳＦＥＴ４１のゲートＧ１〜ゲートＧ４及びソースＳ１〜ソースＳ４にそれぞれ対応し、接続されている。
【０００５】
上記駆動回路４３は、ハイレベルの制御信号Ｓｉｇ１がＮチャネルＭＯＳＦＥＴ４６に入力されると、パルストランス４４の１次側コイルに正方向（図４（ｂ）において上向き）に電圧Ｖｄｄ−２を印加させる。すると、パルストランス４４の２次側コイルに正方向に、１次側コイルとの巻き線の比に応じた電圧が印加され、フルブリッジ回路４０のＭＯＳＦＥＴ４１−１のゲートＧ１及びＭＯＳＦＥＴ４１−２のゲートＧ２をチャージする。そして、上記駆動回路４３は、ローレベルの制御信号Ｓｉｇ１がＭＯＳＦＥＴ４６に入力されると、ＭＯＳＦＥＴ４６がオフして、パルストランス４４の１次側コイルに負方向（図４（ｂ）において下向き）に電圧がかかる。すると、パルストランス４４の２次側コイルに負方向に１次側コイルとの巻き線の比に応じた電圧が印加され、それが逆バイアス電圧となり、ＭＯＳＦＥＴ４８及び４９がオンし、フルブリッジ回路４０のＭＯＳＦＥＴ４１−１のゲートＧ１及びＭＯＳＦＥＴ４１−２のゲートＧ２をディスチャージする。
【０００６】
また、上記駆動回路４３は、ハイレベルの制御信号Ｓｉｇ２がＮチャネルＭＯＳＦＥＴ４７に入力されると、パルストランス４５の１次側コイルに正方向に電圧Ｖｄｄ−２を印加させる。すると、パルストランス４５の２次側コイルに正方向に、１次側コイルとの巻き線の比に応じた電圧が印加され、フルブリッジ回路４０のＭＯＳＦＥＴ４１−３のゲートＧ３及びＭＯＳＦＥＴ４１−４のゲートＧ４をチャージする。そして、上記駆動回路４３は、ローレベルの制御信号Ｓｉｇ２がＭＯＳＦＥＴ４７に入力されると、ＭＯＳＦＥＴ４７がオフして、パルストランス４５の１次側コイルに負方向（図４（ｂ）において下向き）に電圧がかかる。すると、パルストランス４５の２次側コイルに負方向に１次側コイルとの巻き線の比に応じた電圧が印加され、それが逆バイアス電圧となり、ＭＯＳＦＥＴ５０及び５１がオンし、フルブリッジ回路４０のＭＯＳＦＥＴ４１−３のゲートＧ３及びＭＯＳＦＥＴ４１−４のゲートＧ４をディスチャージする。
【０００７】
そして、この一連の動作を繰り返すことにより、フルブリッジ回路４０の各ＭＯＳＦＥＴ４１をスイッチングさせる。
そして、このとき、フルブリッジ回路４０の各ＭＯＳＦＥＴ４１が同時にチャージされることによって、フルブリッジ回路４０がアーム短絡し、ＭＯＳＦＥＴ４１が壊れないようにするために、上記駆動回路４３に入力される制御信号Ｓｉｇ１及びＳｉｇ２を常に管理しておく必要がある。すなわち、例えば、駆動回路４３のＭＯＳＦＥＴ４６とＭＯＳＦＥＴ４７とが同時にオンし、フルブリッジ回路４０のＭＯＳＦＥＴ４１−１及び４１−４が同時にオンしないように、ＭＯＳＦＥＴ４６及び４７に入力される制御信号Ｓｉｇ１及びＳｉｇ２のレベルを常に制御する必要がある。
【０００８】
ここで、スイッチング回路を構成するスイッチング素子への負荷の低減及びスイッチング素子が破壊されることを防止するための方法がある（特許文献１参照）。この方法では、スイッチング回路の駆動回路における１次側コイルと２次側コイルとの巻き線の比を調節することによって、スイッチング回路におけるスイッチング素子への負荷を低減し、スイッチング素子が破壊されることを防止している。
【０００９】
【特許文献１】
特開２００１−１５７４６４号（第５頁第１図）
【００１０】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載されるスイッチング回路の駆動回路においても、スイッチング回路におけるスイッチング素子への負荷は低減されるが、各スイッチング素子が同時にオンし、アーム短絡を発生させてしまう場合がある。
【００１１】
また、図４（ｂ）に示す駆動回路４３は、フルブリッジ回路４０の各ＭＯＳＦＥＴ４１をディスチャージするためにＭＯＳＦＥＴ４８〜５１が必要であり、そのため、駆動回路４３の回路構成が複雑となり、コストが増大するという問題がある。
【００１２】
そこで、本発明では、上記問題点を考慮し、複数のスイッチング素子から構成されるスイッチング回路におけるアーム短絡を防止し、且つ、構成の簡単なスイッチング回路の駆動回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明のスイッチング回路駆動回路は、複数のスイッチング素子をブリッジ接続してなるスイッチング回路を、互いに位相のずれた第１及び第２の入力パルス信号に従って駆動する駆動回路であって、上記第１及び第２の入力パルス信号に従った入力電圧が印加される１次側コイルと、互いに巻線方向を異ならせた第１及び第２の２次側コイルとを有し、上記１次側コイルに印加される入力電圧に応じて上記第１及び第２の２次側コイルにそれぞれ発生する互いに逆方向の電圧を、上記スイッチング回路におけるそれぞれ対応する上記スイッチング素子の制御端子に供給する単一のパルストランスを備えたことを特徴とする。
【００１４】
また、上記スイッチング回路駆動回路は、上記パルストランスの上記１次側コイルに上記第１及び第２の入力パルス信号に従った入力電圧を印加する電圧印加手段を更に備え、該電圧印加手段は、上記第１及び第２の入力パルス信号の一方がハイレベルで他方がローレベルのときと、これとは逆に一方がローレベルで他方がハイレベルのときに、それぞれ互いに逆方向の入力電圧を上記１次側コイルに印加し、また、上記第１及び第２の入力パルス信号の両方が同じレベルのときには上記１次側コイルに電圧を印加しないように構成してもよい。
【００１５】
また、上記スイッチング回路駆動回路の上記電圧印加手段は、上記第１の入力パルス信号がハイレベルのときにオンする第１のトランジスタと、上記第１の入力パルスがローレベルのときにオンする第２のトランジスタとを、所定の電源と接地との間に直列接続してなる第１のトランジスタ対と、上記第２の入力パルス信号がハイレベルのときにオンする第３のトランジスタと、上記第２の入力パルス信号がローレベルのときにオンする第４のトランジスタとを、所定の電源と接地との間に直列接続してなる第２のトランジスタ対とを備え、上記第１及び第２のトランジスタ間の接続点が上記１次側コイルの一端に接続され、上記第３及び第４のトランジスタ間の接続点が上記１次側コイルの他端に接続されるように構成してもよい。
【００１６】
また、上記スイッチング回路駆動回路の第１〜第４のスイッチを、トランジスタで構成してもよい。
これより、スイッチング回路における各スイッチング素子が同時にオンすることがなくなり、アーム短絡を防止することができる。また、２次側コイルを互いに巻線方向が逆方向となるように構成し、単一のパルストランスでスイッチング回路の駆動回路を構成することより、ディスチャージ用のスイッチング素子が必要なくなるので、回路構成を簡略化することができ、その分、コストを抑えることができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて説明する。
＜第１の実施形態＞
図１（ａ）に示すフルブリッジ回路の一例は、図４（ａ）におけるフルブリッジ回路４０と同じ構成であり、その回路構成の説明は省略する。
【００１８】
図１（ｂ）は、本発明の実施形態のスイッチング回路の駆動回路の回路例を示す図である。
図１（ｂ）に示すように、駆動回路１０は、上記フルブリッジ回路４０を駆動させるため、単一のパルストランス１１を備えており、図１（ｃ）に示すような入力パルス信号としての制御信号Ｓｉｇ１及び制御信号Ｓｉｇ２に従った所定電圧がパルストランス１１に入力されることによって、上記フルブリッジ回路４０のＭＯＳＦＥＴ４１−１及び４１−２とＭＯＳＦＥＴ４１−３及び４１−４とをスイッチングさせている。なお、駆動回路１０の出力端子Ｇ１〜Ｇ４及び出力端子Ｓ１〜Ｓ４は、フルブリッジ回路４０を構成する各ＭＯＳＦＥＴ４１のゲートＧ１〜ゲートＧ４及びソースＳ１〜ソースＳ４にそれぞれ対応し、接続されている。
【００１９】
また、上記駆動回路１０は、パルストランス１１の１次側コイル１１−１の一方端に接続され、互いに極性が反対のトランジスタ１２（第１のスイッチ）及びトランジスタ１３（第２のスイッチ）から構成されるトランジスタ回路１４（第１のスイッチ対）と、パルストランス１１の１次側コイル１１−１の他方端に接続され、互いに極性が反対のトランジスタ１５（第３のスイッチ）及びトランジスタ１６（第４のスイッチ）から構成されるトランジスタ回路１７（第２のスイッチ対）とから構成される電圧印加手段１８を備えている。
【００２０】
そして、巻き線が正方向（１次側コイル１１−１の巻き線方向と同方向）に巻かれた２次側コイル１１−２（第１の２次側コイル）は、その一端が抵抗１９を介してフルブリッジ回路４０のＭＯＳＦＥＴ４１−１及び４１−２の各ゲートＧ１、Ｇ２に接続されると共に、他端が同ＭＯＳＦＥＴ４１−１及び４１−２の各ソースＳ１、Ｓ２に接続されている。
【００２１】
また、巻き線が負方向（１次側コイル１１−１の巻き線方向と逆方向）に巻かれた２次側コイル１１−３（第２の２次側コイル）は、その一端が抵抗１９を介してフルブリッジ回路４０のＭＯＳＦＥＴ４１−３及び４１−４の各ゲートＧ３、Ｇ４に接続されていると共に、他端が同ＭＯＳＦＥＴ４１−３及び４１−４の各ソースＳ３、Ｓ４に接続されている。なお、上記トランジスタ１２及び１５は、その入力信号がハイレベルの時にオンするｎｐｎトランジスタであり、上記トランジスタ１３及び１６は、その入力信号がローレベルの時にオンするｐｎｐトランジスタである。そして、トランジスタ１２は、コレクタが電源Ｖｄｄ−２と接続され、エミッタがトランジスタ１３のエミッタと接続されると共に、１次側コイル１１−１の一端に接続されている。そして、トランジスタ１３のコレクタは、グランドと接続されている。また、トランジスタ１５は、コレクタが電源Ｖｄｄ−２と接続され、エミッタがトランジスタ１６のエミッタと接続されると共に、１次側トランス１１−１の他端に接続されている。そして、トランジスタ１６のコレクタがグランドと接続されている。
【００２２】
また、上記スイッチング回路駆動回路１０は、ダイオード２０及び抵抗２１から構成される帰還回路２２を備えている。この帰還回路２２により、例えば、電流が各ＭＯＳＦＥＴのゲートに振り込まれる時には、その電流は、抵抗１９のみを通って流れ、一方、電流が各ＭＯＳＦＥＴのゲートから引き抜かれる時には、その電流は、抵抗１９と抵抗２１の両方を通って流れる。すなわち、電流の振り込み時と引き抜き時の抵抗値を異ならせている。
【００２３】
次に、上記駆動回路１０の動作を説明する。
例えば、まず、ハイレベルの制御信号Ｓｉｇ１がトランジスタ回路１４に入力され、ローレベルの制御信号Ｓｉｇ２がトランジスタ回路１７に入力されると、トランジスタ１２及び１６がオンし、且つ、トランジスタ１３及び１５がオフするので、１次側のトランス１１−１の両端間に正方向（図１（ｂ）において上向き）に電圧Ｖｄｄ−２が印加される。
【００２４】
すると、２次側コイル１１−２に正方向の電圧が印加され、フルブリッジ回路４０のＭＯＳＦＥＴ４１−１のゲートＧ１及びＭＯＳＦＥＴ４１−２のゲートＧ２をチャージする。このとき、２次側コイル１１−３には、負方向（図１（ｂ）において下向き）の電圧が印加され、ＭＯＳＦＥＴ４１−３及び４１−４はチャージされない。また、このとき、２次側コイル１１−２及び１１−３に印加される電圧は、帰還回路２２により１次側コイル１１−１に印加される電圧の向きが逆方向になるまで保持されている。
【００２５】
次に、ローレベルの制御信号Ｓｉｇ１がトランジスタ回路１４に入力され、ローレベルの制御信号Ｓｉｇ２がトランジスタ回路１７に入力されると、トランジスタ１３及び１６がオンし、トランジスタ１２及び１５がオフするので、１次側コイル１１−１の両端がどちらも接地されることになり、１次側コイル１１−１に電圧が印加されない。
【００２６】
すると、フルブリッジ回路４０のＭＯＳＦＥＴ４１−１のゲートＧ１及びＭＯＳＦＥＴ４１−２のゲートＧ２をディスチャージする。
次に、ローレベルの制御信号Ｓｉｇ１がトランジスタ回路１４に入力され、ハイレベルの制御信号Ｓｉｇ２がトランジスタ回路１７に入力されると、トランジスタ１２及び１６がオフし、且つ、トランジスタ１３及び１５がオンするので、１次側コイル１１−１の両端間に負方向（図１（ｂ）において下向き）に電圧Ｖｄｄ−２が印加される。
【００２７】
すると、２次側コイル１１−３に正方向の電圧が印加され、フルブリッジ回路４０のＭＯＳＦＥＴ４１−３のゲートＧ３及びＭＯＳＦＥＴ４１−４のゲートＧ４をチャージする。このとき、２次側コイル１１−２には、負方向（図１（ｂ）において下向き）の電圧が印加され、ＭＯＳＦＥＴ４１−１及び４１−２はチャージされない。また、このとき、２次側コイル１１−２及び１１−３に印加される電圧は、帰還回路２２により１次側コイル１１−１に印加される電圧の向きが逆方向になるまで保持されている。
【００２８】
次に、ローレベルの制御信号Ｓｉｇ１がトランジスタ回路１４に入力され、ローレベルの制御信号Ｓｉｇ２がトランジスタ回路１７に入力されると、トランジスタ１３及び１６がオンし、トランジスタ１２及び１５がオフするので、１次側コイル１１−１の両端がどちらも接地されることになり、１次側コイル１１−１に電圧が印加されない。
【００２９】
すると、ＭＯＳＦＥＴ４１−３のゲートＧ３及びＭＯＳＦＥＴ４１−４のゲートＧ４をディスチャージする。
そして、この一連の動作を繰り返すことにより、フルブリッジ回路４０の各ＭＯＳＦＥＴ４１をスイッチングさせる。
【００３０】
また、仮に、何らかの要因でＳｉｇ１とＳｉｇ２の両方がハイレベルになってしまう時は、１次側コイル１１−１の両端のどちらにも電圧Ｖｄｄ−２が印加されることになり、結果として、１次側コイル１１−１には電圧が印加されない。このように、互いに極性の異なる１対のトランジスタからなるトランジスタ回路１４が１次側コイル１１−１の一端に接続され、互いに極性の異なる１対のトランジスタからなるトランジスタ回路１７を１次側コイル１１−１の他端に接続する構成により、ハイレベルのＳｉｇ１及びＳｉｇ２がトランジスタ回路１４及び１７に入力されても２次側コイル１１−２及び１１−３に電圧が印加されないので、フルブリッジ回路４０の各ＭＯＳＦＥＴ４１が同時にオンすることがなくなり、制御信号Ｓｉｇ１及びＳｉｇ２を常に管理する必要がなくなる。
【００３１】
また、各ＭＯＳＦＥＴ４１のゲート電流をパルストランス１１の２次側コイル１１−２及び１１−３側にフィードバックさせる帰還回路２２を設けることにより、１次側コイル１１−１に印加される電圧の方向が逆方向になるまで、２次側コイル１１−２及び１１−３側の電圧を保持することができる。これより、たとえ、フルブリッジ回路４０のＭＯＳＦＥＴ４１のスイッチング動作に遅延が生じても、常に、２次側コイル１１−２と２次側コイル１１−３とは逆方向の電圧が印加されるので、フルブリッジ回路４０の全てのＭＯＳＦＥＴ４１が同時にオンすることがなくなり（例えば、ＭＯＳＦＥＴ４１−１と４１−４及び、ＭＯＳＦＥＴ４１−２と４１−３が同時にオンすることが無くなり）、アーム短絡を防止することができる。
【００３２】
また、２次側コイル１１−２及び１１−３の巻線方向を互いに逆方向にすることにより、従来のスイッチング回路駆動回路４３におけるＭＯＳＦＥＴ４１のディスチャージ用のＦＥＴ４８〜５１が必要なくなるので、回路構成を簡略化することができ、その分、コストを抑えることができる。
【００３３】
＜第２の実施形態＞
次に、本発明の他の実施形態のスイッチング回路の駆動回路を説明する。
図２（ａ）は、本発明の他の実施形態のスイッチング回路の駆動回路の回路例を示す図である。なお、図１に示す駆動回路１０と同じ構成のものは、同じ符号を付けている。
【００３４】
図２（ａ）に示すように、駆動回路３０は、図１（ａ）又は図４（ａ）に示すフルブリッジ回路４０などを駆動させるため、単一のパルストランス３１を備えている。そして、図２（ｂ）に示すような互いに位相のずれた入力パルス信号としての制御信号Ｓｉｇ１及び制御信号Ｓｉｇ２に従った所定電圧がパルストランス３１に印加されることによって、上記フルブリッジ回路４０のＭＯＳＦＥＴ４１−１及び４１−２とＭＯＳＦＥＴ４１−３及び４１−４とをスイッチングさせている。なお、駆動回路３０の出力端子Ｇ１〜Ｇ４及び出力端子Ｓ１〜Ｓ４は、フルブリッジ回路４０を構成する各ＭＯＳＦＥＴ４１のゲートＧ１〜ゲートＧ４及びソースＳ１〜ソースＳ４にそれぞれ対応し、接続されている。
【００３５】
また、上記駆動回路３０は、制御信号Ｓｉｇ１及びＳｉｇ２が入力されることにより、パルストランス３１の１次側コイル３１−１に所定の電圧を印加させる電圧印加手段３２を備えている。
上記電圧印加手段３２は、一端が１次側コイル３１−１の一端に接続され、他端がスイッチ３２−２の一端に接続されると共に、電源３３の−側に接続されるスイッチ３２−１と、一端が１次側コイル３１−１の他端に接続され、他端がスイッチ３２−１の一端に接続されると共に、電源３３の−側に接続されるスイッチ３２−２とを備えて構成され、電源３３の＋側と１次側コイル３１−１の中点とが接続されている。また、スイッチ３２−１及び３２−２は、その入力信号がハイレベルの時にオンし、ローレベルの時にオフする。
【００３６】
そして、巻き線が正方向（１次側コイル３１−１の巻き線方向と同方向）に巻かれた２次側コイル３１−２（第１の２次側コイル）は、その一端が抵抗１９を介してフルブリッジ回路４０のＭＯＳＦＥＴ４１−１及び４１−２の各ゲートＧ１、Ｇ２に接続されると共に、他端が同ＭＯＳＦＥＴ４１−１及び４１−２の各ソースＳ１、Ｓ２に接続されている。
【００３７】
また、巻き線が負方向（１次側コイル３１−１の巻き線方向と逆方向）に巻かれた２次側コイル３１−３（第２の２次側コイル）は、その一端が抵抗１９を介してフルブリッジ回路４０のＭＯＳＦＥＴ４１−３及び４１−４の各ゲートＧ３、Ｇ４に接続されていると共に、他端が同ＭＯＳＦＥＴ４１−３及び４１−４の各ソースＳ３、Ｓ４に接続されている。
【００３８】
また、上記駆動回路３０は、ダイオード２０及び抵抗２１から構成される帰還回路２２を備えている。この帰還回路２２により、例えば、電流が各ＭＯＳＦＥＴのゲートに振り込まれる時には、その電流は、抵抗１９のみを通って流れ、一方、電流が各ＭＯＳＦＥＴのゲートから引き抜かれる時には、その電流は、抵抗１９と抵抗２１の両方を通って流れる。すなわち、電流の振り込み時と引き抜き時の抵抗値を異ならせている。
【００３９】
次に、上記駆動回路３０の動作を説明する。
例えば、まず、ローレベルの制御信号Ｓｉｇ１がスイッチ３２−１に入力され、ハイレベルの制御信号Ｓｉｇ２がスイッチ３２−２に入力されると、１次側コイル３１−１に正方向（図２において上向き）に電源電圧が印加される。すると、２次側コイル３１−２に正方向に電圧が印加され、フルブリッジ回路４０のＭＯＳＦＥＴ４１−１のゲートＧ１及びＭＯＳＦＥＴ４１−２のゲートＧ２をチャージする。このとき、２次側コイル３１−３には、負方向（図２において下向き）に電圧が印加され、ＭＯＳＦＥＴ４１−３及び４１−４はチャージされない。また、このとき、２次側コイル３１−２及び３１−３に印加される電圧は、帰還回路２２により１次側コイル３１−１に印加される電圧の向きが逆方向になるまで保持されている。
【００４０】
次に、ローレベルの制御信号Ｓｉｇ１がスイッチ３２−１に入力され、ローレベルの制御信号Ｓｉｇ２がスイッチ３２−２に入力されると、スイッチ３２−１及び３２−２がオフするので、１次側コイル３１−１に電源電圧が印加されない。すると、フルブリッジ回路４０のＭＯＳＦＥＴ４１−１のゲートＧ１及びＭＯＳＦＥＴ４１−２のゲートＧ２をディスチャージする。
【００４１】
次に、ハイレベルの制御信号Ｓｉｇ１がスイッチ３２−１に入力され、ローレベルの制御信号Ｓｉｇ２がスイッチ３２−２に入力されると、１次側コイル３１−１に負方向（図２において下向き）に電源電圧が印加される。すると、２次側コイル３１−３に正方向に電圧が印加され、フルブリッジ回路４０のＭＯＳＦＥＴ４１−３のゲートＧ３及びＭＯＳＦＥＴ４１−４のゲートＧ４をチャージする。このとき、２次側コイル３１−２には、負方向（図１（ｂ）において下向き）に電圧が印加され、ＭＯＳＦＥＴ４１−１及び４１−２はチャージされない。また、このとき、２次側コイル３１−２及び３１−３に印加される電圧は、帰還回路２２により１次側コイル３１−１に印加される電圧の向きが逆方向になるまで保持されている。
【００４２】
次に、ローレベルの制御信号Ｓｉｇ１がスイッチ３２−１に入力され、ローレベルの制御信号Ｓｉｇ２がスイッチ３２−２に入力されると、スイッチ３２−１及び３２−２がオフするので、１次側コイル３１−１に電源電圧が印加されない。すると、フルブリッジ回路４０のＭＯＳＦＥＴ４１−３のゲートＧ３及びＭＯＳＦＥＴ４１−４のゲートＧ４をディスチャージする。
【００４３】
そして、この一連の動作を繰り返すことにより、フルブリッジ回路４０の各ＭＯＳＦＥＴ４１をスイッチングさせる。
また、仮に、何らかの要因でＳｉｇ１とＳｉｇ２の両方がハイレベルになってしまう時は、１次側コイル３１−１には電源電圧が印加されない。
【００４４】
このように、駆動回路３０の１次側コイル３１−１側に、図２（ａ）に示すような電圧印加手段３２を設けることにより、スイッチ３２−１及び３２−２に同時にハイレベルの制御信号Ｓｉｇ１及びＳｉｇ２が入力しても、電源電圧が１次側コイル３１−１に印加されない。これより、フルブリッジ回路４０の各ＭＯＳＦＥＴ４１が同時にオンすることがなくなり、制御信号Ｓｉｇ１及びＳｉｇ２を常に管理する必要がなくなる。
【００４５】
また、各ＭＯＳＦＥＴ４１のゲート電流をパルストランス３１の２次側コイル３１−２及び３１−３側にフィードバックさせる帰還回路２２を設けることにより、１次側コイル３１−１に印加される電圧の方向が逆方向となるまで、２次側コイル３１−２及び３１−３側の電圧を保持することができる。これより、フルブリッジ回路４０のＭＯＳＦＥＴ４１のスイッチング動作に遅延が生じても、常に、２次側コイル３１−２と２次側コイル３１−３とは逆方向の電圧が印加されるので、フルブリッジ回路４０の全てのＭＯＳＦＥＴ４１が同時にオンすることがことなくなり（例えば、ＭＯＳＦＥＴ４１−１と４１−４及び、ＭＯＳＦＥＴ４１−２と４１−３が同時にオンすることが無くなり）、アーム短絡を防止することができる。
【００４６】
また、２次側コイル３１−２及び３１−３の巻き線方向を互いに逆方向にすることにより、従来のスイッチング回路駆動回路４３におけるＭＯＳＦＥＴ４１のディスチャージ用のＦＥＴ４８〜５１が必要なくなるので、回路構成を簡略化することができ、その分、コストを抑えることができる。
【００４７】
＜その他の実施形態＞
本発明は、上記実施の形態に限定されるものではなく、各請求項に記載した範囲において、種々の構成を採用可能である。例えば、以下のような構成変更も可能である。
【００４８】
（１）上記実施形態では、スイッチング回路駆動回路１０又は３０の接続先であるスイッチング回路をフルブリッジ回路４０としているが、図３（ａ）に示すような２つのＭＯＳＦＥＴ３５及び３６から構成されるハーフブリッジ回路又はプッシュプル回路としてもよい。
【００４９】
（２）また、スイッチング回路が図３（ａ）に示すようなハーフブリッジ回路又はプッシュプル回路の場合、図３（ｂ）に示すように、巻き線方向が互いに逆方向である２つの２次側コイル３７及び３８で、スイッチング回路駆動回路を構成してもよい。なお、各２次側コイル３７及び３８の出力端は、ハーフブリッジ回路又はプッシュプル回路におけるＭＯＳＦＥＴ３５のゲートＧ５及びソースＳ５と、ＭＯＳＦＥＴ３６のゲートＧ６及びソースＳ６とにそれぞれ接続されている。
【００５０】
（３）また、スイッチング回路が図３（ａ）に示すようなハーフブリッジ回路又はプッシュプル回路の場合で、且つ、スイッチング回路駆動回路１０又は３０を使用する場合、２次側コイル１１−２又は３１−２の上側のパルストランス（Ｇ１及びＳ１の端子に接続されるパルストランス）及び２次側コイル１１−３又は３１−３の下側のパルストランス（Ｇ４及びＳ４に接続されるパルストランス）だけを使用するようにしてもよい。
【００５１】
（４）また、スイッチング回路が図３（ａ）に示すようなハーフブリッジ回路又はプッシュプル回路の場合で、且つ、スイッチング回路駆動回路１０又は３０を使用する場合、２次側コイル１１−２又は３１−２の下側のパルストランス（Ｇ２及びＳ２の端子に接続されるパルストランス）及び２次側コイル１１−３又は３１−３の上側のパルストランス（Ｇ３及びＳ３の端子に接続されるパルストランス）だけを使用するようにしてもよい。
【００５２】
（５）また、上記実施形態では、電圧印加手段１８を構成するスイッチング素子にトランジスタを採用しているが、例えば、ＭＯＳＦＥＴなど他のスイッチング素子を採用してもよい。
【００５３】
【発明の効果】
以上、本発明のスイッチング回路の駆動回路は、互いに極性の異なる１対のトランジスタからなるトランジスタ対が１次側コイルの一端に接続され、互いに極性の異なる１対のトランジスタからなるトランジスタ対が１次側コイルの他端に接続される構成なので、同じレベルの入力パルス信号が各トランジスタ対に入力されても１次側コイルに電圧が印加されないので、２次側コイルにも電圧が印加されない。これより、スイッチング回路の各スイッチング素子が同時にオンすることがなくなり、入力パルス信号を常に管理する必要がなくなる。
【００５４】
また、スイッチング回路の各スイッチング素子にそれぞれ対応する２次側コイルの巻線の方向を異ならせることにより、ディスチャージ用のスイッチング素子が必要なくなるので、回路構成を簡略化することができ、その分、コストを抑えることができる。
【図面の簡単な説明】
【図１】本発明の実施形態のスイッチング回路の駆動回路の回路例を示す図である。
【図２】本発明の他の実施形態のスイッチング回路の駆動回路の回路例を示す図である。
【図３】スイッチング回路の駆動回路に接続される回路例を示す図である。
【図４】従来のスイッチング回路の駆動回路を示す図である。
【符号の説明】
１０駆動回路
１１パルストランス
１１−１１次側コイル
１１−２、１１−３２次側コイル
１２、１３、１５、１６トランジスタ
１４、１７トランジスタ回路
１８電圧印加手段
１９、２１抵抗
２０ダイオード
２２帰還回路
３０駆動回路
３１パルストランス
３１−１、３１−２１次側コイル
３１−３２次側コイル
３２電圧印加手段
３２−１、３２−２スイッチ
３３電源
３５、３６ＭＯＳＦＥＴ
３７、３８２次側コイル
４０フルブリッジ回路
４１−１〜４１−４ＭＯＳＦＥＴ
４２コイル[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a driving circuit for driving a switching circuit, for example, a driving circuit for driving a full bridge circuit, a half bridge circuit, or the like including a plurality of switching elements.
[0002]
[Prior art]
FIG. 4A is a diagram illustrating an example of an existing full bridge circuit.
As shown in FIG. 4A, a full-bridge circuit 40 as a switching circuit includes four switching elements (Metal-Oxide Semiconductor Field Effect Transistor) 41 (41-1, 41-2, 41-3, 41-1). 41-4) and the coil 42. The MOSFETs 41-1 to 41-4 are N-channel MOSFETs.
[0003]
The full bridge circuit 40 charges the gate G1 of the MOSFET 41-1 and the gate G2 of the MOSFET 41-2 so that the current flows in the order of the power supply Vdd-1, the MOSFET 41-1, the coil 42, and the MOSFET 41-2. When the gate G3 of the MOSFET 41-3 and the gate G4 of the MOSFET 41-4 are charged, a current flows in the order of the power supply Vdd-1, the MOSFET 41-3, the coil 42, and the MOSFET 41-4.
[0004]
Next, a conventional driving circuit for driving the full bridge circuit 40 will be described.
FIG. 4B is a diagram illustrating a circuit example of a driving circuit of a conventional switching circuit. As shown in FIG. 4B, the driving circuit 43 of the switching circuit includes two pulse transformers 44 and 45 to drive the full bridge circuit 40, and an input pulse signal as shown in FIG. When the predetermined voltage according to the control signal Sig1 and the control signal Sig2 is input to the pulse transformers 44 and 45, the MOSFETs 41-1 and 41-2 of the full bridge circuit 40 and the MOSFETs 41-3 and 41-4 are connected. Switching is performed alternately. The output terminals G1 to G4 and the output terminals S1 to S4 of the drive circuit 43 correspond to and are connected to the gates G1 to G4 and the sources S1 to S4 of each MOSFET 41 constituting the full bridge circuit 40, respectively.
[0005]
When the high-level control signal Sig1 is input to the N-channel MOSFET 46, the drive circuit 43 applies the voltage Vdd-2 to the primary coil of the pulse transformer 44 in the positive direction (upward in FIG. 4B). . Then, a voltage is applied to the secondary coil of the pulse transformer 44 in the positive direction in accordance with the winding ratio to the primary coil, and the gate G1 of the MOSFET 41-1 and the gate of the MOSFET 41-2 of the full bridge circuit 40 are applied. G2 is charged. When the low-level control signal Sig1 is input to the MOSFET 46, the drive circuit 43 turns off the MOSFET 46 and applies a negative voltage (downward in FIG. 4B) to the primary coil of the pulse transformer 44. It takes. Then, a voltage is applied to the secondary coil of the pulse transformer 44 in the negative direction in accordance with the ratio of the winding to the primary coil, which becomes a reverse bias voltage, and the MOSFETs 48 and 49 are turned on, and the full bridge circuit 40 is turned on. The gate G1 of the MOSFET 41-1 and the gate G2 of the MOSFET 41-2 are discharged.
[0006]
When the high-level control signal Sig2 is input to the N-channel MOSFET 47, the drive circuit 43 applies the voltage Vdd-2 to the primary coil of the pulse transformer 45 in the positive direction. Then, a voltage corresponding to the winding ratio with respect to the primary coil is applied to the secondary coil of the pulse transformer 45 in the positive direction, and the gate G3 of the MOSFET 41-3 and the gate of the MOSFET 41-4 of the full bridge circuit 40 are applied. G4 is charged. When the low-level control signal Sig2 is input to the MOSFET 47, the drive circuit 43 turns off the MOSFET 47 and applies a voltage to the primary coil of the pulse transformer 45 in the negative direction (downward in FIG. 4B). It takes. Then, a voltage is applied to the secondary side coil of the pulse transformer 45 in the negative direction in accordance with the winding ratio with the primary side coil, which becomes a reverse bias voltage, the MOSFETs 50 and 51 are turned on, and the full bridge circuit 40 is turned on. The gate G3 of the MOSFET 41-3 and the gate G4 of the MOSFET 41-4 are discharged.
[0007]
By repeating this series of operations, each MOSFET 41 of the full bridge circuit 40 is switched.
At this time, since the MOSFETs 41 of the full bridge circuit 40 are simultaneously charged, the arm of the full bridge circuit 40 is short-circuited and the MOSFET 41 is not broken. And Sig2 must always be managed. That is, for example, the levels of the control signals Sig1 and Sig2 input to the MOSFETs 46 and 47 are set so that the MOSFET 46 and the MOSFET 47 of the drive circuit 43 are simultaneously turned on and the MOSFETs 41-1 and 41-4 of the full bridge circuit 40 are not simultaneously turned on. Need to be constantly controlled.
[0008]
Here, there is a method for reducing a load on a switching element included in a switching circuit and preventing the switching element from being destroyed (see Patent Document 1). In this method, the load on the switching element in the switching circuit is reduced by adjusting the winding ratio between the primary coil and the secondary coil in the driving circuit of the switching circuit, and the switching element is destroyed. Has been prevented.
[0009]
[Patent Document 1]
JP 2001-157664 A (Page 5, FIG. 1)
[0010]
[Problems to be solved by the invention]
However, in the driving circuit of the switching circuit described in Patent Document 1, although the load on the switching element in the switching circuit is reduced, each switching element may be turned on at the same time to cause an arm short circuit.
[0011]
Further, the drive circuit 43 shown in FIG. 4B requires MOSFETs 48 to 51 to discharge the MOSFETs 41 of the full bridge circuit 40, so that the circuit configuration of the drive circuit 43 becomes complicated and the cost increases. There is a problem.
[0012]
In view of the above, an object of the present invention is to provide a drive circuit for a switching circuit that prevents a short circuit of an arm in a switching circuit including a plurality of switching elements and has a simple configuration.
[0013]
[Means for Solving the Problems]
In order to solve the above problems, the present invention employs the following configuration.
That is, the switching circuit drive circuit of the present invention is a drive circuit that drives a switching circuit formed by bridge-connecting a plurality of switching elements in accordance with the first and second input pulse signals that are out of phase with each other. A primary coil to which an input voltage according to the first and second input pulse signals is applied, and first and second secondary coils having different winding directions from each other; A single voltage for supplying mutually opposite voltages generated in the first and second secondary coils in accordance with an input voltage applied to the coil to control terminals of the corresponding switching elements in the switching circuit. Wherein the pulse transformer is provided.
[0014]
Further, the switching circuit drive circuit further includes voltage applying means for applying an input voltage according to the first and second input pulse signals to the primary coil of the pulse transformer, wherein the voltage applying means comprises: When one of the first and second input pulse signals is at a high level and the other is at a low level, and conversely, when one of the first and second input pulse signals is at a low level and the other is at a high level, input voltages in directions opposite to each other are applied. A voltage may be applied to the primary coil, and when both the first and second input pulse signals are at the same level, no voltage is applied to the primary coil.
[0015]
Further, the voltage application means of the switching circuit drive circuit includes a first transistor that turns on when the first input pulse signal is at a high level, and a second transistor that turns on when the first input pulse is at a low level. A first transistor pair formed by serially connecting two transistors in series between a predetermined power supply and a ground; a third transistor that is turned on when the second input pulse signal is at a high level; A second transistor pair that is connected in series between a predetermined power supply and ground, and a fourth transistor that is turned on when the second input pulse signal is at a low level. A connection point between the transistors may be connected to one end of the primary coil, and a connection point between the third and fourth transistors may be connected to the other end of the primary coil.
[0016]
Further, the first to fourth switches of the switching circuit drive circuit may be constituted by transistors.
As a result, the switching elements in the switching circuit are not turned on at the same time, and an arm short circuit can be prevented. In addition, since the secondary coils are configured so that the winding directions are opposite to each other and the driving circuit of the switching circuit is formed by a single pulse transformer, the switching element for discharging is not required. Can be simplified, and the cost can be reduced accordingly.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
<First embodiment>
The example of the full bridge circuit shown in FIG. 1A has the same configuration as the full bridge circuit 40 in FIG. 4A, and the description of the circuit configuration will be omitted.
[0018]
FIG. 1B is a diagram illustrating a circuit example of a driving circuit of the switching circuit according to the embodiment of the present invention.
As shown in FIG. 1B, the driving circuit 10 includes a single pulse transformer 11 to drive the full bridge circuit 40, and the driving circuit 10 generates an input pulse signal as shown in FIG. When a predetermined voltage according to the control signal Sig1 and the control signal Sig2 is input to the pulse transformer 11, the MOSFETs 41-1 and 41-2 and the MOSFETs 41-3 and 41-4 of the full bridge circuit 40 are switched. . The output terminals G1 to G4 and the output terminals S1 to S4 of the drive circuit 10 correspond to and are connected to the gates G1 to G4 and the sources S1 to S4 of each MOSFET 41 constituting the full bridge circuit 40, respectively.
[0019]
The drive circuit 10 includes a transistor 12 (first switch) and a transistor 13 (second switch) which are connected to one end of the primary coil 11-1 of the pulse transformer 11 and have opposite polarities. The transistor circuit 14 (first switch pair) and the transistor 15 (third switch) and the transistor 16 (third switch) which are connected to the other end of the primary coil 11-1 of the pulse transformer 11 and have opposite polarities. And a voltage applying means 18 including a transistor circuit 17 (second switch pair) including four switches).
[0020]
One end of the secondary coil 11-2 (first secondary coil) in which the winding is wound in the forward direction (the same direction as the winding direction of the primary coil 11-1) is connected to the resistor 19. Is connected to the gates G1 and G2 of the MOSFETs 41-1 and 41-2 of the full bridge circuit 40, and the other end is connected to the sources S1 and S2 of the MOSFETs 41-1 and 41-2.
[0021]
A secondary coil 11-3 (second secondary coil) whose winding is wound in a negative direction (a direction opposite to the winding direction of the primary coil 11-1) has one end connected to a resistor 19. Is connected to the gates G3 and G4 of the MOSFETs 41-3 and 41-4 of the full bridge circuit 40 via the other end, and the other end is connected to the sources S3 and S4 of the MOSFETs 41-3 and 41-4. . The transistors 12 and 15 are npn transistors that turn on when the input signal is at a high level, and the transistors 13 and 16 are pnp transistors that turn on when the input signal is at a low level. The transistor 12 has a collector connected to the power supply Vdd-2, an emitter connected to the emitter of the transistor 13, and connected to one end of the primary coil 11-1. The collector of the transistor 13 is connected to the ground. The transistor 15 has a collector connected to the power supply Vdd-2, an emitter connected to the emitter of the transistor 16, and connected to the other end of the primary transformer 11-1. The collector of the transistor 16 is connected to the ground.
[0022]
The switching circuit drive circuit 10 includes a feedback circuit 22 including a diode 20 and a resistor 21. With this feedback circuit 22, for example, when a current is applied to the gate of each MOSFET, the current flows only through the resistor 19, while when the current is drawn from the gate of each MOSFET, the current is applied to the resistor 19 And the resistor 21. That is, the resistance values at the time of current transfer and at the time of extraction are made different.
[0023]
Next, the operation of the drive circuit 10 will be described.
For example, first, when a high-level control signal Sig1 is input to the transistor circuit 14 and a low-level control signal Sig2 is input to the transistor circuit 17, the transistors 12 and 16 are turned on and the transistors 13 and 15 are turned off. Therefore, the voltage Vdd-2 is applied between both ends of the primary-side transformer 11-1 in the positive direction (upward in FIG. 1B).
[0024]
Then, a positive voltage is applied to the secondary coil 11-2, and the gate G1 of the MOSFET 41-1 and the gate G2 of the MOSFET 41-2 of the full bridge circuit 40 are charged. At this time, a voltage in the negative direction (downward in FIG. 1B) is applied to the secondary coil 11-3, and the MOSFETs 41-3 and 41-4 are not charged. At this time, the voltage applied to the secondary coils 11-2 and 11-3 is held by the feedback circuit 22 until the direction of the voltage applied to the primary coil 11-1 is reversed. I have.
[0025]
Next, when the low-level control signal Sig1 is input to the transistor circuit 14 and the low-level control signal Sig2 is input to the transistor circuit 17, the transistors 13 and 16 are turned on and the transistors 12 and 15 are turned off. Both ends of the primary coil 11-1 are grounded, so that no voltage is applied to the primary coil 11-1.
[0026]
Then, the gate G1 of the MOSFET 41-1 and the gate G2 of the MOSFET 41-2 of the full bridge circuit 40 are discharged.
Next, when the low-level control signal Sig1 is input to the transistor circuit 14 and the high-level control signal Sig2 is input to the transistor circuit 17, the transistors 12 and 16 are turned off and the transistors 13 and 15 are turned on. Therefore, the voltage Vdd-2 is applied between both ends of the primary coil 11-1 in a negative direction (downward in FIG. 1B).
[0027]
Then, a positive voltage is applied to the secondary coil 11-3, and the gate G3 of the MOSFET 41-3 and the gate G4 of the MOSFET 41-4 of the full bridge circuit 40 are charged. At this time, a voltage in the negative direction (downward in FIG. 1B) is applied to the secondary coil 11-2, and the MOSFETs 41-1 and 41-2 are not charged. At this time, the voltage applied to the secondary coils 11-2 and 11-3 is held by the feedback circuit 22 until the direction of the voltage applied to the primary coil 11-1 is reversed. I have.
[0028]
Next, when the low-level control signal Sig1 is input to the transistor circuit 14 and the low-level control signal Sig2 is input to the transistor circuit 17, the transistors 13 and 16 are turned on and the transistors 12 and 15 are turned off. Both ends of the primary coil 11-1 are grounded, so that no voltage is applied to the primary coil 11-1.
[0029]
Then, the gate G3 of the MOSFET 41-3 and the gate G4 of the MOSFET 41-4 are discharged.
By repeating this series of operations, each MOSFET 41 of the full bridge circuit 40 is switched.
[0030]
Further, if both Sig1 and Sig2 become high level for some reason, the voltage Vdd-2 is applied to both ends of the primary coil 11-1. As a result, No voltage is applied to the primary side coil 11-1. As described above, the transistor circuit 14 including a pair of transistors having different polarities is connected to one end of the primary coil 11-1, and the transistor circuit 17 including a pair of transistors having different polarities is connected to the primary coil 11. −1, the voltage is not applied to the secondary coils 11-2 and 11-3 even if the high-level Sig 1 and Sig 2 are input to the transistor circuits 14 and 17. Are not turned on at the same time, and it is not necessary to always manage the control signals Sig1 and Sig2.
[0031]
Also, by providing a feedback circuit 22 for feeding back the gate current of each MOSFET 41 to the secondary coils 11-2 and 11-3 of the pulse transformer 11, the direction of the voltage applied to the primary coil 11-1 can be changed. The voltages on the secondary coils 11-2 and 11-3 can be held until the direction is reversed. Accordingly, even if a delay occurs in the switching operation of the MOSFET 41 of the full bridge circuit 40, a voltage in the opposite direction is always applied to the secondary coil 11-2 and the secondary coil 11-3. All the MOSFETs 41 of the full bridge circuit 40 will not be turned on at the same time (for example, the MOSFETs 41-1 and 41-4 and the MOSFETs 41-2 and 41-3 will not be turned on at the same time), thereby preventing arm short circuit. it can.
[0032]
Further, by setting the winding directions of the secondary coils 11-2 and 11-3 to be opposite to each other, the FETs 48 to 51 for discharging the MOSFET 41 in the conventional switching circuit driving circuit 43 become unnecessary, so that the circuit configuration is reduced. It can be simplified, and the cost can be reduced accordingly.
[0033]
<Second embodiment>
Next, a driving circuit of a switching circuit according to another embodiment of the present invention will be described.
FIG. 2A is a diagram illustrating a circuit example of a drive circuit of a switching circuit according to another embodiment of the present invention. Note that components having the same configuration as the drive circuit 10 shown in FIG. 1 are denoted by the same reference numerals.
[0034]
As shown in FIG. 2A, the drive circuit 30 includes a single pulse transformer 31 for driving the full bridge circuit 40 shown in FIG. 1A or 4A. Then, a predetermined voltage according to the control signal Sig1 and the control signal Sig2 as input pulse signals having phases shifted from each other as shown in FIG. The MOSFETs 41-1 and 41-2 and the MOSFETs 41-3 and 41-4 are switched. The output terminals G1 to G4 and the output terminals S1 to S4 of the drive circuit 30 correspond to and are connected to the gates G1 to G4 and the sources S1 to S4 of each MOSFET 41 constituting the full bridge circuit 40, respectively.
[0035]
Further, the drive circuit 30 includes a voltage application unit 32 that applies a predetermined voltage to the primary coil 31-1 of the pulse transformer 31 by receiving the control signals Sig1 and Sig2.
The voltage applying means 32 includes a switch 32-1 connected at one end to one end of the primary coil 31-1, connected at one end to one end of the switch 32-2, and connected to the negative side of the power supply 33. And a switch 32-2, one end of which is connected to the other end of the primary coil 31-1 and the other end of which is connected to one end of the switch 32-1 and which is connected to the negative side of the power supply 33. The positive side of the power supply 33 and the middle point of the primary side coil 31-1 are connected. The switches 32-1 and 32-2 are turned on when the input signal is at a high level, and turned off when the input signal is at a low level.
[0036]
One end of the secondary coil 31-2 (first secondary coil) in which the winding is wound in the forward direction (the same direction as the winding direction of the primary coil 31-1) is connected to the resistor 19-1. Is connected to the gates G1 and G2 of the MOSFETs 41-1 and 41-2 of the full bridge circuit 40, and the other end is connected to the sources S1 and S2 of the MOSFETs 41-1 and 41-2.
[0037]
One end of the secondary coil 31-3 (second secondary coil) in which the winding is wound in the negative direction (the direction opposite to the winding direction of the primary coil 31-1) has one end connected to the resistor 19. Is connected to the gates G3 and G4 of the MOSFETs 41-3 and 41-4 of the full bridge circuit 40 via the other end, and the other end is connected to the sources S3 and S4 of the MOSFETs 41-3 and 41-4. .
[0038]
Further, the drive circuit 30 includes a feedback circuit 22 including a diode 20 and a resistor 21. With this feedback circuit 22, for example, when a current is applied to the gate of each MOSFET, the current flows only through the resistor 19, while when the current is drawn from the gate of each MOSFET, the current is applied to the resistor 19 And the resistor 21. That is, the resistance values at the time of current transfer and at the time of extraction are made different.
[0039]
Next, the operation of the drive circuit 30 will be described.
For example, first, when the low-level control signal Sig1 is input to the switch 32-1 and the high-level control signal Sig2 is input to the switch 32-2, the primary coil 31-1 moves in the positive direction (see FIG. 2). Power supply voltage is applied (upward). Then, a voltage is applied to the secondary coil 31-2 in the positive direction, and the gate G1 of the MOSFET 41-1 and the gate G2 of the MOSFET 41-2 of the full bridge circuit 40 are charged. At this time, a voltage is applied to the secondary coil 31-3 in a negative direction (downward in FIG. 2), and the MOSFETs 41-3 and 41-4 are not charged. At this time, the voltages applied to the secondary coils 31-2 and 31-3 are held by the feedback circuit 22 until the direction of the voltage applied to the primary coil 31-1 is reversed. I have.
[0040]
Next, when the low-level control signal Sig1 is input to the switch 32-1 and the low-level control signal Sig2 is input to the switch 32-2, the switches 32-1 and 32-2 are turned off. The power supply voltage is not applied to the side coil 31-1. Then, the gate G1 of the MOSFET 41-1 and the gate G2 of the MOSFET 41-2 of the full bridge circuit 40 are discharged.
[0041]
Next, when the high-level control signal Sig1 is input to the switch 32-1 and the low-level control signal Sig2 is input to the switch 32-2, the primary coil 31-1 has a negative direction (downward in FIG. 2). ) Is applied with the power supply voltage. Then, a voltage is applied to the secondary coil 31-3 in the positive direction, and the gate G3 of the MOSFET 41-3 and the gate G4 of the MOSFET 41-4 of the full bridge circuit 40 are charged. At this time, a voltage is applied to the secondary coil 31-2 in the negative direction (downward in FIG. 1B), and the MOSFETs 41-1 and 41-2 are not charged. At this time, the voltages applied to the secondary coils 31-2 and 31-3 are held by the feedback circuit 22 until the direction of the voltage applied to the primary coil 31-1 is reversed. I have.
[0042]
Next, when the low-level control signal Sig1 is input to the switch 32-1 and the low-level control signal Sig2 is input to the switch 32-2, the switches 32-1 and 32-2 are turned off. The power supply voltage is not applied to the side coil 31-1. Then, the gate G3 of the MOSFET 41-3 and the gate G4 of the MOSFET 41-4 of the full bridge circuit 40 are discharged.
[0043]
By repeating this series of operations, each MOSFET 41 of the full bridge circuit 40 is switched.
Further, if both Sig1 and Sig2 become high level for some reason, the power supply voltage is not applied to the primary coil 31-1.
[0044]
As described above, by providing the voltage application means 32 as shown in FIG. 2A on the primary coil 31-1 side of the drive circuit 30, the switches 32-1 and 32-2 are simultaneously controlled to the high level. Even if the signals Sig1 and Sig2 are input, the power supply voltage is not applied to the primary coil 31-1. Thus, the MOSFETs 41 of the full bridge circuit 40 are not turned on at the same time, and the control signals Sig1 and Sig2 do not need to be constantly managed.
[0045]
Further, by providing the feedback circuit 22 for feeding back the gate current of each MOSFET 41 to the secondary coils 31-2 and 31-3 of the pulse transformer 31, the direction of the voltage applied to the primary coil 31-1 can be changed. The voltages on the secondary coils 31-2 and 31-3 side can be held until the direction is reversed. As a result, even if a delay occurs in the switching operation of the MOSFET 41 of the full bridge circuit 40, a voltage in the opposite direction is always applied to the secondary coil 31-2 and the secondary coil 31-3. All the MOSFETs 41 of the circuit 40 are not turned on at the same time (for example, the MOSFETs 41-1 and 41-4 and the MOSFETs 41-2 and 41-3 are not turned on at the same time), and an arm short circuit can be prevented. .
[0046]
Further, by setting the winding directions of the secondary coils 31-2 and 31-3 to be opposite to each other, the FETs 48 to 51 for discharging the MOSFET 41 in the conventional switching circuit driving circuit 43 become unnecessary. It can be simplified, and the cost can be reduced accordingly.
[0047]
<Other embodiments>
The present invention is not limited to the above embodiment, and various configurations can be adopted within the scope described in each claim. For example, the following configuration changes are possible.
[0048]
(1) In the above embodiment, the switching circuit to which the switching circuit drive circuit 10 or 30 is connected is the full bridge circuit 40. However, a half circuit composed of two MOSFETs 35 and 36 as shown in FIG. It may be a bridge circuit or a push-pull circuit.
[0049]
(2) When the switching circuit is a half-bridge circuit or a push-pull circuit as shown in FIG. 3A, as shown in FIG. 3B, two secondary windings whose winding directions are opposite to each other are used. The side coils 37 and 38 may form a switching circuit drive circuit. The output terminals of the secondary coils 37 and 38 are connected to the gate G5 and source S5 of the MOSFET 35 and the gate G6 and source S6 of the MOSFET 36 in a half bridge circuit or a push-pull circuit, respectively.
[0050]
(3) When the switching circuit is a half-bridge circuit or a push-pull circuit as shown in FIG. 3A and the switching circuit drive circuit 10 or 30 is used, the secondary coil 11-2 or The upper pulse transformer of 31-2 (the pulse transformer connected to the terminals of G1 and S1) and the lower pulse transformer of the secondary coil 11-3 or 31-3 (the pulse transformer connected to G4 and S4) May be used.
[0051]
(4) When the switching circuit is a half-bridge circuit or a push-pull circuit as shown in FIG. 3A and the switching circuit drive circuit 10 or 30 is used, the secondary coil 11-2 or The lower pulse transformer 31-2 (the pulse transformer connected to the terminals of G2 and S2) and the upper pulse transformer of the secondary coil 11-3 or 31-3 (the pulse connected to the terminals of G3 and S3) Trans) may be used.
[0052]
(5) In the above embodiment, a transistor is used as a switching element constituting the voltage applying unit 18. However, for example, another switching element such as a MOSFET may be used.
[0053]
【The invention's effect】
As described above, in the drive circuit of the switching circuit according to the present invention, the transistor pair including the pair of transistors having different polarities is connected to one end of the primary coil, and the transistor pair including the pair of transistors having different polarities is the primary pair. Since it is configured to be connected to the other end of the side coil, no voltage is applied to the primary coil even if an input pulse signal of the same level is input to each transistor pair, so that no voltage is applied to the secondary coil. As a result, the switching elements of the switching circuit are not turned on at the same time, and it is not necessary to constantly manage the input pulse signal.
[0054]
Further, by making the direction of the winding of the secondary coil corresponding to each switching element of the switching circuit different, the switching element for discharging becomes unnecessary, so that the circuit configuration can be simplified, and accordingly, Costs can be reduced.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a circuit example of a drive circuit of a switching circuit according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating a circuit example of a driving circuit of a switching circuit according to another embodiment of the present invention.
FIG. 3 is a diagram illustrating an example of a circuit connected to a driving circuit of a switching circuit.
FIG. 4 is a diagram showing a driving circuit of a conventional switching circuit.
[Explanation of symbols]
10 Drive circuit
11 pulse transformer
11-1 Primary coil
11-2, 11-3 Secondary coil
12, 13, 15, 16 transistor
14, 17 transistor circuit
18 Voltage application means
19, 21 resistance
20 Diode
22 Feedback circuit
30 Drive circuit
31 pulse transformer
31-1, 31-2 Primary coil
31-3 Secondary side coil
32 Voltage application means
32-1, 32-2 switches
33 power supply
35, 36 MOSFET
37, 38 Secondary coil
40 full bridge circuit
41-1 to 41-4 MOSFET
42 coils

Claims

複数のスイッチング素子をブリッジ接続してなるスイッチング回路を、互いに位相のずれた第１及び第２の入力パルス信号に従って駆動する駆動回路であって、
上記第１及び第２の入力パルス信号に従った入力電圧が印加される１次側コイルと、巻き線方向を異ならせた第１及び第２の２次側コイルとを有し、該第１及び第２の２次側コイルがそれぞれ対応する上記スイッチング素子の制御端子に電圧を供給する、単一のパルストランスを備えたことを特徴とするスイッチング回路の駆動回路。A drive circuit for driving a switching circuit formed by bridge-connecting a plurality of switching elements in accordance with first and second input pulse signals having phases shifted from each other,
A primary coil to which an input voltage according to the first and second input pulse signals is applied, and first and second secondary coils having different winding directions; A drive circuit for a switching circuit, comprising: a single pulse transformer for supplying a voltage to a control terminal of the switching element corresponding to each of the second secondary coils.

上記パルストランスの上記１次側コイルに上記第１及び第２の入力パルス信号に従った入力電圧を印加する電圧印加手段を更に備え、該電圧印加手段は、上記第１及び第２の入力パルス信号の一方がハイレベルで他方がローレベルのときと、これとは逆に一方がローレベルで他方がハイレベルのときに、それぞれ互いに逆方向の入力電圧を上記１次側コイルに印加し、また、上記第１及び第２の入力パルス信号の両方が同じレベルのときには上記１次側コイルに電圧を印加しないことを特徴とする請求項１に記載のスイッチング回路の駆動回路。The pulse transformer further includes voltage applying means for applying an input voltage to the primary coil of the pulse transformer in accordance with the first and second input pulse signals, wherein the voltage applying means comprises a first and a second input pulse. When one of the signals is at a high level and the other is at a low level, and conversely, when one of the signals is at a low level and the other is at a high level, input voltages in opposite directions are applied to the primary coil, respectively. 2. The driving circuit according to claim 1, wherein when both the first and second input pulse signals are at the same level, no voltage is applied to the primary coil.

上記電圧印加手段は、
上記第１の入力パルス信号がハイレベルのときにオンする第１のスイッチと、上記第１の入力パルスがローレベルのときにオンする第２のスイッチとを、所定の電源と接地との間に直列接続してなる第１のスイッチ対と、
上記第２の入力パルス信号がハイレベルのときにオンする第３のスイッチと、上記第２の入力パルス信号がローレベルのときにオンする第４のスイッチとを、所定の電源と接地との間に直列接続してなる第２のスイッチ対とを備え、
上記第１及び第２のスイッチ間の接続点が上記１次側コイルの一端に接続され、上記第３及び第４のスイッチ間の接続点が上記１次側コイルの他端に接続されていることを特徴とする請求項２に記載のスイッチング回路の駆動回路。The voltage applying means,
A first switch that is turned on when the first input pulse signal is at a high level and a second switch that is turned on when the first input pulse is at a low level are connected between a predetermined power supply and ground. A first switch pair connected in series to
A third switch that is turned on when the second input pulse signal is at a high level and a fourth switch that is turned on when the second input pulse signal is at a low level are connected to a predetermined power supply and a ground. A second switch pair connected in series between
A connection point between the first and second switches is connected to one end of the primary coil, and a connection point between the third and fourth switches is connected to the other end of the primary coil. The driving circuit for a switching circuit according to claim 2, wherein:

上記第１〜第４のスイッチは、トランジスタであることを特徴とする請求項３に記載のスイッチング回路の駆動回路。4. The driving circuit according to claim 3, wherein the first to fourth switches are transistors.