JP2004152906A - 絶縁基板及びセラミックパッケージ - Google Patents
絶縁基板及びセラミックパッケージ Download PDFInfo
- Publication number
- JP2004152906A JP2004152906A JP2002314962A JP2002314962A JP2004152906A JP 2004152906 A JP2004152906 A JP 2004152906A JP 2002314962 A JP2002314962 A JP 2002314962A JP 2002314962 A JP2002314962 A JP 2002314962A JP 2004152906 A JP2004152906 A JP 2004152906A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- less
- terminal electrode
- main surface
- ceramic package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Compositions Of Oxide Ceramics (AREA)
Abstract
【課題】高温多湿下でもクラックの発生しない絶縁基板及びセラミックパッケージを提供する。
【解決手段】内部に電子素子４が実装されるキャビティ１２が主面に、端子電極３が対向主面に設けられ、前記電子素子４と前記端子電極３とを電気的に接続するために配線導体２が形成されるとともに、蓋体を接合するためのメタライズ層が前記主面に備えられ、最小高さが０．５ｍｍ以下の絶縁基板において、平面的に投影した前記キャビティの形成領域が前記端子電極の形成領域と重なる部位の面積が、前記キャビティの全面積の１０％以下であることを特徴とする。
【選択図】図１
【解決手段】内部に電子素子４が実装されるキャビティ１２が主面に、端子電極３が対向主面に設けられ、前記電子素子４と前記端子電極３とを電気的に接続するために配線導体２が形成されるとともに、蓋体を接合するためのメタライズ層が前記主面に備えられ、最小高さが０．５ｍｍ以下の絶縁基板において、平面的に投影した前記キャビティの形成領域が前記端子電極の形成領域と重なる部位の面積が、前記キャビティの全面積の１０％以下であることを特徴とする。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、内部に電子素子及び／又は半導体素子が搭載され、蓋体などの蓋によって気密に封止するセラミックパッケージ、特に、高さが０．５ｍｍ以下、堤部幅が０．３ｍｍ以下の超小型・超薄型セラミックパッケージに関する。
【０００２】
【従来技術】
近年、半導体素子の高集積化、電気部品の小型化に伴い、各種電子機器の小型化、高機能化が図られている。これに伴い、電子素子を収納する、あるいは半導体素子と同時に受動部品を搭載するセラミックパッケージの小型化が要求され、例えば、外形サイズ縦３ｍｍ、横２ｍｍ、高さ０．８ｍｍ程度まで小型化したセラミックパッケージが開示されている。
【０００３】
ところが、さらなる小型化がパッケージに要求され、例えばＩＣカードに代表される超小型・超薄型のものが求められている。このような超小型・超薄型セラミックパッケージでは、電子素子を大気中の水分から保護するため、蓋体で封止して使用されている。
【０００４】
例えば、内部に水晶発振子を搭載し、蓋体で封止し、外気から水晶振動子を保護するためのセラミックパッケージが記載されている。
【０００５】
【特許文献１】
特開２００１−２３７６６５号
【０００６】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載のセラミックパッケージは、水に対する耐食性が低く、製造直後では問題がないものの、特に梅雨時期のような高温多湿下では、時間と共に腐食が進み、パッケージにクラックが発生するという問題があった。
【０００７】
従って、本発明は、高温多湿下でもクラックの発生しない絶縁基板及びセラミックパッケージを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、残留応力がセラミックパッケージの水腐食及びクラック発生に影響を及ぼすとの知見に基づくものであり、キャビティと、端子電極とを平面上に投影した時の重なる部位の面積を制御することによってクラック発生を抑制するものである。
【０００９】
即ち、本発明の絶縁基板は、内部に電子素子が実装されるキャビティが主面に、端子電極が対向主面に設けられ、前記電子素子と前記端子電極とを電気的に接続するために配線導体が形成されるとともに、蓋体を接合するためのメタライズ層が前記主面に備えられ、最小高さが０．５ｍｍ以下の絶縁基板において、平面的に投影した前記キャビティの形成領域が前記端子電極の形成領域と重なる部位の面積が、前記キャビティの全面積の１０％以下であることを特徴とするものである。
【００１０】
特に、前記絶縁基板が４質量％以上の焼結助剤を含むアルミナ質焼結体からなり、該アルミナ質焼結体の強度が５００ＭＰａ以上、ヤング率が３２０ＧＰａ以下、熱伝導率が１５Ｗ／ｍＫ以上であることが好ましい。これにより、熱膨張差により応力が発生しても、速やかな放熱、変形により応力を緩和でき、且つ破壊を効果的に防止することが可能となる。
【００１１】
また、前記アルミナ質焼結体が、Ｍｎを酸化物換算で２〜８質量％、Ｓｉを酸化物換算で１〜６質量％の割合で含み、Ａｌ２Ｏ３を主結晶相とし、該主結晶相の粒界にＭｎＡｌ２Ｏ４結晶を含むことが好ましい。これにより、強度を５００ＭＰａ以上、熱伝導率が１５Ｗ／ｍＫ以上まで高くすることが容易にできる。
【００１２】
さらに、前記絶縁基板に対する前記メタライズ層の接着強度が４９Ｎ以上であることが好ましい。これにより、蓋体とパッケージを接合する際にメタライズ層と絶縁基板との間で発生する剥離を効果的に抑制し、より高い信頼性を得ることができる。
【００１３】
さらにまた、前記端子電極が、前記対抗主面の四隅にそれぞれ１個ずつ設けられていることが好ましい。これにより、接続構造を単純化でき、外部からの接続が容易になるとともに、応力集中を抑制できる。
【００１４】
また、本発明のセラミックパッケージは、上記の絶縁基板の主面に蓋体を接合したことを特徴とするものである。これにより、高温多湿下におけるクラックを抑制し、パッケージの高気密性を実現することが可能となる。
【００１５】
特に、前記基板底部の最大残留応力が２５０ＭＰａ以下であることを特徴とするものである。これにより、クラックの発生をより効果的に防止できる。
【００１６】
さらに、前記セラミックパッケージの堤部の幅が０．１〜０．３ｍｍ、前記電子素子が実装される絶縁基板の基板底部の厚みが０．１〜０．３ｍｍであることが好ましい。このような寸法に設定することにより、絶縁基板の熱応力破壊をより効果的に防止するとともに、パッケージの容積をより小さくすることができる。
【００１７】
【発明の実施の形態】
本発明の絶縁基板を、図を用いて説明する。
【００１８】
絶縁基板は、例えば図１（ａ）に示したように、基板底部１ａと基板堤部１ｂとからなる絶縁基板１と、基板底部１ａに設けられた配線導体２と、基板堤部１ｂの上にリング状に形成されたメタライズ層７とを具備し、絶縁基板１は、基板底部１ａの外周に基板堤部１ｂが一体的に設けられてなるものである。
【００１９】
配線導体２は、基板底部１ａの表面に設けられた表面配線導体２ａと、基板底部１ａの内部に形成された内部配線導体２ｂとからなり、外部との電気接続のために裏面に設けられた端子電極３に接続されている。
【００２０】
基板底部１ａの表面には、図１（ｂ）に示したように、端子電極３が四隅に設けられている。そして、図２（ｂ）を拡大表示した図２（ｃ）に示したように、基板底部１ａと基板堤部１ｂで形成されるキャビティ１２を基板と平行な面に投影した時、キャビティ１２の形成領域が端子電極３の形成領域と重なる部位の面積が、キャビティ１２の全面積の１０％以下であることが重要である。
【００２１】
即ち、図１（ｃ）において、交差部１５の面積をＳ０、キャビティ１２の面積をＳｃａｖとした時、Ｓ０はＳｃａｖの１０％以下であることが重要であり、面積比Ｓ０／Ｓｃａｖでは０．１以下に相当する。これは、端子電極３を構成するメタライズ金属と基板底部１ａを構成するセラミックスの熱膨張率差によって残留応力が発生するため、交差部１５の面積Ｓ０が小さいと交差部付近を起点とするクラックの発生を防止することができる。即ち、キャビティ１２と端子電極３とを絶縁基板１と並行な面に投影した時、交差部１５及びその近傍で応力が発生すると、キャビティに接する基板底部１ａの肉厚の薄い部位が応力に耐え切れずクラックを発生するものと考えられる。
【００２２】
従って、面積比Ｓ０／Ｓｃａｖが０．１以下であればクラックの発生を大幅に防止できる。特に０．０７以下、更には０．０５以下、より好適には０．０３以下であるのが良い。最も好適であるのは面積比Ｓ０／Ｓｃａｖが０であり、交差する部位のないことである。
【００２３】
端子電極３の形状は、図１（ｂ）に示したように、四角形でも良いが、端子電極３の１辺の長さを大きくするために、図２に示したように、端子電極２３が、四角形の一隅を三角形状に除去したような形状でも良く、さらには、残留応力を低減するために、四角形の一隅にアール（丸み）を設けた形状（図示せず）でも良い。
【００２４】
絶縁基板１の最小高さが、０．５ｍｍ以下であることが重要である。０．５ｍｍより大きいとセラミックパッケージの厚みが大きくなり、機器の低背化が図れなくなる。さらなる低背化と強度確保のため、基板底部１ａの最小厚みは、特に０．４ｍｍ以下であることが好ましい。
【００２５】
また、絶縁基板１を構成するアルミナ質焼結体の３点曲げ強度が５００ＭＰａ以上であることが好ましい。５００ＭＰａよりも低くなると金属蓋体の封止時や２次実装の時に熱応力が加わって破壊する、または、ハンドリング時や使用時の衝撃等により破壊するためである。このような熱応力や衝撃力に強く、より高い信頼性を示すため、強度は、特に５５０ＭＰａ以上、更には６００ＭＰａ以上であることが好ましい。
【００２６】
また、熱伝導率は、封止時の熱を系外に放出するとともに、絶縁基板１内での温度差を小さくすることができるため、封止時の破壊をより効果的に防止する点で１５Ｗ／ｍＫ以上、特に２０Ｗ／ｍＫ以上、更には２５Ｗ／ｍＫ以上であることが好ましい。
【００２７】
また、ヤング率は、熱応力を変形によって吸収し、破壊をより効果的に防止する傾向がある点で、３２０ＧＰａ以下、特に３１０ＧＰａ以下、更には３００ＧＰａ以下であることが好ましい。
【００２８】
絶縁基板１に対するメタライズ層７の接着強度が４９Ｎ以上であることが好ましい。これにより、蓋体とパッケージを接合する際にメタライズ層７と絶縁基板１との間で発生する剥離を効果的に抑制し、より高い信頼性を得ることができる。
【００２９】
また、図１において、絶縁基板１の四隅にはそれぞれ１個の端子電極３が設けられている。これは、構造が単純化し、外部から端子電極３への接続が容易になるとともに、対称性を有するため、残留応力を分散するために効果があり、応力集中を防止することが容易となる。
【００３０】
本発明によれば、蓋体を接合するためのメタライズ層７が絶縁基板１の主面に備えられていることが重要である。具体的には、基板堤部１ｂの少なくとも一部に、蓋体を接合するためのメタライズ層７が設けられていることが重要である。特に、同時焼成によってメタライズ層７が設けられるのが良い。これにより、メタライズ層形成工程を別途必要としないため、工程を短縮でき、製品コストを低減することができ、且つ密着力の高いメタライズ層７を得ることができる。
【００３１】
メタライズ層７の表面には、ロウ材の拡散防止及び密着強度向上等を目的としてＮｉ、Ｃｏ、Ｃｒ、ＡｕおよびＣｕ等の金属からなるメッキ層を形成しても良い。例えば、メタライズ層７の表面にＮｉメッキ層とＡｕメッキ層とを順次形成することができる。
【００３２】
絶縁基板１は、アルミナを主成分とし、焼結助剤が４質量％以上、特に６質量％以上、更には８質量％以上含むことが、配線導体２やメタライズ層７と同時焼成を可能とする点で好ましい。
【００３３】
主成分のアルミナは、アルミナを９０質量％以上、特に９０〜９６質量％、更には９３〜９６質量％の割合で含有することが好ましい。これにより、絶縁基板１の３点曲げ強度を５００ＭＰａ以上、熱伝導率を１５Ｗ／ｍＫ以上、ヤング率を３２０ＧＰａ以下とすることが容易となる。
【００３４】
第２の成分として、ＭｎをＭｎ２Ｏ３換算で２〜８質量％、特に３〜８質量％、更には３〜６質量％の割合で含むことが好ましい。これは、Ｍｎ成分は焼結助剤として作用するものであり、上記の割合を選定することによって、焼結性が高まり、１２５０〜１４００℃の焼成温度で緻密化の達成が容易になるとともに、ＭｎＡｌ２Ｏ４の析出が適度に行われ易い。このような適量のＭｎＡｌ２Ｏ４結晶析出は、焼結体の曲げ強度を高める効果がある。
【００３５】
また、第３の成分として、ＳｉをＳｉＯ２換算で１〜６質量％、特に２〜５質量％、更には３〜５質量％の割合で含有することが好ましい。ＳｉＯ２は、焼結時の液相生成に関与するため、上記の割合を選定することにより、緻密化が達成し易く、且つ非晶質相の残留も少なく、適度なＭｎＡｌ２Ｏ４の結晶析出により高強度を維持し易い。
【００３６】
また、所望により、第４の成分として、Ｍｇ、Ｃａ、Ｓｒ、Ｂａのうち少なくとも１種を配線導体との同時焼結性を高める上で、上記第３成分までの組成１００質量％に対して、酸化物換算で３質量％以下の割合で含んでもよい。さらに、所望により、第５の成分として、Ｗ、Ｍｏなどの金属を焼結体を黒色化するための成分として、上記第３成分までの組成１００質量％に対して２質量％以下の割合で含んでも良い。
【００３７】
配線導体２及びメタライズ層７は、各種金属端子との接続或いは蓋体の封止を可能とし、絶縁基板との強固な接着力を保持するため、Ｗ及び／又はＭｏを主成分とし、アルミナを１０質量％以下、特に８質量％以下含むことが好ましい。
【００３８】
本発明のセラミックパッケージは、例えば図３に示すように、絶縁基板１０１のキャビティ１１２の内部に電気部品１０４ａや半導体素子１０４ｂ等の電子素子１０４を載置し、メタライズ層１０７を介して蓋体１１０を密封したものであり、絶縁基板１０１の基板底部１０１ａに設けられた配線導体１０２と接続された電気部品１０４ａ及び半導体素子１０４ｂとを載置することができる。なお、搭載する電子素子１０４の数には特に制限はなく、１個以上であれば良い。
【００３９】
電気部品１０４ａとしては、水晶発振子、誘電体、抵抗体、フィルタ及びコンデンサのうち少なくとも１種を用いることができ、導電性接着剤１０５を用いて表面配線導体１０２ａと電気的に接続することが可能である。また、半導体素子１０４ｂは、ワイヤボンディング１０６により配線導体１０２と接続される。
【００４０】
蓋体１１０は、電気部品１０４ａや半導体素子１０４ｂ等の電子素子１０４を保護するためにメタライズ層１０７を介して基板堤部１０１ｂに接合されてなるものであり、その材質はアルミナに近い熱膨張率を有するＦｅ−Ｎｉ−Ｃｏ合金であることが好ましい。このような合金を用いることにより、封止時に発生する熱応力を小さくすることができ、封止時に絶縁基板１０１が破壊することをより効果的に防止できる。
【００４１】
蓋体１１０を接合して得られたセラミックパッケージの絶縁基板１０１の基板底部１０１ａには、接合時の熱収縮により残留応力が発生する。この残留応力が大きくなると基板底部１０１ａにクラックが発生することがあり、これを防止するために最大の残留応力（最大残留応力）が２５０ＭＰａ以下になることが好ましい。そのためには、蓋体材料、ロウ材、接合条件等を適宜調整する必要がある。
【００４２】
本発明によれば、基板堤部１ｂ、１０１ｂの幅ｄを０．１〜０．３ｍｍに、基板底部１ａ、１０１ａの厚みＤを０．１〜０．３ｍｍに、またパッケージの高さＴを０．３〜０．５ｍｍにすることが好ましい。このような寸法に設定することにより、絶縁基板１、１０１であるアルミナ質焼結体の強度を考慮し、蓋体１１０の封止時の熱応力に対する破壊をより効果的に防止でき、また、パッケージの容積をより小さくすることができる。
【００４３】
特に、絶縁基板の高さＴを０．５ｍｍ以下とすることにより、電子素子及び／又は半導体素子を実装した超小型・超薄型セラミックパッケージとしてＩＣカードなどに応用することができる。なお、蓋体は薄い方が低背化を改善できる点で好ましく、例えば、０．３ｍｍ以下、特に０．２ｍｍ以下、更には０．１ｍｍ以下であることが好ましい。
【００４４】
次に、本発明のセラミックパッケージを製造する方法について、複数の絶縁基板を連結した連結基板を作製し、その一つを分離して用いる場合について具体的に説明する。
【００４５】
まず、原料粉末として、平均粒子径が０．５〜２．０μｍ、特に１．０〜１．５μｍのアルミナ粉末を準備する。これは、平均粒子径は０．５μｍ以上とすることにより、シート成形性を確保でき、粉末のコスト上昇を容易に防止できる。また、２．０μｍ以下とすることで、１４００℃以下の焼成での緻密化を促進し、焼結を容易にすることができる。
【００４６】
また、第２の成分として純度９９％以上、平均粒子径０．５〜５μｍのＭｎ２Ｏ３粉末、第３の成分として純度９９％以上、平均粒子径０．５〜３μｍのＳｉＯ２粉末を準備する。なお、Ｍｎ及びＳｉは、上記の酸化物粉末以外に、焼成によって酸化物を形成し得る炭酸塩、硝酸塩、酢酸塩等として添加してもよい。
【００４７】
これらの成分は、アルミナ粉末に対して、Ｍｎ２Ｏ３粉末を２〜８質量％、特に３〜８質量％、更には３〜６質量％、ＳｉＯ２粉末を１〜６質量％、特に２〜５質量％、更には３〜５質量％の割合で添加することが、焼結性を高め、緻密化を促進するために好ましい。
【００４８】
なお、所望により、第４の成分として、Ｍｇ、Ｃａ、Ｓｒ、Ｂａのうち少なくとも１種を酸化物換算で３質量％以下、第５の成分として、Ｗ、Ｍｏ等の遷移金属の金属粉末や酸化物粉末を着色成分として金属換算で２質量％以下の割合で添加しても良い。
【００４９】
さらに、強度、破壊靱性を向上させる周知の手法であるＺｒ、Ｈｆなどを適宜添加しても良い。
【００５０】
上記の混合粉末に対して適宜有機バインダを添加した後、これをプレス法、ドクターブレード法、圧延法、射出法等の周知の成形方法によって、絶縁基板１を形成するためのグリーンシートを作製する。例えば、上記混合粉末に有機バインダや溶媒を添加してスラリーを調製した後、ドクターブレード法によってグリーンシートを形成する。或いはまた、混合粉末に有機バインダを加え、プレス成形、圧延成形等により所定の厚みのグリーンシートを作製できる。
【００５１】
各絶縁基板は形状が小さいため、複数の絶縁基板を一つの連結基板に形成し、それを分離して用いることが生産性を高める上で好ましい。これに対応するように、グリーンシートに対して、配線導体ペーストをスクリーン印刷、グラビア印刷などの方法により各グリーンシート上に、配線導体２の形成のために配線パターン状に、或いはメタライズ層７の形成のためにリング状に印刷塗布する。
【００５２】
また、所望により、あらかじめグリーンシートに対して、マイクロドリル、レーザー等により直径５０〜２５０μｍのビアホールを形成しておき、上記の配線導体ペーストをビアホール内に充填する。
【００５３】
配線導体ペーストは、配線導体成分としてＷ及び／又はＭｏを用い、これにアルミナ粉末を１０質量％以下、特に８質量％以下の割合で添加したものが良い。これは、配線導体２の導通抵抗を低く維持したままアルミナ焼結体と配線導体２の密着性を高め、メッキ欠けなどの不良の発生を容易に防止することができる。なお、密着性向上のため、アルミナ粉末の代わりに、絶縁基板を形成する酸化物セラミックス成分と同一の組成物粉末を加えても良く、さらにＮｉ等の酸化物を０．０５〜２体積％の割合で添加することも可能である。
【００５４】
その後、配線導体ペーストを印刷塗布したグリーンシートを位置合わせして積層圧着後、絶縁基板を分離するための切欠き溝を複数形成する。切欠き溝の形成方法としては、カッター刃、金型、レーザー加工等の方法を用いることができ、これらの中でも特に金型、レーザー加工が低コストで量産出来る点で好ましい。
【００５５】
この切欠き溝を形成した積層体を、少なくとも１０００℃から焼成最高温度まで１５０℃／ｈ以上の昇温速度で加熱し、１２５０〜１４００℃の非酸化性雰囲気中で焼成し、１０００℃までの冷却速度を２５０℃／ｈ以下とする条件で焼成することが重要である。
【００５６】
昇温速度が、１０００℃から焼成最高温度までの間において、１５０℃／ｈより小さい場合、昇温時の低温液相領域での液相生成が不均一になり、アルミナの粒成長に偏りが生じるため曲げ強度が低下することがある。特に、強度をより高めるため、昇温速度を１８０℃／ｈ以上、更には２００℃／ｈとすることが好ましい。
【００５７】
また、焼成温度は、充分に緻密化を促進し、５００ＭＰａ以上の曲げ強度を容易に達成し、且つＷ及び／又はＭｏ自体の焼結が進むことによるアルミナとの接着強度の低下及びアルミナの粒成長を抑制し、機械的及び電気的信頼性を改善する点で１２５０〜１４００℃で焼成することが好ましい。
【００５８】
焼成終了直後の保持温度から１０００℃までの冷却速度は、２５０℃／ｈ以下であることが好ましい。ＭｎＡｌ２Ｏ４を容易に結晶化させ、曲げ強度を改善することが容易に可能となる。また、冷却速度は、強度を高める点で、特に２００℃／ｈ以下が好ましい。
【００５９】
また、焼成雰囲気は、金属が酸化されないように、非酸化性雰囲気であることが望ましい。具体的には、窒素、又は窒素と水素との混合ガスを用いることが望ましい。有機バインダの脱脂をする上では、水素及び窒素を含み、露点＋３０℃以下、特に２５℃以下の非酸化性雰囲気であることが望ましい。なお、雰囲気中には、所望により、アルゴン等の不活性ガスを混入してもよい。
【００６０】
配線導体２には、表面保護及び半田接合のためにＮｉ、Ｃｏ、Ｃｒ、ＡｕおよびＣｕのうち少なくとも１種から成るメッキ層を形成しても良い。
【００６１】
以上のような製法により、メタライズ層７との同時焼成が可能で、強度が５００ＭＰａ以上の小型セラミックパッケージとして好適に用いることができる絶縁基板１を製造することができる。そして、さらに、得られた絶縁基板１の内部に電子素子４及び／又は半導体素子６を実装し、配線導体２との電気的に接続し、且つリング状のメタライズ層７の表面にメッキ層８を被覆し、蓋体１０を共晶Ａｇ−Ｃｕロウ材９等によってシーム溶接等により接合する。このようにして、電子素子４が気密に封止された半配線導体装置を得ることができる。
【００６２】
メッキ層８は、ロウ材の拡散を防止し、良好な密着性を得るために、Ｎｉ、Ｃｏ、Ｃｒ、ＡｕおよびＣｕのうち少なくとも１種からなることが好ましい。
【００６３】
【実施例】
純度９９％以上、平均粒子径１．５μｍのアルミナ粉末に対して、純度９９％以上、平均粒子径０．７μｍのＭｎ２Ｏ３粉末、純度９９％以上、平均粒子径１．０μｍのＳｉＯ２粉末、純度９９．９％以上、平均粒子径１．２μｍのＷ粉末、純度９９．９％以上、平均粒子径１．２μｍのＭｏ粉末、純度９９．９％以上、平均粒子径０．７μｍのＭｇＣＯ３粉末、純度９９％以上、平均粒子径１．３μｍのＣａＣＯ３粉末、純度９９％以上、平均粒子径１．０μｍのＳｒＣＯ３粉末、ＢａＣＯ３粉末、Ｃｒ２Ｏ３粉末及びＣｏ３Ｏ４粉末を準備した。
【００６４】
これらの原料粉末を表１に示す割合で混合した後、成形用有機樹脂（バインダ）としてアクリル系バインダと、トルエンを溶媒として混合してスラリーを調製し、しかる後に、ドクターブレード法にて厚さ１５０μｍのグリーンシートを作製した。
【００６５】
得られたグリーンシートを所定厚みに積層し、露点＋２５℃の窒素水素混合雰囲気にて脱脂を行なった後、引き続き、表２に示した昇温速度で１０００℃から焼成最高温度まで昇温し、焼成最高温度にて露点＋２５℃の窒素水素混合雰囲気にて１時間焼成した後、１０００℃までを表２に示した速度で冷却した。
【００６６】
得られた焼結体の主結晶相は焼結体を粉砕し、Ｘ線回折により同定した。また、嵩密度はアルキメデス法によって測定し、理論密度との比率から相対密度を算出した。強度は厚み３ｍｍ、幅４ｍｍ、長さ４０ｍｍの梁状試料を作成し、ＪＩＳＲ１６０１に基づいて室温にて測定した。
【００６７】
一方、平均粒子径１．２μｍのＷ粉末、平均粒子径１．２μｍのＭｏ粉末、平均粒子径１．５μｍのアルミナ粉末に対して、Ｃｕ、Ａｕ及びＡｇ（低抵抗金属）を添加して表１に示す組成に調製した後、アクリル系バインダとアセトンを溶媒として混合し、配線導体ペーストを調製した。
【００６８】
そして、上記と同様にして作製したグリーンシートに対して、打抜き加工を施し、直径が１００μｍのビアホールを形成し、このビアホール内に、上記の配線導体ペーストをスクリーン印刷法によって、充填するとともに、配線パターン状（配線導体）及びリング状（メタライズ層）に印刷塗布した。この時、端子電極に対向する部位の総面積が、キャビティの面積の１０％以下になるようにパターン形状を調節した。なお、リング状メタライズを形成したグリーンシートは、電子素子収納する部位を打抜き加工によって除去した。
【００６９】
このようにして作製したグリーンシートを位置合わせして積層圧着して積層体を作製した。その後、この積層体に切欠き溝を形成し、成形体を露点＋２５℃の窒素水素混合雰囲気にて脱脂を行なった後、露点＋２５℃の窒素水素混合雰囲気にて脱脂を行なった後、引き続き、表２に示した昇温速度で１０００℃から焼成最高温度まで昇温し、焼成最高温度にて露点＋２５℃の窒素水素混合雰囲気にて１時間焼成した後、１０００℃までを表２に示した速度で冷却した。
【００７０】
得られた焼結体の主結晶相は焼結体を粉砕し、Ｘ線回折により同定した。また、アルキメデス法によって嵩密度を測定し、気孔率を算出した。また、強度は厚み３ｍｍ、幅４ｍｍ、長さ４０ｍｍの梁状試料を作成し、ＪＩＳ Ｒ１６０１に基づいて室温にて測定した。さらに、平均結晶粒子径は、インターセプト法により測定し、粒子径として表示した。
【００７１】
ヤング率はＪＩＳ Ｒ１６０２に基づいて室温のヤング率を測定し、熱伝導率はレーザーフラッシュ法により室温で測定した。また、絶縁基板の寸法はマイクロメーターで測定してキャビティの大きさを算出し、端子電極３の大きさから交差部１５の面積を算出した。この交差部１５の面積をキャビティの面積で除し、面積比として百分率で表示した。
【００７２】
次に、配線導体及びリング状に形成したメタライズ層の表面に電解Ｎｉメッキを施し、さらにその表面に０．２μｍのＡｕメッキを施した。このようにメッキ層８を形成したリング状のメタライズ層に対して、共晶Ａｇ−Ｃｕロウ材を用いてＦｅ−Ｃｏ−Ｎｉ合金からなる厚み０．１ｍｍの蓋体をシーム溶接によって接合し、気密に封止した。
【００７３】
得られた試料は、接合テストとして、４０倍の顕微鏡にてメタライズ剥れ、絶縁基板のクラックの確認を行い、クラックの無いものには○、あるものには×として評価した。
【００７４】
次に、メタライズ剥れ、クラックのない試料について、−６５℃にて５分、１５０℃にて５分保持を１サイクルとして１００サイクルまでの熱サイクル試験を行い、気密封止性をＨｅリーク法によって封止状態を評価する封止テストを実施した。
【００７５】
Ｈｅリーク法は、０．４１ＭＰａのＨｅ加圧雰囲気中に２時間保持した後に取り出し、真空雰囲気中において検出されるＨｅガス量を測定し、１×１０−１０ＭＰａ・ｃｍ３／ｓｅｃ以下を○を５×１０−９ＭＰａ・ｃｍ３／ｓｅｃを超えるものを×として評価し、その後、Ｘ線回折により、基板底部の残留応力を測定し、その結果を表２に示した。なお、残留応力は、Ｘ線回折によって測定された回折ピーク（２θ）１５２°から並傾法によって算出した。
【００７６】
また、絶縁基板に対するリング状のメタライズ層の接着強度は、２ｍｍ×２５ｍｍの配線導体配線を形成し、無電解Ｎｉメッキを施した後、銀ロウを用いて金具を接合し、金具を引き剥がす際の引き剥がし荷重を測定した。さらに、ヤング率はＪＩＳ Ｒ１６０２に基づいて室温のヤング率を測定した。熱伝導率は、レーザーフラッシュ法により室温で測定した。結果を表１、２に示した。
【００７７】
【表１】
【００７８】
【表２】
【００７９】
本発明の試料Ｎｏ．２、５、８、１０、１３〜３３は、残留応力が１９０ＭＰａ以下、面積比が１０％以下で、接合テスト及び封止テストでも異常は見られなかった。
【００８０】
一方、面積比が１１％以上と大きい本発明の範囲外の試料Ｎｏ．１、３、４、６、７、９、１１及び１２は、残留応力が２００ＭＰａ以上、面積比が１１％以上で、接合テスト及び／又は封止テストにおいてクラックが観察された。
【００８１】
【発明の効果】
本発明は、端子電極とキャビティとの交差部面積を制御することにより、パッケージ裏面部の残留応力を２５０ＭＰａ以下と低減し、基板底部におけるクラック発生を防止することができ、さらに強度を５００ＭＰａ以上、メタライズ層の接合強度を４９Ｎ以上とすることで、絶縁基板基板堤部の肉厚が０．１〜０．３ｍｍ、電子素子が実装される絶縁基板の基板底部の厚みが０．１〜０．３ｍｍ、絶縁基板の高さが０．５ｍｍ以下であるセラミックパッケージが安価に得られる。
【図面の簡単な説明】
【図１】本発明の絶縁基板の構造を示すもので、（ａ）は概略断面図、（ｂ）は概略平面図、（ｃ）はその部分拡大平面図である。
【図２】本発明の他の絶縁基板を示す概略平面図である。
【図３】本発明のセラミックパッケージの構造を示す概略平面図である。
【符号の説明】
１、１０１・・・絶縁基板
１ａ、１０１ａ・・・基板底部
１ｂ、１０１ｂ・・・基板堤部
２、１０２・・・配線導体
２ａ、１０２ａ・・・表面配線導体
２ｂ、１０２ｂ・・・内部配線導体
３、２３、１０３・・・端子電極
７、１０７・・・メタライズ層
８、１０８・・・メッキ層
９、１０９・・・共晶Ａｇ−Ｃｕロウ材
１２、３２、１１２・・・キャビティ
１５・・・交差部
１０４・・・電子素子
１０４ａ・・・電気部品
１０４ｂ・・・半導体素子
１０５・・・導電性接着剤
１０６・・・ワイヤボンディング
１１０・・・蓋体
Ｔ・・・絶縁基板の高さ
Ｄ・・・基板底部の厚み
ｄ・・・基板堤部の幅
【発明の属する技術分野】
本発明は、内部に電子素子及び／又は半導体素子が搭載され、蓋体などの蓋によって気密に封止するセラミックパッケージ、特に、高さが０．５ｍｍ以下、堤部幅が０．３ｍｍ以下の超小型・超薄型セラミックパッケージに関する。
【０００２】
【従来技術】
近年、半導体素子の高集積化、電気部品の小型化に伴い、各種電子機器の小型化、高機能化が図られている。これに伴い、電子素子を収納する、あるいは半導体素子と同時に受動部品を搭載するセラミックパッケージの小型化が要求され、例えば、外形サイズ縦３ｍｍ、横２ｍｍ、高さ０．８ｍｍ程度まで小型化したセラミックパッケージが開示されている。
【０００３】
ところが、さらなる小型化がパッケージに要求され、例えばＩＣカードに代表される超小型・超薄型のものが求められている。このような超小型・超薄型セラミックパッケージでは、電子素子を大気中の水分から保護するため、蓋体で封止して使用されている。
【０００４】
例えば、内部に水晶発振子を搭載し、蓋体で封止し、外気から水晶振動子を保護するためのセラミックパッケージが記載されている。
【０００５】
【特許文献１】
特開２００１−２３７６６５号
【０００６】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載のセラミックパッケージは、水に対する耐食性が低く、製造直後では問題がないものの、特に梅雨時期のような高温多湿下では、時間と共に腐食が進み、パッケージにクラックが発生するという問題があった。
【０００７】
従って、本発明は、高温多湿下でもクラックの発生しない絶縁基板及びセラミックパッケージを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、残留応力がセラミックパッケージの水腐食及びクラック発生に影響を及ぼすとの知見に基づくものであり、キャビティと、端子電極とを平面上に投影した時の重なる部位の面積を制御することによってクラック発生を抑制するものである。
【０００９】
即ち、本発明の絶縁基板は、内部に電子素子が実装されるキャビティが主面に、端子電極が対向主面に設けられ、前記電子素子と前記端子電極とを電気的に接続するために配線導体が形成されるとともに、蓋体を接合するためのメタライズ層が前記主面に備えられ、最小高さが０．５ｍｍ以下の絶縁基板において、平面的に投影した前記キャビティの形成領域が前記端子電極の形成領域と重なる部位の面積が、前記キャビティの全面積の１０％以下であることを特徴とするものである。
【００１０】
特に、前記絶縁基板が４質量％以上の焼結助剤を含むアルミナ質焼結体からなり、該アルミナ質焼結体の強度が５００ＭＰａ以上、ヤング率が３２０ＧＰａ以下、熱伝導率が１５Ｗ／ｍＫ以上であることが好ましい。これにより、熱膨張差により応力が発生しても、速やかな放熱、変形により応力を緩和でき、且つ破壊を効果的に防止することが可能となる。
【００１１】
また、前記アルミナ質焼結体が、Ｍｎを酸化物換算で２〜８質量％、Ｓｉを酸化物換算で１〜６質量％の割合で含み、Ａｌ２Ｏ３を主結晶相とし、該主結晶相の粒界にＭｎＡｌ２Ｏ４結晶を含むことが好ましい。これにより、強度を５００ＭＰａ以上、熱伝導率が１５Ｗ／ｍＫ以上まで高くすることが容易にできる。
【００１２】
さらに、前記絶縁基板に対する前記メタライズ層の接着強度が４９Ｎ以上であることが好ましい。これにより、蓋体とパッケージを接合する際にメタライズ層と絶縁基板との間で発生する剥離を効果的に抑制し、より高い信頼性を得ることができる。
【００１３】
さらにまた、前記端子電極が、前記対抗主面の四隅にそれぞれ１個ずつ設けられていることが好ましい。これにより、接続構造を単純化でき、外部からの接続が容易になるとともに、応力集中を抑制できる。
【００１４】
また、本発明のセラミックパッケージは、上記の絶縁基板の主面に蓋体を接合したことを特徴とするものである。これにより、高温多湿下におけるクラックを抑制し、パッケージの高気密性を実現することが可能となる。
【００１５】
特に、前記基板底部の最大残留応力が２５０ＭＰａ以下であることを特徴とするものである。これにより、クラックの発生をより効果的に防止できる。
【００１６】
さらに、前記セラミックパッケージの堤部の幅が０．１〜０．３ｍｍ、前記電子素子が実装される絶縁基板の基板底部の厚みが０．１〜０．３ｍｍであることが好ましい。このような寸法に設定することにより、絶縁基板の熱応力破壊をより効果的に防止するとともに、パッケージの容積をより小さくすることができる。
【００１７】
【発明の実施の形態】
本発明の絶縁基板を、図を用いて説明する。
【００１８】
絶縁基板は、例えば図１（ａ）に示したように、基板底部１ａと基板堤部１ｂとからなる絶縁基板１と、基板底部１ａに設けられた配線導体２と、基板堤部１ｂの上にリング状に形成されたメタライズ層７とを具備し、絶縁基板１は、基板底部１ａの外周に基板堤部１ｂが一体的に設けられてなるものである。
【００１９】
配線導体２は、基板底部１ａの表面に設けられた表面配線導体２ａと、基板底部１ａの内部に形成された内部配線導体２ｂとからなり、外部との電気接続のために裏面に設けられた端子電極３に接続されている。
【００２０】
基板底部１ａの表面には、図１（ｂ）に示したように、端子電極３が四隅に設けられている。そして、図２（ｂ）を拡大表示した図２（ｃ）に示したように、基板底部１ａと基板堤部１ｂで形成されるキャビティ１２を基板と平行な面に投影した時、キャビティ１２の形成領域が端子電極３の形成領域と重なる部位の面積が、キャビティ１２の全面積の１０％以下であることが重要である。
【００２１】
即ち、図１（ｃ）において、交差部１５の面積をＳ０、キャビティ１２の面積をＳｃａｖとした時、Ｓ０はＳｃａｖの１０％以下であることが重要であり、面積比Ｓ０／Ｓｃａｖでは０．１以下に相当する。これは、端子電極３を構成するメタライズ金属と基板底部１ａを構成するセラミックスの熱膨張率差によって残留応力が発生するため、交差部１５の面積Ｓ０が小さいと交差部付近を起点とするクラックの発生を防止することができる。即ち、キャビティ１２と端子電極３とを絶縁基板１と並行な面に投影した時、交差部１５及びその近傍で応力が発生すると、キャビティに接する基板底部１ａの肉厚の薄い部位が応力に耐え切れずクラックを発生するものと考えられる。
【００２２】
従って、面積比Ｓ０／Ｓｃａｖが０．１以下であればクラックの発生を大幅に防止できる。特に０．０７以下、更には０．０５以下、より好適には０．０３以下であるのが良い。最も好適であるのは面積比Ｓ０／Ｓｃａｖが０であり、交差する部位のないことである。
【００２３】
端子電極３の形状は、図１（ｂ）に示したように、四角形でも良いが、端子電極３の１辺の長さを大きくするために、図２に示したように、端子電極２３が、四角形の一隅を三角形状に除去したような形状でも良く、さらには、残留応力を低減するために、四角形の一隅にアール（丸み）を設けた形状（図示せず）でも良い。
【００２４】
絶縁基板１の最小高さが、０．５ｍｍ以下であることが重要である。０．５ｍｍより大きいとセラミックパッケージの厚みが大きくなり、機器の低背化が図れなくなる。さらなる低背化と強度確保のため、基板底部１ａの最小厚みは、特に０．４ｍｍ以下であることが好ましい。
【００２５】
また、絶縁基板１を構成するアルミナ質焼結体の３点曲げ強度が５００ＭＰａ以上であることが好ましい。５００ＭＰａよりも低くなると金属蓋体の封止時や２次実装の時に熱応力が加わって破壊する、または、ハンドリング時や使用時の衝撃等により破壊するためである。このような熱応力や衝撃力に強く、より高い信頼性を示すため、強度は、特に５５０ＭＰａ以上、更には６００ＭＰａ以上であることが好ましい。
【００２６】
また、熱伝導率は、封止時の熱を系外に放出するとともに、絶縁基板１内での温度差を小さくすることができるため、封止時の破壊をより効果的に防止する点で１５Ｗ／ｍＫ以上、特に２０Ｗ／ｍＫ以上、更には２５Ｗ／ｍＫ以上であることが好ましい。
【００２７】
また、ヤング率は、熱応力を変形によって吸収し、破壊をより効果的に防止する傾向がある点で、３２０ＧＰａ以下、特に３１０ＧＰａ以下、更には３００ＧＰａ以下であることが好ましい。
【００２８】
絶縁基板１に対するメタライズ層７の接着強度が４９Ｎ以上であることが好ましい。これにより、蓋体とパッケージを接合する際にメタライズ層７と絶縁基板１との間で発生する剥離を効果的に抑制し、より高い信頼性を得ることができる。
【００２９】
また、図１において、絶縁基板１の四隅にはそれぞれ１個の端子電極３が設けられている。これは、構造が単純化し、外部から端子電極３への接続が容易になるとともに、対称性を有するため、残留応力を分散するために効果があり、応力集中を防止することが容易となる。
【００３０】
本発明によれば、蓋体を接合するためのメタライズ層７が絶縁基板１の主面に備えられていることが重要である。具体的には、基板堤部１ｂの少なくとも一部に、蓋体を接合するためのメタライズ層７が設けられていることが重要である。特に、同時焼成によってメタライズ層７が設けられるのが良い。これにより、メタライズ層形成工程を別途必要としないため、工程を短縮でき、製品コストを低減することができ、且つ密着力の高いメタライズ層７を得ることができる。
【００３１】
メタライズ層７の表面には、ロウ材の拡散防止及び密着強度向上等を目的としてＮｉ、Ｃｏ、Ｃｒ、ＡｕおよびＣｕ等の金属からなるメッキ層を形成しても良い。例えば、メタライズ層７の表面にＮｉメッキ層とＡｕメッキ層とを順次形成することができる。
【００３２】
絶縁基板１は、アルミナを主成分とし、焼結助剤が４質量％以上、特に６質量％以上、更には８質量％以上含むことが、配線導体２やメタライズ層７と同時焼成を可能とする点で好ましい。
【００３３】
主成分のアルミナは、アルミナを９０質量％以上、特に９０〜９６質量％、更には９３〜９６質量％の割合で含有することが好ましい。これにより、絶縁基板１の３点曲げ強度を５００ＭＰａ以上、熱伝導率を１５Ｗ／ｍＫ以上、ヤング率を３２０ＧＰａ以下とすることが容易となる。
【００３４】
第２の成分として、ＭｎをＭｎ２Ｏ３換算で２〜８質量％、特に３〜８質量％、更には３〜６質量％の割合で含むことが好ましい。これは、Ｍｎ成分は焼結助剤として作用するものであり、上記の割合を選定することによって、焼結性が高まり、１２５０〜１４００℃の焼成温度で緻密化の達成が容易になるとともに、ＭｎＡｌ２Ｏ４の析出が適度に行われ易い。このような適量のＭｎＡｌ２Ｏ４結晶析出は、焼結体の曲げ強度を高める効果がある。
【００３５】
また、第３の成分として、ＳｉをＳｉＯ２換算で１〜６質量％、特に２〜５質量％、更には３〜５質量％の割合で含有することが好ましい。ＳｉＯ２は、焼結時の液相生成に関与するため、上記の割合を選定することにより、緻密化が達成し易く、且つ非晶質相の残留も少なく、適度なＭｎＡｌ２Ｏ４の結晶析出により高強度を維持し易い。
【００３６】
また、所望により、第４の成分として、Ｍｇ、Ｃａ、Ｓｒ、Ｂａのうち少なくとも１種を配線導体との同時焼結性を高める上で、上記第３成分までの組成１００質量％に対して、酸化物換算で３質量％以下の割合で含んでもよい。さらに、所望により、第５の成分として、Ｗ、Ｍｏなどの金属を焼結体を黒色化するための成分として、上記第３成分までの組成１００質量％に対して２質量％以下の割合で含んでも良い。
【００３７】
配線導体２及びメタライズ層７は、各種金属端子との接続或いは蓋体の封止を可能とし、絶縁基板との強固な接着力を保持するため、Ｗ及び／又はＭｏを主成分とし、アルミナを１０質量％以下、特に８質量％以下含むことが好ましい。
【００３８】
本発明のセラミックパッケージは、例えば図３に示すように、絶縁基板１０１のキャビティ１１２の内部に電気部品１０４ａや半導体素子１０４ｂ等の電子素子１０４を載置し、メタライズ層１０７を介して蓋体１１０を密封したものであり、絶縁基板１０１の基板底部１０１ａに設けられた配線導体１０２と接続された電気部品１０４ａ及び半導体素子１０４ｂとを載置することができる。なお、搭載する電子素子１０４の数には特に制限はなく、１個以上であれば良い。
【００３９】
電気部品１０４ａとしては、水晶発振子、誘電体、抵抗体、フィルタ及びコンデンサのうち少なくとも１種を用いることができ、導電性接着剤１０５を用いて表面配線導体１０２ａと電気的に接続することが可能である。また、半導体素子１０４ｂは、ワイヤボンディング１０６により配線導体１０２と接続される。
【００４０】
蓋体１１０は、電気部品１０４ａや半導体素子１０４ｂ等の電子素子１０４を保護するためにメタライズ層１０７を介して基板堤部１０１ｂに接合されてなるものであり、その材質はアルミナに近い熱膨張率を有するＦｅ−Ｎｉ−Ｃｏ合金であることが好ましい。このような合金を用いることにより、封止時に発生する熱応力を小さくすることができ、封止時に絶縁基板１０１が破壊することをより効果的に防止できる。
【００４１】
蓋体１１０を接合して得られたセラミックパッケージの絶縁基板１０１の基板底部１０１ａには、接合時の熱収縮により残留応力が発生する。この残留応力が大きくなると基板底部１０１ａにクラックが発生することがあり、これを防止するために最大の残留応力（最大残留応力）が２５０ＭＰａ以下になることが好ましい。そのためには、蓋体材料、ロウ材、接合条件等を適宜調整する必要がある。
【００４２】
本発明によれば、基板堤部１ｂ、１０１ｂの幅ｄを０．１〜０．３ｍｍに、基板底部１ａ、１０１ａの厚みＤを０．１〜０．３ｍｍに、またパッケージの高さＴを０．３〜０．５ｍｍにすることが好ましい。このような寸法に設定することにより、絶縁基板１、１０１であるアルミナ質焼結体の強度を考慮し、蓋体１１０の封止時の熱応力に対する破壊をより効果的に防止でき、また、パッケージの容積をより小さくすることができる。
【００４３】
特に、絶縁基板の高さＴを０．５ｍｍ以下とすることにより、電子素子及び／又は半導体素子を実装した超小型・超薄型セラミックパッケージとしてＩＣカードなどに応用することができる。なお、蓋体は薄い方が低背化を改善できる点で好ましく、例えば、０．３ｍｍ以下、特に０．２ｍｍ以下、更には０．１ｍｍ以下であることが好ましい。
【００４４】
次に、本発明のセラミックパッケージを製造する方法について、複数の絶縁基板を連結した連結基板を作製し、その一つを分離して用いる場合について具体的に説明する。
【００４５】
まず、原料粉末として、平均粒子径が０．５〜２．０μｍ、特に１．０〜１．５μｍのアルミナ粉末を準備する。これは、平均粒子径は０．５μｍ以上とすることにより、シート成形性を確保でき、粉末のコスト上昇を容易に防止できる。また、２．０μｍ以下とすることで、１４００℃以下の焼成での緻密化を促進し、焼結を容易にすることができる。
【００４６】
また、第２の成分として純度９９％以上、平均粒子径０．５〜５μｍのＭｎ２Ｏ３粉末、第３の成分として純度９９％以上、平均粒子径０．５〜３μｍのＳｉＯ２粉末を準備する。なお、Ｍｎ及びＳｉは、上記の酸化物粉末以外に、焼成によって酸化物を形成し得る炭酸塩、硝酸塩、酢酸塩等として添加してもよい。
【００４７】
これらの成分は、アルミナ粉末に対して、Ｍｎ２Ｏ３粉末を２〜８質量％、特に３〜８質量％、更には３〜６質量％、ＳｉＯ２粉末を１〜６質量％、特に２〜５質量％、更には３〜５質量％の割合で添加することが、焼結性を高め、緻密化を促進するために好ましい。
【００４８】
なお、所望により、第４の成分として、Ｍｇ、Ｃａ、Ｓｒ、Ｂａのうち少なくとも１種を酸化物換算で３質量％以下、第５の成分として、Ｗ、Ｍｏ等の遷移金属の金属粉末や酸化物粉末を着色成分として金属換算で２質量％以下の割合で添加しても良い。
【００４９】
さらに、強度、破壊靱性を向上させる周知の手法であるＺｒ、Ｈｆなどを適宜添加しても良い。
【００５０】
上記の混合粉末に対して適宜有機バインダを添加した後、これをプレス法、ドクターブレード法、圧延法、射出法等の周知の成形方法によって、絶縁基板１を形成するためのグリーンシートを作製する。例えば、上記混合粉末に有機バインダや溶媒を添加してスラリーを調製した後、ドクターブレード法によってグリーンシートを形成する。或いはまた、混合粉末に有機バインダを加え、プレス成形、圧延成形等により所定の厚みのグリーンシートを作製できる。
【００５１】
各絶縁基板は形状が小さいため、複数の絶縁基板を一つの連結基板に形成し、それを分離して用いることが生産性を高める上で好ましい。これに対応するように、グリーンシートに対して、配線導体ペーストをスクリーン印刷、グラビア印刷などの方法により各グリーンシート上に、配線導体２の形成のために配線パターン状に、或いはメタライズ層７の形成のためにリング状に印刷塗布する。
【００５２】
また、所望により、あらかじめグリーンシートに対して、マイクロドリル、レーザー等により直径５０〜２５０μｍのビアホールを形成しておき、上記の配線導体ペーストをビアホール内に充填する。
【００５３】
配線導体ペーストは、配線導体成分としてＷ及び／又はＭｏを用い、これにアルミナ粉末を１０質量％以下、特に８質量％以下の割合で添加したものが良い。これは、配線導体２の導通抵抗を低く維持したままアルミナ焼結体と配線導体２の密着性を高め、メッキ欠けなどの不良の発生を容易に防止することができる。なお、密着性向上のため、アルミナ粉末の代わりに、絶縁基板を形成する酸化物セラミックス成分と同一の組成物粉末を加えても良く、さらにＮｉ等の酸化物を０．０５〜２体積％の割合で添加することも可能である。
【００５４】
その後、配線導体ペーストを印刷塗布したグリーンシートを位置合わせして積層圧着後、絶縁基板を分離するための切欠き溝を複数形成する。切欠き溝の形成方法としては、カッター刃、金型、レーザー加工等の方法を用いることができ、これらの中でも特に金型、レーザー加工が低コストで量産出来る点で好ましい。
【００５５】
この切欠き溝を形成した積層体を、少なくとも１０００℃から焼成最高温度まで１５０℃／ｈ以上の昇温速度で加熱し、１２５０〜１４００℃の非酸化性雰囲気中で焼成し、１０００℃までの冷却速度を２５０℃／ｈ以下とする条件で焼成することが重要である。
【００５６】
昇温速度が、１０００℃から焼成最高温度までの間において、１５０℃／ｈより小さい場合、昇温時の低温液相領域での液相生成が不均一になり、アルミナの粒成長に偏りが生じるため曲げ強度が低下することがある。特に、強度をより高めるため、昇温速度を１８０℃／ｈ以上、更には２００℃／ｈとすることが好ましい。
【００５７】
また、焼成温度は、充分に緻密化を促進し、５００ＭＰａ以上の曲げ強度を容易に達成し、且つＷ及び／又はＭｏ自体の焼結が進むことによるアルミナとの接着強度の低下及びアルミナの粒成長を抑制し、機械的及び電気的信頼性を改善する点で１２５０〜１４００℃で焼成することが好ましい。
【００５８】
焼成終了直後の保持温度から１０００℃までの冷却速度は、２５０℃／ｈ以下であることが好ましい。ＭｎＡｌ２Ｏ４を容易に結晶化させ、曲げ強度を改善することが容易に可能となる。また、冷却速度は、強度を高める点で、特に２００℃／ｈ以下が好ましい。
【００５９】
また、焼成雰囲気は、金属が酸化されないように、非酸化性雰囲気であることが望ましい。具体的には、窒素、又は窒素と水素との混合ガスを用いることが望ましい。有機バインダの脱脂をする上では、水素及び窒素を含み、露点＋３０℃以下、特に２５℃以下の非酸化性雰囲気であることが望ましい。なお、雰囲気中には、所望により、アルゴン等の不活性ガスを混入してもよい。
【００６０】
配線導体２には、表面保護及び半田接合のためにＮｉ、Ｃｏ、Ｃｒ、ＡｕおよびＣｕのうち少なくとも１種から成るメッキ層を形成しても良い。
【００６１】
以上のような製法により、メタライズ層７との同時焼成が可能で、強度が５００ＭＰａ以上の小型セラミックパッケージとして好適に用いることができる絶縁基板１を製造することができる。そして、さらに、得られた絶縁基板１の内部に電子素子４及び／又は半導体素子６を実装し、配線導体２との電気的に接続し、且つリング状のメタライズ層７の表面にメッキ層８を被覆し、蓋体１０を共晶Ａｇ−Ｃｕロウ材９等によってシーム溶接等により接合する。このようにして、電子素子４が気密に封止された半配線導体装置を得ることができる。
【００６２】
メッキ層８は、ロウ材の拡散を防止し、良好な密着性を得るために、Ｎｉ、Ｃｏ、Ｃｒ、ＡｕおよびＣｕのうち少なくとも１種からなることが好ましい。
【００６３】
【実施例】
純度９９％以上、平均粒子径１．５μｍのアルミナ粉末に対して、純度９９％以上、平均粒子径０．７μｍのＭｎ２Ｏ３粉末、純度９９％以上、平均粒子径１．０μｍのＳｉＯ２粉末、純度９９．９％以上、平均粒子径１．２μｍのＷ粉末、純度９９．９％以上、平均粒子径１．２μｍのＭｏ粉末、純度９９．９％以上、平均粒子径０．７μｍのＭｇＣＯ３粉末、純度９９％以上、平均粒子径１．３μｍのＣａＣＯ３粉末、純度９９％以上、平均粒子径１．０μｍのＳｒＣＯ３粉末、ＢａＣＯ３粉末、Ｃｒ２Ｏ３粉末及びＣｏ３Ｏ４粉末を準備した。
【００６４】
これらの原料粉末を表１に示す割合で混合した後、成形用有機樹脂（バインダ）としてアクリル系バインダと、トルエンを溶媒として混合してスラリーを調製し、しかる後に、ドクターブレード法にて厚さ１５０μｍのグリーンシートを作製した。
【００６５】
得られたグリーンシートを所定厚みに積層し、露点＋２５℃の窒素水素混合雰囲気にて脱脂を行なった後、引き続き、表２に示した昇温速度で１０００℃から焼成最高温度まで昇温し、焼成最高温度にて露点＋２５℃の窒素水素混合雰囲気にて１時間焼成した後、１０００℃までを表２に示した速度で冷却した。
【００６６】
得られた焼結体の主結晶相は焼結体を粉砕し、Ｘ線回折により同定した。また、嵩密度はアルキメデス法によって測定し、理論密度との比率から相対密度を算出した。強度は厚み３ｍｍ、幅４ｍｍ、長さ４０ｍｍの梁状試料を作成し、ＪＩＳＲ１６０１に基づいて室温にて測定した。
【００６７】
一方、平均粒子径１．２μｍのＷ粉末、平均粒子径１．２μｍのＭｏ粉末、平均粒子径１．５μｍのアルミナ粉末に対して、Ｃｕ、Ａｕ及びＡｇ（低抵抗金属）を添加して表１に示す組成に調製した後、アクリル系バインダとアセトンを溶媒として混合し、配線導体ペーストを調製した。
【００６８】
そして、上記と同様にして作製したグリーンシートに対して、打抜き加工を施し、直径が１００μｍのビアホールを形成し、このビアホール内に、上記の配線導体ペーストをスクリーン印刷法によって、充填するとともに、配線パターン状（配線導体）及びリング状（メタライズ層）に印刷塗布した。この時、端子電極に対向する部位の総面積が、キャビティの面積の１０％以下になるようにパターン形状を調節した。なお、リング状メタライズを形成したグリーンシートは、電子素子収納する部位を打抜き加工によって除去した。
【００６９】
このようにして作製したグリーンシートを位置合わせして積層圧着して積層体を作製した。その後、この積層体に切欠き溝を形成し、成形体を露点＋２５℃の窒素水素混合雰囲気にて脱脂を行なった後、露点＋２５℃の窒素水素混合雰囲気にて脱脂を行なった後、引き続き、表２に示した昇温速度で１０００℃から焼成最高温度まで昇温し、焼成最高温度にて露点＋２５℃の窒素水素混合雰囲気にて１時間焼成した後、１０００℃までを表２に示した速度で冷却した。
【００７０】
得られた焼結体の主結晶相は焼結体を粉砕し、Ｘ線回折により同定した。また、アルキメデス法によって嵩密度を測定し、気孔率を算出した。また、強度は厚み３ｍｍ、幅４ｍｍ、長さ４０ｍｍの梁状試料を作成し、ＪＩＳ Ｒ１６０１に基づいて室温にて測定した。さらに、平均結晶粒子径は、インターセプト法により測定し、粒子径として表示した。
【００７１】
ヤング率はＪＩＳ Ｒ１６０２に基づいて室温のヤング率を測定し、熱伝導率はレーザーフラッシュ法により室温で測定した。また、絶縁基板の寸法はマイクロメーターで測定してキャビティの大きさを算出し、端子電極３の大きさから交差部１５の面積を算出した。この交差部１５の面積をキャビティの面積で除し、面積比として百分率で表示した。
【００７２】
次に、配線導体及びリング状に形成したメタライズ層の表面に電解Ｎｉメッキを施し、さらにその表面に０．２μｍのＡｕメッキを施した。このようにメッキ層８を形成したリング状のメタライズ層に対して、共晶Ａｇ−Ｃｕロウ材を用いてＦｅ−Ｃｏ−Ｎｉ合金からなる厚み０．１ｍｍの蓋体をシーム溶接によって接合し、気密に封止した。
【００７３】
得られた試料は、接合テストとして、４０倍の顕微鏡にてメタライズ剥れ、絶縁基板のクラックの確認を行い、クラックの無いものには○、あるものには×として評価した。
【００７４】
次に、メタライズ剥れ、クラックのない試料について、−６５℃にて５分、１５０℃にて５分保持を１サイクルとして１００サイクルまでの熱サイクル試験を行い、気密封止性をＨｅリーク法によって封止状態を評価する封止テストを実施した。
【００７５】
Ｈｅリーク法は、０．４１ＭＰａのＨｅ加圧雰囲気中に２時間保持した後に取り出し、真空雰囲気中において検出されるＨｅガス量を測定し、１×１０−１０ＭＰａ・ｃｍ３／ｓｅｃ以下を○を５×１０−９ＭＰａ・ｃｍ３／ｓｅｃを超えるものを×として評価し、その後、Ｘ線回折により、基板底部の残留応力を測定し、その結果を表２に示した。なお、残留応力は、Ｘ線回折によって測定された回折ピーク（２θ）１５２°から並傾法によって算出した。
【００７６】
また、絶縁基板に対するリング状のメタライズ層の接着強度は、２ｍｍ×２５ｍｍの配線導体配線を形成し、無電解Ｎｉメッキを施した後、銀ロウを用いて金具を接合し、金具を引き剥がす際の引き剥がし荷重を測定した。さらに、ヤング率はＪＩＳ Ｒ１６０２に基づいて室温のヤング率を測定した。熱伝導率は、レーザーフラッシュ法により室温で測定した。結果を表１、２に示した。
【００７７】
【表１】
【表２】
本発明の試料Ｎｏ．２、５、８、１０、１３〜３３は、残留応力が１９０ＭＰａ以下、面積比が１０％以下で、接合テスト及び封止テストでも異常は見られなかった。
【００８０】
一方、面積比が１１％以上と大きい本発明の範囲外の試料Ｎｏ．１、３、４、６、７、９、１１及び１２は、残留応力が２００ＭＰａ以上、面積比が１１％以上で、接合テスト及び／又は封止テストにおいてクラックが観察された。
【００８１】
【発明の効果】
本発明は、端子電極とキャビティとの交差部面積を制御することにより、パッケージ裏面部の残留応力を２５０ＭＰａ以下と低減し、基板底部におけるクラック発生を防止することができ、さらに強度を５００ＭＰａ以上、メタライズ層の接合強度を４９Ｎ以上とすることで、絶縁基板基板堤部の肉厚が０．１〜０．３ｍｍ、電子素子が実装される絶縁基板の基板底部の厚みが０．１〜０．３ｍｍ、絶縁基板の高さが０．５ｍｍ以下であるセラミックパッケージが安価に得られる。
【図面の簡単な説明】
【図１】本発明の絶縁基板の構造を示すもので、（ａ）は概略断面図、（ｂ）は概略平面図、（ｃ）はその部分拡大平面図である。
【図２】本発明の他の絶縁基板を示す概略平面図である。
【図３】本発明のセラミックパッケージの構造を示す概略平面図である。
【符号の説明】
１、１０１・・・絶縁基板
１ａ、１０１ａ・・・基板底部
１ｂ、１０１ｂ・・・基板堤部
２、１０２・・・配線導体
２ａ、１０２ａ・・・表面配線導体
２ｂ、１０２ｂ・・・内部配線導体
３、２３、１０３・・・端子電極
７、１０７・・・メタライズ層
８、１０８・・・メッキ層
９、１０９・・・共晶Ａｇ−Ｃｕロウ材
１２、３２、１１２・・・キャビティ
１５・・・交差部
１０４・・・電子素子
１０４ａ・・・電気部品
１０４ｂ・・・半導体素子
１０５・・・導電性接着剤
１０６・・・ワイヤボンディング
１１０・・・蓋体
Ｔ・・・絶縁基板の高さ
Ｄ・・・基板底部の厚み
ｄ・・・基板堤部の幅
Claims (8)
- 内部に電子素子が実装されるキャビティが主面に、端子電極が対向主面に設けられ、前記電子素子と前記端子電極とを電気的に接続するために配線導体が形成されるとともに、蓋体を接合するためのメタライズ層が前記主面に備えられ、最小高さが０．５ｍｍ以下の絶縁基板において、平面的に投影した前記キャビティの形成領域が前記端子電極の形成領域と重なる部位の面積が、前記キャビティの全面積の１０％以下であることを特徴とする絶縁基板。
- 前記絶縁基板が４質量％以上の焼結助剤を含むアルミナ質焼結体からなり、該アルミナ質焼結体の強度が５００ＭＰａ以上、ヤング率が３２０ＧＰａ以下、熱伝導率が１５Ｗ／ｍＫ以上であることを特徴とする請求項１記載の絶縁基板。
- 前記アルミナ質焼結体が、Ｍｎを酸化物換算で２〜８質量％、Ｓｉを酸化物換算で１〜６質量％の割合で含み、Ａｌ２Ｏ３を主結晶相とし、該主結晶相の粒界にＭｎＡｌ２Ｏ４結晶を含むことを特徴とする請求項１又は２記載の絶縁基板。
- 前記絶縁基板に対する前記メタライズ層の接着強度が４９Ｎ以上であることを特徴とする請求項１乃至３のいずれかに記載の絶縁基板。
- 前記端子電極が、前記対抗主面の四隅にそれぞれ１個ずつ設けられていることを特徴とする前記１乃至４のいずれかに記載の絶縁基板。
- 前記１乃至５のいずれかに記載の絶縁基板の主面に蓋体を接合したことを特徴とするセラミックパッケージ。
- 前記基板底部の最大残留応力が２５０ＭＰａ以下であることを特徴とする請求項６記載のセラミックパッケージ。
- 前記セラミックパッケージの堤部の幅が０．１〜０．３ｍｍ、前記電子素子が実装される絶縁基板の基板底部の厚みが０．１〜０．３ｍｍであることを特徴とする請求項６又は７記載のセラミックパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002314962A JP2004152906A (ja) | 2002-10-29 | 2002-10-29 | 絶縁基板及びセラミックパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002314962A JP2004152906A (ja) | 2002-10-29 | 2002-10-29 | 絶縁基板及びセラミックパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004152906A true JP2004152906A (ja) | 2004-05-27 |
Family
ID=32459131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002314962A Pending JP2004152906A (ja) | 2002-10-29 | 2002-10-29 | 絶縁基板及びセラミックパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004152906A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016098767A1 (ja) * | 2014-12-16 | 2016-06-23 | 日本碍子株式会社 | セラミック素地及びその製造方法 |
-
2002
- 2002-10-29 JP JP2002314962A patent/JP2004152906A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016098767A1 (ja) * | 2014-12-16 | 2016-06-23 | 日本碍子株式会社 | セラミック素地及びその製造方法 |
| CN107001147A (zh) * | 2014-12-16 | 2017-08-01 | 日本碍子株式会社 | 陶瓷基体及其制造方法 |
| JPWO2016098767A1 (ja) * | 2014-12-16 | 2017-09-28 | 日本碍子株式会社 | セラミック素地及びその製造方法 |
| CN107001147B (zh) * | 2014-12-16 | 2020-07-10 | 日本碍子株式会社 | 陶瓷基体及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100434416B1 (ko) | 절연 세라믹 조성물, 세라믹 다층기판, 및 세라믹 전자부품 | |
| EP1722411A2 (en) | Ceramic circuit board | |
| CN107409472A (zh) | 配线基板 | |
| JP4012861B2 (ja) | セラミックパッケージ | |
| JP4277275B2 (ja) | セラミック積層基板および高周波電子部品 | |
| JP4959079B2 (ja) | 半導体素子収納用パッケージ | |
| JP2004119735A (ja) | 連結基板及びその製造方法並びにセラミックパッケージ | |
| JP3911470B2 (ja) | セラミックパッケージ及びその製造方法 | |
| JP2005216932A (ja) | 配線基板及びその製造方法並びに電気部品 | |
| JP2003163425A (ja) | 配線基板 | |
| JP4220869B2 (ja) | セラミックパッケージの製造方法 | |
| JP2004152906A (ja) | 絶縁基板及びセラミックパッケージ | |
| JP4413223B2 (ja) | セラミックパッケージ | |
| JP4413224B2 (ja) | セラミックパッケージ | |
| JP2005101467A (ja) | セラミックパッケージ | |
| JP2003040670A (ja) | 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造 | |
| JP2004228533A (ja) | セラミックパッケージ | |
| JP4114148B2 (ja) | セラミック積層基板および高周波電子部品 | |
| JP4077625B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
| JP2003110038A (ja) | 電子部品収納用容器 | |
| JP2004083373A (ja) | 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造 | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP4044752B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
| JP4593802B2 (ja) | 半導体素子収納基板 | |
| JP2724075B2 (ja) | 窒化アルミニウム質焼結体への金属層の被着方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061027 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070605 |