JP2004146810A - プリント配線基板、ビルドアップ基板、プリント配線基板の製造方法、電子機器 - Google Patents
プリント配線基板、ビルドアップ基板、プリント配線基板の製造方法、電子機器 Download PDFInfo
- Publication number
- JP2004146810A JP2004146810A JP2003331700A JP2003331700A JP2004146810A JP 2004146810 A JP2004146810 A JP 2004146810A JP 2003331700 A JP2003331700 A JP 2003331700A JP 2003331700 A JP2003331700 A JP 2003331700A JP 2004146810 A JP2004146810 A JP 2004146810A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- printed wiring
- conductive member
- wiring board
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】 所望の周波数において、その伝送損失を抑制することができるプリント配線基板、ビルドアップ基板、プリント配線基板の製造方法を提供すること。
【解決手段】 多層基板1と、多層基板1を貫通するビアホール3と、多層基板1の表層に配線され、ビアホール3の一方の先端部6に接続された表層配線2と、多層基板1の内部に形成され、ビアホール3の導電部のうち、上下の先端部以外の部分に接続された少なくとも1つの内層配線4と、先端部6の反対側の、表層配線2が接続されていない先端部7に接続された導電部材9と、を備え、導電部材9は、先端部7に最も近い、内層配線4とビアホール3の導電部との接続点8から導電部材9側を見た、所定の周波数におけるインピーダンスの値が、導電部材9が存在しない場合の、接続点8から先端部7側を見た、インピーダンスの値より大きくなるような電気長を有する、プリント配線基板。
【選択図】 図1
【解決手段】 多層基板1と、多層基板1を貫通するビアホール3と、多層基板1の表層に配線され、ビアホール3の一方の先端部6に接続された表層配線2と、多層基板1の内部に形成され、ビアホール3の導電部のうち、上下の先端部以外の部分に接続された少なくとも1つの内層配線4と、先端部6の反対側の、表層配線2が接続されていない先端部7に接続された導電部材9と、を備え、導電部材9は、先端部7に最も近い、内層配線4とビアホール3の導電部との接続点8から導電部材9側を見た、所定の周波数におけるインピーダンスの値が、導電部材9が存在しない場合の、接続点8から先端部7側を見た、インピーダンスの値より大きくなるような電気長を有する、プリント配線基板。
【選択図】 図1
Description
本発明は、プリント配線基板、その製造方法、プリント配線基板を利用したビルドアップ基板、プリント配線基板を利用した電子機器に関する。
近年情報機器において、GHz程度の高速信号を多層基板上で伝送する必要が出てきている。例えば従来技術として、電源−グラウンド間の電圧変動を抑制し、不要電磁波の放射や外部電磁界の侵入による機器の誤動作を効率良く抑制する多層プリント配線基板があった(例えば特許文献1参照。)。このような多層基板としてはIVH(InnerVia Hole)基板がある。IVH基板は、任意の層間のみにビアホールを形成でき、スペースを有効に活用できるという長所がある一方、製作に手間がかかり高価であるという欠点を有する。
そこで、低価格の多層基板の材料として、ガラスエポキシ系樹脂が使用されることが多い。ガラスエポキシ系樹脂が材料として使用された多層基板の表層および内層の線路を接続するためには、多層基板を貫通するビアホールが一般的に使用されている。図16は、そのような多層基板1001に、多層基板1001を貫通するビアホール1003が形成されている様子を示す。ビアホール1003の内側は、導電層(図示せず)で被われている。多層基板1001の図16に示す表側である表層には、表層配線1002が設置され、表層配線1002の一部は、ビアホール1003の一方の先端部である先端部1006に接続されている。多層基板1001の内部には、内層配線1004が、層間に設置され、ビアホール1003の導電部のうち、上下の先端部以外の部分である接続点1008に接続されている。そして、接続点1008から、ビアホール1003の導電部のうち先端部1006に対向する先端部1007までの部分には、何も接続されていない。
特開平10−190237号公報
しかしながら、ガラスエポキシ系樹脂が使用された多層基板の表層の線路から裏面まで貫通するビアホールが形成された構造では、ビアホールの不要な先端部が共振器を形成し、この共振器の共振により所望の周波数で電力損失が発生していた。
図16に示す例では、ビアホール1003の導電部のうち、先端部1006から接続点1008までの部分は、表層配線1002に伝達されている信号を内層配線1004に伝達するために有効に作用している必要部であるが、ビアホール1003の導電部のうち、接続点1008から先端部1007の部分は、本来信号を伝達するためには有効に作用していない不要部1005である。
図16に示す多層基板を等価回路で表現すると図18に示すようになる。表層配線1002は、線路D1で表される。内層配線1004は、線路D3で表される。ビアホール1003の導電部のうち、必要部は、線路D2で表現され、ビアホール1003の導電部のうち、不要部1005は、線路D4で表現される。
上記のように、ビアホール1003の不要部1005は、オープンスタブによる共振器を形成し、共振を引き起こしていた。図17は、不要部1005の電気長の変化と、表層配線1002から内層配線1004へ伝達される信号の減衰量の関係を示す。同図からわかるように、不要部1005の電気長が、所望の周波数において、その波長の1/4に対応する電気長になると、減衰量が最も大きくなってしまう。
本発明は、上記の課題を鑑み、所望の周波数において、その伝送損失を抑制することができるプリント配線基板、ビルドアップ基板、プリント配線基板の製造方法を提供することを目的とする。
上記課題を解決するために、第1の本発明は、多層基板と、
前記多層基板を貫通するビアホールと、
前記多層基板の表層に配線され、前記ビアホールの一方の先端部である第1の先端部に接続された表層配線と、
前記多層基板の内部に形成され、前記ビアホールの導電部のうち、上下の先端部以外の部分に接続された少なくとも1つの内層配線と、
前記ビアホールの導電部のうち、前記第1の先端部の反対側の、前記表層配線が接続されていない第2の先端部に接続された導電部材と、を備え、
前記導電部材は、前記内層配線と前記ビアホールの導電部との接続点のうち、前記第2の先端部に最も近い第1の接続点から前記導電部材側を見た、所定の周波数におけるインピーダンスの値が、所定の値より大きくなるような電気長を有し、
前記所定の値は、前記導電部材が存在しない場合の、前記第1の接続点から前記第2の先端部側を見た、所定の周波数におけるインピーダンスの値である、プリント配線基板である。
前記多層基板を貫通するビアホールと、
前記多層基板の表層に配線され、前記ビアホールの一方の先端部である第1の先端部に接続された表層配線と、
前記多層基板の内部に形成され、前記ビアホールの導電部のうち、上下の先端部以外の部分に接続された少なくとも1つの内層配線と、
前記ビアホールの導電部のうち、前記第1の先端部の反対側の、前記表層配線が接続されていない第2の先端部に接続された導電部材と、を備え、
前記導電部材は、前記内層配線と前記ビアホールの導電部との接続点のうち、前記第2の先端部に最も近い第1の接続点から前記導電部材側を見た、所定の周波数におけるインピーダンスの値が、所定の値より大きくなるような電気長を有し、
前記所定の値は、前記導電部材が存在しない場合の、前記第1の接続点から前記第2の先端部側を見た、所定の周波数におけるインピーダンスの値である、プリント配線基板である。
第2の本発明は、前記第1の接続点から前記第2の先端部までの電気長と、前記導電部材の電気長との合計が、前記所定の周波数に対応する波長の実質上n/2倍(nは自然数)であり、前記導電部材の先端が開放されている、第1の本発明のプリント配線基板である。
第3の本発明は、前記第1の接続点から前記第2の先端部までの電気長と、前記導電部材の電気長との合計が、前記所定の周波数に対応する波長の実質上(2n−1)/4倍(nは自然数)であり、前記導電部材の先端が接地されている、第1の本発明のプリント配線基板である。
第4の本発明は、前記導電部材の一部がチップインダクタにより形成されている、第1〜3のいずれかの本発明のプリント配線基板である。
第5の本発明は、前記導電部材の一部が少なくとも1つのビアホールにより形成されている、第1〜3のいずれかの本発明のプリント配線基板である。
第6の本発明は、前記導電部材の形状が実質上扇型である、第1〜3のいずれかの本発明のプリント配線基板である。
第7の本発明は、前記導電部材が、前記第2の先端部に接続される代わりに、前記第1の接続点から前記第2の先端部までの間の所定の層間に形成され、前記ビアホールの導電部に接続される、第1の本発明のプリント配線基板である。
第8の本発明は、前記多層基板を貫通する、前記ビアホールとは別のビアホールをさらに備え、
前記表層配線が差動信号線であり、前記作動信号線の一方が前記ビアホールの第1の先端部に接続され、前記作動信号線の他方が前記別のビアホールの一方の先端部に接続され、
前別のビアホールの導電部のうち上下の先端部以外の部分に少なくとも1つの内層配線が接続され、
前記別のビアホールの他方の先端部には、前記導電部材とは別の導電部材が接続されており、
前記ビアホールの導電部のうち、前記第1の接続点から前記第2の先端部までの電気長と、前記導電部材の電気長との合計が、前記所定の周波数に対応する波長の実質上(2n−1)/4倍(nは自然数)であり、
前記別のビアホールの導電部のうち、前記内層配線との接続点のうち前記他方の先端部に最も近い接続点から前記他方の先端部までの電気長と、前記別の導電部材の電気長との合計が、前記所定の周波数に対応する波長の実質上(2n−1)/4倍(nは自然数)であり、
前記導電部材の先端と前記別の導電部材の先端とが互いに接続されている、第1の本発明のプリント配線基板である。
前記表層配線が差動信号線であり、前記作動信号線の一方が前記ビアホールの第1の先端部に接続され、前記作動信号線の他方が前記別のビアホールの一方の先端部に接続され、
前別のビアホールの導電部のうち上下の先端部以外の部分に少なくとも1つの内層配線が接続され、
前記別のビアホールの他方の先端部には、前記導電部材とは別の導電部材が接続されており、
前記ビアホールの導電部のうち、前記第1の接続点から前記第2の先端部までの電気長と、前記導電部材の電気長との合計が、前記所定の周波数に対応する波長の実質上(2n−1)/4倍(nは自然数)であり、
前記別のビアホールの導電部のうち、前記内層配線との接続点のうち前記他方の先端部に最も近い接続点から前記他方の先端部までの電気長と、前記別の導電部材の電気長との合計が、前記所定の周波数に対応する波長の実質上(2n−1)/4倍(nは自然数)であり、
前記導電部材の先端と前記別の導電部材の先端とが互いに接続されている、第1の本発明のプリント配線基板である。
第9の本発明は、多層基板と、
前記多層基板を貫通するビアホールと、
前記多層基板の表層に配線され、前記ビアホールの一方の先端部である第1の先端部に接続された表層配線と、
前記多層基板の内部に形成され、前記ビアホールの導電部のうち、上下の先端部以外の部分に接続された少なくとも1つの内層配線と、
抵抗およびコンデンサの直列回路と、を備え、
前記直列回路は、前記ビアホールの導電部のうち、前記第1の先端部の反対側の、前記表層配線が接続されていない第2の先端部と、前記内層配線と前記ビアホールの導電部との接続点のうち前記第2の先端部に最も近い第1の接続点と、の間に接続される、プリント配線基板である。
前記多層基板を貫通するビアホールと、
前記多層基板の表層に配線され、前記ビアホールの一方の先端部である第1の先端部に接続された表層配線と、
前記多層基板の内部に形成され、前記ビアホールの導電部のうち、上下の先端部以外の部分に接続された少なくとも1つの内層配線と、
抵抗およびコンデンサの直列回路と、を備え、
前記直列回路は、前記ビアホールの導電部のうち、前記第1の先端部の反対側の、前記表層配線が接続されていない第2の先端部と、前記内層配線と前記ビアホールの導電部との接続点のうち前記第2の先端部に最も近い第1の接続点と、の間に接続される、プリント配線基板である。
第10の本発明は、前記抵抗は、前記第2の先端部に接続されたチップ抵抗であり、
前記コンデンサは、電極として前記内層配線もしくは内層パターンと、ランドと、誘電体として前記多層基板の一部と、から形成され、
前記内層配線もしくは内層パターンは、前記第1の接続点に接続され、前記ランドは、前記第2の先端部が存在する面に形成されて、前記チップ抵抗に接続され、前記多層基板の一部は、前記内層配線もしくは前記内層パターンと前記ランドとの間に挟まれて形成される、第9の本発明のプリント配線基板である。
前記コンデンサは、電極として前記内層配線もしくは内層パターンと、ランドと、誘電体として前記多層基板の一部と、から形成され、
前記内層配線もしくは内層パターンは、前記第1の接続点に接続され、前記ランドは、前記第2の先端部が存在する面に形成されて、前記チップ抵抗に接続され、前記多層基板の一部は、前記内層配線もしくは前記内層パターンと前記ランドとの間に挟まれて形成される、第9の本発明のプリント配線基板である。
第11の本発明は、第1の本発明のプリント配線基板と、
前記プリント配線基板上に形成された少なくとも一層の基板層を有する、ビルドアップ基板である。
前記プリント配線基板上に形成された少なくとも一層の基板層を有する、ビルドアップ基板である。
第12の本発明は、多層基板を貫通し、表層配線がその導電部の第1の先端部に接続されるビアホールの、前記第1の先端部とは反対側の、前記表層配線が接続されていない、第2の先端部に導電部材を接続する工程と、
前記ビアホールの導電部のうち、前記第1の先端部および前記第2の先端部以外の部分に接続され、前記多層基板の内部に形成された少なくとも1つの内層配線と前記ビアホールの導電部との接続点のうち、前記第2の先端部に最も近い第1の接続点から前記導電部材側を見た、所定の周波数におけるインピーダンスの値が、所定の値よりも高くなるように前記導電部材の電気長を決定する工程と、を備えるプリント配線基板の製造方法であって、
前記所定の値は、前記導電部材が存在しない場合の、前記第1の接続点から前記第2の先端部側を見た、前記所定の周波数におけるインピーダンスの値である、プリント配線基板の製造方法である。
前記ビアホールの導電部のうち、前記第1の先端部および前記第2の先端部以外の部分に接続され、前記多層基板の内部に形成された少なくとも1つの内層配線と前記ビアホールの導電部との接続点のうち、前記第2の先端部に最も近い第1の接続点から前記導電部材側を見た、所定の周波数におけるインピーダンスの値が、所定の値よりも高くなるように前記導電部材の電気長を決定する工程と、を備えるプリント配線基板の製造方法であって、
前記所定の値は、前記導電部材が存在しない場合の、前記第1の接続点から前記第2の先端部側を見た、前記所定の周波数におけるインピーダンスの値である、プリント配線基板の製造方法である。
第13の本発明は、多層基板を貫通し、表層配線がその導電部の第1の先端部に接続されるビアホールの、前記第1の先端部とは反対側の、前記表層配線が接続されていない第2の先端部と、前記ビアホールの導電部のうち前記第1の先端部および前第2の先端部以外の部分に接続され前記多層基板の内部に形成された少なくとも1つの内層配線と前記ビアホールの導電部との接続点のうち、前記第2の先端部に最も近い第1の接続点と、の間に抵抗とコンデンサの直列回路を接続する、プリント配線基板の製造方法である。
第14の本発明は、第1の本発明のプリント配線基板と、前記プリント配線基板の表面または内部に設置された電子部品と、を備えた電子機器である。
本発明によれば、所望の周波数において、その伝送損失を抑制することができるプリント配線基板、ビルドアップ基板、プリント配線基板の製造方法を提供することができる。
(実施の形態1)
図1に本発明の実施の形態1のプリント配線基板の断面図を示す。
図1に本発明の実施の形態1のプリント配線基板の断面図を示す。
最初に実施の形態1に記載のプリント配線基板の構成について説明する。図1に記載のプリント配線基板は、多層基板1としてガラスエポキシ基板が使用され、多層基板1を貫通するビアホール3が形成されている。ビアホール3の内層は導電層(図示せず)で被われている。多層基板1の図1(a)に示す表側である表層には、表層配線2が設置され、表層配線2の一部は、ビアホール3の一方の先端部である、本発明の第1の先端部の一例である先端部6に接続されている。多層基板1の内部には、内層配線4が、層間に設置され、ビアホール3の導電部のうち、上下の先端部以外の部分である、本発明の第1の接続点の一例である接続点8に接続されている。
そして、ビアホール3の導電部のうち、先端部6の反対側の(図1に示す裏側の)、表層配線2が接続されていない、本発明の第2の先端部の一例である先端部7に、電気長L2の導電部材9が接続され、多層基板1の裏面に沿って配置されている。図1(b)は、図1(a)に示すプリント配線基板を裏面から見た平面図を示す。このように導電部材9は、その先端が何にも接続されない状態でプリント配線基板の裏面に設置される。
ここで、ビアホール3の導電部のうち、先端部6から接続点8までを、本来ビアホール3の動作のために必要な部分である、第1部分と定義し、接続点8から先端部7までを、本来ビアホール3の動作のために不要な部分である、第2部分と定義する。図1(a)等において、参照符号5は上記の第2部分を示す。第2部分の電気長をL1とすると、所望の周波数に対応する波長λに対して、
(数1)
L1+L2=nλ/2 (nは自然数)
となるように、導電部材9の電気長L2が決定される。
(数1)
L1+L2=nλ/2 (nは自然数)
となるように、導電部材9の電気長L2が決定される。
次に、本実施の形態のプリント配線基板の動作について説明する。本実施の形態のプリント配線基板の動作の説明の前にオープンスタブの動作原理を説明する。
図2は、オープンスタブ10の動作原理を説明する図である。図2(c)は、所定の波長λの信号において、図2(b)の各点から開放端11側を見たインピーダンスを示す図である。オープンスタブ10において、開放端11からλ/2離れたA点から開放端11側を見たインピーダンスは、実質無限大(最大)である。また、図2(a)に示すようにA点における信号の電圧も最大となる。すなわち、オープンスタブ10において、開放端11からλ/2離れたA点でオープン(開放)しているのと同様の状態となる。また、開放端からnλ/2(nは2以上の自然数)離れた点でもオープン状態となる。
従って、ビアホール3および導電部材9をオープンスタブと見れば、(数1)の条件が満たされた場合、接続点8から先端部7側を見た所定の周波数におけるインピーダンスは無限大である。従って所定の周波数において(数1)が満たされている限りビアホール3は、所定の周波数(1/λ)で表層配線2を内層配線4に接続する作用をするのみで、第2部分5は存在しないことと同様であり、波長λの電気信号は、第2部分5および導電部材9による影響を受けない。
図3は、図1に示すプリント配線基板の等価回路を示す。図3に示す回路は、線路D4の端部に線路D5が接続された構成である。図3に示す回路において、上記の(数1)が満たされていれば、波長λの電気信号は、D4およびD5の影響は受けない。
以上のように本実施の形態のプリント配線基板によれば、ガラスエポキシ基板を用いても、所望の周波数において、ビアホール3の第2部分5の共振に起因する伝送損失が抑制されたプリント配線基板を実現することができる。
なお、上記は、ビアホール3の第2部分5および導電部材9がオープンスタブとして作用する場合の例で説明したが、ビアホール3の第2部分5および導電部材9がショートスタブとして作用する場合も考えられる。図4は、ショートスタブ12の動作原理を説明する図である。図4(c)は、所定の波長λの信号において、図4(b)の各点から短絡端13側を見たインピーダンスを示す図である。例えば、短絡端13からλ/4離れたB点では、B点から短絡端13側を見たインピーダンスは、実質無限大である(図4(c))。また、図4(a)に示すようにB点における信号の電圧は最大となる。すなわち、短絡端13からλ/4離れた点では、所定の周波数(1/λ)においては、オープン(開放)しているのと同様の状態となる。また、短絡端13から(2n−1)/4(nは2以上の自然数)離れた点でも、所定の周波数においては、オープン状態となる。
従って、ビアホール3および導電部材9をショートスタブと見れば、
(数2)
L1+L2=(2n−1)/4 (nは自然数)
の条件が満たされた場合、接続点8から先端部7側を見た所定の周波数におけるインピーダンスは無限大である。すなわち、導電部材9の電気長が、接続点8から導電部材9側を見た、波長λに対応する所定の周波数におけるインピーダンスが最大となるように決定されれば、ビアホール3は、所定の波長λの電気信号にとって、表層配線2を内層配線4に接続する作用をするのみで、ビアホール3の導電部のうち接続点8から先端部7、および導電部材9の影響を受けない。図1(c)に、ビアホール3の第2部分5および導電部材9がショートスタブとして作用する場合の、プリント配線基板を裏面から見た平面図を示す。このように導電部材9は、その先端が本発明の接地電極の一例であるグラウンド電極14に接続されている状態でプリント配線基板の裏面に設置されている。
従って、ビアホール3および導電部材9をショートスタブと見れば、
(数2)
L1+L2=(2n−1)/4 (nは自然数)
の条件が満たされた場合、接続点8から先端部7側を見た所定の周波数におけるインピーダンスは無限大である。すなわち、導電部材9の電気長が、接続点8から導電部材9側を見た、波長λに対応する所定の周波数におけるインピーダンスが最大となるように決定されれば、ビアホール3は、所定の波長λの電気信号にとって、表層配線2を内層配線4に接続する作用をするのみで、ビアホール3の導電部のうち接続点8から先端部7、および導電部材9の影響を受けない。図1(c)に、ビアホール3の第2部分5および導電部材9がショートスタブとして作用する場合の、プリント配線基板を裏面から見た平面図を示す。このように導電部材9は、その先端が本発明の接地電極の一例であるグラウンド電極14に接続されている状態でプリント配線基板の裏面に設置されている。
また、以上までの説明において、導電部材9の一部をチップインダクタで構成してもよく、その場合は、本実施の形態のプリント配線基板の裏面に配置される導電部材9の全長を短くすることができる。図5(a)は、チップインダクタ15が設置された場合の本実施の形態のプリント配線基板の断面を示し、図5(b)は、その裏面からの平面図である。このように導電部材9全体の電気長をL2にすれば、上記と同様に伝送損失を削減しながら導電部材9の物理的長さを短縮することができ、本実施の形態のプリント配線基板の裏面における配線領域を削減することができる。なお、オープンスタブの場合と同様に、導電部材9がショートスタブの場合でも、チップインダクタ15を使用することにより、同様に導電部材9の物理的長さを短縮することができる。
また、導電部材9の一部をビアホール30で構成してもよく、その場合は、導電部材9のうち、本実施の形態のプリント配線基板の裏面に配置される部分の長さを短くすることができる。図6(a)は、そのような場合の本実施の形態のプリント配線基板の断面を示し、図6(b)はその裏面からの平面図である。ビアホール30を含む導電部材9の電気長がL2であれば、上記と同様に伝送損失を削減しながら、本実施の形態のプリント配線基板の裏面における導電部材9のための配線領域を削減することができる。なお、図6(a)(b)においては、ビアホール30が1つの場合を示しているが、導電部材9の一部が複数のビアホールにより構成されていてもよい。そのような場合は、本実施の形態のプリント配線基板の裏面における導電部材9のための配線領域をさらに削減することができる。
また、導電部材9は、線路状のものに限らず、例えば扇型状であってもよい。導電部材9が扇型に形成された場合の本実施の形態のプリント配線基板の裏面からの平面図を図7に示す。この場合、扇型の導電部材9の半径(すなわちビアホール3との接続部から扇型の弧状部までの距離)は、L2となるように形成される。このように導電部材9の形状を実質上扇型にすることにより、図2(c)に示す、λ/2付近の所定のインピーダンスを越える周波数範囲αを広くすることができる。すなわち、λ/2を中心としてより広い周波数範囲で本実施の形態のプリント配線基板を実現することができる。
また、以上の説明では、導電部材9は、多層基板1の裏面の表面に沿って配置されているとしてきたが、導電部材9は、多層基板1の裏面の近傍に配置されていてもよい。図8(a)は、導電部材9が多層基板1の裏面の表面ではなく、裏面の近傍の層間に配置されている場合のプリント配線基板の断面を示す。この場合、導電部材9は、ビアホール3の導電部のうち、先端部7の近傍の接続点16に接続されている。そして、ビアホール3の導電部のうち接続点8から接続点16までの電気長L1と導電部材9の電気長L2との合計が、オープンスタブの場合は、(数1)を満たすように、ショートスタブの場合は、(数2)を満たすように形成される。このようにすれば上記と同様の効果を得ることができる。
さらに、導電部材9は、多層基板1の裏面の近傍に配置されていなくても、接続点8と先端部7の間に接続される構成であってもよい(図8(b)参照)。すなわち、導電部材9が、先端部7に接続される代わりに、接続点8から先端部7までの所定の層間に形成され、ビアホール3の導電部に接続される構成であってもよい。その場合も上記と同様の効果を得ることができる。
また、以上の説明では、導電部材9は、その電気長(L2)と、ビアホール3の第2部分5の電気長(L1)との合計値が、(数1)、または(数2)の条件を満たすように決定される、としてきた。すなわち、導電部材9の電気長が、接続点8から導電部材9側を見た、波長λに対応する所定の周波数におけるインピーダンスが最大となるように決定される、としてきた。しかし、電気長L2は、接続点8から導電部材9側を見た、所定の周波数におけるインピーダンスの値が、所定の値よりも大きくなるようなものであってもよい。
さらに、その場合、所定の値とは、導電部材9が存在しない場合の、接続点8から先端部7側を見たインピーダンスであってもよい。このような場合でも上記と同様の効果を得ることができる。
また、以上までの説明のプリント配線基板の表面または裏面に少なくとも1層の樹脂層で形成された基板17が形成されビルドアップ基板が構成される場合も考えられる。図9は、そのようなビルドアップ基板の断面を示す。図9に示すビルドアップ基板は、多層基板1の表面および裏面に複数の樹脂層で形成された基板17が積層されている。基板17には、内層配線19およびビアホール18が形成され、多層基板1の表面または裏面上に形成された表層配線2と接続されている。
また、以上の説明においては、導電部材9がショートスタブタイプであるときは、導電部材9が、グラウンド電極14に接続される、としてきたが、次のような場合も考えられる。
図10(a)は、ビアホール3a、3bに、表層配線として差動信号線が接続された場合のショートスタブタイプのプリント配線基板の、内部斜視図を示す。また、図10(b)は、図10(a)に示すプリント配線基板を裏面側から見た平面図を示す。ビアホール3a、3bの先端部6a、6bには、表層配線2a、2bが接続され、表層配線2a、2bを介して差動信号が入力される。すなわち、表層配線2aに入力される信号の位相と、表層配線2bに入力される信号の位相とが互いに逆位相となるように、表層配線2aおよび表層配線2bに差動信号が入力される。そしてビアホール3a、3bの第2部分5a、5bの電気長(L1)と、ビアホール3a、3bの先端部7a、7bに接続された導電部材9a、9bの電気長(L2)の合計は、それぞれ(数2)を満たすように構成される。そして、導電部材9aおよび9bは、接続部20において互いに短絡されている。このような構成のプリント配線基板において、差動信号を入力すると、接続部20は仮想接地され、第2部分5aおよび導電部材9aと、第2部分5bおよび導電部材9bは、それぞれグラウンド電極14に接続されている状態と等価となりショートスタブとして動作する。従って、図10に示すプリント配線基板によれば、別個にグランド電極を必要とすることなく、コンパクトな形状でショートスタブタイプのプリント配線基板を実現することができる。
なお、図10に示す例において、本発明のビアホール3aは、本発明のビアホールに対応し、ビアホール3bは、本発明の別のビアホールに一例として対応し、表層配線2aは、本発明の作動信号線の一方に対応し、表層配線2bは、本発明の作動信号線の他方に一例として対応し、先端部6aは、本発明の第1の先端部に対応し、先端部6bは、本発明の別のビアホールの一方の先端部に一例として対応し、先端部7aは、本発明の第2の先端部に対応し、先端部7bは、本発明の別のビアホールの他方の先端部に一例として対応し、導電部材9aは、本発明の導電部材に対応し、導電部材9bは、本発明の別の導電部材に一例として対応する。
また、以上までの説明において、多層基板1内に存在する1つの内層配線4がビアホール3に接続されている、としてきたが、内層配線4が多数存在し、それぞれがビアホール3に接続される場合は、内層配線4とビアホール3の導電部との接続点のうち、先端部7に最も近い接続点を接続点8とすればよく、その場合も上記と同様の効果を得ることができる。
また、多層基板1を貫通し、表層配線2がその導電部の先端部6に接続されるビアホール3の、先端部6とは反対側の、表層配線2が接続されていない、先端部7に導電部材9を接続する工程と、ビアホール3の導電部のうち、先端部6および先端部7以外の部分に接続され、多層基板1の内部に形成された少なくとも1つの内層配線4とビアホール3の導電部との接続点のうち、先端部7に最も近い接続点8から導電部材9側を見た、所定の周波数におけるインピーダンスの値が、所定の値よりも高くなるように導電部材9の電気長を決定する工程と、を備え、上記所定の値は、導電部材9が存在しない場合の、接続点8から先端部7側を見た、所定の周波数におけるインピーダンスの値である、プリント配線基板の製造方法も本実施の形態の範囲である。
(実施例1)
図14に、導電部材9をオープンスタブとして使用した場合と導電部材9を使用しない場合との比較を示す。図14(a)は、導電部材9を使用しない場合での、図16に示す従来例のプリント配線基板における、表層配線1002から内層配線1004に伝達される信号電力の減衰量の周波数特性を示す。所望の周波数の5GHzおよび18GHzにおける減衰量は、それぞれ5.5dB、98dBであった。一方、図14(b)は、図1に示す、導電部材9を使用した場合の減衰量の周波数特性を示す。所望の周波数5GHzおよび18GHzにおける減衰量は、3.2dB、18dBとなり、減衰が改善した。
(実施の形態2)
図11に本発明の実施の形態2のプリント配線基板の内部斜視図を示す。
(実施例1)
図14に、導電部材9をオープンスタブとして使用した場合と導電部材9を使用しない場合との比較を示す。図14(a)は、導電部材9を使用しない場合での、図16に示す従来例のプリント配線基板における、表層配線1002から内層配線1004に伝達される信号電力の減衰量の周波数特性を示す。所望の周波数の5GHzおよび18GHzにおける減衰量は、それぞれ5.5dB、98dBであった。一方、図14(b)は、図1に示す、導電部材9を使用した場合の減衰量の周波数特性を示す。所望の周波数5GHzおよび18GHzにおける減衰量は、3.2dB、18dBとなり、減衰が改善した。
(実施の形態2)
図11に本発明の実施の形態2のプリント配線基板の内部斜視図を示す。
最初に実施の形態2のプリント配線基板の構成について説明する。実施の形態1と同様の構成部分には、同一の参照符号を付しその説明を省略する。実施の形態2のプリント配線基板においては、ビアホール3の導電部の先端部7に本発明の抵抗の一例であるチップ抵抗23の一端が接続され、チップ抵抗23の他端には、多層基板1の裏面に形成された本発明のランドの一例であるランドパターン22が接続されている。また、内層配線4とビアホール3との接続点8にも、ランド状の本発明の内層パターンの一例である内層パターン21が形成されている。内層パターン21は、多層基板1にビアホール3を形成するときに必然的に形成されるランドを大きくしたものである。ランドパターン22は、内層パターン21とほぼ同じ大きさであり、内層パターン21に対向して形成される。
図11に示すように、ビアホール3の第2部分5の上端および下端に、内層パターン21およびランドパターン22を配置することは、電極として内層パターン21、ランドパターン22、誘電体として、内層パターン21とランドパターン22の間に挟まれた多層基板1の一部により、本発明のコンデンサの一例であるコンデンサ24が形成されることと等価となる。このように、チップ抵抗23とコンデンサ24との直列回路がビアホール3の第2部分5に並列に接続されることにより、ビアホール3の第2部分5が形成する寄生の共振回路のQ値を低下させることができる。図12は、上記のように構成された、本実施の形態のプリント配線基板の等価回路を示す。
図13(a)は、図11に示すプリント配線基板を裏面から見た平面図を示す。図11、図13(a)においては、ランドパターン22は円環形状で示されているが、ランドパターン22は例えば図13(b)に示すように扇型であってもよい。また、四角形など他のどのような形状であってもよい。その場合は、例えば、ランドパターン22が扇型形状であった場合は、内層配線4と接続される内層パターン21も扇型形状とされる。そして裏面のランドパターン22の扇型と内層の内層パターン21の扇型は、互いに対向するように多層基板1の一部を挿んで配置される。
以上のように本実施の形態のプリント配線基板によれば、ビアホール3の第2部分5により形成される寄生の共振回路のQ値を下げることができ、信号の伝達損失を低減化することができる。
また、以上までの説明において、多層基板1内に存在する1つの内層配線4がビアホール3に接続されている、としてきたが、内層配線4が多数存在し、それぞれがビアホール3に接続される場合は、内層配線4とビアホール3の導電部との接続点のうち、先端部7に最も近い接続点を接続点8とすればよく、その場合も上記と同様の効果を得ることができる。
また、以上の説明において、コンデンサ24は、内層パターン21、ランドパターン22、内層パターン21およびランドパターン22の間に挿まれた多層基板1の一部により形成される、としてきたが、内層配線4と接続点8とを接続するための内層パターン21が特に形成されず、内層配線4を形成する配線パターン自体と、ランドパターン22と、それらの間に挿まれる多層基板1の一部によりコンデンサ24が形成される構成であってもよい。
また、図9に示すビルドアップ基板は、実施の形態1のプリント配線基板を利用した例で説明したが、実施の形態2のプリント配線基板の表面または裏面に少なくとも1層の樹脂層で形成された基板17が形成されビルドアップ基板が構成される場合も考えられる。
また、多層基板1を貫通し、表層配線2がその導電部の先端部6に接続されるビアホール3の、先端部6とは反対側の、表層配線2が接続されていない先端部7と、ビアホール3の導電部のうち先端部6および先端部7以外の部分に接続され多層基板1の内部に形成された少なくとも1つの内層配線4とビアホール3の導電部との接続点のうち、先端部7に最も近い接続点8と、の間にチップ抵抗23とコンデンサ24の直列回路を接続する、プリント配線基板の製造方法も本実施の形態の範囲に属する。
(実施例2)
図15に、C−R直列回路を使用した場合と使用しない場合の比較例を示す。図15(a)は、図16に示す従来例におけるプリント配線基板の、表層配線1002から内層配線1004への伝達信号電力の減衰量の周波数特性を示す。所望の周波数の18GHzにおける減衰量は、98dBであった。図15(b)は、チップ抵抗23とコンデンサ24との直列回路を接続点8と先端部7との間に並列に接続した場合の、表層配線2から内層配線4に伝達される信号電力の減衰量の周波数特性を示す。所望の周波数18GHzにおける減衰量は、23dBとなり、減衰が大幅に改善した。
また、多層基板1を貫通し、表層配線2がその導電部の先端部6に接続されるビアホール3の、先端部6とは反対側の、表層配線2が接続されていない先端部7と、ビアホール3の導電部のうち先端部6および先端部7以外の部分に接続され多層基板1の内部に形成された少なくとも1つの内層配線4とビアホール3の導電部との接続点のうち、先端部7に最も近い接続点8と、の間にチップ抵抗23とコンデンサ24の直列回路を接続する、プリント配線基板の製造方法も本実施の形態の範囲に属する。
(実施例2)
図15に、C−R直列回路を使用した場合と使用しない場合の比較例を示す。図15(a)は、図16に示す従来例におけるプリント配線基板の、表層配線1002から内層配線1004への伝達信号電力の減衰量の周波数特性を示す。所望の周波数の18GHzにおける減衰量は、98dBであった。図15(b)は、チップ抵抗23とコンデンサ24との直列回路を接続点8と先端部7との間に並列に接続した場合の、表層配線2から内層配線4に伝達される信号電力の減衰量の周波数特性を示す。所望の周波数18GHzにおける減衰量は、23dBとなり、減衰が大幅に改善した。
なお、以上までの説明では、本発明のプリント配線基板は、表面側および裏面側の区別をしてきたが、表面側および裏面側の区別は説明の便宜上のものであり、本発明のプリント配線基板において、表面側および裏面側は互いに反対であってもよい。
また、以上の説明の中で示す多層基板1は、3層であるとして図示してきているが、3層に限らず何層であってもよいのは言うまでもない。
また、多層基板1は、ガラスエポキシ基板であるとして説明してきたが、ガラスエポキシ基板に限らず他の材料で構成されていてもよい。例えば多層基板1は、セラミック基板であってもよく、その場合は、ビアホール3の導電部のうち、第1部分のみを形成することよりも、第2部分5も含めて形成し、導電部材9をビアホールの先端部7に接続する方が簡単にプリント配線基板を製造することができれば、上記と同様の効果を得ることができる。
また、以上の実施の形態1または2に記載のプリント配線基板と、プリント配線基板の表面または内部に設置された電子部品と、を備えた電子機器も本発明の範囲に含まれる。
また、以上までの実施例において、本発明の所定の周波数または所望の周波数として、5GHZ、および18GHzの例を挙げているが、これらは一例でありこれらに限定されるものではない。例えば、これらの周波数は、送信機または受信機において使用される周波数であり得、他の電子機器において使用される周波数でもあり得る。そのような場合でも同様の効果を得ることができる。
また、以上までの実施例において、本発明の所定の周波数または所望の周波数として、5GHZ、および18GHzの例を挙げているが、これらは一例でありこれらに限定されるものではない。例えば、これらの周波数は、送信機または受信機において使用される周波数であり得、他の電子機器において使用される周波数でもあり得る。そのような場合でも同様の効果を得ることができる。
本発明にかかるプリント配線基板、ビルドアップ基板、プリント配線基板の製造方法によれば、所望の周波数において、その伝送損失を抑制することができ、プリント配線基板、ビルドアップ基板等として有用である。
1 多層基板
2 表層配線
3、18 ビアホール
4、19 内層配線
5 第2部分
6、7、 先端部
8、16 接続点
9 導電部材
14 グラウンド電極
15 チップインダクタ
17 基板
20 接続部
21 内層パターン
22 ランドパターン
23 チップ抵抗
24 コンデンサ
2 表層配線
3、18 ビアホール
4、19 内層配線
5 第2部分
6、7、 先端部
8、16 接続点
9 導電部材
14 グラウンド電極
15 チップインダクタ
17 基板
20 接続部
21 内層パターン
22 ランドパターン
23 チップ抵抗
24 コンデンサ
Claims (14)
- 多層基板と、
前記多層基板を貫通するビアホールと、
前記多層基板の表層に配線され、前記ビアホールの一方の先端部である第1の先端部に接続された表層配線と、
前記多層基板の内部に形成され、前記ビアホールの導電部のうち、上下の先端部以外の部分に接続された少なくとも1つの内層配線と、
前記ビアホールの導電部のうち、前記第1の先端部の反対側の、前記表層配線が接続されていない第2の先端部に接続された導電部材と、を備え、
前記導電部材は、前記内層配線と前記ビアホールの導電部との接続点のうち、前記第2の先端部に最も近い第1の接続点から前記導電部材側を見た、所定の周波数におけるインピーダンスの値が、所定の値より大きくなるような電気長を有し、
前記所定の値は、前記導電部材が存在しない場合の、前記第1の接続点から前記第2の先端部側を見た、所定の周波数におけるインピーダンスの値である、プリント配線基板。 - 前記第1の接続点から前記第2の先端部までの電気長と、前記導電部材の電気長との合計が、前記所定の周波数に対応する波長の実質上n/2倍(nは自然数)であり、前記導電部材の先端が開放されている、請求項1に記載のプリント配線基板。
- 前記第1の接続点から前記第2の先端部までの電気長と、前記導電部材の電気長との合計が、前記所定の周波数に対応する波長の実質上(2n−1)/4倍(nは自然数)であり、前記導電部材の先端が接地されている、請求項1に記載のプリント配線基板。
- 前記導電部材の一部がチップインダクタにより形成されている、請求項1〜3のいずれかに記載のプリント配線基板。
- 前記導電部材の一部が少なくとも1つのビアホールにより形成されている、請求項1〜3のいずれかに記載のプリント配線基板。
- 前記導電部材の形状が実質上扇型である、請求項1〜3のいずれかに記載のプリント配線基板。
- 前記導電部材が、前記第2の先端部に接続される代わりに、前記第1の接続点から前記第2の先端部までの間の所定の層間に形成され、前記ビアホールの導電部に接続される、請求項1に記載のプリント配線基板。
- 前記多層基板を貫通する、前記ビアホールとは別のビアホールをさらに備え、
前記表層配線が差動信号線であり、前記作動信号線の一方が前記ビアホールの第1の先端部に接続され、前記作動信号線の他方が前記別のビアホールの一方の先端部に接続され、
前別のビアホールの導電部のうち上下の先端部以外の部分に少なくとも1つの内層配線が接続され、
前記別のビアホールの他方の先端部には、前記導電部材とは別の導電部材が接続されており、
前記ビアホールの導電部のうち、前記第1の接続点から前記第2の先端部までの電気長と、前記導電部材の電気長との合計が、前記所定の周波数に対応する波長の実質上(2n−1)/4倍(nは自然数)であり、
前記別のビアホールの導電部のうち、前記内層配線との接続点のうち前記他方の先端部に最も近い接続点から前記他方の先端部までの電気長と、前記別の導電部材の電気長との合計が、前記所定の周波数に対応する波長の実質上(2n−1)/4倍(nは自然数)であり、
前記導電部材の先端と前記別の導電部材の先端とが互いに接続されている、請求項1に記載のプリント配線基板。 - 多層基板と、
前記多層基板を貫通するビアホールと、
前記多層基板の表層に配線され、前記ビアホールの一方の先端部である第1の先端部に接続された表層配線と、
前記多層基板の内部に形成され、前記ビアホールの導電部のうち、上下の先端部以外の部分に接続された少なくとも1つの内層配線と、
抵抗およびコンデンサの直列回路と、を備え、
前記直列回路は、前記ビアホールの導電部のうち、前記第1の先端部の反対側の、前記表層配線が接続されていない第2の先端部と、前記内層配線と前記ビアホールの導電部との接続点のうち前記第2の先端部に最も近い第1の接続点と、の間に接続される、プリント配線基板。 - 前記抵抗は、前記第2の先端部に接続されたチップ抵抗であり、
前記コンデンサは、電極として前記内層配線もしくは内層パターンと、ランドと、誘電体として前記多層基板の一部と、から形成され、
前記内層配線もしくは内層パターンは、前記第1の接続点に接続され、前記ランドは、前記第2の先端部が存在する面に形成されて、前記チップ抵抗に接続され、前記多層基板の一部は、前記内層配線もしくは前記内層パターンと前記ランドとの間に挟まれて形成される、請求項9に記載のプリント配線基板。 - 請求項1に記載のプリント配線基板と、
前記プリント配線基板上に形成された少なくとも一層の基板層を有する、ビルドアップ基板。 - 多層基板を貫通し、表層配線がその導電部の第1の先端部に接続されるビアホールの、前記第1の先端部とは反対側の、前記表層配線が接続されていない、第2の先端部に導電部材を接続する工程と、
前記ビアホールの導電部のうち、前記第1の先端部および前記第2の先端部以外の部分に接続され、前記多層基板の内部に形成された少なくとも1つの内層配線と前記ビアホールの導電部との接続点のうち、前記第2の先端部に最も近い第1の接続点から前記導電部材側を見た、所定の周波数におけるインピーダンスの値が、所定の値よりも高くなるように前記導電部材の電気長を決定する工程と、を備えるプリント配線基板の製造方法であって、
前記所定の値は、前記導電部材が存在しない場合の、前記第1の接続点から前記第2の先端部側を見た、前記所定の周波数におけるインピーダンスの値である、プリント配線基板の製造方法。 - 多層基板を貫通し、表層配線がその導電部の第1の先端部に接続されるビアホールの、前記第1の先端部とは反対側の、前記表層配線が接続されていない第2の先端部と、前記ビアホールの導電部のうち前記第1の先端部および前第2の先端部以外の部分に接続され前記多層基板の内部に形成された少なくとも1つの内層配線と前記ビアホールの導電部との接続点のうち、前記第2の先端部に最も近い第1の接続点と、の間に抵抗とコンデンサの直列回路を接続する、プリント配線基板の製造方法。
- 請求項1に記載のプリント配線基板と、前記プリント配線基板の表面または内部に設置された電子部品と、を備えた電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331700A JP2004146810A (ja) | 2002-09-30 | 2003-09-24 | プリント配線基板、ビルドアップ基板、プリント配線基板の製造方法、電子機器 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002287850 | 2002-09-30 | ||
JP2003331700A JP2004146810A (ja) | 2002-09-30 | 2003-09-24 | プリント配線基板、ビルドアップ基板、プリント配線基板の製造方法、電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004146810A true JP2004146810A (ja) | 2004-05-20 |
Family
ID=32473313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003331700A Pending JP2004146810A (ja) | 2002-09-30 | 2003-09-24 | プリント配線基板、ビルドアップ基板、プリント配線基板の製造方法、電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004146810A (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007115963A (ja) * | 2005-10-21 | 2007-05-10 | Alps Electric Co Ltd | 回路モジュール |
JP2007242683A (ja) * | 2006-03-06 | 2007-09-20 | Tdk Corp | 高周波回路基板 |
JP2008186918A (ja) * | 2007-01-29 | 2008-08-14 | Kyocera Corp | 回路基板ならびにそれを用いた差動電子回路部品収納用パッケージおよび差動電子回路装置 |
JP2008227366A (ja) * | 2007-03-15 | 2008-09-25 | Nec Corp | 電源供給装置 |
WO2009028108A1 (en) * | 2007-08-31 | 2009-03-05 | Nec Corporation | Multi-layer substrate |
JP2009188272A (ja) * | 2008-02-07 | 2009-08-20 | Jtekt Corp | 多層回路基板 |
JP2011216957A (ja) * | 2010-03-31 | 2011-10-27 | Furukawa Electric Co Ltd:The | 高周波回路基板 |
US8104013B2 (en) | 2008-05-13 | 2012-01-24 | Renesas Electronics Corporation | Design method of semiconductor package substrate to cancel a reflected wave |
JP2014150524A (ja) * | 2013-01-11 | 2014-08-21 | Mitsubishi Electric Corp | 給電回路 |
JP2017201680A (ja) * | 2016-05-06 | 2017-11-09 | 明泰科技股▲分▼有限公司 | 伝送路のインピーダンス整合構造 |
JP6465451B1 (ja) * | 2018-03-30 | 2019-02-06 | 三菱電機株式会社 | 電子回路 |
WO2019065313A1 (ja) * | 2017-09-29 | 2019-04-04 | 三菱電機株式会社 | 高周波フィルタ |
JP2019096929A (ja) * | 2017-11-17 | 2019-06-20 | 株式会社Soken | 高周波伝送線路 |
US10440814B2 (en) | 2016-05-06 | 2019-10-08 | Alpha Networks Inc. | Impedance matching structure of transmission line in multilayer circuit board |
WO2019220530A1 (ja) * | 2018-05-15 | 2019-11-21 | 三菱電機株式会社 | 信号伝送構造、信号伝送構造の製造方法、および、高周波信号送受信装置 |
JP2020155520A (ja) * | 2019-03-19 | 2020-09-24 | Necプラットフォームズ株式会社 | スルーホールビアおよび回路基板 |
-
2003
- 2003-09-24 JP JP2003331700A patent/JP2004146810A/ja active Pending
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4541273B2 (ja) * | 2005-10-21 | 2010-09-08 | アルプス電気株式会社 | 回路モジュール |
JP2007115963A (ja) * | 2005-10-21 | 2007-05-10 | Alps Electric Co Ltd | 回路モジュール |
JP2007242683A (ja) * | 2006-03-06 | 2007-09-20 | Tdk Corp | 高周波回路基板 |
JP2008186918A (ja) * | 2007-01-29 | 2008-08-14 | Kyocera Corp | 回路基板ならびにそれを用いた差動電子回路部品収納用パッケージおよび差動電子回路装置 |
JP2008227366A (ja) * | 2007-03-15 | 2008-09-25 | Nec Corp | 電源供給装置 |
JP4678381B2 (ja) * | 2007-03-15 | 2011-04-27 | 日本電気株式会社 | 電源供給装置 |
US8476537B2 (en) | 2007-08-31 | 2013-07-02 | Nec Corporation | Multi-layer substrate |
WO2009028108A1 (en) * | 2007-08-31 | 2009-03-05 | Nec Corporation | Multi-layer substrate |
JP2009188272A (ja) * | 2008-02-07 | 2009-08-20 | Jtekt Corp | 多層回路基板 |
US8104013B2 (en) | 2008-05-13 | 2012-01-24 | Renesas Electronics Corporation | Design method of semiconductor package substrate to cancel a reflected wave |
US9082785B2 (en) | 2010-03-31 | 2015-07-14 | Furukawa Electric Co., Ltd. | High-frequency circuit board |
JP2011216957A (ja) * | 2010-03-31 | 2011-10-27 | Furukawa Electric Co Ltd:The | 高周波回路基板 |
JP2014150524A (ja) * | 2013-01-11 | 2014-08-21 | Mitsubishi Electric Corp | 給電回路 |
JP2017201680A (ja) * | 2016-05-06 | 2017-11-09 | 明泰科技股▲分▼有限公司 | 伝送路のインピーダンス整合構造 |
US10128810B2 (en) | 2016-05-06 | 2018-11-13 | Alpha Networks Inc. | Impedance matching structure of transmission line |
US10440814B2 (en) | 2016-05-06 | 2019-10-08 | Alpha Networks Inc. | Impedance matching structure of transmission line in multilayer circuit board |
WO2019064510A1 (ja) * | 2017-09-29 | 2019-04-04 | 三菱電機株式会社 | 高周波フィルタ |
WO2019065313A1 (ja) * | 2017-09-29 | 2019-04-04 | 三菱電機株式会社 | 高周波フィルタ |
JP6563164B1 (ja) * | 2017-09-29 | 2019-08-21 | 三菱電機株式会社 | 高周波フィルタ |
JP2019096929A (ja) * | 2017-11-17 | 2019-06-20 | 株式会社Soken | 高周波伝送線路 |
JP6996948B2 (ja) | 2017-11-17 | 2022-01-17 | 株式会社Soken | 高周波伝送線路 |
WO2019187013A1 (ja) * | 2018-03-30 | 2019-10-03 | 三菱電機株式会社 | 電子回路 |
JP6465451B1 (ja) * | 2018-03-30 | 2019-02-06 | 三菱電機株式会社 | 電子回路 |
WO2019220530A1 (ja) * | 2018-05-15 | 2019-11-21 | 三菱電機株式会社 | 信号伝送構造、信号伝送構造の製造方法、および、高周波信号送受信装置 |
JP2020155520A (ja) * | 2019-03-19 | 2020-09-24 | Necプラットフォームズ株式会社 | スルーホールビアおよび回路基板 |
US11778742B2 (en) | 2019-03-19 | 2023-10-03 | Nec Corporation | Through-hole via and circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004146810A (ja) | プリント配線基板、ビルドアップ基板、プリント配線基板の製造方法、電子機器 | |
JP5931851B2 (ja) | ノイズ抑制構造を有する回路基板 | |
JP4992345B2 (ja) | 伝送線路型共振器と、これを用いた高周波フィルタ、高周波モジュールおよび無線機器 | |
US6297965B1 (en) | Wiring arrangement including capacitors for suppressing electromagnetic wave radiation from a printed circuit board | |
US20080003846A1 (en) | Circuit board unit | |
US20040136169A1 (en) | Printed circuit board, a buildup substrate, a method of manufacturing printed circuit board, and an electronic device | |
KR100802358B1 (ko) | 전송선로 | |
JP2006067281A (ja) | アンテナスイッチモジュール | |
JP2004241680A (ja) | 多層プリント基板 | |
JP5060716B2 (ja) | 受動部品 | |
JP4180635B2 (ja) | 短い長さのマイクロストリップ・フィルタ | |
EP1951009B1 (en) | Printed circuit board | |
JP2005303551A (ja) | Dcカット構造 | |
JP2011023547A (ja) | 回路基板 | |
JP2006310895A (ja) | フィルター回路、バンドパス・フィルターおよびフィルター回路の製造方法 | |
JP4910513B2 (ja) | サージ吸収回路 | |
WO2014136595A1 (ja) | 構造体、配線基板及び電子装置 | |
JP5773677B2 (ja) | プリント回路板 | |
EP1806841A2 (en) | Resonant circuit, filter circuit, and multilayered substrate | |
JP4245265B2 (ja) | 複数のフィルタを有する多層配線基板 | |
JP2003258547A (ja) | アンテナ装置 | |
JP6479288B1 (ja) | プリント基板 | |
US8536960B2 (en) | Filter structure | |
JP2011192939A (ja) | 光モジュール | |
JP2020155752A (ja) | 回路基板および高周波回路装置 |