JP2004140348A - Semiconductor manufacturing system and method therefor - Google Patents
Semiconductor manufacturing system and method therefor Download PDFInfo
- Publication number
- JP2004140348A JP2004140348A JP2003334871A JP2003334871A JP2004140348A JP 2004140348 A JP2004140348 A JP 2004140348A JP 2003334871 A JP2003334871 A JP 2003334871A JP 2003334871 A JP2003334871 A JP 2003334871A JP 2004140348 A JP2004140348 A JP 2004140348A
- Authority
- JP
- Japan
- Prior art keywords
- set value
- temperature
- film
- calculation unit
- calculated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 160
- 238000004519 manufacturing process Methods 0.000 title claims description 91
- 238000000034 method Methods 0.000 title claims description 90
- 238000004364 calculation method Methods 0.000 claims description 205
- 238000012545 processing Methods 0.000 claims description 121
- 230000008569 process Effects 0.000 claims description 76
- 239000000758 substrate Substances 0.000 claims description 37
- 230000008859 change Effects 0.000 claims description 26
- 238000003860 storage Methods 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 abstract description 187
- 239000011159 matrix material Substances 0.000 description 127
- 230000015572 biosynthetic process Effects 0.000 description 84
- 238000005259 measurement Methods 0.000 description 68
- 239000007789 gas Substances 0.000 description 42
- 238000010586 diagram Methods 0.000 description 18
- 238000005229 chemical vapour deposition Methods 0.000 description 17
- 238000000151 deposition Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 10
- 238000012546 transfer Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 239000012495 reaction gas Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000009529 body temperature measurement Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 210000003254 palate Anatomy 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
Description
本発明は、半導体に対して膜形成などの処理を行う半導体製造システム、および、処理のための設定値を算出する設定値算出装置に関する。 The present invention relates to a semiconductor manufacturing system that performs a process such as film formation on a semiconductor, and a set value calculation device that calculates a set value for the process.
半導体製造の分野では、化学気相成長（ＣＶＤ）処理によって、多数の半導体ウェハに膜を形成する装置が一般的に用いられており、この装置は、一般に縦型ＣＶＤ装置などと呼ばれている。
また、例えば、「特開２０００−１８３０７２号公報（文献１）」は、半導体に対して熱処理を行う際の温度制御方法を開示する。
文献１に開示された温度制御方法においては、温度制御量と温度検出値・目標値の偏差などとの関係を示す数値が行列の形式で用いられており、この行列は、文献１において「干渉行列」と呼ばれている。
In the field of semiconductor manufacturing, an apparatus for forming a film on a large number of semiconductor wafers by a chemical vapor deposition (CVD) process is generally used, and this apparatus is generally called a vertical CVD apparatus or the like. .
Further, for example, Japanese Patent Application Laid-Open No. 2000-183072 (Document 1) discloses a temperature control method when heat treatment is performed on a semiconductor.
In the temperature control method disclosed in
本発明は、上述した従来技術をふまえてさなれたものであり、形成される膜の厚さと圧力・流量および温度との関係を求め、この関係に基づいて、圧力・流量および温度などの設定値を求められるようにした半導体製造システムおよびその装置を提供することを目的とする。 The present invention has been made based on the above-mentioned prior art, and obtains the relationship between the thickness of the formed film and the pressure, flow rate, and temperature, and sets the pressure, flow rate, temperature, and the like based on the relationship. It is an object of the present invention to provide a semiconductor manufacturing system and an apparatus for obtaining a value.
［半導体製造システム］
上記目的を達成するために、本発明にかかる半導体製造システムは、処理条件を示す設定値に基づいて、被処理基板に対して所定の処理を行う半導体処理装置と、前記設定値の内の１つ以上を算出する設定値算出装置と、前記算出された設定値と、前記算出された設定値に基づいて、前記被処理基板に対して前記所定の処理を行った場合の処理結果とを対応付けて記憶する設定値記憶手段とを有し、前記半導体製造装置は、所望の処理結果を得るための設定値が記憶されている場合には、前記記憶されている設定値を前記所定の処理のために用い、これ以外の場合には、前記算出される設定値を前記所定の処理のために用いる。
好適には、前記設定値算出装置は、前記算出の対象となる対象設定値それぞれの変化と、前記処理結果それぞれとの関係を示す関係係数を算出する関係係数算出手段と、前記算出された関係係数に基づいて、前記半導体それぞれに対して所望の処理結果を与える前記対象設定値を求める設定値算出手段とを有する。
好適には、前記設定値記憶手段は、前記被処理基板の数量と、前記算出された設定値と、前記算出された処理結果とを対応付けて記憶し、前記半導体製造装置は、特定の数量および前記反応室内における位置またはこれらのいずれかの被処理基板に対する所望の処理結果を得るための設定値が記憶されている場合には、前記記憶されている設定値を前記所定の処理のために用い、これ以外の場合には、前記算出された設定値を前記所定の処理のために用いる。
[Semiconductor manufacturing system]
In order to achieve the above object, a semiconductor manufacturing system according to the present invention includes: a semiconductor processing apparatus configured to perform a predetermined process on a substrate to be processed based on a set value indicating a processing condition; A set value calculation device that calculates one or more, and the calculated set value, and a processing result when the predetermined processing is performed on the substrate to be processed based on the calculated set value. And a setting value storage unit for storing the setting value for obtaining a desired processing result. The semiconductor manufacturing apparatus stores the stored setting value in the predetermined processing. In other cases, the calculated set value is used for the predetermined processing.
Preferably, the set value calculation device includes: a relation coefficient calculation unit configured to calculate a relation coefficient indicating a relation between a change in each of the target set values to be calculated and each of the processing results; Setting value calculating means for obtaining the target setting value that gives a desired processing result for each of the semiconductors based on the coefficient.
Preferably, the set value storage unit stores the quantity of the substrate to be processed, the calculated set value, and the calculated processing result in association with each other, and the semiconductor manufacturing apparatus stores the specific quantity. And when a set value for obtaining a desired processing result for the position in the reaction chamber or any of the substrates to be processed is stored, the stored set value is used for the predetermined processing. Otherwise, the calculated set value is used for the predetermined processing.
［半導体製造方法］
また、本発明にかかる半導体製造方法は、処理条件を示す設定値に基づいて、被処理基板に対して所定の処理を行う半導体製造装置を用いる半導体製造方法であって、前記設定値の内の１つ以上を算出し、前記算出された設定値と、前記算出された設定値に基づいて、前記被処理基板に対して前記所定の処理を行った場合の処理結果とを対応付けて記憶し、前記半導体製造装置に、前記被処理基板を搬入し、前記半導体製造装置に、所望の処理結果を得るための設定値が記憶されている場合には、前記記憶されている設定値を用いて前記所定の処理を行わせ、これ以外の場合には、前記算出される設定値を用いて前記所定の処理を行わせ、前記所定の処理がなされた被処理基板を、前記半導体装置から搬出する。
[Semiconductor manufacturing method]
Further, the semiconductor manufacturing method according to the present invention is a semiconductor manufacturing method using a semiconductor manufacturing apparatus that performs a predetermined process on a substrate to be processed based on a set value indicating a processing condition, wherein One or more are calculated, and the calculated set value is stored in association with a processing result obtained when the predetermined processing is performed on the substrate to be processed based on the calculated set value. When the substrate to be processed is loaded into the semiconductor manufacturing apparatus and the set value for obtaining a desired processing result is stored in the semiconductor manufacturing apparatus, the stored set value is used. The predetermined processing is performed, otherwise, the predetermined processing is performed using the calculated set value, and the substrate to which the predetermined processing has been performed is unloaded from the semiconductor device. .
［本発明の背景］
本発明の理解を容易にするために、まず、本発明がなされるに至った背景を説明する。
例えば、縦型ＣＶＤ装置は、反応室内の圧力、膜の材料となるガスの流量の設定値、および、複数のヒータそれぞれの温度設定値の調節により、半導体ウェハに所望の厚さの膜を形成し、複数の半導体ウェハそれぞれに形成される膜の厚さを均一にするように構成されている。
従って、この種の装置においては、膜厚などを変更するたびに、圧力・流量およびヒータの温度の設定値の変更が必要となるが、これらの設定値は、従来、それまでのＣＶＤ処理により得られたデータに基づいて求められたり、技術者の経験に基づいて求められたり、実際に種々の条件下で半導体ウェハに膜を形成する実験により求められたりしてきた。
[Background of the present invention]
In order to facilitate understanding of the present invention, first, the background that led to the present invention will be described.
For example, a vertical CVD apparatus forms a film of a desired thickness on a semiconductor wafer by adjusting a pressure in a reaction chamber, a set value of a flow rate of a gas used as a material of the film, and a temperature set value of each of a plurality of heaters. The thickness of the film formed on each of the plurality of semiconductor wafers is made uniform.
Therefore, in this type of apparatus, every time the film thickness is changed, it is necessary to change the set values of the pressure, the flow rate, and the temperature of the heater, and these set values are conventionally set by the conventional CVD process. It has been determined based on the obtained data, determined based on the experience of a technician, or actually determined by experiments for forming a film on a semiconductor wafer under various conditions.
しかしながら、上述の設定値を、それまでのデータあるいは技術者の経験に基づいて求めると、設定値を適切な値にすることが難しい。
また、上述の設定値は、通常、装置に固有であるので、装置の入れ替えを行ったような場合には、それまでのデータは、設定値を求めるために役に立たなくなってしまう。
However, if the above set values are obtained based on data up to that time or the experience of a technician, it is difficult to set the set values to appropriate values.
In addition, since the above-mentioned set values are usually unique to the device, if the device is replaced, the data up to that point becomes useless for obtaining the set value.
また、実験により設定値を求めようとすると、実験のために大量の半導体ウェハが必要になり、実験に使われた半導体ウェハの大部分は、半導体装置の製造に使用できないので、無駄になってしまう。 Also, when trying to obtain the set value by an experiment, a large amount of semiconductor wafers are required for the experiment, and most of the semiconductor wafers used in the experiment cannot be used for manufacturing the semiconductor device, so that it is wasted. I will.
一方、上述の干渉行列は、温度制御量と、温度検出値・目標値の偏差などとの間の関係を示すためだけでなく、複数のヒータの温度と、半導体ウェハそれぞれに形成された膜の厚さとの関係を表すためにも応用することができる。
本発明は、これらの点に着目してなされたものであって、干渉行列を用いることにより、経験などに頼らず、温度および圧力・流量の設定値を、正確に、しかも短時間に求めることができるように構成されている。
On the other hand, the above-described interference matrix is not only for indicating the relationship between the temperature control amount and the deviation between the detected temperature value and the target value, but also for the temperatures of the plurality of heaters and the film formed on each semiconductor wafer. It can also be applied to express the relationship with thickness.
The present invention has been made by focusing on these points, and by using an interference matrix, it is possible to obtain the set values of temperature, pressure, and flow rate accurately and in a short time without relying on experience. It is configured to be able to.
本発明にかかる半導体製造システムおよびその装置によれば、形成される膜の厚さと温度との関係を求め、この関係に基づいて、反応室（アウタチューブ）内の圧力・ガス流量および温度などの設定値を求めることができる。 ADVANTAGE OF THE INVENTION According to the semiconductor manufacturing system and its apparatus concerning this invention, the relationship between the thickness of the film | membrane formed and temperature is calculated | required, and pressure, gas flow rate, temperature etc. in a reaction chamber (outer tube) are calculated based on this relationship. Set values can be obtained.
［第１実施形態］
以下、この発明の実施形態を、詳細に説明する。
図１は、本発明にかかる半導体製造システム１の構成を示す図である。
図１に示すように、半導体製造システム１は、設定値算出装置３、半導体製造装置４、膜形成制御装置２２、膜厚測定装置２６および係数・設定値ＤＢ２８から構成される。
半導体製造システム１は、これらの構成要素により、半導体製造装置４に対する温度および炉内の圧力、および、炉内に導入されるガスの流量の設定値を算出し、算出した値を半導体製造装置４に設定して、ボート４０４に載せられた半導体ウェハ１８０（図４；枚数は任意）に対して、化学気相形成（ＣＶＤ）による膜形成処理を行う。
なお、半導体製造システム１のこれらの構成部分は、全てが同一の筐体内に一体に構成されているか、別々の筐体内に構成されているかなどは問われない。
[First Embodiment]
Hereinafter, embodiments of the present invention will be described in detail.
FIG. 1 is a diagram showing a configuration of a
As shown in FIG. 1, the
The
Note that it does not matter whether these components of the
［ハードウェア構成］
図２は、図１に示した設定値算出装置３、膜形成制御装置２２および係数・設定値ＤＢ２８のハードウェア構成を示す図である。
図２に示すように、設定値算出装置３は、ＣＰＵ１０２およびメモリ１０４などを含むコンピュータ本体１０、通信ＩＦ１２、記憶装置１４および表示・入力装置１６から構成される。
つまり、設定値算出装置３は、一般的なコンピュータとしての構成部分を含んでいる。
なお、設定値算出装置３と膜形成制御装置２２および係数・設定値ＤＢ２８とは、規模・性能および付加装置などが異なる他は、基本的に同じハードウェア構成を採る。
また、半導体製造装置４および膜厚測定装置２６の制御装置（図示せず）も、設定値算出装置３と同様な構成を採る。
[Hardware configuration]
FIG. 2 is a diagram illustrating a hardware configuration of the set
As shown in FIG. 2, the setting
That is, the setting
The set
Further, a control device (not shown) of the
図３は、図１に示した半導体製造装置４の構成を例示する図である。
図４は、図３に示したボート４０４およびウェハ１８０を収容した状態の反応室４０（図３）の断面を例示する図である。
図３に示すように、半導体製造装置４は、カセット授受ユニット４８０、カセット授受ユニット４８０の背面側に設けられたカセットストッカ４８２、カセットストッカ４８２の上方に設けられたバッファカセットストッカ４８４、カセットストッカ４８２の背面側に設けられたウエハ移動機４８６、ウエハ移動機４８６の背面側に設けられ、ウェハ１８０がセットされたボート４０４を搬送するボートエレベータ４８８、および、ウエハ移動機４８６の上方に設けられた反応室４０から構成される。
FIG. 3 is a diagram illustrating the configuration of the
FIG. 4 is a diagram exemplifying a cross section of the reaction chamber 40 (FIG. 3) in a state in which the
As shown in FIG. 3, the
図４に示すように、図３に示した反応室４０（図３）は、中空のヒータ４２、石英製のアウタチューブ４４８、石英製のインナチューブ４５０、ガス導入ノズル４４０、円筒フランジ４４２、炉口蓋４４４、排気管４４６、および、図５を参照して後述するガス流量調整器４１０など、その他の構成部分から構成される。
ヒータ４２は、それぞれに対する温度の設定および調節が可能な５つの温度調節部分（Ｕ，ＣＵ，ＣＣ，ＣＬ，Ｌ）４０２−１〜４０２−５を含む。
ヒータ４２の温度調整部分４０２−１〜４０２−５は、例えば、１つの連続したヒータ４２の巻線から、複数のタップを引き出すことにより、あるいは、それぞれ独立した巻線を有する５個のヒータを設けることにより実現される。
アウタチューブ４４８とインナチューブ４５０とは、ヒータ４２と同心に設けられ、これらの間には、閉塞された筒状空間４５２が形成される。
As shown in FIG. 4, the reaction chamber 40 (FIG. 3) shown in FIG. 3 includes a hollow heater 42, an
The heater 42 includes five temperature control sections (U, CU, CC, CL, L) 402-1 to 402-5 capable of setting and controlling the temperature for each.
The temperature adjusting portions 402-1 to 402-5 of the heater 42 may be, for example, by extracting a plurality of taps from one continuous heater 42 winding, or by using five heaters each having an independent winding. It is realized by providing.
The
［半導体製造装置４による膜形成］
半導体製造装置４は、例えば、いわゆる縦型ＣＶＤ装置であって、これらの構成部分により、反応室４０内に所定の間隔で並べられた半導体ウェハ１８０に対して、ＣＶＤにより、Ｓｉ3Ｎ4膜、ＳｉＯ2膜およびポリシリコン（Ｐｏｌｙ−Ｓｉ）膜などの形成を行う。
半導体製造装置４による膜形成をさらに説明する。
ガス導入ノズル４４０（図４）は、アウタチューブ４４８の内部に連通し、反応ガスを導入する。
[Film Formation by Semiconductor Manufacturing Apparatus 4]
The
The film formation by the
The gas introduction nozzle 440 (FIG. 4) communicates with the inside of the
円筒フランジ４４２は、インナチューブ４５０に連通する排気管４４６などを保持する。
インナチューブ４５０には、石英製のボート４０４が装入され、ボート４０４は、炉口蓋４４４に立設される。
炉口蓋４４４は、ボートエレベータ４４８（図３）に設けられ、円筒フランジ４４２の下端を閉塞する。
The
A
The
被処理物のウェハ１８０は、ウエハカセット４９０（図３）に装填された状態で搬送され、カセット授受ユニット４８０（図３）に授載される。
カセット授受ユニット４８０（図３）は、このウェハ１８０を、カセットストッカ４８２またはバッファカセットストッカ４８４に移載する。
ウエハ移動機４８６は、カセットストッカ４８２からウェハ１８０を取り出し、ボート４０４に水平な状態で多段に装填する。
The wafer 180 to be processed is conveyed while being loaded in the wafer cassette 490 (FIG. 3), and is transferred to the cassette transfer unit 480 (FIG. 3).
The cassette transfer unit 480 (FIG. 3) transfers the wafer 180 to the cassette stocker 482 or the buffer cassette stocker 484.
The
ボートエレベータ４８８（図３）は、ウェハ１８０が装填されたボート４０４を反応室４０内に導く。
ヒータ４２の５つの温度調節部分（Ｕ，ＣＵ，ＣＣ，ＣＬ，Ｌ）４０２−１〜４０２−５それぞれは、設定に従ってアウタチューブ４４８の内部を加熱し、ガス導入ノズル４４０から反応ガスを導入する。
導入されたガスは、インナチューブ４５０内部を上昇し、その上部で折り返されて降下し、排気管４４６から排出される。
The boat elevator 488 (FIG. 3) guides the
Each of the five temperature control portions (U, CU, CC, CL, L) 402-1 to 402-5 of the heater 42 heats the inside of the
The introduced gas rises inside the
このように、反応室４０において、高温下でウェハ１８０が反応ガスに接触し、膜形成などの処理がなされる。
膜形成が終わると、ボート４０４が反応室４０から引き出され、ウエハ移動機４８６により、ボート４０４にセットされたウェハ１８０が、ウエハカセット４９０に移載され、膜形成済ウェハ１８２（図１）として、外部搬送装置により搬出される。
As described above, in the
When the film formation is completed, the
［膜形成制御装置２２］
図５は、図１に示した膜形成制御装置２２の構成と、膜形成制御装置２２と半導体製造装置４（図１，図３，図４）との関係を模式的に示す図である。
なお、図５は上述の事項を模式的に示すので、図５における反応室４０の各構成部分の形状は、図３，図４とは必ずしも一致しない。
図５に示すように、図３，図４に示した反応室４０は、温度センサ４０６−１〜４０６−５、ガス流量調整器４１０、流量センサ４１２、圧力調整装置４２０および圧力センサ４２２をさらに含んでいる。
反応室４０の温度センサ４０６−１〜４０６−５それぞれは、ヒータ４２の温度調整部分４０２−１〜４０２−５（図４，図５）それぞれに配設され、温度を検出する。
[Film formation control device 22]
FIG. 5 is a diagram schematically showing the configuration of the film formation control device 22 shown in FIG. 1 and the relationship between the film formation control device 22 and the semiconductor manufacturing apparatus 4 (FIGS. 1, 3, and 4).
Since FIG. 5 schematically shows the above-described matter, the shape of each component of the
As shown in FIG. 5, the
Each of the temperature sensors 406-1 to 406-5 of the
ガス流量調整器４１０（図５）は、ガス導入ノズル４４０（図４）を介してアウタチューブ４８８内に導かれるガスの流量を調節する。
流量センサ４１２は、ガス導入ノズル４４０を介してアウタチューブ４４８内に供給されるガスの流量を検出する。
The gas flow controller 410 (FIG. 5) adjusts the flow rate of the gas introduced into the
The
圧力調整装置４２０は、アウタチューブ４４８内の圧力を調整する。
圧力センサ４２２は、アウタチューブ４４８内の圧力を検出する。
The
また、図５に示すように、膜形成制御装置２２は、温度制御装置２２０、５個のヒータ駆動装置２２２−１〜２２２−５、流量制御装置２２４および圧力制御装置２２６から構成される。
膜形成制御装置２２は、これらの構成部分により、設定値算出装置３から設定された温度および圧力・流量の設定値に基づいて半導体製造装置４の各構成部分を制御する。
As shown in FIG. 5, the film formation control device 22 includes a
The film formation control device 22 controls the respective components of the
温度制御装置２２０は、温度センサ４０６−１〜温度センサ４０６−５それぞれにより検出される温度調整部分４０２−１〜４０２−５それぞれの温度が、設定値算出装置３により温度調整部分４０２−１〜４０２−５それぞれに対して設定された温度になるように、ヒータ駆動装置２２２−１〜２２２−５それぞれが温度調整部分４０２−１〜４０２−５それぞれに供給する電力を制御する。
The
流量制御装置２２４は、流量センサ４１２が検出するガスの流量の値が、設定値算出装置３により設定されるガス流量の値に等しくなるように、ガス流量調整器４１０を制御して、反応室４０のアウタチューブ４４８内に導入されるガスの流量を制御する。
圧力制御装置２２６は、圧力センサ４２２が検出するアウタチューブ４４８内部の圧力が、設定値算出装置３により設定される圧力の値に等しくなるように、圧力調整装置４２０を制御して、反応室４０のアウタチューブ４４８内の圧力を制御する。
The
The
［膜厚測定装置２６・係数・設定値ＤＢ２８］
膜厚測定装置２６は、半導体製造装置４による膜形成処理が済んだ複数の膜形成済ウェハ１８２（図１）の内、例えば、図３に示したように、反応室４０内において等間隔な位置にあった４枚（Ｗ１〜Ｗ４）の測定対象ウェハに形成された膜の厚さを測定し、測定結果を設定値算出装置３に対して出力する。
係数・設定値ＤＢ２８（図１）は、後述するように、設定値算出装置３が算出した係数（干渉行列を含む）および膜形成制御装置２２に対する温度および圧力・流量の設定値を記憶し、管理する。
[
The film
The coefficient / set value DB 28 (FIG. 1) stores the coefficient (including the interference matrix) calculated by the set
［ソフトウェア構成］
図６は、図１などに示した設定値算出装置３において実行される設定値算出プログラム５の構成を示す図である。
図６に示すように、設定値算出プログラム５は、干渉行列・係数算出部５００、膜厚算出部５０２、設定値算出部５０４、ユーザインターフェース部５１０、干渉行列・係数ＤＢ５２０および設定値ＤＢ５２２から構成される。
[Software Configuration]
FIG. 6 is a diagram showing a configuration of the set
As shown in FIG. 6, the set
設定値算出プログラム５は、記録媒体１４０（図２）などを介して設定値算出装置３に供給され、メモリ１０４にロードされて実行される。
設定値算出プログラム５は、これらの構成部分により、干渉行列Ｍ（図９を参照して後述）などを利用して、半導体製造システム１のユーザが所望する条件の膜を半導体ウェハ１８０に形成するために、温度調整部分４０２−１〜４０２−５それぞれに対する設定温度を算出する。
また、さらに、設定値算出プログラム５は、第２の実施形態の説明において後述するように、ユーザが所望する条件の膜を半導体ウェハ１８０に形成するために、膜形成制御装置２２に設定すべき、反応室４０（図３〜図５）のアウタチューブ４４８内部の圧力、および、アウタチューブ４４８に導入されるガスの流量を算出する。
The set
The setting
Further, the setting
ユーザインターフェース部５１０は、設定値算出装置３の表示・入力装置１６（図２）から入力される半導体製造システム１のユーザによる所望の膜厚の設定値などを、設定値算出部５０４などに対して出力する。
The
［干渉行列・係数算出部５００］
第１の実施形態において、干渉行列・係数算出部５００は、温度調整部分４０２−１〜４０２−５それぞれの温度変化（ΔＴ）と、測定対象のウェハ１８０（Ｗ１〜Ｗ４）それぞれに形成される膜厚の変化（ΔＦＴ）との関係を、実測値に基づいて行列形式で示す熱干渉行列Ｍを算出する。
[Interference matrix / coefficient calculation unit 500]
In the first embodiment, the interference matrix /
熱干渉行列Ｍの具体的な求め方を、図７〜図９に示す具体例を参照してさらに説明する。
図７〜図９はそれぞれ、図６に示した干渉行列・係数算出部５００の処理を示す第１〜第３の図表である。
なお、図７〜図９に示した数値は、干渉行列・係数算出部５００の処理を説明するための単なる例示であって、具体的な計算結果に基づいたものではない。
A specific method of obtaining the thermal interference matrix M will be further described with reference to specific examples shown in FIGS.
FIGS. 7 to 9 are first to third tables, respectively, showing the processing of the interference matrix /
The numerical values shown in FIGS. 7 to 9 are merely examples for explaining the processing of the interference matrix /
干渉行列・係数算出部５００は、圧力・流量を一定に保った状態で、温度調整部分４０２−１〜４０２−５の全ての温度を７６０°Ｃと設定し、一定時間、半導体ウェハ１８０（図３）に対して膜形成処理を行って、膜形成済ウェハ１８２（図１）を作成する。
らに、干渉行列・係数算出部５００は、膜形成済ウェハ１８２の内の測定対象のウェハ１８０（Ｗ１〜Ｗ４）それぞれに形成された膜の厚さＦＴ１〜ＦＴ４を、膜厚測定装置２６により測定する。
の結果として、干渉行列・係数算出部５００は、例えば、図７中に「ＦＬＡＴ」として示すように、測定対象のウェハ１８０（Ｗ１〜Ｗ４）それぞれの膜厚ＦＴ１〜ＦＴ４を、１００，１１０，１２０，１３０（例えば、単位はｎｍ）と得たとする。
The interference matrix /
Further, the interference matrix /
As a result, the interference matrix /
また、同様に、干渉行列・係数算出部５００は、温度以外の条件を一定に保った状態で、温度調整部分４０２−１の温度のみを１０°Ｃ上げて７７０°Ｃとし、他の温度調整部分４０２−２〜４０２−５の全ての温度を７６０°Ｃと設定して膜形成処理を行って、膜形成済ウェハ１８２の内の測定対象のウェハ１８０（Ｗ１〜Ｗ４）それぞれに形成された膜の厚さＦＴ１〜ＦＴ４を、膜厚測定装置２６により測定する。
この結果として、干渉行列・係数算出部５００は、例えば、図７中に「Ｕ」として示すように１００，１００，１２０，１４０の値を得たとする。
Similarly, the interference matrix /
As a result, it is assumed that the interference matrix /
また、同様に、干渉行列・係数算出部５００は、温度以外の条件を一定に保った状態で、温度調整部分４０２−２の温度のみを１０°Ｃ上げて７７０°Ｃとし、他の温度調整部分４０２−１，４０２−３〜４０２−５の全ての温度を７６０°Ｃと設定して膜形成処理を行って、膜形成済ウェハ１８２の内の測定対象のウェハ１８０（Ｗ１〜Ｗ４）それぞれに形成された膜の厚さＦＴ１〜ＦＴ４を、膜厚測定装置２６により測定する。
この結として、干渉行列・係数算出部５００は、例えば、図７中に「ＣＵ」として示すように１００，１１０，１３０，１４０の値を得たとする。
Similarly, the interference matrix /
As a result, it is assumed that the interference matrix /
また、同様に、干渉行列・係数算出部５００は、温度以外の条件を一定に保った状態で、温度調整部分４０２−３の温度のみを１０°Ｃ上げて７７０°Ｃとし、他の温度調整部分４０２−１，４０２−２，４０２−４，４０２−５の全ての温度を７６０°Ｃと設定して膜形成処理を行って、膜形成済ウェハ１８２の内の測定対象のウェハ１８０（Ｗ１〜Ｗ４）それぞれに形成された膜の厚さＦＴ１〜ＦＴ４を、膜厚測定装置２６により測定する。
この計算結果として、干渉行列・係数算出部５００は、例えば、図７中に「ＣＣ」として示すように１００，１２０，１２０，１３０の値を得たとする。
Similarly, the interference matrix /
As a result of this calculation, it is assumed that the interference matrix /
また、同様に、干渉行列・係数算出部５００は、温度以外の条件を一定に保った状態で、温度調整部分４０２−４の温度のみを１０°Ｃ上げて７７０°Ｃとし、他の温度調整部分４０２−１〜４０２−３，４０２−５の全ての温度を７６０°Ｃと設定して膜形成処理を行って、膜形成済ウェハ１８２の内の測定対象のウェハ１８０（Ｗ１〜Ｗ４）それぞれに形成された膜の厚さＦＴ１〜ＦＴ４を、膜厚測定装置２６により測定する。
この結果とし、干渉行列・係数算出部５００は、例えば、図７中「ＣＬ」として示すように１１０，１１０，１２０，１３０の値を得たとする。
Similarly, the interference matrix /
As a result, it is assumed that the interference matrix /
また、同様に干渉行列・係数算出部５００は、温度以外の条件を一定に保った状態で、温度調整部分４０２−５の温度のみを１０°Ｃ上げて７７０°Ｃとし、他の温度調整部分４０２−１〜４０２−４の全ての温度を７６０°Ｃと設定して膜形成処理を行って、膜形成済ウェハ１８２の内の測定対象のウェハ１８０（Ｗ１〜Ｗ４）それぞれに形成された膜の厚さＦＴ１〜ＦＴ４を、膜厚測定装置２６により測定する。
この結果として、干渉行列・係数算出部５００は、例えば、図７中「Ｌ」として示すように１００，１２０，１００，１２０の値を得たとする。
Similarly, the interference matrix /
As a result, it is assumed that the interference matrix /
これら、温度調整部分４０２−１〜４０２−５のいずれかの温度を変化させて得られた膜厚（Ｕ，ＣＵ，ＣＣ，ＣＬ，Ｌ）から、温度調整部分４０２−１〜４０２−５の温度を一定にして得られた膜厚（ＦＬＡＴ）を減算すると、図８に示すような結果が得られる。
これらの減算結果は、温度調整部分４０２−１〜４０２−５それぞれの温度を１０°Ｃ上げて得られた膜厚の変化であるから、図９に示すように、これらの減算結果を１０で除算して得られる商は、温度調整部分４０２−１〜４０２−５それぞれの温度が１°Ｃ上がった時に、測定対象ウェハＷ１〜Ｗ４それぞれに形成される膜の厚さが、どれだけ変化するかを示している。
このような関係を、図９に示したように行列形式で取り扱ったものが熱干渉行列Ｍである。
From the film thickness (U, CU, CC, CL, L) obtained by changing the temperature of any of these temperature adjusting portions 402-1 to 402-5, the temperature adjusting portions 402-1 to 402-5 are When the film thickness (FLAT) obtained at a constant temperature is subtracted, a result as shown in FIG. 8 is obtained.
Since these subtraction results are changes in the film thickness obtained by raising the temperature of each of the temperature adjustment portions 402-1 to 402-5 by 10 ° C., as shown in FIG. The quotient obtained by the division is how much the thickness of the film formed on each of the measurement target wafers W1 to W4 changes when the temperature of each of the temperature adjustment portions 402-1 to 402-5 rises by 1 ° C. Is shown.
The thermal interference matrix M deals with such a relationship in a matrix format as shown in FIG.
以上のように干渉行列・係数算出部５００により算出された熱干渉行列Ｍは、干渉行列・係数ＤＢ５２０または係数・設定値ＤＢ２８（図１）に記憶され、管理される。
なお、この熱干渉行列Ｍを用いた温度制御方法は、本願出願人による特願２００１−２７２２１８号にも詳述されている。
The thermal interference matrix M calculated by the interference matrix /
The temperature control method using the thermal interference matrix M is also described in detail in Japanese Patent Application No. 2001-272218 filed by the present applicant.
［膜厚算出部５０２］
温度調整部分４０２−１〜４０２−５それぞれの温度Ｔ１〜Ｔ５と、反応室４０のアウタチューブ４４８（図４）に導入される反応ガスの流量Ｓ、および、アウタチューブ４４８内の圧力Ｐと、測定対象のウェハ１８０（Ｗ１〜Ｗ４）それぞれに、一定の時間当たりに形成される膜厚ＦＴとの関係は、実験あるいはシミュレーションにより求めることができる。
このようにして求められた膜厚ＦＴと、温度Ｔ、圧力Ｐおよびガス流量Ｓとの関係は、例えば、反応モデル解析式である式１のように表される。
膜厚算出部５０２は、下式１を用いて、設定値算出部５０４から与えられた条件において、測定対象ウェハＷ１〜Ｗ４それぞれに形成される膜の厚さ（ＦＴ）を算出し、設定値算出部５０４に対して出力する。
[Thickness Calculation Unit 502]
Temperatures T1 to T5 of the temperature adjusting portions 402-1 to 402-5, a flow rate S of the reaction gas introduced into the outer tube 448 (FIG. 4) of the
The relationship between the film thickness FT obtained in this way and the temperature T, the pressure P, and the gas flow rate S is expressed, for example, as
The film
［設定値算出部５０４の温度設定値算出（Ｓ２１０；図１５）］
設定値算出部５０４は、測定対象ウェハＷ１〜Ｗ４に形成される膜の厚さを、ユーザインターフェース部５１０などを介してユーザにより入力される所望の厚さとするために、温度調整部分４０２−１〜４０２−５の温度を何度にすればよいか、つまり、温度調整部分４０２−１〜４０２−５に対する温度の設定値を算出する。
図７を参照して説明したように、測定対象ウェハＷ１〜Ｗ４それぞれの膜厚を制御するためには、温度調整部分４０２−１〜４０２−５の温度を変化させればよく、温度調整部分４０２−１〜４０２−５の温度の変化と、測定対象ウェハＷ１〜Ｗ４それぞれの膜厚の変化との関係は、熱干渉行列Ｍで示される通りである。
なお、後で、図１５を参照してさらに説明するので、この部分の設定値算出部５０４の各処理に（Ｓ２１０；図１５）」と記載することにより、図１５に示した各処理との対応を明らかにしてある。
[Calculation of Temperature Set Value by Set Value Calculation Unit 504 (S210; FIG. 15)]
The set
As described with reference to FIG. 7, in order to control the film thickness of each of the measurement target wafers W1 to W4, the temperature of the temperature adjustment portions 402-1 to 402-5 may be changed, and the temperature adjustment portions The relationship between the change in the temperature of 402-1 to 402-5 and the change in the film thickness of each of the measurement
In addition, since it will be further described later with reference to FIG. 15, by describing (S210; FIG. 15) to each processing of the set
上式１により得られる測定対象ウェハＷ１〜Ｗ４の膜厚と、所望の膜厚との差を、膜厚差ΔＦＴ１〜ΔＦＴ４と表すと、下式２を解くことにより、この膜厚差ΔＦＴ１〜ΔＦＴ４を与える温度調整部分４０２−１〜４０２−５の温度変化ΔＴ１〜ΔＴ５を算出することができる。
ここで、図７〜図９に示した例に倣うと、ΔＴ１＝Ｔ１−７６０°Ｃ，ΔＴ２＝Ｔ２−７６０°Ｃ，・・・，ΔＴ５＝Ｔ５−７６０°Ｃであり、Ｔ１〜Ｔ５は、温度調整部分４０２−１〜４０２−５の温度設定値である。
When the difference between the film thickness of the measurement target wafers W1 to W4 obtained by the
Here, following the examples shown in FIGS. 7 to 9, ΔT1 = T1-760 ° C., ΔT2 = T2-760 ° C.,..., ΔT5 = T5-760 ° C., and T1 to T5 , Temperature setting values of the temperature adjustment sections 402-1 to 402-5.
図１０は、図６に示した設定値算出部５０４および膜厚算出部５０２による温度調整部分４０２−１〜４０２−５（図４，図５）に対する温度設定値の算出方法を、温度調整部分４０２−１および測定対象ウェハＷ１がそれぞれ１つだけである場合について、模式的に示す図である。
図１１は、図６に示した膜厚算出部５０２が、初期に算出する測定対象ウェハＷ１〜Ｗ４の膜厚Ｗｃ１〜Ｗｃ４を例示する図である。
図１２は、図６に示した膜厚算出部５０２が、最終的に算出する測定対象ウェハＷ１〜Ｗ４の膜厚Ｗｃ１〜Ｗｃ４を例示する図である。
FIG. 10 illustrates a method of calculating the temperature set values for the temperature adjustment portions 402-1 to 402-5 (FIGS. 4 and 5) by the set
FIG. 11 is a diagram illustrating the film thicknesses Wc1 to Wc4 of the measurement target wafers W1 to W4 initially calculated by the film
FIG. 12 is a diagram illustrating the film thicknesses Wc1 to Wc4 of the measurement target wafers W1 to W4 finally calculated by the film
なお、実際には、図１０に例示するように、設定値算出部５０４は、処理の初期には図１１に例示するような値を採る測定対象ウェハＷ１〜Ｗ４の膜厚の計算値Ｗｃ１〜Ｗｃ４が、徐々に、所望の値に近づいてゆくように、温度調整部分４０２−１〜４０２−５の温度設定値を少しずつ、繰り返し変更し（図１０に示すａ→ｂ，ｃ→ｄ，ｅ→ｆ，・・・・→ｎ）、温度設定値を変更するたびに、膜厚算出部５０２に膜厚の計算を行わせる（図１０に示すｂ→ｃ，ｄ→ｅ，ｆ→・・・・→ｎ）。
Actually, as illustrated in FIG. 10, the setting
以上述べたように、設定値算出部５０４は、測定対象ウェハＷ１〜Ｗ４の膜厚の計算値Ｗｃ１〜Ｗｃ４が、図１２に例示するような所望の値（目標範囲内）となるまで、膜厚算出部５０２による膜厚の計算と温度設定値の変更とを繰り返し、最終的に、適切な温度設定値を算出する（図１０における実線上ｎを付して示す設定値）。
このように、膜厚算出部５０２および設定値算出部５０４による処理を繰り返すことにより、多数、存在するヒータ４２の温度調整部分４０２−１〜４０２−５（図４，図５）に対する温度設定の組み合わせの中から、最適な組み合わせを、少ない時間で見つけることができる。
As described above, the setting
As described above, by repeating the processing by the film
［設定値算出部５０４の補正処理（Ｓ２３０，Ｓ２５０，Ｓ２５８，Ｓ２６０；図１５）］
図１３は、測定対象ウェハＷ１〜Ｗ４に形成される膜の厚さの計算値と、実際に形成された膜の厚さとが異なってしまう場合を例示する図である。
以上のように算出された温度調整部分４０２−１〜４０２−５に対する温度の設定値を用いて膜形成を行っても、図１３に例示するように、測定対象ウェハＷ１〜Ｗ４それぞれの膜厚の計算値Ｗｃ１〜Ｗｃ４と、実際の膜厚Ｗｒ１〜Ｗｒ４とが異なってしまう場合がある。
[Correction Processing of Set Value Calculation Unit 504 (S230, S250, S258, S260; FIG. 15)]
FIG. 13 is a diagram illustrating a case where the calculated value of the thickness of the film formed on the measurement target wafers W1 to W4 is different from the thickness of the actually formed film.
Even if film formation is performed using the temperature set values for the temperature adjustment portions 402-1 to 402-5 calculated as described above, as illustrated in FIG. 13, the film thickness of each of the measurement target wafers W1 to W4 May be different from the actual film thicknesses Wr1 to Wr4.
このような場合、設定値算出部５０４は、図１３にさらに示すように、測定対象ウェハＷ１〜Ｗ４それぞれの膜厚の計算値Ｗｃ１〜Ｗｃ４で、実際の膜厚さＷｒ１〜Ｗｒ４を除算して得られる誤差比率α１〜α４を求める（Ｓ２３０；図１５）。
設定値算出部５０４は、誤差比率α１〜α４を、膜厚算出部５０２が算出する測定対象ウェハＷ１〜Ｗ４それぞれの膜厚の計算値Ｗｃ１〜Ｗｃ４に乗算する。
このようにして、設定値算出部５０４は、温度調整部分４０２−１〜４０２−５に対する温度設定値を補正し（Ｓ２５０；図１５）、最終的な温度設定値を得る。
設定値算出部５０４は、以上説明したように算出し、さらに、実測値に基づいて補正した温度調整部分４０２−１〜４０２−５に対する温度設定値を、膜形成制御装置２２に対して出力するとともに、設定値ＤＢ５２２に記憶させ、管理する（Ｓ２５８，Ｓ２６０；図１５）。
In such a case, the set
The set
In this way, the set
The set
［半導体製造システム１の全体動作］
以下、半導体製造システム１の全体的な動作を説明する。
図１４は、図７〜図９に示した熱干渉行列Ｍを求める処理（Ｓ１０）を示すフローチャートである。
図１４に示すように、ステップ１００（Ｓ１００）において、半導体製造システム１（図１）のユーザが、設定値算出装置３の表示・入力装置１６（図２）に対して、式１に示した圧力・流量など、温度調整部分４０２−１〜４０２−５の温度の初期条件を設定する。
設定値算出プログラム５（図６）のユーザインターフェース部５１０は、入力された初期条件を干渉行列・係数算出部５００に対して出力する。
[Overall Operation of Semiconductor Manufacturing System 1]
Hereinafter, the overall operation of the
FIG. 14 is a flowchart showing a process (S10) for obtaining the thermal interference matrix M shown in FIGS.
As shown in FIG. 14, in step 100 (S100), the user of the semiconductor manufacturing system 1 (FIG. 1) uses the display / input device 16 (FIG. Initial conditions such as pressure and flow rate of the temperature of the temperature adjusting sections 402-1 to 402-5 are set.
The
ステップ１０２（Ｓ１０２）において、干渉行列・係数算出部５００は、熱干渉行列Ｍの作成のために、温度調整部分４０２−１〜４０２−５に対して設定すべき全ての温度条件（図７を参照して上述）について、膜厚の測定が終了したか否かを判断する。
全ての条件についての膜厚の測定が終了した場合には、設定値算出プログラム５はＳ１１２の処理に進み、これ以外の場合にはＳ１０４の処理に進む。
In step 102 (S102), the interference matrix /
When the measurement of the film thickness for all the conditions is completed, the setting
ステップ１０４（Ｓ１０４）において、干渉行列・係数算出部５００は、Ｓ１００の処理において設定された温度以外の条件、および、それまでに膜厚の測定がなされていない温度条件（次の温度条件；図７を参照して上述したＦＬＡＴ，Ｕなどのいずれか）を、膜形成制御装置２２に対して出力する。
膜形成制御装置２２（図１，図５）は、設定された条件で半導体ウェハ１８０に対して膜形成を行うように、半導体製造装置４を制御する。
In step 104 (S104), the interference matrix /
The film formation control device 22 (FIGS. 1 and 5) controls the
ステップ１０６（Ｓ１０６）において、干渉行列・係数算出部５００は、膜形成制御装置２２から温度調整部分４０２−１〜４０２−５の温度を示す情報を受けて、これらの温度が平衡状態になり、膜形成が可能な状態になったか否かを判断する。
温度が平衡状態になった場合には、設定値算出プログラム５はＳ１０８の処理に進み、これ以外の場合にはＳ１０４，Ｓ１０６の処理に留まる。
In step 106 (S106), the interference matrix /
When the temperature has reached the equilibrium state, the set
ステップ１０８（Ｓ１０８）において、干渉行列・係数算出部５００は、測定対象のウェハ１８０に対して膜形成を行うように、半導体製造装置４を制御する。
In step 108 (S108), the interference matrix /
Ｓ１０８の処理における膜形成が終了すると、ステップ１１０（Ｓ１１０）において、干渉行列・係数算出部５００は、膜厚測定装置２６を制御して、測定対象のウェハ１８０（Ｗ１〜Ｗ４）それぞれに形成された膜の厚さを計測させ、計測結果を受ける。
When the film formation in the process of S108 is completed, in step 110 (S110), the interference matrix /
ステップ１１２（Ｓ１１２）において、干渉行列・係数算出部５００は、図８，図９に示したように熱干渉行列Ｍを作成し、処理を終了する。
In step 112 (S112), the interference matrix /
次に、設定値算出処理を説明する。
図１５は、図１０〜図１３を参照して説明した設定値算出処理（Ｓ２０）を示すフローチャートである。
図１５に示すように、ステップ２００（Ｓ２００）において、設定値算出部５０４は、膜厚算出部５０２に対して、膜形成処理の初期条件として、温度・圧力・流量などを設定する。
Next, the setting value calculation processing will be described.
FIG. 15 is a flowchart showing the setting value calculation process (S20) described with reference to FIGS.
As shown in FIG. 15, in step 200 (S200), the set
ステップ２１２，２１４（Ｓ２１２，Ｓ２１４）において、膜厚算出部５０２は、与えられた条件において、式１を用いて測定対象ウェハＷ１〜Ｗ４それぞれに形成される膜厚を算出する。
In
ステップ２１６（Ｓ２１６）において、設定値算出部５０４は、膜厚算出部５０２が算出した対象ウェハＷ１〜Ｗ４それぞれの膜厚が、目標範囲（図１１〜図１３）であるか否かを判断する。
膜厚が目標範囲である場合には、設定値算出プログラム５はＳ２３０の処理に進み、これ以外の場合にはＳ２１８の処理に進む。
In step 216 (S216), the set
If the film thickness is within the target range, the set
ステップ２１８（Ｓ２１８）において、設定値算出部５０４は、上記式２のＭを用いて、温度調整部分４０２−１〜４０２−５それぞれに対する温度設定値を更新し、Ｓ２１２の処理に戻る。
つまり、Ｓ２１２〜Ｓ２１８の処理ループにおいて、設定値算出プログラム５は、図１０を参照して説明したように、所望の膜厚を得るために、温度調整部分４０２−１〜４０２−５（図３，図５）に対して設定すべき温度設定値を算出する。
In step 218 (S218), the set
That is, in the processing loop of S212 to S218, as described with reference to FIG. 10, the set
ステップ２３２（Ｓ２３２）において、設定値算出部５０４は、Ｓ２１０の処理により算出された温度設定値を膜形成制御装置２２（図１，図５）に対して出力する。
膜形成制御装置２２は、設定された条件で半導体製造装置４を制御し、半導体ウェハ１８０に対する膜形成処理を行わせる。
In step 232 (S232), the set
The film formation control device 22 controls the
Ｓ２３２の処理における膜形成が終了すると、ステップ２３４（Ｓ２３４）において、設定値算出部５０４は、膜厚測定装置２６を制御して、測定対象ウェハＷ１〜Ｗ４それぞれに形成された膜の厚さを計測させる。
When the film formation in the process of S232 is completed, in step 234 (S234), the set
ステップ２３６（Ｓ２３６）において、設定値算出部５０４は、測定対象ウェハＷ１〜Ｗ４それぞれの膜厚の測定結果と、最後にＳ２１４の処理において算出された膜厚とに基づいて、誤差比率α１〜α４（図１３）を算出する。
In step 236 (S236), the set
ステップ２５２，２５４（Ｓ２５２，Ｓ２５４）において、膜厚算出部５０２は、Ｓ２１２，Ｓ２１４における場合と同様に、測定対象ウェハＷ１〜Ｗ４それぞれに形成される膜厚を算出する。
In
ステップ２５６（Ｓ２５６）において、設定値算出部５０４は、Ｓ２５２，Ｓ２５４の処理において算出された測定対象ウェハＷ１〜Ｗ４それぞれに形成される膜厚Ｗｃ１〜Ｗｃ４に、Ｓ２３６の処理において算出された誤差比率α１〜α４を乗算する。
In step 256 (S256), the setting
ステップ２５８（Ｓ２５８）において、設定値算出部５０４は、乗算により得られた膜厚が、目標値（図１１〜図１３）になっているか否かを判断する。
設定値算出部５０４は、膜厚が目標値になっている場合には、最後に膜厚の算出に用いられた温度調整部分４０２−１〜４０２−５に対する温度設定値を、最終的に膜形成制御装置２２に対して出力する。
膜形成制御装置２２は、この温度設定値に基づいて半導体製造装置４を制御して、製品半導体製造用のウェハ１８０に対する膜形成を行わせる。
In step 258 (S258), the set
When the film thickness has reached the target value, the set
The film formation control device 22 controls the
また、設定値算出部５０４は、膜厚が目標値になっていない場合には、Ｓ２６０の処理に進む。
ステップ２６０（Ｓ２６０）において、設定値算出部５０４は、上記式２のＭを用いて、温度調整部分４０２−１〜４０２−５それぞれに対する温度設定値を更新し、Ｓ２５２の処理に戻る。
If the film thickness has not reached the target value, the setting
In step 260 (S260), the set
［変形例］
なお、以上、説明の具体化・明確化のために、本発明をＣＶＤ装置に応用する場合を例示したが、本発明は、ガス流量、圧力または温度などの調節と、処理結果との間に相関を有する処理一般に応用可能である。
また、係数（干渉行列）および算出された設定値を記憶・管理するデータベースは、係数・設定値ＤＢ２８として設定値算出装置３（設定値算出プログラム５）とは別に設けられてもよく、また、設定値算出装置３（設定値算出プログラム５）内部のデータベースとして設けられてもよい。
前者の場合には、設定値算出装置３（設定値算出プログラム５）内部のデータベースは必ずしも必要でなく、後者の場合には、係数・設定値ＤＢ２８は必ずしも必要でないことは言うまでもない。
[Modification]
In the above, for the purpose of clarifying and clarifying the description, the case where the present invention is applied to a CVD apparatus has been described as an example. Processing having correlation can be generally applied.
Further, a database for storing and managing the coefficients (interference matrix) and the calculated set values may be provided as a coefficient /
In the former case, the database inside the set value calculation device 3 (set value calculation program 5) is not necessarily required, and in the latter case, the coefficient /
また、膜形成制御装置２２の温度制御装置２２０、流量制御装置２２４および圧力制御装置２２６（図５）はそれぞれ、個別のハードウェア（図２）として実現されても、あるいは、同一のハードウェア上で動作するソフトウェアとして実現されてもよい。
また、膜形成装置４から膜厚測定装置２６には、膜形成済ウェハ１８２が、基板搬送装置などによって自動的に搬送されても、人手によって搬送されてもよい。
Further, each of the
Further, the film-formed
また、以上の説明においては、膜形成済ウェハ１８２（図１）中の測定対象ウェハＷ１〜Ｗ４のみを膜厚の測定および算出の対象としたが、測定対象ウェハＷ１〜Ｗ４の数は任意であり、可能ならば、膜形成済ウェハ１８２全てを測定対象ウェハとしてもよい。
また、設定値算出プログラム５を、第２の実施例において後述するような他の設定値の調節と、温度設定値の調節とを組み合わせて、測定対象ウェハＷ１〜Ｗ４に最適な厚さの膜を形成するように変形してもよい。
In the above description, only the measurement target wafers W1 to W4 in the film-formed wafer 182 (FIG. 1) are subjected to the measurement and calculation of the film thickness, but the number of the measurement target wafers W1 to W4 is arbitrary. Yes, if possible, all the film-formed
In addition, the set
また、アウタチューブ４４８（図４）内の圧力Ｐと、アウタチューブ４４８に導入される反応ガスの流量Ｓとが既知であれば、測定対象のウェハ１８０（Ｗ１〜Ｗ４）に、一定の時間に形成される膜厚ＦＴは、既知の値（Ｐ，Ｓ）と、温度調整部分４０２−１〜４０２−５それぞれの温度Ｔ１〜Ｔ５とを、上記式１に代入することにより、つまり、反応モデル解析を行うことにより、計算可能である。
従って、干渉行列・係数算出部５００は、上記式１を用いて、温度調整部分４０２−１〜４０２−５それぞれの温度変化（ΔＴ）と、測定対象のウェハ１８０（Ｗ１〜Ｗ４）それぞれに形成される膜の厚さ（ΔＦＴ）との関係を、行列形式で示す上記熱干渉行列Ｍを求めることもできる。
Also, if the pressure P in the outer tube 448 (FIG. 4) and the flow rate S of the reaction gas introduced into the
Therefore, the interference matrix /
［第２実施形態］
以下、本発明の第２の実施形態を説明する。
第２の実施形態において、半導体製造システム１（図１）は、既に説明した温度調整部分４０２−１〜４０２−５に対する温度設定値の他に、半導体製造装置４（図１，図３，図５）の反応室４０のアウタチューブ４４８内部の圧力の設定値、および、反応室４０に導入されるガスの流量の設定値、またはこれらの設定値のいずれかを算出する。
[Second embodiment]
Hereinafter, a second embodiment of the present invention will be described.
In the second embodiment, the semiconductor manufacturing system 1 (FIG. 1) includes a semiconductor manufacturing apparatus 4 (FIGS. 1, 3, and 5) in addition to the temperature setting values for the temperature adjustment portions 402-1 to 402-5 described above. 5) The set value of the pressure inside the
必ずしもガス圧およびガス流量の両方の設定値を求める必要はなく、これらの一方のみを求めてもよいが、以下、ガス圧およびガス流量の両方の設定値を算出する場合を具体例として、第２の実施形態における設定値算出プログラム５（図６）の干渉行列・係数算出部５００および設定値算出部５０４の処理を説明する。
It is not necessary to determine both the set values of the gas pressure and the gas flow rate, and only one of them may be determined.Hereinafter, a case where both set values of the gas pressure and the gas flow rate are calculated will be described as a specific example. The processing of the interference matrix /
［干渉行列・係数算出部５００］
第２の実施形態においては、干渉行列・係数算出部５００は、反応室４０（図３）のアウタチューブ４４８内部の圧力、アウタチューブ４４８に導入されるガスの流量の変化と、測定対象ウェハＷ１〜Ｗ４に形成される膜厚の変化との関係を示す係数を算出する（Ｓ３０；図１６）。
つまり、干渉行列・係数算出部５００は、膜形成制御装置２２を制御して、半導体製造装置４において標準的に用いられるアウタチューブ４４８内部の圧力またはガス流量を数％変更した条件においてウェハ１８０に対する膜形成処理を行わせる。
[Interference matrix / coefficient calculation unit 500]
In the second embodiment, the interference matrix /
That is, the interference matrix /
さらに、干渉行列・係数算出部５００は、膜厚測定装置２６を制御して、膜形成済ウェハ１８２（図１）の内の測定対象のウェハ１８０（Ｗ１〜Ｗ４）それぞれに形成される膜の厚さの変化を測定する。
干渉行列・係数算出部５００は、以上の結果から、反応室４０のアウタチューブ４４８内の圧力が１ｈＰａ増加すると、測定対象のウェハ１８０（Ｗ１〜Ｗ４）それぞれの膜厚がどのように変化するかを示す圧力係数を求める。
また、干渉行列・係数算出部５００は、同様に、ガスの流量が１ｃｍ3／ｓｅｃ増加すると、測定対象のウェハ１８０（Ｗ１〜Ｗ４）それぞれの膜厚がどのように変化するかを示す流量係数を求める。
Further, the interference matrix /
From the above results, the interference matrix /
Similarly, the interference matrix /
［設定値算出部５０４］
第２の実施形態において、設定値算出部５０４は、測定対象ウェハＷ１〜Ｗ４に形成される膜の厚さを、ユーザインターフェース部５１０などを介してユーザにより入力される所望の厚さとするために、アウタチューブ４４８内部の圧力およびガス流量を、どのような値に設定すればよいかを示す圧力・流量設定値を算出する。
つまり、設定値算出部５０４は、例えば、図１０〜図１３を参照して説明した方法を応用し、圧力調整装置４２０（図５）およびガス流量調整器４１０に対して設定されるべき圧力・流量係数の算出（Ｓ４１０；図１７）およびその補正（Ｓ４３０，Ｓ４５０；図１７）を行う。
[Setting value calculation unit 504]
In the second embodiment, the set
That is, the set
［半導体製造システム１の全体動作］
以下、第２の実施形態における半導体製造システム１の全体的な動作を説明する。
図１６は、圧力・流量係数を求める処理（Ｓ３０）を示すフローチャートである。
図１６に示すように、ステップ３００（Ｓ３００）において、半導体製造システム１（図１）のユーザが、設定値算出装置３の表示・入力装置１６（図２）に対して、アウタチューブ４４８内部の圧力・ガス流量の初期条件を設定する。
[Overall Operation of Semiconductor Manufacturing System 1]
Hereinafter, the overall operation of the
FIG. 16 is a flowchart showing the processing (S30) for obtaining the pressure / flow coefficient.
As shown in FIG. 16, in step 300 (S300), the user of the semiconductor manufacturing system 1 (FIG. 1) sends the display / input device 16 (FIG. 2) of the set value calculation device 3 (FIG. 2) to the inside of the
設定値算出プログラム５（図６）のユーザインターフェース部５１０は、入力された初期条件を干渉行列・係数算出部５００に対して出力する。
The
ステップ３０２（Ｓ３０２）において、干渉行列・係数算出部５００は、圧力・流量係数算出のために、圧力調整装置４２０またはガス流量調整器４１０に対して設定すべき全ての条件について、膜形成および膜厚の測定が終了したか否かを判断する。
全ての条件についての膜厚測定が終了した場合には、設定値算出プログラム５はＳ３１２の処理に進み、これ以外の場合にはＳ３０４の処理に進む。
In step 302 (S302), the interference matrix /
When the film thickness measurement for all the conditions is completed, the setting
ステップ３０４（Ｓ３０４）において、干渉行列・係数算出部５００は、Ｓ３００の処理において設定された圧力・ガス流量の条件、および、それまでに膜厚測定がなされていない圧力・ガス流量の条件（次の圧力・流量条件）を、膜形成制御装置２２に対して出力する。
膜形成制御装置２２（図１，図５）は、設定された条件で半導体ウェハ１８０に対して膜形成を行うように、半導体製造装置４を制御する。
In step 304 (S304), the interference matrix /
The film formation control device 22 (FIGS. 1 and 5) controls the
ステップ３０６（Ｓ３０６）において、干渉行列・係数算出部５００は、膜形成制御装置２２から圧力・流量を示す情報を受けて、その数値が安定し、膜形成が可能な状態になったか否かを判断する。
圧力・流量が安定した場合には、設定値算出プログラム５はＳ３０８の処理に進み、これ以外の場合にはＳ３０４，Ｓ３０６の処理に留まる。
In step 306 (S306), the interference matrix /
When the pressure and the flow rate are stabilized, the set
ステップ３０８（Ｓ３０８）において、干渉行列・係数算出部５００は、測定対象のウェハ１８０（Ｗ１〜Ｗ４）に対して膜形成を行うように、半導体製造装置４を制御する。
In step 308 (S308), the interference matrix /
Ｓ３０８の処理における膜形成が終了すると、ステップ３１０（Ｓ３１０）において、干渉行列・係数算出部５００は、膜厚測定装置２６を制御して、測定対象のウェハ１８０（Ｗ１〜Ｗ４）それぞれに形成される膜の厚さを測定させ、測定結果を受ける。
When the film formation in the process of S308 is completed, in step 310 (S310), the interference matrix /
ステップ３１２（Ｓ３１２）において、干渉行列・係数算出部５００は、圧力・流量係数を作成し、処理を終了する。
In step 312 (S312), the interference matrix /
次に、設定値算出処理を説明する。
図１７は、圧力・流量設定値算出処理（Ｓ４０）を示すフローチャートである。
図１７に示すように、ステップ４００（Ｓ４００）において、設定値算出部５０４は、膜厚算出部５０２に対して、膜形成処理の初期条件（式１）として、例えば圧力・ガス流量などを設定する。
Next, the setting value calculation processing will be described.
FIG. 17 is a flowchart showing the pressure / flow rate set value calculation processing (S40).
As shown in FIG. 17, in step 400 (S400), the set
ステップ４１２，４１４（Ｓ４１２，Ｓ４１４）において、膜厚算出部５０２は、与えられた条件において、式１を用いて、測定対象ウェハＷ１〜Ｗ４それぞれに形成される膜厚を算出する。
In
ステップ４１６（Ｓ４１６）において、設定値算出部５０４は、膜厚算出部５０２が算出した測定対象ウェハＷ１〜Ｗ４それぞれの膜厚が、目標範囲内（図１１〜図１３）であるか否かを判断する。
膜厚が目標範囲内である場合には、設定値算出プログラム５はＳ４３０の処理に進み、これ以外の場合にはＳ４１８の処理に進む。
ステップ４１８（Ｓ４１８）において、設定値算出部５０４は、第１の実施形態において、式２のＭを用いた方法と同様に、圧力・流量係数を用いて、圧力・流量条件を更新し、Ｓ４１２の処理に戻る。
つまり、Ｓ４１２〜Ｓ４１８の処理ループにおいて、設定値算出プログラム５は、図１０を参照して説明したように、所望の膜厚を得るために、ガス流量調整器４１０および圧力調整装置４２０（図４，図５）に対して設定すべき圧力・流量の設定値を算出する。
In step 416 (S416), the set
If the film thickness is within the target range, the set
In step 418 (S418), the set
That is, in the processing loop of S412 to S418, as described with reference to FIG. 10, the set
ステップ４３２（Ｓ４３２）において、設定値算出部５０４は、Ｓ４１０の処理により算出された圧力・流量設定値を膜形成制御装置２２（図１，図５）に対して出力する。
膜形成制御装置２２は、設定された条件で半導体製造装置４を制御し、半導体ウェハ１８０に対する膜形成処理を行わせる。
In step 432 (S432), the set
The film formation control device 22 controls the
Ｓ４３２の処理における膜形成が終了すると、ステップ４３４（Ｓ４３４）において、設定値算出部５０４は、膜厚測定装置２６を制御して、測定対象のウェハ１８０（Ｗ１〜Ｗ４）それぞれに形成された膜の厚さを計測させる。
When the film formation in the process of S432 is completed, in step 434 (S434), the set
ステップ４３６（Ｓ４３６）において、設定値算出部５０４は、測定対象ウェハＷ１〜Ｗ４それぞれの膜厚の測定結果と、最後にＳ４１４の処理において算出された膜厚とに基づいて、誤差比率α１〜α４（図１３）を算出する。
In step 436 (S436), the set
ステップ４５２，４５４（Ｓ４５２，Ｓ４５４）において、膜厚算出部５０２は、Ｓ４１２，Ｓ４１４においてと同様に、測定対象ウェハＷ１〜Ｗ４それぞれに形成される膜厚を算出する。
In
ステップ４５６（Ｓ４５６）において、設定値算出部５０４は、Ｓ４５２，Ｓ４５４の処理において算出された測定対象ウェハＷ１〜Ｗ４それぞれに形成される膜厚Ｗｃ１〜Ｗｃ４に、Ｓ４３６の処理において算出された誤差比率α１〜α４を乗算する。
In step 456 (S456), the set
ステップ４５８（Ｓ４５８）において、設定値算出部５０４は、Ｓ４５６における乗算により得られた膜厚が、目標値（図１１〜図１３）になっているか否かを判断する。
設定値算出部５０４は、膜厚が目標値になっている場合には、最後に膜厚の算出に用いられた圧力・流量設定値を、最終的に膜形成制御装置２２に対して出力する。
膜形成制御装置２２は、この圧力・流量設定値に基づいて半導体製造装置４を制御して、製品用の半導体ウェハに対する膜形成を行わせる。
In step 458 (S458), the set
When the film thickness has reached the target value, the set
The film formation control device 22 controls the
また、設定値算出部５０４は、膜厚が目標値になっていない場合には、Ｓ４６０の処理に進む。
ステップ４６０（Ｓ４６０）において、設定値算出部５０４は、第１の実施形態において、式２のＭを用いた方法と同様に、圧力・流量係数を用いて、圧力・流量条件を更新し、Ｓ４５２の処理に進む。
If the film thickness has not reached the target value, the setting
In step 460 (S460), the set
［変形例］
なお、圧力係数・流量係数は、以上述べたように、実測値で求めてもよいが、上式１を用いて算出してもよい。
[Modification]
As described above, the pressure coefficient and the flow coefficient may be obtained from actually measured values, or may be calculated using
［第３実施形態］
以下、本発明の第３の実施形態を説明する。
[Third embodiment]
Hereinafter, a third embodiment of the present invention will be described.
［背景］
まず、第３の実施形態の理解を容易にするために、その背景を説明する。
半導体製造装置４の反応室４０内の温度設定値および圧力・流量設定値が、例えば、反応室４０（図３，図５）が収容可能な最多の枚数の半導体ウェハ１８０について求められる。
しかしながら、半導体ウェハ１８０の枚数を減らすと反応室４０内部の条件が変わってしまうので、最多の枚数の半導体ウェハ１８０について求められた設定値は、反応室４０に最多の半導体ウェハ１８０を収容して行う膜形成処理に対してのみ有効である。
[background]
First, the background will be described to facilitate understanding of the third embodiment.
The temperature set value and the pressure / flow rate set value in the
However, if the number of the semiconductor wafers 180 is reduced, the conditions inside the
従って、例えば、少ない枚数の膜形成済ウェハ１８２（図１）しか必要なくとも、最多の半導体ウェハ１８０についての設定値しか求められていない場合には、設定値が求められた条件を再現するために、ダミーの半導体ウェハ１８０を加えて、常に反応室４０内部の半導体ウェハ１８０の枚数を最大にして、膜形成を行う必要があった。
このように追加されるダミーの半導体ウェハ１８０は本来、必要ないものであり、無駄である。
第３の実施形態において、半導体製造システム１（図１）は、このような不具合を解消し、反応室４０（図３，図５）の所定の位置に、任意の枚数の半導体ウェハ１８０を収容し、これらに対して所望の膜を形成することができるように構成されている。
以下、第３の実施形態における設定値算出プログラム５（図６）の干渉行列・係数算出部５００および設定値算出部５０４の処理を説明する。
Therefore, for example, even when only a small number of film-formed wafers 182 (FIG. 1) are required, if only the set values for the largest number of semiconductor wafers 180 are obtained, the conditions for obtaining the set values are reproduced. In addition, it is necessary to add a dummy semiconductor wafer 180 and always form the film by maximizing the number of semiconductor wafers 180 in the
The dummy semiconductor wafer 180 thus added is originally unnecessary and is useless.
In the third embodiment, the semiconductor manufacturing system 1 (FIG. 1) solves such a problem and accommodates an arbitrary number of semiconductor wafers 180 at a predetermined position in the reaction chamber 40 (FIGS. 3 and 5). In addition, it is configured such that a desired film can be formed on them.
Hereinafter, processing of the interference matrix /
［干渉行列・係数算出部５００］
第３の実施形態において、干渉行列・係数算出部５００は、反応室４０（図３）内部の半導体ウェハ１８０の枚数および位置またはこれらのいずれかを変更した条件それぞれにおいて、第１の実施形態に示した熱干渉行列Ｍ、および、第２の実施形態に示した圧力・流量係数を求め、これらの情報を対応付けて、干渉行列・係数ＤＢ５２０に記憶・管理する。
[Interference matrix / coefficient calculation unit 500]
In the third embodiment, the interference matrix /
［設定値算出部５０４］
第３の実施形態において、設定値算出部５０４は、反応室４０に収容される半導体ウェハ１８０の数、反応室４０内における位置、および、所望の膜厚などを検索キーとして干渉行列・係数ＤＢ５２０を検索する。
設定値算出部５０４は、これらの条件を満たす熱干渉行列Ｍおよび圧力・流量係数が干渉行列・係数ＤＢ５２０に記憶・管理されている場合には、それらを用いて各設定値を算出し、この設定値を用いた膜形成処理を半導体製造装置４に行わせる。
あるいは、設定値算出部５０４は、これらの条件を満たす熱干渉行列Ｍおよび圧力・流量係数が干渉行列・係数ＤＢ５２０に記憶・管理されていない場合には、干渉行列・係数算出部５００を制御して、新たな条件における熱干渉行列Ｍおよび圧力・流量係数を求めさせ、これらを用いて各設定値を算出し、この設定値を用いた膜形成処理を半導体製造装置４に行わせる。
[Setting value calculation unit 504]
In the third embodiment, the set
When the thermal interference matrix M and the pressure / flow coefficient satisfying these conditions are stored and managed in the interference matrix /
Alternatively, when the thermal interference matrix M and the pressure / flow coefficient satisfying these conditions are not stored and managed in the interference matrix /
［半導体製造システム１の全体動作］
以下、第３の実施形態における半導体製造システム１の全体的な動作を説明する。
図１８は、第３の実施形態における半導体製造システム１の処理（Ｓ５０）を示すフローチャートである。
図１８に示すように、ステップ５００（Ｓ５００）において、干渉行列・係数算出部５００は、反応室４０内における半導体ウェハ１８０の枚数を変更した複数の条件で熱干渉行列Ｍおよび圧力・流量係数を求める。
[Overall Operation of Semiconductor Manufacturing System 1]
Hereinafter, the overall operation of the
FIG. 18 is a flowchart illustrating a process (S50) of the
As shown in FIG. 18, in step 500 (S500), the interference matrix /
ステップ５０２（Ｓ５０２）において、干渉行列・係数算出部５００は、Ｓ５００の処理において求められた熱干渉行列Ｍおよび圧力・流量係数を、干渉行列・係数ＤＢ５２０に記憶させ、データベース化する。
In step 502 (S502), the interference matrix /
ステップ５０４（Ｓ５０４）において、設定値算出部５０４は、表示・入力装置１６（図２）から、ユーザによる半導体ウェハ１８０の枚数および膜厚などの設定を受けて、干渉行列・係数ＤＢ５２０を検索する。
ユーザの設定に合った熱干渉行列Ｍおよび圧力・流量係数またはこれらのいずれかが干渉行列・係数ＤＢ５２０内にあった場合には、設定値算出プログラム５はＳ５０６の処理に進み、これ以外の場合にはＳ５０８の処理に進む。
In step 504 (S504), the setting
If the thermal interference matrix M and the pressure / flow coefficient or any one of them is in the interference matrix /
ステップ５０６（Ｓ５０６）において、設定値算出部５０４は、干渉行列・係数ＤＢ５２０に記憶されていた熱干渉行列Ｍおよび圧力・流量係数を用いて設定値を算出し、半導体製造装置４に膜形成処理を行わせる。
In step 506 (S506), the set
ステップ５０８（Ｓ５０８）において、設定値算出部５０４は、干渉行列・係数算出部５００を制御して、新たな条件における熱干渉行列Ｍおよび圧力・流量係数を算出させ、干渉行列・係数ＤＢ５２０に記憶・管理する。
設定値算出部５０４は、さらに、新たに求めた熱干渉行列Ｍおよび圧力・流量係数を用いて各設定値を算出し、半導体製造装置４に膜形成処理を行わせる。
In step 508 (S508), the setting
The set
［変形例］
なお、半導体ウェハ１８０の枚数の変化が、測定対象ウェハＷ１〜Ｗ４それぞれに形成される膜の厚さに対してどのような影響を与えるかを予め測定しておき、この測定値に基づいて、膜厚算出部５０２が算出する膜厚を補正して、各設定値を算出するように設定値算出部５０４の動作を変形してもよい。
また、半導体ウェハ１８０の反応室４０における位置の変化が、測定対象ウェハＷ１〜Ｗ４それぞれに形成される膜の厚さに対してどのような影響を与えるかを予め測定しておき、この測定値に基づいて、膜厚算出部５０２が算出する膜厚を補正して、各設定値を算出するように設定値算出部５０４の動作を変形してもよい。
また、半導体ウェハ１８０の枚数の変化に限らず、第１〜２及び第４の実施形で記す熱干渉行列や圧力・流量等を変化させ、データベース化、検索、膜形成処理、記憶・管理する（Ｓ５００〜Ｓ５０８）の工程を適用させてもよい。
また、図１に点線で示すように、複数の半導体製造システム１の間で、干渉行列・係数ＤＢ５２０（図６）および設定値ＤＢ５２２（図６）を含んだ１つ以上の係数・設定値ＤＢ２８を共用してもよい。
また、図１に点線で示すように、複数の半導体製造システム１の間で、１つ以上の膜厚測定装置２６を共用してもよい。
[Modification]
In addition, it is measured in advance how the change in the number of the semiconductor wafers 180 affects the thickness of the film formed on each of the measurement target wafers W1 to W4, and based on the measured value, The operation of the set
In addition, it is measured in advance how the change in the position of the semiconductor wafer 180 in the
In addition to the change in the number of semiconductor wafers 180, the thermal interference matrix, pressure, flow rate, and the like described in the first to second and fourth embodiments are changed to create a database, search, film formation processing, and store and manage. The steps (S500 to S508) may be applied.
Also, as shown by the dotted line in FIG. 1, one or more coefficient /
Further, as shown by a dotted line in FIG. 1, one or more film
［第４実施形態］
以下、本発明の第４の実施形態を説明する。
[Fourth embodiment]
Hereinafter, a fourth embodiment of the present invention will be described.
［背景］
まず、第４の実施形態の理解を容易にするために、その背景を説明する。
膜形成枚葉式装置においては、複数の同心円状のゾーンに分割されたヒータを有する処理室内で成膜が行われる。基板（ウェハ）に対して成膜処理をする場合は、面内の膜厚を均一にする必要があり、この膜厚を均一にするための要素として加熱温度があり、各ゾーンの設定温度を変えることにより均一性を図っている。
しかしながら、第１〜３の実施形態同様に、ヒータゾーンの設定温度の調整を過去のデータや作業者の経験に基づいて行っており、経験の浅い作業者であると最適な設定温度を導くための条件出しの成膜を繰り返す必要があった。経験を積むにつれて条件出しバッチ数は減少するものの、個人差があるという欠点がある。
[background]
First, the background will be described to facilitate understanding of the fourth embodiment.
In a film forming single-wafer apparatus, film formation is performed in a processing chamber having a heater divided into a plurality of concentric zones. When performing a film forming process on a substrate (wafer), it is necessary to make the in-plane film thickness uniform, and there is a heating temperature as an element for making the film thickness uniform. By changing it, uniformity is achieved.
However, as in the first to third embodiments, the adjustment of the set temperature of the heater zone is performed based on past data and the experience of the operator. It was necessary to repeat the film formation under the above conditions. Although the number of batches to be set decreases as the user gains experience, there is a drawback that there is an individual difference.
従って、作業者の経験に頼らずに条件出しの回数を減らし、基板面内の膜厚を均一化させることが出来ることが必要になっている。
第４の実施形態において、第１の実施形態にて説明した半導体製造システムを膜形成枚葉式装置に適用する場合であって、半導体製造システム１（図１）の、半導体製造装置４を半導体製造装置４の形態の一つである膜形成枚葉式装置７とし、その他の設定値算出装置３、膜形成制御装置２２、膜厚測定装置２６および係数・設定値ＤＢ２８については、第１の実施形態にて説明した内容と同様である。 半導体製造システム１は、これらの構成要素により、膜形成枚葉式装置７に対する温度および炉内の圧力、および、炉内に導入されるガスの流量の設定値を算出し、算出した値を膜形成枚葉式装置７に設定して、基板支持台（サセプタ７０４ともいう）に載せられた半導体ウェハ１８０に対して、化学気相形成（ＣＶＤ）による膜形成処理を行う。尚、ここでは敢えて、半導体製造装置４と膜形成枚葉式装置７と区別して表現しているが、膜形成枚葉式装置も半導体製造装置の一つである。
なお、半導体製造システム１のこれらの構成部分は、全てが同一の筐体内に一体に構成されているか、別々の筐体内に構成されているかなどは問われない。ここでは、特にＣＶＤ処理に用いられる膜形成枚葉式装置７について説明する。
Therefore, it is necessary to reduce the number of conditions determination without depending on the experience of the operator and to make the film thickness uniform in the substrate surface.
In the fourth embodiment, the semiconductor manufacturing system described in the first embodiment is applied to a single-wafer film forming apparatus, and the
Note that it does not matter whether these components of the
［ハードウェア構成］
図１９はＣＶＤ処理に用いられる膜形成枚葉式装置７の処理室７０（反応室ともいう）を示す構成図である。半導体ウェハ１８０を一枚ずつ処理する処理室７０を有し、処理室７０と、この処理室７０の周囲に配置されたヒータ７２とを有する。処理室７０内にはサセプタ７０４が置かれ、昇降機構７８８によりヒータ７２と共に上下に移動する。半導体ウェハ１８０は下部位置にてサセプタ７０４の上に移載され、上部位置にて膜形成（成膜ともいう）が行われる。
ヒータ７２はサセプタ７０４に置かれた半導体ウェハ１８０に対し水平に配置された例えば３つのものから成り、図２０のように、ヒータゾーン７２１,ヒータゾーン７２２,ヒータゾーン７２３というように３つのヒータゾーンを示している。ここで、ヒータ７２のゾーン数は２つでも良いし、また３つ以上でも良い。
これら３つのヒータゾーン７２１，７２２，７２３のそれぞれにはヒータ用熱電対７２５（ヒータ用温度センサともいう）が設けられておりこのヒータ用熱電対７２５によりこのヒータゾーン７２１，７２２，７２３の温度が検出される。各ヒータゾーン７２１，７２２，７２３には膜形成膜制御装置２２からの指示により、各々個別に電力が印加され、ヒータ用熱電対７２５により検出されたヒータ７２による加熱温度が膜形成膜制御装置２２にフィードバックされる。又、処理室７０内には半導体ウェハ１８０の半径方向に可動で、断面温度が検出できるようなオートプロファイラが設置できるようになっており、半導体ウェハ１８０の温度は膜形成膜制御装置２２からの指令で動作するオートプロファイラにより測定される。オートプロファイラは準備段階において設置され，その後取り外される。オートプロファイラを用いた測定では測定点は半導体ウェハ１８０の半径方向一方向のみの測定となる。尚、オートプロファイラはプロファイル用の熱電対を用いる代わりに赤外線温度測定装置を用いて膜形成済ウェハ１８２の面内の温度分布を測定してもよい。また、半導体ウェハ１８０と同形状で、ウェハ面内の数点において温度を測定できる熱電対付ウェハを用いてウェハの面内の温度分布を測定してもよい。これらの場合には測定点はウェハの面内の任意の点を指定することが出来る。赤外線温度測定装置で温度を測定する場合にはシャワーヘッド部７２８を赤外線測定装置を載せたプレートに交換し測定を実施する。また、熱電対付ウェハを用いて温度を測定する場合には、半導体ウェハ１８０と熱電対付ウェハを交換して測定を実施する。
以下、第４の実施形態における設定値算出プログラム５（図６）の干渉行列・係数算出部５００および設定値算出部５０４の処理を説明する。
[Hardware configuration]
FIG. 19 is a configuration diagram showing a processing chamber 70 (also referred to as a reaction chamber) of the single-layer
The heater 72 is composed of, for example, three heaters arranged horizontally with respect to the semiconductor wafer 180 placed on the
A heater thermocouple 725 (also referred to as a heater temperature sensor) is provided in each of these three heater zones 721, 722, and 723, and the temperature of the heater zones 721, 722, and 723 is controlled by the
Hereinafter, processing of the interference matrix /
［干渉行列・係数算出部５００］
第４の実施形態において、干渉行列・係数算出部５００は、温度調整部分（ヒータゾーン７２１、７２２、７２３）それぞれの温度変化と、測定対象のウェハ１８０の面内との位置での温度変化との関係を、実測値に基づいて行列形式で示す熱干渉行列を算出する。
以下に具体的な求め方をさらに、説明する。
[Interference matrix / coefficient calculation unit 500]
In the fourth embodiment, the interference matrix /
Hereinafter, a specific method of obtaining the value will be further described.
まず初めに各ヒータゾーン７２１、７２２、７２３の温度を例えば全ての温度を５００℃というように同一の温度つまりフラット（ＦＬＡＴ）な状態に設定する。このフラットな状態で前述したオートプロファイラによりプロファイル熱電対を一定時間、一定速度で引き半導体ウェハ１８０内の断面温度を測定する。次にヒータゾーン７２１、７２２、７２３の１つを例えば１０℃上昇させて５１０℃に設定し同様にオートプロファイラを一定時間、一定速度で引き半導体ウェハ１８０内の断面温度を測定する。これを全てのヒータゾーン７２１、７２２、７２３について実施する。
これら半導体ウェハ１８０のモニタ位置におけるオートプロファイラにより得られた温度変化を各ヒータゾーンの温度が１℃変化したとした場合の変化量に換算し、干渉行列・係数算出部５００は、干渉行列を作成する。すなわち、基板内モニタ位置Ｚ点における温度ＴＺを３つのヒータゾーンの設定温度Ｔ７２１, Ｔ７２２,Ｔ７２３と基準温度Ｔ０を用いて次のように定義する。
First, the temperatures of the heater zones 721, 722, and 723 are set to the same temperature, that is, a flat (FLAT) state, for example, all temperatures are set to 500 ° C. In this flat state, the profile thermocouple is drawn at a constant speed for a certain period of time by the above-mentioned auto profiler, and the cross-sectional temperature in the semiconductor wafer 180 is measured. Next, one of the heater zones 721, 722, and 723 is raised, for example, by 10 ° C. and set to 510 ° C., and the auto profiler is similarly pulled for a certain time at a constant speed to measure the cross-sectional temperature in the semiconductor wafer 180. This is performed for all the heater zones 721, 722, 723.
The temperature change obtained by the auto profiler at the monitor position of the semiconductor wafer 180 is converted into a change amount when the temperature of each heater zone changes by 1 ° C., and the interference matrix /
（数３）
ＴＺ= ａＺ（Ｔ７２１-Ｔ０ + ｂＺ（Ｔ７２２-Ｔ０） +ｃＺ（Ｔ７２３-Ｔ０）
(Equation 3)
TZ = aZ (T721-T0 + bZ (T722-T0) + cZ (T723-T0)
ここで、Ｔ７２１、Ｔ７２２、Ｔ７２３は 各ヒータゾーン７２１，７２２，７２３の設定温度を示し、Ｔ０は基準温度を示し、ａＺ、ｂＺ、ｃＺはＴ７２１、Ｔ７２２、Ｔ７２３の温度をそれぞれ1℃変化させたときの位置Ｚ点における温度変化量である。すなわち、任意の位置における処理室内の温度は設定温度及び基準温度を用いて、式４（数４）のように求めることができる。 Here, T721, T722, and T723 indicate the set temperatures of the heater zones 721, 722, and 723, T0 indicates the reference temperature, and aZ, bZ, and cZ each change the temperature of T721, T722, and T723 by 1 ° C. This is the temperature change amount at the point Z at the time. That is, the temperature in the processing chamber at an arbitrary position can be obtained as in Expression 4 (Equation 4) using the set temperature and the reference temperature.
［設定値算出部５０４］
第４の実施形態において、設定値算出部５０４は、測定対象ウェハに形成される成膜速度もしくは膜の厚さを、ユーザインターフェース部５１０などを介してユーザにより入力されたり、数回の成膜速度もしくは膜の厚さを測定したりすることによって求められる所望の成膜速度もしくは膜の厚さとするために、各ヒータゾーン７２１，７２２，７２３の温度を何度にすれば良いか、つまり、各ヒータゾーン７２１，７２２，７２３に対する温度の設定値を算出する。つまり、設定値算出部５０４は、例えば、図１０〜図１３を参照して説明した方法を応用し、各ヒータゾーン７２１，７２２，７２３に対して設定されるべき温度の設定値の算出を行う。
以下に具体的な求め方をさらに、説明する。
[Setting value calculation unit 504]
In the fourth embodiment, the set
Hereinafter, a specific method of obtaining the value will be further described.
式４（数４）にて求められた任意の位置における処理室内の温度にて設定し、サセプタ７０４に半導体ウェハ１８０を載置し、第１回目のバッチ処理（膜生成処理）を実施する。この第１回目のバッチ処理が終了すると膜生成済ウェハ１８２のモニタ位置(適宜決めるものとする)の膜厚を膜厚測定機を用いて測定する。この測定した膜厚を成膜に要した時間で割って成膜速度を得る。次に第２回目の成膜においては第１回目において求めた成膜速度のばらつきを考慮してより膜生成済ウェハ１８２面内の成膜速度が均一になるようにヒータゾーン７２１，７２２，７２３の設定温度Ｔ７２１、Ｔ７２２，Ｔ７２３を設定する。この第２回目の処理が終了すると第１回目の処理と同様に膜生成済ウェハ１８２内のモニタ位置の膜厚を測定する。さらにこの測定した膜厚を成膜に要した時間で割って成膜速度を得る。次に第１回目と２回目の結果から、目標とする成膜速度を得るための各ヒータゾーン７２１，７２２，７２３の設定温度を算出する。この算出は次に示す式５（数５）のように行われる。温度と成膜速度の関係は数℃の範囲内であれば、直線で近似することが可能である。つまり、２バッチ分のデータがあれば、それぞれの成膜温度と成膜速度から目的の成膜速度にするために設定温度が予測できる。
The semiconductor wafer 180 is set on the
（数５）
ＴＺ=Ｔ２＋（Ｔ２−Ｔ１ ／ Ｒ２−Ｒ１）（Ｒ−Ｒ０）
(Equation 5)
TZ = T2 + (T2-T1 / R2-R1) (R-R0)
又、式５（数５）により求められた膜生成済ウェハ１８２内の各々のモニタ位置における温度は転置行列Ｍｔを用いて式６（数６）に示すように各ヒータゾーンの設定温度に変換することが出来る。
Further, the temperature at each monitor position in the film-formed
（数６）
Ｔｙ= (Ｍｔ・Ｍ) -1・Ｍ・(ＴＺ−Ｔ０) +Ｔ０
(Equation 6)
Ty = (Mt · M) −1 · M · (TZ−T0) + T0
このようにして算出された目標とする成膜速度を得るため各ヒータゾーンの設定温度が求められたならば、次に第３回目の処理を実施する。そして成膜済み基板の膜厚を測定し、目標通りになされたかを検査して終了する。
つまり、第４の実施形態の特徴とするところの一つは、複数のゾーンに分割されたヒータを有する処理室内で基板を加熱する半導体装置の製造方法であって、前記処理室内で基板に成膜を行う第１の工程と、前記第１の工程における基板の成膜速度を測定する工程と、前記第１の工程の後の前記処理室内での第２の成膜工程と、この第２の工程における基板の成膜速度を測定する工程と、前記第２の工程における各ヒータ−ゾーンの設定温度を算出する算出工程と各ヒータゾーンの温度を、前記算出工程により算出した設定温度に設定して前記処理室内で成膜を行う第３の工程を有する半導体装置の製造方法にある。
また、第１の工程の前に、各ヒータゾーンの設定温度と基板内位置温度との関係を求める温度関係演算工程を設けることが必要である。この温度関係演算工程における各ヒータゾーンの設定温度と基板モニタ位置温度との関係は、干渉行列によって求めることが出来る。ここで、干渉行列とは、ヒータゾーンの設定温度を単位温度変化させた場合の、基板モニタ位置温度の変化量との関係を行列として表したものである。この干渉行列は各ヒータゾーンの設定温度を変化させた場合の基板モニタ位置の温度変化をプロファイル熱電対等により測定することにより求めることが出来る。この干渉行列を求めれば、その転置行列を用いて目標とする基板モニタ位置温度に対する各ヒータゾーンの設定温度を予想することが出来る。
温度と成膜速度の関係は、単純に直線関係にないが、ある範囲内であれば直線近似することが可能である。そこで、単位温度あたりの成膜速度の変化量が直線的に近似できるものとみなし、第１の工程の基板モニタ位置温度及び成膜速度と、第２の工程の基板モニタ温度および成膜速度とから、目標とする成膜速度を得るための基板モニタ位置温度を求めることが出来る。
そして、前述した温度関係演算工程で求めた干渉行列を用いて基板位置モニタを各ヒータゾーンの設定温度に変換し、目標とする各ヒータゾーンの設定温度を求めることが出来る。但し、温度と成膜速度の関係を求めるにあたっては、上記に述べた直線近似ばかりでなく、様々な方法を採用することができるものである。
When the set temperature of each heater zone is obtained in order to obtain the target film forming speed calculated in this way, a third process is performed. Then, the film thickness of the substrate on which the film has been formed is measured, and it is checked whether or not the target has been achieved.
That is, one of the features of the fourth embodiment is a method for manufacturing a semiconductor device in which a substrate is heated in a processing chamber having a heater divided into a plurality of zones. A first step of forming a film, a step of measuring a film forming rate of the substrate in the first step, a second film forming step in the processing chamber after the first step, Measuring the film deposition rate of the substrate in the step, calculating the set temperature of each heater zone in the second step, and setting the temperature of each heater zone to the set temperature calculated in the calculation step. And a third step of forming a film in the processing chamber.
Further, before the first step, it is necessary to provide a temperature relation calculation step for obtaining the relation between the set temperature of each heater zone and the in-substrate position temperature. The relationship between the set temperature of each heater zone and the substrate monitor position temperature in this temperature relationship calculation step can be obtained from an interference matrix. Here, the interference matrix is a matrix that represents the relationship between the set temperature of the heater zone and the amount of change in the substrate monitor position temperature when the unit temperature is changed. This interference matrix can be obtained by measuring the temperature change at the substrate monitor position when the set temperature of each heater zone is changed using a profile thermocouple or the like. If this interference matrix is obtained, the set temperature of each heater zone with respect to the target substrate monitor position temperature can be predicted using the transposed matrix.
Although the relationship between the temperature and the film forming rate is not simply a linear relationship, a linear approximation can be made within a certain range. Therefore, it is assumed that the amount of change in the deposition rate per unit temperature can be approximated linearly, and the substrate monitor position temperature and the deposition rate in the first step, the substrate monitor temperature and the deposition rate in the second step, and Thus, the substrate monitor position temperature for obtaining the target film forming speed can be obtained.
Then, the substrate position monitor is converted into the set temperature of each heater zone by using the interference matrix obtained in the above-described temperature relation calculation step, and the target set temperature of each heater zone can be obtained. However, in determining the relationship between the temperature and the film forming rate, not only the above-described linear approximation but also various methods can be adopted.
［半導体製造システム１の全体動作］
以下、第４の実施形態における半導体製造システム１の全体的な動作を説明する。
図２１は、熱干渉行列Ｍ２を求める（Ｓ７０）を示すフローチャートである。
図２１に示すように、ステップ７００（Ｓ７００）において、半導体製造システム１（図１）のユーザが、設定値算出装置３の表示・入力装置１６（図２）に対して、処理室７０内部の圧力・ガス流量など、およびヒータゾーン７２１，７２２，７２３の温度の初期条件を設定する。
[Overall Operation of Semiconductor Manufacturing System 1]
Hereinafter, the overall operation of the
FIG. 21 is a flowchart showing the process of obtaining the thermal interference matrix M2 (S70).
As shown in FIG. 21, in step 700 (S700), the user of the semiconductor manufacturing system 1 (FIG. 1) sends the display / input device 16 (FIG. 2) of the set value calculation device 3 (FIG. 2) inside the
設定値算出プログラム５（図６）のユーザインターフェース部５１０は、入力された初期条件を干渉行列・係数算出部５００に対して出力する。
The
ステップ７０２（Ｓ７０２）において、干渉行列・係数算出部５００は、熱干渉行列Ｍ２の作成のために、ヒータゾーン７２１，７２２，７２３に対して設定すべき全ての条件について、半導体ウェハ１８０内の温度の測定が終了したかを判断する。
全ての条件についての温度の測定が終了した場合には、設定値算出プログラム５はＳ７１２の処理に進み、これ以外の場合にはＳ７０４の処理に進む。
In step 702 (S702), the interference matrix /
When the temperature measurement for all the conditions has been completed, the set
ステップ７０４（Ｓ７０４）において、干渉行列・係数算出部５００は、Ｓ７００の処理において設定された温度以外の条件、および、それまでに温度の測定がなされていない温度条件を、膜形成制御装置２２に対して出力する。
膜形成制御装置２２（図１，図５）は、設定された条件で半導体ウェハ１８０に対して温度測定が可能なように、膜形成枚葉式装置７を制御する。
In step 704 (S704), the interference matrix /
The film forming control device 22 (FIGS. 1 and 5) controls the film forming single-
ステップ７０６（Ｓ７０６）において、干渉行列・係数算出部５００は、膜形成制御装置２２からヒータゾーン７２１，７２２，７２３の温度を示す情報を受けて、これらの温度が平衡状態になり、温度測定が可能になったか否かを判断する。
温度が平衡状態になった場合には、設定値算出プログラム５はＳ７０８の処理に進み、これ以外の場合にはＳ７０４，Ｓ７０６の処理に留まる。
In step 706 (S706), the interference matrix /
If the temperature has reached an equilibrium state, the set
ステップ７０８（Ｓ７０８）において、干渉行列・係数算出部５００は、測定対象のウェハ１８０に対して温度測定を行うように、膜形成枚葉式装置７を制御する。
In step 708 (S708), the interference matrix /
ステップ７１２（Ｓ７１２）において、干渉行列・係数算出部５００は、熱干渉行列Ｍ２を作成し、処理を終了する。
In step 712 (S712), the interference matrix /
次に、設定値算出処理を説明する。
図２２は、設定値算出処理（Ｓ８０）を示すフローチャートである。
図２２に示すように、ステップ８００（Ｓ８００）において、設定値算出部５０４は、膜厚算出部５０２に対して、膜形成処理の初期条件（式１）として、温度・圧力・流量などを設定する。この際、適宜、図２１にて説明したあらかじめ算出された熱干渉行列Ｍ２における条件を用いる。
Next, the setting value calculation processing will be described.
FIG. 22 is a flowchart showing the set value calculation process (S80).
As shown in FIG. 22, in step 800 (S800), the set
ステップ８１２，８１４（Ｓ８１２，Ｓ８１４）において、膜厚算出部５０２は、与えられた条件において、（式１）を用いて、半導体ウェハ１８０の面内における所望のi箇所のそれぞれの形成される膜厚及び成膜速度を算出する。尚、ここでのウェハの測定箇所はｉ箇所としたが、その箇所は、所望の設定温度を求めることができればよく、適宜決めればよい。
In steps 812 and 814 (S812 and S814), under given conditions, the film
次にステップ８３２（Ｓ８３２）において、設定値算出部５０４は、Ｓ８１０の処理により算出に用いられた温度条件等を膜形成制御装置２２（図１，図５）に対して出力する。
膜形成制御装置２２は、入力、設定された条件で膜形成枚葉式装置７を制御し、半導体ウェハ１８０に対する１回目の膜形成処理を行わせる。
Next, in step 832 (S832), the set
The film forming control device 22 controls the film forming single-
Ｓ８３２の処理における膜形成が終了すると、ステップ８３４（Ｓ８３４）において、設定値算出部５０４は、膜厚測定装置２６を制御して、測定対象のウェハのi箇所それぞれに形成された膜の厚さを計測させる。
When the film formation in the process of S832 is completed, in step 834 (S834), the set
ステップ８３６（Ｓ８３６）において、設定値算出部５０４は、測定対象ウェハのi箇所それぞれの膜厚の測定結果により成膜速度を算出する。
ステップ８３８（Ｓ８３８）において、設定値算出部５０４は、測定対象ウェハ１８０のi箇所それぞれの成膜速度と、Ｓ８１４において算出された成膜速度を（図１３に示したように）比較演算し、誤差比率α１〜αｉを算出する。
In step 836 (S836), the set
In step 838 (S838), the set
ステップ８５６（Ｓ８５６）において、設定値算出部５０４は、Ｓ８３４、Ｓ８３６において算出された測定対象ウェハ１８０の所望の箇所それぞれの成膜速度Ｗｒ１〜Ｗｒiに、Ｓ８３８の処理において算出された誤差比率α１〜αｉを乗算する。
In step 856 (S856), the setting
ステップ８６０（Ｓ８６０）において、Ｓ８５６において算出された誤差比率を参照に設定温度等である温度条件を更新する。尚、この際、（式１）〜（式４）にて説明したような温度と膜厚との関係を用いて温度条件を算出してもよい。 In step 860 (S860), the temperature condition such as the set temperature is updated with reference to the error ratio calculated in S856. At this time, the temperature condition may be calculated using the relationship between the temperature and the film thickness as described in (Equation 1) to (Equation 4).
次にステップ８７０（Ｓ８７０）において、設定値算出部５０４は、Ｓ８６０の処理により算出に用いられた温度条件等を膜形成制御装置２２（図１，図５）に対して出力する。
膜形成制御装置２２は、１回目の膜形成処理で膜形成済ウェハ１８２となったウェハを処理室７０から取り出し、新しい半導体ウェハ１８０に入れ替えた後、設定された条件で膜形成枚葉式装置７を制御し、半導体ウェハ１８０に対する２回目の膜形成処理を行わせる。
Next, in step 870 (S870), the set
The film formation control device 22 takes out the wafer that has become the film-formed
Ｓ８７０の処理における膜形成が終了すると、ステップ８７２（Ｓ８７２）において、設定値算出部５０４は、膜厚測定装置２６を制御して、測定対象のウェハのi箇所それぞれに形成された膜の厚さを計測させる。
When the film formation in the process of S870 is completed, in step 872 (S872), the set
次にステップ８７４（Ｓ８７４）において、設定値算出部５０４は、測定対象ウェハの所望のi箇所それぞれの膜厚の測定結果により成膜速度を算出する。
Next, in step 874 (S874), the set
次にステップ８７６（Ｓ８７６）において、設定値算出部５０４は、式５（数５）、式６（数６）及びＳ８３６、Ｓ８７４にて算出された成膜速度に基づき温度条件を算出する。
Next, in step 876 (S876), the set
ステップ８７８（Ｓ８７８）において、Ｓ８７６で算出された温度条件に更新する。 In step 878 (S878), the temperature is updated to the temperature condition calculated in S876.
次にステップ８８０（Ｓ８８０）において、設定値算出部５０４は、Ｓ８７８により更新された温度条件等を膜形成制御装置２２（図１，図５）に対して出力する。
膜形成制御装置２２は、２回目の膜形成処理で膜形成済ウェハ１８２となったウェハを処理室７０から取り出し、新しい半導体ウェハ１８０に入れ替えた後、設定された条件で膜形成枚葉式装置７を制御し、半導体ウェハ１８０に対する３回目の膜形成処理を行わせる。
Next, in step 880 (S880), the set
The film formation control device 22 takes out the wafer that has become the film-formed
Ｓ８８０の処理における膜形成が終了すると、ステップ８８２（Ｓ８８２）において、設定値算出部５０４は、膜厚測定装置２６を制御して、測定対象のウェハのi箇所それぞれに形成された膜の厚さを計測させる。
When the film formation in the process of S880 is completed, in step 882 (S882), the set
次にステップ８８４（Ｓ８８４）において、設定値算出部５０４は、測定対象ウェハのi箇所それぞれの膜厚の測定結果により成膜速度を算出し、目標通りに成膜されたかを検査して終了する。
Next, in step 884 (S884), the set
［変形例］
以上の説明においては、膜形成済ウェハ１８２（図１）中の測定対象ウェハの温度の測定結果に基づいて熱干渉行列を求めた（図２１）が、第１の実施形態に示すように、式１及び式２を用いて膜生成させ膜厚を測定し、膜厚測定結果に基づいて、求めてもよい。
また、設定値算出プログラム５を、第２の実施例において後述するような他の設定値の調節と、温度設定値の調節とを組み合わせて、測定対象ウェハに最適な厚さの膜を形成するように変形してもよい。
また、図２２のＳ８３８およびＳ８７６等において、成膜速度により誤差比率や、温度条件を求めたが、膜厚により求めるようにしてもよい。
[Modification]
In the above description, the thermal interference matrix was obtained (FIG. 21) based on the measurement result of the temperature of the measurement target wafer in the film-formed wafer 182 (FIG. 1). However, as shown in the first embodiment, The film thickness may be measured using
Further, the set
Further, in S838 and S876 in FIG. 22, the error ratio and the temperature condition are determined based on the film forming speed, but may be determined based on the film thickness.
また、処理室内の圧力Ｐと、処理室に導入される反応ガスの流量Ｓとが既知であれば、測定対象のウェハ１８０に、一定の時間に形成される膜厚は、既知の値（Ｐ，Ｓ）と、ヒータゾーン７２１，７２２，７２３それぞれの温度とを、式１に代入することにより、つまり、反応モデル解析を行うことにより、計算可能である。
従って、干渉行列・係数算出部５００は、式１を用いて、ヒータゾーン７２１，７２２，７２３それぞれの温度変化と、測定対象のウェハ１８０の所望のi箇所それぞれに形成される膜の厚さとの関係を、行列形式で示す熱干渉行列を求めることもできる。
また、図１に点線で示すように、複数の半導体製造システム１の間で、干渉行列・係数ＤＢ５２０（図６）および設定値ＤＢ５２２（図６）を含んだ１つ以上の係数・設定値ＤＢ２８を共用してもよい。
また、図１に点線で示すように、複数の半導体製造システム１の間で、１つ以上の膜厚測定装置２６を共用してもよい。また、膜形成枚葉式装置７は第１の実施形態から第３の実施形態で示した半導体製造装置４としてもよく、この場合、温度・ガスの流量・圧力等の条件は、第１の実施形態から第３の実施形態までに示したような形態となり、図２１、図２２に示したステップにて、所望の温度・ガスの流量・圧力等の条件を求めることとなる。さらに言えば、第１の実施形態から第３の実施形態で示した実施形態は、半導体製造装置４を、第４の実施形態において示した膜形成枚葉式装置７としてもよく、この場合も同様に温度・ガスの流量・圧力等の条件は、第４の実施形態に示したような形態となる。
また、図１５、１７、２２等で示したステップは、適宜変更することが可能であり、例えば、膜形成、膜厚実測の回数や膜厚計算の回数を変更したり、ステップの順番を変更したりすることも可能である。また、図１８のステップ５０４で設定値がデータベース中にあっても、ステップ５０８に進むようなことも可能である。
また、第１から第４実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で袖手に変更が可能であることはいうまでもない。
Further, if the pressure P in the processing chamber and the flow rate S of the reaction gas introduced into the processing chamber are known, the film thickness formed on the wafer 180 to be measured in a certain time is a known value (P , S) and the temperatures of the heater zones 721, 722, and 723 can be calculated by substituting them into
Therefore, the interference matrix /
Also, as shown by the dotted line in FIG. 1, one or more coefficient /
Further, as shown by a dotted line in FIG. 1, one or more film
The steps shown in FIGS. 15, 17, 22 and the like can be changed as appropriate. For example, the number of times of film formation, actual measurement of film thickness, the number of times of film thickness calculation, and the order of steps are changed. It is also possible to do. Further, even if the set value is present in the database in
Further, it is needless to say that the present invention is not limited to the first to fourth embodiments, and that a change can be made to a sleeve without departing from the gist thereof.
本発明は、バッチ式縦型ＣＶＤ処理装置および枚葉式ＣＶＤ処理装置に限らず、バッチ式縦型熱処理装置、枚葉式熱処理装置やバッチ式横型ＣＶＤ処理装置、バッチ式横型熱処理装置等ＣＶＤ装置や熱処理装置全般並びに基板処理装置全般に適用可能な半導体処理システムである。 The present invention is not limited to a batch type vertical CVD processing apparatus and a single wafer type CVD processing apparatus, but also includes a batch type vertical heat treatment apparatus, a single wafer type heat treatment apparatus, a batch type horizontal CVD processing apparatus, a batch type horizontal heat treatment apparatus, and the like. It is a semiconductor processing system that can be applied to heat treatment apparatuses and substrate processing apparatuses in general.
１・・・半導体製造システム、
１８０・・・半導体ウェハ、
１８２・・・膜形成済ウェハ、
２２・・・膜形成制御装置、
２２０・・・温度制御装置、
２２２・・・ヒータ駆動装置、
２２４・・・流量制御装置、
２２６・・・圧力制御装置、
２６・・・膜厚測定装置、
２８・・・係数・設定値ＤＢ、
３・・・設定値算出装置、
１０・・・コンピュータ本体、
１０２・・・ＣＰＵ、
１０４・・・メモリ、
１２・・・通信ＩＦ、
１４・・・記憶装置、
１４０・・・記録媒体、
１６・・・表示・入力装置、
５・・・設定値算出プログラム、
５００・・・干渉行列・係数算出部、
５０２・・・膜厚算出部、
５０４・・・設定値算出部、
５１０・・・ユーザインターフェース部、
５２０・・・・干渉行列・係数ＤＢ、
５２２・・・設定値ＤＢ、
４・・・膜形成装置、
４０・・・反応室、
４２・・・ヒータ、
４０２・・・温度調整部分、
４０４・・・ボート、
４０６・・・温度センサ、
４１０・・・ガス流量調整器、
４１２・・・流量センサ、
４２０・・・圧力調整装置、
４２２・・・圧力センサ、
７・・・膜形成枚葉式装置
７０・・・処理室
７２４・・・サセプタ
７２・・・ヒータ
７２１、７２２，７２３・・・ヒータゾーン
７２５・・・ヒータ熱電対
７２８・・・シャワーヘッド部
７８８・・・昇降機構
1 ... Semiconductor manufacturing system,
180 ... semiconductor wafer,
182: film-formed wafer,
22 ... film formation control device,
220 ... temperature control device,
222 ... heater driving device,
224 ... flow control device,
226 ... pressure control device,
26 ... Thickness measuring device,
28: coefficient / set value DB,
3 set value calculation device,
10 Computer body,
102 ... CPU,
104 ... memory,
12 Communication IF,
14 ... storage device,
140 ... recording medium,
16 ・ ・ ・ Display / input device,
5 ... Set value calculation program
500: interference matrix / coefficient calculation unit
502: film thickness calculation unit
504: setting value calculation unit
510 ... user interface unit,
520: interference matrix / coefficient DB,
522: setting value DB,
4 ... Film forming device,
40 ... reaction chamber,
42 ... heater,
402: temperature adjustment part,
404 ... boat,
406 ... temperature sensor,
410 ... gas flow controller,
412 ... flow sensor,
420 ... pressure adjusting device,
422: pressure sensor,
7 Film-forming single-
Claims (4)
前記設定値の内の１つ以上を算出する設定値算出装置と、
前記算出された設定値と、前記算出された設定値に基づいて、前記被処理基板に対して前記所定の処理を行った場合の処理結果とを対応付けて記憶する設定値記憶手段と
を有し、
前記半導体製造装置は、所望の処理結果を得るための設定値が記憶されている場合には、前記記憶されている設定値を前記所定の処理のために用い、これ以外の場合には、前記算出される設定値を前記所定の処理のために用いる
半導体製造システム。 A semiconductor processing apparatus that performs a predetermined process on a substrate to be processed based on a set value indicating a processing condition;
A setting value calculating device that calculates one or more of the setting values;
Setting value storage means for storing the calculated setting value and a processing result when the predetermined processing is performed on the substrate to be processed based on the calculated setting value in association with each other. And
The semiconductor manufacturing apparatus uses the stored set value for the predetermined process when a set value for obtaining a desired processing result is stored, and in other cases, A semiconductor manufacturing system using the calculated set value for the predetermined processing.
前記算出の対象となる対象設定値それぞれの変化と、前記処理結果それぞれとの関係を示す関係係数を算出する関係係数算出手段と、
前記算出された関係係数に基づいて、前記半導体それぞれに対して所望の処理結果を与える前記対象設定値を求める設定値算出手段と
を有する請求項１に記載の半導体製造システム。 The set value calculation device,
A change in each of the target setting values to be calculated, and a relation coefficient calculation unit that calculates a relation coefficient indicating a relation with each of the processing results,
2. The semiconductor manufacturing system according to claim 1, further comprising: a setting value calculating unit that obtains the target setting value that gives a desired processing result for each of the semiconductors based on the calculated relation coefficient. 3.
前記半導体製造装置は、特定の数量および前記反応室内における位置またはこれらのいずれかの被処理基板に対する所望の処理結果を得るための設定値が記憶されている場合には、前記記憶されている設定値を前記所定の処理のために用い、これ以外の場合には、前記算出された設定値を前記所定の処理のために用いる
請求項１または２に記載の半導体製造システム。 The set value storage unit stores the quantity of the substrate to be processed, the calculated set value, and the calculated processing result in association with each other,
The semiconductor manufacturing apparatus is configured such that, when a specific quantity and a position in the reaction chamber or a set value for obtaining a desired processing result with respect to any one of the substrates to be processed is stored, the stored setting is stored. The semiconductor manufacturing system according to claim 1, wherein a value is used for the predetermined processing, and otherwise, the calculated set value is used for the predetermined processing.
前記設定値の内の１つ以上を算出し、
前記算出された設定値と、前記算出された設定値に基づいて、前記被処理基板に対して前記所定の処理を行った場合の処理結果とを対応付けて記憶し、
前記半導体製造装置に、前記被処理基板を搬入し、
前記半導体製造装置に、所望の処理結果を得るための設定値が記憶されている場合には、前記記憶されている設定値を用いて前記所定の処理を行わせ、これ以外の場合には、前記算出される設定値を用いて前記所定の処理を行わせ、
前記所定の処理がなされた被処理基板を、前記半導体装置から搬出する半導体製造方法。
A semiconductor manufacturing method using a semiconductor manufacturing apparatus that performs a predetermined process on a substrate to be processed based on a set value indicating a processing condition,
Calculating one or more of the set values,
Based on the calculated set value and the calculated set value, a processing result when the predetermined processing is performed on the target substrate is stored in association with the processing result,
Loading the substrate to be processed into the semiconductor manufacturing apparatus,
In the semiconductor manufacturing apparatus, when a set value for obtaining a desired processing result is stored, the predetermined processing is performed using the stored set value, otherwise, The predetermined processing is performed using the calculated set value,
A semiconductor manufacturing method in which the substrate to be processed, which has been subjected to the predetermined processing, is carried out from the semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003334871A JP4455856B2 (en) | 2002-09-26 | 2003-09-26 | Semiconductor manufacturing system and semiconductor manufacturing method |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002280454 | 2002-09-26 | ||
| JP2003334871A JP4455856B2 (en) | 2002-09-26 | 2003-09-26 | Semiconductor manufacturing system and semiconductor manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004140348A true JP2004140348A (en) | 2004-05-13 |
| JP4455856B2 JP4455856B2 (en) | 2010-04-21 |
Family
ID=32473122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003334871A Expired - Lifetime JP4455856B2 (en) | 2002-09-26 | 2003-09-26 | Semiconductor manufacturing system and semiconductor manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4455856B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006252246A (en) * | 2005-03-11 | 2006-09-21 | Omron Corp | Reaction control device, reaction control method, program and storage medium |
| JP2007250682A (en) * | 2006-03-14 | 2007-09-27 | Matsushita Electric Ind Co Ltd | Substrate processor, temperature control method thereof, and substrate processing system |
| JP2013207256A (en) * | 2012-03-29 | 2013-10-07 | Tokyo Electron Ltd | Heat processing system, heat processing method, and program |
| KR20150109280A (en) * | 2014-03-19 | 2015-10-01 | 도쿄엘렉트론가부시키가이샤 | Substrate processing method, program, control device, substrate processing apparatus, and substrate processing system |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6830464B2 (en) | 2018-09-26 | 2021-02-17 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | Substrate processing equipment, semiconductor device manufacturing methods and recording media. |
-
2003
- 2003-09-26 JP JP2003334871A patent/JP4455856B2/en not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006252246A (en) * | 2005-03-11 | 2006-09-21 | Omron Corp | Reaction control device, reaction control method, program and storage medium |
| JP4622594B2 (en) * | 2005-03-11 | 2011-02-02 | オムロン株式会社 | Reaction control device |
| JP2007250682A (en) * | 2006-03-14 | 2007-09-27 | Matsushita Electric Ind Co Ltd | Substrate processor, temperature control method thereof, and substrate processing system |
| JP2013207256A (en) * | 2012-03-29 | 2013-10-07 | Tokyo Electron Ltd | Heat processing system, heat processing method, and program |
| KR20150109280A (en) * | 2014-03-19 | 2015-10-01 | 도쿄엘렉트론가부시키가이샤 | Substrate processing method, program, control device, substrate processing apparatus, and substrate processing system |
| JP2015179752A (en) * | 2014-03-19 | 2015-10-08 | 東京エレクトロン株式会社 | Substrate processing method, program, control device, substrate processing apparatus and substrate processing system |
| KR101872067B1 (en) * | 2014-03-19 | 2018-06-27 | 도쿄엘렉트론가부시키가이샤 | Substrate processing method, program, control device, substrate processing apparatus, and substrate processing system |
| US10236223B2 (en) | 2014-03-19 | 2019-03-19 | Tokyo Electron Limited | Substrate processing method, program, apparatus and system to determine substrate processing result |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4455856B2 (en) | 2010-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5101243B2 (en) | Substrate processing apparatus, substrate processing apparatus control method, and program | |
| KR100914791B1 (en) | System and method for controlling movement of a workpiece in a thermal processing system | |
| JP5005388B2 (en) | Heat treatment system, heat treatment method, and program | |
| JP5788355B2 (en) | Heat treatment system, heat treatment method, and program | |
| JP2008262492A (en) | Heat treatment device, automatic adjustment method for control constant and storage medium | |
| US20230221700A1 (en) | Temperature control method, method of manufacturing semiconductor device, non-transitory computer-readable recording medium and substrate processing apparatus | |
| US11158529B2 (en) | Method of manufacturing semiconductor device, method of controlling temperature and non-transitory computer-readable recording medium | |
| JP2010118605A (en) | Substrate processing apparatus, method of manufacturing semiconductor device, and temperature controlling method | |
| JP6512860B2 (en) | Heat treatment system, heat treatment method, and program | |
| KR20170113201A (en) | Control device, substrate processing system, substrate processing method, and program | |
| JP5049302B2 (en) | Heat treatment apparatus, temperature adjustment method for heat treatment apparatus, and program | |
| CN114355998A (en) | Compensation parameter acquisition method and device for semiconductor heat treatment equipment | |
| JP6596316B2 (en) | Heat treatment system, heat treatment method, and program | |
| JP4455856B2 (en) | Semiconductor manufacturing system and semiconductor manufacturing method | |
| JP2002110552A (en) | Heat treating apparatus and controller therefor | |
| JP3934020B2 (en) | Semiconductor manufacturing system and semiconductor manufacturing method | |
| KR20220117820A (en) | Deposition system and deposition method | |
| JP2002252220A (en) | Heat treatment system and heat treatment method | |
| JP4536214B2 (en) | Heat treatment apparatus and control method of heat treatment apparatus | |
| US20220406631A1 (en) | Temperature correction information calculating device, semiconductor manufacturing apparatus, recording medium, and temperature correction information calculating method | |
| JP4802019B2 (en) | Temperature control method for substrate processing apparatus, substrate processing apparatus and substrate processing system | |
| US20240011161A1 (en) | Parameter setting method and substrate processing apparatus | |
| US20220392814A1 (en) | Temperature correction information calculation device, semiconductor manufacturing apparatus, storage medium, and temperature correction information calculation method | |
| JP2005236248A (en) | Temperature detection system | |
| US10692782B2 (en) | Control device, substrate processing system, substrate processing method, and program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4455856 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |