JP2004140052A - Electrode structure and its fabricating process - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a fabricating process of an electrode structure in which an increase in the contact resistance due to heat of about 150°C-350°C in the assembling process can be suppressed without requiring a heat treatment of about 400°C-600°C. <P>SOLUTION: The electrode structure comprises an n-type GaN substrate 1, and an n-side ohmic electrode 10 including an Al layer 10a formed on the rear surface of the n-type GaN substrate 1, a Pt layer 10b formed to touch the surface of the Al layer 10a, and an Au layer 10c formed on the surface of the Pt layer 10b. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
この発明は、電極構造およびその製造方法に関し、特に、窒化物系半導体発光素子などに用いられる電極構造およびその製造方法に関する。
【０００２】
【従来の技術】
近年、窒化物系半導体が用いられた窒化物系半導体発光ダイオード素子（ＬＥＤ）や窒化物系半導体レーザ素子（ＬＤ）などの窒化物系半導体発光素子が実用化されている。この内、窒化物系半導体レーザ素子は、次世代の大容量光ディスク用光源としての利用が期待され、その開発が盛んに行われている。窒化物系半導体レーザ素子において、良好な素子特性を得るためには、動作電圧を低減する必要がある。動作電圧を低減するためには、窒化物系半導体レーザ素子に用いられる電極と窒化物系半導体との良好なオーミック接触を得る必要がある。このため、従来では、ｎ側オーミック電極として、種々の電極構造が提案されている。その１つとして、Ｔｉ層とＡｌ層との積層構造を含む電極構造が提案されている（たとえば、特許文献１）。
【０００３】
図１６は、従来のＴｉ層とＡｌ層との積層膜を有するｎ側オーミック電極構造を含む窒化物系半導体レーザ素子を示した断面図である。図１６を参照して、従来の窒化物系半導体レーザ素子では、サファイア基板１０１上に、約２０ｎｍの膜厚を有するＧａＮからなる低温バッファ層１０２が形成されている。低温バッファ層１０２上には、約４μｍの膜厚を有するＧａＮからなるＳｉがドープされたｎ型コンタクト層１０３が形成されている。このｎ型コンタクト層１０３は、凸部を有するように形成されている。ｎ型コンタクト層１０３の凸部上には、約５０ｎｍの膜厚を有するＳｉがドープされたＩｎ_０．１Ｇａ_０．９Ｎからなるｎ型クラック防止層１０４が形成されている。ｎ型クラック防止層１０４上には、約０．５μｍの膜厚を有するＳｉがドープされたＡｌ_０．３Ｇａ_０．７Ｎからなるｎ型クラッド層１０５が形成されている。
【０００４】
ｎ型クラッド層１０５上には、多重量子井戸（ＭＱＷ（Ｍｕｌｔｉｐｌｅ　Ｑｕａｎｔｕｍ　Ｗｅｌｌ））構造を有する活性層を含む発光層１０６が形成されている。発光層１０６上には、凸部を有するＭｇがドープされたＡｌ_０．３Ｇａ_０．７Ｎからなるｐ型クラッド層１０７が形成されている。このｐ型クラッド層１０７の凸部分の膜厚は、約０．５μｍである。このｐ型クラッド層１０７の凸部上には、約０．５μｍの膜厚を有するＭｇがドープされたＧａＮからなるｐ型コンタクト層１０８が形成されている。ｐ型クラッド層１０７の凸部と、ｐ型コンタクト層１０８とによって、電流通路となるストライプ状のリッジ部１１５が構成されている。
【０００５】
また、ｐ型クラッド層１０７からｎ型コンタクト層１０３までの一部領域が除去されている。リッジ部１１５の上面以外の領域と、ｐ型クラッド層１０７からｎ型コンタクト層１０３までの除去された部分の側面と、ｎ型コンタクト層１０３の露出された表面の一部上とに、ＳｉＯ_２からなる電流ブロック層１０９が形成されている。ｐ型コンタクト層１０８の上面上には、ｐ側オーミック電極１１０が形成されている。ｐ側オーミック電極１１０の上面上と、電流ブロック層１０９上とに、ｐ側オーミック電極１１０の上面に接触するように、ｐ側パッド電極１１１が形成されている。
【０００６】
また、ｎ型コンタクト層１０３の露出された表面上には、約１０ｎｍの厚みを有するＴｉ層（下層）と、約３００ｎｍの膜厚を有するＡｌ層（上層）とからなるｎ側オーミック電極１１２が形成されている。ｎ側オーミック電極１１２上には、ｎ側パッド電極１１３が形成されている。
【０００７】
【特許文献１】
特開２００２−１３４８２２号公報
【発明が解決しようとする課題】
上記した従来のＴｉ／Ａｌからなるｎ側オーミック電極１１２を有する窒化物系半導体レーザ素子では、窒化物系半導体レーザ素子の形成後に、その窒化物系半導体レーザ素子を半田などの融着材を用いて放熱台（サブマウント）上に融着する組立プロセスを行う。しかしながら、この組立プロセスおいて、半田などを溶融するために、約１５０℃〜約３５０℃の熱が窒化物系半導体レーザ素子のｎ側オーミック電極１１２に加わる。この組立プロセスにおける約１５０℃〜約３５０℃の熱によって、ｎ側オーミック電極１１２を構成するＡｌの結晶粒が増大したり、Ａｌが隣接する金属であるＴｉと合金化するなどのＡｌの変成が生じるという不都合があった。このようにＡｌが変成すると、ｎ側オーミック電極１１２とｎ型コンタクト層１０３とのコンタクト抵抗が増大するという問題点があった。
【０００８】
そこで、従来では、上記問題点を解消するために、ｎ側オーミック電極１１２の形成後で組立プロセスの前に、予め、約４００℃〜約６００℃の熱処理を行うことによって、組立プロセスにおいて約１５０℃〜約３５０℃の熱が加わったとしてもｎ側オーミック電極１１２のコンタクト抵抗が上昇するのを抑制している。
【０００９】
しかしながら、このようにｎ側オーミック電極１１２の形成後に約４００℃〜約６００℃で熱処理を行うと、ｐ側オーミック電極１１０の電極材料が相互拡散するため、ｐ側オーミック電極１１０のコンタクト抵抗が増大するとともに、ｐ側オーミック電極１１０の表面荒れが生じる。この場合、ｐ側オーミック電極１１０のコンタクト抵抗の増大により素子の動作電圧が増大するとともに、素子寿命が短くなるという新たな不都合が発生する。
【００１０】
このように、従来では、組立プロセスにおける約１５０℃〜約３５０℃の熱に起因するコンタクト抵抗の上昇を抑制するために約４００℃〜約６００℃の処理を行うと、上記のような新たな不都合が生じるという問題点があった。
【００１１】
この発明は上記のような課題を解決するためになされたものであり、この発明の１つの目的は、約４００℃〜約６００℃の熱処理を行うことなく、組立プロセスにおける約１５０℃〜約３５０℃の熱に起因するコンタクト抵抗の上昇を抑制することが可能な電極構造を提供することである。
【００１２】
この発明のもう１つの目的は、上記の電極構造において、約４００℃〜約６００℃の熱処理を行うことなく、組立プロセスにおける約１５０℃〜約３５０℃の熱に起因するＡｌの変成を抑制することである。
【００１３】
この発明のさらにもう１つの目的は、約４００℃〜約６００℃の熱処理を行うことなく、組立プロセスにおける約１５０℃〜約３５０℃の熱に起因するコンタクト抵抗の上昇を抑制することが可能な電極構造の製造方法を提供することである。
【００１４】
この発明の他の目的は、上記の電極構造の製造方法において、ｎ型の窒化物系半導体基板の裏面上に電極が形成される場合に、容易に、ｎ型の窒化物系半導体基板と電極との良好なオーミック接触を得ることである。
【００１５】
【課題を解決するための手段】
この発明の第１の局面による電極構造は、ｎ型の窒化物系半導体層と、ｎ型の窒化物系半導体層の一方表面上に形成されたＡｌからなる第１電極層、第１電極層の表面に接触するように形成されたＰｔからなる第２電極層、および、第２電極層の表面上に形成されたＡｕからなる第３電極層を含む電極とを備えている。
【００１６】
この第１の局面による電極構造では、上記のように、窒化物系半導体層の一方表面上に形成されたＡｌからなる第１電極層の表面に接触するように、Ｐｔからなる第２電極層を形成することによって、Ｐｔにより、組立プロセス時の約１５０℃〜３５０℃の熱に起因する第１電極層のＡｌの結晶粒の増大やＡｌの合金化などのＡｌの変成を抑制することができる。また、第２電極層の表面上にＡｕからなる第３電極層を形成することによって、放熱性に優れたＡｕにより、組立プロセス時に電極全体の温度が上昇するのを抑制することができるので、組立プロセス時の約１５０℃〜３５０℃の熱に起因する第１電極層のＡｌの変成をより抑制することができる。これにより、組立プロセス時の約１５０℃〜３５０℃の熱に起因するＡｌの変成による窒化物半導体層と電極とのコンタクト抵抗の増大を抑制することができる。その結果、約４００℃〜約６００℃の熱処理を行うことなく、組立プロセスにおける約１５０℃〜約３５０℃の熱に起因するコンタクト抵抗の上昇を抑制することができる。また、第２電極層を構成するＰｔは窒化物系半導体との熱膨張係数の差が小さいので、窒化物系半導体層との付着力に優れている。このため、Ａｌ層が島状に形成された場合に、Ａｌ層が存在しない部分でのＰｔ層と窒化物系半導体層との付着力を向上させることができる。これによっても、窒化物系半導体層と電極とのコンタクト抵抗の上昇を抑制することができる。
【００１７】
上記第１の局面による電極構造において、好ましくは、Ｐｔからなる第２電極層は、３ｎｍ以上５０ｎｍ以下の膜厚を有する。このように構成すれば、融点が高いために成膜温度が高いＰｔの成膜時間を短くすることができるので、第２電極層の形成時の温度上昇を抑制することができる。これにより、第２電極層の形成時の温度上昇に起因する第１電極層のＡｌの変成を抑制することができる。これによっても、Ａｌの変成による窒化物半導体層と電極とのコンタクト抵抗の増大を抑制することができる。
【００１８】
この発明の第２の局面による電極構造は、ｎ型の窒化物系半導体層と、ｎ型の窒化物系半導体層の一方表面上に形成されたＡｌからなる第１電極層、第１電極層の表面に接触するように形成されたＰｄからなる第２電極層、および、第２電極層の表面上に形成されたＡｕからなる第３電極層を含む電極とを備えている。
【００１９】
この第２の局面による電極構造では、上記のように、窒化物系半導体層の一方表面上に形成されたＡｌからなる第１電極層の表面に接触するように、Ｐｄからなる第２電極層を形成することによって、Ｐｄにより、組立プロセス時の約１５０℃〜３５０℃の熱に起因する第１電極層のＡｌの結晶粒の増大やＡｌの合金化などのＡｌの変成を抑制することができる。この場合、Ｐｄは、Ｐｔに比べてＡｕと合金化しにくいため、経時変化や熱により第３電極層のＡｕがＰｄからなる第２電極層を経て第１電極層のＡｌと合金化するのをより抑制することができる。また、第２電極層の表面上にＡｕからなる第３電極層を形成することによって、放熱性に優れたＡｕにより、組立プロセス時に電極全体の温度が上昇するのを抑制することができるので、組立プロセス時の約１５０℃〜３５０℃の熱に起因する第１電極層のＡｌの変成をより抑制することができる。これにより、組立プロセス時の約１５０℃〜３５０℃の熱に起因するＡｌの変成による窒化物半導体層と電極とのコンタクト抵抗の増大を抑制することができる。その結果、約４００℃〜約６００℃の熱処理を行うことなく、組立プロセスにおける約１５０℃〜約３５０℃の熱に起因するコンタクト抵抗の上昇を抑制することができる。
【００２０】
上記第１または第２の局面による電極構造において、好ましくは、Ａｌからなる第１電極層は、３ｎｍ以上３０ｎｍ以下の膜厚を有する。このように薄い膜厚でＡｌからなる第１電極層を形成すれば、組立プロセス時に約１５０℃〜約３５０℃の熱が加わった場合に、Ａｌの結晶粒が増大しにくくなるため、コンタクト抵抗の増大をより抑制することができる。
【００２１】
上記第１または第２の局面による電極構造において、好ましくは、第１電極層は、窒化物系半導体層上に島状に分布するように形成されており、第２電極層は、島状に分布された第１電極層および窒化物系半導体層に接触するように形成されている。このように構成すれば、第２電極層が島状に分布された第１電極層を取り囲むように形成されるので、第１電極層を構成するＡｌの結晶粒が組立プロセス時の約１５０℃〜約３５０℃の熱によって増大するのをより抑制することができる。これにより、Ａｌの結晶粒の増大に起因する窒化物半導体層と電極とのコンタクト抵抗の増大をより抑制することができる。
【００２２】
この発明の第３の局面による電極構造の製造方法は、ｎ型の窒化物系半導体基板の裏面をドライエッチングする工程と、ドライエッチングされた窒化物系半導体基板の裏面上に、Ａｌからなる第１電極層を形成する工程と、第１電極層の表面に接触するように、Ｐｔからなる第２電極層を形成する工程と、第２電極層の表面上に、Ａｕからなる第３電極層を形成する工程とを備えている。
【００２３】
この第３の局面による電極構造の製造方法では、上記のように、ｎ型の窒化物系半導体基板の裏面をドライエッチングした後、そのドライエッチングされた窒化物系半導体基板の裏面上に、Ａｌからなる第１電極層、Ｐｔからなる第２電極層およびＡｕからなる第３電極層を順次形成することによって、窒化物系半導体基板の裏面を研磨する際に発生した不純物や酸化層をドライエッチングにより除去することができるので、窒化物系半導体基板と、第１〜第３電極層からなる電極との良好なオーミック接触を得ることができる。また、窒化物系半導体層の一方表面上に形成されたＡｌからなる第１電極層の表面に接触するように、Ｐｔからなる第２電極層を形成することによって、Ｐｔにより、組立プロセス時の約１５０℃〜３５０℃の熱に起因する第１電極層のＡｌの結晶粒の増大やＡｌの合金化などのＡｌの変成を抑制することができる。また、第２電極層の表面上にＡｕからなる第３電極層を形成することによって、放熱性に優れたＡｕにより、組立プロセス時に電極全体の温度が上昇するのを抑制することができるので、組立プロセス時の約１５０℃〜３５０℃の熱に起因する第１電極層のＡｌの変成をより抑制することができる。これにより、組立プロセス時の約１５０℃〜３５０℃の熱に起因するＡｌの変成による窒化物半導体層と電極とのコンタクト抵抗の増大を抑制することができる。その結果、約４００℃〜約６００℃の熱処理を行うことなく、組立プロセスにおける約１５０℃〜約３５０℃の熱に起因するコンタクト抵抗の上昇を抑制することができる。
【００２４】
また、第３の局面では、第２電極層を構成するＰｔは窒化物系半導体との熱膨張係数の差が小さいので、窒化物系半導体層との付着力に優れている。このため、Ａｌ層が島状に形成された場合に、Ａｌ層が存在しない部分でのＰｔ層と窒化物系半導体層との付着力を向上させることができる。これによっても、窒化物系半導体層と電極とのコンタクト抵抗の上昇を抑制することができる。
【００２５】
この発明の第４の局面による電極構造の製造方法は、ｎ型の窒化物系半導体基板の裏面をドライエッチングする工程と、ドライエッチングされた窒化物系半導体基板の裏面上に、Ａｌからなる第１電極層を形成する工程と、第１電極層の表面に接触するように、Ｐｄからなる第２電極層を形成する工程と、第２電極層の表面上に、Ａｕからなる第３電極層を形成する工程とを備えている。
【００２６】
この第４の局面による電極構造の製造方法では、上記のように、ｎ型の窒化物系半導体基板の裏面をドライエッチングした後、そのドライエッチングされた窒化物系半導体基板の裏面上に、Ａｌからなる第１電極層、Ｐｄからなる第２電極層およびＡｕからなる第３電極層を順次形成することによって、窒化物系半導体基板の裏面を研磨する際に発生した不純物や酸化層をドライエッチングにより除去することができるので、窒化物系半導体基板と第１〜第３電極層からなる電極層との良好なオーミック接触を得ることができる。
【００２７】
また、第４の局面では、窒化物系半導体層の一方表面上に形成されたＡｌからなる第１電極層の表面に接触するように、Ｐｄからなる第２電極層を形成することによって、Ｐｄにより、組立プロセス時の約１５０℃〜３５０℃の熱に起因する第１電極層のＡｌの結晶粒の増大やＡｌの合金化などのＡｌの変成を抑制することができる。この場合、Ｐｄは、Ｐｔに比べてＡｕと合金化しにくいため、経時変化や熱により第３電極層のＡｕがＰｄからなる第２電極層を経て第１電極層のＡｌと合金化するのをより抑制することができる。また、第２電極層の表面上にＡｕからなる第３電極層を形成することによって、放熱性に優れたＡｕにより、組立プロセス時に電極全体の温度が上昇するのを抑制することができるので、組立プロセス時の約１５０℃〜３５０℃の熱に起因する第１電極層のＡｌの変成をより抑制することができる。これにより、組立プロセス時の約１５０℃〜３５０℃の熱に起因するＡｌの変成による窒化物半導体層と第１電極層とのコンタクト抵抗の増大を抑制することができる。その結果、約４００℃〜約６００℃の熱処理を行うことなく、組立プロセスにおける約１５０℃〜約３５０℃の熱に起因するコンタクト抵抗の上昇を抑制することができる。
【００２８】
また、本発明の別の局面による電極構造では、ｐ側オーミック電極の上面に接触するように、下層から上層に向かって、約１００ｎｍの膜厚を有するＴｉ層と、約１５０ｎｍの膜厚を有するＰｄ層と、約３μｍの膜厚を有するＡｕ層とからなるｐ側パッド電極が形成されている。このように、ｐ側パッド電極として、Ｔｉ層とＰｄ層とＡｕ層との３層構造を用いることによって、Ａｕ層のＡｕとＴｉ層のＴｉとが合金化するのを有効に抑制することができる。すなわち、ＡｕとＴｉとは合金化すると強い応力を発生して電極および素子の信頼性に悪影響を及ぼすため、従来では、Ｐｔからなる中間層を挿入してＴｉ／Ｐｔ／Ａｕ構造とすることによって、Ｔｉ層とＡｕ層とを分離している。これに対して、本発明のｐ側パッド電極は、中間層として、ＰｔよりもＡｕと合金化しにくいＰｄ層を用いることによって、経時変化および熱変化によりＡｕ層のＡｕが中間層（Ｐｄ層）を経てＴｉ層に移動してＴｉと合金化するのをより有効に抑制することができる。
【００２９】
また、ｐ側パッド電極の中間層を構成するＰｄは、Ｐｔよりも軟らかい金属であるため、ｐ側パッド電極側からサブマウント（放熱台）に取り付けるジャンクションダウン方式の組立時にｐ側オーミックコンタクトや発光層に加わる応力を緩和することができる。このため、ｐ側オーミックコンタクトや発光層へのダメージを抑制することができるので、ｐ側オーミックコンタクトへのダメージに起因するｐ側のコンタクト抵抗の上昇や、発光層へのダメージに起因する発光層の結晶性の劣化を抑制することができる。その結果、動作電圧の増大や素子の信頼性劣化を防止することができる。特に、コンタクト層が薄い（０．０２μｍ以下）場合や発光層上の窒化物系半導体層が薄い（０．５μｍ以下）場合は、ジャンクションダウン方式の組立時にｐ側オーミックコンタクトや発光層に応力が加わりやすいので、より効果的である。
【００３０】
【発明の実施の形態】
以下、本発明を具体化した実施形態を図面に基づいて説明する。
【００３１】
（第１実施形態）
図１は、本発明の第１実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子を示した断面図である。図２は、図１に示した窒化物系半導体レーザ素子の発光層の詳細を示した断面図である。図３は、図１に示した第１実施形態による窒化物系半導体レーザ素子のｎ側オーミック電極の詳細構造を示した拡大断面図である。
【００３２】
まず、第１実施形態による窒化物系半導体レーザ素子５０では、図１に示すように、酸素がドープされたｎ型ＧａＮ基板１の（０００１）面上に、約１μｍの膜厚を有するＧａＮからなるアンドープのｎ型層２が形成されている。なお、ｎ型ＧａＮ基板１は、本発明の「ｎ型の窒化物系半導体層」および「ｎ型の窒化物系半導体基板」の一例である。また、「アンドープ」とは、不純物を意図的にドープしていないことを意味する。したがって、不純物が全くドープされていない場合のみならず、意図しないで不純物が少量混入している場合も、「アンドープ」に該当する。ｎ型層２上には、約１μｍの膜厚を有するＡｌ_０．０７Ｇａ_０．９３Ｎからなるアンドープのｎ型クラッド層３が形成されている。ｎ型クラッド層３上には、発光層４が形成されている。
【００３３】
発光層４は、図２に示すように、ＭＱＷ（多重量子井戸）構造を有するＭＱＷ活性層４１と、ＭＱＷ活性層４１上に形成されたｐ側光ガイド層４２と、ｐ側光ガイド層４２上に形成されたｐ側キャリアブロック層４３と、ＭＱＷ活性層４１下に形成されたｎ側キャリアブロック層４４とを含んでいる。ＭＱＷ活性層４１は、約３．５ｎｍの膜厚を有するアンドープのＩｎ_ＸＧａ_１−ＸＮからなる３つの量子井戸層４１ａと、約２０ｎｍの膜厚を有するアンドープのＩｎ_ＹＧａ_１−ＹＮからなる３つの量子障壁層４１ｂとが交互に積層されて構成されている。なお、Ｘ＞Ｙであり、Ｘ＝０．１５、Ｙ＝０．０５である。ｐ側光ガイド層４２は、約０．１μｍの膜厚を有するアンドープのＩｎ_０．０１Ｇａ_０．９９Ｎからなる。また、ｐ側キャリアブロック層４３は、約２０ｎｍの膜厚を有するアンドープのＡｌ_０．２５Ｇａ_０．７５Ｎからなる。このｐ側キャリアブロック層４３は、ＭＱＷ活性層４１からのキャリアのオーバフローを抑制する機能を有する。また、ｎ側キャリアブロック層４４は、約２０ｎｍの膜厚を有するアンドープのＡｌ_０．２５Ｇａ_０．７５Ｎからなる。このｎ側キャリアブロック層４４は、ＭＱＷ活性層４１からのキャリアのオーバフローを抑制する機能を有する。
【００３４】
また、発光層４を構成するｐ側キャリアブロック層４３上には、図１に示すように、凸部を有するＭｇがドープされたＡｌ_０．０７Ｇａ_０．９３Ｎからなるｐ型クラッド層５が形成されている。このｐ型クラッド層５の凸部の膜厚は、約０．３５μｍであり、ｐ型クラッド層５の凸部以外の領域の膜厚は、約０．０５μｍである。ｐ型クラッド層５の凸部の上面上には、約３ｎｍの膜厚を有するＭｇがドープされたＩｎ_０．０１Ｇａ_０．９９Ｎからなるｐ型コンタクト層６が形成されている。ｐ型クラッド層５の凸部と、ｐ型コンタクト層６とによって、電流通路となるリッジ部１５が構成されている。このリッジ部１５は、約１．５μｍの幅を有するストライプ状（細長状）に形成されている。
【００３５】
また、リッジ部１５の側面と、ｐ型クラッド層５のリッジ部１５以外の平坦部の上面上とに、約０．２μｍの膜厚を有するＳｉＯ_２膜からなる電流ブロック層７が形成されている。ｐ型コンタクト層６の上面上には、下層から上層に向かって、約１ｎｍの膜厚を有するＰｔ層と、約１００ｎｍの膜厚を有するＰｄ層と、約２４０ｎｍの膜厚を有するＡｕ層とからなるｐ側オーミック電極８が形成されている。このｐ側オーミック電極８は、ストライプ状（細長状）に形成されている。
【００３６】
また、ｐ側オーミック電極８の上面および側面上と、電流ブロック層７の上面上とに、ｐ側オーミック電極８の上面に接触するように、下層から上層に向かって、約１００ｎｍの膜厚を有するＴｉ層と、約１５０ｎｍの膜厚を有するＰｄ層と、約３μｍの膜厚を有するＡｕ層とからなるｐ側パッド電極９が形成されている。このように、ｐ側パッド電極９として、Ｔｉ層とＰｄ層とＡｕ層との３層構造を用いることによって、Ａｕ層のＡｕとＴｉ層のＴｉとが合金化するのを有効に抑制することができる。すなわち、ＡｕとＴｉとは合金化すると強い応力を発生して電極および素子の信頼性に悪影響を及ぼすため、従来では、Ｐｔからなる中間層を挿入してＴｉ／Ｐｔ／Ａｕ構造とすることによって、Ｔｉ層とＡｕ層とを分離している。これに対して、第１実施形態のｐ側パッド電極９では、中間層として、ＰｔよりもＡｕと合金化しにくいＰｄ層を用いることによって、経時変化および熱変化によりＡｕ層のＡｕが中間層（Ｐｄ層）を経てＴｉ層に移動してＴｉと合金化するのをより有効に抑制することができる。
【００３７】
また、ｐ側パッド電極９の中間層を構成するＰｄは、Ｐｔよりも軟らかい金属であるため、ｐ側パッド電極９側からサブマウント（放熱台）に取り付けるジャンクションダウン方式の組立時にｐ側オーミックコンタクトや発光層４に加わる応力を緩和することができる。このため、ｐ側オーミックコンタクトや発光層４へのダメージを抑制することができるので、ｐ側オーミックコンタクトへのダメージに起因するｐ側のコンタクト抵抗の上昇や、発光層４へのダメージに起因する発光層４の結晶性の劣化を抑制することができる。その結果、動作電圧の増大や、素子寿命の低下を抑制することができる。特に、ｐ型コンタクト層６が薄い（０．０２μｍ以下）場合や発光層４上の窒化物系半導体層が薄い（０．５μｍ以下）場合は、ジャンクションダウン方式の組立時にｐ側オーミックコンタクトや発光層４に応力が加わりやすいので、より効果的である。
【００３８】
ここで、この第１実施形態では、図３に示すように、ｎ型ＧａＮ基板１の裏面上に、ｎ型ＧａＮ基板１の裏面に近い方から順に、約６ｎｍの膜厚を有するＡｌ層１０ａと、約１０ｎｍの膜厚を有するＰｔ層１０ｂと、約１００ｎｍの膜厚を有するＡｕ層１０ｃとの３層構造（Ａｌ／Ｐｔ／Ａｕ）からなるｎ側オーミック電極１０が形成されている。なお、Ａｌ層１０ａは、本発明の「第１電極層」の一例であり、Ｐｔ層１０ｂは、本発明の「第２電極層」の一例であり、Ａｕ層１０ｃは、本発明の「第３電極層」の一例である。また、ｎ側オーミック電極１０は、本発明の「電極」の一例である。
【００３９】
また、ｎ側オーミック電極１０を構成するＡｌ層１０ａは、ｎ型ＧａＮ基板１の裏面上に、島状に不均一に分布するように形成されている。また、Ｐｔ層１０ｂは、島状に分布されたＡｌ層１０ａの表面と、ｎ型ＧａＮ基板１の裏面とに接触するように形成されている。このＰｔ層１０ｂは、Ａｌ層１０ａを構成するＡｌの結晶粒が組立プロセス時の約１５０℃〜約３５０℃の温度により増大するのを抑制するとともに、Ａｌが合金化するのを抑制する機能を有する。また、Ａｕ層１０ｃは、放熱性を向上させる機能を有する。
【００４０】
図４は、本発明の第１実施形態によるＡｌ／Ｐｔ／Ａｕのｎ側オーミック電極構造と従来のＴｉ／Ａｌのｎ側オーミック電極構造との熱処理温度に対するコンタクト抵抗を示した特性図である。図４を参照して、第１実施形態による窒化物系半導体レーザ素子のｎ側オーミック電極１０では、従来のｎ側オーミック電極よりもコンタクト抵抗が低減されていることがわかる。特に、組立プロセスにおける約１５０℃〜約３５０℃の温度範囲において、第１実施形態では従来に比べてよりコンタクト抵抗を低減することができることがわかる。また、３５０℃の熱処理温度におけるコンタクト抵抗値は、Ａｌ／Ｐｔ／Ａｕでは４×１０^−４Ω・ｃｍ^２、Ｔｉ／Ａｌでは、１．１×１０^−３Ω・ｃｍ^２であった。
【００４１】
図５は、本発明の第１実施形態によるＡｌ／Ｐｔ／Ａｕのｎ側オーミック電極構造において、Ａｌ層の膜厚を変化させた場合のコンタクト抵抗を示した特性図である。図５を参照して、この特性図では、Ｐｔ層１０ｂを１０ｎｍの膜厚に設定するとともに、Ａｕ層１０ｃを３００ｎｍの膜厚に設定した状態で、Ａｌ層１０ａの膜厚を変化させ、約３５０℃で熱処理した場合のＡｌ／Ｐｔ／Ａｕ構造を有するｎ側オーミック電極１０のコンタクト抵抗の変化を示している。図５から明らかなように、Ａｌ層１０ａの膜厚が約５ｎｍよりも大きい範囲では、Ａｌ層１０ａの膜厚が大きくなるにしたがって、コンタクト抵抗が増大していることがわかる。これは、Ａｌ層１０ａの膜厚が大きくなるにしたがって、Ａｌの結晶粒が熱処理によって増大しやすくなるためであると考えられる。また、Ａｌ層１０ａの膜厚が約５ｎｍより小さい範囲では、Ａｌ層１０ａの膜厚が小さくなるにしたがって、コンタクト抵抗が上昇していることがわかる。これは、Ａｌ層１０ａの膜厚が小さくなりすぎると、良好なオーミック接触が得られないためであると考えられる。
【００４２】
図５に示した特性図を作成する際に、本願発明者が測定したところでは、Ａｌ層１０ａの膜厚が３ｎｍ以上３０ｎｍ以下のときに、コンタクト抵抗は素子適用範囲である１０^−４Ω・ｃｍ^２台の値であった。したがって、第１実施形態におけるＡｌ層１０ａの膜厚は、約３ｎｍ以上約３０ｎｍ以下であることが好ましい。この点を考慮して、第１実施形態では、上記したように、Ａｌ層１０ａの膜厚を約６ｎｍに設定している。
【００４３】
図６は、本発明の第１実施形態によるＡｌ／Ｐｔ／Ａｕのｎ側オーミック電極構造において、Ｐｔ層の膜厚を変化させた場合のコンタクト抵抗を示した特性図である。図６を参照して、この特性図は、Ａｌ層１０ａの膜厚を６ｎｍに設定するとともに、Ａｕ層１０ｃの膜厚を３００ｎｍに設定した状態で、Ｐｔ層１０ｂの膜厚を変化させて３００℃で熱処理した場合のＡｌ／Ｐｔ／Ａｕ構造を有するｎ側オーミック電極１０のコンタクト抵抗の変化を示している。
【００４４】
図６から明らかなように、Ｐｔ層１０ｂの膜厚が約１０ｎｍよりも大きい範囲では、Ｐｔ層１０ｂの膜厚が大きくなるにしたがって、コンタクト抵抗が増大している。この理由は以下の通りである。Ｐｔは、融点が高いため、成膜時の温度上昇が大きい。このため、Ｐｔの膜厚が大きい場合には成膜時間が長くなるので、温度上昇が大きくなる。その結果、コンタクト抵抗が増大すると考えられる。また、Ｐｔ層１０ｂの膜厚が約１０ｎｍ以下の範囲では、Ｐｔ層１０ｂの膜厚が小さくなるにしたがって、コンタクト抵抗が上昇していることがわかる。この理由は、Ｐｔ層１０ｂの膜厚が小さくなると、Ａｌの変成を抑制する効果が小さくなるので、Ａｌの変成に起因してコンタクト抵抗が上昇するためであると考えられる。
【００４５】
図６に示した特性図を作成する際に、本願発明者が測定したところでは、Ｐｔ層１０ｂの膜厚が、約３ｎｍ以上約５０ｎｍ以下の範囲では、コンタクト抵抗は、素子適用範囲である１０^−４Ω・ｃｍ^２台であった。したがって、第１実施形態では、Ｐｔ層１０ｂの膜厚を、約３ｎｍ以上約５０ｎｍ以下に設定するのが好ましい。この点を考慮して、第１実施形態では、上記したように、Ｐｔ層１０ｂの膜厚を、約１０ｎｍに設定している。
【００４６】
なお、Ｐｔよりも高融点であるＨｆやＴａを用いて同様の実験を行ったが、成膜時の温度上昇がＰｔの場合よりも大きいため、熱処理前からコンタクト抵抗は大きな値を示した。
【００４７】
第１実施形態では、上記のように、ｎ型ＧａＮ基板１の裏面上に、Ａｌ層１０ａと、Ａｌ層の表面に接触するＰｔ層１０ｂと、Ｐｔ層の表面上に位置するＡｕ層１０ｃとからなるｎ側オーミック電極１０を形成することによって、Ｐｔ層１０ｂにより、組立プロセス時の約１５０℃〜３５０℃の熱に起因するＡｌ層１０ａのＡｌの結晶粒の増大やＡｌの合金化などのＡｌの変成を抑制することができる。また、放熱性に優れたＡｕ層１０ｃにより、組立プロセス時にｎ側オーミック電極１０の温度が上昇するのを抑制することができるので、組立プロセス時の約１５０℃〜３５０℃の熱に起因するＡｌ層１０ａのＡｌの変成をより抑制することができる。これにより、組立プロセス時の約１５０℃〜３５０℃の熱に起因するＡｌの変成によるｎ型ＧａＮ基板１とｎ側オーミック電極１０とのコンタクト抵抗の増大を抑制することができる。その結果、約４００℃〜約６００℃の熱処理を行うことなく、組立プロセスにおける約１５０℃〜約３５０℃の熱に起因するｎ型ＧａＮ基板１とｎ側オーミック電極１０とのコンタクト抵抗の上昇を抑制することができる。
【００４８】
また、第１実施形態では、Ｐｔ層１０ｂは、窒化物系半導体との熱膨張係数の差が小さいので、ｎ型ＧａＮ基板１との付着力に優れている。このため、Ａｌ層１０ａが島状に形成された場合に、Ａｌ層１０ａが存在しない部分でのＰｔ層１０ｂとｎ型ＧａＮ基板１との付着力を向上させることができる。これによっても、ｎ型ＧａＮ基板１とｎ側オーミック電極１０とのコンタクト抵抗の上昇を抑制することができる。
【００４９】
また、第１実施形態では、Ａｌ層１０ａを、約６ｎｍの薄い膜厚で形成することによって、組立プロセス時に約１５０℃〜約３５０℃の熱が加わった場合に、Ａｌの結晶粒が増大しにくくなるため、ｎ型ＧａＮ基板１とｎ側オーミック電極１０とのコンタクト抵抗の増大をより抑制することができる。
【００５０】
また、第１実施形態では、Ａｌ層１０ａを島状に分布するように形成するとともに、Ｐｔ層１０ｂをｎ型ＧａＮ基板１の裏面とＡｌ層１０ａとに接触するように形成することによって、Ｐｔ層１０ｂが島状に分布されたＡｌ層１０ａを取り囲むように形成されるので、Ａｌ層１０ａを構成するＡｌの結晶粒が組立プロセス時の約１５０℃〜約３５０℃の熱によって増大するのをより抑制することができる。これにより、Ａｌの結晶粒の増大に起因するｎ型ＧａＮ基板１とｎ側オーミック電極１０とのコンタクト抵抗の増大をより抑制することができる。
【００５１】
また、第１実施形態では、Ｐｔ層１０ｂを、３ｎｍ以上５０ｎｍ以下の膜厚に設定することによって、融点が高いために成膜温度が高いＰｔの成膜時間を短くすることができるので、Ｐｔ層１０ｂの形成時の温度上昇を抑制することができる。これにより、Ｐｔ層１０ｂの形成時の温度上昇に起因するＡｌ層１０ａのＡｌの変成を抑制することができる。これによっても、Ａｌの変成によるｎ型ＧａＮ基板１とｎ側オーミック電極１０とのコンタクト抵抗の増大を抑制することができる。
【００５２】
図７〜図１１は、図１および図３に示した第１実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図１、図３、図７〜図１１を参照して、第１実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子の製造プロセスについて説明する。
【００５３】
まず、図７に示すように、有機金属気相堆積法（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）を用いて、ｎ型ＧａＮ基板１上に、上記した組成および膜厚を有するｎ型層２、ｎ型クラッド層３、発光層４、ｐ型クラッド層５およびｐ型コンタクト層６を結晶成長させる。この後、プラズマＣＶＤ法を用いて、ｐ型コンタクト層６の上面上のほぼ全面に、約１μｍの膜厚を有するＳｉＯ_２膜１１ａを形成する。このＳｉＯ_２膜１１ａ上の所定領域に、約１．５μｍの幅を有するストライプ状のレジスト１２を形成する。
【００５４】
この後、レジスト１２をマスクとして、ＣＦ_４ガスによるＲＩＥ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）法により、ＳｉＯ_２膜１１ａをエッチングすることにより、図８に示すように、約１．５μｍの幅を有するストライプ状のＳｉＯ_２膜からなるマスク層１１を形成する。この後、レジスト１２を除去する。
【００５５】
そして、マスク層１１をマスクとして、Ｃｌ_２ガスを用いたＲＩＥ法により、ｐ型コンタクト層６とｐ型クラッド層５の一部とをエッチングすることにより、図９に示されるようなリッジ部１５が形成される。この場合、ｐ型クラッド層５の凸部は、約０．３５μｍの膜厚にするとともに、それ以外の領域（平坦部）におけるｐ型クラッド層５の膜厚が約０．０５μｍになるように、エッチング深さを制御する。この後、マスク層１１を、ＨＦ系エッチャントを用いて除去する。
【００５６】
次に、図１０に示すように、プラズマＣＶＤ法を用いて、約０．２μｍの膜厚を有するＳｉＯ_２膜を形成した後、フォトリソグラフィー技術と、ＣＦ_４ガスによるＲＩＥ法とを用いて、ｐ型コンタクト層６の上面が露出するようにＳｉＯ_２膜の一部を除去することによって、電流ブロック層７が形成される。
【００５７】
次に、図１１に示すように、ｐ型コンタクト層６の上面上に、電子ビーム加熱蒸着法を用いて、下層から上層に向かって、約１ｎｍの膜厚を有するＰｔ層と、約１００ｎｍの膜厚を有するＰｄ層と、約２４０ｎｍの膜厚を有するＡｕ層とからなるｐ側オーミック電極８を形成する。このｐ側オーミック電極８は、ストライプ状（細長状）に形成する。
【００５８】
そして、電子ビーム加熱蒸着法を用いて、ｐ側オーミック電極８の上面および側面上と、電流ブロック層７の上面上とに、ｐ側オーミック電極８の上面に接触するように、下層から上層に向かって、約１００ｎｍの膜厚を有するＴｉ層と、約１５０ｎｍの膜厚を有するＰｄ層と、約３μｍの膜厚を有するＡｕ層とからなるｐ側パッド電極９を形成する。
【００５９】
最後に、ｎ型ＧａＮ基板１の裏面を、ｎ型ＧａＮ基板１が所定の膜厚（たとえば１００μｍ）になるように研磨した後、ｎ型ＧａＮ基板１の裏面を、Ｃｌ_２によるＲＩＥ法を用いて約１μｍ分、ドライエッチングする。その後、図３に示したように、電子ビーム加熱蒸着法を用いて、ｎ型ＧａＮ基板１の裏面に近い側から、６ｎｍの膜厚を有するＡｌ層１０ａと、約１０ｎｍの膜厚を有するＰｔ層１０ｂと、約３００ｎｍの膜厚を有するＡｕ層１０ｃとを順次積層することによって、Ａｌ層１０ａとＰｔ層１０ｂとＡｕ層１０ｃとからなるｎ側オーミック電極１０を形成する。この場合、Ａｌ層１０ａは、島状に不均一に分布するように形成する。なお、島状に不均一に分布されたＡｌ層１０ａは、電子ビーム加熱蒸着法により約６ｎｍの薄いＡｌ層１０ａを低温で形成することにより容易に形成可能である。これにより、図１に示したような、第１実施形態による窒化物系半導体レーザ素子５０が完成される。
【００６０】
第１実施形態による製造プロセスでは、上記のように、ｎ型ＧａＮ基板１の裏面を研磨することによって、ｎ型ＧａＮ基板１の裏面に不純物や基板の酸化層が発生する。この不純物や酸化層は、Ａｌ層１０ａのコンタクト性を妨げるため、オーミック性が悪化する。また、不純物や酸化層は、熱処理によるＡｌ層１０ａの変成を一層助長するため、コンタクト抵抗を増大させる。このような不純物や酸化層はウェットエッチングでは除去することは困難である。そこで、第１実施形態では、Ｃｌ_２ガスを用いたＲＩＥ法によりｎ型ＧａＮ基板１の裏面を約１μｍドライエッチングすることにより不純物や酸化層を除去している。そして、ｎ型ＧａＮ基板１のエッチングされた裏面上に、Ａｌ層１０ａを形成することによって、研磨による不純物や酸化層が除去されたｎ型ＧａＮ基板１の裏面上にＡｌ層１０ａが形成されるので、不純物や酸化層に起因するＡｌ層１０ａのオーミック性の悪化が生じることなく、Ａｌ層１０ａの熱変成を抑制することができる。
【００６１】
図１２は、図１に示した第１実施形態による窒化物系半導体レーザ素子をジャンクションアップ方式でサブマウントに組み立てた状態を示した斜視図である。図１２を参照して、ジャンクションアップ方式を用いる場合には、上記した第１実施形態による窒化物系半導体レーザ素子５０は、ｎ型ＧａＮ基板１の裏面側から、ステム５１に固定したサブマウント（放熱台）５２上に、半田などの融着材５３を用いて融着される。なお、融着材５３としては、Ａｕ・Ｓｎ、Ａｕ・Ｚｎ、Ａｕ・Ｉｎ、Ｓｎ・Ｐｂ、Ｓｎ・Ａｇ、Ｉｎ・ＳｎまたはＰｂ・Ｚｎ系の材料を用いる。この組立プロセスの際に、半田などを溶融するために、約１５０℃〜約３５０℃の熱が窒化物系半導体レーザ素子５０のｎ側オーミック電極１０に加わる。また、窒化物系半導体レーザ素子５０のｐ側パッド電極９には、ボンディングワイヤ５４が接続されている。
【００６２】
図１３は、第１実施形態による窒化物系半導体レーザ素子をジャンクションダウン方式でサブマウントに取り付けた状態を示した斜視図である。図１３を参照して、ジャンクションダウン方式を用いる場合には、上記した第１実施形態による窒化物系半導体レーザ素子５０は、ｐ側パッド電極９側から、ステム５１に固定したサブマウント（放熱台）５２上に、半田などの融着材５３を用いて融着される。このジャンクションダウン方式では、発光層４などの発熱領域がジャンクションアップ方式の場合よりもサブマウント（放熱台）５２に接近するので、素子の放熱効果を向上させることができる。その結果、素子の動作電流および消費電力を低減することができる。なお、ジャンクションダウン方式では、ｎ側オーミック電極１０の裏面に、ボンディングワイヤ５４ａが接続される。また、ｐ側パッド電極９とサブマウント５２を融着する融着材５３としては、Ａｕ・Ｓｎ、Ａｕ・Ｚｎ、Ａｕ・Ｉｎ、Ｓｎ・Ｐｂ、Ｓｎ・Ａｇ、Ｉｎ・ＳｎまたはＰｂ・Ｚｎ系の材料を用いる。この組立プロセスの際に、半田などを融着するために、約１５０℃〜約３５０℃の熱が窒化物系半導体レーザ素子５０のｎ側オーミック電極１０に加わる。
【００６３】
（第２実施形態）
図１４は、本発明の第２実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子を示した断面図であり、図１５は、図１４に示した窒化物系半導体レーザ素子のｎ側オーミック電極の詳細を示した拡大断面図である。図１４および図１５を参照して、この第２実施形態では、上記第１実施形態と異なり、絶縁性のサファイア基板上に形成したｎ型コンタクト層上にＡｌ／Ｐｔ／Ａｕの電極構造を有するｎ側オーミック電極を形成する場合について説明する。
【００６４】
すなわち、この第２実施形態による窒化物系半導体レーザ素子６０では、図１４に示すように、サファイア基板２１上に、約２０ｎｍの膜厚を有するＧａＮからなる低温バッファ層２２が形成されている。低温バッファ層２２上には、約４μｍの膜厚を有するＧａＮからなるＳｉがドープされたｎ型コンタクト層２３が形成されている。なお、ｎ型コンタクト層２３は、本発明の「ｎ型の窒化物系半導体層」の一例である。このｎ型コンタクト層２３は、凸部を有するように形成されている。ｎ型コンタクト層２３の凸部の上面上には、約５０ｎｍの膜厚を有するＳｉがドープされたＩｎ_０．１Ｇａ_０．９Ｎからなるｎ型クラック防止層２４が形成されている。ｎ型クラック防止層２４上には、約０．５μｍの膜厚を有するＳｉがドープされたＡｌ_０．０７Ｇａ_０．９３Ｎからなるｎ型クラッド層２５が形成されている。ｎ型クラッド層２５上には、ＭＱＷ活性層を含む発光層２６が形成されている。この発光層２６は、図２に示した第１実施形態による発光層４と同様の構成を有している。
【００６５】
発光層２６上には、凸部を有するＭｇがドープされたＡｌ_０．０７Ｇａ_０．９３Ｎからなるｐ型クラッド層２７が形成されている。ｐ型クラッド層２７の凸部の膜厚は、約０．３５μｍであり、凸部部以外の領域の膜厚は、約０．０５μｍである。このｐ型クラッド層２７の凸部の上面上には、約３ｎｍの膜厚を有するＭｇがドープされたＩｎ_０．０１Ｇａ_０．９９Ｎからなるｐ型コンタクト層２８が形成されている。ｐ型クラッド層２７の凸部とｐ型コンタクト層２８とによって、電流通路となるリッジ部３５が構成されている。このリッジ部３５は、約１．５μｍの幅を有するストライプ状（細長状）に形成されている。
【００６６】
また、ｐ型クラッド層２７からｎ型コンタクト層２３の一部領域が除去されることによって、ｎ型コンタクト層２３の表面の一部が露出されている。また、リッジ部３５の側面と、ｐ型クラッド層２７の上面と、ｐ型クラッド層２７からｎ型コンタクト層２３の除去された領域の側面と、ｎ型コンタクト層２３の露出された上面の一部とを覆うように、ＳｉＯ_２膜からなる電流ブロック層２９が形成されている。
【００６７】
また、ｐ型コンタクト層２８上には、下層から上層に向かって、約１ｎｍの膜厚を有するＰｔ層と、約１００ｎｍの膜厚を有するＰｄ層と、約２４０ｎｍの膜厚を有するＡｕ層とからなるｐ側オーミック電極３０が形成されている。このｐ側オーミック電極３０は、ストライプ状（細長状）に形成されている。
【００６８】
また、ｐ側オーミック電極３０の上面および側面と、電流ブロック層２９の上面上とには、ｐ側オーミック電極３０の上面に接触するように、下層から上層に向かって、約１００ｎｍの膜厚を有するＴｉ層と、約１５０ｎｍの膜厚を有するＰｄ層と、約３μｍの膜厚を有するＡｕ層とからなるｐ側パッド電極３１が形成されている。このように、ｐ側パッド電極３１として、Ｔｉ層とＰｄ層とＡｕ層との３層構造を用いることによって、Ａｕ層のＡｕとＴｉ層のＴｉとが合金化するのを有効に抑制することができる。すなわち、ＡｕとＴｉとは合金化すると強い応力を発生して電極および素子の信頼性に悪影響を及ぼすため、従来では、Ｐｔからなる中間層を挿入してＴｉ／Ｐｔ／Ａｕ構造とすることによって、Ｔｉ層とＡｕ層とを分離している。これに対して、第２実施形態のｐ側パッド電極３１は、中間層として、ＰｔよりもＡｕと合金化しにくいＰｄ層を用いることによって、経時変化および熱変化によりＡｕ層のＡｕが中間層（Ｐｄ層）を経てＴｉ層に移動してＴｉと合金化するのをより有効に抑制することができる。
【００６９】
また、ｐ側パッド電極３１の中間層を構成するＰｄは、Ｐｔよりも軟らかい金属であるため、ｐ側パッド電極３１側からサブマウント（放熱台）に取り付けるジャンクションダウン方式の組立時にｐ側オーミックコンタクトや発光層２６に加わる応力を緩和することができる。このため、ｐ側オーミックコンタクトや発光層２６へのダメージを抑制することができるので、ｐ側オーミックコンタクトへのダメージに起因するｐ側のコンタクト抵抗の上昇や、発光層２６へのダメージに起因する発光層２６の結晶性の劣化を抑制することができる。その結果、動作電圧の増大や、素子寿命の低下を抑制することができる。特に、ｐ型コンタクト層２８が薄い（０．０２μｍ以下）場合や発光層２６上の窒化物系半導体層が薄い（０．５μｍ以下）場合は、ジャンクションダウン方式の組立時にｐ側オーミックコンタクトや発光層２６に応力が加わりやすいので、より効果的である。
【００７０】
ここで、第２実施形態では、ｎ型コンタクト層２３の露出された表面の一部上には、図１５に示すように、下層から上層に向かって、約６ｎｍの膜厚を有するＡｌ層３２ａと、約１０ｎｍの膜厚を有するＰｔ層３２ｂと、約１００ｎｍの膜厚を有するＡｕ層３２ｃとからなるｎ側オーミック電極３２が形成されている。なお、Ａｌ層３２ａは、本発明の「第１電極層」の一例であり、Ｐｔ層３２ｂは、本発明の「第２電極層」の一例であり、Ａｕ層３２ｃは、本発明の「第３電極層」の一例である。また、ｎ側オーミック電極３２は、本発明の「電極」の一例である。
【００７１】
また、ｎ側オーミック電極３２を構成するＡｌ層３２ａは、ｎ型コンタクト層２３の上面上に、島状に不均一に分布するように形成されている。なお、島状に不均一に分布されたＡｌ層３２ａは、電子ビーム加熱蒸着法により薄いＡｌ層３２ａを低温で形成することにより容易に形成可能である。また、Ｐｔ層３２ｂは、島状に分布されたＡｌ層３２ａを取り囲むように、ｎ型コンタクト層２３とＡｌ層３２ａとに接触するように形成されている。なお、Ｐｔ層３２ｂは、Ａｌ層３２ａのＡｌが組立プロセス時の約１５０℃〜約３５０℃の熱によって変成するのを抑制するとともに、Ａｌが合金化するのを抑制する機能を有する。また、Ａｕ層３２ｃは、ｎ側オーミック電極３２の放熱特性を向上させる機能を有する。
【００７２】
また、ｎ側オーミック電極３２上の所定領域には、下層から上層に向かって、ｐ側パッド電極３１と同様の、約１００ｎｍの膜厚を有するＴｉ層と、約１５０ｎｍの膜厚を有するＰｄ層と、約３μｍの膜厚を有するＡｕ層とからなるｎ側パッド電極３３が形成されている。このように、ｎ側パッド電極３３と、ｐ側パッド電極３１とを同一の電極構造にすることによって、ｎ側パッド電極３３とｐ側パッド電極３１とを、同時に形成することができる。これにより、製造プロセスを簡略化することができる。また、ｎ側パッド電極３３の中間層としてＰｔよりも軟らかいＰｄを用いることによって、ｐ側パッド電極３１の場合と同様、ジャンクションダウン方式の組立時の応力を緩和することができるので、動作電圧の増大や、素子寿命の低下を抑制することができる。
【００７３】
第２実施形態では、上記のように、ｎ型コンタクト層２３の上面上に、Ａｌ層３２ａと、Ａｌ層の表面に接触するＰｔ層３２ｂと、Ｐｔ層３２ｂの表面上に位置するＡｕ層３２ｃとからなるｎ側オーミック電極３２を形成することによって、Ｐｔ層３２ｂにより、組立プロセス時の約１５０℃〜３５０℃の熱に起因するＡｌ層３２ａのＡｌの結晶粒の増大やＡｌの合金化などのＡｌの変成を抑制することができる。また、放熱性に優れたＡｕ層３２ｃにより、組立プロセス時にｎ側オーミック電極３２の温度が上昇するのを抑制することができるので、組立プロセス時の約１５０℃〜３５０℃の熱に起因するＡｌ層３２ａのＡｌの変成をより抑制することができる。これにより、組立プロセス時の約１５０℃〜３５０℃の熱に起因するＡｌの変成によるｎ型コンタクト層２３とｎ側オーミック電極３２とのコンタクト抵抗の増大を抑制することができる。その結果、約４００℃〜約６００℃の熱処理を行うことなく、組立プロセスにおける約１５０℃〜約３５０℃の熱に起因するｎ型コンタクト層２３とｎ側オーミック電極３２とのコンタクト抵抗の上昇を抑制することができる。
【００７４】
また、第２実施形態では、Ｐｔ層３２ｂは、窒化物系半導体との熱膨張係数の差が小さいので、ｎ型コンタクト層２３との付着力に優れている。このため、Ａｌ層３２ａが島状に形成された場合に、Ａｌ層３２ａが存在しない部分でのＰｔ層３２ｂとｎ型コンタクト層２３との付着力を向上させることができる。これによっても、ｎ型コンタクト層２３とｎ側オーミック電極３２とのコンタクト抵抗の上昇を抑制することができる。
【００７５】
また、第２実施形態では、Ａｌ層３２ａを、約６ｎｍの薄い膜厚で形成することによって、組立プロセス時に約１５０℃〜約３５０℃の熱が加わった場合に、Ａｌの結晶粒が増大しにくくなるため、ｎ型コンタクト層２３とｎ側オーミック電極３２とのコンタクト抵抗の増大をより抑制することができる。
【００７６】
また、第２実施形態では、Ａｌ層３２ａを、島状に分布するように形成するとともに、Ｐｔ層３２ｂを島状に分布したＡｌ層を取り囲むように形成することによって、Ａｌ層３２ａを構成するＡｌの結晶粒が組立プロセス時の約１５０℃〜約３５０℃の熱によって増大するのをより抑制することができる。これにより、Ａｌの結晶粒の増大に起因するｎ型コンタクト層２３とｎ側オーミック電極３２とのコンタクト抵抗の増大をより抑制することができる。
【００７７】
また、第２実施形態では、Ｐｔ層３２ｂを、３ｎｍ以上５０ｎｍ以下の膜厚に設定することによって、融点が高いために成膜温度が高いＰｔの成膜時間を短くすることができるので、Ｐｔ層３２ｂの形成時の温度上昇を抑制することができる。これにより、Ｐｔ層３２ｂの形成時の温度上昇に起因するＡｌ層３２ａのＡｌの変成を抑制することができる。これによっても、Ａｌの変成によるｎ型コンタクト層２３とｎ側オーミック電極３２とのコンタクト抵抗の増大を抑制することができる。
【００７８】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００７９】
たとえば、上記実施形態では、本発明のＡｌ／Ｐｔ／Ａｕの電極構造を窒化物系半導体レーザ素子のｎ側オーミック電極に適用した例を示したが、本発明はこれに限らず、ｎ型の窒化物系半導体層（窒化物系半導体基板を含む）の表面または裏面上に形成される電極を有する構造であれば、たとえば、ＬＥＤ、ＰＤあるいはＦＥＴなどの他の素子構造または電極構造にも適用可能である。
【００８０】
また、上記実施形態では、Ａｌ／Ｐｔ／Ａｕ構造のｎ側オーミック電極を用いる場合を示したが、本発明はこれに限らず、第２層（中間層）をＰｔ層からＰｄ層に代えてＡｌ／Ｐｄ／Ａｕ構造で電極形成を行った場合にも同様の効果が得られた。この場合、Ｐｄは、Ｐｔよりも窒化物系半導体との熱膨張係数の差が大きいため、島状に形成されたＡｌ層の存在しない部分でのｎ型ＧａＮ基板またはｎ型コンタクト層との付着力は劣る。しかし、ＰｔよりもＰｄの方がＡｕと合金化しにくいため、熱変化によりＡｕ層のＡｕが中間層（Ｐｄ層）を経てＡｌ層に移動してＡｌと合金化するのをより有効に抑制することができる。このため、熱処理時のＡｌの合金化によるＡｌ変成を抑える効果は、Ｐｄ層の方がＰｔ層よりも大きい。結果として、熱処理後のコンタクト抵抗値は、Ｐｄ層を用いた場合でも、Ｐｔ層の場合と同様、１０^−４Ω・ｃｍ^２台の値が得られた。
【００８１】
また、ｎ側オーミック電極の中間層をＰｄにより形成した場合、Ｐｄは、Ｐｔよりも軟らかい金属であるため、ｐ側パッド電極側からサブマウント（放熱台）に取り付けるジャンクションダウン方式の組立時に、ｎ側パッド電極にワイヤボンディングする際に、ｐ側オーミックコンタクトや発光層に加わる応力を緩和することができる。これにより、ｐ側オーミックコンタクトや発光層へのダメージを抑制することができるので、ｐ側オーミックコンタクトへのダメージに起因するｐ側のコンタクト抵抗の上昇や、発光層へのダメージに起因する発光層の結晶性の劣化を抑制することができる。その結果、動作電圧の増大や、素子寿命の低下を抑制することができる。特に、ｐ型コンタクト層２８が薄い（０．０２μｍ以下）場合や発光層２６上の窒化物系半導体層が薄い（０．５μｍ以下）場合は、ジャンクションダウン方式の組立時に発生する応力を受けやすいので、より効果的である。
【００８２】
また、上記実施形態では、ｎ側オーミック電極を構成するＡｌ層を島状に不均一に分布するように形成したが、本発明はこれに限らず、島状でなく層状にＡｌ層を形成してもよい。この場合にも、Ａｌ層上に接触して形成されるＰｔ層によって、島状にする場合よりもやや劣るもののコンタクト抵抗の増大を抑制することができる。
【００８３】
【発明の効果】
以上のように、本発明によれば、約４００℃〜約６００℃の熱処理を行うことなく、組立プロセスにおける約１５０℃〜約３５０℃の熱に起因するコンタクト抵抗の上昇を抑制することが可能な電極構造を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子を示した断面図である。
【図２】図１に示した第１実施形態による窒化物系半導体レーザ素子の発光層の詳細構造を示した断面図である。
【図３】図１に示した第１実施形態による窒化物系半導体レーザ素子のｎ側オーミック電極部分の詳細を示した拡大断面図である。
【図４】本発明の第１実施形態によるＡｌ／Ｐｔ／Ａｕのｎ側オーミック電極構造と従来のＴｉ／Ａｌのｎ側オーミック電極構造との熱処理温度に対するコンタクト抵抗を示した特性図である。
【図５】本発明の第１実施形態によるＡｌ／Ｐｔ／Ａｕのｎ側オーミック電極構造において、Ａｌ層の膜厚を変化させた場合のコンタクト抵抗を示した特性図である。
【図６】本発明の第１実施形態によるＡｌ／Ｐｔ／Ａｕのｎ側オーミック電極構造において、Ｐｔ層の膜厚を変化させた場合のコンタクト抵抗を示した特性図である。
【図７】図１に示した第１実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８】図１に示した第１実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図９】図１に示した第１実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１０】図１に示した第１実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１１】図１に示した第１実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１２】図１に示した第１実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子をジャンクションアップでサブマウントに取り付けた状態を示した斜視図である。
【図１３】図１に示した第１実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子をジャンクションダウンでサブマウントに取り付けた状態を示した斜視図である。
【図１４】本発明の第２実施形態によるｎ側オーミック電極構造を含む窒化物系半導体レーザ素子を示した断面図である。
【図１５】図１４に示した第２実施形態による窒化物系半導体レーザ素子のｎ側オーミック電極部分の詳細を示した拡大断面図である。
【図１６】従来のＴｉ／Ａｌのｎ側オーミック電極構造を含む窒化物系半導体レーザ素子を示した断面図である。
【符号の説明】
１　ｎ型ＧａＮ基板（ｎ型の窒化物系半導体層、ｎ型の窒化物系半導体基板）
１０、３２　ｎ側オーミック電極（電極）
１０ａ、３２ａ　Ａｌ層（第１電極層）
１０ｂ、３２ｂ　Ｐｔ層（第２電極層）
１０ｃ、３２ｃ　Ａｕ層（第３電極層）
２３　ｎ型コンタクト層（ｎ型の窒化物系半導体層）
５０　窒化物系半導体レーザ素子
５１　ステム
５２　サブマウント
５３　融着材
６０　窒化物系半導体レーザ素子[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an electrode structure and a method for manufacturing the same, and more particularly, to an electrode structure used for a nitride-based semiconductor light emitting device and the like and a method for manufacturing the same.
[0002]
[Prior art]
In recent years, nitride-based semiconductor light-emitting devices such as nitride-based semiconductor light-emitting diode devices (LEDs) and nitride-based semiconductor laser devices (LDs) using a nitride-based semiconductor have been put to practical use. Among them, nitride semiconductor laser elements are expected to be used as light sources for next-generation large-capacity optical disks, and their development is being actively pursued. In a nitride-based semiconductor laser device, it is necessary to reduce the operating voltage in order to obtain good device characteristics. In order to reduce the operating voltage, it is necessary to obtain good ohmic contact between the electrode used for the nitride-based semiconductor laser device and the nitride-based semiconductor. For this reason, conventionally, various electrode structures have been proposed as the n-side ohmic electrode. As one of them, an electrode structure including a laminated structure of a Ti layer and an Al layer has been proposed (for example, Patent Document 1).
[0003]
FIG. 16 is a cross-sectional view showing a conventional nitride-based semiconductor laser device including an n-side ohmic electrode structure having a laminated film of a Ti layer and an Al layer. Referring to FIG. 16, in a conventional nitride-based semiconductor laser device, a low-temperature buffer layer 102 made of GaN having a thickness of about 20 nm is formed on a sapphire substrate 101. On the low-temperature buffer layer 102, an n-type contact layer 103 doped with Si made of GaN and having a thickness of about 4 μm is formed. This n-type contact layer 103 is formed to have a convex portion. The Si-doped In having a thickness of about 50 nm is formed on the protrusions of the n-type contact layer 103. _0.1 Ga _0.9 An n-type crack prevention layer 104 made of N is formed. Si doped Al having a thickness of about 0.5 μm is formed on the n-type crack prevention layer 104. _0.3 Ga _0.7 An n-type cladding layer 105 made of N is formed.
[0004]
On the n-type cladding layer 105, a light emitting layer 106 including an active layer having a multiple quantum well (MQW) structure is formed. On the light-emitting layer 106, Mg-doped Al having a convex portion is formed. _0.3 Ga _0.7 A p-type cladding layer 107 made of N is formed. The thickness of the convex portion of the p-type cladding layer 107 is about 0.5 μm. On the convex portion of the p-type cladding layer 107, a p-type contact layer 108 made of GaN doped with Mg and having a thickness of about 0.5 μm is formed. The projections of the p-type cladding layer 107 and the p-type contact layer 108 form a stripe-shaped ridge 115 serving as a current path.
[0005]
Further, a part of the region from the p-type cladding layer 107 to the n-type contact layer 103 is removed. SiO 2 is formed on the region other than the upper surface of the ridge portion 115, on the side surface of the removed portion from the p-type cladding layer 107 to the n-type contact layer 103, and on a part of the exposed surface of the n-type contact layer 103. ₂ Is formed. On the upper surface of the p-type contact layer 108, a p-side ohmic electrode 110 is formed. A p-side pad electrode 111 is formed on the upper surface of the p-side ohmic electrode 110 and on the current block layer 109 so as to contact the upper surface of the p-side ohmic electrode 110.
[0006]
On the exposed surface of the n-type contact layer 103, an n-side ohmic electrode 112 composed of a Ti layer (lower layer) having a thickness of about 10 nm and an Al layer (upper layer) having a thickness of about 300 nm is provided. Is formed. On the n-side ohmic electrode 112, an n-side pad electrode 113 is formed.
[0007]
[Patent Document 1]
JP-A-2002-134822
[Problems to be solved by the invention]
In the above-described conventional nitride-based semiconductor laser device having the n-side ohmic electrode 112 made of Ti / Al, after the nitride-based semiconductor laser device is formed, the nitride-based semiconductor laser device is formed using a fusion material such as solder. To perform the assembly process of fusing on the heat sink (submount). However, in this assembling process, heat of about 150 ° C. to about 350 ° C. is applied to the n-side ohmic electrode 112 of the nitride-based semiconductor laser device in order to melt solder and the like. Due to the heat of about 150 ° C. to about 350 ° C. in this assembly process, Al crystal grains constituting the n-side ohmic electrode 112 increase, or Al transformation such as Al alloying with Ti, which is an adjacent metal, occurs. There was an inconvenience that it would occur. When Al is transformed in this manner, there is a problem that the contact resistance between the n-side ohmic electrode 112 and the n-type contact layer 103 increases.
[0008]
Therefore, conventionally, in order to solve the above-mentioned problem, a heat treatment at about 400 ° C. to about 600 ° C. is performed in advance after forming the n-side ohmic electrode 112 and before the assembling process, so that about 150 ° C. Even if heat of about 350 ° C. to about 350 ° C. is applied, an increase in the contact resistance of the n-side ohmic electrode 112 is suppressed.
[0009]
However, when the heat treatment is performed at about 400 ° C. to about 600 ° C. after the formation of the n-side ohmic electrode 112, the contact resistance of the p-side ohmic electrode 110 increases because the electrode material of the p-side ohmic electrode 110 interdiffuses. At the same time, the surface of the p-side ohmic electrode 110 becomes rough. In this case, the operating voltage of the element increases due to an increase in the contact resistance of the p-side ohmic electrode 110, and a new disadvantage occurs in that the life of the element is shortened.
[0010]
As described above, conventionally, when processing at about 400 ° C. to about 600 ° C. is performed in order to suppress an increase in contact resistance due to heat at about 150 ° C. to about 350 ° C. in the assembly process, the above-mentioned new There was a problem that inconvenience occurred.
[0011]
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and one object of the present invention is to provide a heat treatment at a temperature of about 150 ° C. to about 350 ° C. without performing a heat treatment at about 400 ° C. to about 600 ° C. An object of the present invention is to provide an electrode structure capable of suppressing an increase in contact resistance caused by heat of ° C.
[0012]
Another object of the present invention is to suppress the transformation of Al due to the heat of about 150 ° C. to about 350 ° C. in the assembly process without performing the heat treatment of about 400 ° C. to about 600 ° C. in the above-described electrode structure. That is.
[0013]
Still another object of the present invention is to suppress an increase in contact resistance due to heat of about 150 ° C. to about 350 ° C. in the assembly process without performing heat treatment at about 400 ° C. to about 600 ° C. An object of the present invention is to provide a method for manufacturing an electrode structure.
[0014]
Another object of the present invention is to provide a method for manufacturing an electrode structure, wherein an electrode is easily formed on the back surface of an n-type nitride-based semiconductor substrate. To obtain good ohmic contact with the substrate.
[0015]
[Means for Solving the Problems]
An electrode structure according to a first aspect of the present invention includes an n-type nitride-based semiconductor layer, a first electrode layer made of Al formed on one surface of the n-type nitride-based semiconductor layer, and a first electrode layer. A second electrode layer made of Pt formed in contact with the surface of the second electrode layer, and an electrode including a third electrode layer made of Au formed on the surface of the second electrode layer.
[0016]
In the electrode structure according to the first aspect, as described above, the second electrode layer made of Pt is brought into contact with the surface of the first electrode layer made of Al formed on one surface of the nitride-based semiconductor layer. By forming Pt, Pt can suppress the transformation of Al such as an increase in Al crystal grains and Al alloying of the first electrode layer caused by heat at about 150 ° C. to 350 ° C. during the assembly process. it can. In addition, by forming the third electrode layer made of Au on the surface of the second electrode layer, it is possible to suppress the temperature of the entire electrode from increasing during the assembly process due to Au having excellent heat dissipation. The transformation of Al in the first electrode layer caused by the heat of about 150 ° C. to 350 ° C. during the assembly process can be further suppressed. Thereby, it is possible to suppress an increase in the contact resistance between the nitride semiconductor layer and the electrode due to the transformation of Al due to the heat of about 150 ° C. to 350 ° C. during the assembly process. As a result, it is possible to suppress an increase in contact resistance due to heat at about 150 ° C. to about 350 ° C. in the assembly process without performing heat treatment at about 400 ° C. to about 600 ° C. Further, Pt constituting the second electrode layer has a small difference in thermal expansion coefficient from the nitride-based semiconductor, and thus has excellent adhesion to the nitride-based semiconductor layer. For this reason, when the Al layer is formed in an island shape, it is possible to improve the adhesion between the Pt layer and the nitride-based semiconductor layer in a portion where the Al layer does not exist. This can also suppress an increase in the contact resistance between the nitride-based semiconductor layer and the electrode.
[0017]
In the electrode structure according to the first aspect, preferably, the second electrode layer made of Pt has a thickness of 3 nm or more and 50 nm or less. According to this structure, the film forming time of Pt having a high film forming temperature due to a high melting point can be shortened, so that a temperature rise during the formation of the second electrode layer can be suppressed. This can suppress the transformation of Al in the first electrode layer due to a temperature rise during the formation of the second electrode layer. This can also suppress an increase in contact resistance between the nitride semiconductor layer and the electrode due to the transformation of Al.
[0018]
An electrode structure according to a second aspect of the present invention includes an n-type nitride-based semiconductor layer, a first electrode layer made of Al formed on one surface of the n-type nitride-based semiconductor layer, and a first electrode layer. A second electrode layer made of Pd formed so as to contact the surface of the second electrode layer, and an electrode including a third electrode layer made of Au formed on the surface of the second electrode layer.
[0019]
In the electrode structure according to the second aspect, as described above, the second electrode layer made of Pd is in contact with the surface of the first electrode layer made of Al formed on one surface of the nitride-based semiconductor layer. By forming Pd, it is possible to suppress the transformation of Al such as an increase in Al crystal grains and Al alloying of the first electrode layer caused by heat at about 150 ° C. to 350 ° C. during the assembling process. it can. In this case, since Pd is less likely to be alloyed with Au than Pt, it is difficult for Au of the third electrode layer to alloy with Al of the first electrode layer through the second electrode layer made of Pd due to aging or heat. It can be more suppressed. In addition, by forming the third electrode layer made of Au on the surface of the second electrode layer, it is possible to suppress the temperature of the entire electrode from increasing during the assembly process due to Au having excellent heat dissipation. The transformation of Al in the first electrode layer caused by the heat of about 150 ° C. to 350 ° C. during the assembly process can be further suppressed. Thereby, it is possible to suppress an increase in the contact resistance between the nitride semiconductor layer and the electrode due to the transformation of Al due to the heat of about 150 ° C. to 350 ° C. during the assembly process. As a result, it is possible to suppress an increase in contact resistance due to heat at about 150 ° C. to about 350 ° C. in the assembly process without performing heat treatment at about 400 ° C. to about 600 ° C.
[0020]
In the electrode structure according to the first or second aspect, preferably, the first electrode layer made of Al has a thickness of 3 nm or more and 30 nm or less. If the first electrode layer made of Al is formed in such a thin film thickness, when heat of about 150 ° C. to about 350 ° C. is applied during the assembling process, Al crystal grains are less likely to increase, so that contact resistance is reduced. Can be further suppressed.
[0021]
In the electrode structure according to the first or second aspect, preferably, the first electrode layer is formed so as to be distributed in an island shape on the nitride-based semiconductor layer, and the second electrode layer is formed in an island shape. It is formed so as to contact the distributed first electrode layer and the nitride-based semiconductor layer. According to this structure, since the second electrode layer is formed so as to surround the first electrode layer distributed in an island shape, the Al crystal grains constituting the first electrode layer have a temperature of about 150 ° C. during the assembly process. The increase by heat of about 350 ° C. can be further suppressed. This can further suppress an increase in contact resistance between the nitride semiconductor layer and the electrode due to an increase in Al crystal grains.
[0022]
According to a third aspect of the present invention, there is provided a method of manufacturing an electrode structure, comprising: a step of dry-etching a back surface of an n-type nitride-based semiconductor substrate; and a step of forming Al on the back surface of the dry-etched nitride-based semiconductor substrate. Forming a first electrode layer; forming a second electrode layer made of Pt so as to contact the surface of the first electrode layer; and forming a third electrode layer made of Au on the surface of the second electrode layer. And a step of forming
[0023]
In the method for manufacturing an electrode structure according to the third aspect, as described above, after the back surface of the n-type nitride-based semiconductor substrate is dry-etched, Al is formed on the back surface of the dry-etched nitride-based semiconductor substrate. The first electrode layer made of Pt, the second electrode layer made of Pt, and the third electrode layer made of Au are sequentially formed to dry-etch impurities and oxide layers generated when polishing the back surface of the nitride-based semiconductor substrate. , A good ohmic contact between the nitride-based semiconductor substrate and the electrode comprising the first to third electrode layers can be obtained. Further, by forming the second electrode layer made of Pt so as to contact the surface of the first electrode layer made of Al formed on one surface of the nitride-based semiconductor layer, Pt can be used during the assembly process. Transformation of Al such as an increase in Al crystal grains in the first electrode layer and alloying of Al caused by heat at about 150 ° C. to 350 ° C. can be suppressed. In addition, by forming the third electrode layer made of Au on the surface of the second electrode layer, it is possible to suppress the temperature of the entire electrode from increasing during the assembly process due to Au having excellent heat dissipation. The transformation of Al in the first electrode layer caused by the heat of about 150 ° C. to 350 ° C. during the assembly process can be further suppressed. Thereby, it is possible to suppress an increase in the contact resistance between the nitride semiconductor layer and the electrode due to the transformation of Al due to the heat of about 150 ° C. to 350 ° C. during the assembly process. As a result, it is possible to suppress an increase in contact resistance due to heat at about 150 ° C. to about 350 ° C. in the assembly process without performing heat treatment at about 400 ° C. to about 600 ° C.
[0024]
Further, in the third aspect, Pt constituting the second electrode layer has a small difference in thermal expansion coefficient from the nitride-based semiconductor, and thus has excellent adhesion to the nitride-based semiconductor layer. For this reason, when the Al layer is formed in an island shape, it is possible to improve the adhesion between the Pt layer and the nitride-based semiconductor layer in a portion where the Al layer does not exist. This can also suppress an increase in the contact resistance between the nitride-based semiconductor layer and the electrode.
[0025]
According to a fourth aspect of the present invention, there is provided a method of manufacturing an electrode structure, comprising: a step of dry-etching a back surface of an n-type nitride-based semiconductor substrate; and a step of forming Al on the back surface of the dry-etched nitride-based semiconductor substrate. Forming one electrode layer, forming a second electrode layer made of Pd so as to be in contact with the surface of the first electrode layer, and forming a third electrode layer made of Au on the surface of the second electrode layer And a step of forming
[0026]
In the method of manufacturing an electrode structure according to the fourth aspect, as described above, after the back surface of the n-type nitride-based semiconductor substrate is dry-etched, Al is formed on the back surface of the dry-etched nitride-based semiconductor substrate. The first electrode layer made of Pd, the second electrode layer made of Pd, and the third electrode layer made of Au are sequentially formed to dry-etch impurities and an oxide layer generated when polishing the back surface of the nitride-based semiconductor substrate. Therefore, good ohmic contact between the nitride-based semiconductor substrate and the electrode layer including the first to third electrode layers can be obtained.
[0027]
In the fourth aspect, Pd is formed by forming a second electrode layer made of Pd so as to be in contact with the surface of the first electrode layer made of Al formed on one surface of the nitride-based semiconductor layer. Accordingly, it is possible to suppress the transformation of Al such as an increase in Al crystal grains and alloying of Al in the first electrode layer caused by the heat of about 150 ° C. to 350 ° C. during the assembling process. In this case, since Pd is less likely to be alloyed with Au than Pt, it is difficult for Au of the third electrode layer to alloy with Al of the first electrode layer through the second electrode layer made of Pd due to aging or heat. It can be more suppressed. In addition, by forming the third electrode layer made of Au on the surface of the second electrode layer, it is possible to suppress the temperature of the entire electrode from increasing during the assembly process due to Au having excellent heat dissipation. The transformation of Al in the first electrode layer caused by the heat of about 150 ° C. to 350 ° C. during the assembly process can be further suppressed. Thereby, it is possible to suppress an increase in contact resistance between the nitride semiconductor layer and the first electrode layer due to the transformation of Al caused by heat at about 150 ° C. to 350 ° C. during the assembly process. As a result, it is possible to suppress an increase in contact resistance due to heat at about 150 ° C. to about 350 ° C. in the assembly process without performing heat treatment at about 400 ° C. to about 600 ° C.
[0028]
The electrode structure according to another aspect of the present invention has a Ti layer having a thickness of about 100 nm and a thickness of about 150 nm from the lower layer to the upper layer so as to contact the upper surface of the p-side ohmic electrode. A p-side pad electrode composed of a Pd layer and an Au layer having a thickness of about 3 μm is formed. As described above, by using the three-layer structure of the Ti layer, the Pd layer, and the Au layer as the p-side pad electrode, it is possible to effectively suppress alloying of Au of the Au layer and Ti of the Ti layer. it can. That is, when Au and Ti are alloyed, a strong stress is generated and adversely affects the reliability of the electrode and the element. Therefore, conventionally, an intermediate layer made of Pt is inserted to form a Ti / Pt / Au structure. , Ti layer and Au layer. On the other hand, the p-side pad electrode of the present invention uses the Pd layer, which is less likely to alloy with Au than Pt, as the intermediate layer, so that Au of the Au layer becomes an intermediate layer (Pd layer) due to aging and thermal change. And it can be more effectively suppressed to move to the Ti layer and alloy with Ti.
[0029]
Further, since Pd constituting the intermediate layer of the p-side pad electrode is a metal softer than Pt, the p-side ohmic contact and the light emission during the assembling of the junction down type in which the p-side pad electrode side is attached to the submount (radiator). The stress applied to the layer can be reduced. For this reason, damage to the p-side ohmic contact and the light emitting layer can be suppressed, so that the p-side contact resistance increases due to the damage to the p-side ohmic contact and the light emitting layer due to the damage to the light emitting layer. Degradation of crystallinity can be suppressed. As a result, it is possible to prevent the operating voltage from increasing and the reliability of the device from deteriorating. In particular, when the contact layer is thin (0.02 μm or less) or the nitride-based semiconductor layer on the light emitting layer is thin (0.5 μm or less), stress is applied to the p-side ohmic contact and the light emitting layer during the junction-down assembly. It is more effective because it is easy to join.
[0030]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0031]
(1st Embodiment)
FIG. 1 is a cross-sectional view illustrating a nitride-based semiconductor laser device including an n-side ohmic electrode structure according to a first embodiment of the present invention. FIG. 2 is a sectional view showing details of a light emitting layer of the nitride-based semiconductor laser device shown in FIG. FIG. 3 is an enlarged sectional view showing the detailed structure of the n-side ohmic electrode of the nitride semiconductor laser device according to the first embodiment shown in FIG.
[0032]
First, in the nitride-based semiconductor laser device 50 according to the first embodiment, as shown in FIG. 1, GaN having a thickness of about 1 μm is formed on the (0001) plane of an n-type GaN substrate 1 doped with oxygen. Undoped n-type layer 2 is formed. The n-type GaN substrate 1 is an example of the “n-type nitride-based semiconductor layer” and the “n-type nitride-based semiconductor substrate” of the present invention. “Undoped” means that impurities are not intentionally doped. Therefore, not only the case where the impurity is not doped at all but also the case where the impurity is unintentionally mixed in a small amount correspond to “undoped”. Al having a thickness of about 1 μm is formed on the n-type layer 2. _0.07 Ga _0.93 An undoped n-type cladding layer 3 made of N is formed. A light emitting layer 4 is formed on the n-type cladding layer 3.
[0033]
As shown in FIG. 2, the light emitting layer 4 includes an MQW active layer 41 having an MQW (multiple quantum well) structure, a p-side light guide layer 42 formed on the MQW active layer 41, and a p-side light guide layer 42. It includes a p-side carrier block layer 43 formed thereon and an n-side carrier block layer 44 formed below the MQW active layer 41. The MQW active layer 41 is made of undoped In having a thickness of about 3.5 nm. _X Ga _1-X N and three undoped In wells having a thickness of about 20 nm. _Y Ga _1-Y N quantum barrier layers 41 b are alternately stacked. Note that X> Y, and X = 0.15 and Y = 0.05. The p-side light guide layer 42 is made of undoped In having a thickness of about 0.1 μm. _0.01 Ga _0.99 N. The p-side carrier block layer 43 is made of undoped Al having a thickness of about 20 nm. _0.25 Ga _0.75 N. The p-side carrier block layer 43 has a function of suppressing overflow of carriers from the MQW active layer 41. The n-side carrier block layer 44 is made of undoped Al having a thickness of about 20 nm. _0.25 Ga _0.75 N. The n-side carrier block layer 44 has a function of suppressing overflow of carriers from the MQW active layer 41.
[0034]
As shown in FIG. 1, Mg-doped Al having a convex portion is formed on the p-side carrier block layer 43 constituting the light emitting layer 4. _0.07 Ga _0.93 A p-type cladding layer 5 made of N is formed. The film thickness of the projection of the p-type cladding layer 5 is about 0.35 μm, and the film thickness of the region other than the projection of the p-type cladding layer 5 is about 0.05 μm. On the upper surface of the convex portion of the p-type cladding layer 5, Mg-doped In having a thickness of about 3 nm _0.01 Ga _0.99 A p-type contact layer 6 made of N is formed. A ridge 15 serving as a current path is formed by the protrusion of the p-type cladding layer 5 and the p-type contact layer 6. The ridge 15 is formed in a stripe shape (elongated shape) having a width of about 1.5 μm.
[0035]
Further, a SiO 2 film having a thickness of about 0.2 μm is formed on the side surface of the ridge portion 15 and on the upper surface of the flat portion other than the ridge portion 15 of the p-type cladding layer 5. ₂ A current block layer 7 made of a film is formed. On the upper surface of the p-type contact layer 6, from the lower layer to the upper layer, a Pt layer having a thickness of about 1 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 240 nm. A p-side ohmic electrode 8 is formed. The p-side ohmic electrode 8 is formed in a stripe shape (elongated shape).
[0036]
On the upper surface and side surfaces of the p-side ohmic electrode 8 and on the upper surface of the current blocking layer 7, a film thickness of about 100 nm is formed from the lower layer toward the upper layer so as to contact the upper surface of the p-side ohmic electrode 8. A p-side pad electrode 9 composed of a Ti layer, a Pd layer having a thickness of about 150 nm, and an Au layer having a thickness of about 3 μm is formed. As described above, by using the three-layer structure of the Ti layer, the Pd layer, and the Au layer as the p-side pad electrode 9, it is possible to effectively suppress alloying of Au of the Au layer and Ti of the Ti layer. Can be. That is, when Au and Ti are alloyed, a strong stress is generated to adversely affect the reliability of the electrode and the element. Therefore, conventionally, an intermediate layer made of Pt is inserted to form a Ti / Pt / Au structure. , Ti layer and Au layer. On the other hand, in the p-side pad electrode 9 of the first embodiment, by using a Pd layer that is less likely to be alloyed with Au than Pt as the intermediate layer, Au of the Au layer changes due to aging and thermal change. It is possible to more effectively suppress migration to the Ti layer via the (Pd layer) and alloying with Ti.
[0037]
Further, since Pd constituting the intermediate layer of the p-side pad electrode 9 is a metal softer than Pt, the p-side ohmic contact is required at the time of assembling a junction-down type from the p-side pad electrode 9 side to a submount (radiator). And the stress applied to the light emitting layer 4 can be reduced. For this reason, damage to the p-side ohmic contact and the light emitting layer 4 can be suppressed, so that the p-side contact resistance increases due to damage to the p-side ohmic contact and damage to the light emitting layer 4. Deterioration of the crystallinity of the light emitting layer 4 can be suppressed. As a result, an increase in operating voltage and a reduction in element life can be suppressed. In particular, when the p-type contact layer 6 is thin (0.02 μm or less) or when the nitride-based semiconductor layer on the light emitting layer 4 is thin (0.5 μm or less), the p-side ohmic contact or light emission during the junction-down assembly is performed. Since the stress is easily applied to the layer 4, it is more effective.
[0038]
Here, in the first embodiment, as shown in FIG. 3, an Al layer 10a having a thickness of about 6 nm is formed on the back surface of the n-type GaN substrate 1 in order from the side closer to the back surface of the n-type GaN substrate 1. An n-side ohmic electrode 10 having a three-layer structure (Al / Pt / Au) of a Pt layer 10b having a thickness of about 10 nm and an Au layer 10c having a thickness of about 100 nm is formed. The Al layer 10a is an example of the “first electrode layer” of the present invention, the Pt layer 10b is an example of the “second electrode layer” of the present invention, and the Au layer 10c is the “first electrode layer” of the present invention. It is an example of “three electrode layers”. The n-side ohmic electrode 10 is an example of the “electrode” of the present invention.
[0039]
The Al layer 10a constituting the n-side ohmic electrode 10 is formed on the back surface of the n-type GaN substrate 1 so as to be unevenly distributed in an island shape. The Pt layer 10b is formed so as to be in contact with the surface of the Al layer 10a distributed in an island shape and the back surface of the n-type GaN substrate 1. The Pt layer 10b has a function of suppressing an increase in Al crystal grains constituting the Al layer 10a due to a temperature of about 150 ° C. to about 350 ° C. during the assembling process, and a function of suppressing Al alloying. Have. Further, the Au layer 10c has a function of improving heat dissipation.
[0040]
FIG. 4 is a characteristic diagram showing the contact resistance with respect to the heat treatment temperature of the Al / Pt / Au n-side ohmic electrode structure according to the first embodiment of the present invention and the conventional Ti / Al n-side ohmic electrode structure. Referring to FIG. 4, it can be seen that the contact resistance of the n-side ohmic electrode 10 of the nitride-based semiconductor laser device according to the first embodiment is lower than that of the conventional n-side ohmic electrode. In particular, it can be seen that in the temperature range of about 150 ° C. to about 350 ° C. in the assembly process, the first embodiment can further reduce the contact resistance as compared with the related art. The contact resistance at a heat treatment temperature of 350 ° C. is 4 × 10 for Al / Pt / Au. ^-4 Ω · cm ² , Ti / Al, 1.1 × 10 ^-3 Ω · cm ² Met.
[0041]
FIG. 5 is a characteristic diagram showing contact resistance when the thickness of the Al layer is changed in the Al / Pt / Au n-side ohmic electrode structure according to the first embodiment of the present invention. Referring to FIG. 5, in this characteristic diagram, while the Pt layer 10b is set to a thickness of 10 nm and the Au layer 10c is set to a thickness of 300 nm, the thickness of the Al layer 10a is changed. The graph shows changes in the contact resistance of the n-side ohmic electrode 10 having the Al / Pt / Au structure when heat-treated at 350 ° C. As is apparent from FIG. 5, in the range where the thickness of the Al layer 10a is larger than about 5 nm, the contact resistance increases as the thickness of the Al layer 10a increases. This is considered to be because as the thickness of the Al layer 10a increases, the crystal grains of Al tend to increase due to the heat treatment. Further, it can be seen that in the range where the thickness of the Al layer 10a is smaller than about 5 nm, the contact resistance increases as the thickness of the Al layer 10a decreases. This is considered to be because good ohmic contact cannot be obtained if the thickness of the Al layer 10a is too small.
[0042]
When the characteristic diagram shown in FIG. 5 was created, the present inventor measured that when the thickness of the Al layer 10a is 3 nm or more and 30 nm or less, the contact resistance is within the applicable range of the device. ^-4 Ω · cm ² It was the value of the platform. Therefore, the thickness of the Al layer 10a in the first embodiment is preferably about 3 nm or more and about 30 nm or less. In consideration of this point, in the first embodiment, as described above, the thickness of the Al layer 10a is set to about 6 nm.
[0043]
FIG. 6 is a characteristic diagram showing contact resistance when the thickness of the Pt layer is changed in the Al / Pt / Au n-side ohmic electrode structure according to the first embodiment of the present invention. Referring to FIG. 6, this characteristic diagram is obtained by changing the thickness of Pt layer 10b while setting the thickness of Al layer 10a to 6 nm and the thickness of Au layer 10c to 300 nm. 3 shows a change in the contact resistance of the n-side ohmic electrode 10 having the Al / Pt / Au structure when the heat treatment is performed at a temperature of ° C.
[0044]
As is clear from FIG. 6, in the range where the thickness of the Pt layer 10b is larger than about 10 nm, the contact resistance increases as the thickness of the Pt layer 10b increases. The reason is as follows. Since Pt has a high melting point, the temperature rise during film formation is large. For this reason, when the thickness of Pt is large, the film formation time is long, and the temperature rise is large. As a result, it is considered that the contact resistance increases. Further, it can be seen that when the thickness of the Pt layer 10b is about 10 nm or less, the contact resistance increases as the thickness of the Pt layer 10b decreases. It is considered that the reason for this is that, as the thickness of the Pt layer 10b becomes smaller, the effect of suppressing the alteration of Al decreases, and the contact resistance increases due to the alteration of Al.
[0045]
When the characteristic diagram shown in FIG. 6 was created, the present inventor measured that when the thickness of the Pt layer 10b is in the range of about 3 nm or more and about 50 nm or less, the contact resistance is within the element application range. ^-4 Ω · cm ² It was a stand. Therefore, in the first embodiment, it is preferable to set the thickness of the Pt layer 10b to about 3 nm or more and about 50 nm or less. In consideration of this point, in the first embodiment, as described above, the thickness of the Pt layer 10b is set to about 10 nm.
[0046]
A similar experiment was performed using Hf or Ta having a higher melting point than Pt. However, since the temperature rise during film formation was larger than that in the case of Pt, the contact resistance showed a large value before the heat treatment.
[0047]
In the first embodiment, as described above, the Al layer 10a, the Pt layer 10b in contact with the surface of the Al layer, and the Au layer 10c located on the surface of the Pt layer are formed on the back surface of the n-type GaN substrate 1. By forming the n-side ohmic electrode 10 made of Pt, the Pt layer 10b increases the Al crystal grains of the Al layer 10a due to the heat of about 150 ° C. to 350 ° C. during the assembly process and alloys Al. The transformation of Al can be suppressed. In addition, the Au layer 10c, which has excellent heat dissipation, can suppress an increase in the temperature of the n-side ohmic electrode 10 during the assembling process. The transformation of Al in the layer 10a can be further suppressed. Thereby, it is possible to suppress an increase in the contact resistance between the n-type GaN substrate 1 and the n-side ohmic electrode 10 due to the transformation of Al due to the heat of about 150 ° C. to 350 ° C. during the assembly process. As a result, the contact resistance between the n-type GaN substrate 1 and the n-side ohmic electrode 10 caused by the heat of about 150 ° C. to about 350 ° C. in the assembly process can be reduced without performing the heat treatment at about 400 ° C. to about 600 ° C. Can be suppressed.
[0048]
In the first embodiment, the Pt layer 10b has a small difference in the coefficient of thermal expansion from the nitride-based semiconductor, and thus has excellent adhesion to the n-type GaN substrate 1. Therefore, when the Al layer 10a is formed in an island shape, the adhesion between the Pt layer 10b and the n-type GaN substrate 1 in a portion where the Al layer 10a does not exist can be improved. This also suppresses an increase in contact resistance between the n-type GaN substrate 1 and the n-side ohmic electrode 10.
[0049]
Further, in the first embodiment, by forming the Al layer 10a with a thin film thickness of about 6 nm, when heat of about 150 ° C. to about 350 ° C. is applied during the assembly process, Al crystal grains increase. Therefore, an increase in contact resistance between the n-type GaN substrate 1 and the n-side ohmic electrode 10 can be further suppressed.
[0050]
In the first embodiment, the Pt layer 10a is formed so as to be distributed in an island shape, and the Pt layer 10b is formed so as to be in contact with the back surface of the n-type GaN substrate 1 and the Al layer 10a. Since the layer 10b is formed so as to surround the Al layer 10a distributed in the shape of an island, the increase in the size of the Al crystal grains constituting the Al layer 10a due to the heat of about 150 ° C. to about 350 ° C. during the assembling process is avoided. It can be more suppressed. Thereby, it is possible to further suppress an increase in the contact resistance between the n-type GaN substrate 1 and the n-side ohmic electrode 10 due to an increase in Al crystal grains.
[0051]
In the first embodiment, by setting the Pt layer 10b to have a thickness of 3 nm or more and 50 nm or less, the deposition time of Pt having a high deposition temperature due to a high melting point can be reduced. A rise in temperature during the formation of the layer 10b can be suppressed. Thereby, it is possible to suppress the metamorphosis of Al in the Al layer 10a due to a temperature rise during the formation of the Pt layer 10b. This can also suppress an increase in the contact resistance between the n-type GaN substrate 1 and the n-side ohmic electrode 10 due to the transformation of Al.
[0052]
7 to 11 are cross-sectional views for explaining a manufacturing process of the nitride-based semiconductor laser device including the n-side ohmic electrode structure according to the first embodiment shown in FIGS. Next, a manufacturing process of the nitride-based semiconductor laser device including the n-side ohmic electrode structure according to the first embodiment will be described with reference to FIGS.
[0053]
First, as shown in FIG. 7, n-type layers 2 and n having the above-described composition and thickness are formed on an n-type GaN substrate 1 by using a metal organic chemical vapor deposition (MOCVD) method. The type clad layer 3, the light emitting layer 4, the p-type clad layer 5, and the p-type contact layer 6 are crystal-grown. Thereafter, using a plasma CVD method, SiO 2 having a thickness of about 1 μm is formed on almost the entire upper surface of the p-type contact layer 6. ₂ The film 11a is formed. This SiO ₂ A striped resist 12 having a width of about 1.5 μm is formed in a predetermined region on the film 11a.
[0054]
Thereafter, CF 12 is formed using resist 12 as a mask. ₄ SiO 2 by RIE (Reactive Ion Etching) method using gas ₂ By etching the film 11a, as shown in FIG. 8, a striped SiO 2 having a width of about 1.5 μm is formed. ₂ A mask layer 11 made of a film is formed. After that, the resist 12 is removed.
[0055]
Then, using the mask layer 11 as a mask, Cl ₂ The ridge 15 as shown in FIG. 9 is formed by etching the p-type contact layer 6 and a part of the p-type cladding layer 5 by RIE using gas. In this case, the protrusion of the p-type cladding layer 5 has a thickness of about 0.35 μm, and the thickness of the p-type cladding layer 5 in the other region (flat portion) is about 0.05 μm. Control the etching depth. After that, the mask layer 11 is removed using an HF-based etchant.
[0056]
Next, as shown in FIG. 10, a SiO 2 film having a thickness of about 0.2 μm is formed by using a plasma CVD method. ₂ After forming the film, photolithography technology and CF ₄ Using a gas RIE method, the SiO.sub. ₂ The current blocking layer 7 is formed by removing a part of the film.
[0057]
Next, as shown in FIG. 11, a Pt layer having a thickness of about 1 nm and a Pt layer having a thickness of about 100 nm are formed on the upper surface of the p-type contact layer 6 from the lower layer to the upper layer by electron beam heating evaporation. A p-side ohmic electrode 8 composed of a Pd layer having a thickness and an Au layer having a thickness of about 240 nm is formed. The p-side ohmic electrode 8 is formed in a stripe shape (elongated shape).
[0058]
Then, from the lower layer to the upper layer on the upper surface and the side surface of the p-side ohmic electrode 8 and on the upper surface of the current blocking layer 7 so as to be in contact with the upper surface of the p-side ohmic electrode 8 by using an electron beam heating vapor deposition method. A p-side pad electrode 9 composed of a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 150 nm, and an Au layer having a thickness of about 3 μm is formed.
[0059]
Lastly, the back surface of the n-type GaN substrate 1 is polished so that the n-type GaN substrate 1 has a predetermined thickness (for example, 100 μm). ₂ Dry etching is performed for about 1 μm by using the RIE method described above. Thereafter, as shown in FIG. 3, from the side near the back surface of the n-type GaN substrate 1, an Al layer 10a having a thickness of 6 nm and a Pt The n-side ohmic electrode 10 including the Al layer 10a, the Pt layer 10b, and the Au layer 10c is formed by sequentially stacking the layer 10b and the Au layer 10c having a thickness of about 300 nm. In this case, the Al layer 10a is formed so as to be unevenly distributed in an island shape. The Al layer 10a unevenly distributed in an island shape can be easily formed by forming a thin Al layer 10a of about 6 nm at a low temperature by an electron beam heating vapor deposition method. Thus, the nitride-based semiconductor laser device 50 according to the first embodiment as shown in FIG. 1 is completed.
[0060]
In the manufacturing process according to the first embodiment, as described above, by polishing the back surface of the n-type GaN substrate 1, impurities and an oxide layer of the substrate are generated on the back surface of the n-type GaN substrate 1. The impurities and the oxide layer hinder the contact property of the Al layer 10a, so that the ohmic property deteriorates. In addition, the impurity and the oxide layer further promote the transformation of the Al layer 10a by the heat treatment, and therefore increase the contact resistance. Such impurities and oxide layers are difficult to remove by wet etching. Therefore, in the first embodiment, Cl ₂ Impurities and oxide layers are removed by dry etching the back surface of the n-type GaN substrate 1 by about 1 μm by RIE using gas. By forming the Al layer 10a on the etched back surface of the n-type GaN substrate 1, the Al layer 10a is formed on the back surface of the n-type GaN substrate 1 from which impurities and oxide layers have been removed by polishing. Therefore, it is possible to suppress the thermal denaturation of the Al layer 10a without deteriorating the ohmic properties of the Al layer 10a due to impurities or oxide layers.
[0061]
FIG. 12 is a perspective view showing a state where the nitride semiconductor laser device according to the first embodiment shown in FIG. 1 is assembled into a submount by a junction-up method. Referring to FIG. 12, when the junction-up method is used, the nitride semiconductor laser device 50 according to the above-described first embodiment includes a submount ( It is fused on a heat sink 52 using a fusion material 53 such as solder. In addition, as the fusion bonding material 53, Au-Sn, Au-Zn, Au-In, Sn-Pb, Sn-Ag, In-Sn, or Pb-Zn-based material is used. During this assembling process, heat of about 150 ° C. to about 350 ° C. is applied to the n-side ohmic electrode 10 of the nitride-based semiconductor laser device 50 in order to melt solder and the like. A bonding wire 54 is connected to the p-side pad electrode 9 of the nitride-based semiconductor laser device 50.
[0062]
FIG. 13 is a perspective view showing a state in which the nitride semiconductor laser device according to the first embodiment is mounted on a submount by a junction down method. Referring to FIG. 13, when the junction down method is used, the nitride semiconductor laser device 50 according to the first embodiment described above includes a submount (radiator) fixed to the stem 51 from the p-side pad electrode 9 side. ) 52 is fused using a fusion material 53 such as solder. In this junction-down method, the heat-generating region such as the light-emitting layer 4 is closer to the submount (radiator) 52 than in the case of the junction-up method, so that the heat radiation effect of the element can be improved. As a result, the operating current and power consumption of the element can be reduced. In the junction down method, a bonding wire 54a is connected to the back surface of the n-side ohmic electrode 10. Further, as the fusion material 53 for fusing the p-side pad electrode 9 and the submount 52, Au-Sn, Au-Zn, Au-In, Sn-Pb, Sn-Ag, In-Sn or Pb-Zn-based Material is used. During the assembling process, heat of about 150 ° C. to about 350 ° C. is applied to the n-side ohmic electrode 10 of the nitride-based semiconductor laser device 50 in order to fuse solder and the like.
[0063]
(2nd Embodiment)
FIG. 14 is a sectional view showing a nitride-based semiconductor laser device including an n-side ohmic electrode structure according to a second embodiment of the present invention, and FIG. 15 is a sectional view of the nitride-based semiconductor laser device shown in FIG. FIG. 3 is an enlarged sectional view showing details of a side ohmic electrode. 14 and 15, in the second embodiment, unlike the first embodiment, an Al / Pt / Au electrode structure is provided on an n-type contact layer formed on an insulating sapphire substrate. A case where an n-side ohmic electrode is formed will be described.
[0064]
That is, in the nitride-based semiconductor laser device 60 according to the second embodiment, as shown in FIG. 14, a low-temperature buffer layer 22 made of GaN having a thickness of about 20 nm is formed on a sapphire substrate 21. On the low-temperature buffer layer 22, an n-type contact layer 23 doped with Si made of GaN and having a thickness of about 4 μm is formed. The n-type contact layer 23 is an example of the “n-type nitride-based semiconductor layer” of the present invention. This n-type contact layer 23 is formed to have a convex portion. On the upper surface of the convex portion of the n-type contact layer 23, Si-doped In having a thickness of about 50 nm is formed. _0.1 Ga _0.9 An n-type crack prevention layer 24 made of N is formed. On the n-type crack prevention layer 24, Al doped with Si having a thickness of about 0.5 μm _0.07 Ga _0.93 An n-type cladding layer 25 made of N is formed. On the n-type cladding layer 25, a light emitting layer 26 including an MQW active layer is formed. The light emitting layer 26 has the same configuration as the light emitting layer 4 according to the first embodiment shown in FIG.
[0065]
On the light emitting layer 26, Mg-doped Al having a convex portion is formed. _0.07 Ga _0.93 A p-type cladding layer 27 made of N is formed. The thickness of the protrusion of the p-type cladding layer 27 is about 0.35 μm, and the thickness of the region other than the protrusion is about 0.05 μm. On the upper surface of the convex portion of the p-type cladding layer 27, Mg-doped In having a thickness of about 3 nm is formed. _0.01 Ga _0.99 An N-type p-type contact layer 28 is formed. A ridge 35 serving as a current path is formed by the projection of the p-type cladding layer 27 and the p-type contact layer 28. The ridge portion 35 is formed in a stripe shape (elongated shape) having a width of about 1.5 μm.
[0066]
Further, a part of the surface of the n-type contact layer 23 is exposed by removing a part of the region of the n-type contact layer 23 from the p-type cladding layer 27. Also, the side surface of the ridge portion 35, the upper surface of the p-type cladding layer 27, the side surface of the region where the n-type contact layer 23 is removed from the p-type cladding layer 27, and the exposed upper surface of the n-type contact layer 23 SiO2 so as to cover the ₂ A current block layer 29 made of a film is formed.
[0067]
On the p-type contact layer 28, from the lower layer to the upper layer, a Pt layer having a thickness of about 1 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 240 nm. A p-side ohmic electrode 30 is formed. The p-side ohmic electrode 30 is formed in a stripe shape (elongated shape).
[0068]
On the upper surface and side surfaces of the p-side ohmic electrode 30 and on the upper surface of the current blocking layer 29, a thickness of about 100 nm is formed from the lower layer toward the upper layer so as to contact the upper surface of the p-side ohmic electrode 30. A p-side pad electrode 31 composed of a Ti layer, a Pd layer having a thickness of about 150 nm, and an Au layer having a thickness of about 3 μm is formed. As described above, by using the three-layer structure of the Ti layer, the Pd layer, and the Au layer as the p-side pad electrode 31, it is possible to effectively suppress alloying of Au of the Au layer and Ti of the Ti layer. Can be. That is, when Au and Ti are alloyed, a strong stress is generated and adversely affects the reliability of the electrode and the element. Therefore, conventionally, an intermediate layer made of Pt is inserted to form a Ti / Pt / Au structure. , Ti layer and Au layer. On the other hand, the p-side pad electrode 31 of the second embodiment uses the Pd layer, which is harder to alloy with Au than Pt, as the intermediate layer. It is possible to more effectively suppress migration to the Ti layer via the (Pd layer) and alloying with Ti.
[0069]
Further, since Pd constituting the intermediate layer of the p-side pad electrode 31 is a metal softer than Pt, the p-side ohmic contact is required at the time of assembling the junction down type from the p-side pad electrode 31 side to the submount (radiator). And the stress applied to the light emitting layer 26 can be reduced. Therefore, damage to the p-side ohmic contact and the light emitting layer 26 can be suppressed, so that the p-side contact resistance increases due to damage to the p-side ohmic contact and damage to the light emitting layer 26. Deterioration of crystallinity of the light emitting layer 26 can be suppressed. As a result, an increase in operating voltage and a reduction in element life can be suppressed. In particular, when the p-type contact layer 28 is thin (0.02 μm or less) or when the nitride-based semiconductor layer on the light emitting layer 26 is thin (0.5 μm or less), the p-side ohmic contact or light emission during the junction-down assembly is performed. This is more effective because stress is easily applied to the layer 26.
[0070]
Here, in the second embodiment, on a part of the exposed surface of the n-type contact layer 23, as shown in FIG. 15, from the lower layer to the upper layer, an Al layer 32a having a thickness of about 6 nm is formed. And an n-side ohmic electrode 32 composed of a Pt layer 32b having a thickness of about 10 nm and an Au layer 32c having a thickness of about 100 nm. The Al layer 32a is an example of the “first electrode layer” of the present invention, the Pt layer 32b is an example of the “second electrode layer” of the present invention, and the Au layer 32c is the “first electrode layer” of the present invention. It is an example of “three electrode layers”. The n-side ohmic electrode 32 is an example of the “electrode” of the present invention.
[0071]
The Al layer 32 a constituting the n-side ohmic electrode 32 is formed on the upper surface of the n-type contact layer 23 so as to be unevenly distributed in an island shape. The Al layer 32a non-uniformly distributed in an island shape can be easily formed by forming a thin Al layer 32a at a low temperature by an electron beam heating vapor deposition method. The Pt layer 32b is formed so as to contact the n-type contact layer 23 and the Al layer 32a so as to surround the Al layer 32a distributed in an island shape. The Pt layer 32b has a function of suppressing the transformation of Al in the Al layer 32a by heat of about 150 ° C. to about 350 ° C. during the assembling process, and a function of suppressing the alloying of Al. The Au layer 32c has a function of improving the heat radiation characteristics of the n-side ohmic electrode 32.
[0072]
Also, in a predetermined region on the n-side ohmic electrode 32, from the lower layer to the upper layer, a Ti layer having a thickness of about 100 nm and a Pd layer having a thickness of about 150 nm are similar to the p-side pad electrode 31. And an Au layer having a thickness of about 3 μm, and an n-side pad electrode 33 is formed. Thus, by making the n-side pad electrode 33 and the p-side pad electrode 31 have the same electrode structure, the n-side pad electrode 33 and the p-side pad electrode 31 can be formed simultaneously. Thereby, the manufacturing process can be simplified. Also, by using Pd softer than Pt as the intermediate layer of the n-side pad electrode 33, the stress at the time of assembling by the junction down method can be reduced as in the case of the p-side pad electrode 31, so that the operating voltage can be reduced. It is possible to suppress an increase and a decrease in the life of the element.
[0073]
In the second embodiment, as described above, the Al layer 32a, the Pt layer 32b in contact with the surface of the Al layer, and the Au layer 32c located on the surface of the Pt layer 32b are formed on the upper surface of the n-type contact layer 23. By forming the n-side ohmic electrode 32 composed of the following, the Pt layer 32b increases the Al crystal grains of the Al layer 32a due to the heat of about 150 ° C. to 350 ° C. during the assembling process and alloys Al. Can suppress the metamorphosis of Al. In addition, the Au layer 32c, which has excellent heat dissipation, can suppress an increase in the temperature of the n-side ohmic electrode 32 during the assembling process. The transformation of Al in the layer 32a can be further suppressed. Thereby, it is possible to suppress an increase in the contact resistance between the n-type contact layer 23 and the n-side ohmic electrode 32 due to the transformation of Al due to the heat of about 150 ° C. to 350 ° C. during the assembly process. As a result, the contact resistance between the n-type contact layer 23 and the n-side ohmic electrode 32 caused by the heat of about 150 ° C. to about 350 ° C. in the assembly process can be reduced without performing the heat treatment at about 400 ° C. to about 600 ° C. Can be suppressed.
[0074]
In the second embodiment, the Pt layer 32b has a small difference in thermal expansion coefficient from the nitride-based semiconductor, and thus has excellent adhesion to the n-type contact layer 23. Therefore, when the Al layer 32a is formed in an island shape, the adhesion between the Pt layer 32b and the n-type contact layer 23 in a portion where the Al layer 32a does not exist can be improved. This can also suppress an increase in contact resistance between the n-type contact layer 23 and the n-side ohmic electrode 32.
[0075]
Further, in the second embodiment, by forming the Al layer 32a with a small thickness of about 6 nm, when heat of about 150 ° C. to about 350 ° C. is applied during the assembling process, Al crystal grains increase. Therefore, an increase in the contact resistance between the n-type contact layer 23 and the n-side ohmic electrode 32 can be further suppressed.
[0076]
In the second embodiment, the Al layer 32a is formed by forming the Al layer 32a so as to be distributed in an island shape and by forming the Pt layer 32b so as to surround the Al layer distributed in an island shape. Al crystal grains can be further prevented from increasing due to heat of about 150 ° C. to about 350 ° C. during the assembly process. Thereby, it is possible to further suppress an increase in contact resistance between the n-type contact layer 23 and the n-side ohmic electrode 32 due to an increase in Al crystal grains.
[0077]
Further, in the second embodiment, by setting the Pt layer 32b to have a thickness of 3 nm or more and 50 nm or less, the deposition time of Pt having a high deposition temperature due to a high melting point can be reduced. A rise in temperature during the formation of the layer 32b can be suppressed. Thereby, it is possible to suppress the transformation of Al in the Al layer 32a due to the temperature rise during the formation of the Pt layer 32b. This can also suppress an increase in the contact resistance between the n-type contact layer 23 and the n-side ohmic electrode 32 due to the transformation of Al.
[0078]
It should be noted that the embodiments disclosed this time are illustrative in all aspects and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description of the embodiments, and includes all modifications within the scope and meaning equivalent to the terms of the claims.
[0079]
For example, in the above embodiment, an example is shown in which the Al / Pt / Au electrode structure of the present invention is applied to the n-side ohmic electrode of a nitride-based semiconductor laser device. However, the present invention is not limited to this, and the present invention is not limited to this. As long as the structure has an electrode formed on the front surface or the back surface of the nitride-based semiconductor layer (including the nitride-based semiconductor substrate), for example, the present invention can be applied to other element structures or electrode structures such as an LED, PD, or FET. It is possible.
[0080]
In the above embodiment, the case where the n-side ohmic electrode having the Al / Pt / Au structure is used has been described. However, the present invention is not limited to this, and the second layer (intermediate layer) may be replaced with a Pd layer instead of a Pt layer. The same effect was obtained when the electrodes were formed in the Al / Pd / Au structure. In this case, since Pd has a larger difference in thermal expansion coefficient from the nitride-based semiconductor than Pt, Pd is attached to the n-type GaN substrate or the n-type contact layer at a portion where the Al layer formed in an island shape does not exist. Strength is poor. However, since Pd is more difficult to alloy with Au than Pt, it is possible to more effectively suppress that Au of the Au layer moves to the Al layer via the intermediate layer (Pd layer) due to a thermal change and alloys with Al. be able to. For this reason, the effect of suppressing Al metamorphosis due to alloying of Al during the heat treatment is greater in the Pd layer than in the Pt layer. As a result, the contact resistance after the heat treatment can be reduced by 10% even when the Pd layer is used, as in the case of the Pt layer. ^-4 Ω · cm ² Table values were obtained.
[0081]
When the intermediate layer of the n-side ohmic electrode is formed of Pd, Pd is a metal softer than Pt. Therefore, when assembling the junction-down type from the p-side pad electrode side to the submount (radiator), n When wire bonding to the side pad electrode, the stress applied to the p-side ohmic contact and the light emitting layer can be reduced. Thereby, damage to the p-side ohmic contact and the light emitting layer can be suppressed, so that the p-side contact resistance increases due to the damage to the p-side ohmic contact and the light emitting layer due to the damage to the light emitting layer Degradation of crystallinity can be suppressed. As a result, an increase in operating voltage and a reduction in element life can be suppressed. In particular, when the p-type contact layer 28 is thin (0.02 μm or less) or when the nitride-based semiconductor layer on the light emitting layer 26 is thin (0.5 μm or less), stress generated at the time of assembling by a junction down method is easily applied. So it is more effective.
[0082]
Further, in the above embodiment, the Al layer forming the n-side ohmic electrode is formed so as to be unevenly distributed in an island shape. However, the present invention is not limited to this, and the Al layer is formed not in the island shape but in a layer shape. May be. Also in this case, the Pt layer formed in contact with the Al layer can suppress an increase in the contact resistance, although slightly inferior to the case of the island shape.
[0083]
【The invention's effect】
As described above, according to the present invention, it is possible to suppress an increase in contact resistance due to heat at about 150 ° C. to about 350 ° C. in the assembly process without performing heat treatment at about 400 ° C. to about 600 ° C. A simple electrode structure can be obtained.
[Brief description of the drawings]
FIG. 1 is a sectional view showing a nitride semiconductor laser device including an n-side ohmic electrode structure according to a first embodiment of the present invention.
FIG. 2 is a sectional view showing a detailed structure of a light emitting layer of the nitride semiconductor laser device according to the first embodiment shown in FIG.
FIG. 3 is an enlarged sectional view showing details of an n-side ohmic electrode portion of the nitride-based semiconductor laser device according to the first embodiment shown in FIG. 1;
FIG. 4 is a characteristic diagram showing contact resistance with respect to a heat treatment temperature of an Al / Pt / Au n-side ohmic electrode structure according to the first embodiment of the present invention and a conventional Ti / Al n-side ohmic electrode structure.
FIG. 5 is a characteristic diagram showing contact resistance when the thickness of the Al layer is changed in the Al / Pt / Au n-side ohmic electrode structure according to the first embodiment of the present invention.
FIG. 6 is a characteristic diagram showing contact resistance when the thickness of a Pt layer is changed in the Al / Pt / Au n-side ohmic electrode structure according to the first embodiment of the present invention.
FIG. 7 is a cross-sectional view for explaining a manufacturing process of the nitride-based semiconductor laser device including the n-side ohmic electrode structure according to the first embodiment shown in FIG.
FIG. 8 is a cross-sectional view for explaining a manufacturing process of the nitride-based semiconductor laser device including the n-side ohmic electrode structure according to the first embodiment shown in FIG.
FIG. 9 is a cross-sectional view for explaining a manufacturing process of the nitride-based semiconductor laser device including the n-side ohmic electrode structure according to the first embodiment shown in FIG.
10 is a cross-sectional view for explaining the manufacturing process of the nitride-based semiconductor laser device including the n-side ohmic electrode structure according to the first embodiment shown in FIG.
11 is a cross-sectional view for explaining a manufacturing process of the nitride-based semiconductor laser device including the n-side ohmic electrode structure according to the first embodiment shown in FIG.
FIG. 12 is a perspective view showing a state in which the nitride-based semiconductor laser device including the n-side ohmic electrode structure according to the first embodiment shown in FIG.
FIG. 13 is a perspective view showing a state in which the nitride-based semiconductor laser device including the n-side ohmic electrode structure according to the first embodiment shown in FIG.
FIG. 14 is a sectional view showing a nitride-based semiconductor laser device including an n-side ohmic electrode structure according to a second embodiment of the present invention.
FIG. 15 is an enlarged sectional view showing details of an n-side ohmic electrode portion of the nitride-based semiconductor laser device according to the second embodiment shown in FIG.
FIG. 16 is a sectional view showing a conventional nitride-based semiconductor laser device including a Ti / Al n-side ohmic electrode structure.
[Explanation of symbols]
1 n-type GaN substrate (n-type nitride-based semiconductor layer, n-type nitride-based semiconductor substrate)
10, 32 n-side ohmic electrode (electrode)
10a, 32a Al layer (first electrode layer)
10b, 32b Pt layer (second electrode layer)
10c, 32c Au layer (third electrode layer)
23 n-type contact layer (n-type nitride-based semiconductor layer)
50 Nitride based semiconductor laser device
51 Stem
52 Submount
53 Fusing material
60 Nitride based semiconductor laser device

Claims (7)

ｎ型の窒化物系半導体層と、
前記ｎ型の窒化物系半導体層の一方表面上に形成されたＡｌからなる第１電極層、前記第１電極層の表面に接触するように形成されたＰｔからなる第２電極層、および、前記第２電極層の表面上に形成されたＡｕからなる第３電極層を含む電極とを備えた、電極構造。an n-type nitride-based semiconductor layer;
A first electrode layer made of Al formed on one surface of the n-type nitride-based semiconductor layer, a second electrode layer made of Pt formed in contact with the surface of the first electrode layer, and An electrode including a third electrode layer made of Au formed on the surface of the second electrode layer. 前記Ｐｔからなる第２電極層は、３ｎｍ以上５０ｎｍ以下の膜厚を有する、請求項１に記載の電極構造。The electrode structure according to claim 1, wherein the second electrode layer made of Pt has a thickness of 3 nm or more and 50 nm or less. ｎ型の窒化物系半導体層と、
前記ｎ型の窒化物系半導体層の一方表面上に形成されたＡｌからなる第１電極層、前記第１電極層の表面に接触するように形成されたＰｄからなる第２電極層、および、前記第２電極層の表面上に形成されたＡｕからなる第３電極層を含む電極とを備えた、電極構造。an n-type nitride-based semiconductor layer;
A first electrode layer made of Al formed on one surface of the n-type nitride-based semiconductor layer, a second electrode layer made of Pd formed to contact the surface of the first electrode layer, and An electrode including a third electrode layer made of Au formed on the surface of the second electrode layer. 前記Ａｌからなる第１電極層は、３ｎｍ以上３０ｎｍ以下の膜厚を有する、請求項１〜３のいずれか１項に記載の電極構造。4. The electrode structure according to claim 1, wherein the first electrode layer made of Al has a thickness of 3 nm or more and 30 nm or less. 5. 前記第１電極層は、前記窒化物系半導体層上に島状に分布するように形成されており、
前記第２電極層は、前記島状に分布された第１電極層および前記窒化物系半導体層に接触するように形成されている、請求項１〜４のいずれか１項に記載の電極構造。The first electrode layer is formed so as to be distributed in an island shape on the nitride-based semiconductor layer,
5. The electrode structure according to claim 1, wherein the second electrode layer is formed so as to be in contact with the island-shaped first electrode layer and the nitride-based semiconductor layer. 6. . ｎ型の窒化物系半導体基板の裏面をドライエッチングする工程と、
前記ドライエッチングされた前記ｎ型の窒化物系半導体基板の裏面上に、Ａｌからなる第１電極層を形成する工程と、
前記第１電極層の表面に接触するように、Ｐｔからなる第２電極層を形成する工程と、
前記第２電極層の表面上に、Ａｕからなる第３電極層を形成する工程とを備えた、電極構造の製造方法。dry etching the back surface of the n-type nitride semiconductor substrate;
Forming a first electrode layer made of Al on a back surface of the dry-etched n-type nitride-based semiconductor substrate;
Forming a second electrode layer made of Pt so as to contact the surface of the first electrode layer;
Forming a third electrode layer made of Au on the surface of the second electrode layer. ｎ型の窒化物系半導体基板の裏面をドライエッチングする工程と、
前記ドライエッチングされた前記ｎ型の窒化物系半導体基板の裏面上に、Ａｌからなる第１電極層を形成する工程と、
前記第１電極層の表面に接触するように、Ｐｄからなる第２電極層を形成する工程と、
前記第２電極層の表面上に、Ａｕからなる第３電極層を形成する工程とを備えた、電極構造の製造方法。dry etching the back surface of the n-type nitride semiconductor substrate;
Forming a first electrode layer made of Al on a back surface of the dry-etched n-type nitride-based semiconductor substrate;
Forming a second electrode layer made of Pd so as to contact the surface of the first electrode layer;
Forming a third electrode layer made of Au on the surface of the second electrode layer.

Images