JP2004134773A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2004134773A
JP2004134773A JP2003320513A JP2003320513A JP2004134773A JP 2004134773 A JP2004134773 A JP 2004134773A JP 2003320513 A JP2003320513 A JP 2003320513A JP 2003320513 A JP2003320513 A JP 2003320513A JP 2004134773 A JP2004134773 A JP 2004134773A
Authority
JP
Japan
Prior art keywords
film
silicon layer
silicon
manufacturing
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003320513A
Other languages
English (en)
Inventor
Isao Hasegawa
長谷川 勲
Naoya Sotani
曽谷 直哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003320513A priority Critical patent/JP2004134773A/ja
Publication of JP2004134773A publication Critical patent/JP2004134773A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】シリコン層のパターニングを行うことなく、シリコン層の塊状化を抑制することが可能な半導体装置の製造方法を提供する。
【解決手段】この半導体装置の製造方法は、溶融シリコンとの接触角が45°以下であるSiN膜5の上面に接触するように、非晶質シリコン膜6を形成する工程と、連続発振型のYAGレーザの基本波を用いて、非晶質シリコン膜6を加熱することにより溶融した後、非晶質シリコン膜6の結晶化を行う工程とを備えている。
【選択図】図3

Description

 この発明は、半導体装置の製造方法に関し、より特定的には、シリコン層の結晶化を行う工程を含む半導体装置の製造方法に関する。
 近年、液晶表示装置の画素駆動用トランジスタとして、多結晶シリコン膜を能動層として用いた薄膜トランジスタ(以下、多結晶シリコンTFT)が採用されている。このような液晶表示装置では、低コスト化、高性能化および軽量コンパクト化のために、多結晶シリコンTFTの高性能化が要求されている。多結晶シリコンTFTの高性能化には、基板上の多結晶シリコン膜をできるだけ単結晶に近づける必要がある。
 従来、上記した多結晶シリコン膜をできるだけ単結晶に近づける方法の1つとして、連続発振型レーザを用いたものが知られている(たとえば、非特許文献1参照)。
AM−LCD’02,DIGEST OF TECHNICAL PAPERS,July 10−12,2002,pp.227−230 この非特許文献1では、基板上にシリコン酸化膜(SiO2膜)を介して形成された非晶質シリコン層に、直接、連続発振型レーザであるYVO4レーザの高調波(532nm)を照射することによって、シリコン層の結晶化を行う。
 ところで、従来では、シリコン酸化膜(SiO膜)は、溶融シリコンとの接触角が小さいため、シリコン酸化膜とその上に形成される溶融シリコンとのぬれ性が悪い。このため、結晶化の際に溶融シリコンが凝集して塊状化するという不都合が生じる。そして、レーザの走査により、シリコン層の溶融/結晶界面を移動させる結晶成長方法では、加熱領域の移動に伴い、溶融領域も移動するため、塊状化の傾向が顕著になる。非特許文献1では、このような溶融シリコンの塊状化を抑制するために、シリコン酸化膜上に形成されたシリコン層を予めリボン状にパターニングすることによって溶融されるシリコン層の面積を少なくしている。
 しかしながら、非特許文献1では、上記のように、シリコン層をリボン状にパターニングしているため、パターニングされたシリコン層の領域に素子(TFT)を形成する必要がある。このため、パターニングしていない場合に比べて、素子を形成する領域が少なくなるという問題点がある。また、シリコン層をパターニングする工程が増加するため、その分、歩留りが低下するという問題点もある。
 また、非特許文献1では、YVOレーザの高調波(532nm)を用いてシリコン層の結晶化を行うため、レーザ出力が小さい。その結果、生産性(スループット)を向上させるのが困難であるという問題点もある。
 この発明は上記のような課題を解決するためになされたものであり、この発明の1つの目的は、シリコン層のパターニングを行うことなく、シリコン層の塊状化を抑制することが可能な半導体装置の製造方法を提供することである。
課題を解決するための手段および発明の効果
 この発明の一の局面による半導体装置の製造方法は、溶融シリコンとの接触角が45°以下である第1の膜の上面および下面の少なくとも一方に接触するように、シリコン層を形成する工程と、電磁波を用いてシリコン層を直接または間接的に加熱することにより溶融した後、シリコン層の結晶化を行う工程とを備えている。なお、この場合において、シリコン層を加熱するために用いる電磁波は、連続発振電磁波であることが望ましい。
 この一の局面による半導体装置の製造方法では、上記のように、溶融シリコンとの接触角が45°以下である第1の膜の上面および下面の少なくとも一方に接触するように、シリコン層を形成した後、シリコン層を溶融して結晶化を行うことによって、シリコン層が溶融する際に、溶融シリコンとの接触角が小さい第1の膜により溶融シリコンと第1の膜との界面エネルギが小さくなるので、溶融シリコンと第1の膜とのぬれ性を向上させることができる。これにより、シリコン層をパターニングすることなく、シリコン層が溶融した状態で凝集するのを抑制することができるので、シリコン層が溶融した状態で塊状化するのを抑制することができる。その結果、シリコン層のパターニングに起因する不都合を解消しながら、シリコン層の塊状化を抑制することができる。
 上記一の局面による半導体装置の製造方法において、好ましくは、第1の膜は、シリコン酸化膜よりも溶融シリコンとの接触角が小さい。このように構成すれば、シリコン酸化膜(SiO膜)をシリコン層の上面または下面に接触するように形成した状態でシリコン層の結晶化を行う場合よりも、シリコン層の塊状化を抑制することができる。
 この場合、好ましくは、第1の膜は、溶融シリコンとの接触角が45°以下であるSiN膜およびSiCN膜の少なくともいずれか一方を含む。このように構成すれば、溶融シリコンと接触する第1の膜は、シリコン酸化膜よりも溶融シリコンとの接触角が小さくなるので、容易に、シリコン酸化膜(SiO膜)をシリコン層の上面または下面に接触するように形成した状態でシリコン層の結晶化を行う場合よりも、シリコン層の塊状化を抑制することができる。
 上記一の局面による半導体装置の製造方法において、好ましくは、シリコン層の結晶化を行う工程は、シリコン層に対し第1の膜を介して、吸収膜を形成する工程と、吸収膜に電磁波としての連続発振型レーザを照射することにより吸収膜を発熱させ、その熱を利用してシリコン層の結晶化を行う工程とを含む。このように構成すれば、シリコン層に吸収されない大きなレーザ出力を有する連続発振型レーザを用いて、シリコン層の結晶化を行うことができるので、生産性(スループット)を向上させることができる。また、連続発振型レーザが照射された吸収膜の発熱を利用してシリコン層を間接的に加熱することにより結晶化を行うことによって、吸収膜に照射される連続発振型レーザにある程度ばらつきがあったとしても、吸収膜から熱がシリコン層に放射される際に、熱のばらつきを緩和することができる。これにより、巨大な結晶粒または単結晶を歩留りを低下することなく形成することができる。
 この場合において、好ましくは、吸収膜を形成する工程は、表示装置の画素部の遮光膜として流用可能なように予めパターニングする工程を含む。このように構成すれば、吸収膜を遮光膜として流用することができるので、遮光膜を別途形成する必要がない。その結果、製造プロセスを簡略化することができる。
 上記一の局面による半導体装置の製造方法において、好ましくは、シリコン層の結晶化を行う工程は、シリコン層に対し第1の膜とは反対側に吸収膜を形成する工程と、吸収膜に電磁波としての連続発振型レーザを照射することにより吸収膜を発熱させ、その熱を利用してシリコン層の結晶化を行う工程とを含む。このように構成すれば、シリコン層に吸収されない大きなレーザ出力を有する連続発振型レーザを用いて、シリコン層の結晶化を行うことができるので、生産性(スループット)を向上させることができる。また、連続発振型レーザが照射された吸収膜の発熱を利用してシリコン層を間接的に加熱することにより結晶化を行うことによって、吸収膜に照射される連続発振型レーザにある程度ばらつきがあったとしても、吸収膜から熱がシリコン層に放射される際に、熱のばらつきを緩和することができる。これにより、巨大な結晶粒または単結晶を歩留りを低下することなく形成することができる。
 この場合において、好ましくは、吸収膜を形成する工程の後に、吸収膜をパターニングすることによってゲート電極を形成する工程をさらに備える。このように構成すれば、吸収膜をゲート電極として流用することができるので、吸収膜を除去する工程およびゲート電極を新たに形成する工程を省略することができる。これにより、製造プロセスを簡略化することができる。
 上記一の局面による半導体装置の製造方法において、好ましくは、シリコン層の結晶化を行う工程は、連続発振型レーザの基本波を用いてシリコン層を加熱する工程を含む。このように構成すれば、高調波に比べてレーザ出力が大きい基本波により、シリコン層をより効率良く加熱することができるので、シリコン層の結晶化をより促進することができる。これにより、生産性(スループット)をより向上させることができる。
 上記一の局面による半導体装置の製造方法において、好ましくは、シリコン層を形成する工程は、第1の膜の上面上に接触するようにシリコン層を形成する工程を含み、シリコン層の形成に先立って、基板上に、基板への熱の伝達を緩和するためのバッファ層を介して、第1の膜を形成する工程をさらに備える。このように構成すれば、第1の膜によりシリコン層の塊状化を抑制しながら、バッファ層により熱衝撃に起因する基板のクラックや歪みなどの発生を抑制することができる。この場合、バッファ層は、シリコン酸化膜を含んでいてもよい。
 上記一の局面による半導体装置の製造方法において、好ましくは、シリコン層に不純物を注入することによりシリコン層にソース/ドレイン領域を形成する工程と、連続発振電磁波を用いてソース/ドレイン領域の不純物の活性化を行う工程とをさらに備える。このように構成すれば、第1の膜によりシリコン層の塊状化を抑制しながら、ソース/ドレイン領域を有するシリコン層を備えたシリコンTFTを形成することができる。
 上記一の局面による半導体装置の製造方法において、好ましくは、シリコン層を形成する工程に先立って、シリコン層が形成される第1の膜の表面に凹凸を形成する工程をさらに含む。このように構成すれば、シリコン層が形成される第1の膜の表面に凹凸が形成されることに起因して、第1の膜の溶融シリコンに対する接触角をより低下させることができる。これにより、シリコン層の塊状化をより抑制することができる。
 上記一の局面による半導体装置の製造方法において、溶融シリコンとの接触角が45°以下である第1の膜は、プラズマCVD法を用いて形成したSiN膜であってもよい。この場合、SiN膜は、SiHガスとNHガスとNガスとの流量比を、2:1:100〜2:2:100に設定した状態でプラズマCVD法により形成されるのが好ましい。このような流量比でプラズマCVD法によりSiN膜を形成すれば、容易に、溶融シリコンとの接触角が45°以下のSiN膜を形成することができる。
 なお、本発明では、以下のような構成も考えられる。すなわち、上記一の局面において、好ましくは、第1の膜は、SiC膜を含む。このように構成すれば、SiC膜は、溶融シリコンとの接触角が45°よりも小さいので、容易に、シリコン酸化膜(SiO膜)をシリコン層の上面または下面に接触するように形成した状態でシリコン層の結晶化を行う場合よりも、シリコン層の塊状化を抑制することができる。
 また、上記吸収膜に連続発振型レーザを照射する工程を含む構成において、好ましくは、連続発信型レーザは、0.75μm以上2.0μm以下の波長を有する赤外線レーザを含む。このように構成すれば、赤外線レーザは、シリコン層に吸収されにくいので、吸収膜に効率的にレーザ光を吸収させることができる。これにより、吸収膜を効率よく加熱することができる。
 この場合、好ましくは、連続発振型レーザは、連続発振型YAGレーザを含む。このように構成すれば、容易に、吸収膜を効率よく加熱することができる。
 また、上記吸収膜を形成する工程を含む構成において、好ましくは、吸収膜は、Moを含む材料からなる。このように構成すれば、容易に、連続発振型YAGレーザなどの連続発振型レーザのレーザ光を吸収膜に吸収させることができる。
 また、上記吸収膜を予めパターニングする工程を含む構成において、好ましくは、吸収膜を表示装置の画素部の遮光膜として流用可能なように予めパターニングする工程は、吸収膜にマトリックス状の穴をパターニングする工程を含む。このように構成すれば、容易に、吸収膜を表示装置の画素部の遮光膜として流用可能な構造に形成することができる。
 また、上記シリコン層にソース/ドレイン領域を形成する工程を含む構成において、好ましくは、シリコン層にソース/ドレイン領域を形成する工程に先立って、シリコン層の上にパターニングされたゲート電極を形成する工程をさらに含む。このように構成すれば、容易に、パターニングされたゲート電極をマスクとして、シリコン層に不純物を注入することによりシリコン層にソース/ドレイン領域を形成することができる。
 また、上記シリコン層にソース/ドレイン領域を形成する工程を含む構成において、好ましくは、シリコン層のソース/ドレイン領域のうちの一方と、吸収膜との間にバイアス電圧を印加する工程をさらに含む。このように構成すれば、吸収膜が基板バイアスプレートとして働くため、シリコンTFTのしきい値電圧の調整を行うことができる。
 また、上記第1の膜の表面に凹凸を形成する工程を含む構成において、好ましくは、凹凸を形成する工程は、第1の膜の表面をエッチングすることにより第1の膜の表面に凹凸を形成する工程を含む。このように構成すれば、容易に、第1の膜の表面に凹凸を形成することができる。
 以下、本発明を具体化した実施形態を図面に基づいて説明する。
(第1実施形態)
 図1〜図5は、本発明の第1実施形態による半導体装置の製造プロセスを説明するための断面図および平面図である。図6は、本発明の効果を確認するための実験に用いた第1実施形態の製造方法により作製した構造を示した断面図であり、図7は、比較例による製造方法により作製した構造を示した断面図である。また、図8は、図6および図7に示した製造方法によるレーザ出力と結晶化状態との関係を示した概略図である。以下、図1〜図8を参照して、第1実施形態による半導体装置の製造方法について説明する。
 まず、図1に示すように、減圧CVD法を用いて、ガラス基板1上に、SiO膜(シリコン酸化膜)2を約300nmの厚みで形成する。このシリコン酸化膜2は、ガラス基板1への熱の伝達を緩和するためのバッファ層として機能する。この後、スパッタ法を用いて、シリコン酸化膜2上の所定領域に、Moからなる吸収膜3を約50nmの厚みで形成する。
 そして、吸収膜3を、図2に示すように、液晶表示装置または有機EL表示装置の画素部のブラックマトリックス(遮光膜)として後に流用できるように、マトリックス状の穴パターン3aを有するようにパターニングする。
 次に、図1に示すように、プラズマCVD法を用いて、吸収膜3を覆うように、シリコン酸化膜(SiO膜)4を、約80nmの厚みで形成する。
 その後、第1実施形態では、プラズマCVD法を用いて、シリコン酸化膜4上に、SiN膜(シリコン窒化膜)5を約20nmの厚みで形成する。ここで、SiN膜5は、溶融シリコンとの接触角が45°以下であり、かつ、SiO膜よりも溶融シリコンとの接触角が小さい。なお、SiN膜5は、本発明の「第1の膜」の一例である。その後、SiN膜5上に、減圧CVD法を用いて、非晶質シリコン膜6を約50nmの厚みで形成する。なお、非晶質シリコン膜6は、本発明の「シリコン層」の一例である。
 次に、図3に示すように、ガラス基板1の裏面側から、連続発振型のYAGレーザの基本波を照射することによって、非晶質シリコン膜6の結晶化を行う。この場合のレーザ照射条件は、レーザ出力:約375W、走査速度:約1m/sである。
 次に、図4に示すように、結晶化されたシリコン膜6aを覆うように、シリコン酸化膜(SiO膜)からなるゲート絶縁膜7を形成する。そのゲート絶縁膜7上の所定領域に、Moなどからなるパターニングされたゲート電極8を形成する。ゲート電極8をマスクとして、結晶化されたシリコン膜6aに、不純物を注入することによって、LDD構造を有する一対のソース/ドレイン領域6bを形成する。また、必要に応じて、ゲート電極8の形成前に、結晶化されたシリコン膜6aにチャネルドープを行ってもよい。そして、注入した不純物を活性化するために、結晶化の場合と同様、連続発振型のYAGレーザによる照射を行う。これにより、一対のソース/ドレイン領域6bと、ゲート絶縁膜7と、ゲート電極8とからなる第1実施形態による多結晶シリコンTFTが形成される。
 また、第1実施形態では、図5に示すように、吸収膜3と、TFTのドレイン側に位置する電源ラインを構成する一方のソース/ドレイン領域6bとの間に、バイアス電圧を印加する。これにより、吸収膜3が基板バイアスプレートとして働くため、TFTのしきい値電圧Vthの調整を行うことができる。
 第1実施形態では、上記のように、溶融シリコンとの接触角が45°以下であるSiN膜(シリコン窒化膜)5の上面上に接触するように非晶質シリコン膜6を形成した後、非晶質シリコン膜6を溶融して結晶化を行うことによって、非晶質シリコン膜6が溶融する際に、溶融シリコンとの接触角が小さいSiN膜5により溶融シリコンとSiN膜5との界面エネルギが小さくなるので、溶融シリコンとSiN膜5とのぬれ性を向上させることができる。これにより、従来のように非晶質シリコン膜6をパターニングすることなく非晶質シリコン膜6が溶融した状態で凝集するのを抑制することができるので、非晶質シリコン膜6が溶融した状態で塊状化するのを抑制することができる。その結果、非晶質シリコン膜6のパターニングに起因する歩留りの低下などの不都合を解消しながら、非晶質シリコン膜6の塊状化を抑制することができる。
 ここで、図6〜図8を参照して、非晶質シリコン膜の下面に接触するように溶融シリコンとの接触角が45°以下であるSiN膜を形成する場合の効果を確認するために行った実験について説明する。図6には、この実験で用いた第1実施形態の製造方法により作製した構造が示されており、図7には、この実験で用いた比較例の製造方法により作製した構造が示されている。まず、図6に示した第1実施形態の製造方法により作製した構造では、ガラス基板1上に、減圧CVD法を用いてSiO膜2を300nmの厚みで形成した後、SiO膜2上にスパッタ法を用いてMoからなる吸収膜3を50nmの厚みで形成した。そして、吸収膜3上に、プラズマCVD法を用いて、80nmの厚みを有するSiO膜4および20nmの厚みを有するSiN膜5を順次形成した。その後、減圧CVD法を用いてSiN膜5上に非晶質シリコン膜6を50nmの厚みで形成した。
 その一方、図7に示した比較例の製造方法により作製した構造では、ガラス基板1上に、減圧CVD法を用いてSiO膜2を300nmの厚みで形成した後、SiO膜2上にスパッタ法を用いてMoからなる吸収膜3を50nmの厚みで形成した。そして、吸収膜3上に、プラズマCVD法を用いて、100nmの厚みを有するSiO膜4aを形成した後、そのSiO膜4a上に、非晶質シリコン膜6を減圧CVD法を用いて50nmの厚みで形成した。
 上記のようにして作製した図6および図7に示した構造に対して、連続発振型のYAGレーザを1m/sの走査速度で、レーザ出力を250Wから450Wに変化させて照射することによって、結晶化の状態を確認した。その結果、図8に示すような結果が得られた。具体的には、第1実施形態による構造および比較例による構造ともに、レーザ出力が270W以下である場合には、アモルファスの結晶状態であり、270Wから300Wまでは、固相成長状態であった。また、第1実施形態による構造および比較例による構造ともに、300Wから340Wまでは、溶融シリコンと溶融していないシリコンとが混在する結晶状態であった。その一方、レーザ出力が液相成長可能な出力を超えると、塊状化が発生することにより、膜構造の消失が発生した。この場合、良好に結晶化を行うことができるのは、液相成長が可能な領域である。
 図8に示すように、SiO膜4a上に非晶質シリコン膜6が形成される比較例による製造方法では、液相成長することが可能なレーザ出力の範囲が340W〜360W(350W±3%)であり、狭いことがわかる。これに対して、SiN膜5上に非晶質シリコン膜6が形成される第1実施形態による製造方法では、340W〜410W(375W±9%)であり、比較例による製造方法に比べて、液相成長可能なレーザ出力範囲が拡大していることがわかる。このことから、第1実施形態による製造プロセスでは、プロセスマージンを拡大することができることが判明した。また、第1実施形態の製造方法による構造では、図8に示すように、比較例の製造方法による構造に比べて、より大きなレーザ出力のYAGレーザが照射された場合でも、膜構造の消失が発生しにくいことがわかる。すなわち、第1実施形態の製造方法による構造では、比較例の製造方法による構造に比べて、溶融シリコンの塊状化(凝集)が発生しにくいことがわかった。
 ここで、レーザ装置におけるレーザ出力の発振安定性を計測したところ、±4%の範囲でレーザ出力が変動する(ばらつく)ことが判明した。このことから、安定して液相成長を行うためには、レーザ出力の設定値に対して±4%の範囲よりも大きい範囲で液相成長することが可能なプロセス条件が必要である。この点を考慮すると、第1実施形態では、上記のように、375W±9%の範囲で液相成長を行うことができるので、レーザ出力装置の出力変動よりも広いプロセス条件を有する。その結果、第1実施形態では、安定して非晶質シリコン膜6の結晶化を行うことができることが判明した。
 図9は、溶融シリコンの塊状化が発生することにより、膜構造の消失が発生した試料の表面の構造を示した断面図である。図10は、図6に示した第1実施形態による構造および図7に示した比較例による構造における溶融シリコンの接触角の分布を示した図である。次に、図6〜図10を参照して、図6に示した第1実施形態の製造方法により作製した構造を有する試料および図7に示した比較例の製造方法により作製した構造を有する試料について、塊状化した溶融シリコンの接触角を実際に測定した実験について説明する。具体的には、塊状化が発生することにより膜構造の消失が発生した試料の表面をSEM(Scanning Electron Microscope)により観察すると、図9に示すように、溶融シリコンが塊状化することにより形成された凝集シリコンが観察された。そして、第1実施形態の製造方法により作製した構造を有する試料および比較例の製造方法により作製した構造を有する試料について、それぞれ、10個の試料の凝集シリコンの接触角θ(図9参照)を測定することにより、各試料の溶融シリコンの接触角を測定した。その測定結果を図10に示す。なお、図6に示した第1実施形態の製造方法による構造を有する試料では、410W以上のレーザ出力を有するYAGレーザを照射することにより膜構造の消失が発生した試料について接触角を測定した。一方、図7に示した比較例の製造方法による構造を有する試料では、360W以上のレーザ出力を有するYAGレーザを照射することにより膜構造の消失が発生した試料について接触角を測定した。
 図10を参照して、図6に示した第1実施形態の製造方法による構造を有する試料では、溶融シリコンの接触角は、45°以下の範囲に分布していることがわかる。一方、図7に示した比較例の製造方法による構造を有する試料では、溶融シリコンの接触角は、47°以上の範囲に分布していることがわかる。この結果および図8に示した結果から、非晶質シリコン膜の下面に接するように溶融シリコンとの接触角が45°以下であるSiN膜を形成することにより、溶融シリコンの塊状化が発生しにくくなることが確認できた。
 なお、以下の表1に、通常の結晶組成比での種々の材料の溶融シリコンとの接触角を示す。
Figure 2004134773
 上記表1から、通常の結晶組成比であれば、SiC膜が溶融シリコンとの接触角が45°以下であることがわかる。これにより、非晶質シリコン膜の下面に接するようにSiC膜を形成した場合には、溶融シリコンの接触角を45°以下にすることができるので、溶融シリコンの塊状化を発生しにくくすることが可能である。また、シリコン窒化膜(SiN膜)は、通常の結晶組成比(Si)であれば、溶融シリコンとの接触角が45°より大きい(50°)であることがわかる。
 図11は、SiN膜上の溶融シリコンに働く表面張力を表した模式図である。図12は、SiN膜の表面に凹凸を形成した場合の試料の表面の構造を示した断面図である。図13は、SiN膜の表面が平坦な場合の溶融シリコンの接触角と、SiN膜の表面に凹凸が形成された場合の溶融シリコンの接触角との関係を示した図である。次に、図6および図11〜図13を参照して、溶融シリコンとの接触角を45°以下にするのに適したSiN膜の製造条件を調べるために行った実験について説明する。一般的に、プラズマCVD法などにより作製された窒化珪素(SiN)は、SiNと表記される。このプラズマCVD法などにより作製された窒化珪素は、Si以外にも種々の組成比を有するとともに、水素を数パーセント含有するものもある。そして、このようなプラズマCVD法などにより作製されたSiN膜の溶融シリコンとの接触角は、SiN膜の組成比や水素含有量によって変化する。また、SiN膜の組成比や水素含有量は、SiN膜の製造条件によって変化する。
 まず、図6に示した第1実施形態の製造方法による構造と同様の構造を有するとともに、SiN膜の製造条件(プラズマCVD条件)のみが異なる2種類の試料(試料1および試料2)を作製した。なお、SiN膜以外の膜の製造条件は、上記した第1実施形態による製造条件と同様である。そして、SiN膜上に形成した非晶質シリコン層をYAGレーザを照射することにより溶融させた後、凝集した凝集シリコンのSiN膜に対する接触角を測定することによって、SiN膜の溶融シリコンとの接触角を測定した。以下、その測定結果について説明する。
 まず、試料1によるSiN膜を以下の表2に示すプラズマCVD条件下で作製した。
Figure 2004134773
 上記表2に示す条件下で作製した試料1によるSiN膜では、溶融シリコンとの接触角は、45°以上であった。
 次に、試料2によるSiN膜を以下の表3に示すプラズマCVD条件下で作製した。
Figure 2004134773
 上記表3に示す条件下で作製した試料2によるSiN膜では、溶融シリコンとの接触角は、約30°〜約45°であった。
 上記試料1および試料2の測定結果から、SiN膜の溶融シリコンとの接触角を45°以下にするためには、SiN膜のプラズマCVD条件は、試料2によるSiN膜のプラズマCVD条件(基板温度:400℃〜450℃、圧力:700Pa、流量比SiH:NH:N=2:1:100〜2:2:100、パワー密度:2W/cm)にするのが好ましいことがわかった。この試料2によるSiN膜のプラズマCVD条件では、試料1によるSiN膜のプラズマCVD条件と比較して、アンモニアガスの流量比を大きくしているとともに、パワー密度を高くしている。
 また、試料2のように、表2に示す条件下で作製することにより、溶融シリコンとの接触角が45°以上になった場合にも、溶融シリコンと接触するSiN膜の表面に凹凸を形成することにより、接触角を45°以下にすることが可能である。以下に、その原理を説明する。まず、図11に示すように、溶融シリコンと雰囲気との間に働く表面張力、溶融シリコンとSiN膜との間に働く表面張力およびSiN膜と雰囲気との間に働く表面張力を、それぞれ、γ1、γ2およびγ3とする。また、SiN膜の表面に凹凸を形成していない状態(表面が平坦な状態)での、溶融シリコンとSiN膜との接触角をθとする。この場合、γ1、γ2、γ3およびθの関係は、以下の式(1)のように表される。
 γ1・cosθ=(γ3−γ2)…(1)
 上記式(1)を変形すると、次の式(2)のように表すことができる。
 cosθ=(γ3−γ2)/γ1…(2)
 ここで、図12に示すように、SiN膜の表面に凹凸が形成された場合には、SiN膜の表面積が大きくなるので、それに比例して、溶融シリコンとSiN膜との間に働く表面張力γ2およびSiN膜と雰囲気との間に働く表面張力γ3が大きくなる。たとえば、SiN膜の表面に凹凸が形成されることによりSiN膜の表面積がSiN膜の表面が平坦な場合のz倍(z>1)になったとすると、表面張力γ2および表面張力γ3はz倍になる。したがって、図12に示すようにSiN膜の表面に凹凸が形成された場合の溶融シリコンの接触角をθγとすると、上記式(2)から、γ1、γ2、γ3およびθγの関係は、以下の式(3)のように表すことができる。
 cosθγ=(z・γ3−z・γ2)/γ1=z(γ3−γ2)/γ1…(3)
 上記式(2)および上記式(3)から、SiN膜の表面が平坦な場合の溶融シリコンの接触角θとSiN膜の表面に凹凸が形成された場合の溶融シリコンの接触角θγとの関係は、次の式(4)のように表すことができる。
 cosθγ-=z・cosθ…(4)
 また、上記式(4)から接触角θと接触角θγとの関係は、図13のように表すことができる。図13から、接触角θが90°未満の場合には、SiN膜の表面に凹凸が形成された場合の接触角θγは、SiN膜の表面が平坦な場合の接触角θよりも小さくなることがわかる。このようにSiN膜の表面が平坦な状態で溶融シリコンの接触角が90°未満である場合には、SiN膜の表面に凹凸を形成することにより、溶融シリコンの接触角を小さくすることができると考えられる。また、SiN膜の表面に凹凸を形成するための方法としては、エッチングなどを用いることができる。たとえば、以下の表4に示すエッチング条件により、SiN膜の表面をエッチングすることにより、溶融シリコンとの接触角を小さくするための凹凸を形成することができる。
Figure 2004134773
 また、第1実施形態では、上記のように、連続発振型のYAGレーザの基本波を照射することにより結晶化を行うことよって、高調波を用いる場合に比べて、レーザ出力を大きくすることができるので、生産性(スループット)を向上させることができる。
 また、第1実施形態では、連続発振型YAGレーザの基本波は、非晶質シリコン膜6に吸収されにくい一方、Moからなる吸収膜3には吸収されやすいため、吸収膜3に効率的にレーザ光を吸収させることができる。これによっても、吸収膜3を効率よく加熱することができるので、非晶質シリコン膜6の結晶化をより効率よく行うことができる。
 また、第1実施形態では、連続発振型のYAGレーザビーム100が照射された吸収膜3の発熱を利用して非晶質シリコン膜6を間接的に加熱することにより結晶化を行うことによって、吸収膜3に照射される連続発振型のYAGレーザビームにある程度ばらつきがあったとしても、吸収膜3から熱が非晶質シリコン膜6に伝導される際に、熱のばらつきを緩和することができる。これにより、巨大な結晶粒または単結晶を歩留りを低下させることなく形成することができる。
 また、第1実施形態では、非晶質シリコン膜6の結晶化後に、吸収膜3を液晶表示装置または有機EL表示装置の画素部のブラックマトリックス(BM)として流用することができるとともに、吸収膜3を基板バイアスプレートとして流用することができるので、吸収膜3を除去する工程とブラックマトリックスおよび基板バイアスプレートを新たに形成する工程とを省略することができる。その結果、製造プロセスを簡略化することができる。
(第2実施形態)
 図14および図15は、本発明の第2実施形態による半導体装置の製造プロセスを説明するための断面図である。図14および図15を参照して、この第2実施形態では、上記第1実施形態と異なり、上方からレーザビームを照射する場合について説明する。
 まず、図14に示すように、減圧CVD法を用いて、ガラス基板11上に、SiO膜(シリコン酸化膜)12を約300nmの厚みで形成する。このシリコン酸化膜12は、ガラス基板11への熱の伝達を緩和するためのバッファ層として機能する。その後、プラズマCVD法を用いて、シリコン酸化膜12上に、SiN膜13を約20nmの厚みで形成する。ここで、SiN膜13は、溶融シリコンとの接触角が45°以下であり、かつ、SiO膜よりも溶融シリコンとの接触角が小さい。なお、SiN膜13は、本発明の「第1の膜」の一例である。その後、SiN膜13上に、減圧CVD法を用いて、非晶質シリコン膜14を約50nmの厚みで形成する。なお、非晶質シリコン膜14は、本発明の「シリコン層」の一例である。この後、非晶質シリコン膜14を所定の形状にパターニングする。
 次に、非晶質シリコン膜14を覆うように、SiO膜からなるゲート絶縁膜15を形成する。スパッタ法を用いて、ゲート絶縁膜15上の所定領域に、Moからなる吸収膜16を約50nmの厚みで形成する。この後、ガラス基板1の上方側から、連続発振型のYAGレーザの基本波を照射することによって、非晶質シリコン膜14の結晶化を行う。この場合のレーザ照射条件は、レーザ出力:約400W、走査速度:約1m/sである。
 次に、吸収膜16をパターニングすることによって、図15に示すように、ゲート電極16aを形成する。ゲート電極16aをマスクとして、結晶化されたシリコン膜14aに、不純物を注入することによって、LDD構造を有する一対のソース/ドレイン領域14bを形成する。そして、注入した不純物を活性化するために、結晶化の場合と同様、連続発振型のYAGレーザによる照射を行う。これにより、一対のソース/ドレイン領域14bと、ゲート絶縁膜15と、ゲート電極16aとからなる第2実施形態による多結晶シリコンTFTが形成される。
 第2実施形態では、上記のように、SiN膜13とガラス基板11との間に、SiO膜12からなるバッファ層を大きい厚み(約300nm)で形成することによって、SiN膜13により溶融シリコンの塊状化を抑制しながら、バッファ層により熱衝撃に起因するガラス基板11のクラックや歪みなどの発生を抑制することができる。
 また、第2実施形態では、上記のように、吸収膜16をゲート電極16aとして流用することができるので、吸収膜16を除去する工程およびゲート電極を新たに形成する工程を省略することができる。
 また、第2実施形態では、上記第1実施形態と同様、溶融シリコンとの接触角が45°以下であるSiN膜(シリコン窒化膜)13の上面上に接触するように非晶質シリコン膜14を形成した後、非晶質シリコン膜14を溶融して結晶化を行うことによって、非晶質シリコン膜14が溶融する際に、溶融シリコンとの接触角が小さいSiN膜13により溶融シリコンとSiN膜13との界面エネルギが小さくなるので、溶融シリコンとSiN膜13とのぬれ性を向上させることができる。これにより、非晶質シリコン膜14が溶融した状態で塊状化するのを抑制することができる。
 なお、第2実施形態のその他の効果は、上記第1実施形態と同様である。
 なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
 たとえば、上記実施形態では、溶融シリコンとの接触角が45°以下である膜の例として、SiN膜(シリコン窒化膜)を用いたが、本発明はこれに限らず、他の膜を用いてもよい。たとえば、SiONなどの絶縁膜や、SiCなどの半導体が考えられる。
 また、上記実施形態では、非晶質シリコン膜の下面に接触するように、SiN膜(シリコン窒化膜)を形成したが、本発明はこれに限らず、非晶質シリコン膜の上面または上下両面に接触するように、SiN膜(シリコン窒化膜)を形成してもよい。
 また、上記実施形態では、連続発振型のYAGレーザを用いたが、本発明はこれに限らず、赤外線レーザであれば、他のレーザを用いてもよい。たとえば、半導体レーザや、ガラスレーザ、YVOレーザなどが考えられる。また、連続発振型レーザに代えて、連続加熱が可能な高周波、マイクロ波、ランプ光を用いても良い。これらの連続発振型レーザ、高周波、マイクロ波、ランプ光などを総称して、本発明では、「電磁波」という。
 また、上記実施形態では、吸収膜にYAGレーザなどの電磁波を照射することにより吸収膜を発熱させ、その熱を利用して、間接的に非晶質シリコン膜(シリコン層)を溶融加熱するようにしたが、本発明はこれに限らず、YAGレーザなどの電磁波を用いて直接非晶質シリコン膜(シリコン層)を溶融加熱するようにしてもよい。
 また、上記実施形態では、ソース/ドレイン領域の不純物の活性化を、連続発振型YAGレーザを用いて行う例を示したが、本発明はこれに限らず、ソース/ドレイン領域の不純物の活性化を、ELA(エキシマレーザアニール)法、RTA(Rapid Thermal Annealing)法、または、比較的低温のアニール法によって行うようにしてもよい。
 また、上記実施形態では、Moからなる吸収膜を用いた例を示したが、本発明はこれに限らず、高融点金属や合金その他の導電膜等も吸収膜として使用可能である。
本発明の第1実施形態による半導体装置の製造プロセスを説明するための断面図である。 図1に示した吸収膜を形成する工程を示した平面図である。 本発明の第1実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第1実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第1実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の効果を確認するための実験に用いた第1実施形態の製造方法によって作製した構造を示した断面図である。 本発明の効果を確認するために行った実験に用いた比較例による製造方法により作製した構造を示した断面図である。 図6および図7に示した製造方法によるレーザ出力と結晶化状態との関係を示した概略図である。 溶融シリコンの塊状化が発生することにより、膜構造の消失が発生した試料の表面の構造を示した断面図である。 図6に示した第1実施形態による構造および図7に示した比較例による構造における溶融シリコンの接触角の分布を示した図である。 SiN膜上の溶融シリコンに働く表面張力を表した模式図である。 SiN膜の表面に凹凸を形成した場合の試料の表面の構造を示した断面図である。 SiN膜の表面が平坦な場合の溶融シリコンの接触角と、SiN膜の表面に凹凸が形成された場合の溶融シリコンの接触角との関係を示した図である。 本発明の第2実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第2実施形態による半導体装置の製造プロセスを説明するための断面図である。
符号の説明
 1、11 ガラス基板
 2、12 SiO膜(シリコン酸化膜、バッファ層)
 3、16 吸収膜
 4 SiO膜(シリコン酸化膜)
 5、13 SiN膜(シリコン窒化膜、第1の膜)
 6、14 非晶質シリコン膜(半導体層)
 7、15 ゲート絶縁膜
 8、16a ゲート電極

Claims (12)

  1.  溶融シリコンとの接触角が45°以下である第1の膜の上面および下面の少なくとも一方に接触するように、シリコン層を形成する工程と、
     電磁波を用いて前記シリコン層を直接または間接的に加熱することにより溶融した後、前記シリコン層の結晶化を行う工程とを備えた、半導体装置の製造方法。
  2.  前記第1の膜は、シリコン酸化膜よりも溶融シリコンとの接触角が小さい、請求項1に記載の半導体装置の製造方法。
  3.  前記第1の膜は、溶融シリコンとの接触角が45°以下であるSiN膜およびSiCN膜の少なくともいずれか一方を含む、請求項2に記載の半導体装置の製造方法。
  4.  前記シリコン層の結晶化を行う工程は、前記シリコン層に対し前記第1の膜を介して、吸収膜を形成する工程と、前記吸収膜に前記電磁波としての連続発振型レーザを照射することにより前記吸収膜を発熱させ、その熱を利用して前記シリコン層の結晶化を行う工程とを含む、請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
  5.  前記吸収膜を形成する工程は、表示装置の画素部の遮光膜として流用可能なように予めパターニングする工程を含む、請求項4に記載の半導体装置の製造方法。
  6.  前記シリコン層の結晶化を行う工程は、前記シリコン層に対し前記第1の膜とは反対側に吸収膜を形成する工程と、前記吸収膜に前記電磁波としての連続発振型レーザを照射することにより前記吸収膜を発熱させ、その熱を利用して前記シリコン層の結晶化を行う工程とを含む、請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
  7.  前記吸収膜を形成する工程の後に、前記吸収膜をパターニングすることによってゲート電極を形成する工程をさらに備える、請求項6に記載の半導体装置の製造方法。
  8.  前記シリコン層の結晶化を行う工程は、前記連続発振型レーザの基本波を用いて前記シリコン層を加熱する工程を含む、請求項1〜7のいずれか1項に記載の半導体装置の製造方法。
  9.  前記シリコン層を形成する工程は、前記第1の膜の上面上に接触するようにシリコン層を形成する工程を含み、
     前記シリコン層の形成に先立って、基板上に、前記基板への熱の伝達を緩和するためのバッファ層を介して、前記第1の膜を形成する工程をさらに備える、請求項1〜8のいずれか1項に記載の半導体装置の製造方法。
  10.  前記シリコン層に不純物を注入することにより前記シリコン層にソース/ドレイン領域を形成する工程と、
     前記連続発振電磁波を用いて前記ソース/ドレイン領域の不純物の活性化を行う工程とをさらに備える、請求項1〜9のいずれか1項に記載の半導体装置の製造方法。
  11.  前記シリコン層を形成する工程に先立って、前記シリコン層が形成される前記第1の膜の表面に凹凸を形成する工程をさらに備える、請求項1〜10のいずれか1項に記載の半導体装置の製造方法。
  12.  前記溶融シリコンとの接触角が45°以下である第1の膜は、プラズマCVD法を用いて形成したSiN膜である、請求項1〜11のいずれか1項に記載の半導体装置の製造方法。
JP2003320513A 2002-09-18 2003-09-12 半導体装置の製造方法 Withdrawn JP2004134773A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003320513A JP2004134773A (ja) 2002-09-18 2003-09-12 半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002270936 2002-09-18
JP2003320513A JP2004134773A (ja) 2002-09-18 2003-09-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004134773A true JP2004134773A (ja) 2004-04-30

Family

ID=32301674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003320513A Withdrawn JP2004134773A (ja) 2002-09-18 2003-09-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2004134773A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007148476A1 (ja) * 2006-06-21 2007-12-27 Hightec Systems Corporation 半導体の熱処理方法
JP2008172234A (ja) * 2007-01-12 2008-07-24 Internatl Business Mach Corp <Ibm> 高性能cmos技術のための低コストの歪みsoi基板
JP2008300514A (ja) * 2007-05-30 2008-12-11 Ihi Corp レーザアニール方法及びレーザアニール装置
US7638378B2 (en) 2007-02-23 2009-12-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor device
JP2010098003A (ja) * 2008-10-14 2010-04-30 Osaka Univ レーザー結晶化法
JP2012507878A (ja) * 2008-11-04 2012-03-29 ソイテック プライミングおよび光束によって板状体の層を加熱するための方法および装置
JP2015062223A (ja) * 2013-08-23 2015-04-02 株式会社半導体エネルギー研究所 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007148476A1 (ja) * 2006-06-21 2007-12-27 Hightec Systems Corporation 半導体の熱処理方法
JP2008172234A (ja) * 2007-01-12 2008-07-24 Internatl Business Mach Corp <Ibm> 高性能cmos技術のための低コストの歪みsoi基板
US7638378B2 (en) 2007-02-23 2009-12-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor device
JP2008300514A (ja) * 2007-05-30 2008-12-11 Ihi Corp レーザアニール方法及びレーザアニール装置
JP2010098003A (ja) * 2008-10-14 2010-04-30 Osaka Univ レーザー結晶化法
JP2012507878A (ja) * 2008-11-04 2012-03-29 ソイテック プライミングおよび光束によって板状体の層を加熱するための方法および装置
JP2015062223A (ja) * 2013-08-23 2015-04-02 株式会社半導体エネルギー研究所 半導体装置
US10355136B2 (en) 2013-08-23 2019-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
TW303526B (ja)
KR100490497B1 (ko) 박막 반도체 장치의 제조 방법
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
JP4323724B2 (ja) 半導体装置の製造方法
TW515101B (en) Method for fabrication of field-effect transistor
JPS62104117A (ja) 半導体薄膜の製造方法
KR20040025603A (ko) 반도체 장치의 제조 방법
US20060113596A1 (en) Single crystal substrate and method of fabricating the same
JP4856252B2 (ja) 薄膜トランジスタの製造方法
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
JP2004134773A (ja) 半導体装置の製造方法
JP2002151410A (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JP2007080894A (ja) レーザ結晶化方法
JPS60202931A (ja) 半導体装置の製造方法
JP4286692B2 (ja) ポリシリコン結晶化の制御方法
JP4769491B2 (ja) 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
JP2003168646A (ja) 半導体装置の製造方法
JP2004039660A (ja) 多結晶半導体膜の製造方法、薄膜トランジスタの製造方法、表示装置、およびパルスレーザアニール装置
JP5211294B2 (ja) 半導体素子,薄膜トランジスタ,レーザーアニール装置,並びに半導体素子の製造方法
JP4357006B2 (ja) 多結晶半導体薄膜の形成方法及び薄膜トランジスタの製造方法
US20060172469A1 (en) Method of fabricating a polycrystalline silicon thin film transistor
JP2006237042A (ja) レーザーアニール装置、これを用いた半導体薄膜の製造方法、および薄膜トランジスター
WO2010101066A1 (ja) 結晶質膜の製造方法および結晶質膜製造装置
JP2003151904A (ja) 半導体薄膜の結晶化方法、半導体薄膜、及び、薄膜半導体装置
KR20010038176A (ko) 트렌치 구조 및 덮개층을 이용한 박막 트랜지스터 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050301

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070827

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080116