JP2004134760A - Manufacturing and heat-treating methods of semiconductor device - Google Patents

Manufacturing and heat-treating methods of semiconductor device Download PDF

Info

Publication number
JP2004134760A
JP2004134760A JP2003305618A JP2003305618A JP2004134760A JP 2004134760 A JP2004134760 A JP 2004134760A JP 2003305618 A JP2003305618 A JP 2003305618A JP 2003305618 A JP2003305618 A JP 2003305618A JP 2004134760 A JP2004134760 A JP 2004134760A
Authority
JP
Japan
Prior art keywords
layer
heat treatment
glass substrate
semiconductor layer
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003305618A
Other languages
Japanese (ja)
Other versions
JP4689155B2 (en
JP2004134760A5 (en
Inventor
Toru Takayama
高山　徹
Tetsuji Yamaguchi
山口　哲司
Shunpei Yamazaki
山崎　舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003305618A priority Critical patent/JP4689155B2/en
Publication of JP2004134760A publication Critical patent/JP2004134760A/en
Publication of JP2004134760A5 publication Critical patent/JP2004134760A5/ja
Application granted granted Critical
Publication of JP4689155B2 publication Critical patent/JP4689155B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To apply a technique for forming a fine, high-performance insulating film by eliminating the influence of contraction on a substrate by heat treatment in a manufacturing process in a thin film element, such as a TFT formed on a glass substrate, and to provide a semiconductor device for achieving high performance and superior reliability by using the technique. <P>SOLUTION: In a process for forming the thin-film element composed using the glass substrate for laminating a plurality of thin films, a film for absorbing radiation from a heat source is locally formed at the specific portion of the substrate, on which the thin film element is formed for heat-treating to prevent the substrate from being damaged thermally. In the substrate to be applied, a material that has the low absorption factor of the radiation from the heat source and cannot be heated easily is applied; and the film for absorbing the radiation from the heat source is provided locally on the main surface of the substrate for heat-treatment. Then, a targeted structure is heated by conduction heating from the film for heat-treatment. <P>COPYRIGHT: (C)2004,JPO

Description

　本発明は、絶縁表面を有する基板上に半導体層及び絶縁膜を積層形成して成る半導体素子を備えた半導体装置の作製方法に関し、特にガラスなど熱的に脆い素材を基板とする半導体装置の作製方法に適用して有効な技術に関する。
　また、本発明は、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を照射して加熱を行う熱処理方法に関し、特に、ガラスなど耐熱温度が低い素材を基板とする場合に有効な技術に関する。 The present invention relates to a method for manufacturing a semiconductor device including a semiconductor element formed by stacking a semiconductor layer and an insulating film on a substrate having an insulating surface, and particularly to manufacturing a semiconductor device using a thermally brittle material such as glass as a substrate. It relates to effective techniques applied to methods.
Further, the present invention relates to a heat treatment method in which heating is performed by irradiating a non-coherent electromagnetic wave in a wavelength region from at least a visible light region to an infrared region, particularly when a material having a low heat-resistant temperature such as glass is used as a substrate. Regarding effective technology.

　ガラスを基板として、レーザーアニールで結晶化した多結晶シリコンを用いて薄膜トランジスタ(Thin Film Transistor:ＴＦＴ)を作製する技術が開発されている。この用途におけるガラス基板の材質は、歪み点が７００℃以下であるバリウムホウケイ酸ガラスやアルミノシリケートガラスなどが使われている。従って、ＴＦＴの製造プロセスで許容される最高温度は、ガラス基板が変形しない歪み点以下の温度となり、シリコンの結晶化及びシリコンに添加したドナー又はアクセプタ不純物の活性化処理として、レーザーアニールや瞬間熱アニール(Rapid Thermal Anneal:ＲＴＡ)技術の重要性が高まっている。 技術 A technology for manufacturing a thin film transistor (TFT) using glass as a substrate and polycrystalline silicon crystallized by laser annealing has been developed. As the material of the glass substrate in this application, barium borosilicate glass or aluminosilicate glass having a strain point of 700 ° C. or less is used. Therefore, the maximum temperature allowed in the TFT manufacturing process is a temperature below the strain point at which the glass substrate is not deformed, and laser annealing or instantaneous heat treatment is performed as crystallization of silicon and activation of donor or acceptor impurities added to silicon. The importance of annealing (Rapid Thermal Anneal: RTA) technology is increasing.

　ＲＴＡは数マイクロ秒〜数十秒の期間に瞬間的に加熱する熱処理技術であり、ハロゲンランプなどから輻射される可視光域から赤外域の波長の電磁波をもってアニールするものである。このＲＴＡ技術を使ってガラス基板上の多結晶シリコン膜に注入したｎ型不純物を活性化する技術として、ＲＴＡによる熱を効果的に作用させるために、ガラス基板と多結晶シリコン膜との間に形成した金属層に熱を蓄積する方法が開示されている（例えば、特許文献１参照。）。
特開２００１−１０２５８５号公報（第５−６頁、第１図参照）。 RTA is a heat treatment technology that heats instantaneously in a period of several microseconds to several tens of seconds, and anneals with electromagnetic waves having wavelengths from the visible light range to the infrared range radiated from a halogen lamp or the like. As a technique for activating n-type impurities implanted into a polycrystalline silicon film on a glass substrate using this RTA technology, a method for effectively applying heat generated by RTA between a glass substrate and a polycrystalline silicon film is used. A method of accumulating heat in a formed metal layer is disclosed (for example, see Patent Document 1).
JP-A-2001-102585 (see page 5-6, FIG. 1).

　ところで、単結晶シリコン基板に作り込むＭＯＳトランジスタの製造技術では、９００℃以上の温度でシリコンの表面を酸化する熱酸化膜が有効に利用されている。一方、前述のガラス基板は、高温で熱処理すると基板の変形（収縮による寸法変化や反り）が生じ、集積回路のデザインルール（設計ルール）によってはサブミクロンのレベルでマスクの位置合わせをしなければいけない光露光工程で支障が生じる。すなわち、半導体層とゲート電極の重ね合わせやコンタクトホールの相対的な位置がずれてしまい、当初設計した寸法で素子を完成させることが不可能となる。その影響は集積回路の高密度化（素子の微細化）が進むにつれ顕在化してくる。 By the way, in the technology for manufacturing a MOS transistor formed on a single crystal silicon substrate, a thermal oxide film that oxidizes the surface of silicon at a temperature of 900 ° C. or more is effectively used. On the other hand, when the above-mentioned glass substrate is heat-treated at a high temperature, the substrate is deformed (dimensional change or warpage due to shrinkage), and depending on the integrated circuit design rules (design rules), it is necessary to align the mask at a submicron level. A trouble occurs in the light exposure process which is not to be performed. That is, the superposition of the semiconductor layer and the gate electrode and the relative positions of the contact holes are shifted, and it is impossible to complete the device with the originally designed dimensions. The effect becomes more apparent as the density of integrated circuits increases (miniaturization of elements).

　しかしながら、プラズマＣＶＤ法やスパッタリング法は、プラズマを利用した反応であり、プラズマ中の高エネルギー粒子により成膜面が損傷を受けて堆積される膜に欠陥やピンホールが発生し、また固定電荷や界面準位が多く形成されてしまう欠点が指摘されている。また、数原子％の水素が膜中に含まれることで、熱的な安定性が欠落し、膜中にある水素は比較的低温で解離するので素子特性の不安定性を内包する要因となっている。 However, the plasma CVD method or the sputtering method is a reaction using plasma, and a high-energy particle in the plasma damages the film-forming surface, causing defects and pinholes in the film to be deposited, and also causes fixed charges and It has been pointed out that many interface states are formed. In addition, the thermal stability is lost due to the inclusion of several atomic% of hydrogen in the film, and the hydrogen in the film dissociates at a relatively low temperature, which causes instability of device characteristics. I have.

　その一方で、ＴＦＴを用いて形成する集積回路の微細化の進展により、スケーリング則に基づくゲート絶縁膜の薄膜化が必要となって来る。すなわち、ゲート絶縁膜の厚さを維持したまま、ＴＦＴの平面的寸法のみを小さくしても、特性のばらつきが大きくなり、ＴＦＴの駆動能力も向上しないので結局はそれを使った装置の高性能化を実現することが不可能となる。 On the other hand, with the progress of miniaturization of integrated circuits formed using TFTs, it is necessary to reduce the thickness of the gate insulating film based on the scaling rule. That is, even if only the planar dimension of the TFT is reduced while maintaining the thickness of the gate insulating film, the variation in characteristics becomes large, and the driving capability of the TFT does not improve. Cannot be realized.

　しかし、シリコンを９００℃以上の温度で酸化する清浄な熱酸化膜と異なり、所詮４００℃以下の温度で堆積形成する酸化シリコン膜や窒化シリコン膜などでは固定電荷や界面準位密度の影響が露呈し、しきい値電圧の変動やゲートリークを低減することは実質的に不可能であった。 However, unlike a clean thermal oxide film that oxidizes silicon at a temperature of 900 ° C. or more, the effects of fixed charges and interface state density are revealed in a silicon oxide film or a silicon nitride film deposited at a temperature of 400 ° C. or less. However, it has been substantially impossible to reduce fluctuations in threshold voltage and gate leakage.

　熱処理による膜質の改質は、それが熱活性化型の反応であれば、より高温でその効果を発現させることができる。しかし、上記特許文献１であるように、ガラス基板と多結晶シリコン膜との間に形成した金属膜で熱を蓄積する方法では素子の形状に制限を受けるし、本当に必要な部位に効果的な熱処理を行うことが出来ない。例えば、半導体層上に形成したゲート絶縁膜の熱処理による改質を効果的に行うことが不可能である。 (4) The effect of the modification of the film quality by heat treatment can be exerted at a higher temperature if it is a heat-activated reaction. However, in the method of accumulating heat with a metal film formed between a glass substrate and a polycrystalline silicon film as described in Patent Document 1, the shape of the element is limited, and the method is effective for a really necessary part. Heat treatment cannot be performed. For example, it is impossible to effectively modify a gate insulating film formed over a semiconductor layer by heat treatment.

　本発明は、上記問題点を鑑みなされたものであり、ガラスなど熱的に脆い基板上に形成するＴＦＴなどの薄膜素子において、その製造工程の熱処理による基板の収縮の影響を無くして、緻密で高品質の絶縁膜を形成する技術、並びにそれを用いて高性能で高信頼性を実現する半導体装置を適用することを目的とする。また、別には、優れた絶縁層を用いたトランジスタを構成素子とする大面積集積回路を有する半導体装置を提供することを目的とする。 The present invention has been made in view of the above-described problems, and has been described in detail with respect to a thin film element such as a TFT formed on a thermally fragile substrate such as glass, which eliminates the influence of shrinkage of the substrate due to heat treatment in a manufacturing process thereof, and has a dense structure. It is an object of the present invention to apply a technology for forming a high-quality insulating film, and a semiconductor device that realizes high performance and high reliability by using the technology. Another object is to provide a semiconductor device including a large-area integrated circuit including a transistor including an excellent insulating layer as a constituent element.

　本発明の要旨は、ガラスなど熱的に脆い基板を用いてＴＦＴに代表されるような複数の薄膜を積層して構成される薄膜素子を形成する工程において必要となる熱処理を、該基板に熱的な損傷を与えることなく行うために、薄膜素子が形成される基板の特定部分に、熱源からの輻射を吸収する被膜を局所的に形成して熱処理（好ましくは熱源としてランプを用いる瞬間熱アニールである）を行うものである。すなわち、本発明において適用する基板は、熱源からの輻射の吸収率が低く加熱されにくい素材が適用され、当該基板の主表面上に熱源からの輻射を吸収する被膜を局所的に設けて熱処理（好ましくは熱源としてランプを用いる瞬間熱アニールである）を行うものである。そして、当該被膜からの伝導加熱により、対象とする構造物を加熱して熱処理を行うものである。 The gist of the present invention is that a heat treatment required in a process of forming a thin film element formed by laminating a plurality of thin films represented by a TFT using a thermally brittle substrate such as glass is applied to the substrate. In order to perform the process without causing any damage, heat treatment (preferably, instantaneous thermal annealing using a lamp as a heat source) is performed by locally forming a film that absorbs radiation from a heat source on a specific portion of the substrate on which the thin film element is formed. ). That is, the substrate applied in the present invention is made of a material that has a low absorption rate of radiation from the heat source and is difficult to be heated, and a coating that absorbs the radiation from the heat source is locally provided on the main surface of the substrate to perform heat treatment ( Preferably, instantaneous thermal annealing using a lamp as a heat source) is performed. Then, heat treatment is performed by heating the target structure by conduction heating from the coating.

　ＴＦＴの作製工程では、半導体層の結晶化、注入したドナー又はアクセプタ元素の活性化、又は水素化処理を目的とした熱処理工程が複数回組み込まれている。ガラス基板は高温での熱処理で収縮する性質を有しているが、それは４００℃程度では殆ど問題とならず、５００℃以上では数百から数千ppmの割合で収縮が起こる。従って、基板上に基準となるマーカーを形成する前に最高温度となる熱処理を行い、以降はその温度以上には加熱しないようにすることが望ましい。このような本発明の要旨は、以下に示す構成を包含することができる。 (4) In the manufacturing process of the TFT, a heat treatment process for crystallization of the semiconductor layer, activation of the implanted donor or acceptor element, or hydrogenation is incorporated plural times. Although the glass substrate has a property of shrinking by heat treatment at a high temperature, it hardly causes a problem at about 400 ° C., and shrinks at a rate of several hundred to several thousand ppm at 500 ° C. or more. Therefore, it is desirable to perform a heat treatment at the highest temperature before forming a reference marker on the substrate, and not to heat above that temperature thereafter. Such a gist of the present invention can include the following configurations.

　本発明は、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を輻射する熱源で熱処理を行う工程を含む半導体装置の作製方法である。ガラス基板上に前記電磁波の輻射により加熱される導電層と、該導電層との間に導電層の内側に位置する半導体層と、半導体層の上面及び側面を被覆する絶縁層とを形成し、電磁波の照射により導電層が形成された領域を選択的に加熱して、半導体層及び前記絶縁層の熱処理を行う工程を含むものとする。基板としては、可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が５０％以上のものであり、代表的にはバリウムホウケイ酸ガラスやアルミノシリケートガラスなどが選択される。 The present invention is a method for manufacturing a semiconductor device including a step of performing a heat treatment with a heat source that radiates non-coherent electromagnetic waves in at least a wavelength range from a visible light range to an infrared range. A conductive layer heated by radiation of the electromagnetic wave on a glass substrate, a semiconductor layer located inside the conductive layer between the conductive layer, and an insulating layer covering the upper surface and side surfaces of the semiconductor layer, The method includes a step of selectively heating a region where the conductive layer is formed by irradiation with an electromagnetic wave to perform heat treatment on the semiconductor layer and the insulating layer. The substrate has a transmittance of 50% or more for non-coherent electromagnetic waves in a wavelength range from a visible light region to an infrared region, and barium borosilicate glass, aluminosilicate glass, or the like is typically selected. .

　本発明は、絶縁表面を有するガラス基板上に、一辺の長さが前記ガラス基板の厚さと同じ又はそれ以下であり、好ましくはその５分の１以下であるようにパターン形成された導電層を形成する。そして、ガラス基板と導電層との間にその導電層の内側に位置する半導体層と該半導体層の上面及び側面を被覆する絶縁層とを設ける。そして、少なくとも可視光域から赤外域までの波長域の非可干渉性の光を輻射する熱源を用いて導電層が形成された領域を選択的に加熱して、半導体層及び前記絶縁層の熱処理を行う工程を含むものとする。基板としては、可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が５０％以上、好ましくは８０％以上のものであり、代表的にはバリウムホウケイ酸ガラスやアルミノシリケートガラスなどが選択される。 The present invention provides a method for forming a conductive layer on a glass substrate having an insulating surface, the length of one side of which is equal to or less than the thickness of the glass substrate, and preferably a pattern formed such that the length is one fifth or less. Form. Then, a semiconductor layer located inside the conductive layer and an insulating layer covering the upper surface and side surfaces of the semiconductor layer are provided between the glass substrate and the conductive layer. Then, at least a region where the conductive layer is formed is selectively heated using a heat source which emits non-coherent light in a wavelength range from a visible light range to an infrared range, and heat treatment of the semiconductor layer and the insulating layer is performed. Is performed. The substrate has a transmittance of 50% or more, preferably 80% or more for non-coherent electromagnetic waves in a wavelength range from a visible light region to an infrared region, and is typically barium borosilicate glass or aluminosilicate. Glass or the like is selected.

　本発明は、絶縁表面を有する基板上に、島状に分割した半導体層を形成し、半導体層上に絶縁層を介して該半導体層の全面を被覆し且つ端部が外側に位置する導電層を形成する。そして、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を照射して、導電層が形成された領域を選択的に加熱して、半導体層及び前記絶縁層の熱処理を行う工程を含むものとする。或いは、絶縁表面を有する基板上に、第１絶縁層を形成し、第１絶縁層上に島状に分割した半導体層を形成し、半導体層の上面及び側面を覆う第２絶縁層を形成し、第２絶縁層上に半導体層の上面及び端面を覆い端部が該半導体層の外側に位置する導電層を形成し、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を照射して、導電層が形成された領域を選択的に加熱して半導体層及び前記絶縁層の熱処理を行い、金属層及び前記導電層をエッチングして半導体層と重畳するゲート電極を形成する各段階を含むものとする。 The present invention provides a conductive layer in which a semiconductor layer divided into islands is formed over a substrate having an insulating surface, and the entire surface of the semiconductor layer is covered with the insulating layer over the semiconductor layer and an end portion is located outside. To form Then, the semiconductor layer and the insulating layer are heat-treated by irradiating at least a non-coherent electromagnetic wave in a wavelength range from a visible light range to an infrared range to selectively heat a region where the conductive layer is formed. Steps shall be included. Alternatively, a first insulating layer is formed over a substrate having an insulating surface, a semiconductor layer divided into islands is formed over the first insulating layer, and a second insulating layer that covers upper and side surfaces of the semiconductor layer is formed. Forming a conductive layer on the second insulating layer, the conductive layer covering an upper surface and an end surface of the semiconductor layer and having an end positioned outside the semiconductor layer, and at least a non-coherent electromagnetic wave in a wavelength range from a visible light range to an infrared range. And heat-treating the semiconductor layer and the insulating layer by selectively heating the region where the conductive layer is formed, etching the metal layer and the conductive layer to form a gate electrode overlapping with the semiconductor layer. Each stage shall be included.

　本発明は、ガラス基板上に、島状に分割した半導体層を形成し、半導体層上に絶縁層を介して該半導体層の全面を被覆してかつ端部が外側に位置する導電層を形成する。そして、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を３０〜３００秒間照射して、導電層が形成された領域を選択的に加熱することにより半導体層及び前記絶縁層の熱処理を行う工程を含むものとする。或いは、熱源から輻射される可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が５０％以上（好ましくは８０％以上）である基板上に島状に分割した半導体層を形成し、半導体層上に絶縁層を介して、該半導体層の全面を被覆してかつ端部が外側に位置する導電層を形成し、熱源の輻射により導電層が形成された領域を選択的に３０〜３００秒間加熱して、半導体層及び前記絶縁層の熱処理を行う工程を含むものである。 The present invention forms a semiconductor layer divided into islands on a glass substrate, and forms a conductive layer on the semiconductor layer, which covers the entire surface of the semiconductor layer via an insulating layer and whose end is located outside. I do. Then, the semiconductor layer and the insulating layer are formed by irradiating at least a non-coherent electromagnetic wave in a wavelength range from a visible light range to an infrared range for 30 to 300 seconds to selectively heat a region where the conductive layer is formed. And a heat treatment step. Alternatively, a semiconductor layer divided into islands on a substrate having a transmittance of 50% or more (preferably 80% or more) of non-coherent electromagnetic waves in a wavelength range from a visible light range to an infrared range radiated from a heat source. Forming a conductive layer on the semiconductor layer via an insulating layer, covering the entire surface of the semiconductor layer, and forming a conductive layer having an end positioned outside, and selecting a region where the conductive layer is formed by radiation of a heat source. For 30 to 300 seconds for heat treatment of the semiconductor layer and the insulating layer.

　導電層は金属、金属合金、金属化合物、シリサイドなどである。好ましくはモリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）などの高融点金属、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）などの金属窒化物、タングステンシリサイド（ＷＳｉ2）、モリブデンシリサイド（ＭｏＳｉ2）、チタンシリサイド（ＴｉＳｉ2）、タンタルシリサイド（ＴａＳｉ2）、クロムシリサイド（ＣｒＳｉ2）、コバルトシリサイド（ＣｏＳｉ2）、白金シリサイド（ＰｔＳｉ2）などのシリササイドである。また、リンやボロンをドーピングした多結晶シリコンを用いても良い。 The conductive layer is a metal, a metal alloy, a metal compound, a silicide, or the like. Preferably, a high melting point metal such as molybdenum (Mo), tungsten (W), and titanium (Ti); a metal nitride such as titanium nitride (TiN), tantalum nitride (TaN) and tungsten nitride (WN); and tungsten silicide (WSi 2) ), Molybdenum silicide (MoSi 2 ), titanium silicide (TiSi 2 ), tantalum silicide (TaSi 2 ), chromium silicide (CrSi 2 ), cobalt silicide (CoSi 2 ), and platinum silicide (PtSi 2 ). Alternatively, polycrystalline silicon doped with phosphorus or boron may be used.

　上記した本発明の構成は、特にＴＦＴのチャネル部やソース及びドレインを形成する半導体層とゲート絶縁膜の積層体の改質を目的とした熱処理に適用することができ、その際に形成する導電層は熱処理後にゲート電極の一部として残存させることもできる。 The above-described structure of the present invention can be applied to heat treatment for the purpose of reforming a stacked body of a semiconductor layer and a gate insulating film which form a channel portion and a source and a drain of a TFT. The layer may remain as part of the gate electrode after the heat treatment.

　また、熱処理はタングステンハロゲンランプやメタルハライドランプなど可視光域から赤外域の波長域に輻射スペクトルを有するランプを熱源として用いる瞬間熱アニール法を適用し、基板に局所的に熱源からの輻射を吸収し熱に変換する導電層を設けることで、実質的にはその部位において当該基板の歪み点以上の温度で熱処理をすることを可能としている。 The heat treatment uses an instantaneous thermal annealing method that uses a lamp having a radiation spectrum from the visible light range to the infrared range, such as a tungsten halogen lamp or a metal halide lamp, as a heat source, and absorbs radiation from the heat source locally to the substrate. By providing a conductive layer that converts heat, it is possible to perform heat treatment at a temperature substantially equal to or higher than the strain point of the substrate at that portion.

　このように、基板と導電層との間にその導電層の内側に端部が位置する半導体層と該半導体層の上面及び側面を被覆する絶縁層を形成し、可視光域から赤外域までの波長域の非可干渉性の電磁波を輻射する熱源で熱処理をすることで、その導電層が形成された領域が加熱されるので、半導体層は均一に加熱されることになる。すなわち、半導体層に局所的な応力が作用しないようにすることができる。よって、ＴＦＴの活性層を形成する半導体層において、特にゲートを形成する部位に応力が残留することを防ぐことができる。 Thus, between the substrate and the conductive layer, the semiconductor layer whose end is located inside the conductive layer and the insulating layer covering the upper surface and the side surfaces of the semiconductor layer are formed, and the visible light region to the infrared region are formed. By performing heat treatment with a heat source that emits non-coherent electromagnetic waves in a wavelength range, the region where the conductive layer is formed is heated, so that the semiconductor layer is uniformly heated. That is, local stress can be prevented from acting on the semiconductor layer. Therefore, it is possible to prevent stress from remaining in the semiconductor layer forming the active layer of the TFT, particularly in the portion where the gate is formed.

　本発明は、第１熱源からの輻射加熱により、ガラス基板の全面を加熱する第１熱処理工程と、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波の吸収率がガラス基板とは異なり該吸収率の高い不透明層をガラス基板上に島状に分離して形成し、非可干渉性の電磁波を輻射する第２熱源で電磁波の吸収率の高い不透明層が形成された領域を局所的に加熱する第２熱処理工程とを含む半導体装置の作製方法である。 The present invention provides a first heat treatment step of heating the entire surface of a glass substrate by radiant heating from a first heat source, and an absorptivity of non-coherent electromagnetic waves in at least a wavelength range from a visible light range to an infrared range. Unlike the above, the opaque layer having a high absorptance is formed in an island shape on a glass substrate, and the opaque layer having a high absorptivity of the electromagnetic wave is formed by the second heat source radiating the non-coherent electromagnetic wave. And a second heat treatment step of locally heating the semiconductor device.

　本発明は、第１熱源からの輻射加熱により、ガラス基板の全面を加熱する第１熱処理工程と、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波の吸収率がガラス基板とは異なり該吸収率の高い不透明層を、絶縁膜を介してガラス基板上に島状に形成した半導体層と重畳するように形成し、非可干渉性の電磁波を輻射する第２熱源で電磁波の吸収率の高い不透明層が形成された領域を選択的に加熱して、その不透明層からの伝導加熱により半導体層及び前記絶縁層の熱処理を行う第２熱処理工程とを含む半導体装置の作製方法である。 The present invention provides a first heat treatment step of heating the entire surface of a glass substrate by radiant heating from a first heat source, and an absorptivity of non-coherent electromagnetic waves in at least a wavelength range from a visible light range to an infrared range. Unlike the opaque layer having a high absorptivity, the opaque layer is formed so as to overlap with a semiconductor layer formed in an island shape on a glass substrate via an insulating film. A second heat treatment step of selectively heating a region in which an opaque layer having a high absorptance is formed, and heat-treating the semiconductor layer and the insulating layer by conduction heating from the opaque layer. It is.

　本発明の構成において、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波の吸収率の高い不透明層は、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）又はクロム（Ｃｒ）などの高融点金属、或いは、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）又は窒化タングステン（ＷＮ）の金属窒化物、或いは、タングステンシリサイド（ＷＳｉ2）、モリブデンシリサイド（ＭｏＳｉ2）、チタンシリサイド（ＴｉＳｉ2）、タンタルシリサイド（ＴａＳｉ2）、クロムシリサイド（ＣｒＳｉ2）、コバルトシリサイド（ＣｏＳｉ2）又は白金シリサイド（ＰｔＳｉ2）で形成する。これらの材料を用い、１０〜５０nm、好ましくは２０〜４０nmの厚さの膜は可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が５０％以下、好ましくは３０％以下であり、同じ波長域の非可干渉性の電磁波の透過率が６０％以上のガラス基板と組み合わせることにより、当該吸収率の高い不透明層を形成した領域を選択的に加熱することができる。すなわち、ガラス基板上における熱処理の必要な領域のみを選択的に加熱することができる。この構成により、第２の熱処理温度はガラス基板の歪み点以上の温度（吸収率の高い不透明層領域において）で行うことができ、熱処理効果を高めることができる。 In the structure of the present invention, the opaque layer having a high absorptivity of non-coherent electromagnetic waves in at least a wavelength range from a visible light range to an infrared range is formed of molybdenum (Mo), tungsten (W), titanium (Ti) or chromium ( High melting point metal such as Cr), or metal nitride of titanium nitride (TiN), tantalum nitride (TaN) or tungsten nitride (WN), or tungsten silicide (WSi 2 ), molybdenum silicide (MoSi 2 ), or titanium silicide (TiSi 2 ), tantalum silicide (TaSi 2 ), chromium silicide (CrSi 2 ), cobalt silicide (CoSi 2 ), or platinum silicide (PtSi 2 ). Using these materials, a film having a thickness of 10 to 50 nm, preferably 20 to 40 nm has a transmittance of non-coherent electromagnetic waves of 50% or less, preferably 30%, in a wavelength region from visible light region to infrared region. By combining with a glass substrate having a transmittance of 60% or more for non-coherent electromagnetic waves in the same wavelength range, a region where the opaque layer having a high absorption rate is formed can be selectively heated. That is, it is possible to selectively heat only a region on the glass substrate that requires heat treatment. With this configuration, the second heat treatment can be performed at a temperature equal to or higher than the strain point of the glass substrate (in the opaque layer region having a high absorption rate), and the heat treatment effect can be enhanced.

　少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波は、タングステンハロゲンランプ、メタルハライドランプ、キセノンフラッシュランプなどから輻射されるものであり、可視光、赤外光、又は可視光及び赤外光の波長域の光を含んでいる。 Non-coherent electromagnetic waves at least in the wavelength range from the visible light range to the infrared range are those radiated from tungsten halogen lamps, metal halide lamps, xenon flash lamps, and the like, and visible light, infrared light, or visible light and Includes light in the infrared wavelength range.

　第１熱源からの輻射加熱により、ガラス基板の全面を加熱する第１熱処理工程と、ガラス基板上に島状に分離形成した半導体層と半導体層の上面及び側面を被覆する絶縁層と該半導体層に重畳する不透明層を形成し、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を輻射する第２熱源からの輻射により不透明層が形成された領域を選択的に加熱して、その不透明層からの伝導加熱により半導体層及び前記絶縁層の熱処理を行う第２熱処理工程とを含む半導体装置の作製方法である。 A first heat treatment step of heating the entire surface of the glass substrate by radiant heating from a first heat source, a semiconductor layer separated and formed in an island shape on the glass substrate, an insulating layer covering the top and side surfaces of the semiconductor layer, and the semiconductor layer Forming an opaque layer to be superimposed on the opaque layer, and selectively heating the region where the opaque layer is formed by radiation from the second heat source that radiates at least a non-coherent electromagnetic wave in a wavelength range from a visible light range to an infrared range. A heat treatment of the semiconductor layer and the insulating layer by conduction heating from the opaque layer.

　第１熱源からの輻射加熱により、ガラス基板の全面を加熱する第１熱処理工程と、ガラス基板上に島状に分離形成した半導体層と半導体層の上面及び側面を被覆する酸化シリコン膜と窒化シリコン膜の積層体から成る絶縁層と半導体層に重畳する不透明層を形成し、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を輻射する第２熱源からの輻射により不透明層が形成された領域を選択的に加熱して、その不透明層からの伝導加熱により半導体層及び前記絶縁層の熱処理を行う第２熱処理工程とを含む半導体装置の作製方法である。 A first heat treatment step of heating the entire surface of the glass substrate by radiant heating from a first heat source, a semiconductor layer separated and formed in an island shape on the glass substrate, a silicon oxide film covering the upper surface and side surfaces of the semiconductor layer, and silicon nitride Forming an opaque layer overlapping the insulating layer and the semiconductor layer, the opaque layer being radiated from a second heat source that radiates at least a non-coherent electromagnetic wave in a wavelength range from a visible light range to an infrared range; A second heat treatment step of selectively heating a region in which the opaque layer is formed and conducting heat treatment of the semiconductor layer and the insulating layer by conduction heating from the opaque layer.

　本発明の構成において、不透明層は、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）又はクロム（Ｃｒ）の高融点金属、或いは、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）又は窒化タングステン（ＷＮ）の金属窒化物、或いは、タングステンシリサイド（ＷＳｉ2）、モリブデンシリサイド（ＭｏＳｉ2）、チタンシリサイド（ＴｉＳｉ2）、タンタルシリサイド（ＴａＳｉ2）、クロムシリサイド（ＣｒＳｉ2）、コバルトシリサイド（ＣｏＳｉ2）又は白金シリサイド（ＰｔＳｉ2）で形成する。これらの材料を用い、１０〜５０nm、好ましくは２０〜４０nmの厚さの膜は可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が５０％以下、好ましくは３０％以下であり、同じ波長域の非可干渉性の電磁波の透過率が６０％以上のガラス基板と組み合わせることにより、当該不透明層を形成した領域を選択的に加熱することができる。すなわち、ガラス基板上における熱処理の必要な領域のみを選択的に加熱することができる。この構成により、第２の熱処理温度はガラス基板の歪み点以上の温度（不透明層を形成した領域において）で行うことができ、熱処理効果を高めることができる。 In the structure of the present invention, the opaque layer is made of a high melting point metal such as molybdenum (Mo), tungsten (W), titanium (Ti) or chromium (Cr), or titanium nitride (TiN), tantalum nitride (TaN), or tungsten nitride. (WN) metal nitride, or tungsten silicide (WSi 2 ), molybdenum silicide (MoSi 2 ), titanium silicide (TiSi 2 ), tantalum silicide (TaSi 2 ), chromium silicide (CrSi 2 ), cobalt silicide (CoSi 2) ) Or platinum silicide (PtSi 2 ). Using these materials, a film having a thickness of 10 to 50 nm, preferably 20 to 40 nm has a transmittance of non-coherent electromagnetic waves of 50% or less, preferably 30%, in a wavelength region from visible light region to infrared region. By combining with a glass substrate having a transmittance of non-coherent electromagnetic wave of the same wavelength range of 60% or more, the region where the opaque layer is formed can be selectively heated. That is, it is possible to selectively heat only a region on the glass substrate that requires heat treatment. With this structure, the second heat treatment can be performed at a temperature equal to or higher than the strain point of the glass substrate (in the region where the opaque layer is formed), and the heat treatment effect can be enhanced.

　少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波は、タングステンハロゲンランプ、メタルハライドランプ、キセノンフラッシュランプなどから輻射されるものであり、可視光、赤外光、又は可視光及び赤外光の波長域の光を含んでいる。 Non-coherent electromagnetic waves at least in the wavelength range from the visible light range to the infrared range are those radiated from tungsten halogen lamps, metal halide lamps, xenon flash lamps, etc., and are visible light, infrared light, or visible light and Includes light in the infrared wavelength range.

　以上において、ガラス基板上に作製するトランジスタは、チャネル長が０．３〜３μm以下、好ましくは０．３５〜１．５μm以下であって、低濃度ドレイン(Lightly Doped Drain:ＬＤＤ）を有するｎチャネル型ＴＦＴを含む半導体装置に適用することができる。すなわち、ガラス基板上の特定部位（トランジスタが形成される領域）を選択的に加熱することにより、ガラス基板の熱的な収縮が抑制されるので、マスク位置合わせの精度を確保することができ、デザインルールの縮小に十分対応することができる。 In the above, a transistor manufactured over a glass substrate has an n-channel having a channel length of 0.3 to 3 μm or less, preferably 0.35 to 1.5 μm or less, and having a low-concentration drain (Lightly Doped Drain: LDD). The present invention can be applied to a semiconductor device including a type TFT. That is, by selectively heating a specific portion (a region where a transistor is formed) on the glass substrate, thermal shrinkage of the glass substrate is suppressed, so that mask positioning accuracy can be ensured, It can sufficiently cope with the reduction of design rules.

　本発明の熱処理方法は、ガラス基板の全面を加熱する段階とその後室温まで冷却する段階を含み該ガラス基板を収縮させる第１熱処理と、ガラス基板上に、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波の吸収率がガラス基板とは異なり、該吸収率の高い不透明層を島状に分離して形成し、非可干渉性の電磁波の輻射熱で、電磁波の吸収率の高い不透明層が形成された領域を局所的に加熱する第２熱処理とを含むものである。 The heat treatment method of the present invention includes a step of heating the entire surface of the glass substrate and a step of subsequently cooling the glass substrate to room temperature, and a first heat treatment for shrinking the glass substrate; The non-coherent electromagnetic wave absorptance of the region is different from that of the glass substrate, and the opaque layer having a high absorptance is separated into islands and formed. And a second heat treatment for locally heating the region where the high opaque layer is formed.

　本発明の熱処理方法は、ガラス基板の全面を加熱する段階とその後室温まで冷却する段階を含み該ガラス基板を収縮させる第１熱処理と、ガラス基板上に、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波の吸収率がガラス基板とは異なり、該吸収率の高い不透明層を絶縁膜を介して島状に形成した半導体層と重畳するように形成し、非可干渉性の電磁波の輻射熱で、電磁波の吸収率の高い不透明層が形成された領域を局所的に加熱して、その領域からの伝導加熱により絶縁膜や半導体層の加熱をする第２熱処理とを含むものである。 The heat treatment method of the present invention includes a step of heating the entire surface of the glass substrate and a step of subsequently cooling the glass substrate to room temperature, and a first heat treatment for shrinking the glass substrate; The non-coherent electromagnetic wave absorption rate of the region is different from that of a glass substrate, and an opaque layer having a high absorptance is formed so as to overlap with a semiconductor layer formed in an island shape via an insulating film. And a second heat treatment for locally heating the region in which the opaque layer having a high electromagnetic wave absorption rate is formed with the radiation heat of the electromagnetic wave and heating the insulating film and the semiconductor layer by conduction heating from the region. .

　この発明の構成において、吸収率の高い不透明層は、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）又はクロム（Ｃｒ）の高融点金属、或いは、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）又は窒化タングステン（ＷＮ）の金属窒化物、或いは、タングステンシリサイド（ＷＳｉ2）、モリブデンシリサイド（ＭｏＳｉ2）、チタンシリサイド（ＴｉＳｉ2）、タンタルシリサイド（ＴａＳｉ2）、クロムシリサイド（ＣｒＳｉ2）、コバルトシリサイド（ＣｏＳｉ2）又は白金シリサイド（ＰｔＳｉ2）で形成する。これらの材料を用い、１０〜５０nm、好ましくは２０〜４０nmの厚さの膜は可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が５０％以下、好ましくは３０％以下であり、同じ波長域の非可干渉性の電磁波の透過率が６０％以上のガラス基板と組み合わせることにより、当該吸収率の高い不透明層を形成した領域を選択的に加熱することができる。すなわち、ガラス基板上における熱処理の必要な領域のみを選択的に加熱することができる。この構成により、第２の熱処理温度はガラス基板の歪み点以上の温度（吸収率の高い不透明層領域において）で行うことができ、熱処理効果を高めることができる。 In the structure of the present invention, the opaque layer having a high absorptivity is made of a high melting point metal such as molybdenum (Mo), tungsten (W), titanium (Ti) or chromium (Cr), or titanium nitride (TiN) or tantalum nitride (TaN). ) Or metal nitride of tungsten nitride (WN), or tungsten silicide (WSi 2 ), molybdenum silicide (MoSi 2 ), titanium silicide (TiSi 2 ), tantalum silicide (TaSi 2 ), chromium silicide (CrSi 2 ), cobalt It is formed of silicide (CoSi 2 ) or platinum silicide (PtSi 2 ). Using these materials, a film having a thickness of 10 to 50 nm, preferably 20 to 40 nm has a transmittance of non-coherent electromagnetic waves of 50% or less, preferably 30%, in a wavelength region from visible light region to infrared region. By combining with a glass substrate having a transmittance of 60% or more for non-coherent electromagnetic waves in the same wavelength range, a region where the opaque layer having a high absorption rate is formed can be selectively heated. That is, it is possible to selectively heat only a region on the glass substrate that requires heat treatment. With this configuration, the second heat treatment can be performed at a temperature equal to or higher than the strain point of the glass substrate (in the opaque layer region having a high absorption rate), and the heat treatment effect can be enhanced.

　本発明によれば、基板と導電層との間に、その導電層の内側に位置する半導体層と、該半導体層の上面及び側面を被覆する絶縁層を形成し、可視光域から赤外域までの波長域の非可干渉性の電磁波を輻射する熱源で熱処理をすることで応力を分散し、ＴＦＴの活性層を形成する半導体層であって、特にゲートを形成する部位に応力が残留することを防ぐことができる。すなわち、ガラスなど熱的に脆弱な基板上に作り込むトランジスタに対し、好適に適用可能な緻密で高品質の絶縁膜を形成することが可能となる。また、本発明によればトップハット型の２層構造のゲート電極に接続するゲート配線の幅を自由に設定することができ（下層の導電層による庇が存在しない）、配線の高密度化を実現することができる。 According to the present invention, between a substrate and a conductive layer, a semiconductor layer located inside the conductive layer, and an insulating layer covering the upper surface and side surfaces of the semiconductor layer are formed, from a visible light region to an infrared region. The stress is dispersed by heat treatment with a heat source that radiates non-coherent electromagnetic waves in the wavelength range described above, and the stress remains in the semiconductor layer forming the active layer of the TFT, particularly in the portion where the gate is formed. Can be prevented. That is, a dense and high-quality insulating film which can be suitably applied to a transistor formed on a thermally fragile substrate such as glass can be formed. Further, according to the present invention, the width of the gate wiring connected to the gate electrode of the top hat type two-layer structure can be freely set (there is no eaves due to the lower conductive layer), and the density of the wiring can be increased. Can be realized.

　本発明によれば、基板と不透明層との間に、その導電層の内側に位置する半導体層と、該半導体層の上面及び側面を被覆する絶縁層を形成し、可視光域から赤外域までの波長域の非可干渉性の電磁波を輻射する熱源で熱処理をすることで応力を分散し、ＴＦＴの活性層を形成する半導体層に応力が残留することを防ぐことができる。また、本発明によれば、熱処理による基板の収縮を抑えて、チャネル長が０．３５〜２．５μmのＴＦＴをガラス基板上に形成するための熱処理技術を提供することができる。また、本発明によれば、ガラスなど熱的に脆い基板上に作り込むトランジスタに対し、好適に適用可能な緻密で高品質の絶縁膜を形成することが可能となる。 According to the present invention, between a substrate and an opaque layer, a semiconductor layer located inside the conductive layer, and an insulating layer covering the upper surface and side surfaces of the semiconductor layer are formed, from a visible light region to an infrared region. By performing heat treatment with a heat source that radiates non-coherent electromagnetic waves in the above wavelength range, stress can be dispersed, and the stress can be prevented from remaining in the semiconductor layer forming the active layer of the TFT. Further, according to the present invention, it is possible to provide a heat treatment technique for forming a TFT having a channel length of 0.35 to 2.5 μm on a glass substrate while suppressing shrinkage of the substrate due to heat treatment. Further, according to the present invention, a dense and high-quality insulating film which can be suitably applied to a transistor formed on a thermally fragile substrate such as glass can be formed.

　本発明の熱処理方法によれば、ガラス基板上における熱処理の必要な領域のみを選択的に加熱することができる。この構成により、第２の熱処理温度はガラス基板の歪み点以上の温度（吸収率の高い不透明層領域において）で行うことができ、熱処理効果を高めることができる。 According to the heat treatment method of the present invention, it is possible to selectively heat only a region of the glass substrate that requires heat treatment. With this configuration, the second heat treatment can be performed at a temperature equal to or higher than the strain point of the glass substrate (in the opaque layer region having a high absorption rate), and the heat treatment effect can be enhanced.

　以下、本発明の実施の形態について図面を参照して説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, it is easily understood by those skilled in the art that the present invention can be implemented in many different modes, and that the form and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of the embodiments below.

　本発明は基板上に半導体、絶縁体又は導電体の薄膜を適宜積層して形成する薄膜素子において、その作製工程において必要となる熱処理の効果を有効に発現させるものである。特に本発明は、歪み点温度が７００℃以下であるガラスなど熱的に脆い基板を用いてＴＦＴに代表される薄膜素子を形成する工程において、必要とする熱処理を該基板に熱的な損傷を与えず、当該基板表面に光露光工程により形成したパターンの寸法変化を抑えるために、基板上であって当該薄膜素子を形成する特定部位を選択的に加熱するものである。そのために、熱源からの輻射を受けてその部位の温度を上昇させることが可能な被膜を局所的に形成して熱処理を行うものである。そして、局所的に形成した被膜からの伝導加熱により、基板上に形成した熱処理の対象物を加熱して熱処理を行うものである。 {Circle over (2)} The present invention is to provide a thin-film element formed by appropriately laminating a thin film of a semiconductor, an insulator or a conductor on a substrate, and to effectively exhibit the effect of heat treatment required in the manufacturing process. In particular, in the present invention, in a process of forming a thin film element represented by a TFT using a thermally fragile substrate such as glass having a strain point temperature of 700 ° C. or less, a heat treatment that requires thermal damage to the substrate is required. Instead, a specific portion on the substrate on which the thin film element is to be formed is selectively heated in order to suppress a dimensional change of a pattern formed on the substrate surface by a light exposure process. For this purpose, heat treatment is performed by locally forming a coating capable of increasing the temperature of the site by receiving radiation from a heat source. Then, heat treatment is performed by heating the object of heat treatment formed on the substrate by conduction heating from the locally formed coating.

　その目的に適合する熱処理の方法は、熱源に非可干渉性の電磁波を輻射するものであって、例えばタングステンハロゲンランプ、メタルハライドランプ、キセノンフラッシュランプなど、少なくとも可視光域から赤外域の波長域の電磁波を輻射する熱源を用いたランプアニール法又は瞬間熱アニール（ＲＴＡ）法と呼ばれる熱処手段を用いる。 A heat treatment method suitable for the purpose is to radiate a non-coherent electromagnetic wave to a heat source, for example, a tungsten halogen lamp, a metal halide lamp, a xenon flash lamp, etc., at least in a wavelength range from a visible light range to an infrared range. A heat treatment means called a lamp annealing method or an instantaneous thermal annealing (RTA) method using a heat source radiating an electromagnetic wave is used.

　本発明に適用する熱処理装置の一例を図３に示している。この熱処理装置の主要部はタングステンハロゲンランプを熱源２２として、その輻射を透過するように石英などで形成される反応管２１、反応管２１内に不活性気体を供給する気体供給手段２５、反応管２１内の気体を排出する排気手段２６、反応管２１内にあって熱源２２の輻射により、被処理物の温度を測定する温度検出手段２４などで構成されている。 FIG. 3 shows an example of a heat treatment apparatus applied to the present invention. The main part of this heat treatment apparatus is a reaction tube 21 made of quartz or the like so as to transmit the radiation using a tungsten halogen lamp as a heat source 22, gas supply means 25 for supplying an inert gas into the reaction tube 21, and a reaction tube. An exhaust unit 26 for exhausting gas from the inside 21, a temperature detecting unit 24 in the reaction tube 21 for measuring the temperature of the object to be processed by the radiation of the heat source 22, and the like.

　反応管２０１内に載置される基板２７の一主表面には、半導体層や絶縁体膜で所定の形状に形作られた構造物と、それを覆う不透明層２９が設けられている。熱源２２からの輻射はその制御電源２３により行い、５００〜８００℃の加熱設定温度に対し１００〜２００℃／秒の昇温速度で加熱する。加熱設定温度は温度検出手段２４が検知する温度であり目標とする熱処理温度に相当する。温度検出手段としてはパイロメータを用いている。 構造 On one main surface of the substrate 27 placed in the reaction tube 201, a structure formed in a predetermined shape by a semiconductor layer or an insulator film and an opaque layer 29 covering the structure are provided. Radiation from the heat source 22 is performed by the control power supply 23, and heating is performed at a heating rate of 100 to 200 ° C./sec with respect to a heating set temperature of 500 to 800 ° C. The heating set temperature is a temperature detected by the temperature detecting means 24 and corresponds to a target heat treatment temperature. A pyrometer is used as the temperature detecting means.

　熱処理温度と熱処理時間との関係は、基板の耐熱温度との兼ね合いで考慮するものであり、アルミノシリケートガラスなどガラス基板に対しては歪み点が一つの目安となる。歪み点以下の温度で行う熱処理は、比較的長い時間の加熱が可能であり、３００秒以上の加熱も許容される。一方、より積極的に熱処理効果を得るためには歪み点以上の加熱温度が有効であり、その場合には３０〜３００秒、好ましくは６０〜１８０秒の加熱時間とする。勿論この加熱時間は積算時間として捉えることも可能であり、熱源２２からパルス状に輻射する電磁波での加熱を一回又は複数回繰り返しても良い。 関係 The relationship between the heat treatment temperature and the heat treatment time is taken into account in consideration of the heat resistance temperature of the substrate, and the strain point is one measure for a glass substrate such as aluminosilicate glass. Heat treatment performed at a temperature equal to or lower than the strain point allows heating for a relatively long time, and heating for 300 seconds or more is also permitted. On the other hand, a heating temperature higher than the strain point is effective to more positively obtain the heat treatment effect. In this case, the heating time is set to 30 to 300 seconds, preferably 60 to 180 seconds. Needless to say, the heating time can be regarded as an integrated time, and the heating by the electromagnetic wave radiated in a pulse form from the heat source 22 may be repeated once or plural times.

　少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を輻射する熱源を用いる熱処理方法と、該波長域の電磁波の透過率が６０％以上、好ましくは８０％以上の基板上に、該電磁波を吸収する不透明層を形成する組み合わせは、基板上の形成物を対象とした局所的な熱処理を可能としている。 A heat treatment method using a heat source that radiates non-coherent electromagnetic waves in a wavelength range from at least the visible light range to the infrared range, and a substrate having a transmittance of 60% or more, preferably 80% or more in the wavelength range. The combination of forming the opaque layer that absorbs the electromagnetic wave enables local heat treatment of the formation on the substrate.

　本発明において適用される基板は可視光域の光に対して透明な物質であり、バリウムホウケイ酸ガラスやアルミノシリケートガラスなど無アルカリガラスと呼ばれ市販されているガラス基板が含まれている。また、石英やサファイアなどを基板として用いても良い。これらの基板は、可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が６０％以上、好ましくは８０％以上の特性を有している。また、製造工程における熱履歴によりガラス基板の寸法変化を低減するために、最初にガラス歪み点と同程度の温度で長時間の熱処理を行い、予めガラス基板を収縮させておく。ガラス基板の熱収縮は、高温で熱処理する程、室温に戻したときの収縮量が大きく、冷却過程で徐冷するほど収縮量が大きくなる。 基板 The substrate applied in the present invention is a substance transparent to light in the visible light range, and includes a commercially available glass substrate called non-alkali glass such as barium borosilicate glass or aluminosilicate glass. Alternatively, quartz, sapphire, or the like may be used as the substrate. These substrates have a characteristic that the transmittance of non-coherent electromagnetic waves in the wavelength region from the visible light region to the infrared region is 60% or more, preferably 80% or more. Further, in order to reduce the dimensional change of the glass substrate due to the heat history in the manufacturing process, first, a long-time heat treatment is performed at a temperature similar to the glass strain point, and the glass substrate is contracted in advance. As for the heat shrinkage of the glass substrate, as the heat treatment is performed at a higher temperature, the shrinkage amount when the temperature is returned to room temperature is larger, and as the temperature is gradually cooled in the cooling process, the shrinkage amount is larger.

　少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波に対する不透明層としてはモリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）などの高融点金属、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）などの金属窒化物、タングステンシリサイド（ＷＳｉ2）、モリブデンシリサイド（ＭｏＳｉ2）、チタンシリサイド（ＴｉＳｉ2）、タンタルシリサイド（ＴａＳｉ2）、クロムシリサイド（ＣｒＳｉ2）、コバルトシリサイド（ＣｏＳｉ2）、白金シリサイド（ＰｔＳｉ2）などのシリサイドである。また、リンやボロンをドーピングした多結晶シリコンを用いても良い。 As an opaque layer at least against non-coherent electromagnetic waves in a wavelength range from a visible light region to an infrared region, high melting point metals such as molybdenum (Mo), tungsten (W), titanium (Ti), titanium nitride (TiN), and nitride Metal nitrides such as tantalum (TaN) and tungsten nitride (WN), tungsten silicide (WSi 2 ), molybdenum silicide (MoSi 2 ), titanium silicide (TiSi 2 ), tantalum silicide (TaSi 2 ), and chromium silicide (CrSi 2 ) , Cobalt silicide (CoSi 2 ), and platinum silicide (PtSi 2 ). Alternatively, polycrystalline silicon doped with phosphorus or boron may be used.

　図４は、アルミノシリケートを素材とする厚さ０．７mmのガラス基板の透過率と反射率を示すグラフである。また、同図にはタングステンハロゲンランプの輻射スペクトルが同じ波長軸で挿入されている。可視光域から赤外域まで分布する熱源の輻射スペクトルの波長範囲においてガラス基板の透過率は９０％以上の値を有している。このため熱源の輻射に晒されても基板は加熱されにくい。一方、図５は、当該不透明層であるタングステン（Ｗ）（厚さ５０nm）、チタン（Ｔｉ）（厚さ５０nm）、窒化チタン（ＴｉＮ）（厚さ５０nm）、窒化タンタル（ＴａＮ）（厚さ３０nm）の透過率と反射率を示すグラフである。これらの金属又は金属窒化物は、３００〜８００nmの波長帯で透過率が７０％以下であり、また反射率が２０％以下である。図４と図５を対比して明らかなように、照射するパルス光に対して、その波長で吸収体となる性質を有する光吸収層を、当該スペクトルに対し透明な基板上に部分的に形成することで、光吸収層に選択的に光を吸収させ、局所的な加熱をすることができる。 FIG. 4 is a graph showing the transmittance and the reflectance of a 0.7 mm thick glass substrate made of aluminosilicate. Also, the radiation spectrum of the tungsten halogen lamp is inserted in the same wavelength axis in FIG. The transmittance of the glass substrate has a value of 90% or more in the wavelength range of the radiation spectrum of the heat source distributed from the visible light region to the infrared region. Therefore, the substrate is not easily heated even when exposed to radiation from a heat source. On the other hand, FIG. 5 shows tungsten (W) (thickness 50 nm), titanium (Ti) (thickness 50 nm), titanium nitride (TiN) (thickness 50 nm), tantalum nitride (TaN) (thickness) 30 is a graph showing the transmittance and the reflectance at 30 nm). These metals or metal nitrides have a transmittance of 70% or less and a reflectance of 20% or less in a wavelength band of 300 to 800 nm. As is clear from the comparison between FIGS. 4 and 5, a light absorbing layer having a property of becoming an absorber at the wavelength with respect to the irradiated pulse light is partially formed on a substrate transparent to the spectrum. By doing so, light can be selectively absorbed by the light absorbing layer, and local heating can be performed.

　図６は、図３で示す構成の熱処理装置を用い、熱源への投入電力を一定として上記ガラス基板と、同様のガラス基板上に３０nmの厚さに形成した窒化タンタル（ＴａＮ）の温度と照射時間の関係を示すグラフである。図６において、（Ａ）は熱源への投入電力が３．９kWの場合であり、ガラス基板の温度が４１５℃程度までしか上昇しないのに対し、窒化タンタル（ＴａＮ）付きの基板の温度は７１５℃まで上昇している。その温度は電力投入後およそ６０秒で飽和している。また、（Ｂ）は投入電力が３．３kWの場合であり、ガラス基板の温度が４０５℃程度までしか上昇しないのに対し、窒化タンタル（ＴａＮ）付きの基板の温度は６５５℃まで上昇している。（Ｃ）は投入電力が２．７kWの場合であり、ガラス基板の温度が４０５℃程度までしか上昇しないのに対し、窒化タンタル（ＴａＮ）付きの基板の温度は６１８℃まで上昇している。このように、窒化タンタル（ＴａＮ）付きの基板の温度は投入電力に依存して変化しており制御可能である一方、ガラス基板の温度は４００℃程度にしか温度が上昇せず、投入電力の依存性が観測されていない。 FIG. 6 shows the temperature and irradiation of the above glass substrate and the tantalum nitride (TaN) formed to a thickness of 30 nm on the same glass substrate using the heat treatment apparatus having the configuration shown in FIG. It is a graph which shows the relationship of time. In FIG. 6, (A) shows the case where the input power to the heat source is 3.9 kW, and the temperature of the glass substrate rises only up to about 415 ° C., whereas the temperature of the substrate with tantalum nitride (TaN) is 715 kW. ℃. The temperature is saturated about 60 seconds after the power is turned on. (B) shows the case where the input power is 3.3 kW, and the temperature of the glass substrate rises only up to about 405 ° C., whereas the temperature of the substrate with tantalum nitride (TaN) rises to 655 ° C. I have. (C) shows the case where the input power is 2.7 kW, and the temperature of the glass substrate rises only up to about 405 ° C., whereas the temperature of the substrate with tantalum nitride (TaN) rises to 618 ° C. As described above, the temperature of the substrate with tantalum nitride (TaN) varies depending on the input power and can be controlled, while the temperature of the glass substrate rises only to about 400 ° C. No dependence was observed.

　図７は、上記ガラス基板と、同様のガラス基板上に３０nmの厚さに形成した窒化タンタル（ＴａＮ）と、シリコンウエハーの温度（飽和した温度）と投入電力の関係を示すグラフである。ガラス基板と窒化タンタル（ＴａＮ）とは２００〜３００℃の温度差が生じており、窒化タンタル（ＴａＮ）があると熱源からの輻射により加熱されやすいことを示している。 FIG. 7 is a graph showing the relationship between the above glass substrate, tantalum nitride (TaN) formed on the same glass substrate to a thickness of 30 nm, the temperature (saturated temperature) of the silicon wafer, and the input power. A temperature difference of 200 to 300 ° C. is generated between the glass substrate and tantalum nitride (TaN), which indicates that the presence of tantalum nitride (TaN) facilitates heating by radiation from a heat source.

　しかし、熱源からの輻射により加熱されやすい窒化タンタル（ＴａＮ）などの不透明層と、それに比して加熱されにくいガラス基板との組み合わせは、不透明層が配線状に基板全面に分布している場合には、熱歪みが著しく大きくなりガラス基板自体の破損が生じる。これを防止するには、不透明層を島状に分割して形成し、その総面積はガラス基板表面積の２０％以下、好ましくは１５％以下とする。また、その一辺の長さはガラス基板の板厚と同じかそれ以下、好ましくは１／５以下とする。不透明層を島状に分散して形成することにより、熱処理時においてもガラス基板にかかる熱歪みが分散して、ガラス基板の破損を防ぐことができる。 However, the combination of an opaque layer such as tantalum nitride (TaN), which is easily heated by radiation from a heat source, and a glass substrate, which is harder to heat, is required when the opaque layer is distributed over the entire surface of the substrate in the form of wiring. In the method, the heat distortion is remarkably increased, and the glass substrate itself is damaged. In order to prevent this, the opaque layer is divided into islands, and the total area thereof is set to 20% or less, preferably 15% or less of the glass substrate surface area. The length of one side is equal to or less than the thickness of the glass substrate, preferably 1/5 or less. By forming the opaque layer in the form of islands, thermal strain applied to the glass substrate is dispersed even during heat treatment, and damage to the glass substrate can be prevented.

　図１は本発明に係る熱処理の詳細を説明するものである。図１（Ａ）は基板上に形成された半導体層や絶縁層と不透明層の配置と熱源との位置関係を示す断面構造図である。第１絶縁層１０２、島状に形成された半導体層１０３、第２絶縁層１０４、１０５、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波に対する不透明層１０６が形成された基板１０１を熱源１０７の輻射で熱処理をする形態を示している。熱源１０７は上記半導体層１０３や不透明層１０６などが形成された基板１０１の第１主表面に対向して配置してそのほぼ全面を照射するように行う。また、熱源を当該第１主表面とは反対側の第２主表面側にも配置して両面から照射しても良いし、いずれか一方の片面側から行えば良い。 FIG. 1 illustrates details of the heat treatment according to the present invention. FIG. 1A is a cross-sectional structural view showing the positional relationship between the arrangement of a semiconductor layer or an insulating layer formed on a substrate and an opaque layer and a heat source. A first insulating layer 102, an island-shaped semiconductor layer 103, second insulating layers 104 and 105, and an opaque layer 106 for non-coherent electromagnetic waves in at least a wavelength range from a visible light region to an infrared region are formed. An embodiment in which the substrate 101 is heat-treated by radiation of the heat source 107 is shown. The heat source 107 is disposed so as to face the first main surface of the substrate 101 on which the semiconductor layer 103 and the opaque layer 106 are formed, and irradiates almost the entire surface. Further, the heat source may be arranged on the second main surface side opposite to the first main surface to irradiate from both surfaces, or the heat source may be applied from any one side.

　不透明層１０６は半導体層１０３を覆い、その端部は半導体層１０３の端部の外側に位置するように形成する。基板１０１においても、不透明層１０６が形成された領域と、そうでない領域とは必然的に上昇する温度は異なるので、熱ストレスはその境界部１０８に集中する。この部位に半導体層１０３を配置しないことで熱ストレスによる歪みを無くしていいる。図１（Ｂ）はその上面図であり、半導体層１０３上に形成する不透明層１０６が張り出す長さｘ、ｙは１〜５μm、好ましくは２〜３μmである。半導体層１０３と同様に島状に形成する不透明層１０６は、局所的に設けてその領域が選択的に加熱されるようにして、基板１０１の全体の歪みを防止している。その効果を有利に発現させるためには、一つの島状に形成された不透明層１０６の一辺の長さは基板１０１の板厚と同程度かそれ以下とする。特に好ましくは一辺が基板の板厚の１／５以下とする。不透明層１０６の一辺の長さがそれ以上となると、結局は基板を歪ませる力が優位となり、基板を変形させることになってしまう。 (4) The opaque layer 106 covers the semiconductor layer 103, and its end is formed outside the end of the semiconductor layer 103. Also in the substrate 101, the temperature at which the opaque layer 106 is formed and the region where the opaque layer 106 is not formed are necessarily different, so that the thermal stress concentrates on the boundary 108 thereof. By not disposing the semiconductor layer 103 in this portion, distortion due to thermal stress is eliminated. FIG. 1B is a top view of the opaque layer 106 formed on the semiconductor layer 103. The length x and y of the opaque layer 106 is 1 to 5 μm, preferably 2 to 3 μm. The opaque layer 106 formed in an island shape like the semiconductor layer 103 is provided locally so that the region is selectively heated, thereby preventing the entire substrate 101 from being distorted. In order to advantageously exhibit the effect, the length of one side of the opaque layer 106 formed in one island shape is set to be equal to or less than the thickness of the substrate 101. Particularly preferably, one side is equal to or less than 1/5 of the thickness of the substrate. If the length of one side of the opaque layer 106 is longer than that, eventually, the force for distorting the substrate becomes dominant, and the substrate is deformed.

　不透明層１０６は熱処理後に全体を除去しても良いし、有効利用する目的においてはエッチング加工して配線や電極部材の一部としても良い。図２（Ａ）（Ｂ）は不透明層１０６の一部を残存させてゲート電極の一部とするものである。当初の不透明層１０６をエッチング加工で端部を後退させ所定の形状とする。金属、金属窒化物、シリサイドなどで形成された不透明層は導電性を有し、所望の形状にエッチング加工するとゲート電極を作り込むことができる。不透明層から形成される第１導電層１０９上には第２導電層１１０を形成して、全体としてはトップハット型のゲート電極を形作っても良い。 (4) The entire opaque layer 106 may be removed after the heat treatment, or may be etched to form a part of a wiring or an electrode member for effective use. 2A and 2B show a case where a part of the opaque layer 106 is left to be a part of the gate electrode. The end portion of the initial opaque layer 106 is recessed by etching to form a predetermined shape. An opaque layer formed of metal, metal nitride, silicide, or the like has conductivity, and a gate electrode can be formed by etching to a desired shape. A second conductive layer 110 may be formed on the first conductive layer 109 formed of an opaque layer to form a top-hat type gate electrode as a whole.

　第１導電層１０９と第２導電層１１０で成るトップハット型のゲート電極は、その特徴的な形状を利用してゲートオーバーラップＬＤＤ構造のＴＦＴを形成することができる。これは、第１導電層１０９の厚さと第２導電層１１０の厚さを異ならせて後者を厚くすることにより、イオンの阻止能を持たせて第１導電層１０９とオーバーラップをする不純物領域１１１を形成することで実現する。図２（Ｂ）はこの構造の上面図であり、第１導電層１０９と第２導電層１１０とで形成されるゲート電極において、チャネル長（ゲート長）（Ｌｉ）は第２導電層１１０の長さで確定され、ゲートオーバーラップＬＤＤの長さ（Ｌov）は第１導電層１０９の突出部の長さがこれに相当する。 ト ッ プ A top-hat type gate electrode including the first conductive layer 109 and the second conductive layer 110 can form a gate-overlap LDD TFT by utilizing its characteristic shape. This is because the thickness of the first conductive layer 109 and the thickness of the second conductive layer 110 are made different from each other to increase the thickness of the latter, so that an impurity region having ion blocking capability and overlapping with the first conductive layer 109 is provided. This can be realized by forming 111. FIG. 2B is a top view of this structure. In a gate electrode formed by the first conductive layer 109 and the second conductive layer 110, the channel length (gate length) (Li) of the second conductive layer 110 The length (Lov) of the gate overlap LDD is determined by the length, and the length of the protrusion of the first conductive layer 109 corresponds to this.

　本発明の好ましい態様としてゲート絶縁膜には、シリコンをターゲットとして、酸素又は酸素と希ガスを含む雰囲気中で高周波電力を印加してスパッタリング法により形成する酸化シリコン膜と、窒素又は窒素と希ガスを含む雰囲気中で高周波電力を印加してスパッタリング法により形成する窒化シリコン膜との積層体を用いる。当該積層体は４００℃以下、好ましくは３００℃以下の基板加熱温度で堆積形成するものであり、成膜後それより高い温度の熱処理により積層界面欠陥密度や膜中欠陥密度及び歪みなどを低減させることが可能となる。好適には６００〜８００℃の温度で熱処理する。熱処理においては図１に示すように基板１０１の特定部位に局所的に導電層を設けて、その部位を３０〜３００秒（好ましくは６０〜１８０秒）の加熱時間で局所的に加熱することによって前記温度範囲であっても歪み点が７００℃以下の熱的に脆いガラス基板に対して、熱による歪みを抑えることが可能となり、積層界面欠陥密度や膜中欠陥密度及び歪みなどを低減させることが可能となる。 As a preferred embodiment of the present invention, a silicon oxide film formed by a sputtering method by applying high-frequency power in an atmosphere containing oxygen or oxygen and a rare gas, and using nitrogen or nitrogen and a rare gas A stack with a silicon nitride film formed by a sputtering method with application of high-frequency power in an atmosphere containing The stacked body is formed by depositing at a substrate heating temperature of 400 ° C. or less, preferably 300 ° C. or less, and reduces heat density at a higher temperature after film formation to reduce stacking interface defect density, in-film defect density, distortion, and the like. It becomes possible. Preferably, heat treatment is performed at a temperature of 600 to 800C. In the heat treatment, a conductive layer is locally provided on a specific portion of the substrate 101 as shown in FIG. 1 and the portion is locally heated for a heating time of 30 to 300 seconds (preferably 60 to 180 seconds). Even in the above temperature range, for a thermally brittle glass substrate having a strain point of 700 ° C. or less, it is possible to suppress distortion due to heat, and to reduce the density of stacking interface defects, the density of defects in a film, the distortion, and the like. Becomes possible.

　高周波スパッタリングにより、シリコンをターゲットとして酸化シリコン及び窒化シリコン膜を形成する場合、酸化シリコン膜の主要な成膜条件としては、ターゲットにシリコンを用い、酸素又は酸素と希ガスをスパッタガスとして用いる。窒化シリコン膜も同様にシリコンターゲットを用い、窒素又は窒素と希ガスをスパッタガスとして用いる。印加する高周波電力の周波数は、典型的には１３．５６MHzであるが、それより高い２７〜１２０MHzの周波数を適用しても良い。周波数の増加に従って成膜の機構はより化学的反応が優先的となり、緻密で下地へのダメージが少ない膜形成が期待できる。スパッタガスとして用いる希ガスは、基板を加熱するためのガスとして、基板の裏側から導入して用いる場合もある。基板の加熱温度は、特に加熱をせず室温の状態で成膜をしても良いが、下地との密着性をより高めるには１００〜３００℃、好ましくは１５０〜２００℃で加熱をすると良好な密着性が得られる。 (4) When forming a silicon oxide film and a silicon nitride film using silicon as a target by high-frequency sputtering, silicon is used as a target and silicon or oxygen and a rare gas are used as sputtering gases as main conditions for forming the silicon oxide film. Similarly, a silicon target is used for a silicon nitride film, and nitrogen or a rare gas is used as a sputtering gas. The frequency of the applied high frequency power is typically 13.56 MHz, but a higher frequency of 27 to 120 MHz may be applied. As the frequency increases, the chemical reaction of the film formation mechanism becomes more preferential, and it is possible to expect the formation of a dense film with less damage to the base. A rare gas used as a sputtering gas may be introduced from the back side of the substrate and used as a gas for heating the substrate. The substrate may be heated at a room temperature without heating, but may be formed at room temperature. However, it is preferable that the substrate be heated at 100 to 300 ° C., more preferably 150 to 200 ° C., in order to further enhance the adhesion to the base. High adhesion is obtained.

　本発明が適用するスパッタリング法は、酸素と希ガス又は窒素と希ガスとの混合比が最大で１対１となる範囲内で選択するものであり、特に酸素や窒素のラジカル種を積極的に反応に利用することで従来のイオン衝撃による物理的なスパッタリング現象による成膜メカニズムとは異なる。すなわち、ターゲット表面及び被膜堆積表面において酸素又は窒素のラジカルとシリコンとが相互に反応させることを特徴とする点で化学的な成膜メカニズムが支配的となっていると考えることができる。 The sputtering method applied by the present invention selects a mixture ratio of oxygen and a rare gas or a mixture of nitrogen and a rare gas within a maximum of 1: 1. Utilization for the reaction is different from the conventional film formation mechanism based on physical sputtering due to ion bombardment. In other words, it can be considered that the chemical film formation mechanism is dominant in that oxygen and nitrogen radicals and silicon react with each other on the target surface and the film deposition surface.

　つまり、ターゲットに高周波電力の印加によりグロー放電プラズマが形成されると、酸素又は窒素のラジカルの中で化学的に極めて活性なものは、低エネルギーでもシリコンと反応して酸化物又は窒化物を形成する。つまり、ターゲット表面に拡散した酸素又は窒素の活性なラジカルは、シリコンと反応して酸化物又は窒化物を形成する。シリコンの酸化物又は窒化物は安定であるが、ターゲット表面に水素イオンがシース電界で加速されて入射すると、スパッタリングされ気相中に放出される。グロー放電プラズマ中を拡散するシリコンの酸化物又は窒化物は、プラズマ中でも気相反応をして一部は基板表面に達する。そこでシリコンの酸化物又は窒化物は表面反応して被膜が形成される。表面反応においてもプラズマ電位と接地電位との電位差により加速されて入射するイオン種の援助が作用していると考えられる。 In other words, when glow discharge plasma is formed by applying high-frequency power to the target, chemically extremely active oxygen or nitrogen radicals react with silicon even at low energy to form oxides or nitrides. I do. That is, active radicals of oxygen or nitrogen diffused to the target surface react with silicon to form an oxide or a nitride. The silicon oxide or nitride is stable, but when hydrogen ions are accelerated and incident on the target surface by the sheath electric field, they are sputtered and released into the gas phase. The silicon oxide or nitride that diffuses in the glow discharge plasma undergoes a gas phase reaction even in the plasma, and a part of the silicon oxide or nitride reaches the substrate surface. Then, the oxide or nitride of silicon undergoes a surface reaction to form a film. It is considered that also in the surface reaction, the assist of the ion species that is accelerated by the potential difference between the plasma potential and the ground potential acts.

　このような成膜機構は、供給する酸素や窒素よりも希ガスの混合割合を高めてしまうと、希ガスイオンによるスパッタリングが支配的となり（つまり物理的なスパッタリングが支配的となり）実現することはできない。理想的には、酸素又は窒素ガスのみとすれば良いが、成膜速度が著しく低下するので、希ガスとの混合比が最大で１対１となる範囲内で選択することが好ましい。 In such a film formation mechanism, if the mixing ratio of the rare gas is higher than the supplied oxygen or nitrogen, the sputtering by the rare gas ions becomes dominant (that is, the physical sputtering becomes dominant). Can not. Ideally, it is sufficient to use only oxygen or nitrogen gas. However, since the film formation rate is remarkably reduced, it is preferable to select within a range where the mixing ratio with the rare gas is at most 1: 1.

　勿論、確率的にはシリコンの微小な塊（クラスター）がスパッタリングされて堆積する被膜中に混入する場合もある。酸化シリコン膜又は窒化シリコン膜中に取り込まれたシリコンクラスターは電荷を捕獲する欠陥となりヒステリシスを生じさせる原因となる。スパッタリングによるこの種の被膜を形成した後に行う熱処理は、この欠陥を消滅させるのに有効な手段となる。すなわち、酸素又は窒素を供給してシリコンクラスターを酸化又は窒化させることにより、荷電欠陥の生成を消滅させることができる。酸化又は窒化反応は、気相中から供給する酸素又は窒素に限定されず、膜中に含まれる過剰な酸素又は窒素と反応させても良い。 Of course, there is a probability that a minute cluster (cluster) of silicon may be mixed into a film deposited by sputtering. The silicon cluster taken in the silicon oxide film or the silicon nitride film becomes a defect that captures electric charge and causes hysteresis. A heat treatment performed after forming such a film by sputtering is an effective means for eliminating this defect. That is, by supplying oxygen or nitrogen to oxidize or nitride the silicon cluster, generation of charged defects can be eliminated. The oxidation or nitridation reaction is not limited to oxygen or nitrogen supplied from the gas phase, and may be caused to react with excess oxygen or nitrogen contained in the film.

　また、酸化シリコン膜は、この高周波スパッタリング法の他に、０．１〜５MPaの酸化雰囲気中で１００〜６００℃の熱処理を行う、所謂高圧酸化法を用いても良い。高圧酸化法は、低温でもシリコンの酸化反応が進み、熱酸化膜と同等の緻密な酸化膜を形成することができる。この方法で形成した酸化シリコン膜と、上記高周波スパッタリング法で作製する窒化シリコン膜の積層体をゲート絶縁膜とする。 {Circle around (4)} In addition to the high frequency sputtering method, a so-called high pressure oxidation method in which a heat treatment at 100 to 600 ° C. is performed in an oxidation atmosphere of 0.1 to 5 MPa may be used for the silicon oxide film. In the high-pressure oxidation method, the oxidation reaction of silicon proceeds even at a low temperature, and a dense oxide film equivalent to a thermal oxide film can be formed. A stacked body of the silicon oxide film formed by this method and the silicon nitride film formed by the high-frequency sputtering method is used as a gate insulating film.

　以上のように、本発明によれば、シリコンターゲットを用いた高周波スパッタリング法と熱処理を組み合わせることにより、基板温度が３００℃以下の温度で、熱的に脆いガラス基板上においても緻密で熱的及び電気的な外因性のストレスに対して安定な酸化シリコン膜及び窒化シリコン膜を得ることができる。このような酸化シリコン膜及び窒化シリコン膜とその積層体は、絶縁ゲート型電界効果トランジスタであり、特に熱的に脆いガラス基板上に形成する薄膜トランジスタのゲート絶縁膜として用いると有益となる。勿論、この酸化シリコン膜及び窒化シリコン膜、或いはその積層体はゲート絶縁膜に限定されず、半導体層と基板間の形成する下地絶縁膜や、配線間を絶縁する層間絶縁膜、外部からの不純物の侵入を阻止する保護膜など様々な用途に適用することができる。 As described above, according to the present invention, by combining the high-frequency sputtering method using a silicon target and the heat treatment, at a substrate temperature of 300 ° C. or less, dense, thermally and even on a thermally brittle glass substrate. A silicon oxide film and a silicon nitride film which are stable against an external stress can be obtained. Such a silicon oxide film, a silicon nitride film, and a stacked body thereof are insulated gate field-effect transistors, and are particularly useful when used as a gate insulating film of a thin film transistor formed over a thermally fragile glass substrate. Needless to say, the silicon oxide film and the silicon nitride film, or a laminate thereof is not limited to a gate insulating film, but may be a base insulating film formed between a semiconductor layer and a substrate, an interlayer insulating film insulating between wirings, or an impurity from the outside. It can be applied to various uses, such as a protective film for preventing intrusion of ash.

　以下、本発明の実施例について図面を参照して説明する。なお、以下の説明において、各図面間で共通する同等部位においては、同じ符号を付けて示すこととし、重複する説明については省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description, the same reference numerals are given to the same parts common to the drawings, and the overlapping description will be omitted.

　シリコンをターゲットとして高周波スパッタリング法で形成する酸化シリコン膜と窒化シリコン膜を積層させ熱処理を行った積層体に、本発明の局所加熱方式の熱処理を加えてゲートオーバーラップＬＤＤ構造のＴＦＴを完成させる一形態について説明する。 A silicon oxide film and a silicon nitride film formed by a high frequency sputtering method using silicon as a target are stacked and heat-treated, and the heat treatment of the local heating method of the present invention is applied to complete a TFT having a gate overlap LDD structure. The form will be described.

　図８はガラス基板上に結晶性シリコン膜を形成する工程を示す図である。ガラス基板２０１に対し、本発明において適用することのできるものは、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、アルミノシリケートガラスなどを素材とするガラス基板が適している。例えばコーニング社製の１７３７ガラス基板（歪み点６６７℃）、コーニング社製の#１７３７（歪み点６６７℃）などであり、勿論他の同様な基板であれば特段の限定はない。勿論、耐熱温度が１０００℃以上である合成石英基板を適用しても良い。このガラス基板は、素ガラスの状態で６４０℃で４時間の熱処理を行い、降温時に４５０℃までを０．２℃/minの速度で徐冷する。この熱処理により、以降の製造工程において、ガラス歪み点温度であって５５０℃程度の熱処理であれば基板の熱収縮を２０ppm以下に抑えることができる。 FIG. 8 is a view showing a step of forming a crystalline silicon film on a glass substrate. A glass substrate made of barium borosilicate glass, aluminoborosilicate glass, aluminosilicate glass, or the like is suitable for the glass substrate 201 in the present invention. For example, a 1737 glass substrate (strain point 667 ° C.) manufactured by Corning, and a # 1737 (strain point 667 ° C.) manufactured by Corning, of course, are not particularly limited as long as they are other similar substrates. Of course, a synthetic quartz substrate having a heat resistant temperature of 1000 ° C. or higher may be used. This glass substrate is subjected to a heat treatment at 640 ° C. for 4 hours in a raw glass state, and gradually cooled to 450 ° C. at a rate of 0.2 ° C./min when the temperature is lowered. By this heat treatment, the heat shrinkage of the substrate can be suppressed to 20 ppm or less if the heat treatment is performed at a glass strain point temperature of about 550 ° C. in the subsequent manufacturing steps.

　そして、図８（Ａ）で示すように、ガラス基板２０１上に酸化シリコン膜、窒化シリコン膜又は酸窒化シリコン膜（ＳｉＯxＮy）等の絶縁膜から成る第１絶縁層２０２を形成する。代表的にはＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとしてプラズマＣＶＤにより４００℃の基板加熱温度で成膜され窒素含有量が酸素含有量よりも多い又は同程度の第１酸窒化シリコン膜と、ＳｉＨ4、及びＮ2Ｏを反応ガスとしてプラズマＣＶＤにより４００℃の基板加熱温度で成膜され酸素含有量が窒素含有量よりも多い第２酸窒化シリコン膜を積層形成する構造である。 Then, as illustrated in FIG. 8A, a first insulating layer 202 including an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film (SiO x N y ) is formed over the glass substrate 201. Typically, a first silicon oxynitride film formed by plasma CVD at a substrate heating temperature of 400 ° C. using SiH 4 , NH 3 , and N 2 O as a reaction gas and having a nitrogen content greater than or similar to the oxygen content This is a structure in which a film and a second silicon oxynitride film formed by plasma CVD using SiH 4 and N 2 O as reaction gases at a substrate heating temperature of 400 ° C. and having an oxygen content larger than the nitrogen content are stacked. .

　この構成において、第１酸窒化シリコン膜を高周波スパッタリング法で形成する窒化シリコン膜と置き換えても良い。当該窒化シリコン膜はナトリウム（Ｎａ）などガラス基板に微量に含まれるアルカリ金属が拡散するのを防ぐことができる。 In this structure, the first silicon oxynitride film may be replaced with a silicon nitride film formed by a high-frequency sputtering method. The silicon nitride film can prevent diffusion of a small amount of alkali metal such as sodium (Na) contained in a glass substrate.

　ＴＦＴのチャネル部やソース及びドレイン部を形成する半導体層は、第１絶縁層２０２上に形成した非晶質シリコン膜２０３を結晶化して得る。プラズマＣＶＤ法で３００℃の基板加熱温度で成膜する非晶質シリコン膜は２０〜６０nmの厚さで形成する。この膜の厚さの上限はＴＦＴのチャネル形成領域において完全空乏型として動作させるための上限値である。また、この膜厚の下限値はプロセス上の制約であり、結晶性シリコン膜のエッチング工程において選択加工する場合に必要な最小値として決めている。半導体層は非晶質シリコン膜に換えて非晶質シリコンゲルマニウム（Ｓｉ1-xＧｅx；ｘ＝０．００１〜０．０５）膜を適用しても良い。 A semiconductor layer forming a channel portion and a source / drain portion of the TFT is obtained by crystallizing the amorphous silicon film 203 formed over the first insulating layer 202. An amorphous silicon film formed at a substrate heating temperature of 300 ° C. by a plasma CVD method is formed with a thickness of 20 to 60 nm. The upper limit of the thickness of this film is an upper limit for operating the TFT as a fully depleted type in the channel formation region. The lower limit of the film thickness is a process restriction, and is determined as the minimum value necessary for selective processing in the etching process of the crystalline silicon film. As the semiconductor layer, an amorphous silicon germanium (Si 1-x Ge x ; x = 0.001 to 0.05) film may be used instead of the amorphous silicon film.

　結晶化はニッケル（Ｎｉ）など半導体の結晶化に対し触媒作用のある金属元素を添加して結晶化させて行う。図８（Ａ）ではニッケル（Ｎｉ）含有層２０４を非晶質シリコン膜２０３上に保持させた後、輻射加熱又は伝導加熱による熱処理で結晶化を行う。例えば、ランプの輻射を熱源としたＲＴＡ、又は加熱された気体を用いるＲＴＡ（ガスＲＴＡ）で設定加熱温度７４０℃で１８０秒のＲＴＡを行う。設定加熱温度は、パイロメータで測る基板の温度であり、その温度を熱処理時の設定温度としている。他の方法としては、ファーネスアニール炉を用いて５５０℃にて４時間の熱処理があり、これを用いても良い。結晶化温度の低温化及び時短化は触媒作用のある金属元素の作用によるものである。 Crystallization is performed by adding a metal element such as nickel (Ni) which has a catalytic action on crystallization of a semiconductor and crystallizing. In FIG. 8A, after the nickel (Ni) -containing layer 204 is held on the amorphous silicon film 203, crystallization is performed by heat treatment using radiation heating or conduction heating. For example, RTA using a radiation of a lamp as a heat source or RTA using a heated gas (gas RTA) is performed at a set heating temperature of 740 ° C. for 180 seconds. The set heating temperature is the temperature of the substrate measured with a pyrometer, and that temperature is set as the set temperature during the heat treatment. As another method, there is a heat treatment at 550 ° C. for 4 hours using a furnace annealing furnace, which may be used. The lowering of the crystallization temperature and the shortening of the crystallization temperature are due to the action of a catalytic metal element.

　結晶性シリコン膜２０７に対し、更に結晶性を向上させるためパルス発振のエキシマレーザー、或いはパルス発振のＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザーの第２高調波を照射するレーザーアニールを行う。レーザーアニールでは当該レーザー発振器を光源とするレーザー光２０６を光学系にて線状に集光して照射する（図８（Ｂ））。 To the crystalline silicon film 207, further YAG pulsed excimer laser to improve the crystallinity, or Cr pulsed, Nd, Er, Ho, Ce , Co, Ti or Tm is doped, YVO 4, YLF Laser annealing using a crystal such as YAlO 3 or the like for irradiating a second harmonic of a laser is performed. In laser annealing, a laser beam 206 using the laser oscillator as a light source is condensed and irradiated linearly by an optical system (FIG. 8B).

　こうして結晶性シリコン膜２０８を形成する（図８（Ｃ））。パルスレーザー光を照射した場合には、表面の平坦性が損なわれて多数の凸状物が形成される場合がある。表面に形成された多数の凸状物をなくして平滑性を高めるにはオゾン水含有水溶液による酸化処理と、フッ酸含有水溶液による酸化膜除去処理を１回、好ましくは複数回繰り返すことで実現することができる。チャネル長０．３５〜２．５μmのＴＦＴを作製するために、ゲート絶縁膜の実質的な厚さを２０〜８０nmと、結晶性シリコン膜の表面の平滑性に関し、凹凸形状の最大値を１０nm以下好ましくは５nm以下にする。 Thus, a crystalline silicon film 208 is formed (FIG. 8C). When pulsed laser light is applied, the surface flatness may be impaired, and a number of convex objects may be formed. In order to eliminate the large number of convexities formed on the surface and improve the smoothness, it is realized by repeating the oxidation treatment with the aqueous solution containing ozone water and the oxide film removing treatment with the aqueous solution containing hydrofluoric acid once, preferably plural times. be able to. In order to manufacture a TFT having a channel length of 0.35 to 2.5 μm, the substantial thickness of the gate insulating film is set to 20 to 80 nm, and the maximum value of the unevenness is set to 10 nm with respect to the smoothness of the surface of the crystalline silicon film. The thickness is preferably set to 5 nm or less.

　図９で示すゲッタリングは、結晶性シリコン膜中に含まれる金属などの不純物を除去するために行う。特に、結晶化の工程で意図的に添加した触媒作用のある金属を１×１０17/cm3以下の濃度にまで低減するのに有効である。薄膜状に形成した結晶性シリコン膜に対してゲッタリングを行うには、新たにゲッタリングサイトを形成する必要がある。図９では結晶性シリコン膜２０８上にバリア層２０９を介在させて非晶質シリコン膜２１０を形成してゲッタリングサイトとしている。非晶質シリコン膜２１０にはリンやボロンなどの不純物元素、又はＡｒ、Ｋｒ、Ｘｅなどの希ガス元素、酸素、窒素などを１×１０20/cm3以上含ませて歪み場を形成する。好ましい形成方法として高周波スパッタリングでＡｒをスパッタガスとして非晶質シリコン膜を形成する。成膜時の基板加熱温度は任意であるが、例えば１５０℃とすれば十分である。 The gettering shown in FIG. 9 is performed to remove impurities such as metals contained in the crystalline silicon film. In particular, it is effective to reduce the catalytically added metal intentionally added in the crystallization step to a concentration of 1 × 10 17 / cm 3 or less. To perform gettering on a crystalline silicon film formed in a thin film shape, it is necessary to newly form a gettering site. In FIG. 9, an amorphous silicon film 210 is formed on the crystalline silicon film 208 with a barrier layer 209 interposed therebetween to serve as a gettering site. The amorphous silicon film 210 contains at least 1 × 10 20 / cm 3 of an impurity element such as phosphorus or boron, a rare gas element such as Ar, Kr, or Xe, oxygen, or nitrogen to form a strain field. As a preferred formation method, an amorphous silicon film is formed by high frequency sputtering using Ar as a sputtering gas. The substrate heating temperature during film formation is arbitrary, but for example, 150 ° C. is sufficient.

　熱処理は、輻射加熱又は伝導加熱により行う。例えば、ランプを熱源とするＲＴＡ、又は加熱された気体を用いるＲＴＡ（ガスＲＴＡ）で７５０℃で１８０秒のＲＴＡを行う。或いは、ファーネスアニール炉を用いて５５０℃にて４時間の熱処理を行う。この熱処理により金属元素は非晶質シリコン膜２１０側に偏析して、結果的に結晶性シリコン膜２０８の高純度化をすることができる。熱処理後、非晶質シリコン膜２１０はＮＦ3やＣＦ4を用いたドライエッチング、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで除去する。またバリア層２０９はフッ酸でエッチング除去する。 The heat treatment is performed by radiation heating or conduction heating. For example, RTA using a lamp as a heat source or RTA using a heated gas (gas RTA) is performed at 750 ° C. for 180 seconds. Alternatively, heat treatment is performed at 550 ° C. for 4 hours using a furnace annealing furnace. By this heat treatment, the metal element segregates toward the amorphous silicon film 210, and as a result, the crystalline silicon film 208 can be highly purified. After the heat treatment, the amorphous silicon film 210 is dry-etched using NF 3 or CF 4 , dry-etched without plasma using ClF 3 , or contains hydrazine or tetraethylammonium hydroxide (chemical formula (CH 3 ) 4 NOH). It is removed by wet etching using an alkaline solution such as an aqueous solution. The barrier layer 209 is removed by etching with hydrofluoric acid.

　その後、得られた結晶性シリコン膜２０８を写真蝕刻により所望の形状にエッチング処理して島状に分割する。図１０（Ａ）で示す半導体層２１２はこうして形成され、ＴＦＴのチャネル領域やソース及びドレインなどを形成する主要構成部となる。この半導体層２１２に対し、しきい値電圧をプラス側にシフトするにはｐ型を付与する不純物元素を、マイナス側にシフトさせるにはｎ型を付与する不純物元素を添加する。 (4) Thereafter, the obtained crystalline silicon film 208 is etched into a desired shape by photolithography to divide it into islands. The semiconductor layer 212 illustrated in FIG. 10A is formed in this manner, and becomes a main component for forming a channel region, a source, a drain, and the like of the TFT. To the semiconductor layer 212, an impurity element imparting p-type is added to shift the threshold voltage to the positive side, and an impurity element imparting n-type is added to shift the threshold voltage to the negative side.

　次いで、半導体層２１２上にゲート絶縁膜を形成する酸化シリコン膜２１４、窒化シリコン膜２１５を高周波スパッタリング法で成膜して、さらに大気に晒すことなく同一装置内でＲＴＡによる熱処理を行う。 Next, a silicon oxide film 214 and a silicon nitride film 215 for forming a gate insulating film over the semiconductor layer 212 are formed by a high-frequency sputtering method, and a heat treatment by RTA is performed in the same apparatus without being exposed to the air.

　スパッタリングによる成膜に先立って、半導体層２１２の表面を清浄にするためにオゾン水含有水溶液による酸化処理と、フッ酸含有水溶液による酸化膜除去処理を行い、半導体層２１２の表面をエッチングすると共に水素で表面ダングリングボンドを終端して不活性にする。その後、高周波スパッタリング法によりシリコン（Ｂドープ、１〜１０Ωcm）をターゲットとして酸化シリコン膜を１０〜６０nmの厚さで形成する。代表的な成膜条件は、スパッタガスにＯ2とＡｒを用いその混合比（流量比）を１対３とする。スパッタリング時の圧力０．４Pa、放電電力４．１W/cm2（１３．５６MHz）、基板加熱温度２００℃とする。この条件により半導体層と界面準位密度が低く、緻密な酸化シリコン膜２１３を形成することができる。また、酸化シリコン膜の堆積に先立って、予備加熱室１０３で減圧下の加熱処理や酸素プラズマ処理などの表面処理を行っても良い。酸素プラズマ処理により表面を酸化しておくと界面準位密度を低減させることができる。次いで、高周波スパッタリング法にて窒化シリコン膜２１４を１０〜３０nmの厚さで形成する。代表的な成膜条件は、スパッタガスにＮ2とＡｒを用いその混合比（流量比）を１対１とする。スパッタリング時の圧力０．８Pa、放電電力４．１W/cm2（１３．５６MHz）基板加熱温度２００℃とする。 Prior to film formation by sputtering, an oxidation treatment with an aqueous solution containing ozone water and an oxide film removal treatment with an aqueous solution containing hydrofluoric acid are performed to clean the surface of the semiconductor layer 212, and the surface of the semiconductor layer 212 is etched and hydrogen is removed. Terminates the surface dangling bond and renders it inactive. Thereafter, a silicon oxide film having a thickness of 10 to 60 nm is formed by high frequency sputtering using silicon (B-doped, 1 to 10 Ωcm) as a target. Typical film forming conditions are such that O 2 and Ar are used as sputter gases and the mixing ratio (flow rate ratio) is 1: 3. The pressure during sputtering is 0.4 Pa, the discharge power is 4.1 W / cm 2 (13.56 MHz), and the substrate heating temperature is 200 ° C. Under these conditions, a dense silicon oxide film 213 having a low interface state density with the semiconductor layer can be formed. Prior to the deposition of the silicon oxide film, surface treatment such as heat treatment under reduced pressure or oxygen plasma treatment may be performed in the preheating chamber 103. If the surface is oxidized by oxygen plasma treatment, the interface state density can be reduced. Next, a silicon nitride film 214 is formed with a thickness of 10 to 30 nm by a high frequency sputtering method. Typical film forming conditions are such that N 2 and Ar are used as sputtering gases, and the mixing ratio (flow rate ratio) is 1: 1. The sputtering pressure is 0.8 Pa, the discharge power is 4.1 W / cm 2 (13.56 MHz), and the substrate heating temperature is 200 ° C.

　この積層構造のゲート絶縁膜は、実質的にはその薄膜化と同等の効果を得ることができる。これは酸化シリコンの比誘電率３．８に対し窒化シリコンの比誘電率は約７．５であることに由来している。半導体層の表面の平滑性に関し、凹凸形状の最大値を１０nm以下好ましくは５nm以下とし、ゲート絶縁膜において酸化シリコン膜と窒化シリコン膜の２層構造とすることで、当該ゲート絶縁膜の全厚さを３０〜８０nmとしてもゲートリーク電流を低減させ、２．５〜１０V、代表的には３．０〜５．５VでＴＦＴを駆動させることができる。 (4) The gate insulating film having the stacked structure can provide substantially the same effect as the thinning of the gate insulating film. This is because the relative permittivity of silicon nitride is about 7.5 while the relative permittivity of silicon oxide is 3.8. With respect to the smoothness of the surface of the semiconductor layer, the maximum value of the unevenness is set to 10 nm or less, preferably 5 nm or less, and the gate insulating film has a two-layer structure of a silicon oxide film and a silicon nitride film, so that the total thickness of the gate insulating film Even if the thickness is set to 30 to 80 nm, the gate leakage current can be reduced, and the TFT can be driven at 2.5 to 10 V, typically 3.0 to 5.5 V.

　酸化シリコン膜２１３と窒化シリコン膜２１４の積層体を形成した後、不透明層２１５を形成する。不透明層２１５はモリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）などの高融点金属、窒化チタン、窒化タンタル、窒化タングステンなどの金属窒化物、タングステンシリサイド（ＷＳｉ2）、モリブデンシリサイド（ＭｏＳｉ2）、チタンシリサイド（ＴｉＳｉ2）、タンタルシリサイド（ＴａＳｉ2）、クロムシリサイド（ＣｒＳｉ2）、コバルトシリサイド（ＣｏＳｉ2）、白金シリサイド（ＰｔＳｉ2）などのシリサイド、リンやボロンをドーピングした多結晶シリコンなどこの種の材料から選択される。 After forming a stacked body of the silicon oxide film 213 and the silicon nitride film 214, an opaque layer 215 is formed. The opaque layer 215 is made of a high melting point metal such as molybdenum (Mo), tungsten (W), or titanium (Ti), a metal nitride such as titanium nitride, tantalum nitride, or tungsten nitride, tungsten silicide (WSi 2 ), or molybdenum silicide (MoSi 2 ). ), Titanium silicide (TiSi 2 ), tantalum silicide (TaSi 2 ), chromium silicide (CrSi 2 ), cobalt silicide (CoSi 2 ), silicide such as platinum silicide (PtSi 2 ), polycrystalline silicon doped with phosphorus or boron, etc. It is selected from this type of material.

　不透明層２１５の厚さは１０〜１００nm、好ましくは２０〜５０nmとする。不透明層２１５の膜厚が１０nmよりも薄い場合は、熱源からの輻射を十分吸収できず、１００nmよりも厚い場合には半導体層側が十分加熱されないので、上記膜厚の範囲が適用される。 (4) The thickness of the opaque layer 215 is 10 to 100 nm, preferably 20 to 50 nm. When the thickness of the opaque layer 215 is smaller than 10 nm, radiation from a heat source cannot be sufficiently absorbed. When the thickness is larger than 100 nm, the semiconductor layer side is not sufficiently heated.

　図１０（Ｂ）で示すように、タングステンハロゲンランプを熱源２１６とする熱処理はこの段階で行い、窒素雰囲気中にて６００〜８００℃で３０〜３００秒、好ましくは７００〜７６０℃、３０〜１８０秒の熱処理を行う。不透明層２１５が熱源２１６からの輻射を吸収するため形成された基板２０１の領域は、他の領域よりも加熱されて局所加熱を可能としている。この処理により、膜中に取り込まれた微小なシリコンクラスターを酸化若しくは窒化させ、また、内部歪みを緩和して膜中欠陥密度、界面欠陥準位密度を低減させることができる。 As shown in FIG. 10B, heat treatment using a tungsten halogen lamp as the heat source 216 is performed at this stage, and in a nitrogen atmosphere at 600 to 800 ° C. for 30 to 300 seconds, preferably 700 to 760 ° C., 30 to 180 °. A second heat treatment is performed. The region of the substrate 201 where the opaque layer 215 is formed to absorb the radiation from the heat source 216 is heated more than other regions to enable local heating. By this treatment, the minute silicon clusters incorporated in the film can be oxidized or nitrided, and the internal strain can be reduced to reduce the defect density in the film and the interface defect level density.

　その後、図１０（Ｃ）で示すように、第２導電層２１７としてタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）から選ばれた元素又は当該金属元素を主成分とする合金材料もしくは化合物材料を堆積する。導電膜２１５と第２導電層２１７とを加工してゲート電極を形成するが、その好ましい組み合わせは第導電膜２１５を窒化タンタル（ＴａＮ）膜で形成し、第２導電層２１７をタングステン（Ｗ）とする組み合わせ、第１導電膜２１５を窒化タンタル（ＴａＮ）膜で形成し、第２導電層２１７をＴｉ膜とする組み合わせである。 Thereafter, as shown in FIG. 10C, the second conductive layer 217 is selected from tantalum (Ta), tungsten (W), titanium (Ti), molybdenum (Mo), aluminum (Al), and copper (Cu). The deposited element or an alloy material or a compound material mainly containing the metal element is deposited. The conductive film 215 and the second conductive layer 217 are processed to form a gate electrode. A preferable combination is that the second conductive film 215 is formed of a tantalum nitride (TaN) film, and the second conductive layer 217 is formed of tungsten (W). The first conductive film 215 is formed of a tantalum nitride (TaN) film, and the second conductive layer 217 is formed of a Ti film.

　次に、図１１（Ａ）で示すように、ゲート電極のパターンに合わせてエッチング加工して、不透明層２１５上に第２導電層２１８を形成する。次いで、この第２導電層２１８をマスクとして、一導電型の不純物をドーピングする。不透明層２１５を通過させて半導体層２１２に一導電型の不純物を注入し、第１不純物領域２１９を形成する（図１１（Ｂ））。 Next, as shown in FIG. 11A, the second conductive layer 218 is formed over the opaque layer 215 by etching in accordance with the pattern of the gate electrode. Next, using this second conductive layer 218 as a mask, one conductivity type impurity is doped. An impurity of one conductivity type is injected into the semiconductor layer 212 through the opaque layer 215 to form a first impurity region 219 (FIG. 11B).

　次に、不透明層２１５、第２導電層２１８上に酸化シリコン膜などの絶縁層を形成し、異方性エッチングによりサイドスペーサ２２０を形成する（図１１（Ｃ））。このサイドスペーサ２２０と第２導電層２１８をドーピング時のマスクとして用い、不透明層２１５を通して一導電型の不純物が添加された第２不純物領域２２１を自己整合的に形成する（図１１（Ｄ））。 Next, an insulating layer such as a silicon oxide film is formed on the opaque layer 215 and the second conductive layer 218, and the side spacer 220 is formed by anisotropic etching (FIG. 11C). Using the side spacer 220 and the second conductive layer 218 as a mask at the time of doping, a second impurity region 221 to which an impurity of one conductivity type is added is formed in a self-aligned manner through the opaque layer 215 (FIG. 11D). .

　一導電型の不純物として、ｎ型不純物（ドナー）であればリン又はヒ素などの周期律１５族元素であり、ｐ型不純物（アクセプタ）であればボロンなどの周期律１３族元素である。これらの不純物を適宜選択することによりｎチャネル型又はｐチャネル型のＴＦＴを作製することができる。また、ｎチャネル型とｐチャネル型のＴＦＴを同一基板上に作り込むことも、ドーピング用のマスクパターンを追加するのみで容易に実施することができる。 As an impurity of one conductivity type, an n-type impurity (donor) is a Group 15 element such as phosphorus or arsenic, and a p-type impurity (acceptor) is a Group 13 element such as boron. By appropriately selecting these impurities, an n-channel or p-channel TFT can be manufactured. In addition, it is possible to easily form n-channel and p-channel TFTs on the same substrate only by adding a doping mask pattern.

　図１１（Ｅ）で示すように、再度、タングステンハロゲンランプを熱源とする局所加熱の熱処理を行い、窒素雰囲気中にて６００〜８００℃で６０〜３００秒、好ましくは６５０〜７６０℃、６０〜１８０秒の熱処理を行う。導電層２１５が熱源２１６からの輻射を吸収するため、半導体層２１２に形成された第２不純物領域２１２は不純物の活性化が促進され低抵抗化を図ることができる。 As shown in FIG. 11E, a heat treatment of local heating using a tungsten halogen lamp as a heat source is performed again, and at 600 to 800 ° C. for 60 to 300 seconds in a nitrogen atmosphere, preferably 650 to 760 ° C. A heat treatment for 180 seconds is performed. Since the conductive layer 215 absorbs radiation from the heat source 216, activation of the impurity in the second impurity region 212 formed in the semiconductor layer 212 is promoted, so that the resistance can be reduced.

　その後、第２導電層２１８とサイドスペーサ２２０をマスクとして不透明層２１５のエッチングを行う。そして、第３絶縁層２２２に水素を含有する酸窒化シリコン膜をＳｉＨ4、Ｎ2Ｏ、ＮＨ3、Ｈ2の混合ガスを用いてプラズマＣＶＤ法により基板加熱温度２５０〜３５０℃で形成する。膜厚は５０〜２００nmの厚さとし、成膜後に窒素雰囲気中で４１０℃の加熱処理により半導体層の水素化を行う（図１２（Ａ））。 Thereafter, the opaque layer 215 is etched using the second conductive layer 218 and the side spacer 220 as a mask. Then, a silicon oxynitride film containing hydrogen is formed in the third insulating layer 222 at a substrate heating temperature of 250 to 350 ° C. by a plasma CVD method using a mixed gas of SiH 4 , N 2 O, NH 3 , and H 2 . The film thickness is 50 to 200 nm, and after the film formation, the semiconductor layer is hydrogenated by heat treatment at 410 ° C. in a nitrogen atmosphere (FIG. 12A).

　さらにアクリル又はポリイミドなどを主成分とする感光性又は非感光性の有機樹脂材料で第５絶縁層２３３を形成する。Ａｌ、Ｔｉ、Ｍｏ、Ｗなどの導電性材料で形成する配線２３４は第３〜第５絶縁層に形成したコンタクトホールに合わせて設ける。第５絶縁膜を有機樹脂材料で形成することで配線間容量が低減し、又表面が平滑化されるため、この層上で配線の高密度化を実現することができる（図１２（Ｂ））。 (5) The fifth insulating layer 233 is formed of a photosensitive or non-photosensitive organic resin material containing acrylic or polyimide as a main component. The wiring 234 formed of a conductive material such as Al, Ti, Mo, or W is provided in accordance with contact holes formed in the third to fifth insulating layers. By forming the fifth insulating film with an organic resin material, the capacitance between wirings is reduced and the surface is smoothed, so that high-density wirings can be realized on this layer (FIG. 12B). ).

　こうして、ゲートオーバーラップＬＤＤ構造のＴＦＴを完成させることができる。本実施例の工程によれば、ＴＦＴのゲート部を形成する工程において必要とされる熱処理で、半導体層が形成された部分は均一に加熱されるが、他の部分はさほど加熱されず、ガラス基板の収縮がないことから、ゲート部まわりの寸法精度が確保され、チャネル長０．３〜１．５μmのＴＦＴをガラス基板上に形成することを可能とする。そして、シリコンをターゲットとして高周波スパッタリング法で作製する酸化シリコン膜と窒化シリコン膜を積層させ、パターン形成した導電層を用いて局所的に加熱する熱処理を行った積層体をＴＦＴのゲート絶縁膜に適用することにより、しきい値電圧やサブスレッショルド特性の変動が少ないＴＦＴを得ることができる。すなわち、水素を含有せず、熱処理により固定電荷などを含まない緻密な酸化シリコン膜又は酸化シリコン膜と窒化シリコン膜の積層体でゲート絶縁膜を形成することが可能であり、ＴＦＴの特性安定化に寄与することができる。 Thus, a TFT having a gate overlap LDD structure can be completed. According to the process of this embodiment, the portion where the semiconductor layer is formed is uniformly heated by the heat treatment required in the process of forming the gate portion of the TFT, but the other portions are not so heated and the glass is not heated. Since there is no shrinkage of the substrate, dimensional accuracy around the gate portion is secured, and a TFT having a channel length of 0.3 to 1.5 μm can be formed on a glass substrate. Then, a silicon oxide film and a silicon nitride film formed by a high-frequency sputtering method using silicon as a target are stacked, and a heat treatment of locally heating using a patterned conductive layer is applied to a TFT gate insulating film. By doing so, it is possible to obtain a TFT with little change in threshold voltage and sub-threshold characteristics. That is, it is possible to form a gate insulating film with a dense silicon oxide film or a stacked body of a silicon oxide film and a silicon nitride film which does not contain hydrogen and does not contain fixed charges or the like by heat treatment, which stabilizes TFT characteristics. Can be contributed to.

　シリコンをターゲットとして高周波スパッタリング法で形成する酸化シリコン膜と窒化シリコン膜を積層させ熱処理を行った積層体に、本発明の局所加熱方式の熱処理を行ってＬＤＤ構造のＴＦＴを完成させる一形態について説明する。本実施例は図１３を用いて説明する。 A description will be given of an embodiment in which a heat treatment using the local heating method of the present invention is performed on a stacked body in which a silicon oxide film and a silicon nitride film formed by a high frequency sputtering method with silicon as a target are subjected to a heat treatment to complete a TFT having an LDD structure. I do. This embodiment will be described with reference to FIG.

　実施例１と同様に、図８（Ａ）〜図１１（Ａ）までの工程を行う。その後、図１３に示すように第２導電層２１８をマスクとして、不透明層２１５をエッチング除去する。不透明層は第２導電層２１８と重なる部位に残存する。金属、金属窒化物、シリサイドなどで形成される不透明層２１５は、エッチングガスとしてＣＦ4やＣｌ2などを用いるが、このエッチングにより下層の窒化シリコン膜２１４や酸化シリコン膜２１３が同時にエッチングされてしまう場合があるが、本実施例においてその形状変化は何ら影響しないので、半導体層２１２が露出するようにエッチングしても良い。また、図１３に示す様に、酸化シリコン膜を半導体層２１２上に残存させても良い。その状態で、第１不純物領域２１９を形成する。第２不純物領域２２１は、ゲート電極の側壁部にはサイドスペーサ２２０を形成した後に形成する。この工程では、ドーピング処理を行う前に不透明層を除去してしまうので、ゲート電極とオーバーラップする不純物領域は形成されず、ＬＤＤ構造を作ることができる。 The steps from FIG. 8A to FIG. 11A are performed as in the first embodiment. Thereafter, as shown in FIG. 13, the opaque layer 215 is etched away using the second conductive layer 218 as a mask. The opaque layer remains in a portion overlapping with the second conductive layer 218. For the opaque layer 215 formed of metal, metal nitride, silicide, or the like, CF 4 , Cl 2, or the like is used as an etching gas, but the lower silicon nitride film 214 and the silicon oxide film 213 are simultaneously etched by this etching. In some cases, however, the shape change has no effect in this embodiment, so that etching may be performed so that the semiconductor layer 212 is exposed. Further, as shown in FIG. 13, a silicon oxide film may be left over the semiconductor layer 212. In this state, a first impurity region 219 is formed. The second impurity region 221 is formed after forming the side spacer 220 on the side wall of the gate electrode. In this step, since the opaque layer is removed before performing the doping process, an impurity region overlapping with the gate electrode is not formed, and an LDD structure can be formed.

　以降の工程は実施例１と同様に行えば、ＬＤＤ構造のＴＦＴを完成させることができる。また、本実施例の工程と、実施例１の工程を組み合わせれば、同一基板上にゲートオーバーラップＬＤＤ構造のＴＦＴと、ＬＤＤ構造のＴＦＴを両者併存させて作製することができる。 (4) If the subsequent steps are performed in the same manner as in Embodiment 1, a TFT having an LDD structure can be completed. When the steps of this embodiment and the steps of Embodiment 1 are combined, a TFT having a gate overlap LDD structure and a TFT having an LDD structure can coexist on the same substrate.

　本実施例は、実施例１と異なる工程でゲートオーバーラップＬＤＤ構造のＴＦＴを作製する態様について示す。 例 This embodiment shows an embodiment in which a TFT having a gate overlap LDD structure is manufactured in a different process from that of the first embodiment.

　図１４（Ａ）において、基板２０１上に第１絶縁層２０２と半導体層２１２を形成し、その上にマスク２４０を形成した後、ドーピング処理を行い、第１不純物領域２１９の形成を行う。 In FIG. 14A, a first insulating layer 202 and a semiconductor layer 212 are formed over a substrate 201, a mask 240 is formed thereover, and then a doping process is performed to form a first impurity region 219.

　マスク２４０を剥離して、オゾン水とフッ酸を交互に用いたサイクル洗浄やＵＶ（紫外線）オゾン処理で有機物汚染を除去して清浄表面を形成した後、酸化シリコン膜２１３、窒化シリコン膜２１４、不透明層２１５を形成する（図１４（Ｂ））。 After removing the mask 240 and removing the organic contamination by a cycle cleaning using ozone water and hydrofluoric acid alternately or a UV (ultraviolet) ozone treatment to form a clean surface, the silicon oxide film 213, the silicon nitride film 214, An opaque layer 215 is formed (FIG. 14B).

　その後、第２導電層２１７を形成する（図１４（Ｃ））。そして、エッチング処理を行いゲート電極のパターンに加工された第２導電層２４１を形成する。ゲート電極の位置はマスク２４０を形成した位置に対応して形成し、第１不純物領域２１９と重畳させることでゲートオーバーラップ構造をこの段階で作り込む（図１４（Ｄ））。 (4) After that, the second conductive layer 217 is formed (FIG. 14C). Then, an etching process is performed to form a second conductive layer 241 processed into a gate electrode pattern. The position of the gate electrode is formed corresponding to the position where the mask 240 is formed, and the gate overlap structure is formed at this stage by overlapping with the first impurity region 219 (FIG. 14D).

　次いで、図１５（Ａ）で示すように、第２導電層２４１上にマスク２４２を形成する。このマスク２４２は第２導電層２４１を覆うとともに、ゲート電極とオーバーラップしないＬＤＤ領域の長さ分だけ半導体層２１２上にも形成する。この状態で、マスク２４１を利用してドーピング処理を行い第２不純物領域２２１を形成する。 Next, as shown in FIG. 15A, a mask 242 is formed over the second conductive layer 241. The mask 242 covers the second conductive layer 241 and is also formed on the semiconductor layer 212 by the length of the LDD region that does not overlap with the gate electrode. In this state, a second impurity region 221 is formed by performing a doping process using the mask 241.

　その後、第１不純物領域２１９、第２不純物領域２２１の活性化とゲート絶縁膜の改質を目的とした熱処理をＲＴＡにより行う（図１５（Ｂ））。ＲＴＡは７００〜８００℃で３０〜３００秒行う。この場合において不透明層２１５が熱源の輻射を吸収して局所的な加熱を可能としている。この熱処理によりゲート絶縁膜の改質と第１不純物領域２１９、第２不純物領域２２１の活性化を同時に行うことができる。特に、ＲＴＡによりゲート電極とオーバーラップする第１不純物領域の熱処理効果が高められ、活性化率が上がると共に、チャネル形成領域との接合界面の改質も行うことができる。その後、不透明層２１５のエッチングして、第２導電層２４１とから成るゲート電極を形成する（図１５（Ｃ））。 {After that, a heat treatment for activating the first impurity region 219 and the second impurity region 221 and modifying the gate insulating film is performed by RTA (FIG. 15B). RTA is performed at 700 to 800 ° C. for 30 to 300 seconds. In this case, the opaque layer 215 absorbs the radiation of the heat source to enable local heating. By this heat treatment, the modification of the gate insulating film and the activation of the first impurity region 219 and the second impurity region 221 can be performed simultaneously. In particular, the heat treatment effect of the first impurity region overlapping with the gate electrode is enhanced by RTA, the activation rate is increased, and the junction interface with the channel formation region can be modified. After that, the opaque layer 215 is etched to form a gate electrode including the second conductive layer 241 (FIG. 15C).

　本実施例の工程では第１不純物領域及び第２不純物領域の活性化と、ゲート絶縁膜の改質を１回のＲＴＡによる熱処理で行うことが可能である。以降の工程は、実施例１と同様に行えば、ＬＤＤ領域の一部がゲート電極とオーバーラップし（Ｌｏｖ）、一部がオーバーラップしない（Ｌｏｆｆ）パーシャルゲートオーバーラップＬＤＤ構造のＴＦＴを完成させることができる。 In the process of this embodiment, the activation of the first impurity region and the second impurity region and the modification of the gate insulating film can be performed by one heat treatment by RTA. If the subsequent steps are performed in the same manner as in Example 1, a part of the LDD region overlaps with the gate electrode (Lov) and a part of the LDD region does not overlap (Loff), thereby completing a TFT having a partial gate overlap LDD structure. be able to.

　実施例３において、図１４（Ｄ）までの工程を同様に行った後、図１６（Ａ）で示すように不透明層２１５のエッチングを行い、この段階で不透明層２１５と第２導電層２４１とから成るゲート電極を形成する。その後、マスク２４２を形成し、ドーピング処理を行い第２不純物領域２２１を形成する。 In Example 3, after the steps up to FIG. 14D are performed in the same manner, the opaque layer 215 is etched as shown in FIG. 16A, and at this stage, the opaque layer 215 and the second conductive layer 241 are formed. Is formed. After that, a mask 242 is formed, and a doping process is performed to form a second impurity region 221.

　その後、図１６（Ｂ）で示すようにＲＴＡによる局所加熱の熱処理を行い、ゲート絶縁膜の改質及び第１不純物領域２１９の活性化処理を行い、同様な効を得ることができる。第２不純物領域２２１の活性化が不十分な場合には、レーザーアニールと組み合わせて実施しても良い。 (6) Thereafter, as shown in FIG. 16B, heat treatment for local heating by RTA is performed to modify the gate insulating film and activate the first impurity region 219, and a similar effect can be obtained. If the activation of the second impurity region 221 is insufficient, it may be performed in combination with laser annealing.

　実施例１において、図１０（Ｃ）までの工程を実施した後、ゲート電極のエッチング工程を他の条件で行うことができる。 In Example 1, after performing the steps up to FIG. 10C, the gate electrode etching step can be performed under other conditions.

　次に、図２０（Ａ）で示すように、ゲート電極パターンを形成するレジストマスク２０５を設けてドライエッチングにより第１エッチング処理を行う。エッチングには例えばＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法が適用される。エッチング用ガスに限定はないが、タングステン（Ｗ）や窒化タンタル（ＴａＮ）のエッチングにはＣＦ4とＣｌ2とＯ2とを用いる。第１エッチング処理では、基板側には所定のバイアス電圧を印加して、形成される第１形状のゲート電極パターン２６８、２６９の側面に１５〜５０度の傾斜角を持たせる。エッチング条件にもよるが、第１エッチング処理によりゲート絶縁膜として形成された窒化シリコン膜２１４は、第１形状のゲート電極パターン２６８、２６９の下部において残存し、酸化シリコン膜２１３が露出する。 Next, as shown in FIG. 20A, a resist mask 205 for forming a gate electrode pattern is provided, and a first etching process is performed by dry etching. For the etching, for example, an ICP (Inductively Coupled Plasma) etching method is applied. The etching gas is not limited, but CF 4 , Cl 2, and O 2 are used for etching tungsten (W) or tantalum nitride (TaN). In the first etching process, a predetermined bias voltage is applied to the substrate side so that the side surfaces of the formed first-shaped gate electrode patterns 268 and 269 have a tilt angle of 15 to 50 degrees. Although depending on the etching conditions, the silicon nitride film 214 formed as the gate insulating film by the first etching process remains under the first shape gate electrode patterns 268 and 269, and the silicon oxide film 213 is exposed.

　この後、第２エッチング条件に変え、エッチング用ガスにＳＦ6とＣｌ2とＯ2とを用い、基板側に印加するバイアス電圧を所定の値として、タングステン（Ｗ）膜の異方性エッチングを行う。こうして導電層２６８と第２導電層２７５の２層構造から成るゲート電極を形成する（図２０（Ｂ））。 Then, the anisotropic etching of the tungsten (W) film is performed by changing the second etching condition, using SF 6 , Cl 2, and O 2 as the etching gas and setting the bias voltage applied to the substrate side to a predetermined value. Do. Thus, a gate electrode having a two-layer structure of the conductive layer 268 and the second conductive layer 275 is formed (FIG. 20B).

　なお、図２０（Ａ）〜（Ｂ）の工程において、配線２７０及び２７６は第２導電層と同一層で形成されるものであり、図２１（Ｂ）〜（Ｃ）の上面図と対比して明らかなようにゲート電極と連続して形成することもできる。 Note that in the steps of FIGS. 20A and 20B, the wirings 270 and 276 are formed in the same layer as the second conductive layer, and are compared with the top views of FIGS. 21B and 21C. As can be clearly seen, it can be formed continuously with the gate electrode.

　ゲート電極は導電層２６８と第２導電層２７５との積層構造体であり、断面形状で表すと導電層２６８が庇のように突出した構造（トップハット型）を有している。その後、図２０（Ｃ）で示すようにドーピング処理を行う。価電子制御用の不純物イオンを電界で加速して注入するドーピング法では、イオンの加速電圧を適宜調節することにより半導体層２１２に形成する不純物領域の濃度を異ならせることも可能である。すなわち、導電層２６８の庇部を透過するように高加速電圧で一導電型の不純物イオンを注入して、ゲート電極とオーバーラップする第１不純物領域２７７を形成し、その後、図２０（Ｄ）で示すように、導電層２６８の庇部を不純物イオンが透過しない低加速電圧で一導電型のイオンを注入して第２不純物領域２７８を形成する。このようなドーピング方法により所謂ゲートオーバーラップＬＤＤ構造のＴＦＴを形成することができる。 The gate electrode is a stacked structure of the conductive layer 268 and the second conductive layer 275, and has a structure (top-hat type) in which the conductive layer 268 protrudes like an eave in a sectional shape. After that, a doping process is performed as shown in FIG. In the doping method in which impurity ions for controlling valence electrons are implanted by being accelerated by an electric field, the concentration of impurity regions formed in the semiconductor layer 212 can be varied by appropriately adjusting the acceleration voltage of the ions. That is, one-conductivity-type impurity ions are implanted at a high accelerating voltage so as to pass through the eaves of the conductive layer 268 to form a first impurity region 277 overlapping with the gate electrode. As shown by, ions of one conductivity type are implanted at a low acceleration voltage through which the impurity ions do not pass through the eaves of the conductive layer 268 to form the second impurity region 278. With such a doping method, a TFT having a so-called gate overlap LDD structure can be formed.

　一導電型の不純物として、ｎ型不純物（ドナー）であればリン又はヒ素などの周期律１５族元素であり、ｐ型不純物（アクセプタ）であればボロンなどの周期律１３族元素である。これらの不純物を適宜選択することによりｎチャネル型又はｐチャネル型のＴＦＴを作製することができる。また、ｎチャネル型とｐチャネル型のＴＦＴを同一基板上に作り込むことも、ドーピング用のマスクパターンを追加するのみで容易に実施することができる。 As an impurity of one conductivity type, an n-type impurity (donor) is a Group 15 element such as phosphorus or arsenic, and a p-type impurity (acceptor) is a Group 13 element such as boron. By appropriately selecting these impurities, an n-channel or p-channel TFT can be manufactured. In addition, it is possible to easily form n-channel and p-channel TFTs on the same substrate only by adding a doping mask pattern.

　ソース及びドレインを形成する第２不純物領域２７８、ＬＤＤを形成する第１不純物領域２７７の活性化はパルスレーザー又は連続発振レーザー２７９を照射するレーザーアニールで行う。５００℃以上に加熱するファーネスアニールで活性化をすることも可能であるが、ゲートの位置が確定した後では、基板２０１が熱により収縮して後の工程でのマスクの位置合わせに支障を来さないために、この段階では基板２０１を加熱することなく活性化が可能なレーザーアニールが適している。特にチャネル長が０．３〜１．５μmで加工するためにはレーザーアニールを用いて行い、パターンの寸法精度を確保しておく。 The activation of the second impurity region 278 forming the source and the drain and the first impurity region 277 forming the LDD is performed by laser annealing that irradiates a pulse laser or a continuous wave laser 279. It is possible to activate by furnace annealing heated to 500 ° C. or more, but after the gate position is determined, the substrate 201 contracts due to heat, which hinders mask alignment in a later process. In order to avoid this, at this stage, laser annealing that can be activated without heating the substrate 201 is suitable. In particular, in order to process a channel having a length of 0.3 to 1.5 μm, laser annealing is used to secure the dimensional accuracy of the pattern.

　そして、図２２（Ａ）に示すように第３絶縁層２８０に水素を含有する酸窒化シリコン膜をＳｉＨ4、Ｎ2Ｏ、ＮＨ3、Ｈ2の混合ガスを用いてプラズマＣＶＤ法により基板加熱温度３２５℃で形成する。膜厚は５０〜２００nmの厚さとし、その後、窒素雰囲気中で４１０℃の加熱処理により半導体層の水素化を行う。 Then, as shown in FIG. 22A, a silicon oxynitride film containing hydrogen is heated in the third insulating layer 280 by plasma CVD using a mixed gas of SiH 4 , N 2 O, NH 3 and H 2. Formed at a temperature of 325 ° C. The thickness is set to 50 to 200 nm, and then the semiconductor layer is hydrogenated by heat treatment at 410 ° C. in a nitrogen atmosphere.

　その後、第３絶縁層２８０にコンタクトホールを形成し、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用いて配線２８１を適宜形成する。配線構造の一例は、膜厚５０〜２５０nmのＴｉ膜と、膜厚３００〜５００nmの合金膜（ＡｌとＴｉとの合金膜）との積層膜を用いる（図２２（Ｂ））。 (4) Thereafter, a contact hole is formed in the third insulating layer 280, and a wiring 281 is appropriately formed using Al, Ti, Mo, W, or the like. As an example of the wiring structure, a stacked film of a Ti film having a thickness of 50 to 250 nm and an alloy film (an alloy film of Al and Ti) having a thickness of 300 to 500 nm is used (FIG. 22B).

　図２４は以上の工程について、基板の加熱温度に着目してその推移をグラフにしたものである。本実施例で示す工程は非晶質シリコン膜の結晶化、ゲッタリングを目的とした熱処理、そして局所加熱による熱処理工程でＲＴＡを行い、最高温度が７００℃を越えている。ＲＴＡは１００℃/秒で急速加熱が可能であるものの、この熱処理によるガラス基板の収縮は避けられない。しかしながら、ガラス基板上に島状の半導体層を形成する工程以降に着目すると、ゲート絶縁膜の改質を目的とした局所加熱の熱処理のみであり、基板の収縮が抑えられパターンの寸法変化を最小限にとどめることが可能となる。 FIG. 24 is a graph showing the transition of the above-described processes, focusing on the heating temperature of the substrate. In the process shown in this embodiment, RTA is performed in a heat treatment for crystallization and gettering of the amorphous silicon film and a heat treatment by local heating, and the maximum temperature exceeds 700 ° C. Although RTA can be rapidly heated at 100 ° C./sec, shrinkage of the glass substrate due to this heat treatment cannot be avoided. However, focusing on the steps after forming the island-shaped semiconductor layer on the glass substrate, only the heat treatment of local heating for the purpose of modifying the gate insulating film is performed, and the shrinkage of the substrate is suppressed, and the dimensional change of the pattern is minimized. It is possible to limit to the limit.

　すなわち、本実施例の工程によれば、ＴＦＴのゲート部を形成する工程において必要とされる熱処理で、半導体層が形成された部分は均一に加熱されるが、他の部分はさほど加熱されず、ガラス基板の収縮がないことから、ゲート部まわりの寸法精度が確保され、チャネル長０．３〜１．５μmのＴＦＴをガラス基板上に形成することを可能とする。 That is, according to the process of the present embodiment, the portion where the semiconductor layer is formed is uniformly heated by the heat treatment required in the process of forming the gate portion of the TFT, but the other portions are not so heated. Since there is no shrinkage of the glass substrate, dimensional accuracy around the gate portion is secured, and a TFT having a channel length of 0.3 to 1.5 μm can be formed on the glass substrate.

　こうして、ゲートオーバーラップＬＤＤ構造のＴＦＴを完成させることができる。シリコンをターゲットとして高周波スパッタリング法で作製する酸化シリコン膜と窒化シリコン膜を積層させ、パターン形成した導電層を用いて局所的に加熱する熱処理を行った積層体をＴＦＴのゲート絶縁膜に適用することにより、しきい値電圧やサブスレッショルド特性の変動が少ないＴＦＴを得ることができる。すなわち、水素を含有せず、熱処理により固定電荷などを含まない緻密な酸化シリコン膜又は酸化シリコン膜と窒化シリコン膜の積層体でゲート絶縁膜を形成することが可能であり、ＴＦＴの特性安定化に寄与することができる。 Thus, a TFT having a gate overlap LDD structure can be completed. Applying, as a gate insulating film of a TFT, a stacked body in which a silicon oxide film and a silicon nitride film formed by a high-frequency sputtering method using silicon as a target and a heat treatment of locally heating using a patterned conductive layer are performed. As a result, it is possible to obtain a TFT with little change in the threshold voltage and the sub-threshold characteristic. That is, it is possible to form a gate insulating film with a dense silicon oxide film or a stacked body of a silicon oxide film and a silicon nitride film which does not contain hydrogen and does not contain fixed charges or the like by heat treatment, which stabilizes TFT characteristics. Can be contributed to.

　また、本実施例によればゲート電極に接続するゲート配線は、第２導電層で形成するので、配線幅を自由に設定することができ（下層の導電層による庇が存在しない）、配線の高密度化を実現することができる。 Further, according to the present embodiment, since the gate wiring connected to the gate electrode is formed of the second conductive layer, the wiring width can be set freely (there is no eaves formed by the lower conductive layer), and High density can be realized.

　実施例１と同様にして、図２２（Ａ）で示す水素化の工程までを行う。その後、図２３（Ａ）で示すように第３絶縁層２８０上に、第４絶縁層２８２を高周波スパッタリング法でシリコンをターゲットとして形成される窒化シリコン膜で形成する。この窒化シリコン膜はバリア性に優れ、酸素や空気中の水分をはじめナトリウムなどのイオン性の不純物の侵入を阻止するブロッキング作用を得ることができる。 (4) The steps up to the hydrogenation step shown in FIG. After that, as shown in FIG. 23A, a fourth insulating layer 282 is formed over the third insulating layer 280 by a high frequency sputtering method using a silicon nitride film formed using silicon as a target. This silicon nitride film has an excellent barrier property and can have a blocking effect of preventing intrusion of ionic impurities such as sodium such as oxygen and moisture in the air.

　さらにアクリル又はポリイミドなどを主成分とする感光性又は非感光性の有機樹脂材料で第５絶縁層２８３を形成する。Ａｌ、Ｔｉ、Ｍｏ、Ｗなどの導電性材料で形成する配線２８４は第３〜第５絶縁層に形成したコンタクトホールに合わせて設ける。第５絶縁膜を有機樹脂材料で形成することで配線間容量が低減し、又表面が平滑化されるため、この層上で配線の高密度化を実現することができる。 (5) The fifth insulating layer 283 is formed of a photosensitive or non-photosensitive organic resin material containing acrylic or polyimide as a main component. The wiring 284 formed of a conductive material such as Al, Ti, Mo, or W is provided in accordance with contact holes formed in the third to fifth insulating layers. By forming the fifth insulating film with an organic resin material, the capacitance between wirings is reduced and the surface is smoothed, so that the wirings can be densely formed on this layer.

　本実施例では、実施例１と異なる工程であり、局所加熱によるアニールによりゲート絶縁膜の改質と不純物領域の活性化を併用することが可能な態様について示す。 In the present embodiment, a different process from that of the first embodiment will be described, in which a mode in which the modification of the gate insulating film and the activation of the impurity region can be used together by annealing by local heating is described.

　図２５（Ａ）は基板２０１上に第１絶縁層２０２、半導体層２１２、酸化シリコン膜２１３、窒化シリコン膜２１４、導電層２１５を形成した状態である。この状態で、ＲＴＡにより局所加熱の熱処理を行って、酸化シリコン膜と窒化シリコン膜の積層体からなるゲート絶縁膜の改質を行っても良い。 FIG. 25A shows a state where a first insulating layer 202, a semiconductor layer 212, a silicon oxide film 213, a silicon nitride film 214, and a conductive layer 215 are formed over a substrate 201. In this state, heat treatment of local heating may be performed by RTA to modify a gate insulating film formed of a stacked body of a silicon oxide film and a silicon nitride film.

　その後、第２導電層２１７を形成する（図２５（Ｂ））。そして、第１エッチング処理を行い第１形状のゲート電極パターン２６８、２６９、第１形状の配線パターン２７０の形成を行う（図２５（Ｃ））。 {After that, the second conductive layer 217 is formed (FIG. 25B). Then, a first etching process is performed to form first shape gate electrode patterns 268 and 269 and a first shape wiring pattern 270 (FIG. 25C).

　この後、第２エッチング条件に変え、エッチング用ガスにＳＦ6とＣｌ2とＯ2とを用い、基板側に印加するバイアス電圧を所定の値として、タングステン（Ｗ）膜の異方性エッチングを行う。こうして導電層２６８と第２導電層２７５の２層構造から成るゲート電極を形成する。ゲート電極は導電層２６８と第２導電層２７５との積層構造体であり、断面形状で表すと導電層２６８が庇のように突出した構造（トップハット型）を有している。ゲート絶縁膜はゲート電極の下層の酸化シリコン膜２７１と窒化シリコン膜２７２で構成される。また、これと同時に配線２７６が形成される（図２５（Ｄ））。 Then, the anisotropic etching of the tungsten (W) film is performed by changing the second etching condition, using SF 6 , Cl 2, and O 2 as the etching gas and setting the bias voltage applied to the substrate side to a predetermined value. Do. Thus, a gate electrode having a two-layer structure of the conductive layer 268 and the second conductive layer 275 is formed. The gate electrode is a stacked structure of the conductive layer 268 and the second conductive layer 275, and has a structure (top-hat type) in which the conductive layer 268 protrudes like an eave in a sectional shape. The gate insulating film includes a silicon oxide film 271 and a silicon nitride film 272 under the gate electrode. At the same time, the wiring 276 is formed (FIG. 25D).

　その後、図２５（Ｅ）で示すようにドーピング処理を行い、第１不純物領域２７７の形成を行う。その後、第１不純物領域２７７の活性化とゲート絶縁膜の改質を目的とした熱処理をＲＴＡにより行う（図２６（Ａ））。ＲＴＡは７００〜８００℃で３０〜３００秒行うが、この場合においてもゲート電極である導電層２６８、第２導電層２７５が熱源の輻射を吸収して局所的な加熱を可能としている。この熱処理によりゲート絶縁膜の改質と第１不純物領域の活性化を同時に行うことができる。特に、ＲＴＡによりゲート電極とオーバーラップする第１不純物領域の熱処理効果が高められ、活性化率が上がると共に、チャネル形成領域との接合界面の改質も行うことができる。 (4) Thereafter, as shown in FIG. 25E, a doping process is performed to form a first impurity region 277. After that, heat treatment for activating the first impurity region 277 and modifying the gate insulating film is performed by RTA (FIG. 26A). RTA is performed at 700 to 800 ° C. for 30 to 300 seconds. In this case as well, the conductive layer 268 and the second conductive layer 275, which are gate electrodes, absorb radiation from a heat source to enable local heating. By this heat treatment, the modification of the gate insulating film and the activation of the first impurity region can be performed simultaneously. In particular, the heat treatment effect of the first impurity region overlapping with the gate electrode is enhanced by RTA, the activation rate is increased, and the junction interface with the channel formation region can be modified.

　その後、図２６（Ｂ）で示すように、導電層２６８の庇部を不純物イオンが透過しないような低加速電圧で一導電型のイオンを注入して第２不純物領域２７８を形成する。このようなドーピング方法によりゲートオーバーラップＬＤＤ構造のＴＦＴを形成することができる。この第２不純物領域２７８の活性化は図２６（Ｃ）で示すようにレーザー光２７９を照射して行えば良い。 (2) Thereafter, as shown in FIG. 26B, ions of one conductivity type are implanted at a low acceleration voltage so that impurity ions do not pass through the eaves of the conductive layer 268 to form the second impurity region 278. With such a doping method, a TFT having a gate overlap LDD structure can be formed. Activation of the second impurity region 278 may be performed by irradiating a laser beam 279 as shown in FIG.

　以降の工程は、実施例１と同様に行えば、ＴＦＴを完成させることができる。 (4) If the subsequent steps are performed in the same manner as in Example 1, the TFT can be completed.

　実施例７において、図２５（Ｅ）で第１不純物領域２７７を形成した後、図２７（Ａ）で示すように続けて第２不純物領域２７８を形成する。その後、図２７（Ｂ）で示すようにＲＴＡによる局所加熱の熱処理を行い、ゲート絶縁膜の改質及び第１不純物領域２７７及び第２不純物領域２７８の活性化処理を行っても良く、同様な効を得ることができる。 In the seventh embodiment, after forming the first impurity region 277 in FIG. 25E, a second impurity region 278 is formed as shown in FIG. After that, as shown in FIG. 27B, heat treatment for local heating by RTA may be performed to modify the gate insulating film and activate the first impurity region 277 and the second impurity region 278. The effect can be obtained.

　本実施例は、実施例１と異なる工程でゲートオーバーラップＬＤＤ構造のＴＦＴを作製する態様について示す。 例 This embodiment shows an embodiment in which a TFT having a gate overlap LDD structure is manufactured in a different process from that of the first embodiment.

　図２８（Ａ）は基板２０１上に第１絶縁層２０２と半導体層２１２を形成し、その上にマスク２９０を形成した後、ドーピング処理を行い、第１不純物領域２９１の形成を行う（図２８（Ａ））。 FIG. 28A shows that a first insulating layer 202 and a semiconductor layer 212 are formed over a substrate 201, a mask 290 is formed thereon, and then a doping process is performed to form a first impurity region 291 (FIG. 28). (A)).

　マスク２９０を剥離して、オゾン水とフッ酸を交互に用いたサイクル洗浄やＵＶ（紫外線）オゾン処理で有機物汚染を除去して清浄表面を形成した後、酸化シリコン膜２１３、窒化シリコン膜２１４、導電層２１５を形成する（図２８（Ｂ））。 After removing the mask 290 and removing the organic contaminants by cyclic cleaning or alternately using ozone water and hydrofluoric acid or UV (ultraviolet) ozone treatment to form a clean surface, the silicon oxide film 213, the silicon nitride film 214, A conductive layer 215 is formed (FIG. 28B).

　その後、第２導電層２１７を形成する（図２８（Ｃ））。そして、エッチング処理を行いゲート電極のパターンに加工された第２導電層２９２を形成する。ゲート電極の位置はマスク２９０を形成した位置に対応して形成し、第１不純物領域２９１と重畳させることでゲートオーバーラップ構造をこの段階で作り込む（図２８（Ｄ））。 {After that, the second conductive layer 217 is formed (FIG. 28C). Then, an etching process is performed to form a second conductive layer 292 processed into a gate electrode pattern. The position of the gate electrode is formed corresponding to the position where the mask 290 is formed, and a gate overlap structure is formed at this stage by overlapping with the first impurity region 291 (FIG. 28D).

　次いで、図２９（Ａ）で示すように、導電層２１５を残存させた状態で、第２導電層２９２をマスクとしてドーピング処理を行い第２不純物領域２９３を形成する。その後、第１不純物領域２９１、第２不純物領域２９３の活性化とゲート絶縁膜の改質を目的とした熱処理をＲＴＡにより行う。ＲＴＡは７００〜８００℃で３０〜３００秒行う。この場合において導電層２１５が熱源の輻射を吸収して局所的な加熱を可能としている。この熱処理によりゲート絶縁膜の改質と第１不純物領域２９１、第２不純物領域２９３の活性化を同時に行うことができる。特に、ＲＴＡによりゲート電極とオーバーラップする第１不純物領域の熱処理効果が高められ、活性化率が上がると共に、チャネル形成領域との接合界面の改質も行うことができる。その後、導電層２１５のエッチングして、導電層２９４と第２導電層２９２とから成るゲート電極を形成する（図２９（Ｃ））。 Next, as shown in FIG. 29A, with the conductive layer 215 remaining, doping is performed using the second conductive layer 292 as a mask to form a second impurity region 293. After that, a heat treatment for activating the first impurity region 291 and the second impurity region 293 and modifying the gate insulating film is performed by RTA. RTA is performed at 700 to 800 ° C. for 30 to 300 seconds. In this case, the conductive layer 215 absorbs the radiation of the heat source to enable local heating. By this heat treatment, the modification of the gate insulating film and the activation of the first impurity region 291 and the second impurity region 293 can be performed simultaneously. In particular, the heat treatment effect of the first impurity region overlapping with the gate electrode is enhanced by RTA, the activation rate is increased, and the junction interface with the channel formation region can be modified. After that, the conductive layer 215 is etched to form a gate electrode including the conductive layer 294 and the second conductive layer 292 (FIG. 29C).

　本実施例の工程では第１不純物領域及び第２不純物領域の活性化と、ゲート絶縁膜の改質を１回のＲＴＡによる熱処理で行うことが可能である。以降の工程は、実施例１と同様に行えば、ＴＦＴを完成させることができる。 In the process of this embodiment, the activation of the first impurity region and the second impurity region and the modification of the gate insulating film can be performed by one heat treatment by RTA. Subsequent steps can be completed in the same manner as in Example 1 to complete the TFT.

　実施例９において、図２８（Ｄ）までの工程を同様に行った後、図３０（Ａ）で示すように導電層２１５のエッチングを行い、この段階で導電層２９４と第２導電層２９２とから成るゲート電極を形成する。その後、このゲート電極をマスクとしてドーピング処理を行い第２不純物領域２９３を形成する。 In Example 9, after the steps up to FIG. 28D are performed in the same manner, the conductive layer 215 is etched as shown in FIG. 30A. At this stage, the conductive layer 294 and the second conductive layer 292 are removed. Is formed. Thereafter, a doping process is performed using the gate electrode as a mask to form a second impurity region 293.

　その後、図３０（Ｂ）で示すようにＲＴＡによる局所加熱の熱処理を行い、ゲート絶縁膜の改質及び第１不純物領域２９１の活性化処理を行い、同様な効を得ることができる。第２不純物領域２９３の活性化が不十分な場合には、レーザーアニールと組み合わせて実施しても良い。 (3) Thereafter, as shown in FIG. 30B, heat treatment for local heating by RTA is performed to modify the gate insulating film and activate the first impurity region 291 to obtain a similar effect. If the activation of the second impurity region 293 is insufficient, it may be performed in combination with laser annealing.

　実施例１において、図８（Ｂ）で示す結晶性シリコン膜２０７が得られた後に、図１７で示すように、連続発振型の固体レーザーとして、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザー発振器を適用する。当該レーザー発振器における基本波はドーピングする材料によって異なり、１μｍ前後の基本波を有するレーザー光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることが可能であり、前記レーザー発振装置を用いた場合には概略第２高調波で可視光域の波長が、第３高調波で紫外域の波長が得られる。代表的には、Ｎｄ:ＹＶＯ4レーザー発振器（基本波１０６４nm）で、その第２高調波（５３２nm）を適用する。このレーザー光を線状若しくは矩形状に集光して１〜１００cm/秒の速度で走査させ結晶性の向上を図る。 In Example 1, after the crystalline silicon film 207 shown in FIG. 8B was obtained, as shown in FIG. 17, a continuous wave solid-state laser was used as Cr, Nd, Er, Ho, Ce, Co, A laser oscillator using a crystal such as YAG, YVO 4 , YLF, or YAlO 3 doped with Ti or Tm is used. The fundamental wave in the laser oscillator differs depending on the material to be doped, and a laser beam having a fundamental wave of about 1 μm can be obtained. A harmonic with respect to the fundamental wave can be obtained by using a non-linear optical element. In the case where the laser oscillation device is used, the wavelength in the visible light region is approximately the second harmonic and the wavelength in the third harmonic is ultraviolet. Range of wavelengths is obtained. Typically, a second harmonic (532 nm) is applied to a Nd: YVO 4 laser oscillator (fundamental wave 1064 nm). The laser light is condensed in a linear or rectangular shape and scanned at a speed of 1 to 100 cm / sec to improve the crystallinity.

　この工程で連続発振レーザーを用いることで、レーザー光の走査方向に結晶粒が延びて表面が平滑な結晶性シリコン膜を得ることができ、表面の凹凸形状の最大値を１０nm以下好ましくは５nm以下にすることができる。勿論、本実施例は、実施例２〜１０に適用することもできる。 By using a continuous wave laser in this step, it is possible to obtain a crystalline silicon film in which the crystal grains extend in the scanning direction of the laser beam and have a smooth surface, and the maximum value of the surface unevenness is 10 nm or less, preferably 5 nm or less. Can be Of course, this embodiment can be applied to the second to tenth embodiments.

　実施例１では結晶性シリコン膜２０７を、非晶質シリコン膜に半導体の結晶化に対し触媒作用のある金属元素を添加して結晶化させて形成したが、本発明はこれに限定されず、公知の方法で作製された結晶性シリコン膜（若しくは多結晶シリコン膜）を用いることができる。例えば、非晶質シリコン膜に、実施例１で示すパルス発振のレーザー光を照射して結晶化した半導体層、又は実施例１１で示す連続発振のレーザー光を照射して結晶化した半導体層を適用しても良い。本実施例で示す半導体層は、他の実施例において示す半導体層に対しても、これを置換して同様に適用することができる。 In Example 1, the crystalline silicon film 207 is formed by adding a metal element having a catalytic action to crystallization of a semiconductor to an amorphous silicon film and crystallizing the amorphous silicon film. However, the present invention is not limited to this. A crystalline silicon film (or a polycrystalline silicon film) manufactured by a known method can be used. For example, the semiconductor layer crystallized by irradiating the pulsed laser beam shown in Embodiment 1 to the amorphous silicon film or the semiconductor layer crystallized by irradiating the continuous oscillation laser beam shown in Embodiment 11 is used. May be applied. The semiconductor layer described in this embodiment can be similarly applied to the semiconductor layers described in the other embodiments by substituting the same.

　実施例１〜１２により作製される代表的な半導体装置としてマイクロコンピュータの一実施形態を図１８と図１９を用いて説明する。図１８に示すように、０．３〜１．１mmの厚さのガラス基板上に各種の機能回路部を集積してマイクロコンピュータを実現することができる。各種の機能回路部は実施例１〜５により作製されるＴＦＴや容量部を主体として形成することが可能である。 An embodiment of a microcomputer as a typical semiconductor device manufactured by Examples 1 to 12 will be described with reference to FIGS. As shown in FIG. 18, a microcomputer can be realized by integrating various functional circuit units on a glass substrate having a thickness of 0.3 to 1.1 mm. Various functional circuit units can be formed mainly of the TFTs and the capacitor units manufactured in Embodiments 1 to 5.

　図１８で示すマイクロコンピュータ７００の要素としては、ＣＰＵ７０１、ＲＯＭ７０２、割り込みコントローラ７０３、キャッシュメモリー７０４、ＲＡＭ７０５、ＤＭＡＣ７０６、クロック発生回路７０７、シリアルインターフェース７０８、電源発生回路７０９、ＡＤＣ／ＤＡＣ７１０、タイマカウンタ７１１、ＷＤＴ７１２、Ｉ／Ｏポート７０２などである。 The components of the microcomputer 700 shown in FIG. 18 include a CPU 701, a ROM 702, an interrupt controller 703, a cache memory 704, a RAM 705, a DMAC 706, a clock generation circuit 707, a serial interface 708, a power generation circuit 709, an ADC / DAC 710, a timer counter 711, WDT 712, I / O port 702, and the like.

　図１９で示すように、ガラス基板上に形成されたマイクロコンピュータ７００は、セラミックやＦＲＰ（繊維強化プラスチック）のベース８０１にフェースダウンボンディングで固着される。マイクロコンピュータ７００のガラス基板の裏面には、熱伝導性の良い酸窒化アルミニウム８０３が被覆されて熱放散効果を高めている。さらにこれに接してアルミニウムで形成される放熱フィン８０４が設けられ、マイクロコンピュータ７００の動作に伴う発熱対策としている。全体は封止樹脂８０５で覆われ、外部回路との接続はピン８０２により行う。 As shown in FIG. 19, the microcomputer 700 formed on a glass substrate is fixed to a base 801 of ceramic or FRP (fiber reinforced plastic) by face-down bonding. The back surface of the glass substrate of the microcomputer 700 is coated with aluminum oxynitride 803 having good thermal conductivity to enhance the heat dissipation effect. Further, a heat dissipating fin 804 made of aluminum is provided in contact with the heat dissipating fin 804 to prevent heat generated by the operation of the microcomputer 700. The whole is covered with a sealing resin 805, and connection with an external circuit is made by a pin 802.

　本実施例ではマイクロコンピュータの形態を一例として示したが、各種機能回路の構成や組み合わせを換えれば、メディアプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩ、メモリー、グラフィクス用ＬＳＩ、携帯電話用ＬＳＩなど様々な機能の半導体装置を完成させることができる。 In the present embodiment, the form of the microcomputer is shown as an example. However, by changing the configuration and combination of various functional circuits, various functions such as a media processor, a graphics LSI, a cryptographic LSI, a memory, a graphics LSI, and a mobile phone LSI can be realized. Can be completed.

本発明に係る局所加熱による熱処理方法を説明する図である。It is a figure explaining the heat processing method by local heating concerning the present invention. 図１の熱処理後にゲートを形成する部位を説明する図である。FIG. 2 is a diagram illustrating a portion where a gate is formed after the heat treatment in FIG. 1. ＲＴＡ装置の構成を説明する図である。FIG. 2 is a diagram illustrating a configuration of an RTA device. ガラス基板の透過率・反射率とを示すグラフである。3 is a graph showing transmittance and reflectance of a glass substrate. ガラス基板上に形成したＷ、Ｔｉ、ＴｉＮ、ＴａＮの透過率・反射率を示すグラフである。It is a graph which shows the transmittance | permeability of W, Ti, TiN, and TaN formed on the glass substrate. 投入電力を一定としてガラス基板とその上に３０nmの厚さに形成した窒化タンタル（ＴａＮ）の温度と照射時間の関係を示すグラフである。4 is a graph showing the relationship between the temperature and irradiation time of a glass substrate and a 30 nm-thick tantalum nitride (TaN) formed thereon with a constant input power. ガラス基板とその上に３０nmの厚さに形成した窒化タンタル（ＴａＮ）とシリコンウエハーの温度と投入電力の関係を示すグラフである。4 is a graph showing the relationship between the temperature of a glass substrate, tantalum nitride (TaN) formed on the glass substrate to a thickness of 30 nm and a silicon wafer, and the input power. 本発明に係る半導体装置の作製方法を説明する図である。FIG. 4 illustrates a method for manufacturing a semiconductor device according to the present invention. 本発明に係る半導体装置の作製方法を説明する図である。FIG. 4 illustrates a method for manufacturing a semiconductor device according to the present invention. 本発明に係る半導体装置の作製方法を説明する図である。FIG. 4 illustrates a method for manufacturing a semiconductor device according to the present invention. 本発明に係る半導体装置の作製方法を説明する図である。FIG. 4 illustrates a method for manufacturing a semiconductor device according to the present invention. 本発明に係る半導体装置の作製方法を説明する図である。FIG. 4 illustrates a method for manufacturing a semiconductor device according to the present invention. 本発明に係る半導体装置の作製方法を説明する図である。FIG. 4 illustrates a method for manufacturing a semiconductor device according to the present invention. 本発明に係る半導体装置の作製方法を説明する図である。FIG. 4 illustrates a method for manufacturing a semiconductor device according to the present invention. 本発明に係る半導体装置の作製方法を説明する図である。FIG. 4 illustrates a method for manufacturing a semiconductor device according to the present invention. 本発明に係る半導体装置の作製方法を説明する図である。FIG. 4 illustrates a method for manufacturing a semiconductor device according to the present invention. 本発明に係る半導体装置の作製方法を説明する図である。FIG. 4 illustrates a method for manufacturing a semiconductor device according to the present invention. 本発明によるマイクロコンピュータの構成を説明する図である。FIG. 2 is a diagram illustrating a configuration of a microcomputer according to the present invention. 本発明によるマイクロコンピュータのパッケージ構造を説明する図である。FIG. 2 is a diagram illustrating a package structure of a microcomputer according to the present invention. 本発明に係る半導体装置の作製方法を説明する図である。FIG. 4 illustrates a method for manufacturing a semiconductor device according to the present invention. 本発明に係る半導体装置の作製方法を説明する図である。FIG. 4 illustrates a method for manufacturing a semiconductor device according to the present invention. 本発明に係る半導体装置の作製方法を説明する図である。FIG. 4 illustrates a method for manufacturing a semiconductor device according to the present invention. 本発明に係る半導体装置の作製方法を説明する図である。FIG. 4 illustrates a method for manufacturing a semiconductor device according to the present invention. 実施例１で示す工程において基板の加熱温度に着目してその推移を示すグラフである。6 is a graph showing changes in the temperature of the substrate in the process shown in Example 1, focusing on the heating temperature. 本発明に係る半導体装置の作製方法を説明する図である。FIG. 4 illustrates a method for manufacturing a semiconductor device according to the present invention. 本発明に係る半導体装置の作製方法を説明する図である。FIG. 4 illustrates a method for manufacturing a semiconductor device according to the present invention. 本発明に係る半導体装置の作製方法を説明する図である。FIG. 4 illustrates a method for manufacturing a semiconductor device according to the present invention. 本発明に係る半導体装置の作製方法を説明する図である。FIG. 4 illustrates a method for manufacturing a semiconductor device according to the present invention. 本発明に係る半導体装置の作製方法を説明する図である。FIG. 4 illustrates a method for manufacturing a semiconductor device according to the present invention. 本発明に係る半導体装置の作製方法を説明する図である。FIG. 4 illustrates a method for manufacturing a semiconductor device according to the present invention.

Claims (31)

少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を輻射する熱源で熱処理を行う工程を含む半導体装置の作製方法であって、
ガラス基板上に前記電磁波の輻射により加熱される導電層を形成し、
前記ガラス基板と前記導電層との間に、前記導電層の内側に位置する半導体層と、前記半導体層の上面及び側面を被覆する絶縁層とを形成し、
前記電磁波の照射により、前記導電層が形成された領域を選択的に加熱して、前記半導体層及び前記絶縁層の熱処理を行う工程を含むこと
を特徴とする半導体装置の作製方法。 A method for manufacturing a semiconductor device including a step of performing a heat treatment with a heat source that radiates an incoherent electromagnetic wave in a wavelength range from at least a visible light range to an infrared range,
Forming a conductive layer heated by the radiation of the electromagnetic wave on a glass substrate,
Between the glass substrate and the conductive layer, a semiconductor layer located inside the conductive layer, and an insulating layer covering the upper surface and side surfaces of the semiconductor layer,
A method for manufacturing a semiconductor device, comprising a step of selectively heating a region where the conductive layer is formed by irradiation with the electromagnetic wave to perform a heat treatment on the semiconductor layer and the insulating layer. 少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を照射して熱処理を行う工程を含む半導体装置の作製方法であって、
前記波長域の電磁波の透過率が５０％以上の基板上に、前記電磁波を吸収する導電層を形成し、
前記基板と前記導電層との間に、前記導電層の内側に位置する半導体層と、前記半導体層の上面及び側面を被覆する絶縁層とを形成し、
前記電磁波の照射により、前記導電層が形成された領域を選択的に加熱して、前記半導体層及び前記絶縁層の熱処理を行う工程を含むこと
を特徴とする半導体装置の作製方法。 A method for manufacturing a semiconductor device including a step of performing a heat treatment by irradiating at least a non-coherent electromagnetic wave in a wavelength range from a visible light range to an infrared range,
Forming a conductive layer that absorbs the electromagnetic wave on a substrate having a transmittance of the electromagnetic wave in the wavelength range of 50% or more;
Between the substrate and the conductive layer, a semiconductor layer located inside the conductive layer, and an insulating layer covering the upper surface and side surfaces of the semiconductor layer,
A method for manufacturing a semiconductor device, comprising a step of selectively heating a region where the conductive layer is formed by irradiation with the electromagnetic wave to perform a heat treatment on the semiconductor layer and the insulating layer. 絶縁表面を有するガラス基板上に、一辺の長さが前記ガラス基板の厚さと同じ又はそれ以下であるようにパターン形成された導電層と、
前記ガラス基板と前記導電層との間に、前記導電層の内側に位置する半導体層と、該半導体層の上面及び側面を被覆する絶縁層とを設け、
少なくとも可視光域から赤外域までの波長域の非可干渉性の光を輻射する熱源を用いて、前記導電層が形成された領域を選択的に加熱して、前記半導体層及び前記絶縁層の熱処理を行う工程を含むこと
を特徴とする半導体装置の作製方法。 On a glass substrate having an insulating surface, a conductive layer patterned so that the length of one side is equal to or less than the thickness of the glass substrate,
Provided between the glass substrate and the conductive layer, a semiconductor layer located inside the conductive layer, and an insulating layer covering the upper surface and side surfaces of the semiconductor layer,
Using a heat source that radiates non-coherent light in a wavelength range from at least the visible light range to the infrared range, selectively heating the region where the conductive layer is formed, the semiconductor layer and the insulating layer A method for manufacturing a semiconductor device, comprising a step of performing heat treatment. 熱源から輻射される可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が５０％以上である基板上に、一辺の長さが前記基板の厚さと同じ又はそれ以下であるようにパターン形成された導電層と、
前記基板と前記導電層との間に、前記導電層の内側に位置する半導体層と、該半導体層の上面及び側面を被覆する絶縁層とを設け、
前記熱源の輻射により、前記導電層が形成された領域を選択的に加熱して、前記半導体層及び前記絶縁層の熱処理を行う工程を含むこと
を特徴とする半導体装置の作製方法。 On a substrate having a transmittance of 50% or more of non-coherent electromagnetic waves in a wavelength range from a visible light range to an infrared range radiated from a heat source, the length of one side is equal to or less than the thickness of the substrate. A conductive layer patterned as is,
Provided between the substrate and the conductive layer, a semiconductor layer located inside the conductive layer, and an insulating layer covering the upper surface and side surfaces of the semiconductor layer,
A method for manufacturing a semiconductor device, comprising a step of selectively heating a region where the conductive layer is formed by radiation of the heat source to perform heat treatment on the semiconductor layer and the insulating layer. 絶縁表面を有する基板上に、島状に分割した半導体層を形成し、
前記半導体層上に絶縁層を介して、該半導体層の全面を被覆し且つ端部が外側に位置する導電層を形成し、
少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を照射して、
前記導電層が形成された領域を選択的に加熱して、前記半導体層及び前記絶縁層の熱処理を行う工程を有すること
を特徴とする半導体装置の作製方法。 Forming a semiconductor layer divided into islands on a substrate having an insulating surface,
Forming a conductive layer on the semiconductor layer via an insulating layer, covering the entire surface of the semiconductor layer and having an end located outside,
Irradiate incoherent electromagnetic waves in the wavelength range from at least the visible light range to the infrared range,
A method for manufacturing a semiconductor device, comprising a step of selectively heating a region where the conductive layer is formed and performing a heat treatment on the semiconductor layer and the insulating layer. 絶縁表面を有する基板上に、第１絶縁層を形成し、
前記第１絶縁層上に島状に分割した半導体層を形成し、
前記半導体層の上面及び側面を覆う第２絶縁層を形成し、
前記第２絶縁層上に、前記半導体層の上面及び端面を覆い端部が該半導体層の外側に位置する導電層を形成し、
少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を照射して、
前記導電層が形成された領域を選択的に加熱して、前記半導体層及び前記絶縁層の熱処理を行い、
前記導電層をエッチングして、前記半導体層と重畳するゲート電極を形成する各段階を有すること
を特徴とする半導体装置の作製方法。 Forming a first insulating layer on a substrate having an insulating surface;
Forming a semiconductor layer divided into islands on the first insulating layer;
Forming a second insulating layer covering an upper surface and side surfaces of the semiconductor layer;
Forming a conductive layer on the second insulating layer, the conductive layer covering an upper surface and an end surface of the semiconductor layer and having an end located outside the semiconductor layer;
Irradiate incoherent electromagnetic waves in the wavelength range from at least the visible light range to the infrared range,
By selectively heating the region where the conductive layer is formed, heat treatment of the semiconductor layer and the insulating layer,
A method for manufacturing a semiconductor device, comprising: a step of forming a gate electrode overlapping with the semiconductor layer by etching the conductive layer. ガラス基板上に、島状に分割した半導体層を形成し、
前記半導体層上に絶縁層を介して、該半導体層の全面を被覆してかつ端部が外側に位置する導電層を形成し、
少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を３０乃至３００秒間照射して、
前記導電層が形成された領域を選択的に加熱して、前記半導体層及び前記絶縁層の熱処理を行う工程を有すること
を特徴とする半導体装置の作製方法。 Form a semiconductor layer divided into islands on a glass substrate,
Forming a conductive layer on the semiconductor layer via an insulating layer, covering the entire surface of the semiconductor layer and having an end located outside,
Irradiate non-coherent electromagnetic waves in the wavelength range from at least the visible light range to the infrared range for 30 to 300 seconds,
A method for manufacturing a semiconductor device, comprising a step of selectively heating a region where the conductive layer is formed and performing a heat treatment on the semiconductor layer and the insulating layer. 熱源から輻射される可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が５０％以上である基板上に、島状に分割した半導体層を形成し、
前記半導体層上に絶縁層を介して、該半導体層の全面を被覆してかつ端部が外側に位置する導電層を形成し、
前記熱源の輻射により、前記導電層が形成された領域を選択的に３０乃至３００秒間加熱して、前記半導体層及び前記絶縁層の熱処理を行う工程を含むこと
を特徴とする半導体装置の作製方法。 Forming a semiconductor layer divided into islands on a substrate having a transmittance of 50% or more of non-coherent electromagnetic waves in a wavelength range from a visible light range to an infrared range radiated from a heat source,
Forming a conductive layer on the semiconductor layer via an insulating layer, covering the entire surface of the semiconductor layer and having an end located outside,
A method for selectively heating a region where the conductive layer is formed by radiation of the heat source for 30 to 300 seconds to perform heat treatment on the semiconductor layer and the insulating layer. . 請求項１乃至８のいずれか一項において、前記導電層は金属窒化物で形成すること
を特徴とする半導体装置の作製方法。 9. The method for manufacturing a semiconductor device according to claim 1, wherein the conductive layer is formed of a metal nitride. 請求項１乃至８のいずれか一項において、前記導電層上の第２の導電層を形成し、前記導電層をゲート電極の一部として形成すること
を特徴とする半導体装置の作製方法。 9. The method for manufacturing a semiconductor device according to claim 1, wherein a second conductive layer is formed over the conductive layer, and the conductive layer is formed as part of a gate electrode. 請求項１乃至８のいずれか一項において、前記熱処理の温度が、前記基板の歪み点以上の温度で行うこと
を特徴とする半導体装置の作製方法。 9. The method for manufacturing a semiconductor device according to claim 1, wherein the heat treatment is performed at a temperature equal to or higher than a strain point of the substrate. 　第１熱源からの輻射加熱により、ガラス基板の全面を加熱する第１熱処理工程と、
　前記ガラス基板上に、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波の吸収率が、前記ガラス基板とは異なり該吸収率の高い不透明層を島状に分離して形成し、
　前記非可干渉性の電磁波を輻射する第２熱源で前記電磁波の吸収率の高い不透明層が形成された領域を局所的に加熱する第２熱処理工程とを含むことを特徴とする半導体装置の作製方法。 A first heat treatment step of heating the entire surface of the glass substrate by radiant heating from a first heat source;
On the glass substrate, at least the absorption rate of non-coherent electromagnetic waves in the wavelength range from the visible light region to the infrared region is different from the glass substrate, and the opaque layer having a high absorption ratio is separated into islands. And
A second heat source for radiating the non-coherent electromagnetic wave, and locally heating a region where the opaque layer having a high absorptivity of the electromagnetic wave is formed. Method. 　第１熱源からの輻射加熱により、ガラス基板の全面を加熱する第１熱処理工程と、
　前記ガラス基板上に、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波の吸収率が、前記ガラス基板とは異なり、該吸収率の高い不透明層を、絶縁膜を介して島状に形成した半導体層と重畳するように形成し、
　前記非可干渉性の電磁波を輻射する第２熱源で、前記電磁波の吸収率の高い不透明層が形成された領域を選択的に加熱して、前記電磁波の吸収率の高い不透明層からの伝導加熱により、前記半導体層及び前記絶縁層の熱処理を行う第２熱処理工程とを含むことを特徴とする半導体装置の作製方法。 A first heat treatment step of heating the entire surface of the glass substrate by radiant heating from a first heat source;
Above the glass substrate, at least the absorption rate of non-coherent electromagnetic waves in the wavelength range from the visible light region to the infrared region is different from the glass substrate, the opaque layer having a high absorption ratio, via an insulating film. Formed so as to overlap with the island-shaped semiconductor layer,
A second heat source radiating the non-coherent electromagnetic wave selectively heats a region where the opaque layer having a high absorptivity of the electromagnetic wave is formed to conduct heat from the opaque layer having a high absorptivity of the electromagnetic wave. And a second heat treatment step of performing a heat treatment on the semiconductor layer and the insulating layer. 　請求項１２又は１３において、前記吸収率の高い不透明層は、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）又はクロム（Ｃｒ）の高融点金属で形成することを特徴とする半導体装置の作製方法。 14. The semiconductor device according to claim 12, wherein the opaque layer having a high absorptance is formed of a high melting point metal such as molybdenum (Mo), tungsten (W), titanium (Ti) or chromium (Cr). Production method. 　請求項１２又は１３において、前記吸収率の高い不透明層は、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）又は窒化タングステン（ＷＮ）の金属窒化物で形成することを特徴とする半導体装置の作製方法。 14. The method for manufacturing a semiconductor device according to claim 12, wherein the opaque layer having a high absorptance is formed of a metal nitride of titanium nitride (TiN), tantalum nitride (TaN), or tungsten nitride (WN). . 　請求項１２又は１３において、前記吸収率の高い不透明層は、タングステンシリサイド（ＷＳｉ2）、モリブデンシリサイド（ＭｏＳｉ2）、チタンシリサイド（ＴｉＳｉ2）、タンタルシリサイド（ＴａＳｉ2）、クロムシリサイド（ＣｒＳｉ2）、コバルトシリサイド（ＣｏＳｉ2）又は白金シリサイド（ＰｔＳｉ2）で形成することを特徴とする半導体装置の作製方法。 The opaque layer having a high absorptance according to claim 12 or 13, wherein the opaque layer having a high absorptivity is tungsten silicide (WSi 2 ), molybdenum silicide (MoSi 2 ), titanium silicide (TiSi 2 ), tantalum silicide (TaSi 2 ), or chromium silicide (CrSi 2 ). A method for manufacturing a semiconductor device, comprising: forming a semiconductor device from cobalt silicide (CoSi 2 ) or platinum silicide (PtSi 2 ). 　請求項１２乃至１６のいずれか一項において、前記ガラス基板は、前記可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が６０％以上であり、前記吸収率の高い不透明層は、前記可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が３０％以下であることを特徴とする半導体装置の作製方法。 17. The glass substrate according to claim 12, wherein the glass substrate has a transmittance of non-coherent electromagnetic waves in a wavelength range from the visible light range to the infrared range of 60% or more, and has a high absorption rate. The method for manufacturing a semiconductor device, wherein the opaque layer has a transmittance of non-coherent electromagnetic waves in a wavelength range from the visible light range to the infrared range of 30% or less. 　第１熱源からの輻射加熱により、ガラス基板の全面を加熱する第１熱処理工程と、
　前記ガラス基板上に、島状に分離形成した半導体層と、前記半導体層の上面及び側面を被覆する絶縁層と、前記半導体層に重畳する不透明層を形成し、
　少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を輻射する第２熱源からの輻射により、前記不透明層が形成された領域を選択的に加熱して、前記不透明層からの伝導加熱により、前記半導体層及び前記絶縁層の熱処理を行う第２熱処理工程とを含むことを特徴とする半導体装置の作製方法。 A first heat treatment step of heating the entire surface of the glass substrate by radiant heating from a first heat source;
On the glass substrate, a semiconductor layer separated and formed in an island shape, an insulating layer covering the upper surface and side surfaces of the semiconductor layer, and an opaque layer overlapping the semiconductor layer are formed.
By radiating from a second heat source that radiates incoherent electromagnetic waves in a wavelength range from at least the visible light range to the infrared range, the region in which the opaque layer is formed is selectively heated, and A second heat treatment step of heat-treating the semiconductor layer and the insulating layer by conduction heating. 　第１熱源からの輻射加熱により、ガラス基板の全面を加熱する第１熱処理工程と、
　前記ガラス基板上に、島状に分離形成した半導体層と、前記半導体層の上面及び側面を被覆する酸化シリコン膜と窒化シリコン膜の積層体から成る絶縁層と、前記半導体層に重畳する不透明層を形成し、
　少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を輻射する第２熱源からの輻射により、前記不透明層が形成された領域を選択的に加熱して、前記不透明層からの伝導加熱により、前記半導体層及び前記絶縁層の熱処理を行う第２熱処理工程とを含むことを特徴とする半導体装置の作製方法。 A first heat treatment step of heating the entire surface of the glass substrate by radiant heating from a first heat source;
A semiconductor layer separated and formed in an island shape on the glass substrate, an insulating layer made of a laminate of a silicon oxide film and a silicon nitride film covering the upper surface and side surfaces of the semiconductor layer, and an opaque layer overlapping the semiconductor layer To form
By radiating from a second heat source that radiates incoherent electromagnetic waves in a wavelength range from at least the visible light range to the infrared range, the region in which the opaque layer is formed is selectively heated, and A second heat treatment step of heat-treating the semiconductor layer and the insulating layer by conduction heating. 　請求項１８又は１９において、前記不透明層は、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）又はクロム（Ｃｒ）の高融点金属で形成することを特徴とする半導体装置の作製方法。 20. The method of manufacturing a semiconductor device according to claim 18, wherein the opaque layer is formed of a high melting point metal such as molybdenum (Mo), tungsten (W), titanium (Ti), or chromium (Cr). 　請求項１８又は１９において、前記不透明層は、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）又は窒化タングステン（ＷＮ）の金属窒化物で形成することを特徴とする半導体装置の作製方法。 20. The method according to claim 18, wherein the opaque layer is formed of a metal nitride of titanium nitride (TiN), tantalum nitride (TaN), or tungsten nitride (WN). 　請求項１８又は１９において、前記不透明層は、タングステンシリサイド（ＷＳｉ2）、モリブデンシリサイド（ＭｏＳｉ2）、チタンシリサイド（ＴｉＳｉ2）、タンタルシリサイド（ＴａＳｉ2）、クロムシリサイド（ＣｒＳｉ2）、コバルトシリサイド（ＣｏＳｉ2）又は白金シリサイド（ＰｔＳｉ2）で形成することを特徴とする半導体装置の作製方法。 20. The opaque layer according to claim 18, wherein the opaque layer is made of tungsten silicide (WSi 2 ), molybdenum silicide (MoSi 2 ), titanium silicide (TiSi 2 ), tantalum silicide (TaSi 2 ), chromium silicide (CrSi 2 ), or cobalt silicide (CrSi 2 ). A method for manufacturing a semiconductor device, which is formed using CoSi 2 ) or platinum silicide (PtSi 2 ). 　請求項１８乃至２２のいずれか一項において、前記ガラス基板は、前記可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が６０％以上であり、前記不透明層は、前記可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が３０％以下であることを特徴とする半導体装置の作製方法。 The glass substrate according to any one of claims 18 to 22, wherein the glass substrate has a transmittance of non-coherent electromagnetic waves in a wavelength range from the visible light range to the infrared range of 60% or more, and the opaque layer includes: A method for manufacturing a semiconductor device, wherein a transmittance of non-coherent electromagnetic waves in a wavelength range from the visible light range to the infrared range is 30% or less. 　請求項１２乃至２３のいずれか一項において、前記第２熱処理工程の温度は、前記ガラス基板の歪み点以上の温度で行うことを特徴とする半導体装置の作製方法。 24. The method for manufacturing a semiconductor device according to claim 12, wherein the second heat treatment is performed at a temperature equal to or higher than a strain point of the glass substrate. 　ガラス基板の全面を加熱する段階とその後室温まで冷却する段階を含み、該ガラス基板を収縮させる第１熱処理と、
　前記ガラス基板上に、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波の吸収率が、前記ガラス基板とは異なり、該吸収率の高い不透明層を島状に分離して形成し、
　前記非可干渉性の電磁波の輻射熱で、前記電磁波の吸収率の高い不透明層が形成された領域を局所的に加熱する第２熱処理とを含むことを特徴とする熱処理方法。 A first heat treatment for shrinking the glass substrate, comprising the steps of heating the entire surface of the glass substrate and thereafter cooling to room temperature;
Above the glass substrate, at least the absorption rate of non-coherent electromagnetic waves in the wavelength range from the visible light region to the infrared region is different from the glass substrate, the opaque layer having a high absorption ratio is separated into islands. Forming
A second heat treatment for locally heating a region where an opaque layer having a high absorptivity of the electromagnetic wave is formed by radiant heat of the non-coherent electromagnetic wave. 　ガラス基板の全面を加熱する段階とその後室温まで冷却する段階を含み、該ガラス基板を収縮させる第１熱処理と、
　前記ガラス基板上に、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波の吸収率が、前記ガラス基板とは異なり、該吸収率の高い不透明層を絶縁膜を介して島状に形成した半導体層と重畳するように形成し、
　前記非可干渉性の電磁波の輻射熱で、前記電磁波の吸収率の高い不透明層が形成された領域を局所的に加熱して、前記電磁波の吸収率の高い不透明層からの伝導加熱により、前記絶縁膜及び半導体層を加熱する第２熱処理とを含むことを特徴とする熱処理方法。 A first heat treatment for shrinking the glass substrate, comprising the steps of heating the entire surface of the glass substrate and thereafter cooling to room temperature;
On the glass substrate, an absorptivity of non-coherent electromagnetic waves at least in a wavelength range from a visible light region to an infrared region is different from that of the glass substrate. Formed so as to overlap the semiconductor layer formed in a shape,
The radiant heat of the incoherent electromagnetic wave locally heats the region where the opaque layer having a high absorptivity of the electromagnetic wave is formed, and the conductive heating from the opaque layer having a high absorptivity of the electromagnetic wave causes the insulation to occur. A second heat treatment for heating the film and the semiconductor layer. 　請求項２５又は２６において、前記吸収率の高い不透明層は、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）又はクロム（Ｃｒ）の高融点金属で形成することを特徴とする熱処理方法。 27. The heat treatment method according to claim 25, wherein the opaque layer having a high absorptivity is formed of a high melting point metal such as molybdenum (Mo), tungsten (W), titanium (Ti) or chromium (Cr). 　請求項２５又は２６において、前記吸収率の高い不透明層は、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）又は窒化タングステン（ＷＮ）の金属窒化物で形成することを特徴とする熱処理方法。 27. The heat treatment method according to claim 25, wherein the opaque layer having a high absorptance is formed of a metal nitride of titanium nitride (TiN), tantalum nitride (TaN), or tungsten nitride (WN). 　請求項２５又は２６において、前記吸収率の高い不透明層は、タングステンシリサイド（ＷＳｉ2）、モリブデンシリサイド（ＭｏＳｉ2）、チタンシリサイド（ＴｉＳｉ2）、タンタルシリサイド（ＴａＳｉ2）、クロムシリサイド（ＣｒＳｉ2）、コバルトシリサイド（ＣｏＳｉ2）又は白金シリサイド（ＰｔＳｉ2）で形成することを特徴とする熱処理方法。 27. The opaque layer having a high absorptance according to claim 25, wherein the opaque layer having a high absorptance is tungsten silicide (WSi 2 ), molybdenum silicide (MoSi 2 ), titanium silicide (TiSi 2 ), tantalum silicide (TaSi 2 ), and chromium silicide (CrSi 2 ). A heat treatment method characterized in that it is formed of cobalt silicide (CoSi 2 ) or platinum silicide (PtSi 2 ). 　請求項２５乃至２９のいずれか一項において、前記ガラス基板は、前記可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が６０％以上であり、前記吸収率の高い不透明層は、前記可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が３０％以下であることを特徴とする熱処理方法。 30. The glass substrate according to claim 25, wherein the glass substrate has a transmittance of non-coherent electromagnetic waves in a wavelength range from the visible light range to the infrared range of 60% or more, and the absorption rate is high. The heat treatment method, wherein the opaque layer has a transmittance of non-coherent electromagnetic waves in a wavelength range from the visible light range to the infrared range of 30% or less. 　請求項２５乃至３０のいずれか一項において、前記第２熱処理工程の温度は、前記ガラス基板の歪み点以上の温度で行うことを特徴とする熱処理方法。
31. The heat treatment method according to claim 25, wherein the second heat treatment step is performed at a temperature equal to or higher than a strain point of the glass substrate.
JP2003305618A 2002-08-29 2003-08-29 Method for manufacturing semiconductor device Expired - Fee Related JP4689155B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003305618A JP4689155B2 (en) 2002-08-29 2003-08-29 Method for manufacturing semiconductor device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2002252193 2002-08-29
JP2002252193 2002-08-29
JP2002276319 2002-09-20
JP2002276319 2002-09-20
JP2003305618A JP4689155B2 (en) 2002-08-29 2003-08-29 Method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JP2004134760A true JP2004134760A (en) 2004-04-30
JP2004134760A5 JP2004134760A5 (en) 2006-10-12
JP4689155B2 JP4689155B2 (en) 2011-05-25

Family

ID=32303278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003305618A Expired - Fee Related JP4689155B2 (en) 2002-08-29 2003-08-29 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP4689155B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110290925A (en) * 2017-06-13 2019-09-27 海曼机械和设备有限公司 Method for making structured surface
US11559824B2 (en) 2019-05-03 2023-01-24 Hymmen Gmbh Maschinen-Und Anlagenbau Method for producing a structure on a surface

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1026772A (en) * 1996-07-11 1998-01-27 Seiko Epson Corp Production of integrated circuit and active matrix substrate
JPH11284193A (en) * 1998-03-30 1999-10-15 Seiko Epson Corp Manufacture of thin-film semiconductor device
JP2001111060A (en) * 1999-07-22 2001-04-20 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2001326362A (en) * 2000-03-06 2001-11-22 Semiconductor Energy Lab Co Ltd Semiconductor display and method of manufacturing the same
JP2002231952A (en) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1026772A (en) * 1996-07-11 1998-01-27 Seiko Epson Corp Production of integrated circuit and active matrix substrate
JPH11284193A (en) * 1998-03-30 1999-10-15 Seiko Epson Corp Manufacture of thin-film semiconductor device
JP2001111060A (en) * 1999-07-22 2001-04-20 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2001326362A (en) * 2000-03-06 2001-11-22 Semiconductor Energy Lab Co Ltd Semiconductor display and method of manufacturing the same
JP2002231952A (en) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110290925A (en) * 2017-06-13 2019-09-27 海曼机械和设备有限公司 Method for making structured surface
US11141759B2 (en) 2017-06-13 2021-10-12 Hymmen GmbH Maschinen- und Anlagesbas Method and apparatus for producing a decorative surface
US11420229B2 (en) 2017-06-13 2022-08-23 Hymmen GmbH Maschinen—und Anlagenbau Method and apparatus for producing a decorative surface
US11511318B2 (en) 2017-06-13 2022-11-29 Hymmen GmbH Maschinen- und Anlagenbau Method and apparatus for producing a decorative workpiece and workpiece
US11717850B2 (en) 2017-06-13 2023-08-08 Hymmen Gmbh Maschinen-Und Anlagenbau Method and apparatus for producing a decorative workpiece and workpiece
US11717851B2 (en) 2017-06-13 2023-08-08 Hymmen GmbH Maschinen—und Anlagenbau Method and apparatus for producing a decorative workpiece and workpiece
US11883843B2 (en) 2017-06-13 2024-01-30 Hymmen Gmbh Maschinen-Und Anlagenbau Method for producing a structured surface
US11559824B2 (en) 2019-05-03 2023-01-24 Hymmen Gmbh Maschinen-Und Anlagenbau Method for producing a structure on a surface

Also Published As

Publication number Publication date
JP4689155B2 (en) 2011-05-25

Similar Documents

Publication Publication Date Title
JP4627961B2 (en) Method for manufacturing semiconductor device
US7605023B2 (en) Manufacturing method for a semiconductor device and heat treatment method therefor
KR101019137B1 (en) Method of irradiating laser, laser irradiation system, and manufacturing method of semiconductor device
TWI325604B (en) Methods of heat-treating a semiconductor wafer
JP2005311377A (en) Vertical thin film transistor
JP2009130243A (en) Method for manufacturing semiconductor device
JP2002313811A (en) Semiconductor device and its manufacturing method
US7098111B2 (en) Manufacturing method of semiconductor integrated circuit device
JP2005167005A (en) Heat treatment method of semiconductor substrate, manufacturing method of semiconductor device and heat treatment device
JP4689155B2 (en) Method for manufacturing semiconductor device
JP2009094404A (en) Heat treatment method and apparatus
JP2001189462A (en) Manufacturing method of semiconductor device
JP2010141345A (en) Method for manufacturing semiconductor device
JP2005340827A (en) Polycrystalline silicon film structure and manufacturing method of the same, and mafanucturing method of tft using the same
JP2010262965A (en) Method of manufacturing transistor
JPH0766152A (en) Fabrication of semiconductor device
JP3033579B2 (en) Manufacturing method of thin film transistor
JP2010050152A (en) Semiconductor device, and method of manufacturing the same
JP2010040545A (en) Semiconductor device and its manufacturing method
TWI651765B (en) Method for producing crystalline metal oxide layer, method for manufacturing active device substrate, and active device substrate
JP2791420B2 (en) Method for manufacturing field-effect semiconductor device
JP3357321B2 (en) Method for manufacturing semiconductor device
JP2005183869A (en) Manufacturing method for semiconductor thin film
JP2008226993A (en) Semiconductor device and its manufacturing method
JP2006237310A (en) Mos transistor and its manufacturing method

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060824

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees