JP2004134476A - 露光装置、アライメント方法および半導体装置の製造方法 - Google Patents

露光装置、アライメント方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2004134476A
JP2004134476A JP2002295670A JP2002295670A JP2004134476A JP 2004134476 A JP2004134476 A JP 2004134476A JP 2002295670 A JP2002295670 A JP 2002295670A JP 2002295670 A JP2002295670 A JP 2002295670A JP 2004134476 A JP2004134476 A JP 2004134476A
Authority
JP
Japan
Prior art keywords
wafer
pattern
alignment
mask
exposure mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002295670A
Other languages
English (en)
Inventor
Shinichiro Noudo
納土 晋一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002295670A priority Critical patent/JP2004134476A/ja
Priority to PCT/JP2003/012825 priority patent/WO2004034446A1/ja
Priority to TW092128128A priority patent/TW200416820A/zh
Publication of JP2004134476A publication Critical patent/JP2004134476A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7084Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7076Mark details, e.g. phase grating mark, temporary mark
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/5442Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446Located in scribe lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electron Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】相補分割によるパターン形成を行う場合に、例えば下地ショット回転が発生しても、相補分割領域間でのつなぎ精度を良好に保つことができ、しかも収率悪化を極力抑制できるようにする。
【解決手段】相補分割マスク4を用いてパターン転写を行うのにあたり、被露光体であるウエハ1のスクライブライン2上にアライメントマーク3a,3bを配するとともに、隣り合う原パターン領域同士でスクライブライン2上のアライメントマーク3a,3bを共有する。そして、これらのアライメントマーク3a,3bと、相補分割マスク4に配されたアライメントマーク5a,5bとを、それぞれ光学的に検出して、ウエハ1と相補分割マスク4との相対的な位置合わせを行うようにする。
【選択図】    図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造プロセスにおけるリソグラフィ工程にて用いられる露光装置およびアライメント方法、並びにこれらを用いて行う半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、半導体装置の製造プロセスにおいては、形成すべき集積回路パターンの微細化に伴い、これまでの一般的な紫外線を用いたフォトリソグラフィ法では光学系の解像度限界を超えてしまうため、電子線やイオンビーム等の荷電粒子線を用いて描画する微細加工技術が開発されている。微細加工技術としては、例えばLEEPL(Low Energy E−beam Proximity Projection Lithography;低加速電子線近接転写)技術が知られている。このLEEPL技術では、電子線透過型のステンシルマスクを被露光体であるウエハの直上約50μmの位置に設置して近接露光を行い、これによりウエハ上への微細パターンの転写を行うようになっている。
【0003】
ところで、LEEPL技術で用いられるステンシルマスクは、その性質上、例えばドーナツ形状パターンのように、中落ち等が生じるために形成不可能なパターン形状がある。また、例えばラインアンドスペースパターンについても、その長さによってはパターン倒壊を招いてしまうために形成不可能な場合がある。このことから、ステンシルマスクについては、形成不可能なパターン形状を相補的に分割し、その分割後のパターンを組み合わせて用いることが必須となる。具体的には、例えば図3に示すように、ウエハ上に転写すべき原パターン10を、相補的に四分割するとともに、その分割後の各パターンを2×2に並べて、それぞれのパターン領域に当該パターンに対応する開口部11を配置し、さらにマスク補強のために梁構造12を採り入れた、いわゆる四分割相補マスクが、LEEPL技術で用いられるステンシルマスクとして提案されている。
【0004】
四分割相補マスクを用いてパターン転写を行う場合の転写シークエンスは、例えば図4に示す通りである。すなわち、2×2に並ぶ各パターンを一度に転写した後(ステップ1)、ウエハと四分割相補マスクとの相対的位置を一パターン領域分だけ移動させて(例えば分割相補マスクを右方向にずらして)、再び2×2の各パターンを一度に転写する(ステップ2)。その後は、別方向にウエハと四分割相補マスクとの相対的位置を一パターン領域分だけ移動させて(例えば分割相補マスクを上方向にずらして)、2×2の各パターンを一度に転写し(ステップ3)、さらに別な方向にウエハと四分割相補マスクとの相対的位置を一パターン領域分だけ移動させて(例えば分割相補マスクを左方向にずらして)、再び2×2の各パターンを一度に転写する(ステップ4)。これにより、四回の露光が行われた部分には、原パターン10が復元されて転写される。
【0005】
このとき、ウエハと四分割相補マスクとの間では、その相対的位置を移動させる度に、互いの位置を合わせるためのアライメントが必要となる。アライメントは、通常、予めウエハ上の所定箇所に付されたアライメントマーク(以下「ウエハマーク」という)と、これと同様に四分割相補マスクに付されたアライメントマーク(以下「マスクマーク」という)とを、それぞれ光学的に検出し、その検出結果に基づいてウエハまたは四分割相補マスクの位置を制御することで行われる。
【0006】
光学的な検出は、三軸のSLA(Scattered−Light Alignment)光学系を用いて行われる。SLA光学系は、例えば図5(a)に示すように、光源21、ミラー22、対物レンズ23およびCCD(Charge Coupled Device)撮像部24とを備えたもので、ウエハ30上のウエハマークおよび四分割相補マスク40上のマスクマークを光学的に検出するものである。そして、このようなSLA光学系が、例えば図5(b)に示すように、四分割相補マスク40の上面から見てx1,y1,y2の三軸に配されていれば、各軸毎にアライメントマークを検出することにより、y1およびy2の二軸でy方向のオフセットと回転成分を、x1の一軸でx方向のオフセットを、それぞれ認識し得るようになる。すなわち、各軸では、CCD撮像部24が例えば図5(c)に示すように一対のウエハマーク31とその間に位置し得るマスクマーク41とを検出するので、それぞれの重心位置の認識によりオフセット量や回転量等がわかる。したがって、その認識結果を基にウエハ30または四分割相補マスク40の位置を制御すれば、これらの間にオフセットや回転等が生じないように位置合わせ(アライメント)を行うことができる。
【0007】
ただし、このような光学的な検出を行うためには、アライメントマーク(ウエハマークおよびマスクマーク)も、2×2の各パターン領域にてx1,y1,y2の各軸に対応するように配する必要がある。ウエハ30と四分割相補マスク40との相対的位置は、2×2に並ぶ各パターン領域を一つの単位として移動するからである。なお、パターン領域毎に配するアライメントマークのうち、ウエハマークについては、例えばウエハ30に対して一般的な光リソグラフィでパターン形成し、ドライエッチングで0.3μm程度の段差をつけた後、レジストを除去するといった手順を経ることで、各軸に対応する配置を実現することができる。
【0008】
以上のようなアライメントを行いつつ、上述した露光動作(パターン転写処理)を被露光体であるウエハ30の全面について繰り返し行えば、そのウエハ30上には、原パターン10が規則的に並ぶような状態(具体的には、マトリクス配置された状態)で転写されることになる。そして、規則的に並んだ各パターンの間は、各パターンの部分(半導体装置のチップとなる部分)をダイシングするためスクライブライン(典型的には100μm幅)として用いる。一般的には、このスクライブラインと呼ばれる領域上に、ウエハマーク31が付されるようになっている。
【0009】
【発明が解決しようとする課題】
ところが、従来のアライメントマークのうち、ウエハ30上のウエハマーク31は、各パターン領域のそれぞれに個別に対応するように配されている。例えば、三軸SLAアライメントの各軸について考えると、各パターン領域のそれぞれにx1,y1,y2の各軸に対応する一対のウエハマークが配されている。したがって、スクライブライン上では、図6に示すように、互いに隣り合うパターン領域の境界線32を挟んで、例えば一方の領域のy1に対応するウエハマーク31aと他方の領域のy2に対応するウエハマーク31bとが並ぶといったように、それぞれのパターン領域についてのウエハマーク31a,31bが並んで配されることになる。そのために、従来のアライメントマークでは、以下に述べるような難点が生じてしまうことが考えられる。
【0010】
ウエハマーク31a,31bは、既に説明したように、ウエハ30に対する光リソグラフィによりパターニングすることで形成すればよいが、その光リソグラフィによるパターニングの際に形成する下地パターンでショット回転が発生すると、その後に四分割相補マスク40を用いてパターン転写を行う場合に、各相補分割領域間における転写パターンのつなぎ精度が悪化してしまうおそれがある。すなわち、図7(a)に示すように、下地パターンが正しく配列されていれば、その後に四分割相補マスク40を用いたパターン転写を行っても、相補間のつなぎ精度は良好となる。しかしながら、図7(b)に示すように、例えば下地パターンのパターニングの際にショット回転が1μrad生じたとすると、その後に四分割相補マスク40を用いてパターン転写を行った場合に、その回転成分が悪影響を及ぼし、各相補分割領域間での合わせずれが生じてしまう。具体的には、20mmのチップサイズを想定した場合、最大で40nm(=10−2m×10−6rad×2)の相補ずれが発生してしまい、結果として50nm世代の半導体装置についての相補露光には対応できなくなってしまう。
【0011】
また、一般に半導体装置を製造するためのリソグラフィ工程では何十層ものレイヤーに対するプロセスを経るが、そのプロセスマージンを考慮した複数個のウエハマークをスクライブライン上に配すると、マーク配置領域が足りなくなってしまうことも懸念される。つまり、マーク配置領域が足りない場合には、スクライブラインを拡張しなければならないので、一枚のウエハから得られる半導体装置の数が減ってしまい、結果として半導体装置の収率の悪化を招いてしまうおそれがある。
【0012】
そこで、本発明は、相補分割によるパターン形成を行う場合に、例えばそのための下地パターンでショット回転が発生しても、相補分割領域間でのつなぎ精度を良好に保つことができ、しかも収率悪化を極力抑制することのできる露光装置、アライメント方法および半導体装置の製造方法を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明は、上記目的を達成するために案出された露光装置である。すなわち、原パターンを相補的に分割したパターンを有する露光用マスクを用い、当該露光用マスクと被露光体であるウエハとの相対位置を移動させつつ複数回の露光を行って、前記ウエハ上にて前記原パターンが規則的に並ぶようにパターン転写を行う露光装置であって、前記ウエハ上にて規則的に並ぶ原パターン同士の間に位置するスクライブライン領域に、前記露光用マスクと前記ウエハとの位置合わせを行うためのアライメントマークを配するとともに、隣り合う原パターン領域同士で前記スクライブライン領域のアライメントマークを共有することを特徴とするものである。
【0014】
また、本発明は、上記目的を達成するために案出されたアライメント方法である。すなわち、原パターンを相補的に分割したパターンを有する露光用マスクを用い、当該露光用マスクと被露光体であるウエハとの相対位置を移動させつつ複数回の露光を行って、前記ウエハ上にて前記原パターンが規則的に並ぶようにパターン転写を行うときに、前記露光用マスクと前記ウエハとの位置合わせのために用いられるアライメント方法であって、前記ウエハ上にて規則的に並ぶ原パターン同士の間に位置するスクライブライン領域に、前記露光用マスクと前記ウエハとの位置合わせを行うためのアライメントマークを配するとともに、隣り合う原パターン領域同士で前記スクライブライン領域にあるアライメントマークを共有し、前記スクライブライン領域に配されたアライメントマークおよび前記露光用マスクに配されたアライメントマークをそれぞれ光学的に検出し、その検出結果を基に前記露光用マスクと前記ウエハとの相対的な位置合わせを行うことを特徴とする。
【0015】
また、本発明は、上記目的を達成するために案出された半導体装置の製造方法である。すなわち、原パターンを相補的に分割したパターンを有する露光用マスクを用い、当該露光用マスクと被露光体であるウエハとの相対位置を移動させつつ複数回の露光を行って、前記ウエハ上にて前記原パターンが規則的に並ぶようにパターン転写を行うリソグラフィ工程を経て、半導体装置を製造する製造方法であって、前記リソグラフィ工程にて前記露光用マスクと前記ウエハとの位置合わせを行う際に、当該位置合わせのためのアライメントマークを、前記ウエハ上にて規則的に並ぶ原パターン同士の間に位置するスクライブライン領域に配するとともに、隣り合う原パターン領域同士で前記スクライブライン領域にあるアライメントマークを共有することを特徴とする。
【0016】
上記構成の露光装置、上記手順のアライメント方法および上記手順の半導体装置の製造方法によれば、隣り合う原パターン領域同士でスクライブライン上のアライメントマークを共有していることから、例えばそのアライメントマークのパターニングの際にショット回転が生じたとしても、その回転成分はキャンセルされることになる。したがって、その共有するアライメントマークを基に露光用マスクとウエハとの相対的な位置合わせを行えば、相補分割によるパターン形成を行う場合であっても、良好な相補間のパターンつなぎ精度が得られる。また、アライメントマークの共有によって、そのアライメントマーク数の削減が可能となり、これによりマーク配置領域であるスクライブラインも縮小化することが可能になる。
【0017】
【発明の実施の形態】
以下、図面に基づき本発明に係る露光装置、アライメント方法および半導体装置の製造方法について説明する。ここでは、LEEPL技術による四分割相補露光を行う場合を例に挙げて説明する。
【0018】
先ず、露光装置の概要について説明する。ここで説明する露光装置は、半導体装置の製造プロセスにおけるリソグラフィ工程にて用いられるものである。さらに詳しくは、電子線透過型のステンシルマスクを用いて、そのステンシルマスク上に形成されたパターンを半導体ウエハ上に転写し、これにより半導体ウエハ上に微細な回路パターンを形成するために用いられるものである。
【0019】
この露光装置で用いられるステンシルマスクは、LEEPL技術に対応したものである。すなわち、ウエハ上に転写すべき原パターンを相補的に分割したパターンを有するもので、分割後の各パターンが2×2に並べて配置されており、さらにはマスク補強のための梁構造を採り入れた、四分割相補マスクである。
【0020】
露光装置では、この四分割相補マスクを用いて、ウエハとの相対位置を移動させつつ複数回の露光を行うようになっている。したがって、この露光装置での露光を行った後には、露光対象物であるウエハ上に、転写すべき原パターンが規則的(例えばマトリクス状)に並んだ状態で転写されることになる。
【0021】
また、露光装置では、ウエハと四分割相補マスクとの相対的位置を移動させつつ複数回の露光を行うので、その都度アライメントを行って互いの位置合わせを行うための機能を有している。具体的には、既に説明した従来の場合と略同様に、三軸のSLA光学系を備えており、そのSLA光学系を用いて、予めウエハ上に付されたウエハマークおよび分割相補マスクに付されたマスクマークとをそれぞれ光学的に検出するようになっている。
【0022】
ところで、ここで説明する露光装置では、アライメントを行う際に基にするアライメントマーク、特にそのうちのウエハマークに大きな特徴がある。図1は、ウエハマークの配置例を示す説明図である。図1(a)に示すように、本実施形態で説明するウエハマークは、ウエハ1上にて規則的に並ぶ各パターン領域の間のスクライブライン2上に位置する点では従来のものと略同様であるが、従来のように各パターン領域のそれぞれに個別に対応して配されているのではなく、隣り合うパターン領域同士で一対のウエハマーク3a,3bを共有するように配されている。
【0023】
このとき、共有するウエハマーク3a,3bは、三軸のSLA光学系のうち、少なくともy1およびy2の各軸に対応するものだけでよい。すなわち、各パターン領域の対向する端縁近傍に分けて配置されるy1,y2の各軸についてのウエハマーク3a,3bはスクライブライン2上で共有するが、x1に対応するウエハマーク(ただし不図示)については、隣り合うパターン領域同士で共有せずに、従来と同様に各パターン領域毎に配置しても構わない。
【0024】
このようなウエハマーク3は、以下に述べるような手順で形成すればよい。具体的には、従来と略同様に、例えばウエハ1に対して一般的な光リソグラフィでパターン形成し、ドライエッチングで0.3μm程度の段差をつけた後、レジストを除去するといった手順を経ればよい。ただし、パターン形成に際しては、隣り合うパターン領域同士で一対のウエハマーク3a,3bを共有することから、一方のパターン領域についてのパターニング時に、一対のウエハマーク3のうちの一方についてパターニングを行い、他方のパターン領域についてのパターニング時に、一対のウエハマーク3のうちの他方についてパターニングを行うようにする。さらに具体的には、例えば、図1(a)中の左側の領域のパターニング時にウエハマーク3aを形成し、同図中の右側の領域のパターニング時にウエハマーク3bを形成する。
【0025】
次に、以上のように形成されたウエハマーク3a,3bを用いて露光装置がアライメントを行う場合の手順、すなわち本発明に係るアライメント方法について説明する。なお、アライメントが必要となる四分割相補マスクを用いた転写シークエンスについては、従来の場合と略同様であるため(図4参照)、ここではその説明を省略する。
【0026】
アライメントは、図1(b)および(c)に示すように、三軸のSLA光学系を用いて、ウエハ1上のウエハマーク3a,3bおよび四分割相補マスク4上のマスクマーク5a,5bを光学的に検出し、それぞれの重心位置を合わせるようにウエハ1または四分割相補マスク4を移動させることによって行う。
【0027】
ただし、このとき、スクライブライン2上では、隣り合うパターン領域同士で一対のウエハマーク3a,3bを共有している。したがって、アライメントの際にも、隣り合うパターン領域同士で一対のウエハマーク3a,3bを共有することになる。具体的には、隣り合うパターン領域同士のうち、一方の領域のアライメントの際には、図1(b)に示すように、スクライブライン2上の一対のウエハマーク3a,3bに対して、四分割相補マスク4上における例えばy1についてのマスクマーク5aの重心位置を合わせ、他方の領域のアライメントの際には、図1(c)に示すように、スクライブライン2上の一対のウエハマーク3a,3bに対して、四分割相補マスク4上における例えばy2についてのマスクマーク5bの重心位置を合わせるようにする。
【0028】
このようにして、ウエハマーク3a,3bとマスクマーク5a,5bとの重心位置を合わせれば、ウエハ1と四分割相補マスク4との間にオフセットや回転等が生じないように位置合わせ(アライメント)を行うことができる。しかも、そのアライメントの際に用いるウエハマーク3a,3bは、隣り合うパターン領域同士で共有しているものである。したがって、そのウエハマーク3a,3bを基にしてアライメントを行えば、単にウエハ1と四分割相補マスク4との間の位置合わせを行えるだけではなく、以下に述べる利点が得られるようにもなる。
【0029】
既に説明したように、ウエハマーク3a,3bを形成するための下地パターンのパターニングの際には、ショット回転が発生することも考えられる(図7(b)参照)。ところが、このような場合であっても、隣り合うパターン領域同士でスクライブライン2上のウエハマーク3a,3bを共有すれば、そのショット回転によって生じた回転成分は、キャンセルされることになる。
【0030】
図2は、パターニング時にショット回転が生じた場合のウエハマークの配置例を示す説明図である。図2(a)に示すように、スクライブライン2上でウエハマーク3a,3bを共有する場合には、下地パターンのパターニングの際にショット回転が生じても、各ウエハマーク3a,3bがいずれも相反する方向にずれる。つまり、各ウエハマーク3a,3bの重心位置は変わらない。そのため、ショット回転が生じたとしても、その回転成分はキャンセルされることになる。このことは、図2(b)に示すように、ウエハマークの分割方法を変えた場合であっても、全く同様である。
【0031】
したがって、上述したように共有するウエハマーク3a,3bを基にしてアライメントを行った場合には、下地パターンのパターニング時にショット回転が発生しても、その回転成分はキャンセルされるので、各相補分割領域間における転写パターンのつなぎ精度に回転ずれの影響が及ぶことがなくなる。すなわち、相補分割によるパターン形成を行う場合であっても、良好な相補間のパターンつなぎ精度が得られ、結果として高精度な四分割相補露光を実現できるという利点が得られる。これにより、例えば50nm世代の半導体装置の相補露光についても、これに十分に対応し得るようになる。
【0032】
また、スクライブライン2上でウエハマーク3a,3bを共有した場合には、その共有によってウエハマーク数を削減でき、これによりマーク配置領域であるスクライブライン2の縮小化も可能となる。つまり、ウエハ1上におけるスクライブライン2のための領域を縮小して、パターン領域を十分に確保し得るようになるので、一枚のウエハ1から得られる半導体装置の数が減ってしまうことがなくなり、結果として半導体装置の収率悪化を回避することができるという利点が得られる。
【0033】
なお、上述した実施の形態では、本発明をLEEPL技術に適用した場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、半導体製造プロセスのリソグラフィ工程にて用いられる他の微細加工技術であっても、全く同様に適用可能であることは勿論である。また、これと同様に、相補分割も本実施形態で説明した四分割相補露光に限定されるものではない。
【0034】
【発明の効果】
以上に説明したように、本発明に係る露光装置、アライメント方法および半導体装置の製造方法によれば、隣り合う原パターン領域同士でスクライブライン上のアライメントマークを共有していることから、相補分割によるパターン形成を行う場合に、例えばそのための下地パターンでショット回転が発生しても、そのショット回転ずれによる悪影響を回避でき、相補分割領域間でのつなぎ精度を良好に保つことができる。しかも、ウエハマーク数の削減を通じて、マーク配置領域であるスクライブラインの縮小化も可能となる。これらのことから、相補分割によるパターン形成を行う場合に本発明を適用すれば、高精度な相補つなぎ精度が実現可能となるとともに、半導体装置の収率悪化を極力抑制することができるようになる。
【図面の簡単な説明】
【図1】本発明が適用されたアライメントマークの配置例を示す説明図であり、(a)はスクライブライン上のウエハマークの例を示す図、(b)および(c)はウエハマークとマスクマークとの例を示す図である。
【図2】本発明が適用されたアライメントマークについてパターニング時にショット回転が生じた場合の配置例を示す説明図であり、(a)はその一例を示す図、(b)は他の例を示す図である。
【図3】四分割相補マスクの一具体例を示す説明図である。
【図4】四分割相補マスクを用いてパターン転写を行う場合の転写シークエンスの一例を示す説明図である。
【図5】三軸SLA光学系の一例を示す説明図であり、(a)はその概略構成を示す図、(b)は三軸の配置例を示す図、(c)はアライメントマークの検出例を示す図である。
【図6】従来におけるアライメントマークの配置例を示す説明図である。
【図7】下地パターンの配列例を示す説明図であり、(a)は下地パターンが正しく配列されている状態を示す図、(b)は下地パターンにショット回転が生じている状態を示す図である。
【符号の説明】
1…ウエハ、2…スクライブライン、3,3a,3b…ウエハマーク、4…四分割相補マスク、5a,5b…マスクマーク

Claims (3)

  1. 原パターンを相補的に分割したパターンを有する露光用マスクを用い、当該露光用マスクと被露光体であるウエハとの相対位置を移動させつつ複数回の露光を行って、前記ウエハ上にて前記原パターンが規則的に並ぶようにパターン転写を行う露光装置であって、
    前記ウエハ上にて規則的に並ぶ原パターン同士の間に位置するスクライブライン領域に、前記露光用マスクと前記ウエハとの位置合わせを行うためのアライメントマークを配するとともに、隣り合う原パターン領域同士で前記スクライブライン領域のアライメントマークを共有する
    ことを特徴とする露光装置。
  2. 原パターンを相補的に分割したパターンを有する露光用マスクを用い、当該露光用マスクと被露光体であるウエハとの相対位置を移動させつつ複数回の露光を行って、前記ウエハ上にて前記原パターンが規則的に並ぶようにパターン転写を行うときに、前記露光用マスクと前記ウエハとの位置合わせのために用いられるアライメント方法であって、
    前記ウエハ上にて規則的に並ぶ原パターン同士の間に位置するスクライブライン領域に、前記露光用マスクと前記ウエハとの位置合わせを行うためのアライメントマークを配するとともに、隣り合う原パターン領域同士で前記スクライブライン領域にあるアライメントマークを共有し、
    前記スクライブライン領域に配されたアライメントマークおよび前記露光用マスクに配されたアライメントマークをそれぞれ光学的に検出し、その検出結果を基に前記露光用マスクと前記ウエハとの相対的な位置合わせを行う
    ことを特徴とするアライメント方法。
  3. 原パターンを相補的に分割したパターンを有する露光用マスクを用い、当該露光用マスクと被露光体であるウエハとの相対位置を移動させつつ複数回の露光を行って、前記ウエハ上にて前記原パターンが規則的に並ぶようにパターン転写を行うリソグラフィ工程を経て、半導体装置を製造する製造方法であって、
    前記リソグラフィ工程にて前記露光用マスクと前記ウエハとの位置合わせを行う際に、当該位置合わせのためのアライメントマークを、前記ウエハ上にて規則的に並ぶ原パターン同士の間に位置するスクライブライン領域に配するとともに、隣り合う原パターン領域同士で前記スクライブライン領域にあるアライメントマークを共有する
    ことを特徴とする半導体装置の製造方法。
JP2002295670A 2002-10-09 2002-10-09 露光装置、アライメント方法および半導体装置の製造方法 Withdrawn JP2004134476A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002295670A JP2004134476A (ja) 2002-10-09 2002-10-09 露光装置、アライメント方法および半導体装置の製造方法
PCT/JP2003/012825 WO2004034446A1 (ja) 2002-10-09 2003-10-07 露光装置、アライメント方法および半導体装置の製造方法
TW092128128A TW200416820A (en) 2002-10-09 2003-10-09 Aligner, alignment method and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002295670A JP2004134476A (ja) 2002-10-09 2002-10-09 露光装置、アライメント方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004134476A true JP2004134476A (ja) 2004-04-30

Family

ID=32089219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002295670A Withdrawn JP2004134476A (ja) 2002-10-09 2002-10-09 露光装置、アライメント方法および半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP2004134476A (ja)
TW (1) TW200416820A (ja)
WO (1) WO2004034446A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049339A (ja) * 2004-07-30 2006-02-16 Sony Corp マスクパターン配置方法、マスク作製方法、プログラムおよびマスク
JP2007142328A (ja) * 2005-11-22 2007-06-07 Renesas Technology Corp 半導体装置の製造方法、マスクおよび半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102392043B1 (ko) * 2015-05-06 2022-04-28 삼성디스플레이 주식회사 표시 기판 노광 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60179745A (ja) * 1984-02-28 1985-09-13 Nippon Kogaku Kk <Nikon> パターン転写方法、及び転写装置
JPS63271618A (ja) * 1987-04-30 1988-11-09 Nec Corp 位置合せマ−クおよび位置合せ方法
JPH08220481A (ja) * 1995-02-20 1996-08-30 Sony Corp 映像投影用レチクル及び投影映像の位置合わせ方法
JP4011642B2 (ja) * 1995-12-15 2007-11-21 株式会社日立製作所 電子線描画方法及び装置
JP4301584B2 (ja) * 1998-01-14 2009-07-22 株式会社ルネサステクノロジ レチクル、それを用いた露光装置、露光方法および半導体装置の製造方法
JP2000194119A (ja) * 1998-12-25 2000-07-14 Fujitsu Ltd パタ―ン配置方法、レチクル、及び半導体装置の製造方法
US6894295B2 (en) * 2000-12-11 2005-05-17 Leepl Corporation Electron beam proximity exposure apparatus and mask unit therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049339A (ja) * 2004-07-30 2006-02-16 Sony Corp マスクパターン配置方法、マスク作製方法、プログラムおよびマスク
JP4657646B2 (ja) * 2004-07-30 2011-03-23 ソニー株式会社 マスクパターン配置方法、マスク作製方法、半導体装置の製造方法、プログラム
JP2007142328A (ja) * 2005-11-22 2007-06-07 Renesas Technology Corp 半導体装置の製造方法、マスクおよび半導体装置

Also Published As

Publication number Publication date
TW200416820A (en) 2004-09-01
WO2004034446A1 (ja) 2004-04-22

Similar Documents

Publication Publication Date Title
US7480892B2 (en) Overlay mark
US8563202B2 (en) Single field zero mask for increased alignment accuracy in field stitching
JP2006310446A (ja) 半導体装置の製造方法、および露光装置
JPH11186154A (ja) 投影露光装置および方法
JP2008098311A (ja) 露光装置及びデバイス製造方法
US6426508B1 (en) Surface-position detection device, a projection exposure apparatus using the device, and a device manufacturing method using the apparatus
JPH11284052A (ja) 基板搬送方法、基板搬送装置、及び露光装置、並びにデバイス製造方法
JP2009094256A (ja) 露光方法、露光装置およびデバイス製造方法
JP2004134476A (ja) 露光装置、アライメント方法および半導体装置の製造方法
JP3015224B2 (ja) 露光方法
KR100281214B1 (ko) 개선된 오버레이 정밀도의 믹스 앤드 매치 노광을 통한패턴 이미지 전사 방법
JP4196411B2 (ja) 露光装置及びデバイス製造方法
JP2004071767A (ja) マスク、露光方法および半導体装置の製造方法
JP2008096665A (ja) フォトマスク及び半導体装置の製造方法
JP2000021714A (ja) 露光方法および装置、ならびにデバイス製造方法
JP3658091B2 (ja) 走査型露光方法および該方法を用いたデバイス製造方法
JP2008294352A (ja) 露光方法及び露光用フォトマスク
JPH1174190A (ja) X線露光装置
US20070072128A1 (en) Method of manufacturing an integrated circuit to obtain uniform exposure in a photolithographic process
JP2000138161A (ja) 露光装置
JPH0469408B2 (ja)
JP2002139847A (ja) 露光装置、露光方法及びデバイス製造方法
JPS6246522A (ja) 高速アライメント露光方法
JPS6376425A (ja) 投影露光装置の位置合せ装置
JP2000260690A (ja) X線露光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040423

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20050128