JP2004127720A - 照明装置 - Google Patents
照明装置 Download PDFInfo
- Publication number
- JP2004127720A JP2004127720A JP2002290347A JP2002290347A JP2004127720A JP 2004127720 A JP2004127720 A JP 2004127720A JP 2002290347 A JP2002290347 A JP 2002290347A JP 2002290347 A JP2002290347 A JP 2002290347A JP 2004127720 A JP2004127720 A JP 2004127720A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- zero
- phase angle
- chopper
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
Abstract
【解決手段】位相角制御回路1のトライアックQをターンオンさせるゲート信号がオフした以降において、スイッチング素子Q1を常時オンとすることでフィルタ回路7のコンデンサCxや高調波ノイズ除去用のコンデンサC2に充電された電荷を瞬時に放電して入力電流Iinをゼロにする。このため、入力電力が大きい場合や放電灯負荷3の調光範囲が広い場合、あるいはフィルタ回路7のコンデンサCxの容量が大きい場合にも位相角制御回路1における誤点弧を防止し、放電灯負荷3のちらつきを抑制することができる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、位相角制御された交流電源電圧が供給されるとともに位相角に応じて放電灯負荷を調光する照明装置に関するものである。
【0002】
【従来の技術】
従来、位相角制御された交流電源電圧が供給されるとともに位相角に応じて放電灯負荷を調光する照明装置として、特許文献1に記載された照明装置がある。この照明装置は、図12に示すように交流電源ACにより供給される交流電源電圧を位相角制御する位相角制御回路1と、位相角制御された交流電源電圧により放電灯負荷3を高周波点灯させる放電灯点灯装置2とを備えている。
【0003】
位相角制御回路1は、双方向スイッチ素子であるトライアックQ及びインダクタLの直列回路と、トライアックQと並列に接続されたコンデンサC及び抵抗Rの直列回路と、トライアックQにトリガ信号を印加するためのトリガ素子(例えば、ダイアック)TRとで構成される。また、図示は省略しているが、放電灯点灯装置2は、入力端子を介して位相角制御回路1から供給される位相角制御された交流電源電圧を整流する整流回路と、整流回路の脈流出力に含まれる高調波電流を抑制する力率改善用のチョッパ回路と、整流回路からの入力電圧及び入力電流並びに出力電圧を検出しこれらの検出値に応じてチョッパ回路を制御するチョッパ制御回路と、チョッパ回路と前記入力端子の間に挿入されて高周波ノイズが交流電源に帰還するのを阻止するフィルタ回路と、チョッパ回路の出力を平滑する平滑コンデンサと、平滑コンデンサで平滑された直流出力を高周波出力に変換して放電灯負荷に供給するインバータ回路と、位相角制御回路1における位相角に応じてインバータ回路の高周波出力を調整する、すなわち放電灯負荷3を調光するインバータ制御回路とで構成される。
【0004】
而して、図13(a)に示すような正弦波の交流電源電圧が位相角制御回路1に印加されると、交流電源電圧の所定の位相角においてトリガ素子TRが導通するためにトライアックQのゲートにゲート信号V1が入力され(図13(b)参照)、トライアックQがターンオンして交流電源電圧(入力電圧)Vin及び入力電流Iinが放電灯点灯装置2に出力されるとともに、交流電源電圧がゼロクロス点ZCに達する直前にトリガ素子TRがオフしてゲート信号V1が入力されなくなり(図13(b)参照)、交流電源電圧がゼロクロス点ZCに達して保持電流以下に低下した時点でトライアックQがターンオフして入力電圧Vin及び入力電流Iinがゼロとなる(図13(c)及び(d)参照)。そして、交流電源電圧が次の半周期における所定の位相角になるまで入力電圧Vin及び入力電流Iinのゼロ期間が継続することになる。なお、入力電圧Vinと入力電流Iinは同相であり、ゼロクロス点ZCも一致している。
【0005】
【特許文献1】
特表平10−501653号公報(第6−7頁、第2図)
【0006】
【発明が解決しようとする課題】
ところで、位相角制御回路1の負荷となる放電灯点灯装置2には、通常インダクタとコンデンサを有するフィルタ回路を設けて高調波ノイズが交流電源ACに帰還するのを阻止しているが、このフィルタ回路のために放電灯点灯装置2が位相角制御回路1に対して容量性負荷となり、入力電圧Vinの位相よりも入力電流Iinの位相が進相となってゼロクロス点ZCを過ぎているにもかかわらずトライアックQがオンしたままとなる状態、いわゆる誤点弧が発生する虞がある(図14参照)。
【0007】
図15には入力電圧Vin、チョッパ回路のスイッチング素子に流れる電流(「チョッパ電流」と呼ぶ)Icp並びに当該スイッチング素子のドレイン−ソース間電圧Vdsを交流電源電圧の周期で示しており、同じく図16にはゼロクロス点ZC付近における入力電圧Vin、チョッパ電流Icp及びドレイン−ソース間電圧Vdsを示している。これら図15及び図16に示すように、上記特許文献1に記載された従来例においては、位相角制御された交流電源電圧(入力電圧)Vinがほぼゼロとなる期間にチョッパ回路のスイッチング素子を高周波でスイッチングすることにより、フィルタ回路のコンデンサに充電されている電荷を放電させてフィルタ回路の発振を抑制し、位相角制御回路1の負荷を容量性負荷から抵抗性負荷に近づけて誤点弧の発生を抑えている。
【0008】
ところが、入力電力が大きい場合や放電灯負荷の調光範囲が広い場合、あるいはフィルタ回路のコンデンサの容量が大きい場合には、図17に示すように入力電圧Vinのゼロクロス点ZCよりも先に入力電流Iinが反転してトライアックQが誤点弧してしまう(但し、図17においては入力電流Iinの極性を逆にして表示している)。すなわち、上記のような場合に位相角制御された交流電源電圧(入力電圧)Vinがほぼゼロとなる期間にチョッパ回路のスイッチング素子を高周波でスイッチングしてもフィルタ回路のコンデンサが放電するまでの時間が比較的に長くなり、容量性負荷から抵抗性負荷に近づけることが困難になっており、フィルタ回路のコンデンサが放電するまでの期間にチョッパ回路のスイッチング素子の高周波スイッチングによって発生するノイズ等がトリガとなってトライアックQが誤点弧してしまうのである。しかも、このように位相角制御回路1で誤点弧が発生して位相角がずれると、位相角に応じて調光度合いを決めている場合にインバータ制御回路に対する調光の指令値が誤るために放電灯負荷3のちらつきを生じる場合がある。
【0009】
本発明は上記事情に鑑みて為されたものであり、その目的は、入力電力が大きい場合や放電灯負荷の調光範囲が広い場合、あるいはフィルタ回路のコンデンサの容量が大きい場合にも位相角制御回路における誤点弧を防止し、放電灯負荷のちらつきを抑制した照明装置を提供することにある。
【0010】
【課題を解決するための手段】
請求項1の発明は、上記目的を達成するために、交流電源により供給される交流電源電圧の所定の位相角からゼロクロス点直前までの間に導通する双方向スイッチ素子を具備して交流電源電圧の位相角制御を行う位相角制御回路と、入力端子を介して位相角制御回路から供給される位相角制御された交流電源電圧を整流する整流回路と、整流回路の脈流出力に含まれる高調波電流を抑制する力率改善用のチョッパ回路と、整流回路からの入力電圧及び入力電流並びに出力電圧を検出しこれらの検出値に応じてチョッパ回路を制御するチョッパ制御回路と、チョッパ回路と前記入力端子の間に挿入されて高周波ノイズが交流電源に帰還するのを阻止するフィルタ回路と、チョッパ回路の出力を平滑する平滑コンデンサと、平滑コンデンサで平滑された直流出力を高周波出力に変換して放電灯負荷に供給するインバータ回路と、位相角制御回路における位相角に応じてインバータ回路の高周波出力を調整するインバータ制御回路と、位相角制御回路の双方向スイッチ素子を点弧させるゲート信号がオフした以降に前記入力端子に流れる電流をゼロとする入力電流停止手段とを備えたことを特徴とする。
【0011】
請求項2の発明は、請求項1の発明において、前記入力電流停止手段は、位相角制御された交流電源電圧のゼロクロスと略同じタイミングで前記入力端子に流れる電流をゼロとすることを特徴とする。
【0012】
請求項3の発明は、請求項1又は2の発明において、前記チョッパ回路は、インダクタ、スイッチング素子及び整流素子を具備する昇圧チョッパ回路からなり、前記入力電流停止手段は、位相角制御された交流電源電圧のゼロクロス直前から所定の期間中に前記スイッチング素子を常時導通させることを特徴とする。
【0013】
請求項4の発明は、請求項1又は2の発明において、前記入力電流停止手段は、フィルタ回路とチョッパ回路の間に設けられ、位相角制御された交流電源電圧のゼロクロス直前から所定の期間中に常時導通するスイッチ要素と抵抗素子の直列回路からなることを特徴とする。
【0014】
請求項5の発明は、請求項3の発明において、前記入力電流停止手段は、チョッパ制御回路による整流回路からの入力電圧の検出値にオフセットを加えることを特徴とする。
【0015】
請求項6の発明は、請求項3の発明において、前記入力電流停止手段は、位相角制御された交流電源電圧のゼロクロス直前からゼロクロス点までのゼロ期間を検出するとともにゼロ期間を検出しているときに検出信号を出力するゼロ期間検出回路を有し、前記チョッパ制御回路による整流回路からの入力電圧の検出値にゼロ期間検出回路の検出信号を重畳させることを特徴とする。
【0016】
請求項7の発明は、請求項3の発明において、前記チョッパ制御回路は、出力電圧の検出値と基準値との誤差に応じてスイッチング素子のオンデューティ比を変化させることで出力電圧を一定とするフィードバック制御を行い、前記入力電流停止手段は、位相角制御された交流電源電圧のゼロクロス直前からゼロクロス点までのゼロ期間を検出するとともにゼロ期間を検出しているときに検出信号を出力するゼロ期間検出回路を有し、前記チョッパ制御回路における出力電圧の検出値と基準値との誤差にゼロ期間検出回路の検出信号を重畳させることを特徴とする。
【0017】
請求項8の発明は、請求項4の発明において、前記入力電流停止手段は、位相角制御された交流電源電圧のゼロクロス直前からゼロクロス点までのゼロ期間を検出するゼロ期間検出回路を有し、ゼロ期間検出回路でゼロ期間が検出されているときに前記スイッチ要素を導通させることを特徴とする。
【0018】
【発明の実施の形態】
(実施形態1)
本実施形態の照明装置は、図1に示すように従来例と同様の位相角制御回路1と、入力端子T0,T0’を介して位相角制御回路1から供給される位相角制御された交流電源電圧(入力電圧)Vinを整流する整流回路4と、整流回路4の脈流出力に含まれる高調波電流を抑制する力率改善用のチョッパ回路5と、整流回路4からの入力電圧及び入力電流並びに出力電圧を検出しこれらの検出値に応じてチョッパ回路5を制御するチョッパ制御回路6と、チョッパ回路5と入力端子T0,T0’の間に挿入されて高周波ノイズが交流電源ACに帰還するのを阻止するフィルタ回路7と、チョッパ回路5の出力を平滑する平滑コンデンサC1と、平滑コンデンサC1で平滑された直流出力を高周波出力に変換して放電灯負荷3に供給するインバータ回路8と、位相角制御回路1における位相角に応じてインバータ回路8の高周波出力を調整するインバータ制御回路9と、位相角制御回路1により制御された位相角を調光信号に変換してインバータ制御回路9に出力する位相角−調光信号変換回路10とを備えている。
【0019】
フィルタ回路7は互いに磁気結合されたインダクタLx,Lxと、これらのインダクタLx,Lxを介して入力端子T0,T0’間に接続されたコンデンサCxとで構成される。また、フィルタ回路7の出力側に接続される整流回路4はダイオードブリッジで構成され、入力電圧Vinを全波整流した脈流電圧をチョッパ回路5に出力する。
【0020】
チョッパ回路5は、高電位側の端子T1,T2間に直列接続されたインダクタL1及びダイオードD1と、インダクタL1の一端とダイオードD1のアノードとの接続点にドレインが接続されるとともに低電位側の端子T1’,T2’にソースが接続されたMOSFETからなるスイッチング素子Q1とを具備した従来周知の昇圧チョッパ回路であり、チョッパ制御回路6からスイッチング素子Q1のゲートに与えられる駆動信号でスイッチング素子Q1をスイッチングさせる。なお、チョッパ回路5の入力端子T1,T1’間には脈流電圧に含まれる高調波成分を除去するためのコンデンサC2が接続されている(図2参照)。
【0021】
インバータ回路8は、いわゆるハーフブリッジやフルブリッジ型のような従来周知の構成を有し、インバータ制御回路9によりインバータ周波数(スイッチング周波数)を変化させることにより放電灯負荷3を予熱、始動、点灯並びに調光させるものである。位相角−調光信号変換回路10は、位相角制御回路1により位相角制御された入力電圧Vinのゼロ期間(位相角)を検出し、検出した位相角に対応する調光レベルを示す調光信号をインバータ制御回路9に出力する。そして、インバータ制御回路9が調光信号に応じてインバータ周波数を変化させることにより放電灯負荷3が調光される。なお、位相角制御回路1における位相角の調整は、例えば、トライアックQに並列接続された抵抗(可変抵抗)Rの抵抗値を変化させてトリガ素子TRが導通するタイミングを変えることで行われる。
【0022】
次に、本発明の要旨であるチョッパ回路5及びチョッパ制御回路6についてさらに詳しく説明する。本実施形態におけるチョッパ制御回路6は、汎用の力率改善用制御IC(例えば、モトローラ社製MC33262)からなり、図2に示すように誤差増幅器6a、乗算器6b、コンパレータ6c並びにドライバ6dを具備している。
【0023】
図2に示すように、チョッパ回路5の入力端子T1,T1’間には抵抗R1〜R4の直列回路からなる分圧回路及びフィルタ用のコンデンサC3が接続され、この分圧回路によりチョッパ回路5に入力される脈流電圧を分圧した検出電圧Vmがチョッパ制御回路6の乗算器入力端子MULTI−INを介して乗算器6bの一方の入力端子に入力されている。また、チョッパ回路5の出力端子T2,T2’間には抵抗R7〜R10の直列回路からなる分圧回路が接続され、この分圧回路によりチョッパ回路5の出力電圧、すなわち平滑コンデンサC1の両端電圧を分圧した出力検出電圧が出力検出端子VFINを介して誤差増幅器6aの+端子に入力されている。誤差増幅器6aの−端子には、電源端子VINを介して入力される制御電源Vccを分圧抵抗Ra,Rbで分圧して得た基準電圧が入力されており、基準電圧と出力検出電圧の差分(誤差)を増幅した電圧が乗算器6bの他方の入力端子に入力されている。そして、乗算器6bの出力(基準電圧と出力検出電圧の差分を入力電圧の検出電圧と乗算した電圧)Vxがコンパレータ6cの+端子に入力され、スイッチング素子Q1に流れるチョッパ電流Icpを検出抵抗R6で検出したチョッパ電流検出電圧Vyが電流検出端子CSINを介してコンパレータ6cの−端子に入力されている。
【0024】
また、チョッパ回路5のインダクタL1に設けられた2次巻線N1の一端がグランドに接続されるとともに他端が検出抵抗R5の一端に接続されており、インダクタL1に流れるインダクタ電流を検出抵抗R5で検出したインダクタ電流検出電圧Vzがインダクタ電流検出端子ZCDINを介してドライバ6dに入力されている。さらに、ドライバ6dにはコンパレータ6cの出力Vwも入力され、ドライバ6dの出力(駆動信号)が出力端子DOUTを介してスイッチング素子Q1のゲートに印加されている。
【0025】
チョッパ制御回路6の基本的な制御動作について説明すると、乗算器6bの出力電圧Vxとチョッパ電流Icpの検出電圧Vyがコンパレータ6cで比較され、検出電圧Vyが出力電圧Vxよりも高い場合、すなわち、コンパレータ6cの出力VwがLレベルの場合にドライバ6dの出力がLレベルとなってスイッチング素子Q1がオフとなる。スイッチング素子Q1がオフするとインダクタL1の2次巻線N2に電流が流れ始めてインダクタ電流の検出電圧Vzが正に立ち上がり、インダクタL1に蓄積されたエネルギが放出し終わると検出電圧Vzが負に振れる。そして、検出電圧Vzが負に振れるとドライバ6dの出力がHレベルとなってスイッチング素子Q1をオンさせ、スイッチング素子Q1のオン・オフを繰り返すことでチョッパ回路5の出力電圧(平滑コンデンサC1の両端電圧)が略一定に保たれる。
【0026】
ところで本実施形態では、電源端子VINと乗算器入力端子MULTI−INの間に抵抗R11を接続し、抵抗R4,R11で制御電源電圧Vccを分圧した電圧をオフセット電圧Vosとして乗算器入力端子MULTI−INに入力しており、この点に本実施形態の特徴がある。
【0027】
図3には入力電圧Vin、チョッパ電流Icp、スイッチング素子Q1のドレイン−ソース間電圧Vds並びに乗算器6bに入力される検出電圧Vmを交流電源電圧の周期で示しており、同じく図4にはゼロクロス点ZC付近における入力電圧Vin、チョッパ電流Icp、ドレイン−ソース間電圧Vds及び検出電圧Vmを示している。而して、チョッパ制御回路6の乗算器6bに入力される検出電圧Vmにオフセット電圧Vosを重畳させ、コンパレータ6cで検出電圧Vyと比較される乗算器6bの出力電圧Vxを相対的に高くすることにより、位相角制御回路1のトライアックQをターンオンさせるゲート信号がオフした時点、すなわち、交流電源電圧(入力電圧Vin)のゼロクロス点の直前から所定の期間だけスイッチング素子Q1を常時オンとし、フィルタ回路7のコンデンサCxや高調波ノイズ除去用のコンデンサC2に充電された電荷をゼロクロス点ZCに達するまでに放電させることができる。つまり、位相角制御回路1のトライアックQをターンオンさせるゲート信号がオフした以降においては、フィルタ回路7のコンデンサCxや高調波ノイズ除去用のコンデンサC2に充電された電荷が瞬時に放電されて入力電流Iinがゼロとなるから、図5に示すように入力電圧Vinと入力電流Iinが同相となる。また、従来例のようにゼロクロス点ZCの近辺でスイッチング素子Q1を高周波スイッチングすることがないためにチョッパ回路5から生じる高調波ノイズが抑えられるとともに、位相角制御回路1からチョッパ回路5等を負荷としてみたときにインダクタL1とスイッチング素子Q1の直列回路が負荷となるから実質的に抵抗性負荷となる。
【0028】
本実施形態は上述のように構成されるものであり、位相角制御回路1のトライアックQをターンオンさせるゲート信号がオフした以降において、スイッチング素子Q1を常時オンとすることでフィルタ回路7のコンデンサCxや高調波ノイズ除去用のコンデンサC2に充電された電荷を瞬時に放電して入力電流Iinをゼロにしているから、入力電力が大きい場合や放電灯負荷3の調光範囲が広い場合、あるいはフィルタ回路7のコンデンサCx又は高調波ノイズ除去用のコンデンサC2の容量が大きい場合にも位相角制御回路1における誤点弧を防止し、放電灯負荷3のちらつきを抑制することができる。なお、本実施形態では乗算器入力端子MULTI−INにオフセット電圧Vosが印加されたチョッパ制御回路6により入力電流停止手段を実現している。
【0029】
(実施形態2)
本実施形態は、図6に示すように位相角制御された交流電源電圧(入力電圧)Vinのゼロクロス直前からゼロクロス点ZCまでのゼロ期間を検出するとともにゼロ期間を検出しているときに検出信号を出力するゼロ期間検出回路11を有し、ゼロ期間検出回路11の検出信号を、チョッパ制御回路6の乗算器入力端子MULTI−INに入力される検出電圧Vmに重畳するオフセット電圧Vosとした点に特徴がある。但し、これ以外の基本的な構成及び動作は実施形態1と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
【0030】
図6に示すように位相角−調光信号変換回路10では、位相角制御された入力電圧VinをダイオードD3,D4で整流し、分圧抵抗R11〜R14で分圧した検出電圧Vnと制御電源電圧Vccを抵抗R15で分圧した基準電圧とをコンパレータ10aで比較しており、入力電圧Vinのゼロ期間が増加するにつれてコンパレータ10aから出力される調光信号のオンデューティ比が減少し、インバータ制御回路9では調光信号のオンデューティ比の減少に合わせてインバータ周波数を変化させて放電灯負荷3を調光(光出力を減少)することになる。
【0031】
一方、ゼロ期間検出回路11は、入力電圧Vinの検出電圧Vnが−端子に入力され、制御電源電圧Vccを抵抗R15,R16で分圧した基準電圧が+端子に入力されて両電圧を比較するコンパレータ11aを具備している。而して、図7に示すように入力電圧Vinが充分に高い間はコンパレータ11aの出力がLレベルであるが、ゼロクロス点ZCに近付いて基準電圧を下回った時点(ゼロクロス直前)からコンパレータ11aの出力がHレベルとなり、このHレベルの出力信号(ゼロ期間の検出信号)がオフセット電圧VosとしてダイオードD2を介してチョッパ制御回路6の乗算器入力端子MULTI−INに入力され、ゼロ期間Tzが終了するまでHレベルに保持される。すなわち、本実施形態ではゼロ期間検出回路11で検出される入力電圧Vinのゼロ期間においてのみオフセット電圧Vosがチョッパ制御回路6の乗算器入力端子MULTI−INに入力されることになる。
【0032】
ところで実施形態1においては、制御電源電圧Vccを抵抗分圧した電圧をオフセット電圧Vosとしてチョッパ制御回路6の乗算器入力端子MULTI−INに常時入力しているから、図8に示すようにコンデンサC2の容量が大きいためにスイッチング素子Q1を常時オンする期間を比較的長くしなければならない場合や、図9に示すように交流電源ACの定格電圧の許容範囲を広くとったときに定格電圧が最も低い場合に、入力電圧Vin及び入力電流Iinが充分に小さいとは言えない程度のレベルにある期間(図8及び図9における期間Tw)にもスイッチング素子Q1をオンさせることになる。その結果、スイッチング素子Q1に過大なストレスが加わることになってしまう。
【0033】
これに対して本実施形態では、ゼロ期間検出回路11で検出される入力電圧Vinのゼロ期間においてのみオフセット電圧Vosをチョッパ制御回路6の乗算器入力端子MULTI−INに入力するから、図8や図9に示す上記場合においても入力電圧Vin及び入力電流Iinが充分に小さいレベルになってからスイッチング素子Q1をオンさせることができてスイッチング素子Q1に加わるストレスを抑えることができる。
【0034】
(実施形態3)
本実施形態は、図10に示すようにチョッパ制御回路6における出力電圧の検出値と基準値との誤差(誤差増幅器6aの出力)にゼロ期間検出回路11の出力をオフセット電圧Vosとして重畳させる点に特徴がある。但し、これ以外の構成及び動作は実施形態2と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
【0035】
図10に示すように、ゼロ期間検出回路11の出力(ゼロ期間の検出信号)がチョッパ制御回路6のゼロ期間検出信号入力端子COMPを介して誤差増幅器6aの出力にオフセット電圧Vosとして重畳されている。なお、ゼロ期間検出信号入力端子COMPとグランドの間にノイズ除去用のコンデンサC5が接続されている。
【0036】
而して、実施形態1で説明したように誤差増幅器6aの出力は乗算器6bにおいて検出電圧Vmと乗算されてコンパレータ6cの+端子に入力されており、オフセット電圧Vosを誤差増幅器6aの出力に重畳することで乗算器6bの出力電圧Vxが底上げされるから、コンパレータ6cの出力VwがLレベルとなるタイミングが遅れてゼロクロス直前からゼロクロス点ZCまでの所定期間においてスイッチング素子Q1が常時オンとなる。
【0037】
このように本実施形態でも実施形態2と同様に、ゼロ期間検出回路11で検出される入力電圧Vinのゼロ期間においてのみオフセット電圧Vosをチョッパ制御回路6に与えてゼロクロス直前からゼロクロス点ZCまでの所定期間でスイッチング素子Q1を常時オンとしているから、入力電圧Vin及び入力電流Iinが充分に小さいレベルになってからスイッチング素子Q1をオンさせることができてスイッチング素子Q1に加わるストレスを抑えることができる。
【0038】
(実施形態4)
本実施形態は、図11に示すようにフィルタ回路7とチョッパ回路5の間に設けられ、位相角制御された交流電源電圧(入力電圧)Vinのゼロクロス直前から所定の期間中に常時導通するスイッチ要素Q2と抵抗素子R19の直列回路からなる入力電流停止手段を備えた点に特徴があり、これ以外の基本的な構成及び動作については実施形態2と共通である。よって、共通の構成要素には同一の符号を付して説明を省略する。
【0039】
整流回路4の出力端間に抵抗R19とMOSFETからなるスイッチ要素Q2の直列回路が接続され、スイッチ要素Q2のゲートにゼロ期間検出回路11の出力端子が接続されている。すなわち、ゼロ期間検出回路11でゼロ期間が検出されているときにはゼロ期間検出回路11からHレベルの検出信号が出力されるためにスイッチ要素Q2がオンとなり、フィルタ回路7のコンデンサCxやコンデンサC2の電荷が抵抗R19及びスイッチ要素Q2を介して瞬時に放電される。また、ゼロ期間検出回路11でゼロ期間が検出されているとき、位相角制御回路1から見た負荷が抵抗負荷(抵抗R19)となるから入力電圧Vinと入力電流Iinが同相となり、位相角制御回路1のトライアックQを制御するゲート信号がオフした後に入力電流Iinがゼロとなるため、トライアックQの誤点弧が確実に防止できる。
【0040】
また、本実施形態でもゼロ期間検出回路11で検出される入力電圧Vinのゼロ期間においてのみスイッチ要素Q2をオンさせているから、実施形態2又は3におけるスイッチング素子Q1と同様に、入力電圧Vin及び入力電流Iinが充分に小さいレベルになってからスイッチ要素Q2をオンさせることでスイッチ要素Q2に加わるストレスを抑えることができる。
【0041】
【発明の効果】
請求項1の発明は、交流電源により供給される交流電源電圧の所定の位相角からゼロクロス点直前までの間に導通する双方向スイッチ素子を具備して交流電源電圧の位相角制御を行う位相角制御回路と、入力端子を介して位相角制御回路から供給される位相角制御された交流電源電圧を整流する整流回路と、整流回路の脈流出力に含まれる高調波電流を抑制する力率改善用のチョッパ回路と、整流回路からの入力電圧及び入力電流並びに出力電圧を検出しこれらの検出値に応じてチョッパ回路を制御するチョッパ制御回路と、チョッパ回路と前記入力端子の間に挿入されて高周波ノイズが交流電源に帰還するのを阻止するフィルタ回路と、チョッパ回路の出力を平滑する平滑コンデンサと、平滑コンデンサで平滑された直流出力を高周波出力に変換して放電灯負荷に供給するインバータ回路と、位相角制御回路における位相角に応じてインバータ回路の高周波出力を調整するインバータ制御回路と、位相角制御回路の双方向スイッチ素子を点弧させるゲート信号がオフした以降に前記入力端子に流れる電流をゼロとする入力電流停止手段とを備えたことを特徴とし、位相角制御回路の双方向スイッチ素子を点弧させるゲート信号がオフした以降において入力端子に流れる電流をゼロにしているから、入力電力が大きい場合や放電灯負荷の調光範囲が広い場合、あるいはフィルタ回路のコンデンサの容量が大きい場合にも位相角制御回路における誤点弧を防止し、放電灯負荷のちらつきを抑制することができる。
【0042】
請求項2の発明は、請求項1の発明において、前記入力電流停止手段は、位相角制御された交流電源電圧のゼロクロスと略同じタイミングで前記入力端子に流れる電流をゼロとすることを特徴とし、位相角制御回路における誤点弧を確実に防止することができる。
【0043】
請求項3の発明は、請求項1又は2の発明において、前記チョッパ回路は、インダクタ、スイッチング素子及び整流素子を具備する昇圧チョッパ回路からなり、前記入力電流停止手段は、位相角制御された交流電源電圧のゼロクロス直前から所定の期間中に前記スイッチング素子を常時導通させることを特徴とし、スイッチング素子を常時導通させることでフィルタ回路を瞬時に放電させて入力端子に流れる電流をゼロとすることができる。
【0044】
請求項4の発明は、請求項1又は2の発明において、前記入力電流停止手段は、フィルタ回路とチョッパ回路の間に設けられ、位相角制御された交流電源電圧のゼロクロス直前から所定の期間中に常時導通するスイッチ要素と抵抗素子の直列回路からなることを特徴とし、スイッチ要素を常時導通させることでフィルタ回路を瞬時に放電させて入力端子に流れる電流をゼロとすることができる。
【0045】
請求項5の発明は、請求項3の発明において、前記入力電流停止手段は、チョッパ制御回路による整流回路からの入力電圧の検出値にオフセットを加えることを特徴とし、簡単な構成で入力電流停止手段が実現できる。
【0046】
請求項6の発明は、請求項3の発明において、前記入力電流停止手段は、位相角制御された交流電源電圧のゼロクロス直前からゼロクロス点までのゼロ期間を検出するとともにゼロ期間を検出しているときに検出信号を出力するゼロ期間検出回路を有し、前記チョッパ制御回路による整流回路からの入力電圧の検出値にゼロ期間検出回路の検出信号を重畳させることを特徴とし、位相角制御された交流電源電圧が充分に小さいレベルになってからスイッチング素子を導通させてスイッチング素子に加わるストレスを抑えることができる。
【0047】
請求項7の発明は、請求項3の発明において、前記チョッパ制御回路は、出力電圧の検出値と基準値との誤差に応じてスイッチング素子のオンデューティ比を変化させることで出力電圧を一定とするフィードバック制御を行い、前記入力電流停止手段は、位相角制御された交流電源電圧のゼロクロス直前からゼロクロス点までのゼロ期間を検出するとともにゼロ期間を検出しているときに検出信号を出力するゼロ期間検出回路を有し、前記チョッパ制御回路における出力電圧の検出値と基準値との誤差にゼロ期間検出回路の検出信号を重畳させることを特徴とし、位相角制御された交流電源電圧が充分に小さいレベルになってからスイッチング素子を導通させてスイッチング素子に加わるストレスを抑えることができる。
【0048】
請求項8の発明は、請求項4の発明において、前記入力電流停止手段は、位相角制御された交流電源電圧のゼロクロス直前からゼロクロス点までのゼロ期間を検出するゼロ期間検出回路を有し、ゼロ期間検出回路でゼロ期間が検出されているときに前記スイッチ要素を導通させることを特徴とし、位相角制御された交流電源電圧が充分に小さいレベルになってからスイッチ要素を導通させてスイッチ要素に加わるストレスを抑えることができる。
【図面の簡単な説明】
【図1】実施形態1を示す概略回路構成図である。
【図2】同上におけるチョッパ回路及びチョッパ制御回路を示す回路構成図である。
【図3】同上の動作説明用の波形図である。
【図4】同上の動作説明用の波形図である。
【図5】同上の動作説明用の波形図である。
【図6】実施形態2を示す概略回路構成図である。
【図7】同上の動作説明用の波形図である。
【図8】同上の動作説明用の波形図である。
【図9】同上の動作説明用の波形図である。
【図10】実施形態3を示す概略回路構成図である。
【図11】実施形態4を示す概略回路構成図である。
【図12】従来例を示す概略回路構成図である。
【図13】同上の動作説明用の波形図である。
【図14】同上の動作説明用の波形図である。
【図15】同上の動作説明用の波形図である。
【図16】同上の動作説明用の波形図である。
【図17】同上の動作説明用の波形図である。
【符号の説明】
1 位相角制御回路
3 放電灯負荷
4 整流回路
5 チョッパ回路
6 チョッパ制御回路
7 フィルタ回路
8 インバータ回路
9 インバータ制御回路
10 位相角−調光信号変換回路
Claims (8)
- 交流電源により供給される交流電源電圧の所定の位相角からゼロクロス点直前までの間に導通する双方向スイッチ素子を具備して交流電源電圧の位相角制御を行う位相角制御回路と、入力端子を介して位相角制御回路から供給される位相角制御された交流電源電圧を整流する整流回路と、整流回路の脈流出力に含まれる高調波電流を抑制する力率改善用のチョッパ回路と、整流回路からの入力電圧及び入力電流並びに出力電圧を検出しこれらの検出値に応じてチョッパ回路を制御するチョッパ制御回路と、チョッパ回路と前記入力端子の間に挿入されて高周波ノイズが交流電源に帰還するのを阻止するフィルタ回路と、チョッパ回路の出力を平滑する平滑コンデンサと、平滑コンデンサで平滑された直流出力を高周波出力に変換して放電灯負荷に供給するインバータ回路と、位相角制御回路における位相角に応じてインバータ回路の高周波出力を調整するインバータ制御回路と、位相角制御回路の双方向スイッチ素子を点弧させるゲート信号がオフした以降に前記入力端子に流れる電流をゼロとする入力電流停止手段とを備えたことを特徴とする照明装置。
- 前記入力電流停止手段は、位相角制御された交流電源電圧のゼロクロスと略同じタイミングで前記入力端子に流れる電流をゼロとすることを特徴とする請求項1記載の照明装置。
- 前記チョッパ回路は、インダクタ、スイッチング素子及び整流素子を具備する昇圧チョッパ回路からなり、前記入力電流停止手段は、位相角制御された交流電源電圧のゼロクロス直前から所定の期間中に前記スイッチング素子を常時導通させることを特徴とする請求項1又は2記載の照明装置。
- 前記入力電流停止手段は、フィルタ回路とチョッパ回路の間に設けられ、位相角制御された交流電源電圧のゼロクロス直前から所定の期間中に常時導通するスイッチ要素と抵抗素子の直列回路からなることを特徴とする請求項1又は2記載の照明装置。
- 前記入力電流停止手段は、チョッパ制御回路による整流回路からの入力電圧の検出値にオフセットを加えることを特徴とする請求項3記載の照明装置。
- 前記入力電流停止手段は、位相角制御された交流電源電圧のゼロクロス直前からゼロクロス点までのゼロ期間を検出するとともにゼロ期間を検出しているときに検出信号を出力するゼロ期間検出回路を有し、前記チョッパ制御回路による整流回路からの入力電圧の検出値にゼロ期間検出回路の検出信号を重畳させることを特徴とする請求項3記載の照明装置。
- 前記チョッパ制御回路は、出力電圧の検出値と基準値との誤差に応じてスイッチング素子のオンデューティ比を変化させることで出力電圧を一定とするフィードバック制御を行い、前記入力電流停止手段は、位相角制御された交流電源電圧のゼロクロス直前からゼロクロス点までのゼロ期間を検出するとともにゼロ期間を検出しているときに検出信号を出力するゼロ期間検出回路を有し、前記チョッパ制御回路における出力電圧の検出値と基準値との誤差にゼロ期間検出回路の検出信号を重畳させることを特徴とする請求項3記載の照明装置。
- 前記入力電流停止手段は、位相角制御された交流電源電圧のゼロクロス直前からゼロクロス点までのゼロ期間を検出するゼロ期間検出回路を有し、ゼロ期間検出回路でゼロ期間が検出されているときに前記スイッチ要素を導通させることを特徴とする請求項4記載の照明装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002290347A JP4339568B2 (ja) | 2002-10-02 | 2002-10-02 | 照明装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002290347A JP4339568B2 (ja) | 2002-10-02 | 2002-10-02 | 照明装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004127720A true JP2004127720A (ja) | 2004-04-22 |
JP4339568B2 JP4339568B2 (ja) | 2009-10-07 |
Family
ID=32282258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002290347A Expired - Fee Related JP4339568B2 (ja) | 2002-10-02 | 2002-10-02 | 照明装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4339568B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008210597A (ja) * | 2007-02-26 | 2008-09-11 | Mitsubishi Electric Corp | 点灯装置及び照明器具 |
KR102254002B1 (ko) * | 2021-01-19 | 2021-05-18 | 이석현 | Led 조명장치용 전원 스위치 |
KR102253999B1 (ko) * | 2021-01-19 | 2021-05-18 | 이석현 | 위상 제어용 디밍 제어 기능을 구비한 led 조광기 |
-
2002
- 2002-10-02 JP JP2002290347A patent/JP4339568B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008210597A (ja) * | 2007-02-26 | 2008-09-11 | Mitsubishi Electric Corp | 点灯装置及び照明器具 |
KR102254002B1 (ko) * | 2021-01-19 | 2021-05-18 | 이석현 | Led 조명장치용 전원 스위치 |
KR102253999B1 (ko) * | 2021-01-19 | 2021-05-18 | 이석현 | 위상 제어용 디밍 제어 기능을 구비한 led 조광기 |
Also Published As
Publication number | Publication date |
---|---|
JP4339568B2 (ja) | 2009-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6603274B2 (en) | Dimming ballast for compact fluorescent lamps | |
JP4241027B2 (ja) | 電源装置 | |
JP4225059B2 (ja) | 高輝度放電ランプを駆動する装置及び方法 | |
JP4503580B2 (ja) | 調光システムおよびその制御方法 | |
US6803730B2 (en) | Single stage PFC + ballast control circuit/general purpose power converter | |
JP2005512491A (ja) | ロスレススイッチングを有する高力率電子バラスト | |
JP2003157994A (ja) | 高圧放電ランプの電流を制御する方法および回路 | |
KR20040086840A (ko) | 용량성 부하의 전력 소비량을 변동시키는 방법 | |
JP2004303689A (ja) | 高圧放電灯点灯装置 | |
JP2006278009A (ja) | 調光装置 | |
JP2010165546A (ja) | 点灯装置及び照明器具 | |
JP4339568B2 (ja) | 照明装置 | |
JPH10144488A (ja) | 放電灯点灯装置 | |
JP5069573B2 (ja) | 高圧放電灯点灯装置、照明器具 | |
JP5163892B2 (ja) | 放電灯点灯装置 | |
JP3396991B2 (ja) | 電源装置 | |
JP4240926B2 (ja) | 電源装置 | |
JP3494036B2 (ja) | 電源装置 | |
JP3772455B2 (ja) | 放電灯点灯装置 | |
JP3494035B2 (ja) | 電源装置 | |
JP3405096B2 (ja) | 電源装置 | |
JP4556336B2 (ja) | 放電灯点灯装置 | |
JP2005019172A (ja) | 放電灯点灯装置および放電灯点灯装置を用いた照明器具 | |
JP2006004782A (ja) | 調光用放電灯点灯装置及び照明装置 | |
EP1773104A1 (en) | Discharge lamp lighting device and illumination apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070723 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090507 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090702 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |