JP2004126626A - Multi-gradation display device - Google Patents
Multi-gradation display device Download PDFInfo
- Publication number
- JP2004126626A JP2004126626A JP2003433442A JP2003433442A JP2004126626A JP 2004126626 A JP2004126626 A JP 2004126626A JP 2003433442 A JP2003433442 A JP 2003433442A JP 2003433442 A JP2003433442 A JP 2003433442A JP 2004126626 A JP2004126626 A JP 2004126626A
- Authority
- JP
- Japan
- Prior art keywords
- gradation
- display
- generation circuit
- gradation pattern
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明は、液晶表示装置、エレクトロルミネッセンス（ＥＬ）表示装置等の表示装置に係り、特に多階調表示を可能とする多階調表示装置および多階調表示方法に関する。 The present invention relates to a display device such as a liquid crystal display device and an electroluminescence (EL) display device, and more particularly to a multi-gradation display device and a multi-gradation display method capable of multi-gradation display.
近年、液晶表示装置に代表される表示装置には、高精細化は勿論のこと、多階調表示の要求が高まっている。 In recent years, display devices such as liquid crystal display devices have been required to have not only higher definition but also multi-gradation display.
薄膜トランジスタ（以下、ＴＦＴと略称する。）等のスイッチ素子が複数の表示画素の各々に設けられるアクティブマトリクス型の液晶表示装置を例にとると、この液晶表示装置は複数の画素電極、これら画素電極に対向する対向電極、およびこれら画素電極と対向電極との間に保持される液晶組成物を有する。一般に、このような構造の液晶表示装置は、各フレーム（Ｆ）期間保持される駆動電圧を各表示画素の電極間に印加することにより画像表示を行なう。 Taking an active matrix type liquid crystal display device in which a switching element such as a thin film transistor (hereinafter abbreviated as TFT) is provided for each of a plurality of display pixels as an example, this liquid crystal display device has a plurality of pixel electrodes and these pixel electrodes. And a liquid crystal composition held between the pixel electrode and the counter electrode. In general, the liquid crystal display device having such a structure performs image display by applying a driving voltage held during each frame (F) between electrodes of each display pixel.
このように駆動される液晶表示装置において例えば６４（＝２６）階調という多階調表示を実現する場合、液晶組成物の劣化を防止するため交流駆動する必要から６４×２段階もの電圧レベルを必要とする。 When a multi-gradation display of, for example, 64 (= 2 6 ) gradations is realized in the liquid crystal display device driven in this manner, 64 × 2 voltage levels are required because AC driving is necessary to prevent deterioration of the liquid crystal composition. Need.
しかし、６４×２段階もの電圧レベルを備えた駆動電圧を用意することは、駆動回路用ＩＣの消費電力あるいはコストの増大を招くことから好ましい方式ではい。 However, preparing a drive voltage having a voltage level of 64 × 2 steps is not a preferable method because power consumption or cost of the drive circuit IC is increased.
他の駆動方式としては、パルス幅変調方式が知られている。この方式では、画素電極に印加される駆動電圧の電圧レベルを表示階調に応じて変化させる代わりに、駆動電圧の印加期間、すなわちパルス幅を表示階調に応じて変化させる。 パ ル ス As another driving method, a pulse width modulation method is known. In this method, instead of changing the voltage level of the drive voltage applied to the pixel electrode in accordance with the display gray scale, the drive voltage application period, that is, the pulse width is changed in accordance with the display gray scale.
しかしながら、パルス幅変調方式も、６４（＝２６）階調等の多階調の表示においては駆動回路の複雑化や制御の困難性を招くといった問題がある。 However, the pulse width modulation method also has a problem in that a multi-gray scale display such as 64 (= 2 6 ) gray scales causes a complicated driving circuit and difficult control.
最近ではフレーム・レート・コントロール（ＦＲＣ）方式が上述の問題点を解決して多階調表示を実現するために開発された。この方式は、連続する複数のフレーム（Ｆ）期間を１周期として１表示期間を構成し、１表示期間において画素電極に所定レベルの駆動電圧を印加することにより表示画素をＯＮするフレーム期間（Ｆ）数を制御する。特許文献１はこのＦＲＣ方式を用いた液晶表示装置で発生するフリッカを防止できる技術を開示する。この技術では、複数の隣接表示画素が一制御単位とされ、隣接表示画素間でＯＮされるフレーム期間（Ｆ）数が変化する。
Recently, a frame rate control (FRC) method has been developed to solve the above-mentioned problems and realize a multi-tone display. In this method, one display period is configured with a plurality of continuous frame (F) periods as one cycle, and a drive period of a predetermined level is applied to a pixel electrode during one display period to turn on a display pixel (F). ) Control the number.
上述のＦＲＣ方式は、駆動電圧の電圧レベルを変化させる必要をなくすことができるうえ、パルス幅変調方式で生じた不都合も解消できる。
しかしながら、より多くの階調表示をＦＲＣ方式において実現させるためには、１表示期間を構成するフレーム期間（Ｆ）数をさらに増大させる必要がある。例えば、６４（＝２６）階調等の多階調表示を実現させようとすると、このフレーム期間（Ｆ）数の増大に伴い、視覚的に多階調表示が認識されなくなったり、フリッカが発生するといった問題を引き起こしてしまう。 However, in order to realize more gradation display in the FRC method, it is necessary to further increase the number of frame periods (F) constituting one display period. For example, when realizing a multi-gradation display such as 64 (= 2 6 ) gradations, the multi-gradation display becomes visually unrecognizable or flickers as the number of frame periods (F) increases. Cause problems.
本発明の目的は、上記した技術課題に対処するために成されたものであって、表示品位の低下およびフリッカ等の発生を招くことなく多階調表示を実現できる多階調表示装置および多階調表示方法を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to address the above-described technical problem, and a multi-gradation display device and a multi-gradation display device capable of realizing multi-gradation display without deteriorating display quality and generating flicker and the like. It is to provide a gradation display method.
本発明の第１観点によれば、入力される多階調表示データに応じて所定の電圧レベルが選択されて画像表示を行なう多階調表示装置において、複数の表示画素を備えた表示パネルと、ｍ（ｍは２以上の正の整数）フレーム期間で一表示階調が得られる第１階調パターンを発生する第１階調パターン発生回路と、ｎ（ｎはｍよりも大きい正の整数）フレーム期間で他の一表示階調が得られる第２階調パターンを発生する第２階調パターン発生回路と、入力される多階調表示データが第１階調パターンまたは第２階調パターンに基づく一表示階調に対応する場合、第１階調パターン発生回路または第２階調パターン発生回路のいずれか一方の出力に基づいて所定の電圧レベルの内の一電圧レベルを選択して出力する選択制御手段とを備えた多階調表示装置が提供される。 According to a first aspect of the present invention, in a multi-gradation display device that performs image display by selecting a predetermined voltage level according to input multi-gradation display data, a display panel having a plurality of display pixels is provided. , M (m is a positive integer of 2 or more) frame period, and a first gradation pattern generation circuit for generating a first gradation pattern for obtaining one display gradation, and n (n is a positive integer larger than m) A) a second gradation pattern generating circuit for generating a second gradation pattern for obtaining another display gradation in a frame period, and a multi-gradation display data to be inputted being a first gradation pattern or a second gradation pattern. When one of the predetermined gradation levels is selected, one of the predetermined gradation levels is selected based on the output of one of the first gradation pattern generation circuit and the second gradation pattern generation circuit. Multi-floor with selection control means Display apparatus is provided.
本発明の第２観点によれば、入力されるｋ（ｋは２よりも大きい正の整数）ビット多階調表示データに応じて画像表示を行なう多階調表示装置において、複数の表示画素を備えた表示パネルと、２ｉ（ｉはｋ＋１よりも小さい正の整数）個の電圧レベルの階調電圧を発生する階調電圧発生回路と、ｍ（ｍは２以上の正の整数）フレーム期間で一表示階調が得られる第１階調パターンを発生する第１階調パターン発生回路と、ｎ（ｎはｍよりも大きい正の整数）フレーム期間で他の一表示階調が得られる第２階調パターンを発生する第２階調パターン発生回路と、多階調表示データが一電圧レベルに対応する場合、ｋビット多階調表示データを一電圧レベルに対応する（ｉ−１）ビット多階調表示データに変換して出力する選択制御手段とを備えた多階調表示装置が提供される。 According to a second aspect of the present invention, in a multi-gradation display device that performs image display according to input k (k is a positive integer greater than 2) bit multi-gradation display data, a plurality of display pixels are provided. Display panel, a gradation voltage generation circuit for generating 2 i (i is a positive integer smaller than k + 1) voltage levels, and an m (m is a positive integer of 2 or more) frame period And a first gradation pattern generation circuit that generates a first gradation pattern that can obtain one display gradation, and a first gradation pattern generation circuit that can obtain another display gradation in an n (n is a positive integer greater than m) frame period. When the second gradation pattern generating circuit for generating the two gradation patterns and the multi-gradation display data correspond to one voltage level, the k-bit multi-gradation display data is converted to (i-1) bits corresponding to one voltage level. Selection control means for converting to multi-gradation display data and outputting the data. Example was a multi-gradation display apparatus is provided.
本発明の第３観点によれば、入力されるｋ（ｋは２よりも大きい正の整数）ビット多階調表示データに応じて画像表示を行なう多階調表示装置において、複数の表示画素を備えた表示パネルと、２ｉ（ｉはｋ＋１よりも小さい正の整数）個の電圧レベルの階調電圧を発生する階調電圧発生回路と、ｍ（ｍは２以上の正の整数）フレーム期間で一表示階調が得られる第１階調パターンを発生する第１階調パターン発生回路と、ｎ（ｎはｍよりも大きい正の整数）フレーム期間で他の一表示階調が得られる第２階調パターンを発生する第２階調パターン発生回路と、多階調表示データが第１階調パターンもしくは第２階調パターンの表示階調に対応する場合、ｋビット多階調表示データを第１階調パターン発生回路もしくは第２階調パターン発生回路の出力に基づき一電圧レベルに対応する（ｉ−１）ビット多階調表示データに変換して出力する選択制御手段とを備えた多階調表示装置が提供される。 According to a third aspect of the present invention, in a multi-gradation display device that performs image display according to input k (k is a positive integer greater than 2) bit multi-gradation display data, a plurality of display pixels are provided. Display panel, a gradation voltage generation circuit for generating 2 i (i is a positive integer smaller than k + 1) voltage levels, and an m (m is a positive integer of 2 or more) frame period And a first gradation pattern generation circuit that generates a first gradation pattern that can obtain one display gradation, and a first gradation pattern generation circuit that can obtain another display gradation in an n (n is a positive integer greater than m) frame period. A second gradation pattern generating circuit for generating a two gradation pattern, and k-bit multi gradation display data when the multi gradation display data corresponds to the display gradation of the first gradation pattern or the second gradation pattern. First gradation pattern generation circuit or second gradation pattern generation Corresponds to a voltage level based on the output of the circuit (i-1) a multi-gradation display device comprising a selection control means for converting the bit multi-gradation display data is provided.
本発明の第４観点によれば、多階調表示データに基づいて電圧レベル群の内の一電圧レベルを選択して画像表示を行なう複数の表示画素を備えた表示パネルと、ｍ（ｍは２以上の正の整数）フレーム期間で一表示階調が得られる第１階調パターンを発生する第１階調パターン発生回路と、ｎ（ｎはｍよりも大きい正の整数）フレーム期間で他の一表示階調が得られる第２階調パターンを発生する第２階調パターン発生回路と、入力されるｋ（ｋはｊよりも大きい正の整数）ビット多階調表示データをｊビット多階調表示データに変換する表示データ変換手段と、ｋビット多階調表示データが第１階調パターンに基づく一表示階調に対応する場合はｊビット多階調表示データを第１階調パターンに基づいて演算処理を施し、第２階調パターンに基づく一表示階調に対応する場合は第２階調パターンに基づいて演算処理を施して出力する演算処理回路とを備えた多階調表示装置が提供される。 According to a fourth aspect of the present invention, a display panel including a plurality of display pixels for performing image display by selecting one voltage level from a voltage level group based on multi-gradation display data; A first grayscale pattern generation circuit for generating a first grayscale pattern in which one display grayscale is obtained in a frame period of 2 or more positive integers, and another in a n (n is a positive integer larger than m) frame period And a second gradation pattern generating circuit for generating a second gradation pattern that can obtain one display gradation, and multiplying k (k is a positive integer larger than j) bit multi-gradation display data by j bits A display data conversion means for converting the display data into gray scale display data; and a j-bit multi gray scale display data when the k bit multi gray scale display data corresponds to one display gray scale based on the first gray scale pattern. And a second gradation pattern If corresponding to a display gradation based multi-gradation display device and an arithmetic processing circuit for outputting by performing arithmetic processing based on the second gradation pattern.
本発明の第５観点によれば、入力される多階調表示データに応じて所定の電圧レベルを選択して画像表示を行なう多階調表示方法において、入力される多階調表示データが所定の電圧レベルの内の第１電圧レベルと第１電圧レベルよりも小さい第２電圧レベルの中間の電圧レベルに対応する場合、ｍ（ｍは２以上の正の整数）フレーム期間で一表示階調が得られる第１階調パターンを発生する第１階調パターン発生回路と、ｎ（ｎはｍよりも大きい正の整数）フレーム期間で他の一表示階調が得られる第２階調パターンを発生する第２階調パターン発生回路とのいずれか一方の出力に基づいて所定の電圧レベルの内の一電圧レベルを選択して出力する多階調表示方法が提供される。 According to a fifth aspect of the present invention, in a multi-gradation display method for performing image display by selecting a predetermined voltage level according to input multi-gradation display data, the input multi-gradation display data is Corresponds to an intermediate voltage level between a first voltage level and a second voltage level smaller than the first voltage level among the voltage levels of (i), (m) is a display gray level in an m (m is a positive integer of 2 or more) frame period. And a second gray scale pattern that can obtain another display gray scale in an n (n is a positive integer greater than m) frame period. There is provided a multi-gradation display method for selecting and outputting one voltage level among predetermined voltage levels based on one of the outputs of a generated second gradation pattern generation circuit.
本発明の第６観点によれば、入力されるｋ（ｋは２よりも大きい正の整数）ビット多階調表示データに応じて画像表示を行なう多階調表示方法において、ｋビット多階調表示データが予め用意された２ｉ（ｉはｋ＋１よりも小さい正の整数）個の電圧レベルの一電圧レベルに対応する場合、ｋビット多階調表示データを一電圧レベルに対応する（ｉ−１）ビット多階調表示データに変換して出力し、ｋビット多階調表示データが予め用意された２個の電圧レベルのいずれにも対応しない場合、ｋビット多階調表示データを、ｍ（ｍは２以上の正の整数）フレーム期間で一表示階調が得られる第１階調パターンを発生する第１階調パターン発生回路と、ｎ（ｎはｍよりも大きい正の整数）フレーム期間で他の一表示階調が得られる第２階調パターンを発生する第２階調パターン発生回路のいずれか一方の出力に基づき（ｉ−１）ビット多階調表示データに変換して出力する多階調表示方法が提供される。 According to a sixth aspect of the present invention, in a multi-gradation display method for displaying an image in accordance with input k (k is a positive integer greater than 2) bit multi-gradation display data, When the display data corresponds to one voltage level of 2 i (i is a positive integer smaller than k + 1) voltage levels prepared in advance, the k-bit multi-gradation display data corresponds to one voltage level (i− 1) When the k-bit multi-gradation display data is converted into bit multi-gradation display data and output, and the k-bit multi-gradation display data does not correspond to any of two prepared voltage levels, the k-bit multi-gradation display data is converted to m-bit multi-gradation display data. (M is a positive integer of 2 or more) a first gradation pattern generation circuit for generating a first gradation pattern that can obtain one display gradation in a frame period, and n (n is a positive integer larger than m) frames The second gradation pattern that can provide another display gradation in the period Multi-gradation display method for outputting one of the basis of the output (i-1) is converted into bit grayscale display data of the second gradation pattern generating circuit is provided for generating the over down.
本発明の第７観点によれば、入力される多階調表示データに応じて所定の電圧レベルが選択されて画像表示を行なう多階調表示装置において、複数の表示画素を備える表示パネルと、ｍ（ｍは２以上の正の整数）フレーム期間で一表示階調が得られる階調パターンを発生する階調パターン発生回路と、多階調表示データが階調パターンに基づく一表示階調に対応する場合、階調パターン発生回路の出力に基づいて所定の電圧レベルの内の一電圧レベルを選択して出力する選択制御手段とを備え、階調パターンは魔法陣もしくは完全魔法陣に基づき構成される多階調表示装置が提供される。 According to a seventh aspect of the present invention, in a multi-gradation display device that performs image display by selecting a predetermined voltage level according to input multi-gradation display data, a display panel including a plurality of display pixels; a gradation pattern generation circuit for generating a gradation pattern capable of obtaining one display gradation in an m (m is a positive integer of 2 or more) frame period, and converting the multi-gradation display data into one display gradation based on the gradation pattern And a selection control means for selecting and outputting one of the predetermined voltage levels based on the output of the gradation pattern generation circuit, and the gradation pattern is formed based on a magic circle or a complete magic circle. Is provided.
本発明の第１から第６観点の装置および方法では、上記したように、ｍ（ｍは２以上の正の整数）フレーム期間で一表示階調が得られる第１階調パターンを発生する第１の階調パターン発生回路と、ｎ（ｎはｍよりも大きい正の整数）フレーム期間で他の一表示階調が得られる第２階調パターンを発生する第２階調パターン発生回路とを備えている。 In the apparatus and the method according to the first to sixth aspects of the present invention, as described above, the first gradation pattern for generating one display gradation in the m (m is a positive integer of 2 or more) frame period is generated. One gradation pattern generation circuit, and a second gradation pattern generation circuit for generating a second gradation pattern capable of obtaining another display gradation in an n (n is a positive integer greater than m) frame period. Have.
入力される多階調表示データが第１階調パターンもしくは第２階調パターンの表示階調に対応する場合、多階調表示データに基づき第１階調パターン発生回路と第２階調パターン発生回路のいずれか一方の出力に応じて予め用意された所定の電圧レベルに対応するよう変換される。このため、予め用意されない電圧レベルに対応する階調表示が可能となる。 When the input multi-gradation display data corresponds to the display gradation of the first gradation pattern or the second gradation pattern, the first gradation pattern generation circuit and the second gradation pattern generation based on the multi-gradation display data. The conversion is performed so as to correspond to a predetermined voltage level prepared in advance according to the output of one of the circuits. For this reason, gray scale display corresponding to a voltage level that is not prepared in advance can be performed.
また、多階調表示データに基づいて、異なるフレーム（Ｆ）期間で制御される第１階調パターン発生回路と第２階調パターン発生回路のいずれか一方の出力に応じて予め用意された所定の電圧レベルが選択されるため、多階調表示を実現する際にも制御すべきフレーム期間（Ｆ）数が大幅に増大することがなく、このためフリッカ等の発生がなく、しかも表示品位を損なうことなく多階調表示を実現することができる。 Also, based on the multi-gradation display data, a predetermined gradation prepared in advance according to the output of one of the first gradation pattern generation circuit and the second gradation pattern generation circuit controlled in different frame (F) periods. Is selected, the number of frame periods (F) to be controlled does not greatly increase even when realizing multi-gradation display, so that flicker does not occur and display quality is improved. Multi-tone display can be realized without loss.
本発明の第７観点の装置では、上記したように、ｍ（ｍは２以上の正の整数）フレーム期間で一表示階調が得られる階調パターンを発生する階調パターン発生回路を備えている。 As described above, the device according to the seventh aspect of the present invention includes a gradation pattern generation circuit that generates a gradation pattern capable of obtaining one display gradation in m (m is a positive integer of 2 or more) frame periods. I have.
入力される多階調表示データが階調パターンの表示階調に対応する場合、多階調表示データに基づき階調パターン発生回路の出力に応じて予め用意された所定の電圧レベルに対応するよう変換される。このため、予め用意されない電圧レベルに対応する階調表示が可能となる。 When the input multi-gradation display data corresponds to the display gradation of the gradation pattern, it corresponds to a predetermined voltage level prepared in advance according to the output of the gradation pattern generating circuit based on the multi-gradation display data. Is converted. For this reason, gray scale display corresponding to a voltage level that is not prepared in advance can be performed.
また、多階調表示データに基づいて、異なるフレーム（Ｆ）期間で制御される階調パターン発生回路の出力に応じて予め用意された所定の電圧レベルが選択されるため、多階調表示を実現する際にも制御すべきフレーム期間（Ｆ）数が大幅に増大することがなく、このためフリッカ等の発生がなく、しかも表示品位を損なうことなく多階調表示を実現することができる。 Further, based on the multi-gradation display data, a predetermined voltage level prepared in advance is selected according to the output of the gradation pattern generation circuit controlled in different frame (F) periods, so that multi-gradation display is performed. Even in the case of realization, the number of frame periods (F) to be controlled does not greatly increase, so that flicker or the like does not occur and multi-gradation display can be realized without impairing display quality.
以下、本発明の一実施例に係るティブマトリクス型の液晶表示装置を図面を参照して説明する。この液晶表示装置は６４（＝２６ ）階調で画像を表示するよう構成される。 Hereinafter, an active matrix type liquid crystal display device according to an embodiment of the present invention will be described with reference to the drawings. This liquid crystal display device is configured to display an image in 64 (= 2 6 ) gradations.
この液晶表示装置1は、図１に示すように、（６４０×３）行×４８０列でマトリクス状に配列される表示画素を備えたカラー表示が可能な液晶パネル11と、この液晶パネル11に電気的に接続されるＸドライバ101およびＹドライバ201と、これらＸドライバ101およびＹドライバ201を制御する液晶コントローラ251と、外部から入力される６ビット階調表示データを４ビット階調表示データに変換して液晶コントローラ251に出力する階調信号変換回路301と、図３に示すように１フレーム（Ｆ）期間毎に基準電圧に対して極性反転される１６個の方形波電圧からなる階調電圧（Ｖ0，Ｖ1，Ｖ2…Ｖ15）をＸドライバ101に出力する階調電圧発生回路501とを備えて構成されている。尚、この実施例では、フレーム反転駆動を例にとっているが、よりフリッカ等の発生を防止するために、フレーム反転駆動にライン反転駆動等を組み合わせる場合は、１フレーム（Ｆ）期間毎に基準電圧に対して極性反転されると共に、所定の水平走査線期間毎にも基準電圧に対して極性反転される方形波電圧を階調電圧（Ｖ0，Ｖ1，Ｖ2…Ｖ15）として用いると良い。
As shown in FIG. 1, the liquid
この液晶パネル11は、いわゆるアクティブマトリクス型と呼ばれ、各表示画素電極21毎にＴＦＴ31が設けられている。ＴＦＴ31に接続される走査線13には、シフトレジスタで構成されるＹドライバ201から走査パルス（ＶG）が供給され、所定期間、ＴＦＴ31が導通状態となる。これにより、Ｘドライバ101に接続された信号線15からの階調電圧がＴＦＴ31を介して表示画素電極21に書き込まれ、液晶容量（Ｃlc）と、補助容量線51によって液晶容量（Ｃlc）と並列に設けられる補助容量（Ｃs）とに１フレーム（Ｆ）期間保持され画像表示が成される仕組みとなっている。
The
Ｘドライバ101は、図２に示すように、入力される４ビット階調表示データをシフトクロック（CK）とスタートパルス（ST）に基づいて順次転送するシフトレジスタ111と、シフトレジスタ111からの出力を変換するデコーダ113と、デコーダ113の出力に応じて１６個の階調電圧（Ｖ0 ，Ｖ1 ，…Ｖ15）の内の一つを選択して出力する選択回路115と、この出力を所定期間保持するラッチ回路117とを備えている。
As shown in FIG. 2, the
次に、この液晶表示装置1の階調信号変換回路301について説明する。
Next, the gradation
この階調信号変換回路301は、外部から入力される６ビット階調表示データを、階調電圧発生回路501に用意された１６個の階調電圧（Ｖ0 ，Ｖ1 ，…Ｖ15）のいずれかが選択されるように４ビット階調表示データに変換する階調制御回路331を備えている。
The gradation
変換された４ビット階調表示データが階調電圧発生回路501に予め用意された階調電圧に対応する場合、この４ビット階調表示データを演算処理することなく出力し、また、変換された４ビット階調表示データが、予め階調電圧発生回路501に用意された階調電圧の中間の階調に相当する場合、中間の階調を表現するための演算処理を施した後に出力する演算処理回路351とを備えている。
When the converted 4-bit grayscale display data corresponds to a grayscale voltage prepared in advance in the grayscale
また、この階調信号変換回路301は、変換された４ビット階調表示データの演算処理を行なうための第１階調パターン発生回路311および第２階調パターン発生回路321に選択回路341を介して接続されている。尚、この選択回路341は、外部から入力される６ビット階調表示データが予め階調電圧発生回路501に用意された階調電圧間の中間の表示階調に対応する場合、表示階調に応じた階調制御回路331からの出力により第１階調パターン発生回路311または第２階調パターン発生回路321のいずれかを選択するよう機能するものである。
The gradation
第１階調パターン発生回路311は、液晶パネル11の表示画素領域を、図４（ａ）に示すように、隣り合う４行，４列で構成された四角形状を成す１６個の表示画素（４×４マトリクス）を第１制御単位とし、一表示画面を１２０行×４８０列のブロックに区切って制御するものである。第１階調パターン発生回路311は、連続する４フレーム（Ｆ）期間を第１表示期間として各第１制御単位を制御するものである。従って、各階調パターンは、一表示階調を実現するための１６個の階調補助データから成る一テーブルが図１０（ａ）〜（ｄ）に示すように４枚で一表示階調を実現するよう構成され、第１階調パターン発生回路311には、このような階調パターンが３階調分が記憶されている。
As shown in FIG. 4A, the first gradation
また、第２階調パターン発生回路321は、液晶パネル11の表示画素領域を、図４（ｂ）に示すように、隣り合う６行，６列で構成された四角形状を成す３６個の表示画素（６×６マトリクス）を第２制御単位とし、一表示画面を８０行×３２０列のブロックに区切って制御するものである。第２階調パターン発生回路321は、連続する６フレーム（Ｆ）期間を第２表示期間として各第２制御単位を制御するものである。従って、各階調パターンは、一表示階調を実現するための３６個の階調補助データから成る一テーブルが図１１（ａ）〜（ｆ）に示すように６枚で一表示階調を実現するよう構成され、第２階調パターン発生回路321には、このような階調パターンが２階調分が記憶されている。
Further, the second gradation
第１階調パターン発生回路311は、図１０に示す各階調パターン中から第１から第４テーブルの一つを選択する４フレームカウンタ、一テーブル中から表示画素に対応した階調補助データを得るための４ラインカウンタおよび４カラムカウンタから成る第１指定回路313に接続されている。第２階調パターン発生回路321は、図１１に示す各階調パターン中から第１から第６テーブルの一つを選択する６フレームカウンタ、一テーブル中から表示画素に対応した階調補助データを得るための６ラインカウンタおよび６カラムカウンタから成る第２指定回路323に接続されている。
The first gradation
このようにして構成される階調信号変換回路301は、外部から入力される６ビット階調表示データを階調制御回路331により４ビット階調表示データに変換すると共に、変換された４ビット階調表示データが階調電圧発生回路501に予め用意された階調電圧に対応する場合、この４ビット階調表示データを演算処理回路351にて演算処理することなく液晶コントローラ251を介してＸドライバ101に出力し、また、変換された４ビット階調表示データが、予め階調電圧発生回路501に用意された階調電圧の中間の階調に相当する場合、選択回路341によって選択されたいずれか一方の階調パターン発生回路311,321の階調補助データに基づいて演算処理回路351で中間の表示階調が表現されるように演算処理し、この演算処理が施された４ビット階調表示データを液晶コントローラ251を介してＸドライバ101に出力する。
The gradation
以下に、この実施例の液晶表示装置1で用いられている中間の表示階調を実現する手法について詳述する。１６個の方形波階調電圧（Ｖ0 ，Ｖ1 ，…Ｖ15）が用意される液晶表示装置では、用意された各階調電圧（Ｖ0 ，Ｖ1 ，…Ｖ15）の一つを選択することにより１６階調の画像表示が可能となる。そこで、この液晶表示装置1では、１６個の方形波階調電圧（Ｖ0 ，Ｖ1 ，…Ｖ15）を用い、６４階調の画像表示を実現するため、次のような表示動作を行なう。
手法 A method for realizing an intermediate display gradation used in the liquid
一階調電圧（Ｖi）（i=0,1,2,…,14）とこれに隣接する他の階調電圧（Ｖi+1）との中間の１／４階調は、連続する４フレーム（Ｆ）期間のうちの３フレーム（Ｆ）期間において階調電圧（Ｖi）を選択し、残りの１フレーム（Ｆ）期間において階調電圧（Ｖi+1）を選択する制御により実現される。一階調電圧（Ｖi）とこれに隣接する階調電圧（Ｖi+1）の間の２／４階調は、連続する４フレーム（Ｆ）期間のうちの２フレーム（Ｆ）期間において階調電圧（Ｖi）を選択し、残りの２フレーム（Ｆ）期間において階調電圧（Ｖi+1）を選択する制御により実現される。一階調電圧（Ｖi）とこれに隣接する階調電圧（Ｖi+1）の間の３／４階調は、連続する４フレーム（Ｆ）期間のうちの１フレーム（Ｆ）期間において階調電圧（Ｖi）を選択し、残りの３フレーム（Ｆ）期間において階調電圧（Ｖi+1）を選択する制御により実現される。 The intermediate 1/4 gradation between one gradation voltage (Vi) (i = 0, 1, 2,..., 14) and another gradation voltage (Vi + 1) adjacent thereto is a continuous four frames. This is realized by controlling to select the gray scale voltage (Vi) in three frame (F) periods of the (F) period and select the gray scale voltage (Vi + 1) in the remaining one frame (F) period. The 2/4 gradation between one gradation voltage (Vi) and the gradation voltage (Vi + 1) adjacent thereto is a gradation in two frame (F) periods of four consecutive frame (F) periods. The control is performed by selecting the voltage (Vi) and selecting the gradation voltage (Vi + 1) in the remaining two frames (F). The 3/4 gradation between one gradation voltage (Vi) and the gradation voltage (Vi + 1) adjacent thereto is a gradation in one frame (F) period among four consecutive frame (F) periods. The control is performed by selecting the voltage (Vi) and selecting the gradation voltage (Vi + 1) in the remaining three frames (F).
一階調電圧（Ｖi）とこれに隣接する階調電圧（Ｖi+1）との中間の２／６階調は、連続する６フレーム（Ｆ）期間のうちの４フレーム（Ｆ）期間において階調電圧（Ｖi）を選択し、残りの２フレーム（Ｆ）期間において階調電圧（Ｖi+1）を選択する制御により実現される。一階調電圧（Ｖi）とこれに隣接する階調電圧（Ｖi+1）との中間の４／６階調は、連続する６フレーム（Ｆ）期間のうちの２フレーム（Ｆ）期間において階調電圧（Ｖi）を選択し、残りの４フレーム（Ｆ）期間において階調電圧（Ｖi+1）を選択する制御により実現される。 The intermediate 2/6 gradation between one gradation voltage (Vi) and the gradation voltage (Vi + 1) adjacent to the gradation voltage (Vi) is the gradation in the four frame (F) period among the six consecutive frame (F) periods. The control is performed by selecting the adjustment voltage (Vi) and selecting the gradation voltage (Vi + 1) in the remaining two frames (F). An intermediate 4/6 gradation between one gradation voltage (Vi) and a gradation voltage (Vi + 1) adjacent to the gradation voltage (Vi) is a gradation in two frames (F) of six consecutive frames (F). The control is performed by selecting the adjustment voltage (Vi) and selecting the gradation voltage (Vi + 1) in the remaining four frames (F).
以上のように、フレーム（Ｆ）期間の制御と１６個の階調電圧（Ｖ0 ，Ｖ1 ，…Ｖ15）との組み合わせにより、図５に示す如く、理論的には９１階調を実現することができる。この実施例では、９１階調のうちで特に表示状態の好ましい６４階調を選択することにより６４階調の画像表示が行われる。この実施例は、階調電圧（Ｖ0 ）と階調電圧（Ｖ1 ）との間の２／６階調（図５中の理論階調３）と４／６階調（図５中の理論階調５）、階調電圧（Ｖ1 ）と階調電圧（Ｖ2 ）との間の２／６階調（図５中の理論階調９）を表示に用い、他の階調電圧（Ｖi ）と階調電圧（Ｖi+1 ）との間の２／６階調および４／６階調は表示に用いない。
As described above, by combining the control of the frame (F) period and the 16 gradation voltages (V0, V1,... V15), 91 gradations can be theoretically realized as shown in FIG. it can. In this embodiment, a 64-gradation image is displayed by selecting 64 gradations, which are particularly preferable in the display state, from among 91 gradations. In this embodiment, 2/6 gray scale (theoretical
また、連続する６フレーム（Ｆ）期間のうち５フレーム（Ｆ）期間において階調電圧（Ｖi）を選択し、残りの１フレーム（Ｆ）期間において階調電圧（Ｖi+1）を選択する制御により階調電圧（Ｖi）とこれに隣接する階調電圧（Ｖi+1）との間の１／６階調等も実現することができ、これらと組み合わせることにより階調数を増大させることも可能である。１／４階調よりも小さい階調および３／４階調よりも大きい階調を利用すると、フリッカが一部の表示画像において視認されることがある。このため、このような階調は実施例において利用されない。 Control for selecting the gray scale voltage (Vi) in the five frame (F) period out of the six consecutive frame (F) periods and selecting the gray scale voltage (Vi + 1) in the remaining one frame (F) period Can realize a 1/6 gradation between the gradation voltage (Vi) and the gradation voltage (Vi + 1) adjacent thereto, and the number of gradations can be increased by combining them. It is possible. When a gradation smaller than gradation and a gradation larger than ／ gradation are used, flicker may be visually recognized in some display images. For this reason, such a gradation is not used in the embodiment.
次に、この実施例で用いられる各階調パターンを図６から図１１を参照して詳細に説明する。この実施例の各階調パターンの選定は、完全魔法陣もしくは魔法陣の概念に基づいて考えられている。 Next, each gradation pattern used in this embodiment will be described in detail with reference to FIGS. The selection of each gradation pattern in this embodiment is considered based on the concept of a complete magic circle or a magic circle.
完全魔法陣とは、例えばＮ行，Ｎ列のＮ×Ｎマトリクスの各マトリクスに１からＮ２までの連続する異なる数字が、各行、各列および各斜列で数字の合計がいずれも等しくなるように割り当てられて構成されるものである。また、魔法陣とは、例えばＮ行，Ｎ列のＮ×Ｎマトリクスの各マトリクスに１からＮ２までの連続する異なる数字が、各行および各列で数字の合計がいずれも等しくなるように割り当てられて構成されるものである。 A complete magic square, for example N rows, are successive different numbers from 1 to the matrix of N × N matrix of N columns to N 2, each row, the sum of the numbers are equal both in each row and each oblique row It is configured to be assigned as follows. Also, the magic square, for example N rows, as successive differently numbers from 1 to the matrix of N × N matrix of N columns until N 2 is the sum of the numbers are equal both in each row and each column assignment It is configured by
（４ｒ＋２）×（４ｒ＋２）マトリクス（ｒは１以上の正の整数）を除くマトリクスにおいては、完全魔法陣が存在する。従って、この実施例の各階調パターンの内、４×４マトリクスは完全魔法陣に基づいて、６×６マトリクスは魔法陣に基づいて構成されている。 In a matrix other than a (4r + 2) × (4r + 2) matrix (r is a positive integer of 1 or more), a complete magic circle exists. Therefore, among the gradation patterns of this embodiment, the 4 × 4 matrix is based on the complete magic circle, and the 6 × 6 matrix is based on the magic circle.
図６に４×４マトリクスの各マトリクスに１〜１６の異なる数字が割り当てられて成る完全魔法陣を示している。このような完全魔法陣は、例えば、４×４マトリクスの各マトリクスに１〜４の数字が、各行、各列および各斜列で数字の合計がいずれも等しくなるように割り当てられて成る補助魔法陣から求めることができる。すなわち、図７に示すように、異なる２種類の補助魔法陣Ａ，Ｂから、計算式［４×（ａ−１）＋Ｂ］（式中、ａおよびｂは、それぞれ補助魔法陣Ａ，Ｂ中の同一箇所のマトリクスの数字を示す。）により求めることができる。 FIG. 6 shows a complete magic circle in which each of the 4 × 4 matrices is assigned a different number from 1 to 16. Such a complete magic circle is, for example, an auxiliary magic in which numbers of 1 to 4 are assigned to each matrix of a 4 × 4 matrix such that the sum of the numbers is equal in each row, each column and each diagonal column. Can be requested from the team. That is, as shown in FIG. 7, the calculation formula [4 × (a−1) + B] (where a and b are the same in the auxiliary magic circles A and B, respectively) Indicates the number of the matrix at the same location.).
このようにして構成される完全魔法陣から、各階調パターンは以下のようにして選定されている。 階 調 From the complete magic circle configured in this way, each gradation pattern is selected as follows.
一表示画素を階調電圧（Ｖi）とこれに隣接する階調電圧（Ｖi+1）との間の１／４階調に設定するのであれば、連続する４フレーム（Ｆ）期間のうちの１フレーム（Ｆ）期間においてだけ階調電圧（Ｖi+1）を選択し、他の３フレーム（Ｆ）期間において階調電圧（Ｖi）を選択する制御を行えば良い。そこで、図８（ａ）に示すように、１〜４の数字が割り当てられたマトリクスに階調補助データとしてＯＮデータ｛１｝を割り当て、他は階調補助データとしてＯＦＦデータ｛０｝を割り当てて、第１階調パターンの１／４階調を実現するための４テーブルのうちの第１テーブルを構成する。また、同図に示すように、５〜８の数字が割り当てられたマトリクスに階調補助データとしてＯＮデータ｛１｝を割り当て、他は階調補助データとしてＯＦＦデータ｛０｝を割り当てて第１階調パターンの１／４階調を実現するための４テーブルのうちの第２テーブルを、９〜１２の数字が割り当てられたマトリクスに階調補助データとしてＯＮデータ｛１｝を割り当て、他は階調補助データとしてＯＦＦデータ｛０｝を割り当てて第１階調パターンの１／４階調を実現するための４テーブルのうちの第３テーブルを、さらに１３〜１６の数字が割り当てられたマトリクスに階調補助データとしてＯＮデータ｛１｝を割り当て、他は階調補助データとしてＯＦＦデータ｛０｝を割り当てて第１階調パターンの１／４階調を実現するための４テーブルのうちの第４テーブルを構成する。尚、同図（ｂ）は、各テーブルの階調補助データとしてＯＮデータ｛１｝が割り当てられたマトリクスに近似された軸を示すものである。
If one display pixel is set to １ ／ gradation between the gradation voltage (Vi) and the gradation voltage (Vi + 1) adjacent thereto, one of the four consecutive frame (F) periods Control may be performed to select the gradation voltage (Vi + 1) only in one frame (F) period and select the gradation voltage (Vi) in the other three frame (F) periods. Therefore, as shown in FIG. 8A, ON data {1} is assigned as gray level auxiliary data to a matrix to which
このようにして構成される第１から第４テーブルを４フレーム（Ｆ）期間を１表示期間として順次繰り返すことにより、４フレーム（Ｆ）期間で階調電圧（Ｖi）とこれに隣接する階調電圧（Ｖi+1）との間の１／４階調が得られる。尚、この実施例では、各グループの軸が各フレーム期間毎に９０゜づつ回転するように各テーブルを並べかえる、すなわち、第１テーブル、第２テーブル、第４テーブル、第３テーブルの順序に並べかえて、図１０に示す階調電圧（Ｖi）とこれに隣接する階調電圧（Ｖi+1）との間の１／４階調を実現するための階調パターンを構成している。このように、隣合うフレーム（Ｆ）期間に選択され得るテーブルで、その軸が異ならしめられるように各テーブルの選択順序を決定することにより、表示階調の乱れや表示画面のちらつきをより一層解消することができる。 The first to fourth tables configured in this manner are sequentially repeated with the four frame (F) period as one display period, so that the gray scale voltage (Vi) and the gray scale adjacent thereto in the four frame (F) period. 1/4 gradation between the voltage (Vi + 1) is obtained. In this embodiment, the tables are rearranged so that the axis of each group rotates by 90 ° every frame period, that is, the first table, the second table, the fourth table, and the third table are arranged in this order. In other words, a gradation pattern for realizing 1/4 gradation between the gradation voltage (Vi) shown in FIG. 10 and the gradation voltage (Vi + 1) adjacent thereto is formed. In this manner, in the tables that can be selected in the adjacent frame (F) period, by determining the selection order of each table so that the axes are different, disturbance of display gradation and flickering of the display screen are further reduced. Can be eliminated.
また、一表示画素を階調電圧（Ｖi）とこれに隣接する階調電圧（Ｖi+1）との間の２／４階調に設定する場合、連続する４フレーム（Ｆ）期間のうちの２フレーム（Ｆ）期間においてだけ階調電圧（Ｖi+1）を選択し、他の２フレーム（Ｆ）期間において階調電圧（Ｖi）を選択する制御を行えば良い。そこで、図９に示すように、１〜８の数字が割り当てられたマトリクスに階調補助データとしてＯＮデータ｛１｝を割り当て、他は階調補助データとしてＯＦＦデータ｛０｝を割り当てて、第１階調パターンの２／４階調を実現するための４テーブルのうちの第１テーブルを構成する。また、９〜１６の数字が割り当てられたマトリクスに階調補助データとしてＯＮデータ｛１｝を割り当て、他は階調補助データとしてＯＦＦデータ｛０｝を割り当てて、第１階調パターンの２／４階調を実現するための４テーブルのうちの第２テーブルを構成する。また、同様にして第１階調パターンの２／４階調を実現するための４テーブルのうちの第３テーブルおよび第４テーブルを構成することにより、図９に示す階調電圧（Ｖi）とこれに隣接する階調電圧（Ｖi+1）との間の２／４階調を実現するための階調パターンを構成している。このようにして構成されるを４フレーム（Ｆ）期間を１表示期間として、第１から第４テーブルを順次繰り返すことにより、４フレーム（Ｆ）期間で階調電圧（Ｖi）とこれに隣接する階調電圧（Ｖi+1）との間の２／４階調が得られる。
Further, when one display pixel is set to 2/4 gradation between a gradation voltage (Vi) and a gradation voltage (Vi + 1) adjacent to the gradation voltage (Vi), in a continuous four frame (F) period, Control may be performed such that the gray scale voltage (Vi + 1) is selected only during the two frame (F) periods, and the gray scale voltage (Vi) is selected during the other two frame (F) periods. Therefore, as shown in FIG. 9, ON data {1} is assigned as gray level auxiliary data to a matrix to which
また、一表示画素を階調電圧（Ｖi）とこれに隣接する階調電圧（Ｖi+1）との間の３／４階調に設定のであれば、連続する４フレーム（Ｆ）期間のうちの３フレーム（Ｆ）期間においてだけ（Ｖi+1）を選択し、他の１フレーム（Ｆ）期間において階調電圧（Ｖi）を選択する制御を行えば良い。そこで、図１０に示す１／４階調を実現するための４テーブルの階調補助データの反転パターンで階調パターンを構成している。このようにして構成されるを４フレーム（Ｆ）期間を１表示期間として、第１から第４テーブルを順次繰り返すことにより、４フレーム（Ｆ）期間で階調電圧（Ｖi）とこれに隣接する階調電圧（Ｖi+1）との間の３／４階調が得られる。 Further, if one display pixel is set to 3/4 gradation between the gradation voltage (Vi) and the gradation voltage (Vi + 1) adjacent thereto, of the four consecutive frame (F) periods (Vi + 1) may be selected only in the three frame (F) period, and control may be performed to select the gradation voltage (Vi) in the other one frame (F) period. Therefore, a gradation pattern is formed by inversion patterns of the gradation auxiliary data of four tables for realizing the 1/4 gradation shown in FIG. With such a configuration, the first to fourth tables are sequentially repeated with the four frame (F) period as one display period, so that the gray scale voltage (Vi) is adjacent to the gradation voltage (Vi) in the four frame (F) period. A 3/4 gray scale between the gray scale voltage (Vi + 1) is obtained.
以上のように、完全魔法陣に基づき構成される４×４マトリクスの階調パターンを用いることにより、例えば隣り合う複数の各表示画素に階調電圧（Ｖi）と階調電圧（Ｖi+1）との中間の同一表示階調を表示させる場合であっても、隣接する表示画素間で階調電圧（Ｖi）を選択するフレーム（Ｆ）期間と階調電圧（Ｖi+1）を選択するフレーム（Ｆ）期間とが均等にばらつくため、フリッカ等の発生を招くことがない。 As described above, by using the 4 × 4 matrix gradation pattern formed based on the complete magic circle, for example, the gradation voltage (Vi) and the gradation voltage (Vi + 1) are applied to each of a plurality of adjacent display pixels. (F) period for selecting the gradation voltage (Vi) between adjacent display pixels and a frame for selecting the gradation voltage (Vi + 1) even when displaying the same display gradation intermediate between (F) Since the period is evenly distributed, flickering or the like does not occur.
また、一表示画素に階調電圧（Ｖi）とこれに隣接する階調電圧（Ｖi+1）との間の２／６階調、４／６階調を設定する場合については、上述したように完全魔法陣が存在しないことから、６×６マトリクスの魔法陣を用い、同様にして構成される図１１に示す第１から第６テーブルから成る階調パターンを用いた。 Further, the case where 2/6 gradation and 4/6 gradation between the gradation voltage (Vi) and the gradation voltage (Vi + 1) adjacent thereto is set for one display pixel is as described above. Since there is no complete magic circle, a magic circle of a 6 × 6 matrix is used, and a gradation pattern composed of the first to sixth tables shown in FIG.
このようにして構成される各階調パターンは、ＲＡＭで構成されるそれぞれの階調パターン発生回路311,321に予め記憶されている。この実施例では、階調パターン発生回路311,321をＲＡＭで構成したが、ＲＯＭで構成しても良い。
各 Each gradation pattern configured in this way is stored in advance in each gradation
図１２は、液晶パネル11の一表示状態を示すもので、このような表示を実現する具体的な動作について説明する。
FIG. 12 shows one display state of the
まず、表示画素（１，１）を第１階調に設定する場合、第１階調に対応する６ビット階調表示データ｛００００００｝が液晶表示装置1の階調信号変換回路301に入力される。この６ビット階調表示データ｛００００００｝は、階調信号変換回路301の階調制御回路331によって１６個の階調電圧（Ｖ0 ，Ｖ1 ，…Ｖ15）に対応する４ビット階調表示データ｛００００｝に変換される。第１階調を得るための６ビット階調表示データ｛００００００｝は、予め用意された１６個の階調電圧（Ｖ0 ，Ｖ1 ，…Ｖ15）の内の階調電圧（Ｖ0 ）に対応することから、演算処理回路351で演算処理されることなく４ビット階調表示データ｛００００｝が液晶コントローラ251を介してＸドライバ101に出力される。そして、Ｘドライバ101により、この４ビット階調表示データ｛００００｝に基づいて階調電圧（Ｖ0）が選択され駆動電圧として表示画素（１，１）に出力され、表示画素（１，１）を第１階調に設定する。
First, when the display pixel (1, 1) is set to the first gradation, 6-bit gradation display data {000000} corresponding to the first gradation is input to the gradation
表示画素（１，２）を第４階調に設定する場合、第４階調に相当する６ビット階調表示データ｛００００１１｝が階調信号変換回路301に入力される。この６ビット階調表示データ｛００００１１｝は、階調制御回路331によって１６個の階調電圧（Ｖ0 ，Ｖ1 ，…Ｖ15）に対応する４ビット階調表示データ｛００００｝に変換される。この第４階調を得るための６ビット階調表示データ｛００００１１｝は用意された１６個の階調電圧（Ｖ0 ，Ｖ1 ，…Ｖ15）に対応しない中間階調、すなわち、階調電圧（Ｖ0）とこれに隣接する階調電圧（Ｖ1）との間の２／４階調に相当し、第１の階調パターン発生回路311によって制御される必要があるため、階調制御回路331からの出力によって選択回路341は第１階調パターン発生回路311を選択する。第１の指定回路313は、第１階調パターン発生回路311から、表示画素（１，２）に対応する階調補助データとして第１テーブルの１ライン、２カラムの階調補助データ、すなわち、図１０中の２／４階調の第１テーブルからＯＦＦデータ｛０｝を抽出し出力する。これにより、４ビット階調表示データ｛００００｝には、演算処理回路351によって第１階調パターン発生回路311からの階調補助データとしてＯＦＦデータ｛０｝が加算処理され、この演算処理回路351からの４ビット階調表示データ｛００００｝が液晶コントローラ251を介してＸドライバ101に出力される。そして、Ｘドライバ101により、この４ビット階調表示データ｛００００｝に基づいて階調電圧（Ｖ0）が選択され出力されることになる。
When {display pixel (1, 2) is set to the fourth gradation, 6-bit gradation display data {0000011} corresponding to the fourth gradation is input to the gradation
第２フレーム（Ｆ）期間も第１フレーム（Ｆ）期間と同様に第４階調に設定するのであれば、図１０中の２／４階調の第２テーブルから階調補助データとしてＯＮデータ｛１｝を抽出し、４ビット階調表示データ｛００００｝に演算処理回路351で階調補助データが加算処理され、この４ビット階調表示データ｛０００１｝に基づいてＸドライバ101から階調電圧（Ｖ1）が出力されることなる。
If the second frame (F) period is set to the fourth gradation similarly to the first frame (F) period, the ON data is used as the gradation auxiliary data from the 2/4 gradation second table in FIG. {1} is extracted, and gradation processing auxiliary data is added to 4-bit gradation display data {0000} by the arithmetic processing circuit 351. Based on the 4-bit gradation display data {0001}, the
第３フレーム（Ｆ）期間も第１フレーム（Ｆ）期間と同様に第４階調に設定するのであれば、図１０中の２／４階調の第３テーブルから階調補助データとしてＯＦＦデータ｛０｝を抽出し、４ビット階調表示データ｛００００｝に演算処理回路351で階調補助データが加算処理され、この４ビット階調表示データ｛００００｝に基づいてＸドライバ101から階調電圧（Ｖ0）が出力されることなる。
If the third frame (F) period is set to the fourth gradation similarly to the first frame (F) period, the OFF data as the gradation auxiliary data can be obtained from the third table of the 2/4 gradation in FIG. {0} is extracted, and the gradation processing auxiliary data is added to the 4-bit gradation display data {0000} by the arithmetic processing circuit 351. Based on the 4-bit gradation display data {0000}, the gradation is supplied from the
さらに、第４フレーム（Ｆ）期間も第１フレーム（Ｆ）期間と同様に第４階調に設定するのであれば、図１０中の２／４階調の第４テーブルから階調補助データとしてＯＮデータ｛１｝を抽出し、４ビット階調表示データ｛００００｝に演算処理回路351で階調補助データが加算処理され、この加算処理された４ビット階調表示データ｛０００１｝に基づいてＸドライバ101から階調電圧（Ｖ1）が出力されることなる。
Further, if the fourth frame (F) period is set to the fourth gradation similarly to the first frame (F) period, as the gradation auxiliary data from the fourth table of the 2/4 gradation in FIG. The ON data {1} is extracted, the gradation processing auxiliary data is added to the 4-bit gradation display data {0000} by the arithmetic processing circuit 351, and based on the added 4-bit gradation display data {0001}. The grayscale voltage (V1) is output from the
このようにして、第４階調を得るための６ビット階調表示データ｛００００１１｝が連続して入力される場合、連続する４フレーム（Ｆ）期間を１表示期間とすることにより第４階調の表示が実現される。 In this way, when the 6-bit grayscale display data {0000011} for obtaining the fourth grayscale is continuously input, the continuous four frame (F) period is defined as one display period, and thus the fourth grayscale display data is displayed. Key display is realized.
表示画素（１，２）に隣接する表示画素（１，３）等においても同様に第４階調を設定する場合であっても、この実施例では表示画素（２，１）と表示画素（１，３）等の隣接する表示画素とは、階調電圧（Ｖ0）を選択するフレーム（Ｆ）期間および階調電圧（Ｖ1）を選択するフレーム（Ｆ）期間とが旨くバランスされるように階調パターンが選定されているため、フリッカ等の発生を招くことがない。 Even in the case where the fourth gradation is similarly set in the display pixel (1, 3) adjacent to the display pixel (1, 2), the display pixel (2, 1) and the display pixel ( The adjacent display pixels such as (1, 3) are well balanced between the frame (F) period for selecting the gray scale voltage (V0) and the frame (F) period for selecting the gray scale voltage (V1). Since the gradation pattern is selected, the occurrence of flicker or the like does not occur.
ところで、上記した場合は、表示画素（１，２）について入力される６ビット階調表示データが、４フレーム（Ｆ）期間中のいずれにおいても第４階調を得るための６ビット階調表示データ｛００００１１｝である場合を示したが、例えば動画等では、各フレーム（Ｆ）期間毎に入力される６ビット階調表示データが異なってくる場合がある。 By the way, in the case described above, the 6-bit grayscale display data input for the display pixel (1, 2) is a 6-bit grayscale display for obtaining the fourth grayscale in any of the four frame (F) periods. Although the case where the data is {000001} is shown, for example, in the case of a moving image or the like, the 6-bit grayscale display data input for each frame (F) period may be different.
そこで、第２フレーム（Ｆ）期間で第５階調を得るための６ビット階調表示データ｛０００１００｝が入力された場合について説明する。この６ビット階調表示データ｛０００１００｝は、上記したと同様に階調制御回路331によって１６個の階調電圧（Ｖ0 ，Ｖ1 ，…Ｖ15）に対応する４ビット階調表示データ｛００００｝に変換される。そして、この第５階調を表示させるための６ビット階調表示データ｛０００１００｝は用意された１６個の階調電圧（Ｖ0 ，Ｖ1 ，…Ｖ15）に対応しない中間調であるため、第２の階調パターン発生回路311によって制御される必要がある。従って、変換された４ビット階調表示データ｛００００｝は、図１１中の２／６階調の第２テーブルから階調補助データとしてＯＮデータ｛１｝を抽出し、４ビット階調表示データ｛００００｝に演算処理回路351で階調補助データが加算処理され、この加算処理された４ビット階調表示データ｛０００１｝に基づいてＸドライバ101から階調電圧（Ｖ1）が出力されることなる。
Therefore, a case where 6-bit grayscale display data {000100} for obtaining the fifth grayscale in the second frame (F) period is input will be described. The 6-bit gradation display data {000100} is converted into 4-bit gradation display data {0000} corresponding to 16 gradation voltages (V0, V1,... V15) by the gradation control circuit 331 in the same manner as described above. Is converted. The 6-bit grayscale display data {000100} for displaying the fifth grayscale is a halftone which does not correspond to the prepared 16 grayscale voltages (V0, V1,..., V15). Needs to be controlled by the gradation
動画等では、一表示画素について入力される６ビット階調表示データが、各フレーム期間（Ｆ）毎に異なってくる。このような場合、１６個の階調電圧（Ｖ0 ，Ｖ1 ，…Ｖ15）で表現しきれない階調が存在しても、視覚的に階調を区別することは困難であるため、上記したように、入力される６ビット階調表示データに基づいて各フレーム（Ｆ）期間毎にそれぞれ表示を行えば良い。このようなことから、１６以上の階調電圧（Ｖ0 ，Ｖ1 ，…Ｖ15）と組み合わせることが有効である。 (6) In a moving image or the like, the 6-bit grayscale display data input for one display pixel differs for each frame period (F). In such a case, even if there are gradations that cannot be expressed by 16 gradation voltages (V0, V1,..., V15), it is difficult to visually distinguish the gradations. Then, display may be performed for each frame (F) period based on the input 6-bit gradation display data. For this reason, it is effective to combine with 16 or more gradation voltages (V0, V1,..., V15).
次に、図１２に示すように、表示画素（１，５）に第４階調を設定する場合について説明する。上記したと同様に第４階調に相当する６ビット階調表示データ｛００００１１｝は、４ビット階調表示データ｛００００｝に変換される。そして、用意された１６個の階調電圧（Ｖ0 ，Ｖ1 ，…Ｖ15）に対応しない中間調であるため、第１階調パターン発生回路311によって制御される必要があことから、この４ビット階調表示データ｛００００｝は、図６に示す２／４階調の階調パターンを構成する第１テーブルの１ライン、１カラムのデータ、すなわち階調補助データとしてＯＮデータ｛１｝が演算処理回路351で加算処理され、演算処理された４ビット階調表示データ｛０００１｝が液晶コントローラ251を介してＸドライバ101に出力される。そして、Ｘドライバ101からは、この４ビット階調表示データ｛０００１｝に基づいて階調電圧（Ｖ1）が選択され出力されることになる。
Next, a case where the fourth gradation is set for the display pixel (1, 5) as shown in FIG. 12 will be described. As described above, the 6-bit grayscale display data {000001} corresponding to the fourth grayscale is converted into 4-bit grayscale display data {0000}. Since the halftone does not correspond to the prepared 16 grayscale voltages (V0, V1,..., V15), it is necessary to be controlled by the first grayscale
また、第２フレーム（Ｆ）期間で表示画素（１，５）に第５階調を設定する場合、図１１に示す４／６階調の階調パターンを構成する第２テーブルの１ライン、５カラムのデータ、すなわち階調補補償データとしてＯＦＦデータ｛０｝が演算処理回路351で加算処理され、４ビット階調表示データ｛００００｝に基づいて階調電圧（Ｖ0）が選択され出力されることなる。 Further, when the fifth gradation is set for the display pixel (1, 5) in the second frame (F) period, one line of the second table forming the gradation pattern of 4/6 gradation shown in FIG. The data of five columns, that is, the OFF data {0} as gradation compensation data is added by the arithmetic processing circuit 351 and the gradation voltage (V0) is selected and output based on the 4-bit gradation display data {0000}. Will be different.
以上のように、この実施例の液晶表示装置1によれば、３２個の電圧レベルを備えた１６個の方形波階調電圧（Ｖ0 ，Ｖ1 ，…Ｖ15）を用いて６４階調表示を実現することができる。しかも、この実施例では各階調パターンを構成する各テーブルの各マトリクスには、魔法陣もしくは完全魔法陣の概念に基づいてＯＮ／ＯＦＦの制御が成されるように１ビットの階調補助データが割り当てられて構成されており、さらに各電圧レベル間の１／４階調よりも小さい、あるいは３／４階調よりも大きい中間調の利用を避けているため、フリッカの発生がなく、表示品位の高い多諧調の画像表示を実現することができる。
As described above, according to the liquid
ところで、上述した実施例では、１６個の階調電圧（Ｖ0 ，Ｖ1 ，…Ｖ15）を用意したが、本発明はこれに限定されるものではなく、種々の階調電圧と組み合わせて有効に作用する。 By the way, in the above-described embodiment, 16 gray scale voltages (V0, V1,..., V15) are prepared. However, the present invention is not limited to this, and works effectively in combination with various gray scale voltages. I do.
また、この実施例では、１６個の階調電圧（Ｖ0 ，Ｖ1 ，…Ｖ15）に連続する４フレーム（Ｆ）期間および６フレーム（Ｆ）期間での制御を組み合わせて用いたが、何等これに限定されるものではなく、連続する５フレーム（Ｆ）期間および７フレーム（Ｆ）期間での制御を組み合わせても良く、あるいは連続する４フレーム（Ｆ）期間および６フレーム（Ｆ）期間での制御に、さらに５フレーム（Ｆ）期間で制御する場合等を追加することにより、より少ない階調電圧数で６４階調表示を実現することができる。 Further, in this embodiment, the control in the four frame (F) period and the six frame (F) period which are continuous with the 16 gradation voltages (V0, V1,..., V15) are used in combination. The present invention is not limited thereto, and the control in the continuous 5 frame (F) period and the control in the 7 frame (F) period may be combined, or the control in the continuous 4 frame (F) period and the 6 frame (F) period. In addition, by adding a case where control is performed in a period of 5 frames (F), etc., 64 gradation display can be realized with a smaller number of gradation voltages.
この実施例では、表示画素が正方配列される液晶パネル11を例にとり説明したが、デルタ配列等の場合でも良いことは言うまでもない。
In this embodiment, the
また、この実施例では、予め用意された電圧レベルの中間の表示階調を実現する具体的な手法として、連続する複数フレーム（Ｆ）期間で隣接する階調電圧のいずれか一方が選択出力されるように構成したが、このように必ずしも隣接する階調電圧を選択する必要はない。すなわち、階調電圧（Ｖ1 ）と階調電圧（Ｖ2 ）との中間の階調表示を行なう場合、階調電圧（Ｖ0 ）と階調電圧（Ｖ2 ）あるいは階調電圧（Ｖ0 ）と階調電圧（Ｖ3 ）等を選択するようにしても良く、また複数フレーム期間で２種類以上の階調電圧を選択するように制御しても良い。 Further, in this embodiment, as a specific method of realizing a display gradation intermediate between the voltage levels prepared in advance, one of adjacent gradation voltages is selectively output in a plurality of continuous frame (F) periods. However, it is not always necessary to select the adjacent gray scale voltage. That is, when performing a gray scale display intermediate between the gray scale voltage (V1) and the gray scale voltage (V2), the gray scale voltage (V0) and the gray scale voltage (V2) or the gray scale voltage (V0) and the gray scale voltage (V3) or the like may be selected, or control may be performed so as to select two or more types of gradation voltages in a plurality of frame periods.
このような制御は、各マトリクスに２ビット以上の階調補助データを割り当てることにより容易に行なうことができ、一層の多階調化を実現可能にする。 (4) Such control can be easily performed by allocating two or more bits of grayscale auxiliary data to each matrix, and it is possible to further increase the number of grayscales.
さらに、この実施例では、各階調パターン発生回路311,321は、液晶パネル11の表示画素領域を、図４（ａ），（ｂ）に示すように、四角形状を成す１６個の表示画素（４×４マトリクス）および３６個の表示画素（６×６マトリクス）の制御単位とし、複数のブロックに区切って制御するよう構成したが、これら制御単位は、必ずしも略正方配列されたパターンとする必要はなく、図１３に示すような配列等、種々選ぶことができる。
Further, in this embodiment, each of the gradation
ところで、この実施例では、外部から入力される６ビット階調表示データは、階調信号変換回路301を介して４ビット階調表示データに変換された後、液晶コントローラ251に入力されるように構成したが、例えば図１４（ａ），（ｂ）に示すように外部から入力される階調表示データを直接液晶コントローラ251に入力される、または階調信号変換回路301を介して入力されるといった接続形態が選択可能なようにセレクタ回路601,603を設けておくと良い。
In this embodiment, the 6-bit grayscale display data input from the outside is converted into 4-bit grayscale display data via the grayscale
このようにすることで、外部から入力される階調表示データのビット数に合わせて複数種の液晶表示装置を設計する必要がなくなる。 With this configuration, it is not necessary to design a plurality of types of liquid crystal display devices in accordance with the number of bits of gray scale display data input from the outside.
例えば、図１４（ａ）に示すように構成することで、外部から入力される階調表示データが４ビットの場合は、セレクタ回路601,603の切り換えにより、階調信号変換回路301を介することなく４ビット階調表示データを液晶コントローラ251を介して出力させることができる。すなわち、外部から入力される階調表示データが４ビットであっても、また６ビットであっても共通の液晶表示装置1により階調表示を実現できる。
For example, by configuring as shown in FIG. 14A, when the gray scale display data input from the outside is 4 bits, the
尚、この実施例では、アクティブマトリクス型の液晶表示装置を例にとり説明したが、この他にも種々の表示装置に適用することができ有効に作用する。 In this embodiment, an active matrix type liquid crystal display device has been described as an example. However, the present invention can be applied to various display devices and functions effectively.
結論として、上述の実施例は、入力される多階調表示データが予め用意されている電圧レベルの中間の電圧レベルに対応する場合に、この多階調表示データに基づき第１階調パターン発生回路と第２階調パターン発生回路のいずれか一方の出力に応じて所定の電圧レベルを選択して出力するよう選択制御手段を制御するため少ない電圧レベル数で多階調の表示を実現することができる。これにより、装置の低廉価あるいは小型化を達成することができる。また、多階調表示データに基づいて、異なるフレーム期間（Ｆ）数で制御される第１階調パターン発生回路と第２階調パターン発生回路のいずれか一方の出力に応じて所定の電圧レベルを選択することにより多階調表示のために制御すべきフレーム期間（Ｆ）数を増大させないようにできる。このため、フリッカ等の発生および表示品位の低下を防止して多階調表示を実現できる。 In conclusion, in the above-described embodiment, when the input multi-gradation display data corresponds to an intermediate voltage level between the prepared voltage levels, the first gradation pattern generation is performed based on the multi-gradation display data. A multi-gradation display is realized with a small number of voltage levels to control the selection control means to select and output a predetermined voltage level according to the output of one of the circuit and the second gradation pattern generation circuit. Can be. This makes it possible to achieve low cost or downsizing of the device. In addition, a predetermined voltage level is set according to the output of one of the first gradation pattern generation circuit and the second gradation pattern generation circuit, which is controlled by different number of frame periods (F) based on the multi-gradation display data. By selecting, the number of frame periods (F) to be controlled for multi-tone display can be prevented from increasing. For this reason, generation of flicker and the like and deterioration of display quality can be prevented, and multi-gradation display can be realized.
以上のように、魔法陣もしくは完全魔法陣に基づいて選定される階調パターンを用いて、予め設定される階調電圧に対応しない階調表示データに基づく表示を行なうことにより、フリッカ等の表示不良の発生を効果的に防止できる。そして、このような階調パターンを複数組み合わせて用いることにより、上述した効果は一層顕著となる。 As described above, by using the gradation pattern selected based on the magic circle or the complete magic circle, display based on gradation display data that does not correspond to a preset gradation voltage is performed, thereby displaying flicker or the like. The occurrence of defects can be effectively prevented. By using a plurality of such tone patterns in combination, the above-mentioned effects become more remarkable.
また、ｍ（ｍは２以上の正の整数）フレーム期間で一表示階調が得られる第１階調パターンを発生する第１階調パターン発生回路と、ｎ（ｎはｍよりも大きい正の整数）フレーム期間で一表示階調が得られる第２階調パターンを発生する第２階調パターン発生回路とを組み合わせて用いることにより、予め設定される階調電圧に対応しない階調表示データに基づく表示に際して、表示期間の増大なく、フリッカ等の表示不良の発生を効果的に防止できる。 A first gradation pattern generation circuit for generating a first gradation pattern for obtaining one display gradation in an m (m is a positive integer of 2 or more) frame period, and n (n is a positive integer larger than m). (Integer) By using in combination with a second gradation pattern generation circuit that generates a second gradation pattern capable of obtaining one display gradation in a frame period, gradation display data that does not correspond to a preset gradation voltage can be obtained. In the display based on the above, it is possible to effectively prevent the occurrence of display defects such as flicker without increasing the display period.
特に、第１階調パターンあるいは第２階調パターンを、魔法陣もしくは完全魔法陣に基づいて選定することで、上述した効果は一層顕著となる。 Especially, by selecting the first gradation pattern or the second gradation pattern based on the magic circle or the complete magic circle, the above-mentioned effect becomes more remarkable.
ところで、上述した実施例では、液晶表示装置1の各Ｘドライバとして、階調電圧発生回路301から供給される複数の階調電圧の中から、少なくとも一階調電圧を階調表示データに基づいて選択し出力する電圧選択方式の例を説明した。しかしながら、本発明はこのようなＸドライバの構成に限定されるものではない。例えば外部から入力される基準電圧を各Ｘドライバ内で抵抗分割あるいは容量分割することにより複数の階調電圧を設定し、階調表示データに基づいて少なくとも一階調電圧を選択出力するＤＡＣ（Digital Analog Converter）方式であっても良い。
By the way, in the above-described embodiment, as each X driver of the liquid
このようなＤＡＣ方式の採用は各Ｘドライバの回路規模を若干増大させることになるが、階調電圧発生回路501を設ける場合よりも外部からの入力配線数を低減できる。
(4) Although the adoption of such a DAC system slightly increases the circuit scale of each X driver, the number of external input wirings can be reduced as compared with the case where the gradation
また、上述した実施例では、Ｘドライバ101やＹドライバ201が液晶パネル11の外部に独立に設けられこの液晶パネル11に接続される構成の液晶表示装置1について説明したが、この構成はＸドライバ101やＹドライバ201が多結晶シリコン等を利用して液晶パネル11と一体的に形成されるよう変更してもよい。この変更はこれらドライバ101，201と液晶パネル11とを接続する配線の煩わしさを緩和することができる。
Further, in the above-described embodiment, the liquid
1 …液晶表示装置、11…液晶パネル、101 …Ｘドライバ、201 …Ｙドライバ、251 …液晶コントローラ、301 …階調信号変換回路、311 …第１階調パターン発生回路、321 …第２階調パターン発生回路、601,603… セレクタ回路。 1 liquid crystal display device, 11 liquid crystal panel, 101 X driver, 201 Y driver, 251 liquid crystal controller, 301 gradation signal conversion circuit, 311 first gradation pattern generation circuit, 321 second gradation Pattern generation circuit, 601, 603 ... Selector circuit.
Claims (6)
複数の表示画素を備える表示パネルと、
２ｉ（ｉはｋ＋１よりも小さい正の整数）個の電圧レベルの階調電圧が設定される階調電圧発生回路と、
ｍ（ｍは２以上の正の整数）フレーム期間で一表示階調が得られる第１階調パターンを発生する第１階調パターン発生回路と、
ｎ（ｎはｍよりも大きい正の整数）フレーム期間で他の一表示階調が得られる第２階調パターンを発生する第２階調パターン発生回路と、
前記多階調表示データが前記第１階調パターンもしくは前記第２階調パターンの表示階調に対応する場合、ｋビット多階調表示データを前記第１階調パターン発生回路もしくは前記第２階調パターン発生回路の出力に基づき前記一電圧レベルに対応する（ｉ−１）ビット多階調表示データに変換して出力する選択制御手段とを備えることを特徴とする多階調表示装置。 In a multi-gradation display device that performs image display according to input k (k is a positive integer greater than 2) bit multi-gradation display data,
A display panel having a plurality of display pixels;
A gray scale voltage generation circuit for setting gray scale voltages of 2 i (i is a positive integer smaller than k + 1) voltage levels;
a first gradation pattern generation circuit for generating a first gradation pattern capable of obtaining one display gradation in an m (m is a positive integer of 2 or more) frame period;
a second gradation pattern generation circuit for generating a second gradation pattern in which another display gradation is obtained in an n (n is a positive integer greater than m) frame period;
When the multi-gradation display data corresponds to the display gradation of the first gradation pattern or the second gradation pattern, the k-bit multi-gradation display data is converted to the first gradation pattern generation circuit or the second gradation pattern. A multi-gradation display device, comprising: selection control means for converting the data into (i-1) -bit multi-gradation display data corresponding to the one voltage level based on the output of the tone pattern generation circuit and outputting the data.
ｍ（ｍは２以上の正の整数）フレーム期間で一表示階調が得られる第１階調パターンを発生する第１階調パターン発生回路と、
ｎ（ｎはｍよりも大きい正の整数）フレーム期間で他の一表示階調が得られる第２階調パターンを発生する第２階調パターン発生回路と、
入力されるｋ（ｋはｊよりも大きい正の整数）ビット多階調表示データをｊビット多階調表示データに変換する表示データ変換手段と、
ｋビット多階調表示データが前記第１階調パターンに基づく一表示階調に対応する場合は前記ｊビット多階調表示データを前記第１階調パターンに基づいて演算処理を施し、前記第２階調パターンに基づく一表示階調に対応する場合は前記第２階調パターンに基づいて演算処理を施して出力する演算処理回路とを備えることを特徴とする多階調表示装置。 A display panel including a plurality of display pixels for performing image display by selecting at least one voltage level based on multi-gradation display data;
a first gradation pattern generation circuit for generating a first gradation pattern capable of obtaining one display gradation in an m (m is a positive integer of 2 or more) frame period;
a second gradation pattern generation circuit for generating a second gradation pattern for obtaining another display gradation in an n (n is a positive integer greater than m) frame period;
Display data conversion means for converting input k (k is a positive integer greater than j) bit multi-gradation display data into j-bit multi-gradation display data;
If the k-bit multi-gradation display data corresponds to one display gradation based on the first gradation pattern, the j-bit multi-gradation display data is subjected to arithmetic processing based on the first gradation pattern. A multi-gradation display device, comprising: an arithmetic processing circuit that performs an arithmetic process based on the second gradation pattern and outputs the result when one display gradation based on the two gradation pattern is supported.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003433442A JP2004126626A (en) | 1993-10-08 | 2003-12-26 | Multi-gradation display device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25292293 | 1993-10-08 | ||
| JP12740694 | 1994-06-09 | ||
| JP2003433442A JP2004126626A (en) | 1993-10-08 | 2003-12-26 | Multi-gradation display device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24545394A Division JP3943605B2 (en) | 1993-10-08 | 1994-10-11 | Multi-gradation display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004126626A true JP2004126626A (en) | 2004-04-22 |
Family
ID=32303080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003433442A Pending JP2004126626A (en) | 1993-10-08 | 2003-12-26 | Multi-gradation display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004126626A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006243232A (en) * | 2005-03-02 | 2006-09-14 | Seiko Epson Corp | Reference voltage generation circuit, display driver, electro-optic device and electronic device |
| JP2008122635A (en) * | 2006-11-13 | 2008-05-29 | Mitsubishi Electric Corp | Display method and display device using the method |
| US7663586B2 (en) | 2005-03-02 | 2010-02-16 | Seiko Epson Corporation | Reference voltage generation circuit, display driver, electro-optical device, and electronic instrument |
| US7889166B2 (en) | 2005-09-29 | 2011-02-15 | Samsung Electronics Co., Ltd. | Liquid crystal display with improved image quality |
-
2003
- 2003-12-26 JP JP2003433442A patent/JP2004126626A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006243232A (en) * | 2005-03-02 | 2006-09-14 | Seiko Epson Corp | Reference voltage generation circuit, display driver, electro-optic device and electronic device |
| US7663586B2 (en) | 2005-03-02 | 2010-02-16 | Seiko Epson Corporation | Reference voltage generation circuit, display driver, electro-optical device, and electronic instrument |
| US7889166B2 (en) | 2005-09-29 | 2011-02-15 | Samsung Electronics Co., Ltd. | Liquid crystal display with improved image quality |
| JP2008122635A (en) * | 2006-11-13 | 2008-05-29 | Mitsubishi Electric Corp | Display method and display device using the method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6020869A (en) | Multi-gray level display apparatus and method of displaying an image at many gray levels | |
| JP4143323B2 (en) | Liquid crystal display | |
| US6911784B2 (en) | Display apparatus | |
| JP3631727B2 (en) | Image display method and image display apparatus | |
| JP3512710B2 (en) | Liquid crystal display | |
| JP4501525B2 (en) | Display device and drive control method thereof | |
| US6778152B1 (en) | Method and apparatus for driving a plasma display panel | |
| JP2000338918A (en) | Display device and driving method thereof | |
| US8531490B2 (en) | Display drive apparatus and display apparatus | |
| JP2000347163A (en) | Driving method, driving circuit for liquid crystal device and display device | |
| JP3943605B2 (en) | Multi-gradation display device | |
| JP2009186800A (en) | Display method and flicker determination method of display device | |
| JP2004126626A (en) | Multi-gradation display device | |
| US6980193B2 (en) | Gray scale driving method of liquid crystal display panel | |
| JP3526471B2 (en) | Multi-tone display device | |
| JP2003005695A (en) | Display device and multi-gradation display method | |
| JPH07334117A (en) | Multilevel display device and method thereof | |
| US20030085861A1 (en) | Gray scale driving method of liquid crystal display panel | |
| JPH07104716A (en) | Display device | |
| JP3991737B2 (en) | Electro-optical element driving method, driving apparatus, and electronic apparatus | |
| JPH06301356A (en) | Driving circuit for liquid crystal display device | |
| JP3555980B2 (en) | Column signal forming method for liquid crystal display device | |
| JPH0772454A (en) | Liquid crystal display device | |
| JP3365007B2 (en) | Liquid crystal device driving method and display device | |
| JP2978515B2 (en) | Liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050621 |