JP2004120516A - 誘電体共振器、フィルタ、デュプレクサおよび高周波回路装置 - Google Patents
誘電体共振器、フィルタ、デュプレクサおよび高周波回路装置 Download PDFInfo
- Publication number
- JP2004120516A JP2004120516A JP2002282978A JP2002282978A JP2004120516A JP 2004120516 A JP2004120516 A JP 2004120516A JP 2002282978 A JP2002282978 A JP 2002282978A JP 2002282978 A JP2002282978 A JP 2002282978A JP 2004120516 A JP2004120516 A JP 2004120516A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- thin film
- conductor
- thin films
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
【課題】側面を開放した誘電体ユニットの上下面に薄膜多層電極を設けてなる誘電体共振器を、より低損失動作できるようにする。また、その誘電体共振器を備えたフィルタ、デュプレクサおよび高周波回路装置を提供する
【解決手段】導体薄膜２１，２３，３１，３３と誘電体薄膜２２，３２を交互に積層した薄膜多層電極２，３を誘電体ユニットの１の上下面に設けてＴＭ０１０モード等の誘電体共振器を構成する場合、各層の導体薄膜に流入する変位電流が略等量となるように、各導体薄膜の面積を上層から下層にかけて順に小さくする。これにより、全体の導体損失を効果的に抑制するための、薄膜多層電極の誘電体薄膜の設計条件が広がる。
【選択図】 図２
【解決手段】導体薄膜２１，２３，３１，３３と誘電体薄膜２２，３２を交互に積層した薄膜多層電極２，３を誘電体ユニットの１の上下面に設けてＴＭ０１０モード等の誘電体共振器を構成する場合、各層の導体薄膜に流入する変位電流が略等量となるように、各導体薄膜の面積を上層から下層にかけて順に小さくする。これにより、全体の導体損失を効果的に抑制するための、薄膜多層電極の誘電体薄膜の設計条件が広がる。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
この発明は、無線通信や電磁波の送受信に利用される、たとえばマイクロ波帯やミリ波帯における誘電体共振器、フィルタ、デュプレクサ、および高周波回路装置に関するものである。
【０００２】
【従来の技術】
従来、薄膜多層電極を形成した誘電体共振器等に関して特許文献１が開示されている。
この薄膜多層電極は、導体薄膜と誘電体薄膜とを交互に積層したものであり、高周波において低損失な電極として作用する。特許文献１に開示されている設計方法では、導体薄膜の膜厚および誘電体薄膜の膜厚に、導電率と誘電率に応じて定まる膜厚の最適値が存在する。この導体薄膜と誘電体薄膜のそれぞれの膜厚を最適値にすれば、電流が各導体薄膜の層にバランス良く配分されるため、表皮効果が緩和され、単層電極を用いた場合に比べて低損失に動作する。
【０００３】
また、特願２００２−２３８４５１では、共振モードに応じた誘電体ユニットの各面に形成する薄膜多層電極の構成を定めることによって全体の導体損失を低減した共振器等について出願されている。
【０００４】
ここで、従来の薄膜多層電極を備えた誘電体共振器の構成例を断面図として図１０に示す。図１０において２３，３３は最下層の導体薄膜、２１，３１は最上層の導体薄膜、２２，３２は導体薄膜２３，３３と２１，３１との間にそれぞれ設けた誘電体薄膜である。このように導体薄膜２３、誘電体薄膜２２、導体薄膜２１によって一方の薄膜多層電極２を構成し、導体薄膜３３、誘電体薄膜３２、導体薄膜３１によって他方の薄膜多層電極３を構成している。
【０００５】
【特許文献１】
国際公開第９５／０６３３６号パンフレット
【０００６】
【発明が解決しようとする課題】
ところが、特許文献１および上記特願２００２−２３８４５１の従来技術として示されているような、側面を開放した誘電体ユニットの上下面に薄膜多層電極を設けてなる誘電体共振器においては、導体損失の低減のための誘電体薄膜の誘電率と膜厚の設計条件は狭い範囲となる。
この発明の目的は、側面を開放した誘電体ユニットの上下面に薄膜多層電極を設けてなる誘電体共振器において、薄膜多層電極の誘電体薄膜の設計条件を広げることと、その誘電体共振器を備えたフィルタ、デュプレクサおよび高周波回路装置を提供することにある。
【０００７】
【課題を解決するための手段】
この発明は、導体薄膜と誘電体薄膜とを交互に積層した薄膜多層電極を、側面を開放した誘電体ユニットの上下面に設けてなる誘電体共振器において、
前記誘電体薄膜の誘電率を前記誘電体ユニットの誘電率より小さくし、且つ、前記導体薄膜の各層に流入する変位電流が略等量となるように、各導体薄膜の面積を上層より下層にかけて順に小さくしたことを特徴としている。
【０００８】
側面を開放した誘電体ユニットの上下面に薄膜多層電極を設けてなる誘電体共振器においては、誘電体薄膜の誘電率が誘電体ユニットの誘電率より小さい場合、各導体薄膜のうち誘電体ユニット側に露出している部分から流入する変位電流量と、その導体薄膜に流れる実電流の量は等しくなる。したがって、各導体薄膜の面積を上層より下層にかけて順に小さくして、導体薄膜の各層に流入する変位電流が略等量となるようにすることによって、各導体薄膜に流れる実電流が略等しくなり、導体損失が最も抑えられる。
【０００９】
また、この発明は、上記誘電体共振器に信号入出力部を設けてフィルタを構成する。
【００１０】
また、この発明は、上記フィルタを２組設けるとともに、その信号入出力部として、送信信号入力端子、送受信共用入出力端子、および受信信号出力端子を設けてデュプレクサを構成する。
【００１１】
また、この発明は、上記誘電体共振器、フィルタ、またはデュプレクサを備えて高周波回路装置を構成する。
【００１２】
【発明の実施の形態】
第１の実施形態に係る誘電体共振器について、図１〜図５を参照して説明する。
図１の（Ａ）は誘電体共振器の上面図、（Ｂ）はその中央縦断面図である。ここで、１は円柱形状の誘電体ユニットである。２，３はこの誘電体ユニットの上下面に設けた薄膜多層電極ある。ここで破線で示す矢印のループは磁界のベクトル、白抜きの矢印は電界のベクトルを示している。このように円柱形状の誘電体ユニットの同心円状に磁界が回り、薄膜多層電極２，３に対して垂直な方向に電界ベクトルが向くＴＭ０１０モードの共振器として作用する。
【００１３】
図２は薄膜多層電極部分の厚みを誇張して表した誘電体共振器の断面図である。ここで、２３は薄膜多層電極２における最下層の導体薄膜、２１は最上層の導体薄膜である。２２は導体薄膜２３と２１との間に設けた誘電体薄膜である。導体薄膜２３および誘電体薄膜２２は、平面パターンとしてはそれぞれ所定幅のリング形状を成している。このようにして導体薄膜２３、誘電体薄膜２２、導体薄膜２１の順に積層された薄膜多層電極２を構成している。
【００１４】
同様に３３は薄膜多層電極３における最下層の導体薄膜、３１は最上層の導体薄膜である。３２は導体薄膜３３と３１との間に設けた誘電体薄膜である。導体薄膜３３および誘電体薄膜３２は、平面パターンとしてはそれぞれ所定幅のリング形状を成している。このようにして導体薄膜３３、誘電体薄膜３２、導体薄膜３１の順に積層された薄膜多層電極３を構成している。
【００１５】
後述するように、下層の導体薄膜２３，３３を上層の導体薄膜２１，３１よりその面積を小さくしたことにより、各層の導体薄膜に流れる実電流を略等しくしている。
【００１６】
各導体薄膜に流れる電流量は、
［各導体薄膜に流入する変位電流の量］ − ［流出する変位電流量］
に等しい。電束をＤ、時間をｔとすると、変位電流は（∂Ｄ／∂ｔ）である。
【００１７】
ここで、誘電体薄膜の誘電率を誘電体ユニットの誘電率より下げ、導体薄膜間での変位電流交換を抑えると、誘電体ユニット側に露出している導体薄膜の一部分から流入する変位電流量と、その導体薄膜に流れる実電流の量は等しくなる。
【００１８】
図４の（Ａ）は、誘電体薄膜の誘電率を変化させたときの共振器のＱの変化を示している。ここで、横軸は誘電体ユニットの誘電率に対する誘電体薄膜の誘電率の比、縦軸は単層電極に比べてのＱの向上比を示している。このように、誘電体薄膜の誘電率が小さい程、Ｑは向上する。
【００１９】
図５は、誘電体ユニットの中心からの半径ｒ方向の位置と、その位置での電束Ｄとの関係を示している。関数Ｊｏ（ｒ）は円柱関数であり、ＴＭ０１０モードの電束分布はこの円柱関数Ｊｏ（ｒ）に比例する。ＴＭ０１０モードの電束は、中央で正の最大、周辺部で負の最大となる。ここで、中央位置をｒ０、電束が０となる位置をｒ２、周辺位置をｒ４とし、導体薄膜２３，３３の内周位置をｒ１、外周位置をｒ３とすれば、ｒ０〜ｒ１部分の電束と、ｒ３〜ｒ４部分の電束による変位電流が導体薄膜２１，３１に流入し、ｒ１〜ｒ３部分の電束による変位電流が導体薄膜２３，３３に流入する。したがって、次の関係で、ｒ１，ｒ３を求めれば、導体薄膜２３，３３に流入する変位電流と、導体薄膜２１，３１に流入する変位電流とが略等しくなる。
先ず、
【００２０】
【数１】
【００２１】
の関係が成り立つようにｒ１を求める。
また、
【００２２】
【数２】
【００２３】
の関係が成り立つようにｒ３を求める。
このとき理論上導体損失は最小となり、Ｑは最大となる。
【００２４】
次に、図１・図２に示した誘電体共振器の特性をシミュレーションした結果を示す。図３は上記誘電体共振器のシミュレーション用のモデルの断面図である。ここで誘電体ユニット１の上下面のうち一方の電極を薄膜多層電極２とし、他方の電極を完全導体電極３′としている。このようなモデルで各部の寸法を次のように定めた。
【００２５】
導体薄膜２１の厚み ８．２５μｍ
導体薄膜２３の厚み １μｍ
誘電体薄膜２２の厚み ０．７５μｍ
誘電体薄膜２２の誘電率 誘電体ユニットの誘電率の０．０１倍の値（比誘電率１４００））
誘電体ユニット１の厚み（導体薄膜２３と完全導体電極３′との間の距離） ０．２ｍｍ
誘電体ユニット１の直径 ０．５ｍｍ
誘電体ユニット１の比誘電率 １４００００
誘電体ユニット１の誘電体損 ０（無損失）
導体薄膜２２，２３の導電率 ５３ＭＳ
なお、誘電体ユニット１の側面は磁気壁とした。
【００２６】
図４の（Ｂ）はその結果を示している。ここで、横軸は上層の導体薄膜２１に対する下層の導体薄膜２３の径方向の長さ比、縦軸は単層電極に比べてのＱの向上比を示している。このように上層の導体薄膜に対する下層の導体薄膜の径方向寸法比を０．５５付近（面積比で０．５付近）にしたときＱは最も向上する。図中の「理論値」は、上述の〔数１〕および〔数２〕を満足するときの、上層電極に対する下層電極の径方向の長さ比である。
【００２７】
次に、第２の実施形態に係る誘電体共振器の構成を断面図として図６に示す。この例では、下層の導体薄膜２３，３３で挟まれる部分の誘電体部分１２と、それ以外の誘電体部分１１とで比誘電率を異ならせている。このような構造であっても、各導体薄膜に流入する変位電流が略等量となるように各導体薄膜の面積を定めれば、全体として最適な低損失動作が可能となる。
【００２８】
なお、第１・第２の実施形態では、２層の導体薄膜とその間に設けた１層の誘電体薄膜とによって３層構造の薄膜多層電極を設けたが、３層以上の導体薄膜を設けたものにも当然に適用できる。例えば、３層の導体薄膜と２層の誘電体薄膜とを交互に積層した５層構造の薄膜多層電極を構成する場合でも、各導体薄膜に流入する変位電流が略等量となるように、各導体薄膜の面積を上層から下層にかけて順に小さくすればよい。
【００２９】
また、第１・第２の実施形態では、円柱形状の誘電体ユニットを用いたが、誘電体ユニットの形状は円柱形状に限らず、四角柱（直方体）形状や多角柱形状であってもよい。
【００３０】
次に、第３の実施形態に係るフィルタの構成を図７を基に説明する。
図７において３つの共振器は、第１・第２の実施形態で示したいずれかの共振器であり、これらの共振器間を、図中のコンデンサの記号で表した結合容量で結合させ、さらに、初段および終段の共振器と入出力端子との間を結合容量で結合させることにより、３段の共振器からなる帯域通過フィルタ特性を有するフィルタを構成する。
【００３１】
次に、第４の実施形態としてデュプレクサの構成例を図８を参照して説明する。
ここで、送信フィルタと受信フィルタは、いずれも、図７等に示した構造のフィルタである。但し、送信フィルタは送信帯域を通過させ、受信フィルタは受信帯域を通過させるように、それぞれのフィルタ特性を定めておく。
【００３２】
送信フィルタの出力ポートと受信フィルタの入力ポートとの間は、送信信号が受信フィルタ側へ回り込まないように、また、受信信号が送信フィルタ側へ回り込まないように、位相調整を行っている。
【００３３】
次に、第５の実施形態に係る通信装置の構成を図９に示す。
ここで、デュプレクサは、図８に示した構成のデュプレクサである。このデュプレクサの送信端子には送信回路を、受信端子には受信回路をそれぞれ接続している。また、アンテナ端子にはアンテナを接続している。
【００３４】
【発明の効果】
この発明によれば、導体薄膜と誘電体薄膜とを交互に積層した薄膜多層電極のうち導体薄膜の各層に略等量の電流が流れるため、電流集中が緩和され全体の導体損失を効果的に抑制することができる。しかも、導体薄膜の面積（寸法と形成位置）によって導体損失を最も効果的に抑えるようにしたので、薄膜多層電極の誘電体薄膜部分の設計条件が広がる。
【００３５】
また、この発明によれば、上記共振器に信号入出力部を設けてフィルタを構成することにより、小型で低挿入損失なフィルタが得られる。
【００３６】
また、この発明によれば、上記フィルタを２組備えるとともに、その信号入出力部として、送信信号入力端子、共用入出力端子、および受信信号出力端子を設けてデュプレクサを構成することにより、小型で低挿入損失なデュプレクサが得られる。
【００３７】
この発明によれば、上記誘電体共振器、フィルタ、またはデュプレクサを備えて高周波回路装置を構成することにより、小型で低損失な高周波回路が構成でき、それを用いた通信装置の雑音特性および伝送速度などの通信品質を向上させることができる。
【００３８】
【図面の簡単な説明】
【図１】第１の実施形態に係る誘電体共振器の構成を示す図
【図２】同誘電体共振器の断面図
【図３】同誘電体共振器の特性シミュレーション用モデルの断面図
【図４】同誘電体共振器の誘電体薄膜の誘電率を変化させたときのＱ変化の例、および各層の導体薄膜の面積を変化させた時のＱ変化の例を示す図
【図５】ＴＭ０１０モードの電束分布と導体薄膜の形成位置との関係を示す図
【図６】第２の実施形態に係る誘電体共振器の断面図
【図７】第３の実施形態に係るフィルタの構成を示す等価回路図
【図８】第４の実施形態に係るデュプレクサの構成を示すブロック図
【図９】第５の実施形態に係る通信装置の構成を示すブロック図
【図１０】従来の誘電体共振器の構成を示す断面図
【符号の説明】
１−誘電体ユニット
２，３−薄膜多層電極
３′−完全導体電極
１１，１２−誘電体
２１，２３，３１，３３−導体薄膜
２２，３２−誘電体薄膜
【発明の属する技術分野】
この発明は、無線通信や電磁波の送受信に利用される、たとえばマイクロ波帯やミリ波帯における誘電体共振器、フィルタ、デュプレクサ、および高周波回路装置に関するものである。
【０００２】
【従来の技術】
従来、薄膜多層電極を形成した誘電体共振器等に関して特許文献１が開示されている。
この薄膜多層電極は、導体薄膜と誘電体薄膜とを交互に積層したものであり、高周波において低損失な電極として作用する。特許文献１に開示されている設計方法では、導体薄膜の膜厚および誘電体薄膜の膜厚に、導電率と誘電率に応じて定まる膜厚の最適値が存在する。この導体薄膜と誘電体薄膜のそれぞれの膜厚を最適値にすれば、電流が各導体薄膜の層にバランス良く配分されるため、表皮効果が緩和され、単層電極を用いた場合に比べて低損失に動作する。
【０００３】
また、特願２００２−２３８４５１では、共振モードに応じた誘電体ユニットの各面に形成する薄膜多層電極の構成を定めることによって全体の導体損失を低減した共振器等について出願されている。
【０００４】
ここで、従来の薄膜多層電極を備えた誘電体共振器の構成例を断面図として図１０に示す。図１０において２３，３３は最下層の導体薄膜、２１，３１は最上層の導体薄膜、２２，３２は導体薄膜２３，３３と２１，３１との間にそれぞれ設けた誘電体薄膜である。このように導体薄膜２３、誘電体薄膜２２、導体薄膜２１によって一方の薄膜多層電極２を構成し、導体薄膜３３、誘電体薄膜３２、導体薄膜３１によって他方の薄膜多層電極３を構成している。
【０００５】
【特許文献１】
国際公開第９５／０６３３６号パンフレット
【０００６】
【発明が解決しようとする課題】
ところが、特許文献１および上記特願２００２−２３８４５１の従来技術として示されているような、側面を開放した誘電体ユニットの上下面に薄膜多層電極を設けてなる誘電体共振器においては、導体損失の低減のための誘電体薄膜の誘電率と膜厚の設計条件は狭い範囲となる。
この発明の目的は、側面を開放した誘電体ユニットの上下面に薄膜多層電極を設けてなる誘電体共振器において、薄膜多層電極の誘電体薄膜の設計条件を広げることと、その誘電体共振器を備えたフィルタ、デュプレクサおよび高周波回路装置を提供することにある。
【０００７】
【課題を解決するための手段】
この発明は、導体薄膜と誘電体薄膜とを交互に積層した薄膜多層電極を、側面を開放した誘電体ユニットの上下面に設けてなる誘電体共振器において、
前記誘電体薄膜の誘電率を前記誘電体ユニットの誘電率より小さくし、且つ、前記導体薄膜の各層に流入する変位電流が略等量となるように、各導体薄膜の面積を上層より下層にかけて順に小さくしたことを特徴としている。
【０００８】
側面を開放した誘電体ユニットの上下面に薄膜多層電極を設けてなる誘電体共振器においては、誘電体薄膜の誘電率が誘電体ユニットの誘電率より小さい場合、各導体薄膜のうち誘電体ユニット側に露出している部分から流入する変位電流量と、その導体薄膜に流れる実電流の量は等しくなる。したがって、各導体薄膜の面積を上層より下層にかけて順に小さくして、導体薄膜の各層に流入する変位電流が略等量となるようにすることによって、各導体薄膜に流れる実電流が略等しくなり、導体損失が最も抑えられる。
【０００９】
また、この発明は、上記誘電体共振器に信号入出力部を設けてフィルタを構成する。
【００１０】
また、この発明は、上記フィルタを２組設けるとともに、その信号入出力部として、送信信号入力端子、送受信共用入出力端子、および受信信号出力端子を設けてデュプレクサを構成する。
【００１１】
また、この発明は、上記誘電体共振器、フィルタ、またはデュプレクサを備えて高周波回路装置を構成する。
【００１２】
【発明の実施の形態】
第１の実施形態に係る誘電体共振器について、図１〜図５を参照して説明する。
図１の（Ａ）は誘電体共振器の上面図、（Ｂ）はその中央縦断面図である。ここで、１は円柱形状の誘電体ユニットである。２，３はこの誘電体ユニットの上下面に設けた薄膜多層電極ある。ここで破線で示す矢印のループは磁界のベクトル、白抜きの矢印は電界のベクトルを示している。このように円柱形状の誘電体ユニットの同心円状に磁界が回り、薄膜多層電極２，３に対して垂直な方向に電界ベクトルが向くＴＭ０１０モードの共振器として作用する。
【００１３】
図２は薄膜多層電極部分の厚みを誇張して表した誘電体共振器の断面図である。ここで、２３は薄膜多層電極２における最下層の導体薄膜、２１は最上層の導体薄膜である。２２は導体薄膜２３と２１との間に設けた誘電体薄膜である。導体薄膜２３および誘電体薄膜２２は、平面パターンとしてはそれぞれ所定幅のリング形状を成している。このようにして導体薄膜２３、誘電体薄膜２２、導体薄膜２１の順に積層された薄膜多層電極２を構成している。
【００１４】
同様に３３は薄膜多層電極３における最下層の導体薄膜、３１は最上層の導体薄膜である。３２は導体薄膜３３と３１との間に設けた誘電体薄膜である。導体薄膜３３および誘電体薄膜３２は、平面パターンとしてはそれぞれ所定幅のリング形状を成している。このようにして導体薄膜３３、誘電体薄膜３２、導体薄膜３１の順に積層された薄膜多層電極３を構成している。
【００１５】
後述するように、下層の導体薄膜２３，３３を上層の導体薄膜２１，３１よりその面積を小さくしたことにより、各層の導体薄膜に流れる実電流を略等しくしている。
【００１６】
各導体薄膜に流れる電流量は、
［各導体薄膜に流入する変位電流の量］ − ［流出する変位電流量］
に等しい。電束をＤ、時間をｔとすると、変位電流は（∂Ｄ／∂ｔ）である。
【００１７】
ここで、誘電体薄膜の誘電率を誘電体ユニットの誘電率より下げ、導体薄膜間での変位電流交換を抑えると、誘電体ユニット側に露出している導体薄膜の一部分から流入する変位電流量と、その導体薄膜に流れる実電流の量は等しくなる。
【００１８】
図４の（Ａ）は、誘電体薄膜の誘電率を変化させたときの共振器のＱの変化を示している。ここで、横軸は誘電体ユニットの誘電率に対する誘電体薄膜の誘電率の比、縦軸は単層電極に比べてのＱの向上比を示している。このように、誘電体薄膜の誘電率が小さい程、Ｑは向上する。
【００１９】
図５は、誘電体ユニットの中心からの半径ｒ方向の位置と、その位置での電束Ｄとの関係を示している。関数Ｊｏ（ｒ）は円柱関数であり、ＴＭ０１０モードの電束分布はこの円柱関数Ｊｏ（ｒ）に比例する。ＴＭ０１０モードの電束は、中央で正の最大、周辺部で負の最大となる。ここで、中央位置をｒ０、電束が０となる位置をｒ２、周辺位置をｒ４とし、導体薄膜２３，３３の内周位置をｒ１、外周位置をｒ３とすれば、ｒ０〜ｒ１部分の電束と、ｒ３〜ｒ４部分の電束による変位電流が導体薄膜２１，３１に流入し、ｒ１〜ｒ３部分の電束による変位電流が導体薄膜２３，３３に流入する。したがって、次の関係で、ｒ１，ｒ３を求めれば、導体薄膜２３，３３に流入する変位電流と、導体薄膜２１，３１に流入する変位電流とが略等しくなる。
先ず、
【００２０】
【数１】
の関係が成り立つようにｒ１を求める。
また、
【００２２】
【数２】
の関係が成り立つようにｒ３を求める。
このとき理論上導体損失は最小となり、Ｑは最大となる。
【００２４】
次に、図１・図２に示した誘電体共振器の特性をシミュレーションした結果を示す。図３は上記誘電体共振器のシミュレーション用のモデルの断面図である。ここで誘電体ユニット１の上下面のうち一方の電極を薄膜多層電極２とし、他方の電極を完全導体電極３′としている。このようなモデルで各部の寸法を次のように定めた。
【００２５】
導体薄膜２１の厚み ８．２５μｍ
導体薄膜２３の厚み １μｍ
誘電体薄膜２２の厚み ０．７５μｍ
誘電体薄膜２２の誘電率 誘電体ユニットの誘電率の０．０１倍の値（比誘電率１４００））
誘電体ユニット１の厚み（導体薄膜２３と完全導体電極３′との間の距離） ０．２ｍｍ
誘電体ユニット１の直径 ０．５ｍｍ
誘電体ユニット１の比誘電率 １４００００
誘電体ユニット１の誘電体損 ０（無損失）
導体薄膜２２，２３の導電率 ５３ＭＳ
なお、誘電体ユニット１の側面は磁気壁とした。
【００２６】
図４の（Ｂ）はその結果を示している。ここで、横軸は上層の導体薄膜２１に対する下層の導体薄膜２３の径方向の長さ比、縦軸は単層電極に比べてのＱの向上比を示している。このように上層の導体薄膜に対する下層の導体薄膜の径方向寸法比を０．５５付近（面積比で０．５付近）にしたときＱは最も向上する。図中の「理論値」は、上述の〔数１〕および〔数２〕を満足するときの、上層電極に対する下層電極の径方向の長さ比である。
【００２７】
次に、第２の実施形態に係る誘電体共振器の構成を断面図として図６に示す。この例では、下層の導体薄膜２３，３３で挟まれる部分の誘電体部分１２と、それ以外の誘電体部分１１とで比誘電率を異ならせている。このような構造であっても、各導体薄膜に流入する変位電流が略等量となるように各導体薄膜の面積を定めれば、全体として最適な低損失動作が可能となる。
【００２８】
なお、第１・第２の実施形態では、２層の導体薄膜とその間に設けた１層の誘電体薄膜とによって３層構造の薄膜多層電極を設けたが、３層以上の導体薄膜を設けたものにも当然に適用できる。例えば、３層の導体薄膜と２層の誘電体薄膜とを交互に積層した５層構造の薄膜多層電極を構成する場合でも、各導体薄膜に流入する変位電流が略等量となるように、各導体薄膜の面積を上層から下層にかけて順に小さくすればよい。
【００２９】
また、第１・第２の実施形態では、円柱形状の誘電体ユニットを用いたが、誘電体ユニットの形状は円柱形状に限らず、四角柱（直方体）形状や多角柱形状であってもよい。
【００３０】
次に、第３の実施形態に係るフィルタの構成を図７を基に説明する。
図７において３つの共振器は、第１・第２の実施形態で示したいずれかの共振器であり、これらの共振器間を、図中のコンデンサの記号で表した結合容量で結合させ、さらに、初段および終段の共振器と入出力端子との間を結合容量で結合させることにより、３段の共振器からなる帯域通過フィルタ特性を有するフィルタを構成する。
【００３１】
次に、第４の実施形態としてデュプレクサの構成例を図８を参照して説明する。
ここで、送信フィルタと受信フィルタは、いずれも、図７等に示した構造のフィルタである。但し、送信フィルタは送信帯域を通過させ、受信フィルタは受信帯域を通過させるように、それぞれのフィルタ特性を定めておく。
【００３２】
送信フィルタの出力ポートと受信フィルタの入力ポートとの間は、送信信号が受信フィルタ側へ回り込まないように、また、受信信号が送信フィルタ側へ回り込まないように、位相調整を行っている。
【００３３】
次に、第５の実施形態に係る通信装置の構成を図９に示す。
ここで、デュプレクサは、図８に示した構成のデュプレクサである。このデュプレクサの送信端子には送信回路を、受信端子には受信回路をそれぞれ接続している。また、アンテナ端子にはアンテナを接続している。
【００３４】
【発明の効果】
この発明によれば、導体薄膜と誘電体薄膜とを交互に積層した薄膜多層電極のうち導体薄膜の各層に略等量の電流が流れるため、電流集中が緩和され全体の導体損失を効果的に抑制することができる。しかも、導体薄膜の面積（寸法と形成位置）によって導体損失を最も効果的に抑えるようにしたので、薄膜多層電極の誘電体薄膜部分の設計条件が広がる。
【００３５】
また、この発明によれば、上記共振器に信号入出力部を設けてフィルタを構成することにより、小型で低挿入損失なフィルタが得られる。
【００３６】
また、この発明によれば、上記フィルタを２組備えるとともに、その信号入出力部として、送信信号入力端子、共用入出力端子、および受信信号出力端子を設けてデュプレクサを構成することにより、小型で低挿入損失なデュプレクサが得られる。
【００３７】
この発明によれば、上記誘電体共振器、フィルタ、またはデュプレクサを備えて高周波回路装置を構成することにより、小型で低損失な高周波回路が構成でき、それを用いた通信装置の雑音特性および伝送速度などの通信品質を向上させることができる。
【００３８】
【図面の簡単な説明】
【図１】第１の実施形態に係る誘電体共振器の構成を示す図
【図２】同誘電体共振器の断面図
【図３】同誘電体共振器の特性シミュレーション用モデルの断面図
【図４】同誘電体共振器の誘電体薄膜の誘電率を変化させたときのＱ変化の例、および各層の導体薄膜の面積を変化させた時のＱ変化の例を示す図
【図５】ＴＭ０１０モードの電束分布と導体薄膜の形成位置との関係を示す図
【図６】第２の実施形態に係る誘電体共振器の断面図
【図７】第３の実施形態に係るフィルタの構成を示す等価回路図
【図８】第４の実施形態に係るデュプレクサの構成を示すブロック図
【図９】第５の実施形態に係る通信装置の構成を示すブロック図
【図１０】従来の誘電体共振器の構成を示す断面図
【符号の説明】
１−誘電体ユニット
２，３−薄膜多層電極
３′−完全導体電極
１１，１２−誘電体
２１，２３，３１，３３−導体薄膜
２２，３２−誘電体薄膜
Claims (4)
- 導体薄膜と誘電体薄膜とを交互に積層した薄膜多層電極を、側面を開放した誘電体ユニットの上下面に設けてなる誘電体共振器において、
前記誘電体薄膜の誘電率を前記誘電体ユニットの誘電率より小さくし、且つ、前記導体薄膜の各層に流入する変位電流が略等量となるように、各導体薄膜の面積を上層より下層にかけて順に小さくしたことを特徴とする誘電体共振器。 - 請求項１に記載の誘電体共振器に信号入出力部を設けたフィルタ。
- 請求項２に記載のフィルタを２組備えるとともに、前記信号入出力部として、送信信号入力端子、送受信共用入出力端子、および受信信号出力端子を設けて成るデュプレクサ。
- 請求項１に記載の共振器、請求項２に記載のフィルタ、もしくは請求項３に記載のデュプレクサを備えた高周波回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002282978A JP3928531B2 (ja) | 2002-09-27 | 2002-09-27 | 誘電体共振器、フィルタ、デュプレクサおよび高周波回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002282978A JP3928531B2 (ja) | 2002-09-27 | 2002-09-27 | 誘電体共振器、フィルタ、デュプレクサおよび高周波回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004120516A true JP2004120516A (ja) | 2004-04-15 |
| JP3928531B2 JP3928531B2 (ja) | 2007-06-13 |
Family
ID=32276982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002282978A Expired - Lifetime JP3928531B2 (ja) | 2002-09-27 | 2002-09-27 | 誘電体共振器、フィルタ、デュプレクサおよび高周波回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3928531B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007005614A (ja) * | 2005-06-24 | 2007-01-11 | Mitsubishi Electric Corp | 電波遮蔽装置 |
| WO2008015772A1 (fr) * | 2006-07-31 | 2008-02-07 | Kyoto University | Guide d'ondes et résonateur pouvant supprimer les pertes dues à l'effet pelliculaire |
-
2002
- 2002-09-27 JP JP2002282978A patent/JP3928531B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007005614A (ja) * | 2005-06-24 | 2007-01-11 | Mitsubishi Electric Corp | 電波遮蔽装置 |
| WO2008015772A1 (fr) * | 2006-07-31 | 2008-02-07 | Kyoto University | Guide d'ondes et résonateur pouvant supprimer les pertes dues à l'effet pelliculaire |
| JP5062576B2 (ja) * | 2006-07-31 | 2012-10-31 | 国立大学法人京都大学 | 表皮効果に起因する損失を抑制可能な導波管及び共振器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3928531B2 (ja) | 2007-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0519085B1 (en) | High-frequency device | |
| JP3405140B2 (ja) | 誘電体共振器 | |
| TWI556502B (zh) | 用於射頻積體電路的多模濾波器 | |
| TW201126805A (en) | Layered bandpass filter | |
| JP2012005105A (ja) | 積層型フィルタ | |
| JP2005269590A (ja) | 共振器装置、フィルタ、デュプレクサおよび通信装置 | |
| JPH08250904A (ja) | 誘電体フィルタ | |
| JP3084037B2 (ja) | 積層型共振子とそれを用いたフィルタ | |
| JP2004120516A (ja) | 誘電体共振器、フィルタ、デュプレクサおよび高周波回路装置 | |
| JPH1028006A (ja) | 積層共振器および積層誘電体フィルタならびに積層誘電体フィルタの共振特性調整方法 | |
| JP2003218604A (ja) | 積層型誘電体共振器及び積層型誘電体フィルタ | |
| JP4336319B2 (ja) | 積層ストリップラインフィルタ | |
| US7525401B2 (en) | Stacked filter | |
| JP2010123649A (ja) | 積層デバイス | |
| JP3395753B2 (ja) | バンドパスフィルタの製造方法及びバンドパスフィルタ | |
| JP2002232209A (ja) | バンドパスフィルタ | |
| JP4821814B2 (ja) | 積層型電子部品 | |
| JP2011050045A (ja) | フィルタ装置 | |
| JPH10190309A (ja) | 積層型誘電体フィルタ | |
| JP2001237619A (ja) | 積層型誘電体共振器 | |
| JPH1155003A (ja) | 積層型誘電体フィルタ | |
| JPH11266103A (ja) | 積層型誘電体フィルタ | |
| JPH10126104A (ja) | 積層型誘電体フィルタ | |
| WO2004086553A2 (ja) | 共振器、共振器の製造方法、フィルタ、デュプレクサおよび通信装置 | |
| JPH11284406A (ja) | 積層型誘電体フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050711 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070226 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3928531 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |