JP2004119774A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004119774A JP2004119774A JP2002282456A JP2002282456A JP2004119774A JP 2004119774 A JP2004119774 A JP 2004119774A JP 2002282456 A JP2002282456 A JP 2002282456A JP 2002282456 A JP2002282456 A JP 2002282456A JP 2004119774 A JP2004119774 A JP 2004119774A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- monitor
- semiconductor device
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】内部信号波形の観察による回路動作の不良解析において、プローブ針とパッド間のコンタクトチェックを、安価で簡便な測定機器を用いて効率良く行う。
【解決手段】本発明の半導体装置は、コンタクトチェックのための信号を入力するテストパッド１１と、コンタクトチェックの結果を外部に出力するモニターパッド１２とを備え、信号の入力、または出力に用いられる外部接続用パッド１６、１７、１８と前記モニターパッド１２との間に、整流素子１９、２１、２３とスイッチ素子２０、２２、２４とを直列に接続し、前記スイッチ素子２０、２２、２４の制御用入力端子に前記テストパッド１１が接続される構成をしている。
【選択図】 図１
【解決手段】本発明の半導体装置は、コンタクトチェックのための信号を入力するテストパッド１１と、コンタクトチェックの結果を外部に出力するモニターパッド１２とを備え、信号の入力、または出力に用いられる外部接続用パッド１６、１７、１８と前記モニターパッド１２との間に、整流素子１９、２１、２３とスイッチ素子２０、２２、２４とを直列に接続し、前記スイッチ素子２０、２２、２４の制御用入力端子に前記テストパッド１１が接続される構成をしている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、簡単な測定装置を用いてパッドとプローブ針との間のコンタクトチェックを効率良く行える半導体装置に関する。
【０００２】
【従来の技術】
半導体装置の開発初期においては、回路ロジックの間違いや製造上のトラブルなどが原因で、所望の特性が得られないことが起こりうる。このような時には、その不良原因を検知するため、半導体装置に特定の信号波形を入力し、その出力波形や回路の内部ノードの波形を観察する必要がある。
【０００３】
このような、内部信号波形の観察による回路動作の不良解析においては、一般に、特定の信号波形の発生装置としてパルスジェネレータが用いられ、また、出力信号の波形観察にはオシロスコープが用いられる。また、これらの測定装置と半導体装置を電気的に接続するために、プローブカードに固定された必要数の金属製プローブ針を、その弾性を利用して半導体装置のそれぞれのパッドに同時に接触させる方法が取られる。
【０００４】
また、内部ノードなど、パッドに出ていない信号波形を観察するためには、プローブ針とは別にマニュアル操作で観察したいノードに測定針をたてて、その出力信号波形をオシロスコープなどに表示する方法が取られる。こうした方法で不良解析を行う時に、最初にしなければならないことは、プローブ針とパッドのそれぞれが電気的に低抵抗で接続されているかどうかを確認するコンタクトチェックである。
【０００５】
このコンタクトチェックにおいて、プローブカードへのプローブ針の取りつけ精度、あるいは、プローブ針先端の加工精度などとの関係で、一部のプローブ針とパッドが物理的に接触しない場合や、製造上のトラブルで一部のパッド上に絶縁膜が薄く残ってしまう場合などがある。特に、近年はひとつの半導体装置のパッドが１００以上であることも珍しくなく、プローブ針とパッドとの接触不良が起こる可能性が高くなってきている。
【０００６】
図４は従来の半導体装置におけるコンタクトチェックの方法を示すイメージ図である。
【０００７】
プローブカード（図示せず）に固定された複数のプローブ針８１は、半導体装置８２に設けられた各パッド８３に接触するように固定され、それぞれにパルスジェネレータ８４の出力端子から所定の信号波形が与えられる。コンタクトチェックは、図に示すように、測定針８５をマニュアル操作でパッド８３に順次接触させ、オシロスコープ８６などを用いて、その電圧を観察することで行われる。
【０００８】
この様なマニュアル操作によるコンタクトチェックは、パッド８３の一つ一つに順次測定針８５を立てて行うため時間がかかるばかりでなく、近年のパッドサイズの縮小傾向によって、ますます困難になってきている。すなわち、パッド８３は一辺が５０μｍ〜１００μｍ程度であり、一方、プローブ針８１や測定針８５の針先は太さ２０μｍ〜３０μｍ程度である。プローブ針８１の針先の位置精度も、同程度の誤差をもっており、プローブ針８１をさけて測定針８５をパッド８３に立てられない場合がある。
【０００９】
最近の半導体装置は１００以上のパッド８３を持ったものも多くあり、実際には上記のマニュアル操作によるコンタクトチェックをすべてのパッド８３に対して行うことは現実的ではない。このため、一部のパッド８３に所定の信号が入力されず、誤った解析結果を得てしまい、製品の開発が遅れる等の問題があった。
【００１０】
【発明が解決しようとする課題】
上述のごとく、従来の半導体装置は、測定針を用いた内部信号波形の観察による回路動作の不良解析において、これに先立って行われるべきプローブ針とパッドとの間のコンタクトチェックに膨大な時間を要するという問題があった。
【００１１】
本発明は、上記問題点を解決するためになされたもので、安価で簡便な測定機器を用いて効率良くコンタクトチェックを行うことができる半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、信号の入力、または出力に用いられる複数の外部接続用パッドを有する半導体装置であって、コンタクトチェックのための信号を入力するテストパッドと、コンタクトチェックの結果を外部に出力するモニターパッドと、前記複数の外部接続用パッドに対応してアノードが接続された複数の整流素子と、前記テストパッドに接続された制御用入力端子の電圧に従って導通状態または非導通状態が設定される電流路を有し、この電流路の一端が前記整流素子のカソードに接続され、他端が前記モニターパッドに接続されている複数のスイッチ素子とを具備し、前記テストパッドに前記複数のスイッチ素子が導通状態となる信号を与え、前記複数の外部接続用パッドの一つに所定の電位を与えた時に前記モニターパッドに現れる電圧によってコンタクトチェック結果が出力されるようにしたことを特徴としている。
【００１３】
本発明によれば、コンタクトチェック用の回路を半導体装置内部に設けているので、簡単な測定装置を用いてパッドとプローブ針との間のコンタクトチェックを効率良く行える半導体装置を実現することができる。
【００１４】
また、本発明の半導体装置は、信号の入力、または出力に用いられる複数の外部接続用パッドを有する半導体装置であって、コンタクトチェックのための信号を入力するテストパッドと、コンタクトチェックの結果を外部に出力するモニターパッドと、前記複数の外部接続用パッドに対応してアノードが接続された複数の整流素子と、制御用入力端子の電圧に従って導通状態または非導通状態が設定される電流路を有し、この電流路の一端が前記整流素子のカソードに接続され、他端が前記モニターパッドに接続されている複数のスイッチ素子と、前記テストパッドからの入力信号に基づいて一定周期のクロック信号を出力する制御回路と、この制御回路からのクロック信号が入力され、その周期に基づいて複数のシフトレジスタの間を信号がリング状に伝搬され、各シフトレジスタの出力が前記スイッチ素子の前記制御用入力端子に接続された複数のシフトレジスタ回路とを具備し、前記テストパッドから前記シフトレジスタ回路を介して、前記複数のスイッチ素子の一つが導通状態となる信号を与え、前記複数の外部接続用パッドに所定の電位を与えた時に前記モニターパッドに現れる電圧によってコンタクトチェック結果が出力されるようにしたことを特徴としている。
【００１５】
本発明によれば、コンタクトチェック用の回路を半導体装置内部に設けているので、簡単な測定装置を用いてパッドとプローブ針との間のコンタクトチェックを効率良く行える半導体装置を実現することができる。
【００１６】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下実施形態という）を説明する。
【００１７】
（第１の実施形態）
図１（ａ）は、本発明の第１の実施形態に係わる半導体装置を示す回路図である。また、同図（ｂ）はその入出力信号を示す波形図である。
【００１８】
図１（ａ）に示すように、第１の実施形態の半導体装置は、コンタクトチェックで使用するテストパッド１１とモニターパッド１２を持ち、テストパッド１１には基準電位（以下Ｖｓｓという）との間にプルダウン抵抗１３が接続されている。Ｖｓｓは、このチップ全体の基準となる電位が供給されている電源で、Ｖｓｓパッド２５に電気的に接続されている。
【００１９】
また、モニターパッド１２には、Ｖｓｓパッド２５との間にモニター用抵抗１４とスイッチ素子としてのｎ型ＭＯＳ−ＦＥＴ（以下ＮＭＯＳという）１５が直列に接続されている。
【００２０】
すなわち、モニターパッド１２とモニター用抵抗１４の一端が接続され、モニター用抵抗１４の他端にはＮＭＯＳ１５のドレイン端子が接続され、そのソース端子はＶｓｓパッド２５に接続されている。ＮＭＯＳ１５のゲート端子はテストパッド１１に接続されている。
【００２１】
さらに、コンタクトチェックを行うべきパッドａ１６、パッドｂ１７、パッドｃ１８には、それぞれ、モニターパッド１２との間に、ダイオード接続したＮＭＯＳとスイッチ素子としてのＮＭＯＳが直列に接続されている。
【００２２】
すなわち、パッドａ１６にＮＭＯＳ１９のドレイン端子とゲート端子が接続され、そのソース端子にはＮＭＯＳ２０のドレイン端子が接続されている。ＮＭＯＳ２０のゲート端子はテストパッド１１に接続され、また、ソース端子はモニターパッド１２に接続されている。
【００２３】
パッドｂ１７にはＮＭＯＳ２１のドレイン端子とゲート端子が接続され、そのソース端子にはＮＭＯＳ２２のドレイン端子が接続されている。ＮＭＯＳ２２のゲート端子はテストパッド１１に接続され、また、ソース端子はモニターパッド１２に接続されている。
【００２４】
パッドｃ１８にはＮＭＯＳ２３のドレイン端子とゲート端子が接続され、そのソース端子にはＮＭＯＳ２４のドレイン端子が接続されている。ＮＭＯＳ２４のゲート端子はテストパッド１１に接続され、また、ソース端子はモニターパッド１２に接続されている。
【００２５】
上述した回路構成でコンタクトチェックを行う方法を、図１（ｂ）を用いて説明する。テストパッド１１、パッドａ１６、パッドｂ１７、およびパッドｃ１８にはパルスジェネレータで発生させた信号を、プローブ針を介してそれぞれ与える。また、モニターパッド１２には測定針を介してオシロスコープを接続し、その出力波形を観察し、プローブ針と各パッドとの電気的導通をチェックする。
【００２６】
具体的には、図１（ｂ）に示すように、まず、テストパッド１１の電位をＶｓｓから電源電圧（以下Ｖｃｃという）まで上げてＮＭＯＳ２０、２２、２４、および１５をＯＮ状態にする。次に、パッドａ１６に与える信号ａをＴａの期間だけＶｃｃにする。パッドａ１６とプローブ針との電気的導通に問題が無ければ、ＮＭＯＳ１９はダイオード接続であり、ＮＭＯＳ２０はＯＮ状態なので、モニター用抵抗１４に電流が流れ、図１（ｂ）に示した実線（ＯＫ）のように、モニターパッド１２の電位はＶｃｃ−αとなる。
【００２７】
ここでαはＮＭＯＳ１９がダイオード接続されているために起こるしきい値落ち分の電圧である。もし、何らかの原因でパッドａ１６とプローブ針との接触抵抗が高抵抗になっていたり、電気的に非導通になっていたりすれば、パッドａ１６には電圧がかからず、したがってモニターパッド１２は、図１（ｂ）に示した破線（ＮＧ）のように、ほぼＶｓｓのままとなる。接触抵抗がモニター用抵抗１４と同程度のオーダーの場合には、モニター用パッド１２に現れる電圧は、Ｖｃｃ−αとＶｓｓとの中間の値となる。
【００２８】
次に、パッドｂ１７に与える信号ｂをＴｂの期間だけＶｃｃにする。ダイオード接続されたＮＭＯＳ２１とスイッチ素子としてのＮＭＯＳ２２は、上記のパッドａ１６に接続されたものと同様の動作をするので、パッドｂ１７とプローブ針との導通に問題がなければ、モニター用パッド１２はＶｃｃ−αになり、接触不良があれば、図１（ｂ）の破線で示したように、ほぼＶｓｓになる。
【００２９】
次に、パッドｃ１８に与える信号ｃをＴｃの期間だけＶｃｃにする。このときも同様に、パッドｃ１８とプローブ針の接触抵抗の大きさにしたがって、モニター用パッド１２に現れる電圧が決まる。
【００３０】
最後に、テストパッド１１の電位をＶｓｓに落とし、ＮＭＯＳ２０、ＮＭＯＳ２２、２４、および１５のスイッチ素子をＯＦＦ状態にして、コンタクトチェックを終了する。
【００３１】
このようにして、本発明の第１の実施形態では、パッドａ１６、ｂ１７、ｃ１８に順次所定の電圧を与えた時に、モニターパッド１２に現れる電圧によってコンタクトチェック結果が出力されるようにしている。
【００３２】
コンタクトチェック以外の測定では、パッドａ１６、パッドｂ１７、およびパッドｃ１８には所望の入力信号が与えられるので、これらに影響が出ないよう、ＮＭＯＳ２０、２２、および２４はＯＦＦ状態にしておかなければならない。実際の製品として出荷する際には、プルダウン抵抗１３によって、ＮＭＯＳ２０、２２、２４、および１５のＯＦＦ状態を保証しておくことが望ましい。また、テストパッド１１をＶｓｓにボンディングワイヤで接続してもよい。
【００３３】
上記第１の実施形態によれば、プローブ針の立っているパッドにマニュアル操作で測定針を立てる必要がなく、パルスジェネレータの発生信号の変更だけで、すべてのパッドのコンタクトチェックを連続して行えるので、コンタクトチェックの時間を大幅に短縮することができる。
【００３４】
また、電流モニターが可能な測定器を用いて、モニター用パッドを検査することを前提にすれば、モニター用抵抗１４およびＮＭＯＳ１５はなくともよい。
【００３５】
（第２の実施形態）
図２は、本発明の第２の実施形態に係わる半導体装置を示す回路図である。
【００３６】
図２に示すように、この第２の実施形態の半導体装置は、コンタクトチェックで使用するテストパッド３１を持ち、これにはＶｓｓとの間にプルダウン抵抗３２が接続されている。Ｖｓｓは、このチップ全体の基準となる電位が供給されている電源で、Ｖｓｓパッド４３に電気的に接続されている。
【００３７】
コンタクトチェックを行うべきパッドａ３３、パッドｂ３４、パッドｃ３５には、それぞれ、Ｖｓｓパッド４３との間に、ダイオード接続したＮＭＯＳとスイッチ素子としてのＮＭＯＳ、およびモニター用抵抗が直列に接続されている。
【００３８】
すなわち、パッドａ３３にＮＭＯＳ３６のドレイン端子とゲート端子が接続され、そのソース端子にはＮＭＯＳ３７のドレイン端子が接続されている。ＮＭＯＳ３７のゲート端子はテストパッド３１に接続され、また、ソース端子はモニター用抵抗３８の一端に接続されている。以下、この接続点をノードｎ２１という。モニター用抵抗３８の他端はＶｓｓパッド４３に接続されている。
【００３９】
パッドｂ３４にはＮＭＯＳ３９のドレイン端子とゲート端子が接続され、そのソース端子にはＮＭＯＳ４０のドレイン端子が接続されている。ＮＭＯＳ４０のゲート端子はテストパッド３１に接続され、また、ソース端子はノードｎ２１に接続されている。
【００４０】
パッドｃ３５にはＮＭＯＳ４１のドレイン端子とゲート端子が接続され、そのソース端子にはＮＭＯＳ４２のドレイン端子が接続されている。ＮＭＯＳ４２のゲート端子はテストパッド３１に接続され、また、ソース端子はノードｎ２１に接続されている。
【００４１】
上述した回路構成でコンタクトチェックを行う方法を説明する。この第２の実施形態では、コンタクトチェックの結果を電気的にではなく、赤外線顕微鏡を用いて光学的に行うことを前提にしている。また、テストパッド３１、パッドａ３３、パッドｂ３４、およびパッドｃ３５に与える入力信号、および入力方法は、第１の実施形態と同様なので説明は省略する。
【００４２】
パッドａ３３に与えられる信号がＶｃｃで、パッドａ３３とプローブ針との電気的導通に問題が無ければ、ＮＭＯＳ３６はダイオード接続であり、ＮＭＯＳ３７はＯＮ状態なので、モニター用抵抗３８に電流が流れ発熱する。逆に、何らかの原因でパッドａ３３とプローブ針との接触抵抗が高抵抗になっていたり、電気的に非導通になっていたりすれば、パッドａ３３には電圧がかからず、したがってモニター用抵抗３８には電流が流れず、発熱もしない。
【００４３】
この発熱の有無を赤外線顕微鏡で観察すれば、パッドａ３３とプローブ針のコンタクトチェックを瞬時に行うことができる。同様に、パッドｂ３４、パッドｃ３５にも順次Ｖｃｃを与え、モニター用抵抗３８の発熱を観察することで、コンタクトチェックを行う。
【００４４】
上記第２の実施形態によれば、モニター用抵抗３８に流れる電流をその発熱を利用して赤外線顕微鏡で観察するので、オシロスコープが必要なく、モニター用パッドも省略することができる。
【００４５】
上述したテストパッド３１への入力信号の与え方は、第１の実施形態と同様に、測定針を用いてもよい。
【００４６】
（第３の実施形態）
図３（ａ）は、本発明の第３の実施形態に係わる半導体装置を示す回路図である。同図（ｂ）は、その入出力信号、および内部ノードの動作を示す波形図である。
【００４７】
図３（ａ）に示すように、この第３の実施形態の半導体装置は、コンタクトチェックで使用するテストパッド５１とモニターパッド５２を持ち、テストパッド５１にはＶｓｓとの間にプルダウン抵抗５３が接続されている。Ｖｓｓは、このチップ全体の基準となる電位が供給されている電源で、Ｖｓｓパッド７０に電気的に接続されている。
【００４８】
また、モニターパッド５２には、Ｖｓｓパッド７０との間にモニター用抵抗５４とスイッチ素子としてのＮＭＯＳ５５が直列に接続されている。
【００４９】
すなわち、モニターパッド５２とモニター用抵抗５４の一端が接続され、モニター用抵抗５４の他端にはＮＭＯＳ５５のドレイン端子が接続され、そのソース端子はＶｓｓパッド７０に接続されている。ＮＭＯＳ５５のゲート端子はテストパッド５１に接続されている。
【００５０】
さらに、コンタクトチェックを行うべきパッドａ５６、パッドｂ５７、パッドｃ５８には、それぞれ、モニターパッド５２との間に、ダイオード接続したＮＭＯＳとスイッチ素子としてのＮＭＯＳが直列に接続されている。
【００５１】
すなわち、パッドａ５６にＮＭＯＳ５９のドレイン端子とゲート端子が接続され、そのソース端子にはＮＭＯＳ６０のドレイン端子が接続されている。ＮＭＯＳ６０のゲート端子はシフトレジスタ（以下ＳＲという）６６の出力ノードｎ３２に接続され、また、ソース端子はモニターパッド５２に接続されている。
【００５２】
パッドｂ５７にはＮＭＯＳ６１のドレイン端子とゲート端子が接続され、そのソース端子にはＮＭＯＳ６２のドレイン端子が接続されている。ＮＭＯＳ６２のゲート端子はＳＲ６７の出力ノードｎ３３に接続され、また、ソース端子はモニターパッド５２に接続されている。
【００５３】
パッドｃ５８にはＮＭＯＳ６３のドレイン端子とゲート端子が接続され、そのソース端子にはＮＭＯＳ６４のドレイン端子が接続されている。ＮＭＯＳ６４のゲート端子はＳＲ６８の出力ノードｎ３４に接続され、また、ソース端子はモニターパッド５２に接続されている。
【００５４】
また、第３の実施例の半導体装置には、入力端子と出力端子を持つ制御回路６５と、データ入力端子、データ出力端子、およびクロック入力端子を持つ複数のＳＲ６６〜６９が設けられている。制御回路６５の入力端子はテストパッド５１に接続され、その出力端子は、各ＳＲ６６〜６９のクロック入力端子に接続されている。以下、この接続点をノードｎ３１という。各ＳＲのデータ出力端子は右隣のＳＲのデータ入力端子に接続され、全体としてリング状に接続されている。
【００５５】
すなわち、ＳＲ６６のデータ出力端子はＳＲ６７のデータ入力端子に、ＳＲ６７のデータ出力端子はＳＲ６８のデータ入力端子に、ＳＲ６８のデータ出力端子はＳＲ６９のデータ入力端子に、ＳＲ６９のデータ出力端子はＳＲ６６のデータ入力端子に、それぞれ接続されている。以下、ＳＲ６６の出力をノードｎ３２、ＳＲ６７の出力をノードｎ３３、ＳＲ６８の出力をノードｎ３４、ＳＲ６９の出力をノードｎ３５という。
【００５６】
上述した回路構成でコンタクトチェックを行う方法を、図３（ｂ）を用いて説明する。また、テストパッド５１、パッドａ５６、パッドｂ５７、およびパッドｃ５８には、第１の実施形態と同様に、パルスジェネレータで発生させた信号を、プローブ針を介してそれぞれ与える。また、モニターパッド５２には測定針を介してオシロスコープを接続し、その出力波形を観察し、プローブ針と各パッドとの電気的導通をチェックする。
【００５７】
第１の実施形態とは異なり、この第３の実施形態では、各パッドにつながれたスイッチ素子はＳＲ列の出力によって順次制御される。具体的には、図３（ｂ）に示すように、まず、テストパッド５１の電位をＶｓｓからＶｃｃに上げて、制御回路６５を起動する。制御回路６５は、一定周期のクロック信号を発生し、ノードｎ３１を介してこれを各ＳＲのクロック入力端子に供給する。
【００５８】
各ＳＲ６６〜６９には電源投入時にあらかじめ定められた初期値が設定されている。図３（ｂ）では、ＳＲ６６、６７、および６８はＶｓｓに、ＳＲ６９はＶｃｃに設定されている。これらのＳＲ６６〜６９は、クロックの立ち下がりでデータ入力端子の状態を内部に取り込み、クロックの立ち上がりでそれを出力端子に出力する。
【００５９】
前述したように、これらのＳＲはリング状に接続されているため、クロックの各立ち上がりで、ＳＲ６９の出力がＳＲ６６、ＳＲ６７、ＳＲ６８と、順次転送される。したがって、図３（ｂ）に示したように、ＳＲ６６の出力端子、つまり、ノードｎ３２はＴａの期間、ＳＲ６７の出力端子、つまり、ノードｎ３３はＴｂの期間、ＳＲ６８の出力端子、つまり、ノードｎ３４はＴｃの期間、にＶｃｃとなる。
【００６０】
パッドａ５６、パッドｂ５７、およびパッドｃ５８に与える信号を、テストパッド５１と同様に、コンタクトチェック期間中はＶｃｃにしておけば、モニターパッド５２の電圧をモニターすることで、各パッドへのプローブ針のコンタクトチェックを行うことができる。
【００６１】
すなわち、期間Ｔａでは、ノードｎ３２がＶｃｃなので、ＮＭＯＳ６０はＯＮ状態となり、パッドａ５６とプローブ針との電気的導通に問題が無ければ、ＮＭＯＳ５９はダイオード接続であり、モニター用抵抗５４に電流が流れ、図３（ｂ）に示した実線（ＯＫ）のように、モニターパッド５２の電位はＶｃｃ−αとなる。ここでαはＮＭＯＳ５９がダイオード接続されているために起こるしきい値落ち分の電圧である。
【００６２】
もし、何らかの原因でパッドａ５６とプローブ針との接触抵抗が高抵抗になっていたり、電気的に非導通になっていたりすれば、パッドａ５６には電圧がかからず、したがってモニターパッド５２は、図３（ｂ）に示した破線（ＮＧ）のように、ほぼＶｓｓのままとなる。接触抵抗がモニター用抵抗５４と同程度のオーダーの場合には、モニター用パッド５２に現れる電圧は、Ｖｃｃ−αとＶｓｓとの中間の値となる。
【００６３】
同様に、期間Ｔｂでは、ノードｎ３３がＶｃｃなので、ＮＭＯＳ６２がＯＮ状態となり、パッドｂ５７とプローブ針との導通に問題がなければ、モニター用パッド５２はＶｃｃ−αになり、接触不良があれば、Ｖｓｓになる。
【００６４】
期間Ｔｃでも、同様に、パッドｃ５８とプローブ針の接触抵抗の大きさにしたがって、モニター用パッド５２に現れる電圧が決まる。
【００６５】
最後に、ノードｎ３５がＶｃｃになったときに、テストパッド５１に与える信号をＶｓｓにして、コンタクトチェックを終了する。
【００６６】
このようにして、本発明の第３の実施形態では、パッドａ５６、ｂ５７、ｃ５８に所定の電圧を与え、ＳＲ６６、６７、６８の出力電圧に応じてモニターパッド５２に現れる電圧によってコンタクトチェック結果が出力されるようにしている。
【００６７】
プルダウン抵抗５３は、製品として出荷された後に制御回路６５が誤動作することを防ぎ、結果的には、第１の実施形態と同様に、ＮＭＯＳ６０、６２、および６４のＯＦＦ状態を保証するために使用する。また、ＮＭＯＳ５５もプルダウン抵抗５３によってＯＦＦ状態が保証される。
【００６８】
上記第３の実施形態によれば、スイッチ素子としてのＮＭＯＳ６０、６２、および６４の制御を内部回路で行うので、外部から複雑な信号を入力する必要がなく、容易にコンタクトチェックを行うことができる。
【００６９】
上述したテストパッド５１への入力信号の与え方は、第１の実施形態と同様に、測定針を用いてもよい。
【００７０】
また、第１の実施形態と同様に、モニター用抵抗５４およびＮＭＯＳ５５はなくともよい。
【００７１】
なお、上記各実施形態では、簡単のため、コンタクトチェックを行うパッドは３個としたが、本発明はこれに限られるものではない。たとえば、コンタクトチェックを行うパッドは、２個、４個、５個などＮ個（Ｎ≧１の自然数）とすることができるが、特に、本発明の各実施形態の構成を１００以上のパッドを有するチップの各パッドに対して適用した場合には、コンタクトチェックのための時間を飛躍的に短縮することが可能な半導体装置を得ることができる。
【００７２】
また、ダイオード接続されたＮＭＯＳは、ｐｎ接合を利用した接合ダイオードを用いてもよい。
【００７３】
さらに、スイッチ素子として、ＮＭＯＳを用いているが、これは、ｐ型ＭＯＳ−ＦＥＴ（以下ＰＭＯＳという）、あるいはＮＭＯＳとＰＭＯＳを並列接続したものを用いてもよい。ＰＭＯＳをスイッチ素子として用いる場合には、そのゲート端子の制御ロジックがＮＭＯＳの場合とは異なるため、インバータなどの追加回路が必要になることはいうまでもない。
【００７４】
【発明の効果】
以上説明したように本発明によれば、コンタクトチェック用の回路を半導体装置内部に設けているので、簡単な測定装置を用いてパッドとプローブ針との間のコンタクトチェックを効率良く行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係わる半導体装置を示す回路図、およびその入出力信号を示す波形図。
【図２】本発明の第２の実施形態に係わる半導体装置を示す回路図。
【図３】本発明の第３の実施形態に係わる半導体装置を示す回路図、およびその入出力信号と内部ノードの動作を示す波形図。
【図４】従来の半導体装置におけるコンタクトチェックの方法を示すイメージ図。
【符号の説明】
１１、３１、５１ テストパッド
１２、５２ モニターパッド
１３、３２、５３ プルダウン抵抗
１４、３８、５４ モニター用抵抗
１５、２０、２２、２４、３７、４０、４２、５５、６０、６２、６４ スイッチ素子（ＮＭＯＳ）
１６、３３、５６ パッドａ
１７、３４、５７ パッドｂ
１８、３５、５８ パッドｃ
１９、２１、２３、３６、３９、４１、５９、６１、６３ ダイオード（ＮＭＯＳ）
２５、４３、７０ Ｖｓｓパッド
６５ 制御回路
６６、６７、６８、６９ シフトレジスタ（ＳＲ）
【発明の属する技術分野】
本発明は、簡単な測定装置を用いてパッドとプローブ針との間のコンタクトチェックを効率良く行える半導体装置に関する。
【０００２】
【従来の技術】
半導体装置の開発初期においては、回路ロジックの間違いや製造上のトラブルなどが原因で、所望の特性が得られないことが起こりうる。このような時には、その不良原因を検知するため、半導体装置に特定の信号波形を入力し、その出力波形や回路の内部ノードの波形を観察する必要がある。
【０００３】
このような、内部信号波形の観察による回路動作の不良解析においては、一般に、特定の信号波形の発生装置としてパルスジェネレータが用いられ、また、出力信号の波形観察にはオシロスコープが用いられる。また、これらの測定装置と半導体装置を電気的に接続するために、プローブカードに固定された必要数の金属製プローブ針を、その弾性を利用して半導体装置のそれぞれのパッドに同時に接触させる方法が取られる。
【０００４】
また、内部ノードなど、パッドに出ていない信号波形を観察するためには、プローブ針とは別にマニュアル操作で観察したいノードに測定針をたてて、その出力信号波形をオシロスコープなどに表示する方法が取られる。こうした方法で不良解析を行う時に、最初にしなければならないことは、プローブ針とパッドのそれぞれが電気的に低抵抗で接続されているかどうかを確認するコンタクトチェックである。
【０００５】
このコンタクトチェックにおいて、プローブカードへのプローブ針の取りつけ精度、あるいは、プローブ針先端の加工精度などとの関係で、一部のプローブ針とパッドが物理的に接触しない場合や、製造上のトラブルで一部のパッド上に絶縁膜が薄く残ってしまう場合などがある。特に、近年はひとつの半導体装置のパッドが１００以上であることも珍しくなく、プローブ針とパッドとの接触不良が起こる可能性が高くなってきている。
【０００６】
図４は従来の半導体装置におけるコンタクトチェックの方法を示すイメージ図である。
【０００７】
プローブカード（図示せず）に固定された複数のプローブ針８１は、半導体装置８２に設けられた各パッド８３に接触するように固定され、それぞれにパルスジェネレータ８４の出力端子から所定の信号波形が与えられる。コンタクトチェックは、図に示すように、測定針８５をマニュアル操作でパッド８３に順次接触させ、オシロスコープ８６などを用いて、その電圧を観察することで行われる。
【０００８】
この様なマニュアル操作によるコンタクトチェックは、パッド８３の一つ一つに順次測定針８５を立てて行うため時間がかかるばかりでなく、近年のパッドサイズの縮小傾向によって、ますます困難になってきている。すなわち、パッド８３は一辺が５０μｍ〜１００μｍ程度であり、一方、プローブ針８１や測定針８５の針先は太さ２０μｍ〜３０μｍ程度である。プローブ針８１の針先の位置精度も、同程度の誤差をもっており、プローブ針８１をさけて測定針８５をパッド８３に立てられない場合がある。
【０００９】
最近の半導体装置は１００以上のパッド８３を持ったものも多くあり、実際には上記のマニュアル操作によるコンタクトチェックをすべてのパッド８３に対して行うことは現実的ではない。このため、一部のパッド８３に所定の信号が入力されず、誤った解析結果を得てしまい、製品の開発が遅れる等の問題があった。
【００１０】
【発明が解決しようとする課題】
上述のごとく、従来の半導体装置は、測定針を用いた内部信号波形の観察による回路動作の不良解析において、これに先立って行われるべきプローブ針とパッドとの間のコンタクトチェックに膨大な時間を要するという問題があった。
【００１１】
本発明は、上記問題点を解決するためになされたもので、安価で簡便な測定機器を用いて効率良くコンタクトチェックを行うことができる半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、信号の入力、または出力に用いられる複数の外部接続用パッドを有する半導体装置であって、コンタクトチェックのための信号を入力するテストパッドと、コンタクトチェックの結果を外部に出力するモニターパッドと、前記複数の外部接続用パッドに対応してアノードが接続された複数の整流素子と、前記テストパッドに接続された制御用入力端子の電圧に従って導通状態または非導通状態が設定される電流路を有し、この電流路の一端が前記整流素子のカソードに接続され、他端が前記モニターパッドに接続されている複数のスイッチ素子とを具備し、前記テストパッドに前記複数のスイッチ素子が導通状態となる信号を与え、前記複数の外部接続用パッドの一つに所定の電位を与えた時に前記モニターパッドに現れる電圧によってコンタクトチェック結果が出力されるようにしたことを特徴としている。
【００１３】
本発明によれば、コンタクトチェック用の回路を半導体装置内部に設けているので、簡単な測定装置を用いてパッドとプローブ針との間のコンタクトチェックを効率良く行える半導体装置を実現することができる。
【００１４】
また、本発明の半導体装置は、信号の入力、または出力に用いられる複数の外部接続用パッドを有する半導体装置であって、コンタクトチェックのための信号を入力するテストパッドと、コンタクトチェックの結果を外部に出力するモニターパッドと、前記複数の外部接続用パッドに対応してアノードが接続された複数の整流素子と、制御用入力端子の電圧に従って導通状態または非導通状態が設定される電流路を有し、この電流路の一端が前記整流素子のカソードに接続され、他端が前記モニターパッドに接続されている複数のスイッチ素子と、前記テストパッドからの入力信号に基づいて一定周期のクロック信号を出力する制御回路と、この制御回路からのクロック信号が入力され、その周期に基づいて複数のシフトレジスタの間を信号がリング状に伝搬され、各シフトレジスタの出力が前記スイッチ素子の前記制御用入力端子に接続された複数のシフトレジスタ回路とを具備し、前記テストパッドから前記シフトレジスタ回路を介して、前記複数のスイッチ素子の一つが導通状態となる信号を与え、前記複数の外部接続用パッドに所定の電位を与えた時に前記モニターパッドに現れる電圧によってコンタクトチェック結果が出力されるようにしたことを特徴としている。
【００１５】
本発明によれば、コンタクトチェック用の回路を半導体装置内部に設けているので、簡単な測定装置を用いてパッドとプローブ針との間のコンタクトチェックを効率良く行える半導体装置を実現することができる。
【００１６】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下実施形態という）を説明する。
【００１７】
（第１の実施形態）
図１（ａ）は、本発明の第１の実施形態に係わる半導体装置を示す回路図である。また、同図（ｂ）はその入出力信号を示す波形図である。
【００１８】
図１（ａ）に示すように、第１の実施形態の半導体装置は、コンタクトチェックで使用するテストパッド１１とモニターパッド１２を持ち、テストパッド１１には基準電位（以下Ｖｓｓという）との間にプルダウン抵抗１３が接続されている。Ｖｓｓは、このチップ全体の基準となる電位が供給されている電源で、Ｖｓｓパッド２５に電気的に接続されている。
【００１９】
また、モニターパッド１２には、Ｖｓｓパッド２５との間にモニター用抵抗１４とスイッチ素子としてのｎ型ＭＯＳ−ＦＥＴ（以下ＮＭＯＳという）１５が直列に接続されている。
【００２０】
すなわち、モニターパッド１２とモニター用抵抗１４の一端が接続され、モニター用抵抗１４の他端にはＮＭＯＳ１５のドレイン端子が接続され、そのソース端子はＶｓｓパッド２５に接続されている。ＮＭＯＳ１５のゲート端子はテストパッド１１に接続されている。
【００２１】
さらに、コンタクトチェックを行うべきパッドａ１６、パッドｂ１７、パッドｃ１８には、それぞれ、モニターパッド１２との間に、ダイオード接続したＮＭＯＳとスイッチ素子としてのＮＭＯＳが直列に接続されている。
【００２２】
すなわち、パッドａ１６にＮＭＯＳ１９のドレイン端子とゲート端子が接続され、そのソース端子にはＮＭＯＳ２０のドレイン端子が接続されている。ＮＭＯＳ２０のゲート端子はテストパッド１１に接続され、また、ソース端子はモニターパッド１２に接続されている。
【００２３】
パッドｂ１７にはＮＭＯＳ２１のドレイン端子とゲート端子が接続され、そのソース端子にはＮＭＯＳ２２のドレイン端子が接続されている。ＮＭＯＳ２２のゲート端子はテストパッド１１に接続され、また、ソース端子はモニターパッド１２に接続されている。
【００２４】
パッドｃ１８にはＮＭＯＳ２３のドレイン端子とゲート端子が接続され、そのソース端子にはＮＭＯＳ２４のドレイン端子が接続されている。ＮＭＯＳ２４のゲート端子はテストパッド１１に接続され、また、ソース端子はモニターパッド１２に接続されている。
【００２５】
上述した回路構成でコンタクトチェックを行う方法を、図１（ｂ）を用いて説明する。テストパッド１１、パッドａ１６、パッドｂ１７、およびパッドｃ１８にはパルスジェネレータで発生させた信号を、プローブ針を介してそれぞれ与える。また、モニターパッド１２には測定針を介してオシロスコープを接続し、その出力波形を観察し、プローブ針と各パッドとの電気的導通をチェックする。
【００２６】
具体的には、図１（ｂ）に示すように、まず、テストパッド１１の電位をＶｓｓから電源電圧（以下Ｖｃｃという）まで上げてＮＭＯＳ２０、２２、２４、および１５をＯＮ状態にする。次に、パッドａ１６に与える信号ａをＴａの期間だけＶｃｃにする。パッドａ１６とプローブ針との電気的導通に問題が無ければ、ＮＭＯＳ１９はダイオード接続であり、ＮＭＯＳ２０はＯＮ状態なので、モニター用抵抗１４に電流が流れ、図１（ｂ）に示した実線（ＯＫ）のように、モニターパッド１２の電位はＶｃｃ−αとなる。
【００２７】
ここでαはＮＭＯＳ１９がダイオード接続されているために起こるしきい値落ち分の電圧である。もし、何らかの原因でパッドａ１６とプローブ針との接触抵抗が高抵抗になっていたり、電気的に非導通になっていたりすれば、パッドａ１６には電圧がかからず、したがってモニターパッド１２は、図１（ｂ）に示した破線（ＮＧ）のように、ほぼＶｓｓのままとなる。接触抵抗がモニター用抵抗１４と同程度のオーダーの場合には、モニター用パッド１２に現れる電圧は、Ｖｃｃ−αとＶｓｓとの中間の値となる。
【００２８】
次に、パッドｂ１７に与える信号ｂをＴｂの期間だけＶｃｃにする。ダイオード接続されたＮＭＯＳ２１とスイッチ素子としてのＮＭＯＳ２２は、上記のパッドａ１６に接続されたものと同様の動作をするので、パッドｂ１７とプローブ針との導通に問題がなければ、モニター用パッド１２はＶｃｃ−αになり、接触不良があれば、図１（ｂ）の破線で示したように、ほぼＶｓｓになる。
【００２９】
次に、パッドｃ１８に与える信号ｃをＴｃの期間だけＶｃｃにする。このときも同様に、パッドｃ１８とプローブ針の接触抵抗の大きさにしたがって、モニター用パッド１２に現れる電圧が決まる。
【００３０】
最後に、テストパッド１１の電位をＶｓｓに落とし、ＮＭＯＳ２０、ＮＭＯＳ２２、２４、および１５のスイッチ素子をＯＦＦ状態にして、コンタクトチェックを終了する。
【００３１】
このようにして、本発明の第１の実施形態では、パッドａ１６、ｂ１７、ｃ１８に順次所定の電圧を与えた時に、モニターパッド１２に現れる電圧によってコンタクトチェック結果が出力されるようにしている。
【００３２】
コンタクトチェック以外の測定では、パッドａ１６、パッドｂ１７、およびパッドｃ１８には所望の入力信号が与えられるので、これらに影響が出ないよう、ＮＭＯＳ２０、２２、および２４はＯＦＦ状態にしておかなければならない。実際の製品として出荷する際には、プルダウン抵抗１３によって、ＮＭＯＳ２０、２２、２４、および１５のＯＦＦ状態を保証しておくことが望ましい。また、テストパッド１１をＶｓｓにボンディングワイヤで接続してもよい。
【００３３】
上記第１の実施形態によれば、プローブ針の立っているパッドにマニュアル操作で測定針を立てる必要がなく、パルスジェネレータの発生信号の変更だけで、すべてのパッドのコンタクトチェックを連続して行えるので、コンタクトチェックの時間を大幅に短縮することができる。
【００３４】
また、電流モニターが可能な測定器を用いて、モニター用パッドを検査することを前提にすれば、モニター用抵抗１４およびＮＭＯＳ１５はなくともよい。
【００３５】
（第２の実施形態）
図２は、本発明の第２の実施形態に係わる半導体装置を示す回路図である。
【００３６】
図２に示すように、この第２の実施形態の半導体装置は、コンタクトチェックで使用するテストパッド３１を持ち、これにはＶｓｓとの間にプルダウン抵抗３２が接続されている。Ｖｓｓは、このチップ全体の基準となる電位が供給されている電源で、Ｖｓｓパッド４３に電気的に接続されている。
【００３７】
コンタクトチェックを行うべきパッドａ３３、パッドｂ３４、パッドｃ３５には、それぞれ、Ｖｓｓパッド４３との間に、ダイオード接続したＮＭＯＳとスイッチ素子としてのＮＭＯＳ、およびモニター用抵抗が直列に接続されている。
【００３８】
すなわち、パッドａ３３にＮＭＯＳ３６のドレイン端子とゲート端子が接続され、そのソース端子にはＮＭＯＳ３７のドレイン端子が接続されている。ＮＭＯＳ３７のゲート端子はテストパッド３１に接続され、また、ソース端子はモニター用抵抗３８の一端に接続されている。以下、この接続点をノードｎ２１という。モニター用抵抗３８の他端はＶｓｓパッド４３に接続されている。
【００３９】
パッドｂ３４にはＮＭＯＳ３９のドレイン端子とゲート端子が接続され、そのソース端子にはＮＭＯＳ４０のドレイン端子が接続されている。ＮＭＯＳ４０のゲート端子はテストパッド３１に接続され、また、ソース端子はノードｎ２１に接続されている。
【００４０】
パッドｃ３５にはＮＭＯＳ４１のドレイン端子とゲート端子が接続され、そのソース端子にはＮＭＯＳ４２のドレイン端子が接続されている。ＮＭＯＳ４２のゲート端子はテストパッド３１に接続され、また、ソース端子はノードｎ２１に接続されている。
【００４１】
上述した回路構成でコンタクトチェックを行う方法を説明する。この第２の実施形態では、コンタクトチェックの結果を電気的にではなく、赤外線顕微鏡を用いて光学的に行うことを前提にしている。また、テストパッド３１、パッドａ３３、パッドｂ３４、およびパッドｃ３５に与える入力信号、および入力方法は、第１の実施形態と同様なので説明は省略する。
【００４２】
パッドａ３３に与えられる信号がＶｃｃで、パッドａ３３とプローブ針との電気的導通に問題が無ければ、ＮＭＯＳ３６はダイオード接続であり、ＮＭＯＳ３７はＯＮ状態なので、モニター用抵抗３８に電流が流れ発熱する。逆に、何らかの原因でパッドａ３３とプローブ針との接触抵抗が高抵抗になっていたり、電気的に非導通になっていたりすれば、パッドａ３３には電圧がかからず、したがってモニター用抵抗３８には電流が流れず、発熱もしない。
【００４３】
この発熱の有無を赤外線顕微鏡で観察すれば、パッドａ３３とプローブ針のコンタクトチェックを瞬時に行うことができる。同様に、パッドｂ３４、パッドｃ３５にも順次Ｖｃｃを与え、モニター用抵抗３８の発熱を観察することで、コンタクトチェックを行う。
【００４４】
上記第２の実施形態によれば、モニター用抵抗３８に流れる電流をその発熱を利用して赤外線顕微鏡で観察するので、オシロスコープが必要なく、モニター用パッドも省略することができる。
【００４５】
上述したテストパッド３１への入力信号の与え方は、第１の実施形態と同様に、測定針を用いてもよい。
【００４６】
（第３の実施形態）
図３（ａ）は、本発明の第３の実施形態に係わる半導体装置を示す回路図である。同図（ｂ）は、その入出力信号、および内部ノードの動作を示す波形図である。
【００４７】
図３（ａ）に示すように、この第３の実施形態の半導体装置は、コンタクトチェックで使用するテストパッド５１とモニターパッド５２を持ち、テストパッド５１にはＶｓｓとの間にプルダウン抵抗５３が接続されている。Ｖｓｓは、このチップ全体の基準となる電位が供給されている電源で、Ｖｓｓパッド７０に電気的に接続されている。
【００４８】
また、モニターパッド５２には、Ｖｓｓパッド７０との間にモニター用抵抗５４とスイッチ素子としてのＮＭＯＳ５５が直列に接続されている。
【００４９】
すなわち、モニターパッド５２とモニター用抵抗５４の一端が接続され、モニター用抵抗５４の他端にはＮＭＯＳ５５のドレイン端子が接続され、そのソース端子はＶｓｓパッド７０に接続されている。ＮＭＯＳ５５のゲート端子はテストパッド５１に接続されている。
【００５０】
さらに、コンタクトチェックを行うべきパッドａ５６、パッドｂ５７、パッドｃ５８には、それぞれ、モニターパッド５２との間に、ダイオード接続したＮＭＯＳとスイッチ素子としてのＮＭＯＳが直列に接続されている。
【００５１】
すなわち、パッドａ５６にＮＭＯＳ５９のドレイン端子とゲート端子が接続され、そのソース端子にはＮＭＯＳ６０のドレイン端子が接続されている。ＮＭＯＳ６０のゲート端子はシフトレジスタ（以下ＳＲという）６６の出力ノードｎ３２に接続され、また、ソース端子はモニターパッド５２に接続されている。
【００５２】
パッドｂ５７にはＮＭＯＳ６１のドレイン端子とゲート端子が接続され、そのソース端子にはＮＭＯＳ６２のドレイン端子が接続されている。ＮＭＯＳ６２のゲート端子はＳＲ６７の出力ノードｎ３３に接続され、また、ソース端子はモニターパッド５２に接続されている。
【００５３】
パッドｃ５８にはＮＭＯＳ６３のドレイン端子とゲート端子が接続され、そのソース端子にはＮＭＯＳ６４のドレイン端子が接続されている。ＮＭＯＳ６４のゲート端子はＳＲ６８の出力ノードｎ３４に接続され、また、ソース端子はモニターパッド５２に接続されている。
【００５４】
また、第３の実施例の半導体装置には、入力端子と出力端子を持つ制御回路６５と、データ入力端子、データ出力端子、およびクロック入力端子を持つ複数のＳＲ６６〜６９が設けられている。制御回路６５の入力端子はテストパッド５１に接続され、その出力端子は、各ＳＲ６６〜６９のクロック入力端子に接続されている。以下、この接続点をノードｎ３１という。各ＳＲのデータ出力端子は右隣のＳＲのデータ入力端子に接続され、全体としてリング状に接続されている。
【００５５】
すなわち、ＳＲ６６のデータ出力端子はＳＲ６７のデータ入力端子に、ＳＲ６７のデータ出力端子はＳＲ６８のデータ入力端子に、ＳＲ６８のデータ出力端子はＳＲ６９のデータ入力端子に、ＳＲ６９のデータ出力端子はＳＲ６６のデータ入力端子に、それぞれ接続されている。以下、ＳＲ６６の出力をノードｎ３２、ＳＲ６７の出力をノードｎ３３、ＳＲ６８の出力をノードｎ３４、ＳＲ６９の出力をノードｎ３５という。
【００５６】
上述した回路構成でコンタクトチェックを行う方法を、図３（ｂ）を用いて説明する。また、テストパッド５１、パッドａ５６、パッドｂ５７、およびパッドｃ５８には、第１の実施形態と同様に、パルスジェネレータで発生させた信号を、プローブ針を介してそれぞれ与える。また、モニターパッド５２には測定針を介してオシロスコープを接続し、その出力波形を観察し、プローブ針と各パッドとの電気的導通をチェックする。
【００５７】
第１の実施形態とは異なり、この第３の実施形態では、各パッドにつながれたスイッチ素子はＳＲ列の出力によって順次制御される。具体的には、図３（ｂ）に示すように、まず、テストパッド５１の電位をＶｓｓからＶｃｃに上げて、制御回路６５を起動する。制御回路６５は、一定周期のクロック信号を発生し、ノードｎ３１を介してこれを各ＳＲのクロック入力端子に供給する。
【００５８】
各ＳＲ６６〜６９には電源投入時にあらかじめ定められた初期値が設定されている。図３（ｂ）では、ＳＲ６６、６７、および６８はＶｓｓに、ＳＲ６９はＶｃｃに設定されている。これらのＳＲ６６〜６９は、クロックの立ち下がりでデータ入力端子の状態を内部に取り込み、クロックの立ち上がりでそれを出力端子に出力する。
【００５９】
前述したように、これらのＳＲはリング状に接続されているため、クロックの各立ち上がりで、ＳＲ６９の出力がＳＲ６６、ＳＲ６７、ＳＲ６８と、順次転送される。したがって、図３（ｂ）に示したように、ＳＲ６６の出力端子、つまり、ノードｎ３２はＴａの期間、ＳＲ６７の出力端子、つまり、ノードｎ３３はＴｂの期間、ＳＲ６８の出力端子、つまり、ノードｎ３４はＴｃの期間、にＶｃｃとなる。
【００６０】
パッドａ５６、パッドｂ５７、およびパッドｃ５８に与える信号を、テストパッド５１と同様に、コンタクトチェック期間中はＶｃｃにしておけば、モニターパッド５２の電圧をモニターすることで、各パッドへのプローブ針のコンタクトチェックを行うことができる。
【００６１】
すなわち、期間Ｔａでは、ノードｎ３２がＶｃｃなので、ＮＭＯＳ６０はＯＮ状態となり、パッドａ５６とプローブ針との電気的導通に問題が無ければ、ＮＭＯＳ５９はダイオード接続であり、モニター用抵抗５４に電流が流れ、図３（ｂ）に示した実線（ＯＫ）のように、モニターパッド５２の電位はＶｃｃ−αとなる。ここでαはＮＭＯＳ５９がダイオード接続されているために起こるしきい値落ち分の電圧である。
【００６２】
もし、何らかの原因でパッドａ５６とプローブ針との接触抵抗が高抵抗になっていたり、電気的に非導通になっていたりすれば、パッドａ５６には電圧がかからず、したがってモニターパッド５２は、図３（ｂ）に示した破線（ＮＧ）のように、ほぼＶｓｓのままとなる。接触抵抗がモニター用抵抗５４と同程度のオーダーの場合には、モニター用パッド５２に現れる電圧は、Ｖｃｃ−αとＶｓｓとの中間の値となる。
【００６３】
同様に、期間Ｔｂでは、ノードｎ３３がＶｃｃなので、ＮＭＯＳ６２がＯＮ状態となり、パッドｂ５７とプローブ針との導通に問題がなければ、モニター用パッド５２はＶｃｃ−αになり、接触不良があれば、Ｖｓｓになる。
【００６４】
期間Ｔｃでも、同様に、パッドｃ５８とプローブ針の接触抵抗の大きさにしたがって、モニター用パッド５２に現れる電圧が決まる。
【００６５】
最後に、ノードｎ３５がＶｃｃになったときに、テストパッド５１に与える信号をＶｓｓにして、コンタクトチェックを終了する。
【００６６】
このようにして、本発明の第３の実施形態では、パッドａ５６、ｂ５７、ｃ５８に所定の電圧を与え、ＳＲ６６、６７、６８の出力電圧に応じてモニターパッド５２に現れる電圧によってコンタクトチェック結果が出力されるようにしている。
【００６７】
プルダウン抵抗５３は、製品として出荷された後に制御回路６５が誤動作することを防ぎ、結果的には、第１の実施形態と同様に、ＮＭＯＳ６０、６２、および６４のＯＦＦ状態を保証するために使用する。また、ＮＭＯＳ５５もプルダウン抵抗５３によってＯＦＦ状態が保証される。
【００６８】
上記第３の実施形態によれば、スイッチ素子としてのＮＭＯＳ６０、６２、および６４の制御を内部回路で行うので、外部から複雑な信号を入力する必要がなく、容易にコンタクトチェックを行うことができる。
【００６９】
上述したテストパッド５１への入力信号の与え方は、第１の実施形態と同様に、測定針を用いてもよい。
【００７０】
また、第１の実施形態と同様に、モニター用抵抗５４およびＮＭＯＳ５５はなくともよい。
【００７１】
なお、上記各実施形態では、簡単のため、コンタクトチェックを行うパッドは３個としたが、本発明はこれに限られるものではない。たとえば、コンタクトチェックを行うパッドは、２個、４個、５個などＮ個（Ｎ≧１の自然数）とすることができるが、特に、本発明の各実施形態の構成を１００以上のパッドを有するチップの各パッドに対して適用した場合には、コンタクトチェックのための時間を飛躍的に短縮することが可能な半導体装置を得ることができる。
【００７２】
また、ダイオード接続されたＮＭＯＳは、ｐｎ接合を利用した接合ダイオードを用いてもよい。
【００７３】
さらに、スイッチ素子として、ＮＭＯＳを用いているが、これは、ｐ型ＭＯＳ−ＦＥＴ（以下ＰＭＯＳという）、あるいはＮＭＯＳとＰＭＯＳを並列接続したものを用いてもよい。ＰＭＯＳをスイッチ素子として用いる場合には、そのゲート端子の制御ロジックがＮＭＯＳの場合とは異なるため、インバータなどの追加回路が必要になることはいうまでもない。
【００７４】
【発明の効果】
以上説明したように本発明によれば、コンタクトチェック用の回路を半導体装置内部に設けているので、簡単な測定装置を用いてパッドとプローブ針との間のコンタクトチェックを効率良く行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係わる半導体装置を示す回路図、およびその入出力信号を示す波形図。
【図２】本発明の第２の実施形態に係わる半導体装置を示す回路図。
【図３】本発明の第３の実施形態に係わる半導体装置を示す回路図、およびその入出力信号と内部ノードの動作を示す波形図。
【図４】従来の半導体装置におけるコンタクトチェックの方法を示すイメージ図。
【符号の説明】
１１、３１、５１ テストパッド
１２、５２ モニターパッド
１３、３２、５３ プルダウン抵抗
１４、３８、５４ モニター用抵抗
１５、２０、２２、２４、３７、４０、４２、５５、６０、６２、６４ スイッチ素子（ＮＭＯＳ）
１６、３３、５６ パッドａ
１７、３４、５７ パッドｂ
１８、３５、５８ パッドｃ
１９、２１、２３、３６、３９、４１、５９、６１、６３ ダイオード（ＮＭＯＳ）
２５、４３、７０ Ｖｓｓパッド
６５ 制御回路
６６、６７、６８、６９ シフトレジスタ（ＳＲ）
Claims (6)
- 信号の入力、または出力に用いられる複数の外部接続用パッドを有する半導体装置であって、
コンタクトチェックのための信号を入力するテストパッドと、
コンタクトチェックの結果を外部に出力するモニターパッドと、
前記複数の外部接続用パッドに対応してアノードが接続された複数の整流素子と、
前記テストパッドに接続された制御用入力端子の電圧に従って導通状態または非導通状態が設定される電流路を有し、この電流路の一端が前記整流素子のカソードに接続され、他端が前記モニターパッドに接続されている複数のスイッチ素子とを具備し、
前記テストパッドに前記複数のスイッチ素子が導通状態となる信号を与え、前記複数の外部接続用パッドの一つに所定の電位を与えた時に前記モニターパッドに現れる電圧によってコンタクトチェック結果が出力されるようにしたことを特徴とする半導体装置。 - 外部より基準電位を供給する電源パッドと、
この電源パッドと前記モニターパッドとの間に接続されたモニター用抵抗と、
をさらに具備したことを特徴とする請求項１に記載の半導体装置。 - 信号の入力、または出力に用いられる複数の外部接続用パッドを有する半導体装置であって、
コンタクトチェックのための信号を入力するテストパッドと、
前記複数の外部接続用パッドに対応してアノードが接続された複数の整流素子と、
前記テストパッドに接続された制御用入力端子の電圧に従って導通状態または非導通状態が設定される電流路を有し、この電流路の一端が前記整流素子のカソードに接続され、他端が同一ノードである共通端に接続されている複数のスイッチ素子と、
外部より基準電位を供給する電源パッドと、
この電源パッドと前記共通端との間に接続されたモニター用抵抗とを具備し、
前記テストパッドに前記複数のスイッチ素子が導通状態となる信号を与え、前記複数の外部接続用パッドの一つに前記電源パッドより高い電圧を与えることを特徴とする半導体装置。 - 前記モニター用抵抗で発生する発熱を赤外線検知装置に出力することを特徴とする請求項３に記載の半導体装置。
- 信号の入力、または出力に用いられる複数の外部接続用パッドを有する半導体装置であって、
コンタクトチェックのための信号を入力するテストパッドと、
コンタクトチェックの結果を外部に出力するモニターパッドと、
前記複数の外部接続用パッドに対応してアノードが接続された複数の整流素子と、
制御用入力端子の電圧に従って導通状態または非導通状態が設定される電流路を有し、この電流路の一端が前記整流素子のカソードに接続され、他端が前記モニターパッドに接続されている複数のスイッチ素子と、
前記テストパッドからの入力信号に基づいて一定周期のクロック信号を出力する制御回路と、
この制御回路からのクロック信号が入力され、その周期に基づいて複数のシフトレジスタの間を信号がリング状に伝搬され、各シフトレジスタの出力が前記スイッチ素子の前記制御用入力端子に接続された複数のシフトレジスタ回路とを具備し、
前記テストパッドから前記シフトレジスタ回路を介して、前記複数のスイッチ素子の一つが導通状態となる信号を与え、前記複数の外部接続用パッドに所定の電位を与えた時に前記モニターパッドに現れる電圧によってコンタクトチェック結果が出力されるようにしたことを特徴とする半導体装置。 - 外部より基準電位を供給する電源パッドと、
この電源パッドと前記モニターパッドとの間に接続されたモニター用抵抗と、
をさらに具備したことを特徴とする請求項５に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002282456A JP2004119774A (ja) | 2002-09-27 | 2002-09-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002282456A JP2004119774A (ja) | 2002-09-27 | 2002-09-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004119774A true JP2004119774A (ja) | 2004-04-15 |
Family
ID=32276599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002282456A Pending JP2004119774A (ja) | 2002-09-27 | 2002-09-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004119774A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7622940B2 (en) | 2007-08-07 | 2009-11-24 | Samsung Electronics Co., Ltd. | Semiconductor device having contact failure detector |
| US8278935B2 (en) | 2007-04-05 | 2012-10-02 | Renesas Electronics Corporation | Probe resistance measurement method and semiconductor device with pads for probe resistance measurement |
| CN110676268A (zh) * | 2019-09-29 | 2020-01-10 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板、显示面板 |
-
2002
- 2002-09-27 JP JP2002282456A patent/JP2004119774A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8278935B2 (en) | 2007-04-05 | 2012-10-02 | Renesas Electronics Corporation | Probe resistance measurement method and semiconductor device with pads for probe resistance measurement |
| US9217770B2 (en) | 2007-04-05 | 2015-12-22 | Renesas Electronics Corporation | Probe resistance measurement method and semiconductor device with pads for probe resistance measurement |
| US7622940B2 (en) | 2007-08-07 | 2009-11-24 | Samsung Electronics Co., Ltd. | Semiconductor device having contact failure detector |
| KR101274208B1 (ko) * | 2007-08-07 | 2013-06-17 | 삼성전자주식회사 | 접촉 불량 검출회로를 구비하는 반도체 장치 |
| CN110676268A (zh) * | 2019-09-29 | 2020-01-10 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板、显示面板 |
| US11222828B1 (en) | 2019-09-29 | 2022-01-11 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and display panel |
| CN110676268B (zh) * | 2019-09-29 | 2022-02-22 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板、显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3088727B2 (ja) | 零入力電流測定装置 | |
| US20070266280A1 (en) | Method and Apparatus to Test the Power-on-Reset Trip Point of an Integrated Circuit | |
| JPS63302383A (ja) | 回路試験装置及び方法 | |
| KR20140000855A (ko) | 테스트 인터페이스 보드 및 테스트 시스템 | |
| US20110084718A1 (en) | Burn-In Testing System | |
| KR20150021783A (ko) | 테스트 장치 및 이를 포함하는 테스트 시스템 | |
| JP2002026099A (ja) | エレクトロマイグレーション評価回路 | |
| JP2004119774A (ja) | 半導体装置 | |
| US20060170433A1 (en) | Semiconductor test circuit | |
| JP2010266254A (ja) | 半導体装置のオープンテスト回路、オープンテスト回路を備えた半導体チップ及び半導体装置 | |
| US8648617B2 (en) | Semiconductor device and method of testing semiconductor device | |
| KR101297657B1 (ko) | 반도체 테스트 스위치 회로 | |
| CN209895333U (zh) | 服务器硬盘背板电源测试装置 | |
| KR100658653B1 (ko) | 반도체 집적 회로 | |
| JP3161357B2 (ja) | 半導体集積回路装置 | |
| TWI708305B (zh) | 晶圓製程良率分析之大量取樣測試的改良方法 | |
| JP2010165755A (ja) | 半導体装置 | |
| JP4811986B2 (ja) | 半導体集積回路の検査方法 | |
| WO2023085244A1 (ja) | スイッチモジュール検査装置、及びスイッチング素子検査方法 | |
| JP2006303300A (ja) | 半導体装置及びその製造方法 | |
| JP2015103893A (ja) | 半導体集積回路及び該半導体集積回路の試験方法並びに該半導体集積回路におけるラッシュカレントの抑制方法 | |
| US20240162894A1 (en) | Semiconductor Integrated Circuit and Semiconductor Device | |
| JP2011232036A (ja) | 半導体装置 | |
| JP2006170878A (ja) | 電子回路デバイス、および、その測定方法 | |
| JP2002170400A (ja) | 半導体記憶装置および半導体記憶装置用検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |