JP2004111618A

JP2004111618A - Method for manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic equipment

Info

Publication number: JP2004111618A
Application number: JP2002271481A
Authority: JP
Inventors: Yukimasa Ishida; 石田　幸政
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-09-18
Filing date: 2002-09-18
Publication date: 2004-04-08

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a thin film semiconductor device for forming stable TFT of electric characteristics by preventing discharge of hydrogen introduced by hydrogen treatment, and to provide the thin film semiconductor device, an electro-optical device and an electronic equipment. <P>SOLUTION: When the thin film semiconductor device such as a TFT array substrate is manufactured, the hydrogen treatment is performed on a semiconductor film 301 and an insulating film 302 after a substrate 300 forming the semiconductor film 301 and the insulating film 302 is heated in a treatment chamber. Next, the substrate 300 is held in the treatment chamber as it is, and a surface protection film 303 comprising a silicon nitride film is formed without cooling the substrate 300 and exposing the substrate 300 to the atmosphere. Next, the substrate 300 is heated to disperse hydrogen introduced to the semiconductor film 301 and the insulating film 302. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、基板上に薄膜トランジスタ（以下、ＴＦＴという）などが形成された薄膜半導体装置の製造方法、薄膜半導体装置、この薄膜半導体装置をＴＦＴアレイ基板として用いた電気光学装置、およびこの電気光学装置を用いた電子機器に関するものである。
【０００２】
【従来の技術】
アクティブマトリクス型液晶装置や有機エレクトロルミネッセンス装置などの電気光学装置では、画素スイッチング用のアクティブ素子として複数のＴＦＴが形成されたＴＦＴアレイ基板が薄膜半導体装置として用いられている。
【０００３】
このようなＴＦＴアレイ基板を製造する際、能動層、ゲート絶縁膜、あるいは能動層とゲート絶縁膜との界面の欠陥を除去する方法として、水素を導入することにより、前記欠陥を不活性化させる水素化処理が知られている。そして、例えば、前記水素化処理のひとつとして水素プラズマ処理が広く用いられている（例えば、特許文献１参照）。
【０００４】
この水素プラズマ処理は、例えば、半導体膜や絶縁膜などの薄膜を形成した基板をプラズマ処理室内で所定温度まで加熱した後、半導体膜および絶縁膜に水素プラズマを照射し、しかる後に、基板を加熱して半導体膜中および絶縁膜中で水素を拡散させる。その結果、半導体膜、絶縁膜、および半導体膜と絶縁膜との界面に存在していた欠陥を水素の終端化作用により除去することができる。
【０００５】
【特許文献１】
特許第２８０２６１８号
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の方法では、半導体膜および絶縁膜に水素プラズマを照射しても基板を加熱した際、水素が薄膜から放出されてしまう。このため、例えば、半導体膜および絶縁膜を各々、能動層およびゲート絶縁膜としてＴＦＴを製造した場合、図２に一点鎖線Ａ３で示すように、ＴＦＴの伝達特性（Ｓ値）にかなり大きなばらつきが発生してしまう。
【０００７】
そこで、図１４に示すような方法で水素プラズマ処理を行うことが考えられている。ここに示す方法では、まず、半導体膜３０１および絶縁膜３０２を形成した基板３００をプラズマ処理室内で加熱した後（基板加熱工程ＳＴ１１）、半導体膜３０１および絶縁膜３０２に水素プラズマを照射する（水素化工程ＳＴ１２）。次に、プラズマ処理室内の温度を下げて基板３００を冷却した後（降温工程ＳＴ１３）、基板３００をプラズマ処理室から外に出して成膜室に移し、この成膜室内で基板３００を加熱した後（基板加熱工程ＳＴ１４）、半導体膜３０１や絶縁膜３０２の上層側に表面保護膜３０３を形成する（表面保護膜形成工程ＳＴ１５）。次に、成膜室内の温度を下げて基板３００を冷却した後（降温工程ＳＴ１６）、基板３００をプラズマ処理室から外に出して熱処理室に移し、この熱処理内で基板を加熱する（熱処理工程ＳＴ１７）。
【０００８】
このような方法によれば、表面保護膜３０３で表面を覆ってから熱処理工程ＳＴ１７を行っているので、薄膜からの水素の放出を抑制することができる。
【０００９】
しかしながら、このプラズマ処理方法では、水素プラズマを照射した基板３００を一旦、プラズマ処理室で冷却し、大気に晒した後、成膜室に移し、そこで再度、加熱してから表面保護膜３０３を形成しているため、表面保護膜３０３を形成する際の加熱により、薄膜に入り込んだ水素の多くが放出されてしまうという問題点がある。このため、この方法でプラズマ処理を行った半導体膜３０１および絶縁膜３０２を各々、能動層およびゲート絶縁膜としてＴＦＴを製造した場合、図４に点線Ａ２で示すように、ＴＦＴの伝達特性（Ｓ値）に大きなばらつきが発生してしまう。
【００１０】
以上の問題点に鑑みて、本発明の課題は、水素プラズマを照射してから表面保護膜を形成するまでの間での水素の放出を防止することにより、ＴＦＴの伝達特性にばらつきが発生しないなど、電気的な特性の安定したＴＦＴを形成可能な薄膜半導体装置の製造方法、薄膜半導体装置、この薄膜半導体装置をＴＦＴアレイ基板として用いた電気光学装置、およびこの電気光学装置を用いた電子機器を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明では、基板の表面に薄膜を一層あるいは複層、形成した以降、所定の温度条件下で前記薄膜に水素を導入する水素化工程と、所定の温度条件下で前記薄膜の上層側に表面保護膜を形成する表面保護膜形成工程と、前記基板を加熱する熱処理工程とを有する薄膜半導体装置の製造方法において、前記水素化工程の後連続して、前記基板を前記所定の温度よりも低くすることなく、前記表面保護膜形成工程を行うことを特徴とする。
【００１２】
本発明では、水素化工程の後、基板を冷却することなく、表面保護膜形成工程を行うため、表面保護膜を形成する際に基板を再び加熱する必要がない。従って、表面保護膜を形成する際の加熱時に水素が放出されてしまうという事態を回避できる。それ故、水素化処理が効果的に作用するので、ＴＦＴの伝達特性にばらつきが発生しないなど、電気的な特性の安定したＴＦＴを形成することができる。
【００１３】
本発明において、前記水素化工程の後連続して、前記基板を前記所定の温度よりも低い温度の大気に接触させることなく、前記表面保護膜形成工程を行うことが好ましい。
【００１４】
本発明において、処理室内で前記水素化工程を行った後連続して、前記処理室外に前記基板を出すことなく、前記表面保護膜形成工程を行うことが好ましい。
【００１５】
この場合、前記処理室内で前記表面保護膜形成工程を行った後、次の基板に対して前記水素化工程を行う際には、前記処理室内に対して清浄化処理を行ってから次の基板に対する前記水素化工程を行うことが好ましい。処理室内で成膜工程を行うと、処理室内、特にシャワーヘッドに膜が付着し、このような膜が付着した状態で水素水素化工程を行うと、前回と今回との間でプラズマ電位に差が生じ、水素の投入量が変化してしまう。しかるに、処理室内に対して清浄化処理を行ってから次の基板に対する水素化工程を行えば、このような問題を回避できる。
【００１６】
本発明において、前記熱処理工程での温度は、前記表面保護膜形成工程での温度よりも低いことが好ましい。このように構成すると、熱処理工程での水素の放出を抑えることができる。
【００１７】
本発明において、水素プラズマ処理の対象となる薄膜は、半導体膜、絶縁膜、あるいは半導体膜と絶縁膜との複層膜である。半導体膜は、例えば、ＴＦＴの能動層である。前記絶縁膜は、ＴＦＴのゲート絶縁膜、あるいは層間絶縁膜である。このような膜に水素プラズマ処理を行えば、半導体膜、絶縁膜、あるいは半導体膜と絶縁膜との界面の欠陥を除去することができるので、ＴＦＴなどの半導体素子の電気的な特性がばらつかない。
【００１８】
本発明において、前記表面保護膜は、例えば、シリコン窒化膜、またはシリコン酸化窒化膜である。シリコン窒化膜、およびシリコン酸化窒化膜は、水素の透過性が低いので、水素の放出を防止する表面保護膜として適している。
【００１９】
本発明に係る薄膜半導体装置は、例えば、電気光学物質を保持するＴＦＴアレイ基板として用いられ、このＴＦＴアレイ基板では、画素スイッチング用ＴＦＴおよび画素電極を備えた画素がマトリクス状に形成されている。このような電気光学装置において、前記電気光学物質として液晶を用いる場合には、ＴＦＴアレイ基板と対向基板との間に液晶を保持する。また、前記電気光学物質としてエレクトロルミネッセンス材料を用いた場合には、ＴＦＴアレイ基板上に前記電気光学物質としての有機エレクトロルミネッセンス材料層を形成した構造となる。
【００２０】
本発明を適用した電気光学装置は、モバイルコンピュータや携帯電話機などといった電子機器に用いることができる。
【００２１】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明では、水素化処理として水素プラズマ法を用い、本発明に適用した水素プラズマ処理方法の概要を説明した後、この水素プラズマ処理を施したＴＦＴアレイ基板の構成、およびその製造方法について説明する。
【００２２】
［本発明を適用した水素プラズマ処理方法の概要］
図１は、本発明を適用した薄膜半導体装置の製造方法を示す説明図である。図２は、各種方法で製造したＴＦＴにおける伝達特性と、各伝達特性のＴＦＴが占める割合を示すグラフである。
【００２３】
図１に示すように、本発明では、まず、シリコン膜などからなる半導体膜３０１、およびシリコン酸化膜などからなる絶縁膜３０２、さらには他の薄膜（図示せず）を形成した基板３００を処理室内で、例えば約３００℃〜約３５０℃の温度まで加熱した後（基板加熱工程ＳＴ１）、このような温度条件下で半導体膜３０１および絶縁膜３０２に水素プラズマを照射する（水素化工程ＳＴ２）。
【００２４】
次に、水素プラズマの照射を行った処理室内に基板３００をそのまま保持し、基板３００を冷却することなく、また基板３００を大気に晒すことなく、同じ処理室内に供給するガスの種類を変えて今度は、基板３００の表面側にシリコン窒化膜からなる表面保護膜３０３を、例えば約３００℃〜約３５０℃の温度条件で形成する（表面保護膜形成工程ＳＴ３）。
【００２５】
次に、表面保護膜３０３の形成を行った処理室内、あるいは別の処理室内で基板３００を温度が約３００℃〜約３５０℃、好ましくは、表面保護膜３０３を形成した際の温度よりも低い約３２０℃で加熱し、半導体膜３０１および絶縁膜３０２に導入された水素を拡散させる（熱処理工程ＳＴ４）。その結果、半導体膜３０１、絶縁膜３０２、および半導体膜３０１と絶縁膜３０２との界面に存在していた欠陥を水素の終端化作用により除去することができる。
【００２６】
また、本形態では、水素化工程ＳＴ２の後、基板３００を冷却することなく連続して、表面保護膜形成工程ＳＴ３を行う。さらに本形態では、水素化工程ＳＴ２の後、基板３００を大気に接触させることなく表面保護膜形成工程ＳＴ３を行うため、基板３００が大気中で冷却されることがない。しかも本形態では、プラズマ照射を終えた基板３００に対して、同じ処理室内で表面保護膜３０３を形成するため、基板３００を移し変える際に基板３００が冷えるということもない。従って、本形態によれば、表面保護膜３０３を形成する際に基板３００を再び加熱する必要がないので、表面保護膜３０３を形成する際の加熱時に水素が放出されてしまうという事態を回避できる。また、本形態において、熱処理工程ＳＴ４での温度は、表面保護膜形成工程ＳＴ３での温度よりも低く設定してあるため、熱処理工程ＳＴ４での水素の放出を抑えることができる。それ故、本形態によれば、水素プラズマ照射の効果が最大限に発揮される。
【００２７】
また、表面保護膜３０３として用いたシリコン窒化膜は、水素の透過性が低いので、水素の放出を防止する表面保護膜３０３として適している。
【００２８】
よって、半導体膜３０１をＴＦＴの能動層として用い、絶縁膜３０２をＴＦＴのゲート絶縁膜、あるいは層間絶縁膜として形成すれば、半導体膜３０１、絶縁膜３０２、あるいは半導体膜３０１と絶縁膜３０２との界面において欠陥が除去されているので、図４に実線Ａ１で示すように、ＴＦＴの伝達特性がばらつかない。
【００２９】
また、本形態では、処理室内で表面保護膜形成工程ＳＴ３を行った後、次の基板３００に対して水素化工程ＳＴ２を行う際には、処理室内に対してドライエッチングで使うガスを導入して、処理室内に付着している膜を除去する清浄化処理を行ってから次の基板３００に対する水素化工程ＳＴ２を行う。処理室内で表面保護膜形成工程ＳＴ３（成膜工程）を行うと、処理室内、特にシャワーヘッドに膜が付着し、このような膜が付着した状態で水素水素化工程ＳＴ２を行うと、前回と今回との間でプラズマ電位に差が生じ、水素の投入量が変化してしまうからであるが、本形態では、処理室内に対して清浄化工程を行ってから次の基板３００に対する水素化工程ＳＴ２を行うので、このような問題を回避できる。
【００３０】
［電気光学装置への適用例］
（電気光学装置の基本構成）
図３は、本発明を適用した電気光学装置を各構成要素とともに対向基板の側から見た平面図であり、図４は、図３のＨ−Ｈ′断面図である。図５は、電気光学装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。なお、本形態の説明に用いた各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３１】
図３および図４において、本形態の電気光学装置１００は、シール材５２によいて貼り合わされたＴＦＴアレイ基板１０（薄膜半導体装置）と対向基板２０との間に、電気光学物質としての液晶５０が挟持されており、シール材５２の形成領域の内側領域には、遮光性材料からなる周辺見切り５３が形成されている。シール材５２の外側の領域には、データ線駆動回路１０１、および実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路１０４が形成されている。ＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４の間をつなぐための複数の配線１０５が設けられており、更に、周辺見切り５３の下などを利用して、プリチャージ回路や検査回路が設けられることもある。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が形成されている。
【００３２】
なお、データ線駆動回路１０１および走査線駆動回路１０４をＴＦＴアレイ基板１０の上に形成する代わりに、たとえば、駆動用ＬＳＩが実装されたＴＡＢ（テープ　オートメイテッド、ボンディング）基板をＴＦＴアレイ基板１０の周辺部に形成された端子群に対して異方性導電膜を介して電気的および機械的に接続するようにしてもよい。なお、電気光学装置１００では、使用する液晶５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置されるが、ここでは図示を省略してある。また、電気光学装置１００をカラー表示用として構成する場合には、対向基板２０において、ＴＦＴアレイ基板１０の各画素電極（後述する。）に対向する領域にＲＧＢのカラーフィルタをその表面保護膜とともに形成する。
【００３３】
このような構造を有する電気光学装置１００の画面表示領域においては、図５に示すように、複数の画素１００ａがマトリクス状に構成されているとともに、これらの画素１００ａの各々には、画素電極９ａ、およびこの画素電極９ａを駆動するための画素スイッチング用のＴＦＴ３０（薄膜半導体素子）が形成されており、画素信号Ｓ１、Ｓ２・・・Ｓｎを供給するデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・・Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２・・・Ｇｍをこの順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２・・・Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極９ａを介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、図４に示す対向基板２０の対向電極２１との間で一定期間保持される。
【００３４】
ここで、液晶５０は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶５０の部分を通過する光量が低下し、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶５０の部分を通過する光量が増大していく。その結果、全体として電気光学装置１００からは画素信号Ｓ１、Ｓ２、・・・Ｓｎに応じたコントラストを持つ光が出射される。
【００３５】
なお、保持された画素信号Ｓ１、Ｓ２、・・・Ｓｎがリークするのを防ぐために、画素電極′と対向電極との間に形成される液晶容量と並列に蓄積容量６０を付加することがある。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量６０（薄膜キャパシタ素子）により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い電気光学装置１００が実現できる。なお、蓄積容量６０を形成する方法としては、図５に例示するように、蓄積容量６０を形成するための配線である容量線３ｂとの間に形成する場合、あるいは前段の走査線３ａとの間に形成する場合もいずれであってもよい。
【００３６】
（ＴＦＴアレイ基板の構成）
図６は、本形態の電気光学装置に用いたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。図７は、電気光学装置の画素の一部を図６のＡ−Ａ′線に相当する位置で切断したときの断面図である。
【００３７】
図６において、ＴＦＴアレイ基板１０上には、複数の透明なＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）膜からなる画素電極９ａがマトリクス状に形成されており、これら各画素電極９ａに対して画素スイッチング用のＴＦＴ３０がそれぞれ接続している。また、画素電極９ａの縦横の境界に沿って、データ線６ａ、走査線３ａ、および容量線３ｂが形成され、ＴＦＴ３０は、データ線６ａおよび走査線３ａに対して接続している。すなわち、データ線６ａは、コンタクトホールを介してＴＦＴ３０の高濃度ソース領域１ｄに電気的に接続し、走査線３ａは、その突出部分がＴＦＴ３０のゲート電極を構成している。なお、蓄積容量６０は、画素スイッチング用のＴＦＴ３０を形成するための半導体膜１の延設部分１ｆを導電化したものを下電極とし、この下電極４１に容量線３ｂが上電極として重なった構造になっている。
【００３８】
このように構成した画素領域のＡ−Ａ′線における断面では、図７に示すように、ＴＦＴアレイ基板１０の基体たる透明な基板１０′の表面に透明な下地絶縁膜１１が形成され、この下地絶縁膜１１の表面には、厚さが３０ｎｍ〜１００ｎｍの島状のシリコン膜からなる半導体膜１ａが形成されている。
【００３９】
半導体膜１ａの表面には、厚さが約５０〜１５０ｎｍのシリコン酸化膜からなるゲート絶縁膜２が形成され、このゲート絶縁膜２の表面に、厚さが３００ｎｍ〜８００ｎｍの走査線３ａが形成されている。半導体膜１ａのうち、走査線３ａに対してゲート絶縁膜２を介して対峙する領域がＴＦＴ３０のチャネル領域１ａ′になっている。このチャネル領域１ａ′に対して一方側には、低濃度ソース領域１ｂおよび高濃度ソース領域１ｄを備えるソース領域が形成され、他方側には低濃度ドレイン領域１ｃおよび高濃度ドレイン領域１ｅを備えるドレイン領域が形成されている。
【００４０】
画素スイッチング用のＴＦＴ３０の表面側には、厚さが３００ｎｍ〜８００ｎｍのシリコン酸化膜からなる層間絶縁膜４が形成されている。
【００４１】
層間絶縁膜４の表面には、厚さが３００ｎｍ〜８００ｎｍのデータ線６ａが形成され、このデータ線６ａは、層間絶縁膜４に形成されたコンタクトホールを介して高濃度ソース領域１ｄに電気的に接続している。層間絶縁膜４の表面にはデータ線６ａと同時形成されたドレイン電極６ｂが形成され、このドレイン電極６ｂは、層間絶縁膜４に形成されたコンタクトホールを介して高濃度ドレイン領域１ｅに電気的に接続している。
【００４２】
また、データ線６ａ、ドレイン電極６ｂ、および層間絶縁膜４の表面には、厚さが１００ｎｍ〜３００ｎｍのシリコン窒化膜からなる表面保護膜７が形成されている。
【００４３】
表面保護膜７の上層には、透光性の感光性樹脂からなる凹凸形成層１３ａが所定のパターンで形成され、この凹凸形成層１３ａの表面には、透光性の感光性樹脂からなる上層絶縁膜１３ｂが形成されている。
【００４４】
上層絶縁膜１３ｂの上層には、アルミニウム膜などからなる光反射膜８ａが形成されている。従って、光反射膜８ａの表面には、凹凸形成層１３ａの凹凸が反映されて凹凸パターン８ｇが形成されている。
【００４５】
また、光反射膜８ａの上層にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、光反射膜８ａの表面に直接、積層され、画素電極９ａと光反射膜８ａとは電気的に接続されている。また、画素電極９ａは、上層絶縁膜１３ｂ、凹凸形成層１３ａ、表面保護膜７、および層間絶縁膜４に形成されたコンタクトホールを介してドレイン電極６ｂに電気的に接続している。
【００４６】
また、光反射膜８ａには、画素電極９ａと平面的に重なる領域の一部に矩形の光透過窓８ｄが形成され（図６を参照）、この光透過窓８ｄに相当する部分には、ＩＴＯからなる画素電極９ａは存在するが、光反射膜８ａが存在しない。
【００４７】
画素電極９ａの表面側にはポリイミド膜からなる配向膜１２が形成されている。この配向膜１２は、ポリイミド膜に対してラビング処理が施された膜である。
【００４８】
なお、高濃度ドレイン領域１ｅからの延設部分１ｆ（下電極）に対しては、ゲート絶縁膜２ａと同時形成された絶縁膜（誘電体膜）を介して容量線３ｂが上電極として対向することにより、蓄積容量６０が構成されている。
【００４９】
なお、ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ、および低濃度ドレイン領域１ｃに相当する領域に不純物イオンの打ち込みを行わないオフセット構造を有していてもよい。また、ＴＦＴ３０は、ゲート電極（走査線３ａの一部）をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度のソースおよびドレイン領域を形成したセルフアライン型のＴＦＴであってもよい。
【００５０】
また、本形態では、ＴＦＴ３０のゲート電極（走査線３ａ）をソース−ドレイン領域の間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）、あるいはトリプルゲート以上でＴＦＴ３０を構成すれば、チャネルとソース−ドレイン領域の接合部でのリーク電流を防止でき、オフ時の電流を低減することが出来る。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、さらにオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００５１】
（対向基板の構成）
対向基板２０では、ＴＦＴアレイ基板１０に形成されている画素電極９ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、その上層側には、ＩＴＯ膜からなる対向電極２１が形成されている。また、対向電極２１の上層側には、ポリイミド膜からなる配向膜２２が形成され、この配向膜２２は、ポリイミド膜に対してラビング処理が施された膜である。
【００５２】
（表示動作）
このように構成した半透過・反射型の電気光学装置１００では、画素電極９ａの下層側に光反射膜８ａが形成されているため、図７に矢印ＬＡで示すように、対向基板２０側から入射した光をＴＦＴアレイ基板１０側で反射し、対向基板１０側から出射された光によって画像を表示する（反射モード）。
【００５３】
また、ＴＦＴアレイ基板１０の裏面側に配置されたバックライト装置（図示せず）から出射された光のうち、光反射膜８ａが形成されていない光透過窓８ｄに向かう光は、矢印ＬＢで示すように、光透過窓８ｄを介して対向基板２０側に透過し、表示に寄与する（透過モード）。
【００５４】
（ＴＦＴアレイ基板の製造方法）
このような構成の電気光学装置１００の製造工程のうち、ＴＦＴアレイ基板１０の製造工程を、図８を参照して説明する。
【００５５】
図８は、本形態のＴＦＴアレイ基板１０の製造方法を示す工程断面図であり、いずれの図においても、図６のＡ−Ａ′線における断面に相当する。
【００５６】
まず、図８（Ａ）に示すように、超音波洗浄等により清浄化したガラス等の基板１０′を準備した後、３５０℃以下の温度条件下で、基板１０′の全面に厚さが５０ｎｍ〜１５０ｎｍのシリコン酸化膜からなる下地絶縁膜１１を形成する。このときの原料ガスは、たとえばＴＥＯＳと酸素ガスとの混合ガスを用いることができる。ここで形成するゲート絶縁膜２は、シリコン酸化膜に代えてシリコン窒化膜であってもよい。
【００５７】
次に、下地絶縁膜１１の表面に島状の半導体膜１ａ（能動層）を形成する。それには、基板温度が１５０℃〜４５０℃の温度条件下で、基板１０′の全面に、アモルファスのシリコン膜からなる半導体膜をプラズマＣＶＤ法により３０ｎｍ〜１００ｎｍの厚さに形成した後、半導体膜に対してレーザ光を照射してレーザアニールを施し、アモルファスの半導体膜を一度溶融させた後、冷却固化過程を経て結晶化させる。この際には、各領域へのレーザ光の照射時間が非常に短時間であり、かつ、照射領域も基板全体に対して局所的であるため、基板全体が同時に高温に熱せられることがない。それ故、基板１０′としてガラス基板などを用いても熱による変形や割れ等が生じない。次に、半導体膜の表面にフォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介して半導体膜をエッチングすることにより、島状の半導体膜１ａを形成する。なお、半導体膜１ａを形成するときの原料ガスとしては、たとえばジシランやモノシランを用いることができる。
【００５８】
次に、図８（Ｂ）に示すように、３５０℃以下の温度条件下で、基板１０′の全面に厚さが５０ｎｍ〜１５０ｎｍのシリコン酸化膜からなるゲート絶縁膜２を形成する。このときの原料ガスは、たとえばＴＥＯＳと酸素ガスとの混合ガスを用いることができる。ここで形成するゲート絶縁膜２は、シリコン酸化膜に代えてシリコン窒化膜であってもよい。
【００５９】
次に、所定のレジストマスクを介して半導体膜１ａの延設部分１ｆに不純物イオンを打ち込んで、容量線３ｂとの間に蓄積容量６０を構成するための下電極を形成する。
【００６０】
次に、図８（Ｃ）に示すように、走査線３ａ（ゲート電極）および容量線３ｂを形成する。それには、スパッタ法などにより、基板１０′の全面にアルミニウム膜、タンタル膜、モリブデン膜、またはこれらの金属のいずれかを主成分とする合金膜からなる導電膜を３００ｎｍ〜８００ｎｍの厚さに形成した後、フォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介して導電膜をドライエッチングする。
【００６１】
次に、画素ＴＦＴ部および駆動回路のＮチャネルＴＦＴ部（図示せず）の側には、走査線３ａ（ゲート電極）をマスクとして、約０．１×１０^１３／ｃｍ^２〜約１０×１０^１３／ｃｍ^２のドーズ量で低濃度の不純物イオン（リンイオン）を打ち込んで、走査線３ａに対して自己整合的に低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃを形成する。ここで、走査線３ａの真下に位置しているため、不純物イオンが導入されなかった部分は半導体膜１ａのままのチャネル領域１ａ′となる。
【００６２】
次に、図８（Ｄ）に示すように、走査線３ａ（ゲート電極）より幅の広いレジストマスク５５５を形成して高濃度の不純物イオン（リンイオン）を約０．１×１０^１５／ｃｍ^２〜約１０×１０^１５／ｃｍ^２のドーズ量で打ち込み、高濃度ソース領域１ｄおよびドレイン領域１ｅを形成する。
【００６３】
これらの不純物導入工程に代えて、低濃度の不純物の打ち込みを行わずにゲート電極より幅の広いレジストマスクを形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。また、走査線３ａをマスクにして高濃度の不純物を打ち込んで、セルフアライン構造のソース領域およびドレイン領域を形成してもよいことは勿論である。
【００６４】
なお、図示を省略するが、このような工程によって、周辺駆動回路部のＮチャネルＴＦＴ部を形成する。また、周辺駆動回路のＰチャネルＴＦＴ部を形成する際には、画素部およびＮチャネルＴＦＴ部をレジストで被覆保護して、ゲート電極をマスクとして、約０．１×１０^１５／ｃｍ^２〜約１０×１０^１５／ｃｍ^２のドーズ量でボロンイオンを打ち込むことにより、自己整合的にＰチャネルのソース・ドレイン領域を形成する。この際、ＮチャネルＴＦＴ部の形成時と同様、ゲート電極をマスクとして、約０．１×１０^１３／ｃｍ^２〜約１０×１０^１３／ｃｍ^２のドーズ量で低濃度の不純物（ボロンイオン）を導入して、ポリシリコン膜に低濃度領域を形成した後、ゲート電極より幅の広いマスクを形成して高濃度の不純物（ボロンイオン）を約０．１×１０^１５／ｃｍ^２〜約１０×１０^１５／ｃｍ^２のドーズ量で打ち込んで、ＬＤＤ構造（ライトリー・ドープト・ドレイン構造）のソース領域およびドレイン領域を形成してもよい。また、低濃度の不純物の打ち込みを行わずに、ゲート電極より幅の広いマスクを形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。これらのイオン打ち込み工程によって、ＣＭＯＳ化が可能になり、周辺駆動回路の同一基板内への内蔵が可能となる。
【００６５】
次に、図８（Ｅ）に示すように、走査線３ａの表面側にＣＶＤ法などにより、厚さが３００ｎｍ〜８００ｎｍのシリコン酸化からなる層間絶縁膜４を形成した後、フォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介して層間絶縁膜４をエッチングしてコンタクトホールを形成する。層間絶縁膜４を形成するときの原料ガスは、たとえばＴＥＯＳと酸素ガスとの混合ガスを用いることができる。
【００６６】
次に、層間絶縁膜４の表面側にデータ線６ａおよびドレイン電極６ｂを形成する。それには、アルミニウム膜、タンタル膜、モリブデン膜、またはこれらの金属のいずれかを主成分とする合金膜からなる導電膜をスパッタ法などで３００ｎｍ〜８００ｎｍの厚さに形成した後、フォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介して導電膜にドライエッチングを行う。
【００６７】
次に、基板１０′を枚葉式平行平板型プラズマＣＶＤ装置の処理室に入れて、例えば約３００℃〜約３５０℃の温度まで加熱した後、水素プラズマを照射する（水素化工程）。
【００６８】
次に、水素プラズマの照射を行った処理室内に基板１０′を保持し、基板１０′を冷却することなく、また基板１０′を大気に晒すことなく、同じ処理室内で基板１０′の表面側、すなわち、図８（Ｆ）に示すように、データ線６ａ、ドレイン電極６ｂ、および層間絶縁膜４の表面にシリコン窒化膜からなる表面保護膜７を、例えば約３００℃〜約３５０℃の温度条件でＣＶＤ法により形成する（表面保護膜形成工程）。
【００６９】
このように本形態では、水素化工程の後、基板１０′を冷却することなく、表面保護膜形成工程を行う。また本形態では、水素化工程の後、基板１０′を大気に接触させることなく表面保護膜形成工程を行うため、プラズマ照射を終えた基板１０′が大気中で冷却されることがない。さらに、本形態では、プラズマ照射を終えた基板１０′を他の処理室に移し変えることをしないので、その間に基板１０′が冷えることもない。従って、水素化工程を行った後、表面保護膜形成工程において表面保護膜７を形成する際に基板１０′を再び加熱する必要がない。
【００７０】
また、枚葉式平行平板型プラズマＣＶＤ装置の処理室内で表面保護膜形成工程を行った後、次の基板１０′に対して水素化工程を行う際には、処理室内に対してドライエッチングで使うガスを導入して、処理室内に付着している膜を除去する清浄化工程を行ってから次の基板１０′に対する水素化工程を行う。処理室内で表面保護膜形成工程ＳＴ３を行うと、処理室内、特にシャワーヘッドに膜が付着し、このような膜が付着した状態で水素水素化工程を行うと、前回と今回との間でプラズマ電位に差が生じ、水素の投入量が変化してしまうからであるが、本形態では、処理室内に対して清浄化工程を行ってから次の基板１０′に対する水素化工程を行うので、このような問題を回避できる。
【００７１】
次に、表面保護膜７を形成した基板１０′に熱処理を行う（熱処理工程）。このときの温度は、約３００℃〜約３５０℃、好ましくは、表面保護膜３０３を形成した際の温度よりも低い約３２０℃である。その結果、基板１０′から電荷を放出できるとともに、水素プラズマの照射によって薄膜中に導入された水素は、薄膜中に拡散する。そして、半導体膜１のチャネル領域１ａ′に拡散した水素は、シリコン原子を終端化し、欠陥を除去する。また、ゲート絶縁膜２などといった絶縁膜中に拡散した水素は、絶縁膜中の欠陥を除去する。さらに、チャネル領域１ａ′とゲート絶縁膜２との界面に拡散した水素は、この界面の欠陥を除去する。
【００７２】
しかる後には、図７を参照して説明したように、スピンコート法などを用いて塗布した感光性樹脂を露光して凹凸形成層１３ａを形成した後、再び、スピンコート法などを用いて塗布した感光性樹脂を露光して上層絶縁膜１３ｂを形成する。
【００７３】
このような工程を行う間に、表面保護膜７、凹凸形成層１３ａおよび上層絶縁膜１３ｂには、ドレイン電極６ｂと画素電極９ａとを電気的に接続するためのコンタクトホールを形成しておく。
【００７４】
次に、上層絶縁膜１３ｂの表面にアルミニウムなどの金属膜によって光反射膜８ａを形成した後、光反射膜８ａの表面側に厚さが４０ｎｍ〜２００ｎｍのＩＴＯ膜をスパッタ法などで形成した後、フォトリソグラフィ技術を用いてＩＴＯ膜をパターニングし、画素電極９ａを形成する。
【００７５】
そして、画素電極９ａの表面側にポリイミド膜（配向膜１２）を形成する。それには、ブチルセロソルブやｎ−メチルピロリドンなどの溶媒に５〜１０重量％のポリイミドやポリアミド酸を溶解させたポリイミド・ワニスをフレキソ印刷した後、加熱・硬化（焼成）する。そして、ポリイミド膜を形成した基板をレーヨン系繊維からなるパフ布で一定方向に擦り、ポリイミド分子を表面近傍で一定方向に配列させる。その結果、後で充填した液晶分子とポリイミド分子との相互作用により液晶分子が一定方向に配列する。
【００７６】
（本形態の効果）
このように本形態のＴＦＴアレイ基板１０の製造方法では、表面保護膜７を形成する際に基板１０′を再び加熱する必要がないので、表面保護膜７を形成する際の加熱により水素が放出されてしまうという事態を回避できる。それ故、本形態によれば、水素プラズマ照射の効果が最大限に発揮される。よって、ＴＦＴ３０のチャネル領域１ａ′、ゲート絶縁膜２、あるいはチャネル領域１ａ′とゲート絶縁膜２との界面の欠陥を除去することができる。
【００７７】
また、本形態において、熱処理工程での温度は、表面保護膜形成工程での温度よりも低く設定してあるため、熱処理工程での水素の放出を抑えることができる。さらに表面保護膜７として用いたシリコン窒化膜は、水素の透過性が低いので、表面保護膜７に適している。それ故、本形態によれば、水素プラズマ照射の効果が最大限に発揮される。
【００７８】
［その他の実施の形態］
なお、上記形態では、半導体膜１ａおよびゲート絶縁膜２の上層側に各種電極や層間絶縁膜４を形成した状態で水素化工程を行い、層間絶縁膜４の上層に表面保護膜７を形成したが、図９（Ａ）に示すように、基板１０′上に半導体膜１ａを形成した後、図９（Ｂ）に示すように、水素プラズマを照射し（水素化工程）してもよい。この場合も、水素プラズマの照射を行った処理室内に基板１０′をそのまま保持し、基板１０′を冷却することなく、また基板１０′を大気に晒すことなく、同じ処理室内に供給するガスの種類を変えて今度は、図９（Ｃ）に示すように、基板１０′の表面側にシリコン窒化膜からなる表面保護膜２ａを、例えば約３００℃〜約３５０℃の温度条件で形成する。（表面保護膜形成工程）。このような構成の場合、表面保護膜２ａを形成した以降であれば、いずれのタイミングで基板１０′を加熱して半導体膜１ａに導入された水素を拡散させてもよい（熱処理工程）。
【００７９】
例えば、図９（Ｄ）に示すように、基板１０′上に半導体膜１ａ、表面保護膜２ａを形成した後、すぐに熱処理工程を行ってもよいが、表面保護膜２ａとして形成したシリコン窒化膜をゲート絶縁膜２として、その上層に各種の電極や層間絶縁膜を形成した状態で熱処理工程を行ってもよい。
【００８０】
また、図９（Ｅ）に示すように、表面保護膜２ａの上層にシリコン酸化膜２ｂを形成した後、すぐに熱処理工程を行ってもよいが、シリコン酸化膜２ｂの上層に各種の電極や層間絶縁膜を形成した状態で熱処理工程を行ってもよい。この場合には、表面保護膜２ａとシリコン酸化膜２ｂとによって、ゲート絶縁膜２が構成されることになる。
【００８１】
また、図９の例では、半導体膜１ａの上にシリコン窒化膜を形成し、その上にシリコン酸化膜を形成する実施の形態を説明したが、半導体膜１ａの上にシリコン酸化窒化膜を形成した後に、その上にシリコン酸化膜を形成してもよい。また、半導体膜１ａの上にシリコン酸化膜を形成した後に、その上にシリコン窒化膜あるいはシリコン酸化窒化膜を形成してもよい。
【００８２】
上記形態では、電気光学装置１００として半透過・反射型の液晶装置を説明したが、光透過窓８ｄを形成せずに、電気光学装置１００を全反射型の液晶装置として構成した場合、あるいは全透過型の電気光学装置１００に本発明を適用してもよい。
【００８３】
さらにまた、上記形態では、薄膜半導体装置として、アクティブマトリクス型液晶装置に用いるＴＦＴアレイ基板を例に説明したが、液晶以外の電気光学物質を用いた電気光学装置、例えば、図１０および図１１を参照して以下に説明する有機エレクトロルミネッセンス表示装置に用いるＴＦＴアレイ基板、あるいは電気光学装置以外の薄膜半導体装置の製造などに本発明を適用してもよい。
【００８４】
図１０は、電荷注入型の有機薄膜エレクトロルミネセンス素子を用いたアクティブマトリクス型電気光学装置のブロック図である。図１１（Ａ）、（Ｂ）はそれぞれ、図１０に示す電気光学装置に形成した画素領域を拡大して示す平面図、およびその断面図である。
【００８５】
図１０に示す電気光学装置１００ｐは、有機半導体膜に駆動電流が流れることによって発光するＥＬ（エレクトロルミネッセンス）素子、またはＬＥＤ（発光ダイオード）素子などの発光素子をＴＦＴで駆動制御するアクティブマトリクス型の表示装置であり、このタイプの電気光学装置に用いられる発光素子はいずれも自己発光するため、バックライトを必要とせず、また、視野角依存性が少ないなどの利点がある。
【００８６】
ここに示す電気光学装置１００ｐでは、ＴＦＴアレイ基板１０ｐ上に、複数の走査線３ｐと、走査線３ｐの延設方向に対して交差する方向に延設された複数のデータ線６ｐと、これらのデータ線６ｐに並列する複数の共通給電線２３ｐと、データ線６ｐと走査線３ｐとの交差点に対応する画素領域１５ｐとが構成されている。データ線６ｐに対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ側駆動回路１０１ｐが構成されている。走査線３ｐに対しては、シフトレジスタおよびレベルシフタを備える走査側駆動回路１０４ｐが構成されている。
【００８７】
また、画素領域１５ｐの各々には、走査線３ｐを介して走査信号がゲート電極に供給される第１のＴＦＴ３１ｐ（薄膜半導体素子）と、この第１のＴＦＴ３１ｐを介してデータ線６ｐから供給される画像信号を保持する保持容量３３ｐ（薄膜キャパシタ素子）と、この保持容量３３ｐによって保持された画像信号がゲート電極に供給される第２のＴＦＴ３２ｐ（薄膜半導体素子）と、第２のＴＦＴ３２ｐを介して共通給電線２３ｐに電気的に接続したときに共通給電線２３ｐから駆動電流が流れ込む発光素子４０ｐとが構成されている。
【００８８】
本形態では、図１１（Ａ）、（Ｂ）に示すように、いずれの画素領域１５ｐにおいても、ガラスなどからなる基板１０ｐの表面に下地保護膜１１ｐが形成されているとともに、この下地保護膜１１ｐの表面に島状に形成された２つの半導体膜を利用して第１のＴＦＴ３１ｐおよび第２のＴＦＴ３２ｐが形成されている。また、第２のＴＦＴ３２ｐのソース・ドレイン領域の一方には、中継電極３５ｐが電気的に接続し、この中継電極３５ｐには画素電極４１ｐが電気的に接続している。この画素電極４１ｐの上層側には、正孔注入層４２ｐ、有機エレクトロルミネッセンス材料層としての有機半導体膜４３ｐ、リチウム含有アルミニウム、カルシウムなどの金属膜からなる対向電極２０ｐが積層されている。ここで、対向電極２０ｐは、データ線６ｐなどを跨いで複数の画素領域１５ｐにわたって形成されている。
【００８９】
第２のＴＦＴ３２ｐのソース・ドレイン領域のもう一方には、コンタクトホールを介して共通給電線２３ｐが電気的に接続している。これに対して、第１のＴＦＴ３１ｐでは、そのソース・ドレイン領域の一方に電気的に接続する電位保持電極３５ｐは、第２のゲート電極７２ｐの延設部分７２０ｐに電気的に接続している。この延設部分７２０ｐに対しては、その下層側において第２のゲート絶縁膜５０ｐを介して半導体膜４００ｐが対向し、この半導体膜４００ｐは、それに導入された不純物によって導電化されているので、延設部分７２０ｐおよび第２のゲート絶縁膜５０ｐとともに保持容量３３ｐを構成している。ここで、半導体膜４００ｐに対しては層間絶縁膜５１ｐのコンタクトホールを介して共通給電線２３ｐが電気的に接続している。
【００９０】
従って、保持容量３３ｐは、第１のＴＦＴ３１ｐを介してデータ線６ｐから供給される画像信号を保持するので、第１のＴＦＴ３１ｐがオフになっても、第２のＴＦＴ３２ｐのゲート電極３１ｐは画像信号に相当する電位に保持される。それ故、発光素子４０ｐには共通給電線２３ｐから駆動電流が流れ続けるので、発光素子４０ｐは発光し続け、画像を表示する。
【００９１】
このようなＴＦＴアレイ基板１０ｐの製造工程においても、中継電極３５ｐ、データ線６ｐ、共通給電線２３ｐを形成した後、水素プラズマを照射し、次に、シリコン窒化膜からなる表面保護膜５２ｐを形成し、しかる後に、熱処理工程を行う際に本発明を適用することができる。
【００９２】
また、上記実施の形態では、表面保護膜としてシリコン窒化膜（ＳｉＮ）を適用した例を説明したが、本発明においては、表面保護膜としてシリコン酸化窒化膜（ＳｉＯＮ）を適用する事もできる。
【００９３】
［電子機器への適用］
次に、本発明を適用した電気光学装置１００、１００ｐを備えた電子機器の一例を、図１２、図１３（Ａ）、（Ｂ）を参照して説明する。
【００９４】
図１２は、上記の電気光学装置と同様に構成された電気光学装置１００を備えた電子機器の構成をブロック図である。図１３（Ａ）、（Ｂ）はそれぞれ、本発明に係る液晶装置を用いた電子機器の一例としてのモバイル型のパーソナルコンピュータの説明図、および携帯電話機の説明図である。
【００９５】
図１２において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、電気光学装置１００、１００ｐ、クロック発生回路１００８、および電源回路１０１０を含んで構成される。表示情報出力源１０００は、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄａｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、光ディスクなどのメモリ、テレビ信号の画信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、所定フォーマットの画像信号を処理して表示情報処理回路１００２に出力する。この表示情報出力回路１００２は、たとえば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、あるいはクランプ回路等の周知の各種処理回路を含んで構成され、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫとともに駆動回路１００４に出力する。駆動回路１００４は、電気光学装置１００、１００ｐを駆動する。電源回路１０１０は、上述の各回路に所定の電源を供給する。なお、電気光学装置１００、１００ｐを構成するＴＦＴアレイ基板の上に駆動回路１００４を形成してもよく、それに加えて、表示情報処理回路１００２もＴＦＴアレイ基板の上に形成してもよい。
【００９６】
このような構成の電子機器としては、投射型液晶表示装置（液晶プロジェクタ）、マルチメディア対応のパーソナルコンピュータ（ＰＣ）、およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルなどを挙げることができる。
【００９７】
すなわち、図１３（Ａ）に示すように、パーソナルコンピュータ１８０は、キーボード１８１を備えた本体部１８２と、表示ユニット１８３とを有する。表示ユニット１８３は、前述した電気光学装置１００、１００ｐを含んで構成される。
【００９８】
また、図１３（Ｂ）に示すように、携帯電話機１９０は、複数の操作ボタン１９１と、前述した電気光学装置１００、１００ｐからなる表示部とを有している。
【００９９】
【発明の効果】
以上説明したとおり、本発明では、水素化工程の後、表面保護膜を形成する際に基板を再び加熱する必要がないので、表面保護膜を形成する際の加熱時に水素が放出されてしまうという事態を回避できる。それ故、水素化処理が効果的に作用するので、ＴＦＴの伝達特性にばらつきが発生しないなど、電気的な特性の安定したＴＦＴを形成することができる。
【図面の簡単な説明】
【図１】本発明を適用した薄膜半導体装置の製造方法を示す説明図である。
【図２】各種方法で製造したＴＦＴにおける伝達特性と、各伝達特性のＴＦＴが占める割合を示すグラフである。
【図３】本発明が適用される電気光学装置を対向基板の側からみたときの平面図である。
【図４】図３のＨ−Ｈ′線における断面図である。
【図５】電気光学装置において、マトリクス状に配置された複数の画素に形成された各種素子、配線などの等価回路図である。
【図６】本発明を適用した電気光学装置において、ＴＦＴアレイ基板に形成された各画素の構成を示す平面図である。
【図７】本発明を適用した電気光学装置を、図６のＡ−Ａ′線に相当する位置での切断したときの断面図である。
【図８】（Ａ）〜（Ｆ）は、本発明を適用した電気光学装置のＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図９】（Ａ）〜（Ｅ）は、本発明を適用した電気光学装置のＴＦＴアレイ基板の別の製造方法を示す工程断面図である。
【図１０】電荷注入型の有機薄膜エレクトロルミネセンス素子を用いたアクティブマトリクス型電気光学装置のブロック図である。
【図１１】（Ａ）、（Ｂ）はそれぞれ、図１０に示す電気光学装置に形成した画素領域を拡大して示す平面図、およびその断面図である。
【図１２】本発明に係る電気光学装置を表示装置として用いた電子機器の回路構成を示すブロック図である。
【図１３】（Ａ）、（Ｂ）はそれぞれ、本発明に係る電気光学装置を用いた電子機器の一実施形態としてのモバイル型のパーソナルコンピュータを示す説明図、および携帯電話機の説明図である。
【図１４】従来の薄膜半導体装置の製造方法を示す説明図である。
【符号の説明】
１ａ、３０１　半導体膜
２　ゲート絶縁膜
３ａ　走査線
３ｂ　容量線
４　層間絶縁膜
６ａ　データ線
６ｂ　ドレイン電極
７、５２ｐ　表面保護膜
９ａ　画素電極
１０、１０ｐ　ＴＦＴアレイ基板（薄膜半導体装置）
１０′、１０ｐ、３００　基板
３０、３１ｐ、３２ｐ　ＴＦＴ（薄膜半導体素子）
１００、１００ｐ　電気光学装置
３０２　絶縁膜
３０３　表面保護膜[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method of manufacturing a thin film semiconductor device in which a thin film transistor (hereinafter, referred to as a TFT) is formed on a substrate, a thin film semiconductor device, an electro-optical device using the thin film semiconductor device as a TFT array substrate, and the electro-optical device. The present invention relates to an electronic device using the same.
[0002]
[Prior art]
2. Description of the Related Art In an electro-optical device such as an active matrix liquid crystal device or an organic electroluminescence device, a TFT array substrate on which a plurality of TFTs are formed as active elements for pixel switching is used as a thin film semiconductor device.
[0003]
When manufacturing such a TFT array substrate, as a method for removing defects at the active layer, the gate insulating film, or the interface between the active layer and the gate insulating film, hydrogen is introduced to inactivate the defects. Hydrotreating is known. And, for example, hydrogen plasma treatment is widely used as one of the hydrogenation treatments (for example, see Patent Document 1).
[0004]
In this hydrogen plasma treatment, for example, after a substrate on which a thin film such as a semiconductor film or an insulating film is formed is heated to a predetermined temperature in a plasma processing chamber, the semiconductor film and the insulating film are irradiated with hydrogen plasma, and then the substrate is heated. Then, hydrogen is diffused in the semiconductor film and the insulating film. As a result, defects existing at the semiconductor film, the insulating film, and the interface between the semiconductor film and the insulating film can be removed by hydrogen termination.
[0005]
[Patent Document 1]
Patent No. 2802618
[0006]
[Problems to be solved by the invention]
However, in the conventional method, even if the semiconductor film and the insulating film are irradiated with hydrogen plasma, when the substrate is heated, hydrogen is released from the thin film. Therefore, for example, when a TFT is manufactured using a semiconductor film and an insulating film as an active layer and a gate insulating film, respectively, as shown by the dashed line A3 in FIG. Will occur.
[0007]
Therefore, it has been considered to perform a hydrogen plasma treatment by a method as shown in FIG. In the method shown here, first, the substrate 300 on which the semiconductor film 301 and the insulating film 302 are formed is heated in a plasma processing chamber (substrate heating step ST11), and then the semiconductor film 301 and the insulating film 302 are irradiated with hydrogen plasma (hydrogen). Process ST12). Next, after lowering the temperature in the plasma processing chamber to cool the substrate 300 (temperature-reducing step ST13), the substrate 300 was moved out of the plasma processing chamber and moved to the film forming chamber, and the substrate 300 was heated in the film forming chamber. After that (substrate heating step ST14), a surface protective film 303 is formed on the upper layer side of the semiconductor film 301 and the insulating film 302 (surface protective film forming step ST15). Next, after lowering the temperature in the film formation chamber to cool the substrate 300 (temperature reduction step ST16), the substrate 300 is moved out of the plasma processing chamber and transferred to the heat treatment chamber, and the substrate is heated in this heat treatment (heat treatment step). ST17).
[0008]
According to such a method, since the heat treatment step ST17 is performed after the surface is covered with the surface protective film 303, the release of hydrogen from the thin film can be suppressed.
[0009]
However, in this plasma processing method, the substrate 300 irradiated with hydrogen plasma is once cooled in a plasma processing chamber, exposed to the atmosphere, moved to a film forming chamber, and heated again to form a surface protective film 303. Therefore, there is a problem that much of the hydrogen that has entered the thin film is released by heating when the surface protective film 303 is formed. For this reason, when a TFT is manufactured using the semiconductor film 301 and the insulating film 302, which have been subjected to the plasma processing by this method, as an active layer and a gate insulating film, respectively, as shown by the dotted line A2 in FIG. Values) vary greatly.
[0010]
In view of the above problems, an object of the present invention is to prevent the emission of hydrogen from irradiation of hydrogen plasma to the formation of a surface protective film, so that there is no variation in transfer characteristics of the TFT. Manufacturing method of a thin film semiconductor device capable of forming a TFT having stable electric characteristics, a thin film semiconductor device, an electro-optical device using the thin film semiconductor device as a TFT array substrate, and an electronic apparatus using the electro-optical device Is to provide.
[0011]
[Means for Solving the Problems]
In order to solve the above problems, the present invention provides a hydrogenation step of introducing hydrogen into the thin film under a predetermined temperature condition after forming a single or multiple thin films on the surface of the substrate, and under a predetermined temperature condition. In a method for manufacturing a thin film semiconductor device having a surface protection film forming step of forming a surface protection film on the upper layer side of the thin film and a heat treatment step of heating the substrate, the substrate is continuously formed after the hydrogenation step. The surface protection film forming step is performed without lowering the temperature below the predetermined temperature.
[0012]
In the present invention, since the surface protective film forming step is performed without cooling the substrate after the hydrogenation step, there is no need to heat the substrate again when forming the surface protective film. Therefore, it is possible to avoid a situation in which hydrogen is released at the time of heating when forming the surface protective film. Therefore, since the hydrogenation process works effectively, it is possible to form a TFT having stable electric characteristics such that the transfer characteristics of the TFT do not vary.
[0013]
In the present invention, it is preferable that, after the hydrogenation step, the step of forming the surface protective film be performed without bringing the substrate into contact with the atmosphere at a temperature lower than the predetermined temperature.
[0014]
In the present invention, it is preferable that after the hydrogenation step is performed in the processing chamber, the surface protection film forming step be performed continuously without taking the substrate out of the processing chamber.
[0015]
In this case, after performing the surface protection film forming step in the processing chamber, when performing the hydrogenation step on the next substrate, the cleaning processing is performed on the processing chamber before the next substrate. It is preferable to perform the above-mentioned hydrogenation step. When the film formation step is performed in the processing chamber, a film adheres to the processing chamber, particularly in a shower head. When the hydrogen hydrogenation step is performed with such a film adhered, a difference in plasma potential between the previous time and the present time is caused. Occurs, and the input amount of hydrogen changes. However, such a problem can be avoided by performing a cleaning process on the processing chamber and then performing a hydrogenation process on the next substrate.
[0016]
In the present invention, it is preferable that the temperature in the heat treatment step is lower than the temperature in the surface protection film forming step. With this configuration, the release of hydrogen in the heat treatment step can be suppressed.
[0017]
In the present invention, the thin film to be subjected to the hydrogen plasma treatment is a semiconductor film, an insulating film, or a multilayer film of a semiconductor film and an insulating film. The semiconductor film is, for example, an active layer of a TFT. The insulating film is a gate insulating film of a TFT or an interlayer insulating film. When hydrogen plasma treatment is performed on such a film, defects in the semiconductor film, the insulating film, or the interface between the semiconductor film and the insulating film can be removed, so that the electrical characteristics of a semiconductor element such as a TFT vary. Absent.
[0018]
In the present invention, the surface protection film is, for example, a silicon nitride film or a silicon oxynitride film. Since the silicon nitride film and the silicon oxynitride film have low hydrogen permeability, they are suitable as a surface protective film for preventing release of hydrogen.
[0019]
The thin-film semiconductor device according to the present invention is used, for example, as a TFT array substrate that holds an electro-optical material. In this TFT array substrate, pixels provided with pixel switching TFTs and pixel electrodes are formed in a matrix. In such an electro-optical device, when liquid crystal is used as the electro-optical material, the liquid crystal is held between the TFT array substrate and the opposite substrate. Further, when an electroluminescent material is used as the electro-optical material, a structure in which an organic electroluminescent material layer as the electro-optical material is formed on a TFT array substrate.
[0020]
The electro-optical device to which the present invention is applied can be used for electronic devices such as mobile computers and mobile phones.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
Embodiments of the present invention will be described with reference to the drawings. In the following description, the outline of the hydrogen plasma processing method applied to the present invention using the hydrogen plasma method as the hydrogenation processing will be described, and then the configuration of the TFT array substrate subjected to the hydrogen plasma processing and the manufacturing method thereof Will be described.
[0022]
[Summary of hydrogen plasma processing method to which the present invention is applied]
FIG. 1 is an explanatory diagram showing a method for manufacturing a thin film semiconductor device to which the present invention is applied. FIG. 2 is a graph showing transfer characteristics of TFTs manufactured by various methods and a ratio of each transfer characteristic occupied by the TFT.
[0023]
As shown in FIG. 1, in the present invention, first, a semiconductor film 301 made of a silicon film or the like, an insulating film 302 made of a silicon oxide film or the like, and a substrate 300 on which another thin film (not shown) is formed are processed. After heating in a room to a temperature of, for example, about 300 ° C. to about 350 ° C. (substrate heating step ST1), the semiconductor film 301 and the insulating film 302 are irradiated with hydrogen plasma under such temperature conditions (hydrogenation step ST2). .
[0024]
Next, the substrate 300 is held as it is in the processing chamber irradiated with the hydrogen plasma, and the type of gas supplied to the same processing chamber is changed without cooling the substrate 300 and exposing the substrate 300 to the atmosphere. Next, a surface protection film 303 made of a silicon nitride film is formed on the front surface side of the substrate 300, for example, under a temperature condition of about 300 ° C. to about 350 ° C. (surface protection film forming step ST3).
[0025]
Next, the temperature of the substrate 300 is about 300 ° C. to about 350 ° C., preferably lower than the temperature at which the surface protective film 303 was formed, in the processing chamber in which the surface protective film 303 was formed or in another processing chamber. Heating is performed at about 320 ° C. to diffuse hydrogen introduced into the semiconductor film 301 and the insulating film 302 (heat treatment step ST4). As a result, defects existing at the semiconductor film 301, the insulating film 302, and the interface between the semiconductor film 301 and the insulating film 302 can be removed by hydrogen termination.
[0026]
In the present embodiment, after the hydrogenation step ST2, the surface protection film forming step ST3 is performed continuously without cooling the substrate 300. Further, in the present embodiment, after the hydrogenation step ST2, the surface protection film forming step ST3 is performed without bringing the substrate 300 into contact with the air, so that the substrate 300 is not cooled in the air. Moreover, in this embodiment, since the surface protective film 303 is formed in the same processing chamber on the substrate 300 after the plasma irradiation, the substrate 300 does not cool when the substrate 300 is transferred. Therefore, according to the present embodiment, it is not necessary to heat the substrate 300 again when forming the surface protection film 303, so that it is possible to avoid a situation in which hydrogen is released at the time of heating when forming the surface protection film 303. . Further, in this embodiment, the temperature in the heat treatment step ST4 is set lower than the temperature in the surface protection film formation step ST3, so that the release of hydrogen in the heat treatment step ST4 can be suppressed. Therefore, according to this embodiment, the effect of hydrogen plasma irradiation is maximized.
[0027]
Further, the silicon nitride film used as the surface protective film 303 has low hydrogen permeability, and thus is suitable as the surface protective film 303 for preventing release of hydrogen.
[0028]
Therefore, when the semiconductor film 301 is used as an active layer of the TFT and the insulating film 302 is formed as a gate insulating film or an interlayer insulating film of the TFT, the semiconductor film 301, the insulating film 302, or the semiconductor film 301 and the insulating film 302 Since the defect is removed at the interface, the transfer characteristics of the TFT do not vary as shown by the solid line A1 in FIG.
[0029]
In this embodiment, after performing the surface protection film forming step ST3 in the processing chamber, when performing the hydrogenation step ST2 on the next substrate 300, a gas used for dry etching is introduced into the processing chamber. Then, after performing a cleaning process for removing a film attached to the processing chamber, a hydrogenation step ST2 for the next substrate 300 is performed. When the surface protective film forming step ST3 (film forming step) is performed in the processing chamber, a film adheres to the processing chamber, particularly to the shower head. When the hydrogen hydrogenation step ST2 is performed with such a film adhered, This is because there is a difference in the plasma potential from the current time, and the amount of hydrogen input changes, but in this embodiment, after the cleaning step is performed in the processing chamber, the hydrogenation step for the next substrate 300 is performed. By performing ST2, such a problem can be avoided.
[0030]
[Example of application to electro-optical device]
(Basic configuration of electro-optical device)
FIG. 3 is a plan view of the electro-optical device to which the present invention is applied, together with each component, as viewed from the counter substrate side, and FIG. 4 is a cross-sectional view taken along line HH ′ of FIG. FIG. 5 is an equivalent circuit diagram of various elements, wiring, and the like in a plurality of pixels formed in a matrix in an image display area of the electro-optical device. In each of the drawings used in the description of the present embodiment, the scale of each layer and each member is made different so that each layer and each member have a size recognizable in the drawings.
[0031]
3 and 4, an electro-optical device 100 according to the present embodiment includes a liquid crystal 50 as an electro-optical material between a TFT array substrate 10 (thin film semiconductor device) and a counter substrate 20 bonded together with a sealant 52. Are formed, and a peripheral partition 53 made of a light-shielding material is formed in a region inside the formation region of the sealing material 52. In a region outside the sealing material 52, a data line driving circuit 101 and a mounting terminal 102 are formed along one side of the TFT array substrate 10, and a scanning line driving circuit 104 is formed along two sides adjacent to the one side. Is formed. On one remaining side of the TFT array substrate 10, a plurality of wirings 105 for connecting between the scanning line driving circuits 104 provided on both sides of the image display area are provided. Then, a precharge circuit or an inspection circuit may be provided. In at least one of the corners of the opposing substrate 20, a vertical conductive material 106 for establishing electric conduction between the TFT array substrate 10 and the opposing substrate 20 is formed.
[0032]
Instead of forming the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, a TAB (tape automated, bonding) substrate on which a driving LSI is mounted is mounted on the TFT array substrate 10. The terminal group formed in the peripheral portion may be electrically and mechanically connected via an anisotropic conductive film. In the electro-optical device 100, depending on the type of the liquid crystal 50 to be used, that is, an operation mode such as a TN (twisted nematic) mode, an STN (super TN) mode, and a normally white mode / normally black mode. Although a polarizing film, a retardation film, a polarizing plate and the like are arranged in a predetermined direction, they are not shown here. When the electro-optical device 100 is configured for color display, an RGB color filter is provided along with a surface protection film on the counter substrate 20 in a region facing each pixel electrode (described later) of the TFT array substrate 10. Form.
[0033]
In the screen display area of the electro-optical device 100 having such a structure, as shown in FIG. 5, a plurality of pixels 100a are arranged in a matrix, and each of the pixels 100a has a pixel electrode 9a. , And a pixel switching TFT 30 (thin film semiconductor element) for driving the pixel electrode 9a. A data line 6a for supplying pixel signals S1, S2... Sn is electrically connected to the source of the TFT 30. It is connected to the. The pixel signals S1, S2,... Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied to a plurality of adjacent data lines 6a for each group. Good. The scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,... Gm are applied in a pulsed manner to the scanning line 3a in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and by turning on the TFT 30 as a switching element for a certain period of time, the pixel signals S1, S2,. Is written into each pixel at a predetermined timing. The predetermined-level pixel signals S1, S2,... Sn written in the liquid crystal via the pixel electrodes 9a are held for a certain period between the counter electrodes 21 of the counter substrate 20 shown in FIG. .
[0034]
Here, the liquid crystal 50 modulates light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gray scale display. In the case of the normally white mode, the amount of incident light passing through the portion of the liquid crystal 50 decreases in accordance with the applied voltage. In the case of the normally black mode, the amount of incident light decreases in accordance with the applied voltage. The amount of light passing through the portion of the liquid crystal 50 increases. As a result, light having a contrast corresponding to the pixel signals S1, S2,... Sn is emitted from the electro-optical device 100 as a whole.
[0035]
In order to prevent the held pixel signals S1, S2,... Sn from leaking, a storage capacitor 60 may be added in parallel with a liquid crystal capacitor formed between the pixel electrode ′ and the counter electrode. . For example, the voltage of the pixel electrode 9a is held by the storage capacitor 60 (thin film capacitor element) for a time that is three orders of magnitude longer than the time when the source voltage is applied. Thereby, the charge retention characteristics are improved, and the electro-optical device 100 having a high contrast ratio can be realized. As a method of forming the storage capacitor 60, as illustrated in FIG. 5, when the storage capacitor 60 is formed between the storage capacitor 60 and the capacitor line 3b which is a wiring for forming the storage capacitor 60, or when the storage capacitor 60 is formed with the preceding scanning line 3a. Any case may be formed between them.
[0036]
(Configuration of TFT array substrate)
FIG. 6 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate used in the electro-optical device according to the embodiment. FIG. 7 is a cross-sectional view when a part of the pixel of the electro-optical device is cut at a position corresponding to the line AA 'in FIG.
[0037]
6, a plurality of pixel electrodes 9a made of a transparent ITO (Indium Tin Oxide) film are formed in a matrix on a TFT array substrate 10, and a pixel switching TFT 30 is provided for each of the pixel electrodes 9a. Are connected respectively. A data line 6a, a scanning line 3a, and a capacitance line 3b are formed along the vertical and horizontal boundaries of the pixel electrode 9a, and the TFT 30 is connected to the data line 6a and the scanning line 3a. That is, the data line 6a is electrically connected to the high-concentration source region 1d of the TFT 30 via the contact hole, and the protruding portion of the scanning line 3a forms the gate electrode of the TFT 30. The storage capacitor 60 has a structure in which the extended portion 1f of the semiconductor film 1 for forming the pixel switching TFT 30 is made conductive, and the lower electrode is used as the lower electrode, and the capacitor line 3b is overlapped with the lower electrode 41 as the upper electrode. It has become.
[0038]
In the cross section taken along line AA 'of the pixel region thus configured, as shown in FIG. 7, a transparent base insulating film 11 is formed on the surface of a transparent substrate 10' which is a base of the TFT array substrate 10. On the surface of the base insulating film 11, a semiconductor film 1a made of an island-shaped silicon film having a thickness of 30 nm to 100 nm is formed.
[0039]
A gate insulating film 2 made of a silicon oxide film having a thickness of about 50 to 150 nm is formed on the surface of the semiconductor film 1a, and a scanning line 3a having a thickness of 300 to 800 nm is formed on the surface of the gate insulating film 2. Have been. In the semiconductor film 1a, a region facing the scanning line 3a via the gate insulating film 2 is a channel region 1a 'of the TFT 30. A source region having a low-concentration source region 1b and a high-concentration source region 1d is formed on one side of the channel region 1a ', and a drain region having a low-concentration drain region 1c and a high-concentration drain region 1e is formed on the other side. An area is formed.
[0040]
On the surface side of the pixel switching TFT 30, an interlayer insulating film 4 made of a silicon oxide film having a thickness of 300 nm to 800 nm is formed.
[0041]
A data line 6a having a thickness of 300 nm to 800 nm is formed on the surface of the interlayer insulating film 4, and the data line 6a is electrically connected to the high-concentration source region 1d through a contact hole formed in the interlayer insulating film 4. Connected to A drain electrode 6b formed simultaneously with the data line 6a is formed on the surface of the interlayer insulating film 4, and the drain electrode 6b is electrically connected to the high-concentration drain region 1e via a contact hole formed in the interlayer insulating film 4. Connected to
[0042]
On the surfaces of the data line 6a, the drain electrode 6b, and the interlayer insulating film 4, a surface protection film 7 made of a silicon nitride film having a thickness of 100 nm to 300 nm is formed.
[0043]
An uneven layer 13a made of a light-transmitting photosensitive resin is formed in a predetermined pattern on the upper layer of the surface protective film 7, and an upper layer made of a light-transmitting photosensitive resin is formed on the surface of the uneven layer 13a. An insulating film 13b is formed.
[0044]
On the upper layer of the upper insulating film 13b, a light reflection film 8a made of an aluminum film or the like is formed. Therefore, an uneven pattern 8g is formed on the surface of the light reflecting film 8a by reflecting the unevenness of the unevenness forming layer 13a.
[0045]
A pixel electrode 9a made of an ITO film is formed on the light reflection film 8a. The pixel electrode 9a is directly laminated on the surface of the light reflection film 8a, and the pixel electrode 9a and the light reflection film 8a are electrically connected. The pixel electrode 9a is electrically connected to the drain electrode 6b through contact holes formed in the upper insulating film 13b, the unevenness forming layer 13a, the surface protective film 7, and the interlayer insulating film 4.
[0046]
In the light reflection film 8a, a rectangular light transmission window 8d is formed in a part of a region overlapping the pixel electrode 9a in a plane (see FIG. 6), and in a portion corresponding to the light transmission window 8d, Although the pixel electrode 9a made of ITO exists, the light reflection film 8a does not exist.
[0047]
An alignment film 12 made of a polyimide film is formed on the surface of the pixel electrode 9a. The alignment film 12 is a film obtained by performing a rubbing process on a polyimide film.
[0048]
It should be noted that the capacitor line 3b is opposed to the extension 1f (lower electrode) from the high-concentration drain region 1e as an upper electrode via an insulating film (dielectric film) formed simultaneously with the gate insulating film 2a. Thereby, the storage capacitor 60 is configured.
[0049]
The TFT 30 preferably has the LDD structure as described above, but may have an offset structure in which impurity ions are not implanted into regions corresponding to the low-concentration source region 1b and the low-concentration drain region 1c. . In addition, the TFT 30 may be a self-aligned TFT in which impurity ions are implanted at a high concentration using the gate electrode (a part of the scanning line 3a) as a mask, and high-concentration source and drain regions are formed in a self-aligned manner. .
[0050]
In the present embodiment, the TFT 30 has a single gate structure in which only one gate electrode (scanning line 3a) is arranged between the source and drain regions. However, two or more gate electrodes may be arranged between them. Good. At this time, the same signal is applied to each gate electrode. If the TFT 30 is configured with a dual gate (double gate) or triple gate or more as described above, a leak current at a junction between a channel and a source-drain region can be prevented, and a current in an off state can be reduced. If at least one of these gate electrodes has an LDD structure or an offset structure, the off-state current can be further reduced and a stable switching element can be obtained.
[0051]
(Configuration of counter substrate)
In the opposing substrate 20, a light-shielding film 23 called a black matrix or a black stripe is formed in a region facing the vertical and horizontal boundary regions of the pixel electrodes 9a formed on the TFT array substrate 10, and an upper layer side thereof is formed. A counter electrode 21 made of an ITO film is formed. Further, an alignment film 22 made of a polyimide film is formed on the upper layer side of the counter electrode 21, and the alignment film 22 is a film obtained by subjecting the polyimide film to a rubbing process.
[0052]
(Display operation)
In the semi-transmissive / reflective electro-optical device 100 configured as described above, since the light reflecting film 8a is formed below the pixel electrode 9a, as shown by the arrow LA in FIG. The incident light is reflected on the TFT array substrate 10 side, and an image is displayed by the light emitted from the counter substrate 10 side (reflection mode).
[0053]
Further, of the light emitted from a backlight device (not shown) arranged on the back surface side of the TFT array substrate 10, the light traveling toward the light transmission window 8d where the light reflection film 8a is not formed is indicated by an arrow LB. As shown, the light passes through the light transmission window 8d to the counter substrate 20 side and contributes to display (transmission mode).
[0054]
(Manufacturing method of TFT array substrate)
The manufacturing process of the TFT array substrate 10 among the manufacturing processes of the electro-optical device 100 having such a configuration will be described with reference to FIG.
[0055]
FIG. 8 is a process cross-sectional view illustrating the method for manufacturing the TFT array substrate 10 of the present embodiment, and in any of the drawings, corresponds to a cross section taken along line AA ′ of FIG.
[0056]
First, as shown in FIG. 8 (A), after preparing a substrate 10 ′ made of glass or the like cleaned by ultrasonic cleaning or the like, the thickness of the substrate 10 ′ is 50 nm over the entire surface under a temperature condition of 350 ° C. or less. A base insulating film 11 made of a silicon oxide film having a thickness of about 150 nm is formed. As the source gas at this time, for example, a mixed gas of TEOS and oxygen gas can be used. The gate insulating film 2 formed here may be a silicon nitride film instead of the silicon oxide film.
[0057]
Next, an island-shaped semiconductor film 1a (active layer) is formed on the surface of the base insulating film 11. For this purpose, a semiconductor film made of an amorphous silicon film is formed on the entire surface of the substrate 10 'to a thickness of 30 nm to 100 nm by a plasma CVD method at a substrate temperature of 150 ° C. to 450 ° C. Is irradiated with laser light to perform laser annealing to melt the amorphous semiconductor film once and then crystallize through a cooling and solidification process. At this time, the irradiation time of the laser beam to each region is very short, and the irradiation region is local to the entire substrate, so that the entire substrate is not heated to a high temperature at the same time. Therefore, even if a glass substrate or the like is used as the substrate 10 ', deformation or cracking due to heat does not occur. Next, a resist mask is formed on the surface of the semiconductor film using a photolithography technique, and the semiconductor film is etched through the resist mask to form an island-shaped semiconductor film 1a. Note that, as a source gas for forming the semiconductor film 1a, for example, disilane or monosilane can be used.
[0058]
Next, as shown in FIG. 8B, a gate insulating film 2 made of a silicon oxide film having a thickness of 50 nm to 150 nm is formed on the entire surface of the substrate 10 'under a temperature condition of 350 ° C. or lower. As the source gas at this time, for example, a mixed gas of TEOS and oxygen gas can be used. The gate insulating film 2 formed here may be a silicon nitride film instead of the silicon oxide film.
[0059]
Next, impurity ions are implanted into the extended portion 1f of the semiconductor film 1a through a predetermined resist mask to form a lower electrode for forming the storage capacitor 60 with the capacitor line 3b.
[0060]
Next, as shown in FIG. 8C, a scanning line 3a (gate electrode) and a capacitor line 3b are formed. For this purpose, a conductive film made of an aluminum film, a tantalum film, a molybdenum film, or an alloy film containing any of these metals as a main component is formed in a thickness of 300 nm to 800 nm on the entire surface of the substrate 10 ′ by a sputtering method or the like. After that, a resist mask is formed using a photolithography technique, and the conductive film is dry-etched through the resist mask.
[0061]
Next, on the side of the pixel TFT section and the N-channel TFT section (not shown) of the drive circuit, about 0.1 × 10 ^Thirteen / Cm ² ~ About 10 × 10 ^Thirteen / Cm ² A low-concentration source region 1b and a low-concentration drain region 1c are formed in a self-alignment manner with respect to the scanning line 3a by implanting low-concentration impurity ions (phosphorus ions) at a dose of. Here, since it is located immediately below the scanning line 3a, the portion where the impurity ions are not introduced becomes the channel region 1a 'as it is as the semiconductor film 1a.
[0062]
Next, as shown in FIG. 8D, a resist mask 555 wider than the scanning line 3a (gate electrode) is formed, and a high concentration of impurity ions (phosphorus ions) is reduced to about 0.1 × 10 ^Fifteen / Cm ² ~ About 10 × 10 ^Fifteen / Cm ² To form a high concentration source region 1d and a drain region 1e.
[0063]
Instead of these impurity introduction steps, high-concentration impurities (phosphorous ions) are implanted in a state where a resist mask wider than the gate electrode is formed without implanting low-concentration impurities, so that a source region and a drain region having an offset structure are formed. May be formed. Further, needless to say, a high-concentration impurity may be implanted using the scanning line 3a as a mask to form a source region and a drain region having a self-aligned structure.
[0064]
Although not shown, an N-channel TFT portion of the peripheral driver circuit portion is formed by such a process. When forming the P-channel TFT portion of the peripheral drive circuit, the pixel portion and the N-channel TFT portion are covered and protected with a resist, and the gate electrode is used as a mask, and about 0.1 × 10 ^Fifteen / Cm ² ~ About 10 × 10 ^Fifteen / Cm ² By implanting boron ions at a dose amount of P, the P-channel source / drain regions are formed in a self-aligned manner. At this time, as in the case of forming the N-channel TFT, about 0.1 × 10 ^Thirteen / Cm ² ~ About 10 × 10 ^Thirteen / Cm ² After introducing a low-concentration impurity (boron ion) at a dose amount and forming a low-concentration region in the polysilicon film, a mask wider than the gate electrode is formed to reduce the high-concentration impurity (boron ion). 0.1 × 10 ^Fifteen / Cm ² ~ About 10 × 10 ^Fifteen / Cm ² May be formed to form a source region and a drain region having an LDD structure (lightly doped drain structure). Instead of implanting low-concentration impurities, high-concentration impurities (phosphorous ions) may be implanted in a state where a mask wider than the gate electrode is formed, so that a source region and a drain region having an offset structure may be formed. By these ion implantation steps, it is possible to make a CMOS, and the peripheral drive circuit can be built in the same substrate.
[0065]
Next, as shown in FIG. 8E, an interlayer insulating film 4 made of silicon oxide having a thickness of 300 nm to 800 nm is formed on the surface side of the scanning line 3a by CVD or the like, and then photolithography is used. Then, a resist mask is formed, and the interlayer insulating film 4 is etched through the resist mask to form a contact hole. As a source gas for forming the interlayer insulating film 4, for example, a mixed gas of TEOS and oxygen gas can be used.
[0066]
Next, a data line 6a and a drain electrode 6b are formed on the surface of the interlayer insulating film 4. For this purpose, after forming a conductive film made of an aluminum film, a tantalum film, a molybdenum film, or an alloy film containing any of these metals as a main component to a thickness of 300 nm to 800 nm by a sputtering method or the like, a photolithography technique is used. Is used to form a resist mask, and dry etching is performed on the conductive film through the resist mask.
[0067]
Next, the substrate 10 'is placed in a processing chamber of a single-wafer parallel-plate plasma CVD apparatus, heated to, for example, a temperature of about 300 ° C. to about 350 ° C., and irradiated with hydrogen plasma (hydrogenation step).
[0068]
Next, the substrate 10 'is held in the processing chamber to which the hydrogen plasma has been irradiated, and without cooling the substrate 10' and exposing the substrate 10 'to the atmosphere, the surface side of the substrate 10' in the same processing chamber. In other words, as shown in FIG. 8F, a surface protection film 7 made of a silicon nitride film is formed on the surfaces of the data line 6a, the drain electrode 6b, and the interlayer insulating film 4 at a temperature of about 300 ° C. to about 350 ° C. It is formed by a CVD method under the conditions (surface protective film forming step).
[0069]
Thus, in this embodiment, after the hydrogenation step, the surface protection film forming step is performed without cooling the substrate 10 '. Further, in this embodiment, after the hydrogenation step, the surface protection film forming step is performed without bringing the substrate 10 'into contact with the air, so that the substrate 10' after the plasma irradiation is not cooled in the air. Further, in the present embodiment, the substrate 10 ′ after the plasma irradiation is not transferred to another processing chamber, so that the substrate 10 ′ does not cool down during that time. Therefore, there is no need to heat the substrate 10 'again when forming the surface protective film 7 in the surface protective film forming step after performing the hydrogenation step.
[0070]
Further, after performing the surface protection film forming step in the processing chamber of the single-wafer parallel plate type plasma CVD apparatus, when performing the hydrogenation step on the next substrate 10 ′, the processing chamber is subjected to dry etching. A gas to be used is introduced to perform a cleaning step for removing a film attached in the processing chamber, and then a hydrogenation step for the next substrate 10 ′ is performed. When the surface protection film forming step ST3 is performed in the processing chamber, a film adheres to the processing chamber, particularly to the shower head. When the hydrogen hydrogenation step is performed in a state where such a film is adhered, plasma is generated between the previous time and the current time. This is because a difference occurs in the potential, and the input amount of hydrogen changes. In this embodiment, the cleaning step is performed in the processing chamber and then the hydrogenation step is performed on the next substrate 10 ′. Such problems can be avoided.
[0071]
Next, heat treatment is performed on the substrate 10 'on which the surface protection film 7 has been formed (heat treatment step). The temperature at this time is about 300 ° C. to about 350 ° C., and preferably about 320 ° C. lower than the temperature at which the surface protective film 303 was formed. As a result, charges can be released from the substrate 10 ', and hydrogen introduced into the thin film by the irradiation of the hydrogen plasma diffuses into the thin film. Then, the hydrogen diffused into the channel region 1a 'of the semiconductor film 1 terminates silicon atoms and removes defects. In addition, hydrogen diffused into an insulating film such as the gate insulating film 2 removes defects in the insulating film. Further, hydrogen diffused into the interface between the channel region 1a 'and the gate insulating film 2 removes defects at this interface.
[0072]
Thereafter, as described with reference to FIG. 7, the photosensitive resin applied by using a spin coating method or the like is exposed to form an unevenness forming layer 13a, and then applied again by using a spin coating method or the like. The exposed photosensitive resin is exposed to form an upper insulating film 13b.
[0073]
During these steps, contact holes for electrically connecting the drain electrode 6b and the pixel electrode 9a are formed in the surface protection film 7, the unevenness forming layer 13a, and the upper insulating film 13b.
[0074]
Next, after the light reflecting film 8a is formed by a metal film such as aluminum on the surface of the upper insulating film 13b, an ITO film having a thickness of 40 nm to 200 nm is formed on the surface side of the light reflecting film 8a by a sputtering method or the like. The pixel film 9a is formed by patterning the ITO film using a photolithography technique.
[0075]
Then, a polyimide film (alignment film 12) is formed on the surface side of the pixel electrode 9a. To this end, a polyimide varnish obtained by dissolving 5 to 10% by weight of a polyimide or polyamic acid in a solvent such as butyl cellosolve or n-methylpyrrolidone is subjected to flexographic printing, followed by heating and curing (firing). Then, the substrate on which the polyimide film is formed is rubbed in a certain direction with a puff cloth made of rayon-based fiber, and the polyimide molecules are arranged in a certain direction near the surface. As a result, the liquid crystal molecules are arranged in a certain direction by the interaction between the liquid crystal molecules and the polyimide molecules that are filled later.
[0076]
(Effect of this embodiment)
As described above, in the method of manufacturing the TFT array substrate 10 of the present embodiment, it is not necessary to heat the substrate 10 ′ again when forming the surface protection film 7, so that hydrogen is released by heating when forming the surface protection film 7. The situation of being done can be avoided. Therefore, according to this embodiment, the effect of hydrogen plasma irradiation is maximized. Therefore, defects at the channel region 1a 'of the TFT 30, the gate insulating film 2, or the interface between the channel region 1a' and the gate insulating film 2 can be removed.
[0077]
Further, in this embodiment, the temperature in the heat treatment step is set lower than the temperature in the surface protective film forming step, so that the release of hydrogen in the heat treatment step can be suppressed. Further, the silicon nitride film used as the surface protection film 7 is suitable for the surface protection film 7 because of its low hydrogen permeability. Therefore, according to this embodiment, the effect of hydrogen plasma irradiation is maximized.
[0078]
[Other embodiments]
In the above embodiment, the hydrogenation step is performed in a state where various electrodes and the interlayer insulating film 4 are formed on the upper layer side of the semiconductor film 1a and the gate insulating film 2, and the surface protective film 7 is formed on the interlayer insulating film 4. However, as shown in FIG. 9A, after forming the semiconductor film 1a on the substrate 10 ', as shown in FIG. 9B, hydrogen plasma may be irradiated (hydrogenation step). Also in this case, the substrate 10 ′ is held as it is in the processing chamber to which the hydrogen plasma has been irradiated, and the gas supplied to the same processing chamber can be supplied without cooling the substrate 10 ′ and exposing the substrate 10 ′ to the atmosphere. Next, as shown in FIG. 9C, a surface protection film 2a made of a silicon nitride film is formed on the surface side of the substrate 10 'at a temperature of, for example, about 300.degree. C. to about 350.degree. (Surface protective film forming step). In such a configuration, the substrate 10 ′ may be heated at any time after the formation of the surface protection film 2 a to diffuse the hydrogen introduced into the semiconductor film 1 a (heat treatment step).
[0079]
For example, as shown in FIG. 9D, after the semiconductor film 1a and the surface protection film 2a are formed on the substrate 10 ', a heat treatment step may be performed immediately, but the silicon nitride film formed as the surface protection film 2a may be used. The heat treatment step may be performed in a state where the film is the gate insulating film 2 and various electrodes and interlayer insulating films are formed thereon.
[0080]
Further, as shown in FIG. 9E, after the silicon oxide film 2b is formed on the surface protective film 2a, a heat treatment step may be performed immediately. However, various electrodes and the like may be formed on the silicon oxide film 2b. The heat treatment step may be performed with the interlayer insulating film formed. In this case, the gate insulating film 2 is constituted by the surface protection film 2a and the silicon oxide film 2b.
[0081]
Further, in the example of FIG. 9, the embodiment in which the silicon nitride film is formed on the semiconductor film 1a and the silicon oxide film is formed thereon has been described, but the silicon oxynitride film is formed on the semiconductor film 1a. After that, a silicon oxide film may be formed thereon. After a silicon oxide film is formed on the semiconductor film 1a, a silicon nitride film or a silicon oxynitride film may be formed thereon.
[0082]
In the above embodiment, a transflective / reflective liquid crystal device has been described as the electro-optical device 100. However, the electro-optical device 100 may be configured as a totally reflective liquid crystal device without forming the light transmission window 8d, or The present invention may be applied to a transmission type electro-optical device 100.
[0083]
Furthermore, in the above embodiment, a TFT array substrate used for an active matrix type liquid crystal device has been described as an example of a thin film semiconductor device. However, an electro-optical device using an electro-optical material other than liquid crystal, for example, FIG. 10 and FIG. The present invention may be applied to the manufacture of a TFT array substrate used in an organic electroluminescence display device described below with reference to the drawings, or a thin film semiconductor device other than the electro-optical device.
[0084]
FIG. 10 is a block diagram of an active matrix type electro-optical device using a charge injection type organic thin film electroluminescent element. FIGS. 11A and 11B are a plan view and a sectional view, respectively, showing an enlarged pixel region formed in the electro-optical device shown in FIG.
[0085]
The electro-optical device 100p illustrated in FIG. 10 is an active matrix type in which a light-emitting element such as an EL (electroluminescence) element or an LED (light-emitting diode) element that emits light when a drive current flows through an organic semiconductor film is driven and controlled by a TFT. Since the light-emitting elements used in this type of electro-optical device are self-luminous, there is an advantage that a backlight is not required and the viewing angle is less dependent.
[0086]
In the electro-optical device 100p shown here, a plurality of scanning lines 3p, a plurality of data lines 6p extending in a direction intersecting with the extending direction of the scanning lines 3p, on the TFT array substrate 10p, A plurality of common power supply lines 23p arranged in parallel with the data line 6p and a pixel region 15p corresponding to an intersection between the data line 6p and the scanning line 3p are formed. For the data line 6p, a data side drive circuit 101p including a shift register, a level shifter, a video line, and an analog switch is configured. For the scanning line 3p, a scanning side driving circuit 104p including a shift register and a level shifter is configured.
[0087]
In each of the pixel regions 15p, a first TFT 31p (thin film semiconductor element) to which a scanning signal is supplied to a gate electrode via a scanning line 3p, and a data signal supplied from a data line 6p via the first TFT 31p. Capacitor 33p (thin film capacitor element) for holding an image signal to be supplied, a second TFT 32p (thin film semiconductor element) to which the image signal held by the holding capacitor 33p is supplied to the gate electrode, and a second TFT 32p. And a light emitting element 40p into which a drive current flows from the common power supply line 23p when electrically connected to the common power supply line 23p.
[0088]
In this embodiment, as shown in FIGS. 11A and 11B, in any pixel region 15p, a base protective film 11p is formed on the surface of a substrate 10p made of glass or the like, and this base protective film is formed. A first TFT 31p and a second TFT 32p are formed using two island-shaped semiconductor films on the surface of 11p. A relay electrode 35p is electrically connected to one of the source / drain regions of the second TFT 32p, and a pixel electrode 41p is electrically connected to the relay electrode 35p. On the upper layer side of the pixel electrode 41p, a hole injection layer 42p, an organic semiconductor film 43p as an organic electroluminescent material layer, and a counter electrode 20p made of a metal film such as lithium-containing aluminum and calcium are laminated. Here, the counter electrode 20p is formed over a plurality of pixel regions 15p across the data line 6p and the like.
[0089]
A common power supply line 23p is electrically connected to the other of the source / drain regions of the second TFT 32p via a contact hole. On the other hand, in the first TFT 31p, the potential holding electrode 35p electrically connected to one of the source / drain regions is electrically connected to the extension 720p of the second gate electrode 72p. The semiconductor film 400p faces the extended portion 720p on the lower layer side via the second gate insulating film 50p, and the semiconductor film 400p is made conductive by impurities introduced therein. The extension portion 720p and the second gate insulating film 50p constitute a storage capacitor 33p. Here, the common power supply line 23p is electrically connected to the semiconductor film 400p via a contact hole of the interlayer insulating film 51p.
[0090]
Therefore, since the storage capacitor 33p holds the image signal supplied from the data line 6p via the first TFT 31p, even if the first TFT 31p is turned off, the gate electrode 31p of the second TFT 32p is not charged. Is held at a potential corresponding to. Therefore, since the driving current continues to flow from the common power supply line 23p to the light emitting element 40p, the light emitting element 40p continues to emit light and displays an image.
[0091]
Also in the manufacturing process of such a TFT array substrate 10p, after forming the relay electrode 35p, the data line 6p, and the common power supply line 23p, irradiate with hydrogen plasma, and then form the surface protection film 52p made of a silicon nitride film. Thereafter, the present invention can be applied when the heat treatment step is performed.
[0092]
In the above embodiment, an example in which a silicon nitride film (SiN) is applied as a surface protection film has been described. However, in the present invention, a silicon oxynitride film (SiON) can be applied as a surface protection film.
[0093]
[Application to electronic equipment]
Next, an example of an electronic apparatus including the electro-optical devices 100 and 100p to which the invention is applied will be described with reference to FIGS. 12, 13A and 13B.
[0094]
FIG. 12 is a block diagram illustrating a configuration of an electronic apparatus including the electro-optical device 100 configured similarly to the above-described electro-optical device. FIGS. 13A and 13B are an explanatory view of a mobile personal computer as an example of an electronic apparatus using the liquid crystal device according to the present invention, and an explanatory view of a mobile phone, respectively.
[0095]
12, the electronic device includes a display information output source 1000, a display information processing circuit 1002, a drive circuit 1004, electro-optical devices 100 and 100p, a clock generation circuit 1008, and a power supply circuit 1010. The display information output source 1000 includes a ROM (Read Only Memory), a RAM (Random Access Memory), a memory such as an optical disk, a tuning circuit that tunes and outputs an image signal of a television signal, and the like, and a clock generation circuit 1008. , And processes the image signal in a predetermined format on the basis of the clock signal from the display control circuit 1002. The display information output circuit 1002 includes various known processing circuits such as an amplification / polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and is input based on a clock signal. Digital signals are sequentially generated from the display information and output to the drive circuit 1004 together with the clock signal CLK. The drive circuit 1004 drives the electro-optical devices 100 and 100p. The power supply circuit 1010 supplies a predetermined power to each of the above-described circuits. Note that the drive circuit 1004 may be formed over a TFT array substrate that forms the electro-optical devices 100 and 100p. In addition, the display information processing circuit 1002 may be formed over the TFT array substrate.
[0096]
Examples of the electronic apparatus having such a configuration include a projection-type liquid crystal display device (liquid crystal projector), a multimedia-compatible personal computer (PC), and an engineering workstation (EWS), a pager, or a mobile phone, a word processor, a television, a view, and the like. Examples include a finder type or monitor direct-view type video tape recorder, an electronic organizer, an electronic desk calculator, a car navigation device, a POS terminal, a touch panel, and the like.
[0097]
That is, as shown in FIG. 13A, the personal computer 180 includes a main body 182 having a keyboard 181 and a display unit 183. The display unit 183 includes the above-described electro-optical devices 100 and 100p.
[0098]
13B, the mobile phone 190 includes a plurality of operation buttons 191 and a display unit including the above-described electro-optical devices 100 and 100p.
[0099]
【The invention's effect】
As described above, in the present invention, it is not necessary to heat the substrate again when forming the surface protective film after the hydrogenation step, so that hydrogen is released during heating when forming the surface protective film. Things can be avoided. Therefore, since the hydrogenation process works effectively, it is possible to form a TFT having stable electric characteristics such that the transfer characteristics of the TFT do not vary.
[Brief description of the drawings]
FIG. 1 is an explanatory view showing a method for manufacturing a thin film semiconductor device to which the present invention is applied.
FIG. 2 is a graph showing transfer characteristics of TFTs manufactured by various methods and a ratio of each transfer characteristic occupied by the TFT.
FIG. 3 is a plan view when the electro-optical device to which the present invention is applied is viewed from a counter substrate side.
FIG. 4 is a sectional view taken along line HH ′ of FIG. 3;
FIG. 5 is an equivalent circuit diagram of various elements and wirings formed in a plurality of pixels arranged in a matrix in the electro-optical device.
FIG. 6 is a plan view showing a configuration of each pixel formed on a TFT array substrate in the electro-optical device to which the invention is applied.
FIG. 7 is a cross-sectional view of the electro-optical device to which the present invention is applied, which is cut at a position corresponding to line AA ′ in FIG.
FIGS. 8A to 8F are process cross-sectional views illustrating a method for manufacturing a TFT array substrate of an electro-optical device to which the present invention is applied.
FIGS. 9A to 9E are process cross-sectional views illustrating another method for manufacturing a TFT array substrate of an electro-optical device to which the present invention is applied.
FIG. 10 is a block diagram of an active matrix type electro-optical device using a charge injection type organic thin film electroluminescent element.
FIGS. 11A and 11B are an enlarged plan view and a cross-sectional view showing a pixel region formed in the electro-optical device shown in FIG. 10;
FIG. 12 is a block diagram illustrating a circuit configuration of an electronic apparatus using the electro-optical device according to the invention as a display device.
FIGS. 13A and 13B are an explanatory view showing a mobile personal computer as an embodiment of an electronic apparatus using the electro-optical device according to the present invention, and an explanatory view showing a mobile phone, respectively. .
FIG. 14 is an explanatory view illustrating a method for manufacturing a conventional thin-film semiconductor device.
[Explanation of symbols]
1a, 301 Semiconductor film
2 Gate insulating film
3a Scan line
3b capacity line
4 Interlayer insulation film
6a Data line
6b Drain electrode
7, 52p surface protective film
9a Pixel electrode
10, 10p TFT array substrate (thin film semiconductor device)
10 ', 10p, 300 substrates
30, 31p, 32p TFT (thin film semiconductor element)
100, 100p electro-optical device
302 insulating film
303 Surface protective film

Claims

基板の表面に薄膜を一層あるいは複層、形成した以降、所定の温度条件下で前記薄膜に水素を導入する水素化工程と、所定の温度条件下で前記薄膜の上層側に表面保護膜を形成する表面保護膜形成工程と、前記基板を加熱する熱処理工程とを有する薄膜半導体装置の製造方法において、
前記水素化工程の後連続して、前記基板を前記所定の温度よりも低くすることなく、前記表面保護膜形成工程を行うことを特徴とする薄膜半導体装置の製造方法。After forming one or more thin films on the surface of the substrate, a hydrogenation step of introducing hydrogen into the thin film under predetermined temperature conditions, and forming a surface protective film on the upper layer side of the thin film under predetermined temperature conditions Forming a surface protective film, and a heat treatment step of heating the substrate, a method of manufacturing a thin film semiconductor device,
A method for manufacturing a thin-film semiconductor device, comprising: performing the surface protection film forming step without lowering the temperature of the substrate below the predetermined temperature after the hydrogenation step.

請求項１において、前記水素化工程の後連続して、前記基板を前記所定の温度よりも低い温度の大気に接触させることなく、前記表面保護膜形成工程を行うことを特徴とする薄膜半導体装置の製造方法。2. The thin film semiconductor device according to claim 1, wherein, after the hydrogenation step, the surface protection film forming step is performed without bringing the substrate into contact with the atmosphere at a temperature lower than the predetermined temperature. Manufacturing method.

請求項１において、処理室内で前記水素化工程を行った後連続して、前記処理室外に前記基板を出すことなく、前記表面保護膜形成工程を行うことを特徴とする薄膜半導体装置の製造方法。2. The method of manufacturing a thin film semiconductor device according to claim 1, wherein the step of forming the surface protective film is performed continuously after performing the hydrogenation step in the processing chamber without taking the substrate out of the processing chamber. .

請求項３において、前記処理室内で前記表面保護膜形成工程を行った後、次の基板に対して前記水素化工程を行う際には、前記処理室内に対して清浄化処理を行ってから次の基板に対する前記水素化工程を行うことを特徴とする薄膜半導体装置の製造方法。4. The method according to claim 3, wherein after performing the surface protection film forming step in the processing chamber, when performing the hydrogenation step on the next substrate, the cleaning processing is performed on the processing chamber and then the next step is performed. Performing the hydrogenation step on the substrate.

請求項１ないし４のいずれかにおいて、前記熱処理工程での温度は、前記表面保護膜形成工程での温度よりも低いことを特徴とする薄膜半導体装置の製造方法。The method according to any one of claims 1 to 4, wherein a temperature in the heat treatment step is lower than a temperature in the surface protection film forming step.

請求項１ないし５のいずれかにおいて、前記薄膜は、半導体膜であることを特徴とする薄膜半導体装置の製造方法。The method according to any one of claims 1 to 5, wherein the thin film is a semiconductor film.

請求項１ないし５のいずれかにおいて、前記薄膜は、絶縁膜であることを特徴とする薄膜半導体装置の製造方法。6. The method according to claim 1, wherein the thin film is an insulating film.

請求項１ないし５のいずれかにおいて、前記薄膜は、半導体膜と絶縁膜との複層構造になっていることを特徴とする薄膜半導体装置の製造方法。6. The method according to claim 1, wherein the thin film has a multilayer structure including a semiconductor film and an insulating film.

請求項６または８において、前記半導体膜は、薄膜トランジスタの能動層であることを特徴とする薄膜半導体装置の製造方法。9. The method according to claim 6, wherein the semiconductor film is an active layer of a thin film transistor.

請求項７または８において、前記絶縁膜は、薄膜トランジスタのゲート絶縁膜、あるいは層間絶縁膜であることを特徴とする薄膜半導体装置の製造方法。9. The method according to claim 7, wherein the insulating film is a gate insulating film of a thin film transistor or an interlayer insulating film.

請求項１ないし１０のいずれかにおいて、前記表面保護膜は、シリコン窒化膜またはシリコン酸化窒化膜であることを特徴とする薄膜半導体装置の製造方法。11. The method according to claim 1, wherein the surface protection film is a silicon nitride film or a silicon oxynitride film.

請求項１ないし１１のいずれかに規定する方法で製造したことを特徴とする薄膜半導体装置。A thin film semiconductor device manufactured by the method defined in any one of claims 1 to 11.

請求項１２に規定する薄膜半導体装置が、電気光学物質を保持するＴＦＴアレイ基板として用いられ、
当該ＴＦＴアレイ基板では、画素スイッチング用薄膜トランジスタおよび画素電極を備えた画素がマトリクス状に形成されていることを特徴とする電気光学装置。The thin film semiconductor device defined in claim 12 is used as a TFT array substrate for holding an electro-optical material,
An electro-optical device comprising a TFT array substrate in which pixels each including a pixel switching thin film transistor and a pixel electrode are formed in a matrix.

請求項１３に規定する電気光学装置を用いたことを特徴とする電子機器。An electronic apparatus using the electro-optical device defined in claim 13.