JP2004104909A - 三相スイッチング整流装置 - Google Patents
三相スイッチング整流装置 Download PDFInfo
- Publication number
- JP2004104909A JP2004104909A JP2002263189A JP2002263189A JP2004104909A JP 2004104909 A JP2004104909 A JP 2004104909A JP 2002263189 A JP2002263189 A JP 2002263189A JP 2002263189 A JP2002263189 A JP 2002263189A JP 2004104909 A JP2004104909 A JP 2004104909A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- connection point
- commutation
- circuit
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Rectifiers (AREA)
Abstract
【課題】スイッチング素子を低耐圧化することができる三相スイッチング整流装置においてスイッチング損失及びスイッチングサージが発生する。
【解決手段】第１〜第６のダイオードＤ１ 〜Ｄ６と第１及び第２のスイッチＱ１、Ｑ２ とから成る第１相の整流回路を設ける。第５及び第６のダイオードＤ５ 、Ｄ６ に並列に第１及び第２のスナバコンデンサＣ１１、Ｃ１２並びに第１及び第２のスイッチＱ１、Ｑ２を接続する。対の直流出力端子２ａ、２ｂ間に第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の直列回路を接続する。接続点Ｊ２ と接続点Ｊ１ との間にダイオードＤ１９を介して第１の転流用インダクタＬａ と第１の転流用スイッチＱａ と第１の補助直流電源Ｅａ との直列回路から成る第１の転流回路１０ａを接続する。２つの接続点Ｊ１ 、Ｊ３ 間にダイオードＤ２０を介して第２の転流回路１０ｂを接続する。第２及び第３相の整流回路も第１相と同様に形成する。
【選択図】 図３
【解決手段】第１〜第６のダイオードＤ１ 〜Ｄ６と第１及び第２のスイッチＱ１、Ｑ２ とから成る第１相の整流回路を設ける。第５及び第６のダイオードＤ５ 、Ｄ６ に並列に第１及び第２のスナバコンデンサＣ１１、Ｃ１２並びに第１及び第２のスイッチＱ１、Ｑ２を接続する。対の直流出力端子２ａ、２ｂ間に第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の直列回路を接続する。接続点Ｊ２ と接続点Ｊ１ との間にダイオードＤ１９を介して第１の転流用インダクタＬａ と第１の転流用スイッチＱａ と第１の補助直流電源Ｅａ との直列回路から成る第１の転流回路１０ａを接続する。２つの接続点Ｊ１ 、Ｊ３ 間にダイオードＤ２０を介して第２の転流回路１０ｂを接続する。第２及び第３相の整流回路も第１相と同様に形成する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、高い力率改善及び波形改善機能を有して三相交流電力を直流電力に変換する三相スイッチング整流装置に関する。
【０００２】
【従来の技術】
高い力率改善及び波形改善機能を有する従来の代表的なスイッチング整流装置は、一般にＰＷＭ整流器とも呼ばれており、図１に示すように第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と第１及び第２の直流出力端子（２ａ、２ｂ）との間に第１、第２、第３、第４、第５及び第６のダイオードＤａ 、Ｄｂ 、Ｄｃ 、Ｄｄ 、Ｄｅ 、Ｄｆ と第１、第２、第３、第４、第５及び第６のスイッチＱ１１、Ｑ１２、Ｑ１３、Ｑ１４、Ｑ１５、Ｑ１６とを接続することによって構成されている。第１〜第６のダイオードＤａ 〜Ｄｆ はブリッジ接続され、第１〜第６のスイッチＱ１１〜Ｑ１６は第１〜第６のダイオードＤａ 〜Ｄｆ にそれぞれ逆方向並列に接続されている。第１〜第６のダイオードＤａ 〜Ｄｆ のブリッジ回路と第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃとの間には第１、第２及び第３のリアクトル即ちインダクタＬ１ 、Ｌ２ 、Ｌ３ が接続されている。また、第１及び第２の直流出力端子２ａ、２ｂ間には第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の直流回路が接続され、第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の相互接続点Ｊ１ はグランド即ち共通電位点に接続されている。第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃは三相交流電源Ｅに接続されている。三相交流電源Ｅは、例えば星形結線されたトランスを含むものであって、等価的に星形結線された第１、第２及び第３の相交流電源Ｅ１ 、Ｅ２ 、Ｅ３ で示すことができる。第１、第２及び第３相交流電源Ｅ１ 、Ｅ２ 、Ｅ３ は相互に１２０度の位相差を有して例えば５０Ｈｚの正弦波交流電圧を発生するものであり、これ等の相互接続点Ｊｏ はグランドに接続されている。なお、三相３線式交流電源の場合には、接続点Ｊｏ、Ｊ１のグランドに対する接続は不要である。
【０００３】
第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃの三相交流電圧は、第１〜第６のダイオードＤａ 〜Ｄｆ で整流されると共に第１〜第６のスイッチＱ１１〜Ｑ１６で制御されて直流電圧に変換され、この直流電圧が第１及び第２の直流出力端子２ａ、２ｂ間に接続された負荷２に供給される。第１〜第６のスイッチＱ１１〜Ｑ１６は三相交流電圧の周波数よりも十分に高い周波数、例えば２０ｋＨｚ でオン・オフされる。これにより、第１、第２及び第３のインダクタＬ１ 、Ｌ２ 、Ｌ３ を通して力率改善用の電流を流すことができる。例えば、第１の交流入力端子１ａの電流を入力方向に増加させる場合には、第２のスイッチＱ１２のオン期間を長くし、逆に第１の交流入力端子１ａの電流を減少させる場合には第１のスイッチＱ１１のオン期間を長くする。即ち、第１〜第６のスイッチＱ１１〜Ｑ１６のオン・オフ比率を制御することによって、第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃの電流を第１、第２及び第３相交流電源Ｅ１ 、Ｅ２ 、Ｅ３ の電圧と同相の正弦波電流にすることができる。
【０００４】
ところで、図１のスイッチング整流装置では、第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の端子電圧をそれぞれＶｃ とした場合に第１〜第６のスイッチＱ１１〜Ｑ１６及び第１〜第６のダイオードＤａ 〜Ｄｆ に２Ｖｃ の端子電圧が印加される。このため、第１〜第６のスイッチＱ１１〜Ｑ１６及び第１〜第６のダイオードＤａ 〜Ｄｆ として比較的高価な高耐圧デバイスを使用しなければならず、スイッチング整流装置のコストが必然的に高くなった。
【０００５】
上記問題は図２に示すＶＩＥＮＮＡ整流器と呼ばれているＰＷＭスイッチング整流装置によって解決することができる。図２の回路において、図１の回路と共通する部分には同一の符号が付されている。図２のスイッチング整流装置は、図１の第１〜第６のスイッチＱ１１〜Ｑ１６及び第１〜第６のダイオードＤａ 〜Ｄｆ の代りに、第１〜第６のスイッチＱ１ 〜Ｑ６と、第１〜第１８のダイオードＤ１ 〜Ｄ１８を有している。第１相の整流回路においては、第１及び第２のダイオードＤ１ 、Ｄ２ の相互接続点Ｊ２ と第３及び第４のダイオードＤ３ ，Ｄ４ の相互接続点Ｊ３ との間に第１及び第２のスイッチＱ１、Ｑ２ の直列回路が接続されている。第５及び第６のダイオ−ドＤ５、Ｄ６が第１及び第２のスイッチＱ１、Ｑ２にそれぞれ並列の接続されている。第１の交流入力端子１ａは第１のインダクタＬ１ を介して第１及び第４のダイオードＤ１ 、Ｄ４ の相互接続点Ｐ１ に接続されている。第５及び第６のダイオードＤ５ 、Ｄ６ の相互接続点は第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の相互接続点Ｊ１ 即ち中間電位点に接続されている。第３及び第４のスイッチＱ３、Ｑ４を含む第２相の整流回路並びに第５及び第６のスイッチＱ５、Ｑ６を含む第３相の整流回路も上述の第１相の整流と同様に構成されている。
【０００６】
図２の回路で、Ｅ１ ＞Ｅ２ ＞Ｅ３ であり且つ第１〜第６のスイッチＱ１ 〜Ｑ６ がオンの期間にはＥ１−Ｌ１−Ｄ１−Ｑ１−Ｑ６−Ｄ１６−Ｌ３−Ｅ３ 、及びＥ２−Ｌ２−Ｄ７−Ｑ３−Ｑ６−Ｄ１６−Ｌ３ −Ｅ３の経路に力率改善用の電流が流れる。Ｅ１ ＞Ｅ２ ＞Ｅ３ であり且つ第１〜第６のスイッチＱ１ 〜Ｑ６ がオフの期間には、Ｅ１−Ｌ１ −Ｄ１−Ｄ２−Ｃ１の経路、Ｅ２−Ｌ２−Ｄ７−Ｄ８−Ｃ１の経路、Ｅ３−Ｃ２ −Ｄ１５−Ｄ１６−Ｌ３の経路で第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の充電電流が流れる。第１及び第２のスイッチＱ１、Ｑ２ のオン期間には、第２及び第３の接続点Ｊ２ 、Ｊ３ の電位がそれぞれグランドとなる。従って、第２及び第３のダイオードＤ２ 、Ｄ３ には第１及び第２の分割用コンデンサＣ１ 、Ｃ２の端子電圧Ｖｃ１、Ｖｃ２がそれぞれ印加される。Ｅ１＞Ｅ２＞Ｅ３期間における第１及び第２のスイッチＱ１、Ｑ２ のオフ期間には第１及び第２のダイオードＤ１ 、Ｄ２ がオン状態になるので、接続点Ｊ２ 、Ｐ１ の電位が＋Ｖｃ１となり、第３のダイオードＤ３ のアノードが−Ｖｃ２となる。第３及び第４のダイオードＤ３ 、Ｄ４ の逆方向バイアス時の抵抗が互いに等しいとすれば、第３及び第４のダイオードＤ３ 、Ｄ４ に｛＋Ｖｃ１−（−Ｖｃ２）｝／２の端子電圧がそれぞれ印加される。通常Ｖｃ１＝Ｖｃ２＝Ｖｃ であるから、第３及び第４のダイオードＤ３ 、Ｄ４ にはＶｃ の端子電圧がそれぞれ印加される。この時、第１及び第２のスイッチＱ１、Ｑ２の直列回路の両端間 の電圧はこれに並列接続された第４のダイオードＤ４ の端子電圧Ｖｃ と同一である。従って、図２の第１〜第６のスイッチＱ１ 〜Ｑ６及び第１〜第１８のダイオードＤ１ 〜Ｄ１８のオフ時の端子電圧はいずれもＶｃであり、図１の第１〜第６のスイッチＱ１１〜Ｑ１６及び第１〜第６のダイオードＤａ 〜Ｄｆ のオフ時の端子電圧の１／２になる。このため、図２では比較的低コストの低耐圧スイッチＱ１〜Ｑ６ 及びダイオードＤ１〜Ｄ１８を使用することが可能になり、スイッチング整流装置のコストの低減を図ることができる。
【０００７】
【発明が解決しようとする課題】
ところで、図２の回路において、例えば第２のダイオードＤ２ が導通している状態で第１及び第２のスイッチＱ１、Ｑ２にターンオンさせるためのゲート信号を供給すると、第２のダイオードＤ２ が蓄積時間即ち逆回復時間の間導通を維持し、第１のスイッチＱ１ に第１のコンデンサＣ１ の端子電圧Ｖｃ１＝Ｖｃ が印加された状態でターンオンし、ターンオン時のスイッチング損失が大きくなり且つスイッチングサージが発生する。
【０００８】
そこで、本発明の目的は、図２の回路における第１〜第６のスイッチＱ１〜Ｑ６のスイッチング損失及びスイッチングサージを低減することができる三相スイッチング整流装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明を実施形態を示す図面の参照符号を伴なって説明する。但し、本願特許請求の範囲及びここでの本願発明の説明における参照符号は、本願発明の理解を助けるためのものであって、本願発明を限定するものではない。
本願請求項１に係る発明は、力率改善機能を有して三相交流電圧を直流電圧に変換するための三相スイッチング整流装置であって、
前記三相交流電圧を入力するための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
負荷（２）に直流電圧を供給するための第１及び第２の直流出力端子（２ａ、２ｂ）と、
前記第１及び第２の直流出力端子（２ａ、２ｂ）間の電圧を分割して中間電位を得るために前記第１及び第２の直流出力端子（２ａ、２ｂ）間に接続された第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）と、
前記第１の交流入力端子（１ａ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第１の交流入力端子（１ａ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１及び第２のダイオ−ド（Ｄ１、Ｄ２）の直列回路と、
前記第１の交流入力端子（１ａ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第１の交流入力端子（１ａ）に向って順方向となる極性を有している第３及び第４のダイオ−ド（Ｄ３、Ｄ４）の直列回路と、
前記第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）を相互に接続する第１の接続点（Ｊ１）と前記第１及び第２のダイオ−ド（Ｄ１、Ｄ２）を相互に接続する第２の接続点（Ｊ２）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第２の接続点（Ｊ２）に向って順方向となる極性を有している第５のダイオ−ド（Ｄ５）と、
前記第３及び第４のダイオ−ド（Ｄ３、Ｄ４）を相互に接続する第３の接続点（Ｊ３）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第３の接続点（Ｊ３）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第６のダイオ−ド（Ｄ６）と、
前記第５のダイオ−ド（Ｄ５）に並列に接続された第１のスイッチ（Ｑ１）と、
前記第６のダイオ−ド（Ｄ６）に並列に接続された第２のスイッチ（Ｑ２）と、
前記第２の交流入力端子（１ｂ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第２の交流入力端子（１ｂ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第７及び第８のダイオ−ド（Ｄ７、Ｄ８）の直列回路と、
前記第２の交流入力端子（１ｂ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第２の交流入力端子（１ｂ）に向って順方向となる極性を有している第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）の直列回路と、
前記第７及び第８のダイオ−ド（Ｄ７、Ｄ８）を相互に接続する第４の接続点（Ｊ４）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第４の接続点（Ｊ４）に向って順方向となる極性を有している第１１のダイオ−ド（Ｄ１１）と、
前記第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）を相互に接続する第５の接続点（Ｊ５）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第５の接続点（Ｊ５）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１２のダイオ−ド（Ｄ１２）と、
前記第１１のダイオ−ド（Ｄ１１）に並列に接続された第３のスイッチ（Ｑ３）と、
前記第１２のダイオ−ド（Ｄ１２）に並列に接続された第４のスイッチ（Ｑ４）と、
前記第３の交流入力端子（１ｃ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第３の交流入力端子（１ｃ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）の直列回路と、
前記第３の交流入力端子（１ｃ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第３の交流入力端子（１ｃ）に向って順方向となる極性を有している第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）の直列回路と、
前記第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）を相互に接続する第６の接続点（Ｊ６）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第６の接続点（Ｊ６）に向って順方向となる極性を有している第１７のダイオ−ド（Ｄ１７）と、
前記第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）を相互に接続する第７の接続点（Ｊ７）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第７の接続点（Ｊ７）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１８のダイオ−ド（Ｄ１８）と、
前記第１７のダイオ−ド（Ｄ１７）に並列に接続された第５のスイッチ（Ｑ５）と、
前記第１８のダイオ−ド（Ｄ１８）に並列に接続された第６のスイッチ（Ｑ６）と、
を具備する三相スイッチング整流装置において、
前記第１のダイオ−ド（Ｄ１）又は前記第２のダイオ−ド（Ｄ２）又は前記第５のダイオ−ド（Ｄ５）に並列に接続された第１のスナバコンデンサ（Ｃ１１）と、
前記第３のダイオ−ド（Ｄ３）又は前記第４のダイオ−ド（Ｄ４）又は前記第６のダイオ−ド（Ｄ６）に並列に接続された第２のスナバコンデンサ（Ｃ１２）と、前記第７のダイオ−ド（Ｄ７）又は前記第８のダイオ−ド（Ｄ８）又は前記第１１のダイオ−ド（Ｄ１１）に並列に接続された第３のスナバコンデンサ（Ｃ１３）と、
前記第９のダイオ−ド（Ｄ９）又は前記第１０のダイオ−ド（Ｄ１０）又は前記第１２のダイオ−ド（Ｄ１２）に並列に接続された第４のスナバコンデンサ（Ｃ１４）と、
前記第１３のダイオ−ド（Ｄ１３）又は前記第１４のダイオ−ド（Ｄ１４）又は前記第１７のダイオ−ド（Ｄ１７）に並列に接続された第５のスナバコンデンサ（Ｃ１５）と、
前記第１５のダイオ−ド（Ｄ１５）又は前記第１６のダイオ−ド（Ｄ１６）又は前記第１８のダイオ−ド（Ｄ１８）に並列に接続された第６のスナバコンデンサ（Ｃ１６）と、
第１の補助直流電源（Ｅａ）と第１の転流用スイッチ（Ｑａ）と第１の転流用インダクタ（Ｌａ）との直列回路から成り且つこの直列回路の一端が前記第１の接続点（Ｊ１）に接続されている第１の転流回路（１０ａ）と、
第２の補助直流電源（Ｅｂ）と第２の転流用スイッチ（Ｑｂ）と第２の転流用インダクタ（Ｌｂ）との直列回路から成り且つこの直列回路の一端が前記第１の接続点（Ｊ１）に接続されている第２の転流回路（１０ｂ）と、
前記第２の接続点（Ｊ２）と前記第１の転流回路（１０ａ）の他端との間に接続され且つ前記第２の接続点（Ｊ２）から前記第１の転流回路（１０ａ）に向って順方向となる極性を有している第１９のダイオ−ド（Ｄ１９）と、
前記第２の転流回路（１０ｂ）の他端と前記第３の接続点（Ｊ３）との間に接続され且つ前記第２の転流回路（１０ｂ）から前記第３の接続点（Ｊ３）に向って順方向となる極性を有している第２０のダイオ−ド（Ｄ２０）と、
前記第４の接続点（Ｊ４）と前記第１の転流回路（１０ａ）の他端との間に接続され且つ前記第４の接続点（Ｊ４）から前記第１の転流回路（１０ａ）に向って順方向となる極性を有している第２１のダイオ−ド（Ｄ２１）と、
前記第２の転流回路（１０ｂ）の他端と前記第５の接続点（Ｊ５）との間に接続され且つ前記第２の転流回路（１０ｂ）から前記第５の接続点（Ｊ５）に向って順方向となる極性を有している第２２のダイオ−ド（Ｄ２２）と、
前記第６の接続点（Ｊ６）と前記第１の転流回路（１０ａ）の他端との間に接続され且つ前記第６の接続点（Ｊ６）から前記第１の転流回路（１０ａ）に向って順方向となる極性を有している第２３のダイオ−ド（Ｄ２３）と、
前記第２の転流回路（１０ｂ）の他端と前記第７の接続点（Ｊ７）との間に接続され且つ前記第２の転流回路（１０ｂ）から前記第７の接続点（Ｊ７）に向って順方向となる極性を有している第２４のダイオ−ド（Ｄ２４）と、
前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６）を前記三相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する機能、及び前記第１及び第２の転流用スイッチ（Ｑａ、Ｑｂ）を前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６）のタ−ンオン時点よりも所定時間前からタ−ンオン時点又はタ−ンオン時点から所定時間後までの期間にオン制御する機能を有している制御回路（３）とを具備していることを特徴とする三相スイッチング整流装置に係わるものである。
【００１０】
なお、請求項２及び第３に示すように、第１及び第２の補助直流電源（Ｅａ、Ｅｂ）の代りに第１及び第２のトランス（Ｔ１、Ｔ２）を設けることができる。
また、請求項３に示すように第１及び第２のクランプ用ダイオ−ドＤ２７、Ｄ２８を設けることができる。
また、請求項４に示すように、各相独立に転流回路を設けることができる。
また、請求項５に示すように、前記第１〜第６のスイッチ（Ｑ１〜Ｑ６）を同時にタ−ンオンすることが望ましい。
【００１１】
【発明の効果】
本発明によれば、第１〜第６のスナバコンデンサ（Ｃ１１〜Ｃ１６）、第１９〜第２４のダイオード（Ｄ１９〜Ｄ２４）、第１及び第２の転流用インダクタ（Ｌａ 、Ｌｂ ）、第１及び第２の転流用スイッチ（Ｑａ 、Ｑｂ ）、第１及び第２の補助直流電源（Ｅａ 、Ｅｂ ）又はトランス（Ｔ１、Ｔ２）の追加によって第１〜第６のスイッチ（Ｑ１ 〜Ｑ６ ）のソフトスイッチングが可能になり、スイッチング損失及びスイッチングサージを比較的簡単な回路で低減することができる。
【００１２】
【第１の実施形態】
次に、図３〜図９を参照して第１の実施形態の三相スイッチング整流装置を説明する。
【００１３】
図３に示す三相スイッチング整流装置は、図２の回路に本発明に従う３相一括のソフトスイッチング回路を付加したものである。図３に示す三相スイッチング整流装置の主回路は、図２の回路と同様に第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃと、第１及び第２の直流出力端子２ａ、２ｂと、主インダクタ又は主リアクトルとも呼ぶことができる第１、第２及び第３のインダクタＬ１ 、Ｌ２ 、Ｌ３ と、第１及び第２の分割用コンデンサＣ１ 、Ｃ２ と、第１〜第１８のダイオードＤ１ 〜Ｄ１８と、主スイッチとも呼ぶことができる第１〜第６のスイッチＱ１ 〜Ｑ６ と、制御回路３とから成る。追加されたソフトスイッチング回路は、第１９〜第２４のダイオードＤ１９〜Ｄ２４と、第１〜第６のスナバコンデンサＣ１１〜Ｃ１６と、補助インダクタ又は補助リアクトルとも呼ぶことができる第１及び第２の転流用インダクタＬａ 、Ｌｂ と、補助スイッチと呼ぶこともできる第１及び第２の転流用スイッチＱａ 、Ｑｂ と、第１及び第２の補助直流電源Ｅａ 、Ｅｂ とから成る。
なお、制御回路３に対して、第１、第２及び第３相の電流を検出するための第１、第２及び第３の電流検出器４ａ、４ｂ、４ｃがライン５ａ、５ｂ、５ｃを介して接続され、且つ第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃが第１、第２及び第３の電圧検出ライン６ａ、６ｂ、６ｃを介して接続され、且つ第１の分割用コンデンサＣ１ の直流電圧検出回路７がライン７ａを介して接続されている。図３では図示を簡単にするためにライン５ａ、５ｂ、６ａ、６ｂ、７ａと制御回路３との間の接続、及び制御回路３の出力ライン８ａ、８ｂ、８ｃ、８ｄ、８ｅと第１〜第６のスイッチＱ１ 〜Ｑ６ 及び第１及び第２の転流用スイッチＱａ 、Ｑｂ との間の接続が省略されている。ライン８ａは第１及び第２のスイッチＱ１、Ｑ２の制御端子に接続され、ライン８ｂは第３及び第４のスイッチＱ３、Ｑ４の制御端子に接続され、ライン８ｃは第５及び第６のスイッチＱ５、Ｑ６の制御端子に接続され、ライン８ｄは第１の転流用スイッチＱａの制御端子に接続され、ライン８ｅは第２の転流用スイッチＱｂの制御端子に接続されている。
【００１４】
第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃは、例えば５０Ｈｚの三相交流電源Ｅに接続されている。三相交流電源Ｅは、例えば星形結線された２次巻線を有するトランスを含む回路であって、図３では等価的に星形結線された第１、第２及び第３相交流電源Ｅ１ 、Ｅ２ 、Ｅ３ で示されている。第１、第２及び第３相交流電源Ｅ１ 、Ｅ２ 、Ｅ３ は互いに１２０度の位相差を有する正弦波から成る第１、第２及び第３相電源電圧Ｖｒ 、Ｖｓ 、Ｖｔ を供給する。なお、第１、第２及び第３相交流電源Ｅ１ 、Ｅ２ 、Ｅ３ の共通接続点Ｊｏ はグランド即ち共通電位点に接続されている。
【００１５】
第１及び第２の直流出力端子２ａ、２ｂ間には負荷２が接続されている。また、第１及び第２の直流出力端子２ａ、２ｂ間には第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の直列回路が接続されている。同一容量の第１及び第２の分割用コンデンサＣ１ 、Ｃ２ を相互に接続する第１の接続点Ｊ１ は中間電位点接続手段としての導体９によってグランド即ち共通電位点に接続されている。なお、三相３線式の交流電源の場合には、接続点Ｊｏ、Ｊ１のグランドへの接続は不要になる。第１及び第２の分割用コンデンサＣ１ 、Ｃ２ は平滑用又は電源用コンデンサとも呼ぶことができるものであって比較的大きな容量を有し、負荷２に対する直流電源として機能する。
【００１６】
第１相の整流回路を構成するための第１及び第２のダイオードＤ１ 、Ｄ２ の直列回路は、第１の交流入力端子１ａと第１の直流出力端子２ａとの間に第１のインダクタＬ１ を介して接続されている。第１及び第２のダイオードＤ１ 、Ｄ２ の極性は、第１の交流入力端子１ａから第１の直流出力端子２ａに向って順方向電流が流れるように決定されている。第１のインダクタＬ１ は第１の交流入力端子１ａと第１の整流入力端子Ｐ１ との間に接続されている。なお、第１の整流入力端子Ｐ１ は第１及び第４のダイオードＤ１ 、Ｄ４ の相互接続点である。
【００１７】
第３及び第４のダイオードＤ３ 、Ｄ４ の直列回路は第２の直流出力端子２ｂと第１の交流入力端子１ａとの間に第１のインダクタＬ１ を介して接続されている。第３及び第４のダイオードＤ３ 、Ｄ４ の極性は、第２の直流出力端子２ｂから第１の交流入力端子１ａの方向に順方向電流が流れるように決定されている。即ち、第１相電源電圧Ｖｒ によって第１及び第２のダイオードＤ１ 、Ｄ２ に順方向電圧が印加された時には、第３及び第４のダイオードＤ３ 、Ｄ４ に逆方向電圧が印加される。
【００１８】
第５のダイオードＤ５ のアノードは第１の接続点Ｊ１ 即ち中間電位点に接続され、そのカソードは第１及び第２のダイオードＤ１ 、Ｄ２ を相互に接続する第２の接続点Ｊ２ に接続されている。
第６のダイオードＤ６ のアノードは第３及び第４のダイオードＤ３ 、Ｄ４ を相互に接続する第３の接続点Ｊ３ に接続され、そのカソードは第１の接続点Ｊ１ 即ち中間電位点に接続されている。
【００１９】
ＩＧＢＴで示されている第１及び第２のスイッチＱ１、Ｑ２の直列回路 は第２及び第３の接続点Ｊ２ 、Ｊ３ 間に接続されている。即ち、第１のスイッチＱ１ のコレクタは第２の接続点Ｊ２ に接続され、第２のスイッチＱ２のエミッタは第３の接続点Ｊ３ に接続されている。また、第１のスイッチＱ１は第５のダイオ−ドＤ５に並列に接続され、第２のスイッチＱ２は第６のダイオ−ドＤ６に並列に接続されている。
【００２０】
第１のスナバコンデンサＣ１１は第５のダイオードＤ５ に並列に接続されている。第２のスナバコンデンサＣ１２は第６のダイオードＤ６ に並列に接続されている。従って、第１及び第２のスナバコンデンサＣ１１、Ｃ１は第１及び第２のスイッチＱ１ 、Ｑ２に対しても並列に接続されている。第１及び第２のスナバコンデンサＣ１１、Ｃ１２の容量は第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の容量よりも十分に小さい。
【００２１】
第２相の整流回路を構成するための第７及び第８のダイオードＤ７ 、Ｄ８ の直列回路は、第２の交流入力端子１ｂと第１の直流出力端子２ａとの間に第２のインダクタＬ２ を介して接続されている。第７及び第８のダイオードＤ７ 、Ｄ８ の極性は、第２の交流入力端子１ｂから第１の直流出力端子２ａに向って順方向電流が流れるように決定されている。第２のインダクタＬ２ は第２の交流入力端子１ｂと第２の整流入力端子Ｐ２ との間に接続されている。なお、第２の整流入力端子Ｐ２ は第７及び第１０のダイオードＤ７ 、Ｄ１０ の相互接続点である。
【００２２】
第９及び第１０のダイオードＤ９ 、Ｄ１０の直列回路は第２の直流出力端子２ｂと第２の交流入力端子１ｂとの間に第２のインダクタＬ２ を介して接続されている。第９及び第１０のダイオードＤ９ 、Ｄ１０の極性は、第２の直流出力端子２ｂから第２の交流入力端子１ｂの方向に順方向電流が流れるように決定されている。即ち、第２相電源電圧Ｖｓ によって第７及び第８のダイオードＤ７ 、Ｄ８ に順方向電圧が印加された時には、第９及び第１０のダイオードＤ９ 、Ｄ１０に逆方向電圧が印加される。
【００２３】
第１１のダイオードＤ１１のアノードは第１の接続点Ｊ１ 即ち中間電位点に接続され、そのカソードは第７及び第８のダイオードＤ７ 、Ｄ８ を相互に接続する第４の接続点Ｊ４ に接続されている。
第１２のダイオードＤ１２のアノードは第９及び第１０のダイオードＤ９ 、Ｄ１０を相互に接続する第５の接続点Ｊ５ に接続され、そのカソードは第１の接続点Ｊ１ 即ち中間電位点に接続されている。
【００２４】
ＩＧＢＴで示されている第３及び第４のスイッチＱ３、Ｑ４の直列回路は第４及び第５の接続点Ｊ４ 、Ｊ５ 間に接続されている。また、第３のスイッチＱ３は第１１のダイオ−ドＤ１１に並列に接続され、第４のスイッチＱ４は第１２のダイオ−ドＤ１２に並列に接続されている。
【００２５】
第３のスナバコンデンサＣ１３は第１１のダイオードＤ１１に並列に接続されている。第４のスナバコンデンサＣ１４は第１２のダイオードＤ１２に並列に接続されている。従って、第３及び第４のスナバコンデンサＣ１３、Ｃ１４は第３及び第４のスイッチＱ３、Ｑ４に対しても並列に接続されている。第３及び第４のスナバコンデンサＣ１３、Ｃ１４の容量は第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の容量よりも十分に小さい。
【００２６】
第３相の整流回路を構成するための第１３及び第１４のダイオードＤ１３、Ｄ１４の直列回路は、第３の交流入力端子１ｃと第１の直流出力端子２ａとの間に第３のインダクタＬ３ を介して接続されている。第１３及び第１４のダイオードＤ１３、Ｄ１４の極性は、第３の交流入力端子１ｃから第１の直流出力端子２ａに向って順方向電流が流れるように決定されている。第３のインダクタＬ３ は第３の交流入力端子１ｃと第３の整流入力端子Ｐ３ との間に接続されている。なお、第３の整流入力端子Ｐ３ は第１３及び第１６のダイオードＤ１３、Ｄ１６の相互接続点である。
【００２７】
第１５及び第１６のダイオードＤ１５、Ｄ１６の直列回路は第２の直流出力端子２ｂと第３の交流入力端子１ｃとの間に第３のインダクタＬ３ を介して接続されている。第１５及び第１６のダイオードＤ１５、Ｄ１６の極性は、第２の直流出力端子２ｂから第３の交流入力端子１ｃの方向に順方向電流が流れるように決定されている。即ち、第３相電源電圧Ｖｔ によって第１３及び第１４のダイオードＤ１３、Ｄ１４に順方向電圧が印加された時には、第１５及び第１６のダイオードＤ１５、Ｄ１６に逆方向電圧が印加される。
【００２８】
第１７のダイオードＤ１７のアノードは第１の接続点Ｊ１ 即ち中間電位点に接続され、そのカソードは第１３及び第１４のダイオードＤ１３、Ｄ１４を相互に接続する第６の接続点Ｊ６ に接続されている。
第１８のダイオードＤ１８のアノードは第１５及び第１６のダイオードＤ１５、Ｄ１６を相互に接続する第７の接続点Ｊ７ に接続され、そのカソードは第１の接続点Ｊ１ 即ち中間電位点に接続されている。
【００２９】
ＩＧＢＴで示されている第５及び第６のスイッチＱ５、Ｑ６の直列回路 は第６及び第７の接続点Ｊ６ 、Ｊ７ 間に接続されている。また、第５のスイッチＱ５ は第１７のダイオ−ドＤ１７に並列に接続され、第６のスイッチＱ６は第１８のダイオ−ドＤ１８に並列に接続されている。
【００３０】
第５のスナバコンデンサＣ１５は第１７のダイオードＤ１７に並列に接続されている。第６のスナバコンデンサＣ１６は第１８のダイオードＤ１８に並列に接続されている。従って、第５及び第６のスナバコンデンサＣ１５、Ｃ１６は第５及び第６のスイッチＱ５、Ｑ６に対しても並列に接続されている。第５及び第６のスナバコンデンサＣ１５、Ｃ１６の容量は第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の容量よりも十分に小さい。
【００３１】
第１の転流用インダクタＬａ と第１の転流用スイッチＱａ と第１の補助直流電源Ｅａ との直列回路によって第１の転流回路１０ａが形成され、第２の転流用インダクタＬｂ と第２の転流用スイッチＱｂ と第２の補助直流電源Ｅｂ との直列回路によって第２の転流回路１０ｂが形成されている。
【００３２】
第１の転流回路１０ａの一端は中間電位の第１の接続点Ｊ１ に接続されている。第１の転流回路１０ａの他端は第１９、第２１及び第２３のダイオードＤ１９、Ｄ２１、Ｄ２３を介して第２、第４、第６の接続点Ｊ２ 、Ｊ４ 、Ｊ６ にそれぞれ接続されている。第２の転流回路１０ｂの一端は中間電位の第１の接続点Ｊ１ に接続されている。第２の転流回路１０ｂの他端は第２０、第２２及び第２４のダイオードＤ２０、Ｄ２２、Ｄ２４を介して第３、第５及び第７の接続点Ｊ３ 、Ｊ５ 、Ｊ７ にそれぞれ接続されている。第１９、第２１及び第２３のダイオードＤ１９、Ｄ２１、Ｄ２３の極性は第２、第４及び第６の接続点Ｊ２ 、Ｊ４ 、Ｊ６ から第１の転流回路１０ａに向って順方向電流が流れるように決定されている。第２０、第２２及び第２４のダイオードＤ２０、Ｄ２２、Ｄ２４の極性は第２の転流回路１０ｂから第３、第５及び第７の接続点Ｊ３、Ｊ５、Ｊ７に向って順方向電流が流れるように決定されている。
【００３３】
ＩＧＢＴで示されている第１及び第２の転流用スイッチＱａ 、Ｑｂ は第１、第２及び第３のスイッチＱ１ 、Ｑ２ 、Ｑ３ のターンオン時点の少し前からターンオン時点又はこれよりも少し後までの所定期間にオンになり、第１〜第６のスイッチＱ１ 〜Ｑ６ のソフトスイッチングに寄与する。第１及び第２の補助直流電源Ｅａ 、Ｅｂの電圧Ｖａ、Ｖｂの値は第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の端子電圧Ｖｃ１、Ｖｃ２よりも低く設定され、好ましくはＶｃ１、Ｖｃ２の１／３〜２／３程度に設定されている。なお、実質的にＶｃ１＝Ｖｃ２、Ｖａ＝Ｖｂである。
【００３４】
第１及び第２の転流回路１０ａ、１０ｂは第１〜第６のスイッチＱ１ 〜Ｑ６ のソフトスイッチングに共用されている。従って、比較的簡単なソフトスイッチング回路で第１〜第６のスイッチＱ１ 〜Ｑ６ の全部のソフトスイッチングが達成される。
第１〜第６のスイッチＱ１ 〜Ｑ６ のターンオフ時のソフトスイッチングは、第１〜第６のスナバコンデンサＣ１１〜Ｃ１６が徐々に充電されることによって達成される。第１〜第６のスイッチＱ１ 〜Ｑ６ のターンオン時のソフトスイッチングは、ターンオン時点よりも前に第１〜第６のスイッチＱ１ 〜Ｑ６ の端子電圧を零にすることによって達成される。ソフトスイッチング動作の詳細は後述する。
【００３５】
図３の制御回路３は、次の３つの機能を有する。
（１） 第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃを通る第１、第２及び第３相電流Ｉｒ 、Ｉｓ 、Ｉｔ が図５（Ｃ）に概略的に示すように、図５（Ａ）の第１、第２及び第３相電源電圧Ｖｒ 、Ｖｓ 、Ｖｔ に同期し且つ正弦波に近似するように第１〜第６のスイッチＱ１ 〜Ｑ６ をオン・オフ制御する第１の機能。
（２） 第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の端子電圧Ｖｃ１、Ｖｃ２を一定に保つように第１〜第６のスイッチＱ１ 〜Ｑ６ をオン・オフ制御する第２の機能。
（３） 第１〜第６のスイッチＱ１〜Ｑ６のソフトスイッチングを達成するように第１及び第２の転流用スイッチＱａ 、Ｑｂ を制御する第３の機能。
【００３６】
図４は図３の制御回路３の１例の詳細を示す。この制御回路３は上記第１、第２及び第３の機能を得るために、交流電圧検出回路１１と、第１の減算器１２と、基準電圧源１３と、第１の比例積分（ＰＩ）回路１４と、第１及び第２の乗算器１５、１６と、第２、第３、第４及び第５の減算器１７，１８、１９、２０と、第２及び第３の比例積分（ＰＩ）回路２１、２２と、スイッチ指令値演算回路２３と、鋸波発生器２４と、第１、第２及び第３の比較器２５、２６、２７と、転流制御信号形成回路２８とを有する。
【００３７】
交流電圧検出回路１１は、第１及び第２の電圧検出トランスＴｒ１、Ｔｒ２から成る。第１の電圧検出トランスＴｒ１の１次巻線Ｎ１は第１及び第２相電圧検出ライン６ａ、６ｂ間に接続され、第２の電圧検出トランスＴｒ２の１次巻線Ｎ１´は第２及び第３相電圧検出ライン６ｂ、６ｃ間に接続されている。従って、第１の電圧検出トランスＴｒ１の２次巻線Ｎ２からは第１及び第２相間の第１の線間電圧Ｖｒｓが得られ、第２の電圧検出トランスＴｒ２の２次巻線Ｎ２´からは第２及び第３相間の第２の線間電圧Ｖｓｔが得られる。
第１及び第２の線間電圧Ｖｒｓ、Ｖｓｔ、及び第３相と第１相との間の線間電圧Ｖｔｒは図５（Ｂ）に示されている。
【００３８】
第１の減算器１２は、直流電圧検出ライン７ａと基準電圧源１３とに接続されており、第１の分割用コンデンサＣ１ の端子電圧Ｖｃ１と基準電圧源１３の電圧Ｖｒｅｆ との差を示す信号を出力する。
なお、ここでは説明を簡単にするために図３の直流電圧検出回路７の入力及び出力の両方が同一のＶｃ１で示され且つ第１、第２及び第３の電流検出器４ａ、４ｂ、４ｃの入力及び出力の両方が同一のＩｒ 、Ｉｓ 、Ｉｔ で示されている。
【００３９】
第１の減算器１２に接続された第１の比例積分回路１４は、第１の減算器１２の出力を平滑及び増幅するものである。第１の比較積分回路１４からはＶｒｅｆ −Ｖｃ１＝Ｖｄｃで示すことができる直流出力制御指令値が得られる。なお、第１の減算器１２と第１の比例積分回路１４とを一体に形成することができる。また、第１の比例積分回路１４を省くこともできる。
【００４０】
第１の乗算器１５は第１の電圧検出トランスＴｒ１の２次巻線Ｎ２と第１の比例積分回路１４とに接続され、正弦波電圧から成る第１の線間電圧Ｖｒｓに直流出力制御指令値Ｖｄｃを乗算した出力Ｖｒｓ１ を形成する。第２の乗算器１６は第２の電圧検出トランスＴｒ２の２次巻線Ｎ２´と第１の比例積分回路１４とに接続され、正弦波電圧から成る第２の線間電圧Ｖｓｔに直流出力制御指令値Ｖｄｃを乗算した出力Ｖｓｔ１ を形成する。この実施形態では第１及び第２の乗算器１５、１６の出力Ｖｒｓ１ 、Ｖｓｔ１ の振幅がライン７ａの直流検出電圧Ｖｃ１に反比例的に変化する。
【００４１】
第２の減算器１７は第１及び第２の電流検出ライン５ａ、５ｂに接続され、Ｉｒ −Ｉｓ の演算によって第１及び第２相間の線間電流Ｉｒｓに相当する信号を形成する。第３の減算器１８は第２及び第３の電流検出ライン５ｂ、５ｃに接続され、Ｉｓ −Ｉｔ の演算によって第２及び第３相間の線間電流Ｉｓｔに相当する信号を形成する。第２及び第３の減算器１７、１８の出力信号Ｉｒｓ、Ｉｓｔはスイッチング整流装置の正常動作時には正弦波又は近似正弦波電圧である。
【００４２】
第４の減算器１９は第１の乗算器１５と第２の減算器１７とに接続され、第１の乗算器１５の出力Ｖｒｓ１ と第２の減算器１７の出力Ｉｒｓとの差を示す信号Ｖｒｓ１ −Ｉｒｓ＝Ｖｒｓ２ を形成する。第５の減算器２０は第２の乗算器１６と第３の減算器１８とに接続され、第２の乗算器１６の出力Ｖｓｔ１ と第３の減算器１８の出力信号Ｉｓｔとの差を示す信号Ｖｓｔ１ −Ｉｓｔ＝Ｖｓｔ２ を形成する。
【００４３】
第２の比例積分回路２１は第４の減算器１９に接続され、第４の減算器１９の出力Ｖｒｓ２ を増幅及び平滑して第１の電圧指令値Ｖｒｓ′を形成する。第３の比例積分回路２２は第５の減算器２０に接続され、第５の減算器２０の出力Ｖｓｔ２を増幅及び平滑して第２の電圧指令値Ｖｓｔ′を形成する。なお、第４の減算器１９と第２の比例積分回路２１とを一体化すること、第５の減算器２０と第３の比例積分回路２２とを一体化することができる。また、第２及び第３の比例積分回路２１、２２を省いてＶｒｓ２ ＝Ｖｒｓ′、Ｖｓｔ２ ＝Ｖｓｔ′とすることもできる。
【００４４】
第２及び第３の比例積分回路２１、２２に接続されたスイッチ指令値演算回路２３は、第１及び第２の電圧指令値Ｖｒｓ′、Ｖｓｔ′に基づいて第１、第２及び第３のスイッチ制御指令値Ｖｒ ′、Ｖｓ ′、Ｖｔ ′を形成し、ライン２９、３０、３１に出力するものである。即ち、スイッチ指令値演算回路２３は相電圧指令演算器とこの出力段に接続された絶対値演算器とから成る。スイッチ指令値演算回路２３の相電圧指令値演算器は例えば次式によって第１及び第２の電圧指令値Ｖｒｓ´、Ｖｓｔ´から第１、第２及び第３の相電圧指令値Ｖｒ″、Ｖｓ″、Ｖｔ″を求める。
Ｖｒ″＝２×Ｖｒｓ´＋Ｖｓｔ´
Ｖｓ″＝Ｖｓｔ´−Ｖｒｓ´
Ｖｔ″＝−Ｖｒｓ´−２×Ｖｓｔ´
スイッチ指令値演算回路２３に含まれる絶対値演算器は上記第１、第２及び第３の相電圧指令値Ｖｒ″、Ｖｓ″、Ｖｔ″の絶対値を求め、パルス幅信号と呼ぶこともできる第１、第２及び第３のスイッチ制御指令値Ｖｒ´、Ｖｓ´、Ｖｔ´をライン２９、３０、３１に出力する。
第１、第２及び第３のスイッチ制御指令値Ｖｒ ′、Ｖｓ ′、Ｖｔ ′は、第１、第２及び第３相電流Ｉｒ 、Ｉｓ 、Ｉｔ を第１、第２及び第３相電源電圧Ｖｒ 、Ｖｓ 、Ｖｔ に同期させ且つ正弦波又は近似正弦波にするように第１〜第６のスイッチＱ１〜Ｑ６ をオン・オフするための情報と、第１の分割用コンデンサＣ１ の端子電圧Ｖｃ１を所定値に保つように第１〜第６のスイッチＱ１〜Ｑ６ をオン・オフするための情報とを含み、図５の第１、第２及び第３相電源電圧Ｖｒ 、Ｖｓ 、Ｖｔ を全波整流した波形と同一の周期を有して図６に示すように正弦波の全波整流波形状に変化する。
なお、第１、第２及び第３相電源電圧Ｖｒ、Ｖｓ、Ｖｔを３相４線式で検出し、電圧検出回路１１、第２及び第３の減算器１７、１８を省き、且つスイッチ指令値演算回路２３における線間電圧から相電圧への変換を省くことができる。
【００４５】
鋸波発生器２４はＰＷＭ信号を形成するためのキャリアとして鋸波電圧Ｖｃａｒ を第１、第２及び第３相電源電圧Ｖｒ 、Ｖｓ 、Ｖｔ の周波数（例えば５０Ｈｚ）よりも十分に高い繰返し周波数（例えば２０ｋＨｚ ）で図６に概略的に示すように発生するものである。鋸波電圧Ｖｃａｒ は周期Ｔ１ を有して繰返して発生し、且つ第１、第２及び第３のスイッチ制御指令値Ｖｒ ′、Ｖｓ ′、Ｖｔ ′の最大振幅よりも大きな振幅を有する。
【００４６】
第１、第２及び第３の比較器２５、２６、２７は、スイッチ指令値演算回路２３の第１、第２及び第３の出力ライン２９、３０、３１と鋸波発生器２４に接続され、第１、第２及び第３のスイッチ制御信号Ｇｒ 、Ｇｓ 、Ｇｔ をライン８ａ、８ｂ、８ｃに出力する。即ち、第１、第２及び第３の比較器２５、２６、２７は２値の出力を形成する周知のコンパレータであって、図６に示すように第１、第２及び第３のスイッチ制御指令値Ｖｒ ′、Ｖｓ ′、Ｖｔ ′と鋸波電圧Ｖｃａｒ とを比較し、図７に示すＰＷＭ信号から成る第１、第２及び第３のスイッチ制御信号Ｇｒ 、Ｇｓ 、Ｇｔ を形成する。なお、図７に示す位相角は図６の位相角に対応している。第１のスイッチ制御信号Ｇｒは第１及び第２のスイッチＱ１、Ｑ２に供給され、第２のスイッチ制御信号Ｇｓは第３及び第４のスイッチＱ３、Ｑ４に供給され、第３のスイッチ制御信号Ｇｔは第５及び第６のスイッチＱ５、Ｑ６に供給される。
【００４７】
図８は図６及び図７のｔ１ 〜ｔ４ 及びこの近傍の状態を拡大して示す。図８（Ａ）〜（Ｄ）から明らかなように、第１、第２及び第３のスイッチ制御指令値Ｖｒ ´、Ｖｓ ′、Ｖｔ ′が鋸波電圧Ｖｃａｒ よりも高い時に第１、第２及び第３の比較器２５、２６、２７から高レベルの出力が得られ、逆に鋸波電圧Ｖｃａｒ よりも低い時に低レベル出力が得られる。
【００４８】
この実施形態とは逆に、第１、第２及び第３のスイッチ制御指令値Ｖｒ ′、Ｖｓ ′、Ｖｔ ′が直流出力電圧Ｖｄｃに比例するように第１、第４及び第５の減算器１２、１９、２０の２つの入力を設定することができる。この場合には、鋸波電圧Ｖｃａｒ が第１、第２及び第３のスイッチ制御指令値Ｖｒ ′、Ｖｓ ′、Ｖｔ ′よりも高くなった時に、第１、第２及び第３の比較器２５、２６、２７の出力が高レベルになるように、第１、第２及び第３の比較器２５、２６、２７の入力の極性を決定する。
【００４９】
転流制御信号形成回路２８は、例えば、図８（Ｇ）に示す転流制御信号Ｇａ を形成するために第１及び第２の転流用比較器３２、３３と、第１及び第２の転流用基準電圧源３４、３５と、第１及び第２のトリガ回路３６、３７と、ＲＳフリップフロップ３８とを有している。第１の転流用比較器３２の正入力端子は鋸波発生器２４に接続され、この負入力端子は第１の転流用基準電圧源３４に接続されている。第１の転流用基準電圧源３４の基準電圧Ｖ１ は図８（Ａ）に示すように第１、第２及び第３のスイッチ制御指令値Ｖｒ ′、Ｖｓ ′、Ｖｔ ′よりも高く且つ鋸波電圧Ｖｃａｒ の最大値よりも低く設定されている。この結果、第１の転流用比較器３２から図８（Ｅ）に示すパルスＣＰ１ が得られる。第２の転流用比較器３３の負入力端子は鋸波発生器２４に接続され、この正入力端子は第２の転流用基準電圧源３５に接続されている。第２の転流用基準電圧源３５の基準電圧Ｖ２ は基準電圧Ｖ１ よりも低く設定され且つ図８（Ａ）に示すように鋸波電圧Ｖｃａｒ の下部を横切るように設定されている。この結果、第２の転流用比較器３３から図８（Ｆ）に示すパルスＣＰ２ が得られる。第１の転流用比較器３２とＲＳフリップフロップ３８のセット入力端子Ｓとの間に接続された第１のトリガ回路３６は図８（Ｅ）のパルスＣＰ１ の前縁を示すトリガパルスを形成し、ＲＳフリップフロップ３８をセットする。第２の転流用比較器３３とＲＳフリップフロップ３８のリセット入力端子Ｒとの間に接続された第２のトリガ回路３７は図８（Ｆ）に示すパルスＣＰ２ の後縁を示すトリガパルスを形成し、ＲＳフリップフロップ３８をリセットする。これにより、ＲＳフリップフロップ３８から図８（Ｇ）に示す転流制御信号Ｇａ が得られる。この転流制御信号Ｇａ はライン８ｄ、８ｅによって第１及び第２の転流用スイッチＱａ 、Ｑｂ の制御端子の両方に供給される。
【００５０】
次に、図３の三相スイッチング整流装置の動作を図８〜図２１を参照して説明する。なお、説明を簡略化するために、電流経路を図３の回路要素の参照符号のみで示す。
【００５１】
図８及び図９の波形及び図１０〜図２１の電流経路は、図５のｔ１、図６及び図７のｔ１ 〜ｔ４ 期間及びこの近傍の動作を説明するものである。この期間には図５のＶｒ 、Ｖｓ 、Ｖｔ はＶｒ ＞Ｖｓ ＞Ｖｔ の状態にあり、図６のＶｒ ′、Ｖｓ ′、Ｖｔ ′はＶｔ ′＞Ｖｒ ′＞Ｖｓ ′の状態にある。
【００５２】
図８のｔ０ 〜ｔ１ 期間には第１〜第６のスイッチＱ１〜Ｑ６ の全てがオン制御され、且つ第１及び第２の転流用スイッチＱａ 、Ｑｂ がオフ制御されている。この結果、図１０に示す回路が形成され、第１、第２及び第３のインダクタＬ１ 、Ｌ２ 、Ｌ３ に電圧Ｖｒ 、Ｖｓ 、Ｖｔ が印加され、電流Ｉｒ、Ｉｓ、Ｉｔが流れる。即ち、Ｅ１−Ｌ１−Ｄ１−Ｑ１−Ｊ１ −Ｑ６−Ｄ１６−Ｌ３−Ｅ３の経路、Ｅ２ −Ｌ２−Ｄ７−Ｑ３−Ｊ１−Ｑ６−Ｄ１６−Ｌ３−Ｅ３の経路で電流Ｉｒ、Ｉｓ、Ｉｔが流れる。電流Ｉｒ 、Ｉｓ 、Ｉｔ のピーク値は電圧Ｖｒ 、Ｖｓ 、Ｖｔの振幅に比例する。従って、第１、第２及び第３のインダクタＬ１ 、Ｌ２ 、Ｌ３ を流れる電流は力率改善及び波形改善に寄与する。負荷２には第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の端子電圧Ｖｃ１、Ｖｃ２の和の電圧Ｖｃ１＋Ｖｃ２＝２Ｖｃが印加される。なお、図１０の動作期間には第１〜第６のスイッチＱ１ 〜Ｑ６がオンであるので、第１〜第６のスナバコンデンサＣ１１〜Ｃ１６の端子電圧は零である。
【００５３】
図８のｔ１ 時点及び図９のｔ１ 時点で第３及び第４のスイッチＱ３、Ｑ４ がオフ制御状態に転換すると、図１０の状態から図１１の状態に遷移する。図１１において第１及び第３のインダクタＬ１ 、Ｌ３ を通る電流は図１０と同様に流れるが、第２のインダクタＬ２ を通る電流Ｉｓ の経路が、Ｅ２ −Ｌ２ −Ｄ７ −Ｃ１３−Ｊ１ に変化する。これにより、第３のスナバコンデンサＣ１３の充電が徐々に進む。第３のスナバコンデンサＣ１３は第２のスイッチＱ２ に並列に接続されているので、第２のスイッチＱ２ の電圧Ｖｑ２が図９（Ｂ）に示すようにｔ１ 時点の零から傾斜を有して立上り、ターンオフ時のソフトスイッチングが達成され、スイッチング損失及びスイッチングサージ又はノイズが低減する。
【００５４】
図１１の状態で第３のスナバコンデンサＣ１３の端子電圧が第１の分割用コンデンサＣ１ の端子電圧よりも高くなると、図１２に示すように第８のダイオードＤ８ が順バイアス状態となり、導通する。これにより、Ｅ２ −Ｌ２ −Ｄ７ −Ｄ８ −Ｃ１ の経路で第１の分割用コンデンサＣ１ の充電電流が流れる。第２のインダクタＬ２ には第２相電源電圧Ｖｓ と第１の分割用コンデンサＣ１ の端子電圧Ｖｃ１との差の電圧Ｖｓ −Ｖｃ１が印加され、この差の電圧は負の方向性を有しているので、第２のインダクタＬ２ の電流Ｉｓ は徐々に低下する。図１２の状態において第１及び第３のインダクタＬ１ 、Ｌ３ には図１１の時と同一の経路で電流が流れる。
【００５５】
図８及び図９のｔ２ 時点で第１及び第２のスイッチＱ１、Ｑ２がターンオフ制御されると、図１３に示すようにＥ１ −Ｌ１ −Ｄ１ −Ｃ１１−Ｊ１ の経路で第１のスナバコンデンサＣ１１の充電電流が流れる。これにより、第１のスナバコンデンサＣ１１の端子電圧が徐々に高くなり、第１のスイッチＱ１ の端子電圧Ｖｑ１も図９（Ａ）に示すように零から傾斜を有して高くなり、ターンオフ時のソフトスイッチングが達成され、スイッチング損失及びスイッチングサージ即ちノイズが低減する。図１３において第２及び第３のインダクタＬ２ 、Ｌ３ には図１２と同一の経路で電流が流れる。
【００５６】
第１のスナバコンデンサＣ１１の端子電圧が第１の分割用コンデンサＣ１ の端子電圧Ｖｃ１よりも高くなると、図１４に示すように第２のダイオードＤ２ が順バイアスされて導通し、Ｅ１ −Ｌ１ −Ｄ１−Ｄ２ −Ｃ１ の経路で第１の分割用コンデンサＣ１ の充電電流が流れる。図１４において第１のインダクタＬ１ には第１相電源電圧Ｖｒ と第１の分割用コンデンサＣ１ の端子電圧Ｖｃ１との差の電圧Ｖｒ −Ｖｃ１が印加される。この差の電圧は負の方向性を有するので、第１のインダクタＬ１ の電流は徐々に低下する。図１４において第２及び第３のインダクタＬ２ 、Ｌ３ には図１３と同一経路で電流が流れる。
【００５７】
図８及び図９のｔ３ 時点で第５及び第６のスイッチＱ５、Ｑ６ をターンオフ制御すると、図１５に示すようにＪ１ −Ｃ１６−Ｄ１６−Ｌ３ −Ｅ３の経路で第６のスナバコンデンサＣ１６の充電電流が流れる。これにより、第６のスナバコンデンサＣ１６の端子電圧及び第６のスイッチＱ６ の端子電圧Ｖｑ６が図９（Ｃ）に示すように零から徐々に高くなり、ターンオフ時のソフトスイッチングが達成され、スイッチング損失及びスイッチングサージが低減する。
【００５８】
第６のスナバコンデンサＣ１６の端子電圧が第２の分割用コンデンサＣ２ の端子電圧Ｖｃ２よりも高くなると、図１６に示すように第１５のダイオードＤ１５が順バイアスされて導通し、Ｅ３ −Ｊ１ −Ｃ２ −Ｄ１５−Ｄ１６−Ｌ３ の経路で第３のインダクタＬ３ の電流Ｉｔ が流れる。図１６においては、第３相電源電圧Ｖｔ と第２の分割用コンデンサＣ２ の端子電圧Ｖｃ２との和の電圧Ｖｔ ＋Ｖｃ２が印加される。この和の電圧は第３のインダクタＬ３ に今迄印加されていた電圧と反対の向きを有するので、第３のインダクタＬ３ の電流Ｉｔ は徐々に減少する。
【００５９】
図８及び図９のｔ４ 時点で第１及び第２の転流用スイッチＱａ 、Ｑｂ をターンオン制御すると、図１７に示すように図１６の電流経路にＪ２ −Ｄ１９−Ｌａ −Ｑａ −Ｅａ −Ｊ１ の電流経路、Ｊ４ −Ｄ２１−Ｌａ −Ｑａ −Ｅａ −Ｊ１ の電流経路、及びＪ１ −Ｅｂ −Ｑｂ −Ｌｂ −Ｄ２４−Ｊ７ の電流経路が付加される。第２及び第４の接続点Ｊ２ 、Ｊ４ の電位は第２及び第８のダイオードＤ２ 、Ｄ８ が導通している時は第１の分割用コンデンサＣ１ の端子電圧Ｖｃ１と見なすことができる。従って、図１７において第１の転流用インダクタＬａ には第１の分割用コンデンサＣ１ の端子電圧Ｖｃ１と第１の補助直流電源Ｅａ の電圧Ｖａ との差Ｖｃ１−Ｖａ が印加され、この第１の転流用インダクタＬａ 及び第１の転流用スイッチＱａ を流れる電流Ｉａ は図９（Ｄ）に示すように零から傾斜を有して増大する。この結果、第１の転流用スイッチＱａ のターンオン時の零電流スイッチングが達成され、スイッチング損失が抑制される。また、図１７において第７の接続点Ｊ７ の電位は第１５のダイオードＤ１５が導通しているので、第２の分割用コンデンサＣ２ の端子電圧−Ｖｃ２と見なすことができる。このため、第２の転流用インダクタＬｂ には第２の分割用コンデンサＣ２ の端子電圧−Ｖｃ２と第２の補助直流電源Ｅｂ の電圧−Ｖｂ との差の電圧が印加され、この第２の転流用インダクタＬｂ 及び第２の転流用スイッチＱｂ を流れる電流Ｉｂ は図９（Ｅ）に示すように零から徐々に増大し、ターンオンが零電流スイッチングとなる。
【００６０】
第１の転流用インダクタＬａ の電流が第１及び第２のインダクタＬ１ 、Ｌ２ の電流Ｉｒ 、Ｉｓ の和を超え且つ第２の転流用インダクタＬｂ の電流が第３のインダクタＬ３ の電流Ｉｔ を超えると、図１８の状態に移行する。即ち、第１の転流用インダクタＬａ の電流がＩｒ ＋Ｉｓ を超えると、第２及び第８のダイオードＤ２ 、Ｄ８ が逆回復し、第２の転流用インダクタＬｂ の電流がＩｔ を超えると、第１５のダイオードＤ１５が逆回復する。これと同時に、第１、第３及び第６のスナバコンデンサＣ１１、Ｃ１３、Ｃ１６の第２、第８及び第１５のダイオードＤ２ 、Ｄ８ 、Ｄ１５を通した第１及び第２の分割用コンデンサＣ１ 、Ｃ２ によるクランプが解除され、Ｃ１１−Ｄ１９−Ｌａ −Ｑａ −Ｅａ の共振回路、Ｃ１３−Ｄ２１−Ｌａ −Ｑａ −Ｅａ の共振回路、Ｃ１６−Ｅｂ −Ｑｂ −Ｌｂ −Ｄ２４の共振回路が形成される。この結果、第１、第３及び第６のスナバコンデンサＣ１１、Ｃ１３、Ｃ１６が放電し、これ等の端子電圧及び第１、第３及び第６のスイッチＱ１ 、Ｑ３、Ｑ６ の端子電圧Ｖｑ１、Ｖｑ３、Ｖｑ６は図９（Ａ）（Ｂ）（Ｃ）のｔ４ ′から傾斜を有して低下し、ｔ４ ″時点で零になる。
【００６１】
第１、第３及び第６のスナバコンデンサＣ１１、Ｃ１３、Ｃ１６の端子電圧が零になると、図１９の状態に移行する。即ち、第１、第３及び第６のスナバコンデンサＣ１１、Ｃ１３、Ｃ１６の端子電圧が零になると、第２、第４及び第７の接続点Ｊ２ 、Ｊ４ 、Ｊ７ の電位が第１の接続点Ｊ１ の電位よりも低くなり、第５、第１１及び第１８のダイオードＤ５ 、Ｄ１１、Ｄ１８が導通状態となる。図１９の状態では、第１、第３及び第６のスイッチＱ１ 、Ｑ３ 、Ｑ６ の端子電圧Ｖｑ１、Ｖｑ３、Ｖｑ６が零に保たれている。そこで、図１９の状態で第１、第３及び第６のスイッチＱ１ 、Ｑ３ 、Ｑ６をターンオン制御し、これと同時に第２、第４及び第５のスイッチＱ２、Ｑ４、Ｑ５もターンオン制御する。
【００６２】
図２０は、図８及び図９のｔ５ 時点で零電圧の第１、第３及び第６のスイッチＱ１ 、Ｑ３ 、Ｑ６をオン制御した状態を示す。図９のｔ４ ″で第１、第３及び第６のスナバコンデンサＣ１１ 、Ｃ１３ 、Ｃ１６ の端子電圧が零になった後には、第１の転流用インダクタＬａ に第１の補助直流電源Ｅａ の電圧Ｖａ が印加され、第２の転流用インダクタＬｂ に第２の補助直流電源Ｅｂ の電圧Ｖｂ が印加されるので、第１及び第２の転流用インダクタＬａ 、Ｌｂ を通る電流Ｉａ 、Ｉｂ は図９（Ｄ）（Ｅ）に示すように徐々に減少する。図９のｔ５ ′で第１の転流用インダクタＬａ の電流Ｉａ が第１及び第２のインダクタＬ１ 、Ｌ２ の電流Ｉｒ 、Ｉｓ の和（Ｉｒ ＋Ｉｓ ）以下になると、第５及び第１１のダイオードＤ５ 、Ｄ１１が逆バイアス状態となり、代って第１及び第３のスイッチＱ１ 、Ｑ３ が順バイアス状態となり、図２１に示すように第１及び第３のスイッチＱ１ 、Ｑ３を通る電流Ｉｑ１、Ｉｑ３が図９（Ａ）（Ｂ）で点線で示すように流れ始める。また、第２の転流用インダクタＬｂ の電流Ｉｂ が第３のインダクタＬ３ の電流Ｉｔ 以下になると、第１８のダイオードＤ１８が逆バイアス状態となり、代って第６のスイッチＱ６が順バイアス状態となり、第６のスイッチＱ６ を通る電流Ｉｑ６が図９（Ｃ）で点線で示すように流れ始める。図２１は第１、第３及び第６のスイッチＱ１ 、Ｑ３ 、Ｑ６に電流Ｉｑ１、Ｉｑ３、Ｉｑ６ が流れている状態を示す。
【００６３】
第１及び第２の転流用スイッチＱａ 、Ｑｂ は、第１〜第６のスイッチＱ１ 〜Ｑ６ のターンオン時点ｔ５ 又はこれよりも後の任意時点ｔ６ でオフ制御される。なお、第１及び第２の転流用スイッチＱａ 、Ｑｂ のターンオフ時の零電流スイッチングを達成するために、第１及び第２の転流用スイッチＱａ 、Ｑｂ のターンオフ時点は図９（Ｄ）（Ｅ）に示す電流Ｉａ 、Ｉｂが零になる時点又はこれよりも後であることが望ましく、また、第１〜第６のスイッチＱ１ 〜Ｑ６ の最も遅いターンオフ時点よりも前であることが望ましい。
【００６４】
第１及び第２の転流用スイッチＱａ 、Ｑｂ のターンオフ後は図１０の状態に戻り、再び図１０〜図２１と同様な動作の繰返しが生じる。
図９〜図２１は、第１、第２及び第３相電源電圧Ｖｒ 、Ｖｓ 、Ｖｔ の１周期中の一部の期間の動作を示しているが、他の期間においても同様な原理の動作が生じる。
【００６５】
第１の実施形態は次の効果を有する。
（１） 第１〜第６のスイッチＱ１ 〜Ｑ６ の零電圧スイッチング即ちソフトスイッチングが可能になり、スイッチング損失及びスイッチングサージ（ノイズ）を低減することができる。
（２） 第１及び第２の転流用スイッチＱａ 、Ｑｂ を零電流スイッチングすることができ、ここでのスイッチング損失を低減することができる。
（３） 第１及び第２の転流回路１０ａ、１０ｂは３相で共用されているので、簡単な構成で第１〜第６のスイッチＱ１〜Ｑ６ のソフトスイッチングを達成できる。
（４） 図２の回路と同様に第１〜第６のスイッチＱ１ 〜Ｑ６及びダイオ−ドＤ１〜Ｄ１８の低耐圧化を図ることができる。
【００６６】
【第２の実施形態】
図２２に示す第２の実施形態の三相スイッチング整流装置は、図３の第１及び第２の転流回路１０ａ、１０ｂを変形した第１及び第２の転流回路１０ａ′、１０ｂ′を設け、この他は図３と同一に形成したものである。従って、図２２において図３と実質的に同一部分には同一の符号を付してその説明を省略する。
【００６７】
図２２の第１及び第２の転流回路１０ａ′、１０ｂ′における第１及び第２のトランスＴ１ 、Ｔ２ は図３の第１及び第２の補助直流電源Ｅ１ 、Ｅ２ と同一の機能を有する。第１及び第２のトランスＴ１ 、Ｔ２ の１次巻線Ｎ１ａ、Ｎ１ｂは第１及び第２の転流用インダクタＬａ 、Ｌｂ 及び第１及び第２の転流用スイッチＱａ 、Ｑｂ にそれぞれ直列に接続されている。第１及び第２のトランスＴ１ 、Ｔ２ の２次巻線Ｎ２ａ、Ｎ２ｂは第２５及び第２６のダイオードＤ２５、Ｄ２６を介して第１及び第２の分割用コンデンサＣ１ 、Ｃ２ に並列に接続されている。第１及び第２のトランスＴ１ 、Ｔ２ の巻数比Ｎ１ａ ／Ｎ２ａ及びＮ１ｂ／Ｎ２ｂは１／３〜１／２の範囲に設定されている。
【００６８】
図２２の第１〜第３のスイッチＱ１ 〜Ｑ３ 、第１及び第２の転流用スイッチＱａ 、Ｑｂ は図３のこれに対応するものと同様にオン・オフ制御される。第１の転流用スイッチＱａ が導通し、第１の転流用インダクタＬａ を介して第１のトランスＴ１ の１次巻線Ｎ１ａ に電流が流れると、第２５のダイオードＤ２５を介して２次巻線Ｎ２ａに電流が流れる。この時、第１のトランスＴ１ の１次巻線Ｎ１ａと第１の転流用スイッチＱａ との接続点の電位は、第１のトランスＴ１ の巻数比に応じて第１の分割用コンデンサＣ１ の端子電圧Ｖｃ１の１／３〜１／２の値になる。第２のトランスＴ２ の１次巻線Ｎ１ｂと第２の転流用スイッチＱｂ との接続点の電位も同様に第２の分割用コンデンサＣ２ の端子電圧Ｖｃ２の１／３〜１／２の値になる。この結果、第１及び第２のトランスＴ１ 、Ｔ２ は図３の第１及び第２の補助直流電源Ｅ１ 、Ｅ２ と同様に機能する。
【００６９】
図２２の第２の実施形態は図３の第１の実施形態と同一の効果を有する他に、所定の電圧を得るための電圧制御手段を伴なう補助直流電源Ｅ１ 、Ｅ２ が不要になり、回路が簡単になるという効果、及びトランスＴ１ 、Ｔ２ の巻数比の調整によって任意の電圧を容易に得ることができるという効果を有する。
【００７０】
【第３の実施形態】
図２３に示す第３の実施形態は、図２２の第１及び第２の転流回路１０ａ′、１０ｂ′を変形した第１及び第２の転流回路１０ａ″、１０ｂ″を設け、この他は図２２と同一に形成したものである。従って、図２３において図３及び図２２と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００７１】
図２３の第１及び第２の転流回路１０ａ″、１０ｂ″は、クランプ用の第２７及び第２８のダイオードＤ２７、Ｄ２８を付加し、且つ第１及び第２のトランスＴ１ 、Ｔ２ を第１及び第２の転流用インダクタＬａ 、Ｌｂ と第１及び第２の転流用スイッチＱａ 、Ｑｂ との間に配置した点で図２２の第１及び第２の転流回路１０ａ′、１０ｂ′と相違している。第１及び第２の転流用スイッチＱａ 、Ｑｂ は各１次巻線Ｎ１ａ、Ｎ１ｂと第１の接続点Ｊ１ との間に接続されている。クランプ用の第２７のダイオードＤ２７の一端（アノード）は第１のトランスＴ１ の１次巻線Ｎ１ａと第１の転流用スイッチＱａ との接続点との間に接続され、その他端（カソード）は第１のトランスＴ１ の２次巻線Ｎ２ａと第１の分割用コンデンサＣ１ との接続点に接続されている。第２８のダイオードＤ２８の一端（アノード）は第２のトランスＴ２ の２次巻線Ｎ２ｂと第２の分割用コンデンサＣ２ とに接続され、その他端（カソード）は第２のトランスＴ２ の１次巻線Ｎ１ｂと第２の転流用スイッチＱｂ との接続点に接続されている。
図２３のスイッチＱ１ 〜Ｑ６ 、Ｑａ 、Ｑｂ は図３の回路のこれ等と同様に制御される。
【００７２】
図２３の第３の実施形態は、図２２の第２の実施形態と同一の効果を有する他に、第１及び第２の転流用スイッチＱａ 、Ｑｂ の端子電圧を第２７及び第２８のダイオードＤ２７、Ｄ２８を介して第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の端子電圧にクランプし、過電圧の印加を防止するという効果を有する。
【００７３】
【第４の実施形態】
図２４に示す第４の実施形態は、図３の第１の実施形態の第１〜第６のスナバコンデンサＣ１１〜Ｃ１６の接続位置を変え、その他は図３と同一に形成したものである。従って、図２４において、図３と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００７４】
図２４では第１、第２、第３、第４、第５及び第６のスナバコンデンサＣ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５、Ｃ１６が第２、第３、第８、第９、第１４及び第１５のダイオードＤ２ 、Ｄ３ 、Ｄ８ 、Ｄ９ 、Ｄ１４、Ｄ１５にそれぞれ並列に接続されている。図２４に示す第１〜第６のスナバコンデンサＣ１１〜Ｃ１６は、第１〜第６のスイッチＱ１ 〜Ｑ６ のそれぞれのターンオフ時に徐々に充電され、零電圧スイッチングに寄与し、また、第１及び第２の転流用スイッチＱａ 、Ｑｂ のオン制御によって第１〜第６のスイッチＱ１ 〜Ｑ６ のターンオンの直前に放電を完了し、零電圧スイッチングに寄与する。従って、図２４の三相スイッチング整流装置は図３の第１の実施形態と同一の効果を有する。
【００７５】
【第５の実施形態】
図２５に示す第５の実施形態は、図３の第１の実施形態の第１〜第６のスナバコンデンサＣ１１〜Ｃ１６の接続位置を変え、その他は図３と同一に形成したものである。従って、図２５において、図３と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００７６】
図２５では第１、第２、第３、第４、第５及び第６のスナバコンデンサＣ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５、Ｃ１６が第１、第４、第７、第１０、第１３及び第１６のダイオードＤ１ 、Ｄ４ 、Ｄ７ 、Ｄ１０、Ｄ１３、Ｄ１６にそれぞれ並列に接続されている。
【００７７】
第１〜第６のスナバコンデンサＣ１１〜Ｃ１６の接続位置を図２５に示すように変えても図３の回路と同一の効果を得ることができる。
【００７８】
なお、第１〜第６のスナバコンデンサＣ１１〜Ｃ１６の接続を例えば次のように変形することができる。
（１） 第１、第３及び第５のスナバコンデンサＣ１１、Ｃ１３、Ｃ１５を図３と同一の位置に接続し、第２、第４及び第６のスナバコンデンサＣ１２、Ｃ１４、Ｃ１６を図２５の位置に接続する。
（２） 上記（１）と逆に第１、第３及び第５のスナバコンデンサＣ１１、Ｃ１３、Ｃ１５を図２５の位置に接続し、第２、第４及び第６のスナバコンデンサＣ１２、Ｃ１４、Ｃ１６を図３の位置に接続する。
（３） 図３の第１〜第６のスナバコンデンサＣ１１〜Ｃ１６をそのままとして、図２５のスナバコンデンサＣ１１〜Ｃ１６に相当する第７〜第１２のスナバコンデンサを図３の回路に追加して接続する。
（４） 図３のスナバコンデンサＣ１１〜Ｃ１６に追加して図２４のスナバコンデンサＣ１１〜Ｃ１６に相当する第７〜第１２のスナバコンデンサを設ける。
（５） スナバコンデンサの接続形態を第１、第２及び第３相に応じて変える。例えば、第１相の第１及び第２のスナバコンデンサＣ１１、Ｃ１２を図３のように接続し、第２相の第３及び第４のスナバコンデンサＣ１３、Ｃ１４を図２４又は図２５のように接続する。
上述から明らかなようにスナバコンデンサＣ１１〜Ｃ１６を、第１〜第６のスイッチＱ１ 〜Ｑ６ に等価的又は実質的に並列接続すれば本発明の目的を達成することができる。
【００７９】
【第６の実施形態】
第６の実施形態は第１の実施形態の図４に示す制御回路３の一部を図２６に示すように変形し、この他は第１の実施形態と同一に構成したものである。従って、第６の実施形態においても図３及び図４を参照し、且つ第１の実施形態と共通する部分の説明を省略する。
【００８０】
図２６のスイッチ指令値演算回路２３ａの入力側は図４と同一に形成されている。スイッチ指令値演算回路２３ａは絶対値から成る第１、第２及び第３のスイッチ制御指令値Ｖｒ ′、Ｖｓ ′、Ｖｔ ′を出力しないで、第１の実施形態で説明した絶対値にする前の値Ｖｒ ″、Ｖｓ ″、Ｖｔ ″を図２７に示すように出力する。また、図２６では正鋸波電圧発生器２４ａと負鋸波電圧発生器２４ｂとが設けられており、図２７に示す例えば２０ｋＨｚ の正鋸波電圧＋Ｖｃａｒ と負鋸波電圧−Ｖｃａｒ とが選択回路２４ｃで選択されて第１、第２及び第３の比較器２５、２６、２７に送られる。選択回路２４ｃは、第１、第２及び第３相電源電圧Ｖｒ 、Ｖｓ 、Ｖｔ 又はこれに同期しているスイッチ指令値演算回路２３ａの出力ライン２９、３０、３１の第１、第２及び第３のスイッチ制御指令値Ｖｒ ″、Ｖｓ ″、Ｖｔ ″に基づいて、正鋸波電圧＋Ｖｃａｒ と負鋸波電圧−Ｖｃａｒ との選択期間を決定する。即ち、選択回路２４ｃは、第１、第２及び第３のスイッチ制御指令値Ｖｒ ″、Ｖｓ ″、Ｖｔ ″が正の値の時には正鋸波電圧＋Ｖｃａｒ を第１、第２及び第３の比較器２５、２６、２７に送り、第１、第２及び第３のスイッチ制御指令値Ｖｒ ″、Ｖｓ ″、Ｖｔ ″が負の値の時には負鋸波電圧−Ｖｃａｒ を第１、第２及び第３の比較器２５、２６、２７に送る。第１、第２及び第３の比較器２５、２６、２７からは図２８（Ａ）（Ｂ）（Ｃ）に示すように周期Ｔ１ を有してＰＷＭパルスから成る第１、第２及び第３のスイッチ制御信号Ｇｒ 、Ｇｓ 、Ｇｔ が得られる。図２８の各制御信号は図７に示すものと実質的に同一である。従って、第６の実施形態によっても第１の実施形態と同一の効果を得ることができる。
【００８１】
【第７の実施形態】
第７の実施形態の三相スイッチング整流装置は、図２９及び図３０の制御を実行することができるように第６の実施形態の演算回路２３ａを変形し、この他は第１の実施形態と同一に構成したものである。従って、第７の実施形態の説明においては回路構成の図示を省略し、必要に応じて図３、図４及び図２６を参照し、且つ第１の実施形態と共通する部分の説明を省略する。
【００８２】
第７の実施形態では、図２９に示す第１、第２及び第３のスイッチ制御指令値Ｖｒ ＊ 、Ｖｓ ＊ 、Ｖｔ ＊ を図２６のスイッチ指令値演算回路２３ａに相当するもので形成し、これを第１、第２及び第３の比較器２５、２６、２７に送る。図２９の第１、第２及び第３のスイッチ制御指令値Ｖｒ ＊ 、Ｖｓ ＊ 、Ｖｔ ＊ は、次式で示される。
Ｖｒ ＊ ＝Ｖｒ ″−Ｖｍ
Ｖｓ ＊ ＝Ｖｓ ″−Ｖｍ
Ｖｔ ＊ ＝Ｖｔ ″−Ｖｍ
ここで、Ｖｍ は次式の値を有する。
Ｖｍ ＝Ｖｒ ″＋Ｖｓ ″＋Ｖｔ ″−ＭＡＸ（Ｖｒ ″、Ｖｓ ″、Ｖｔ ″）
−ＭＩＮ（Ｖｒ ″、Ｖｓ ″、Ｖｔ ″）
上記ＭＡＸ（Ｖｒ ″、Ｖｓ ″、Ｖｔ ″）はＶｒ ″、Ｖｓ ″、Ｖｔ ″の内の最大のものの値を示し、上記ＭＩＮ（Ｖｒ ″、Ｖｓ ″、Ｖｔ ″）はＶｒ ″、Ｖｓ ″、Ｖｔ ″の内の最小のものの値を示す。また、上記Ｖｒ ″、Ｖｓ ″、Ｖｔ ″は図２６の演算回路２３ａの同一の値を有する。
【００８３】
図２９の正鋸波電圧Ｖｃａｒ と負鋸波電圧−Ｖｃａｒ とは図２７に示すものと同一である。図２９から明らかなように、第１、第２及び第３のスイッチ制御指令値Ｖｒ ＊ 、Ｖｓ ＊ 、Ｖｔ ＊ は１８０度毎に６０度の休止期間を有している。従って、第１、第２及び第３の比較器２５、２６、２７からは図３０に示すように休止期間を有する第１、第２及び第３のスイッチ制御信号Ｇｒ 、Ｇｓ 、Ｇｔ が得られる。
【００８４】
第７の実施形態は第１及び第６の実施形態と同一の効果を有する他に第１〜第６のスイッチＱ１ 〜Ｑ６ のスイッチング回数が少なくなる分だけ効率が向上するという効果を有する。
【００８５】
【第８の実施形態】
第８の実施形態の三相スイッチング整流装置は、第１の実施形態のスイッチ指令値演算回路２３を変形し、この他は第１の実施形態と同一に構成したものである。従って、第８の実施形態の説明においては回路構成の図示を省略し、必要に応じて図３、図４を参照し、且つ第１の実施形態と共通する部分の説明を省略する。
【００８６】
第８の実施形態では図４のスイッチ指令値演算回路２３に相当するもので、図３１の第１、第２及び第３のスイッチ制御指令値Ｖｒ ＊＊、Ｖｓ ＊＊、Ｖｔ ＊＊を形成し、第１、第２及び第３の比較器２５、２６、２７で図３１に示す鋸波電圧Ｖｃａｒ と比較する。図３１の第１、第２及び第３のスイッチ制御指令値Ｖｒ ＊＊、Ｖｓ ＊＊、Ｖｔ ＊＊は図２９に示した第１、第２及び第３のスイッチ制御指令値Ｖｒ ＊ 、Ｖｓ ＊ 、Ｖｔ ＊ の絶対値に相当する。
【００８７】
第１、第２及び第３の比較器２５、２６、２７によって図３１の第１、第２及び第３のスイッチ制御指令値Ｖｒ ＊＊、Ｖｓ ＊＊、Ｖｔ ＊＊と鋸波電圧Ｖｃａｒ とを比較すると、図３２に示すように１８０度毎に６０度の休止期間を有するＰＷＭパルス列から成る第１、第２及び第３のスイッチ制御信号Ｇｒ 、Ｇｓ 、Ｇｔ が得られる。従って、第８の実施形態によって第７の実施形態と同一の効果を得ることができる。
【００８８】
【第９の実施形態】
第９の実施形態は第１〜第８の実施形態の転流制御信号形成回路２８を図３３に示す転流制御信号形成回路２８ａに変形し、この他は第１〜第８の実施形態と同様に形成したものである。図３３の変形された転流制御信号形成回路２８ａはタイマ４１とタイマとして機能するモノマルチバイブレータ即ちＭＭＶ４２とから成る。タイマ４１は鋸波発生器２４に接続され、鋸波電圧Ｖｃａｒ の発生開始時点から図８のｔ４ 時点即ち転流制御信号Ｇａ の発生開始時点までを計測し、ＭＭＶ４２のトリガパルスを発生する。ＭＭＶ４２はトリガパルスに応答して図８のｔ４ 〜ｔ６ 期間のパルスを転流制御信号Ｇａ として出力する。
【００８９】
【第１０の実施形態】
次に、第１０の実施形態を図３４を参照して説明する。図３４の第１０の実施形態は、図３の第１及び第２の転流回路１０ａ、１０ｂを変形し、三相独立に第１、第２、第３、第４、第５及び第６の転流回路１０ａ１、１０ａ２、１０ａ３、１０ｂ１、１０ｂ２、１０ｂ３を設け、この他は図３と同一に構成したものである。従って、図３４において図３と共通する部分には同一の符号を付し、その説明を省略する。
【００９０】
図３４の第１、第２の、第３、第４、第５及び第６の転流回路１０ａ１、１０ａ２，１０ａ３、１０ｂ１、１０ｂ２、１０ｂ３は、第１〜第６の転流用インダクタＬａ１、Ｌａ２、Ｌａ３、Ｌｂ１、Ｌｂ２、Ｌｂ３、及び第１〜第６の転流用スイッチＱａ１、Ｑａ２、Ｑａ３、Ｑｂ１、Ｑｂ２、Ｑｂ３を有している。第１相の正側のインダクタＬａ１とスイッチＱａ１との直列回路は第１９のダイオードＤ１９と第１の補助直流電源Ｅａ との間に接続されている。第２相の正側インダクタＬａ２とスイッチＱａ２との直列回路は第２１のダイオードＤ２１と第１の補助直流電源Ｅａ との間に接続されている。第３相の正側インダクタＬａ３とスイッチＱａ３との直列回路は第２３のダイオードＤ２３と第１の補助直流電源Ｅａ との間に接続されている。第１相の負側のインダクタＬｂ１とスイッチＱｂ１との直列回路は第２０のダイオードＤ２０と第２の補助直流電源Ｅｂ との間に接続されている。第２相の負側インダクタＬｂ２とスイッチＱｂ２との直列回路は第２２のダイオードＤ２２と第２の補助直流電源Ｅｂ との間に接続されている。第３相の負側インダクタＬｂ３とスイッチＱｂ３との直列回路は第２４のダイオードＤ２４と第２の補助直流電源Ｅｂ との間に接続されている。
【００９１】
第１、第２及び第３相の正側転流用スイッチＱａ１、Ｑａ２、Ｑａ３と第１、第２及び第３相の負側転流用スイッチＱｂ１、Ｑｂ２、Ｑｂ３は、図８（Ｇ）に示す転流制御信号Ｇａ によって同時にオン・オフ制御される。これにより、図３４の回路によっても図３の回路と同一の効果が得られる。
なお、第１、第２及び第３相の正側転流用スイッチＱａ１、Ｑａ２、Ｑａ３及び負側転流用スイッチＱｂ１、Ｑｂ２、Ｑｂ３をオン・オフ制御するために独立に第１、第２及び第３相転流制御信号形成回路を設けることができる。また、第１の実施形態では、第１〜第６のスイッチＱ１ 〜Ｑ６ が同時にターンオンされているが、図３４の実施形態の場合には第１〜第６のスイッチＱ１ 〜Ｑ６ のターンオン時点を互いに相違させ、各相のスイッチＱ１ 〜Ｑ６ のターンオン時点の少し前に図３４の各相の転流用スイッチＱａ１〜Ｑａ３、Ｑｂ１〜Ｑｂ３をオン制御し、ターンオン時点又はその後にオフ制御することができる。
【００９２】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
（１） スイッチＱ１ 〜Ｑ６ 、Ｑａ 、Ｑｂ をＩＧＢＴ以外のＦＥＴ、トランジスタ等の制御可能な半導体スイッチとすることができる。
（２） 第１、第２及び第３のインダクタＬ１ 、Ｌ２ 、Ｌ３ は電力伝送系統のインピーダンス又はインダクタンスであってもよい。
（３） 図２２及び図２３のトランスＴ１ 、Ｔ２ を含む転流回路を第４〜第９の実施形態の三相スイッチング整流装置に適用することができる。
（４） 第６、第７、第８及び第９の実施形態の制御回路の技術を第２〜第５及び第１０の実施形態の三相スイッチング整流装置にも適用することができる。
（５） 図３、図２４、図２５及び図３４の第１及び第２の補助直流電源Ｅａ 、Ｅｂ は安定化直流電源回路で構成されているが、蓄電池とすることもできる。
（６） 図４において電圧検出回路１１を制御回路３の外に設けることができる。
（７） 制御回路３の一部をディジタル回路にすることができる。
（８） 交流電源Ｅを三相３線式として接続点Ｊｏ、Ｊ１のグランドに対する接続を省くことができる。この場合には第１及び第２の分割用コンデンサＣ１、Ｃ２が第１、第２、第３、第４、第７、第８、第９、第１０、第１３、第１４、第１５及び第１６のダイオ−ドＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ７、Ｄ８、Ｄ９、Ｄ１０、Ｄ１３、Ｄ１４、Ｄ１５、Ｄ１６を介して充電される。
（９）図３では、第１の分割用コンデンサＣ１の端子電圧Ｖｃ１を検出して制御回路３に送っているが、この代りに第２の分割用コンデンサＣ２の端子電圧又は負荷２の端子電圧を制御回路３に送り、電圧制御に使用することができる。
【図面の簡単な説明】
【図１】従来の三相スイッチング整流装置を示す回路図である。
【図２】別の従来の三相スイッチング整流装置を示す回路図である。
【図３】本発明の第１の実施形態の三相スイッチング整流装置を示す回路図である。
【図４】図３の制御回路を詳しく示す回路図である。
【図５】図３の各部の状態を示す波形図である。
【図６】図４の比較器の入力の１周期分を示す波形図である。
【図７】図４の比較器の出力を示す波形図である。
【図８】図４の各部の状態を示す波形図である。
【図９】図３の各部の状態を示す波形図である。
【図１０】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１１】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１２】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１３】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１４】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１５】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１６】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１７】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１８】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１９】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図２０】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図２１】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図２２】本発明の第２の実施形態の三相スイッチング整流装置を示す回路図である。
【図２３】本発明の第３の実施形態の三相スイッチング整流装置を示す回路図である。
【図２４】本発明の第４の実施形態の三相スイッチング整流装置を示す回路図である。
【図２５】本発明の第５の実施形態の三相スイッチング整流装置を示す回路図である。
【図２６】本発明の第６の実施形態の制御回路の一部を示す回路図である。
【図２７】図２６の比較器の入力を示す波形図である。
【図２８】図２６の比較器の出力を示す波形図である。
【図２９】本発明の第７の実施形態の制御回路における比較器の入力を図２７と同様に示す波形図である。
【図３０】図２９の比較器の入力に対応する比較器の出力を示す波形図である。
【図３１】本発明の第８の実施形態の制御回路における比較器の入力を図６と同様に示す波形図である。
【図３２】図３１の比較器入力に対応する比較器出力を示す波形図である。
【図３３】本発明の第９の実施形態の制御回路の一部を示す回路図である。
【図３４】本発明の第１０の実施形態の三相スイッチング整流装置を示す回路図である。
【符号の説明】
Ｑ１ 〜Ｑ６ 第１〜第６のスイッチ
Ｑａ 、Ｑｂ 第１及び第２の転流用スイッチ
Ｄ１ 〜Ｄ２４ 第１〜第２４のダイオード
Ｃ１ 、Ｃ２ 第１及び第２の分割用コンデンサ
Ｃ１１〜Ｃ１６ 第１〜第６のスナバコンデンサ
Ｌ１ 、Ｌ２ 、Ｌ３ 第１、第２及び第３のインダクタ
Ｌａ 、Ｌｂ 第１及び第２の転流用インダクタ
Ｅａ 、Ｅｂ 第１及び第２の補助直流電源
【発明の属する技術分野】
本発明は、高い力率改善及び波形改善機能を有して三相交流電力を直流電力に変換する三相スイッチング整流装置に関する。
【０００２】
【従来の技術】
高い力率改善及び波形改善機能を有する従来の代表的なスイッチング整流装置は、一般にＰＷＭ整流器とも呼ばれており、図１に示すように第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と第１及び第２の直流出力端子（２ａ、２ｂ）との間に第１、第２、第３、第４、第５及び第６のダイオードＤａ 、Ｄｂ 、Ｄｃ 、Ｄｄ 、Ｄｅ 、Ｄｆ と第１、第２、第３、第４、第５及び第６のスイッチＱ１１、Ｑ１２、Ｑ１３、Ｑ１４、Ｑ１５、Ｑ１６とを接続することによって構成されている。第１〜第６のダイオードＤａ 〜Ｄｆ はブリッジ接続され、第１〜第６のスイッチＱ１１〜Ｑ１６は第１〜第６のダイオードＤａ 〜Ｄｆ にそれぞれ逆方向並列に接続されている。第１〜第６のダイオードＤａ 〜Ｄｆ のブリッジ回路と第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃとの間には第１、第２及び第３のリアクトル即ちインダクタＬ１ 、Ｌ２ 、Ｌ３ が接続されている。また、第１及び第２の直流出力端子２ａ、２ｂ間には第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の直流回路が接続され、第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の相互接続点Ｊ１ はグランド即ち共通電位点に接続されている。第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃは三相交流電源Ｅに接続されている。三相交流電源Ｅは、例えば星形結線されたトランスを含むものであって、等価的に星形結線された第１、第２及び第３の相交流電源Ｅ１ 、Ｅ２ 、Ｅ３ で示すことができる。第１、第２及び第３相交流電源Ｅ１ 、Ｅ２ 、Ｅ３ は相互に１２０度の位相差を有して例えば５０Ｈｚの正弦波交流電圧を発生するものであり、これ等の相互接続点Ｊｏ はグランドに接続されている。なお、三相３線式交流電源の場合には、接続点Ｊｏ、Ｊ１のグランドに対する接続は不要である。
【０００３】
第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃの三相交流電圧は、第１〜第６のダイオードＤａ 〜Ｄｆ で整流されると共に第１〜第６のスイッチＱ１１〜Ｑ１６で制御されて直流電圧に変換され、この直流電圧が第１及び第２の直流出力端子２ａ、２ｂ間に接続された負荷２に供給される。第１〜第６のスイッチＱ１１〜Ｑ１６は三相交流電圧の周波数よりも十分に高い周波数、例えば２０ｋＨｚ でオン・オフされる。これにより、第１、第２及び第３のインダクタＬ１ 、Ｌ２ 、Ｌ３ を通して力率改善用の電流を流すことができる。例えば、第１の交流入力端子１ａの電流を入力方向に増加させる場合には、第２のスイッチＱ１２のオン期間を長くし、逆に第１の交流入力端子１ａの電流を減少させる場合には第１のスイッチＱ１１のオン期間を長くする。即ち、第１〜第６のスイッチＱ１１〜Ｑ１６のオン・オフ比率を制御することによって、第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃの電流を第１、第２及び第３相交流電源Ｅ１ 、Ｅ２ 、Ｅ３ の電圧と同相の正弦波電流にすることができる。
【０００４】
ところで、図１のスイッチング整流装置では、第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の端子電圧をそれぞれＶｃ とした場合に第１〜第６のスイッチＱ１１〜Ｑ１６及び第１〜第６のダイオードＤａ 〜Ｄｆ に２Ｖｃ の端子電圧が印加される。このため、第１〜第６のスイッチＱ１１〜Ｑ１６及び第１〜第６のダイオードＤａ 〜Ｄｆ として比較的高価な高耐圧デバイスを使用しなければならず、スイッチング整流装置のコストが必然的に高くなった。
【０００５】
上記問題は図２に示すＶＩＥＮＮＡ整流器と呼ばれているＰＷＭスイッチング整流装置によって解決することができる。図２の回路において、図１の回路と共通する部分には同一の符号が付されている。図２のスイッチング整流装置は、図１の第１〜第６のスイッチＱ１１〜Ｑ１６及び第１〜第６のダイオードＤａ 〜Ｄｆ の代りに、第１〜第６のスイッチＱ１ 〜Ｑ６と、第１〜第１８のダイオードＤ１ 〜Ｄ１８を有している。第１相の整流回路においては、第１及び第２のダイオードＤ１ 、Ｄ２ の相互接続点Ｊ２ と第３及び第４のダイオードＤ３ ，Ｄ４ の相互接続点Ｊ３ との間に第１及び第２のスイッチＱ１、Ｑ２ の直列回路が接続されている。第５及び第６のダイオ−ドＤ５、Ｄ６が第１及び第２のスイッチＱ１、Ｑ２にそれぞれ並列の接続されている。第１の交流入力端子１ａは第１のインダクタＬ１ を介して第１及び第４のダイオードＤ１ 、Ｄ４ の相互接続点Ｐ１ に接続されている。第５及び第６のダイオードＤ５ 、Ｄ６ の相互接続点は第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の相互接続点Ｊ１ 即ち中間電位点に接続されている。第３及び第４のスイッチＱ３、Ｑ４を含む第２相の整流回路並びに第５及び第６のスイッチＱ５、Ｑ６を含む第３相の整流回路も上述の第１相の整流と同様に構成されている。
【０００６】
図２の回路で、Ｅ１ ＞Ｅ２ ＞Ｅ３ であり且つ第１〜第６のスイッチＱ１ 〜Ｑ６ がオンの期間にはＥ１−Ｌ１−Ｄ１−Ｑ１−Ｑ６−Ｄ１６−Ｌ３−Ｅ３ 、及びＥ２−Ｌ２−Ｄ７−Ｑ３−Ｑ６−Ｄ１６−Ｌ３ −Ｅ３の経路に力率改善用の電流が流れる。Ｅ１ ＞Ｅ２ ＞Ｅ３ であり且つ第１〜第６のスイッチＱ１ 〜Ｑ６ がオフの期間には、Ｅ１−Ｌ１ −Ｄ１−Ｄ２−Ｃ１の経路、Ｅ２−Ｌ２−Ｄ７−Ｄ８−Ｃ１の経路、Ｅ３−Ｃ２ −Ｄ１５−Ｄ１６−Ｌ３の経路で第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の充電電流が流れる。第１及び第２のスイッチＱ１、Ｑ２ のオン期間には、第２及び第３の接続点Ｊ２ 、Ｊ３ の電位がそれぞれグランドとなる。従って、第２及び第３のダイオードＤ２ 、Ｄ３ には第１及び第２の分割用コンデンサＣ１ 、Ｃ２の端子電圧Ｖｃ１、Ｖｃ２がそれぞれ印加される。Ｅ１＞Ｅ２＞Ｅ３期間における第１及び第２のスイッチＱ１、Ｑ２ のオフ期間には第１及び第２のダイオードＤ１ 、Ｄ２ がオン状態になるので、接続点Ｊ２ 、Ｐ１ の電位が＋Ｖｃ１となり、第３のダイオードＤ３ のアノードが−Ｖｃ２となる。第３及び第４のダイオードＤ３ 、Ｄ４ の逆方向バイアス時の抵抗が互いに等しいとすれば、第３及び第４のダイオードＤ３ 、Ｄ４ に｛＋Ｖｃ１−（−Ｖｃ２）｝／２の端子電圧がそれぞれ印加される。通常Ｖｃ１＝Ｖｃ２＝Ｖｃ であるから、第３及び第４のダイオードＤ３ 、Ｄ４ にはＶｃ の端子電圧がそれぞれ印加される。この時、第１及び第２のスイッチＱ１、Ｑ２の直列回路の両端間 の電圧はこれに並列接続された第４のダイオードＤ４ の端子電圧Ｖｃ と同一である。従って、図２の第１〜第６のスイッチＱ１ 〜Ｑ６及び第１〜第１８のダイオードＤ１ 〜Ｄ１８のオフ時の端子電圧はいずれもＶｃであり、図１の第１〜第６のスイッチＱ１１〜Ｑ１６及び第１〜第６のダイオードＤａ 〜Ｄｆ のオフ時の端子電圧の１／２になる。このため、図２では比較的低コストの低耐圧スイッチＱ１〜Ｑ６ 及びダイオードＤ１〜Ｄ１８を使用することが可能になり、スイッチング整流装置のコストの低減を図ることができる。
【０００７】
【発明が解決しようとする課題】
ところで、図２の回路において、例えば第２のダイオードＤ２ が導通している状態で第１及び第２のスイッチＱ１、Ｑ２にターンオンさせるためのゲート信号を供給すると、第２のダイオードＤ２ が蓄積時間即ち逆回復時間の間導通を維持し、第１のスイッチＱ１ に第１のコンデンサＣ１ の端子電圧Ｖｃ１＝Ｖｃ が印加された状態でターンオンし、ターンオン時のスイッチング損失が大きくなり且つスイッチングサージが発生する。
【０００８】
そこで、本発明の目的は、図２の回路における第１〜第６のスイッチＱ１〜Ｑ６のスイッチング損失及びスイッチングサージを低減することができる三相スイッチング整流装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明を実施形態を示す図面の参照符号を伴なって説明する。但し、本願特許請求の範囲及びここでの本願発明の説明における参照符号は、本願発明の理解を助けるためのものであって、本願発明を限定するものではない。
本願請求項１に係る発明は、力率改善機能を有して三相交流電圧を直流電圧に変換するための三相スイッチング整流装置であって、
前記三相交流電圧を入力するための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
負荷（２）に直流電圧を供給するための第１及び第２の直流出力端子（２ａ、２ｂ）と、
前記第１及び第２の直流出力端子（２ａ、２ｂ）間の電圧を分割して中間電位を得るために前記第１及び第２の直流出力端子（２ａ、２ｂ）間に接続された第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）と、
前記第１の交流入力端子（１ａ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第１の交流入力端子（１ａ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１及び第２のダイオ−ド（Ｄ１、Ｄ２）の直列回路と、
前記第１の交流入力端子（１ａ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第１の交流入力端子（１ａ）に向って順方向となる極性を有している第３及び第４のダイオ−ド（Ｄ３、Ｄ４）の直列回路と、
前記第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）を相互に接続する第１の接続点（Ｊ１）と前記第１及び第２のダイオ−ド（Ｄ１、Ｄ２）を相互に接続する第２の接続点（Ｊ２）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第２の接続点（Ｊ２）に向って順方向となる極性を有している第５のダイオ−ド（Ｄ５）と、
前記第３及び第４のダイオ−ド（Ｄ３、Ｄ４）を相互に接続する第３の接続点（Ｊ３）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第３の接続点（Ｊ３）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第６のダイオ−ド（Ｄ６）と、
前記第５のダイオ−ド（Ｄ５）に並列に接続された第１のスイッチ（Ｑ１）と、
前記第６のダイオ−ド（Ｄ６）に並列に接続された第２のスイッチ（Ｑ２）と、
前記第２の交流入力端子（１ｂ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第２の交流入力端子（１ｂ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第７及び第８のダイオ−ド（Ｄ７、Ｄ８）の直列回路と、
前記第２の交流入力端子（１ｂ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第２の交流入力端子（１ｂ）に向って順方向となる極性を有している第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）の直列回路と、
前記第７及び第８のダイオ−ド（Ｄ７、Ｄ８）を相互に接続する第４の接続点（Ｊ４）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第４の接続点（Ｊ４）に向って順方向となる極性を有している第１１のダイオ−ド（Ｄ１１）と、
前記第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）を相互に接続する第５の接続点（Ｊ５）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第５の接続点（Ｊ５）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１２のダイオ−ド（Ｄ１２）と、
前記第１１のダイオ−ド（Ｄ１１）に並列に接続された第３のスイッチ（Ｑ３）と、
前記第１２のダイオ−ド（Ｄ１２）に並列に接続された第４のスイッチ（Ｑ４）と、
前記第３の交流入力端子（１ｃ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第３の交流入力端子（１ｃ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）の直列回路と、
前記第３の交流入力端子（１ｃ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第３の交流入力端子（１ｃ）に向って順方向となる極性を有している第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）の直列回路と、
前記第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）を相互に接続する第６の接続点（Ｊ６）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第６の接続点（Ｊ６）に向って順方向となる極性を有している第１７のダイオ−ド（Ｄ１７）と、
前記第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）を相互に接続する第７の接続点（Ｊ７）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第７の接続点（Ｊ７）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１８のダイオ−ド（Ｄ１８）と、
前記第１７のダイオ−ド（Ｄ１７）に並列に接続された第５のスイッチ（Ｑ５）と、
前記第１８のダイオ−ド（Ｄ１８）に並列に接続された第６のスイッチ（Ｑ６）と、
を具備する三相スイッチング整流装置において、
前記第１のダイオ−ド（Ｄ１）又は前記第２のダイオ−ド（Ｄ２）又は前記第５のダイオ−ド（Ｄ５）に並列に接続された第１のスナバコンデンサ（Ｃ１１）と、
前記第３のダイオ−ド（Ｄ３）又は前記第４のダイオ−ド（Ｄ４）又は前記第６のダイオ−ド（Ｄ６）に並列に接続された第２のスナバコンデンサ（Ｃ１２）と、前記第７のダイオ−ド（Ｄ７）又は前記第８のダイオ−ド（Ｄ８）又は前記第１１のダイオ−ド（Ｄ１１）に並列に接続された第３のスナバコンデンサ（Ｃ１３）と、
前記第９のダイオ−ド（Ｄ９）又は前記第１０のダイオ−ド（Ｄ１０）又は前記第１２のダイオ−ド（Ｄ１２）に並列に接続された第４のスナバコンデンサ（Ｃ１４）と、
前記第１３のダイオ−ド（Ｄ１３）又は前記第１４のダイオ−ド（Ｄ１４）又は前記第１７のダイオ−ド（Ｄ１７）に並列に接続された第５のスナバコンデンサ（Ｃ１５）と、
前記第１５のダイオ−ド（Ｄ１５）又は前記第１６のダイオ−ド（Ｄ１６）又は前記第１８のダイオ−ド（Ｄ１８）に並列に接続された第６のスナバコンデンサ（Ｃ１６）と、
第１の補助直流電源（Ｅａ）と第１の転流用スイッチ（Ｑａ）と第１の転流用インダクタ（Ｌａ）との直列回路から成り且つこの直列回路の一端が前記第１の接続点（Ｊ１）に接続されている第１の転流回路（１０ａ）と、
第２の補助直流電源（Ｅｂ）と第２の転流用スイッチ（Ｑｂ）と第２の転流用インダクタ（Ｌｂ）との直列回路から成り且つこの直列回路の一端が前記第１の接続点（Ｊ１）に接続されている第２の転流回路（１０ｂ）と、
前記第２の接続点（Ｊ２）と前記第１の転流回路（１０ａ）の他端との間に接続され且つ前記第２の接続点（Ｊ２）から前記第１の転流回路（１０ａ）に向って順方向となる極性を有している第１９のダイオ−ド（Ｄ１９）と、
前記第２の転流回路（１０ｂ）の他端と前記第３の接続点（Ｊ３）との間に接続され且つ前記第２の転流回路（１０ｂ）から前記第３の接続点（Ｊ３）に向って順方向となる極性を有している第２０のダイオ−ド（Ｄ２０）と、
前記第４の接続点（Ｊ４）と前記第１の転流回路（１０ａ）の他端との間に接続され且つ前記第４の接続点（Ｊ４）から前記第１の転流回路（１０ａ）に向って順方向となる極性を有している第２１のダイオ−ド（Ｄ２１）と、
前記第２の転流回路（１０ｂ）の他端と前記第５の接続点（Ｊ５）との間に接続され且つ前記第２の転流回路（１０ｂ）から前記第５の接続点（Ｊ５）に向って順方向となる極性を有している第２２のダイオ−ド（Ｄ２２）と、
前記第６の接続点（Ｊ６）と前記第１の転流回路（１０ａ）の他端との間に接続され且つ前記第６の接続点（Ｊ６）から前記第１の転流回路（１０ａ）に向って順方向となる極性を有している第２３のダイオ−ド（Ｄ２３）と、
前記第２の転流回路（１０ｂ）の他端と前記第７の接続点（Ｊ７）との間に接続され且つ前記第２の転流回路（１０ｂ）から前記第７の接続点（Ｊ７）に向って順方向となる極性を有している第２４のダイオ−ド（Ｄ２４）と、
前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６）を前記三相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する機能、及び前記第１及び第２の転流用スイッチ（Ｑａ、Ｑｂ）を前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６）のタ−ンオン時点よりも所定時間前からタ−ンオン時点又はタ−ンオン時点から所定時間後までの期間にオン制御する機能を有している制御回路（３）とを具備していることを特徴とする三相スイッチング整流装置に係わるものである。
【００１０】
なお、請求項２及び第３に示すように、第１及び第２の補助直流電源（Ｅａ、Ｅｂ）の代りに第１及び第２のトランス（Ｔ１、Ｔ２）を設けることができる。
また、請求項３に示すように第１及び第２のクランプ用ダイオ−ドＤ２７、Ｄ２８を設けることができる。
また、請求項４に示すように、各相独立に転流回路を設けることができる。
また、請求項５に示すように、前記第１〜第６のスイッチ（Ｑ１〜Ｑ６）を同時にタ−ンオンすることが望ましい。
【００１１】
【発明の効果】
本発明によれば、第１〜第６のスナバコンデンサ（Ｃ１１〜Ｃ１６）、第１９〜第２４のダイオード（Ｄ１９〜Ｄ２４）、第１及び第２の転流用インダクタ（Ｌａ 、Ｌｂ ）、第１及び第２の転流用スイッチ（Ｑａ 、Ｑｂ ）、第１及び第２の補助直流電源（Ｅａ 、Ｅｂ ）又はトランス（Ｔ１、Ｔ２）の追加によって第１〜第６のスイッチ（Ｑ１ 〜Ｑ６ ）のソフトスイッチングが可能になり、スイッチング損失及びスイッチングサージを比較的簡単な回路で低減することができる。
【００１２】
【第１の実施形態】
次に、図３〜図９を参照して第１の実施形態の三相スイッチング整流装置を説明する。
【００１３】
図３に示す三相スイッチング整流装置は、図２の回路に本発明に従う３相一括のソフトスイッチング回路を付加したものである。図３に示す三相スイッチング整流装置の主回路は、図２の回路と同様に第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃと、第１及び第２の直流出力端子２ａ、２ｂと、主インダクタ又は主リアクトルとも呼ぶことができる第１、第２及び第３のインダクタＬ１ 、Ｌ２ 、Ｌ３ と、第１及び第２の分割用コンデンサＣ１ 、Ｃ２ と、第１〜第１８のダイオードＤ１ 〜Ｄ１８と、主スイッチとも呼ぶことができる第１〜第６のスイッチＱ１ 〜Ｑ６ と、制御回路３とから成る。追加されたソフトスイッチング回路は、第１９〜第２４のダイオードＤ１９〜Ｄ２４と、第１〜第６のスナバコンデンサＣ１１〜Ｃ１６と、補助インダクタ又は補助リアクトルとも呼ぶことができる第１及び第２の転流用インダクタＬａ 、Ｌｂ と、補助スイッチと呼ぶこともできる第１及び第２の転流用スイッチＱａ 、Ｑｂ と、第１及び第２の補助直流電源Ｅａ 、Ｅｂ とから成る。
なお、制御回路３に対して、第１、第２及び第３相の電流を検出するための第１、第２及び第３の電流検出器４ａ、４ｂ、４ｃがライン５ａ、５ｂ、５ｃを介して接続され、且つ第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃが第１、第２及び第３の電圧検出ライン６ａ、６ｂ、６ｃを介して接続され、且つ第１の分割用コンデンサＣ１ の直流電圧検出回路７がライン７ａを介して接続されている。図３では図示を簡単にするためにライン５ａ、５ｂ、６ａ、６ｂ、７ａと制御回路３との間の接続、及び制御回路３の出力ライン８ａ、８ｂ、８ｃ、８ｄ、８ｅと第１〜第６のスイッチＱ１ 〜Ｑ６ 及び第１及び第２の転流用スイッチＱａ 、Ｑｂ との間の接続が省略されている。ライン８ａは第１及び第２のスイッチＱ１、Ｑ２の制御端子に接続され、ライン８ｂは第３及び第４のスイッチＱ３、Ｑ４の制御端子に接続され、ライン８ｃは第５及び第６のスイッチＱ５、Ｑ６の制御端子に接続され、ライン８ｄは第１の転流用スイッチＱａの制御端子に接続され、ライン８ｅは第２の転流用スイッチＱｂの制御端子に接続されている。
【００１４】
第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃは、例えば５０Ｈｚの三相交流電源Ｅに接続されている。三相交流電源Ｅは、例えば星形結線された２次巻線を有するトランスを含む回路であって、図３では等価的に星形結線された第１、第２及び第３相交流電源Ｅ１ 、Ｅ２ 、Ｅ３ で示されている。第１、第２及び第３相交流電源Ｅ１ 、Ｅ２ 、Ｅ３ は互いに１２０度の位相差を有する正弦波から成る第１、第２及び第３相電源電圧Ｖｒ 、Ｖｓ 、Ｖｔ を供給する。なお、第１、第２及び第３相交流電源Ｅ１ 、Ｅ２ 、Ｅ３ の共通接続点Ｊｏ はグランド即ち共通電位点に接続されている。
【００１５】
第１及び第２の直流出力端子２ａ、２ｂ間には負荷２が接続されている。また、第１及び第２の直流出力端子２ａ、２ｂ間には第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の直列回路が接続されている。同一容量の第１及び第２の分割用コンデンサＣ１ 、Ｃ２ を相互に接続する第１の接続点Ｊ１ は中間電位点接続手段としての導体９によってグランド即ち共通電位点に接続されている。なお、三相３線式の交流電源の場合には、接続点Ｊｏ、Ｊ１のグランドへの接続は不要になる。第１及び第２の分割用コンデンサＣ１ 、Ｃ２ は平滑用又は電源用コンデンサとも呼ぶことができるものであって比較的大きな容量を有し、負荷２に対する直流電源として機能する。
【００１６】
第１相の整流回路を構成するための第１及び第２のダイオードＤ１ 、Ｄ２ の直列回路は、第１の交流入力端子１ａと第１の直流出力端子２ａとの間に第１のインダクタＬ１ を介して接続されている。第１及び第２のダイオードＤ１ 、Ｄ２ の極性は、第１の交流入力端子１ａから第１の直流出力端子２ａに向って順方向電流が流れるように決定されている。第１のインダクタＬ１ は第１の交流入力端子１ａと第１の整流入力端子Ｐ１ との間に接続されている。なお、第１の整流入力端子Ｐ１ は第１及び第４のダイオードＤ１ 、Ｄ４ の相互接続点である。
【００１７】
第３及び第４のダイオードＤ３ 、Ｄ４ の直列回路は第２の直流出力端子２ｂと第１の交流入力端子１ａとの間に第１のインダクタＬ１ を介して接続されている。第３及び第４のダイオードＤ３ 、Ｄ４ の極性は、第２の直流出力端子２ｂから第１の交流入力端子１ａの方向に順方向電流が流れるように決定されている。即ち、第１相電源電圧Ｖｒ によって第１及び第２のダイオードＤ１ 、Ｄ２ に順方向電圧が印加された時には、第３及び第４のダイオードＤ３ 、Ｄ４ に逆方向電圧が印加される。
【００１８】
第５のダイオードＤ５ のアノードは第１の接続点Ｊ１ 即ち中間電位点に接続され、そのカソードは第１及び第２のダイオードＤ１ 、Ｄ２ を相互に接続する第２の接続点Ｊ２ に接続されている。
第６のダイオードＤ６ のアノードは第３及び第４のダイオードＤ３ 、Ｄ４ を相互に接続する第３の接続点Ｊ３ に接続され、そのカソードは第１の接続点Ｊ１ 即ち中間電位点に接続されている。
【００１９】
ＩＧＢＴで示されている第１及び第２のスイッチＱ１、Ｑ２の直列回路 は第２及び第３の接続点Ｊ２ 、Ｊ３ 間に接続されている。即ち、第１のスイッチＱ１ のコレクタは第２の接続点Ｊ２ に接続され、第２のスイッチＱ２のエミッタは第３の接続点Ｊ３ に接続されている。また、第１のスイッチＱ１は第５のダイオ−ドＤ５に並列に接続され、第２のスイッチＱ２は第６のダイオ−ドＤ６に並列に接続されている。
【００２０】
第１のスナバコンデンサＣ１１は第５のダイオードＤ５ に並列に接続されている。第２のスナバコンデンサＣ１２は第６のダイオードＤ６ に並列に接続されている。従って、第１及び第２のスナバコンデンサＣ１１、Ｃ１は第１及び第２のスイッチＱ１ 、Ｑ２に対しても並列に接続されている。第１及び第２のスナバコンデンサＣ１１、Ｃ１２の容量は第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の容量よりも十分に小さい。
【００２１】
第２相の整流回路を構成するための第７及び第８のダイオードＤ７ 、Ｄ８ の直列回路は、第２の交流入力端子１ｂと第１の直流出力端子２ａとの間に第２のインダクタＬ２ を介して接続されている。第７及び第８のダイオードＤ７ 、Ｄ８ の極性は、第２の交流入力端子１ｂから第１の直流出力端子２ａに向って順方向電流が流れるように決定されている。第２のインダクタＬ２ は第２の交流入力端子１ｂと第２の整流入力端子Ｐ２ との間に接続されている。なお、第２の整流入力端子Ｐ２ は第７及び第１０のダイオードＤ７ 、Ｄ１０ の相互接続点である。
【００２２】
第９及び第１０のダイオードＤ９ 、Ｄ１０の直列回路は第２の直流出力端子２ｂと第２の交流入力端子１ｂとの間に第２のインダクタＬ２ を介して接続されている。第９及び第１０のダイオードＤ９ 、Ｄ１０の極性は、第２の直流出力端子２ｂから第２の交流入力端子１ｂの方向に順方向電流が流れるように決定されている。即ち、第２相電源電圧Ｖｓ によって第７及び第８のダイオードＤ７ 、Ｄ８ に順方向電圧が印加された時には、第９及び第１０のダイオードＤ９ 、Ｄ１０に逆方向電圧が印加される。
【００２３】
第１１のダイオードＤ１１のアノードは第１の接続点Ｊ１ 即ち中間電位点に接続され、そのカソードは第７及び第８のダイオードＤ７ 、Ｄ８ を相互に接続する第４の接続点Ｊ４ に接続されている。
第１２のダイオードＤ１２のアノードは第９及び第１０のダイオードＤ９ 、Ｄ１０を相互に接続する第５の接続点Ｊ５ に接続され、そのカソードは第１の接続点Ｊ１ 即ち中間電位点に接続されている。
【００２４】
ＩＧＢＴで示されている第３及び第４のスイッチＱ３、Ｑ４の直列回路は第４及び第５の接続点Ｊ４ 、Ｊ５ 間に接続されている。また、第３のスイッチＱ３は第１１のダイオ−ドＤ１１に並列に接続され、第４のスイッチＱ４は第１２のダイオ−ドＤ１２に並列に接続されている。
【００２５】
第３のスナバコンデンサＣ１３は第１１のダイオードＤ１１に並列に接続されている。第４のスナバコンデンサＣ１４は第１２のダイオードＤ１２に並列に接続されている。従って、第３及び第４のスナバコンデンサＣ１３、Ｃ１４は第３及び第４のスイッチＱ３、Ｑ４に対しても並列に接続されている。第３及び第４のスナバコンデンサＣ１３、Ｃ１４の容量は第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の容量よりも十分に小さい。
【００２６】
第３相の整流回路を構成するための第１３及び第１４のダイオードＤ１３、Ｄ１４の直列回路は、第３の交流入力端子１ｃと第１の直流出力端子２ａとの間に第３のインダクタＬ３ を介して接続されている。第１３及び第１４のダイオードＤ１３、Ｄ１４の極性は、第３の交流入力端子１ｃから第１の直流出力端子２ａに向って順方向電流が流れるように決定されている。第３のインダクタＬ３ は第３の交流入力端子１ｃと第３の整流入力端子Ｐ３ との間に接続されている。なお、第３の整流入力端子Ｐ３ は第１３及び第１６のダイオードＤ１３、Ｄ１６の相互接続点である。
【００２７】
第１５及び第１６のダイオードＤ１５、Ｄ１６の直列回路は第２の直流出力端子２ｂと第３の交流入力端子１ｃとの間に第３のインダクタＬ３ を介して接続されている。第１５及び第１６のダイオードＤ１５、Ｄ１６の極性は、第２の直流出力端子２ｂから第３の交流入力端子１ｃの方向に順方向電流が流れるように決定されている。即ち、第３相電源電圧Ｖｔ によって第１３及び第１４のダイオードＤ１３、Ｄ１４に順方向電圧が印加された時には、第１５及び第１６のダイオードＤ１５、Ｄ１６に逆方向電圧が印加される。
【００２８】
第１７のダイオードＤ１７のアノードは第１の接続点Ｊ１ 即ち中間電位点に接続され、そのカソードは第１３及び第１４のダイオードＤ１３、Ｄ１４を相互に接続する第６の接続点Ｊ６ に接続されている。
第１８のダイオードＤ１８のアノードは第１５及び第１６のダイオードＤ１５、Ｄ１６を相互に接続する第７の接続点Ｊ７ に接続され、そのカソードは第１の接続点Ｊ１ 即ち中間電位点に接続されている。
【００２９】
ＩＧＢＴで示されている第５及び第６のスイッチＱ５、Ｑ６の直列回路 は第６及び第７の接続点Ｊ６ 、Ｊ７ 間に接続されている。また、第５のスイッチＱ５ は第１７のダイオ−ドＤ１７に並列に接続され、第６のスイッチＱ６は第１８のダイオ−ドＤ１８に並列に接続されている。
【００３０】
第５のスナバコンデンサＣ１５は第１７のダイオードＤ１７に並列に接続されている。第６のスナバコンデンサＣ１６は第１８のダイオードＤ１８に並列に接続されている。従って、第５及び第６のスナバコンデンサＣ１５、Ｃ１６は第５及び第６のスイッチＱ５、Ｑ６に対しても並列に接続されている。第５及び第６のスナバコンデンサＣ１５、Ｃ１６の容量は第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の容量よりも十分に小さい。
【００３１】
第１の転流用インダクタＬａ と第１の転流用スイッチＱａ と第１の補助直流電源Ｅａ との直列回路によって第１の転流回路１０ａが形成され、第２の転流用インダクタＬｂ と第２の転流用スイッチＱｂ と第２の補助直流電源Ｅｂ との直列回路によって第２の転流回路１０ｂが形成されている。
【００３２】
第１の転流回路１０ａの一端は中間電位の第１の接続点Ｊ１ に接続されている。第１の転流回路１０ａの他端は第１９、第２１及び第２３のダイオードＤ１９、Ｄ２１、Ｄ２３を介して第２、第４、第６の接続点Ｊ２ 、Ｊ４ 、Ｊ６ にそれぞれ接続されている。第２の転流回路１０ｂの一端は中間電位の第１の接続点Ｊ１ に接続されている。第２の転流回路１０ｂの他端は第２０、第２２及び第２４のダイオードＤ２０、Ｄ２２、Ｄ２４を介して第３、第５及び第７の接続点Ｊ３ 、Ｊ５ 、Ｊ７ にそれぞれ接続されている。第１９、第２１及び第２３のダイオードＤ１９、Ｄ２１、Ｄ２３の極性は第２、第４及び第６の接続点Ｊ２ 、Ｊ４ 、Ｊ６ から第１の転流回路１０ａに向って順方向電流が流れるように決定されている。第２０、第２２及び第２４のダイオードＤ２０、Ｄ２２、Ｄ２４の極性は第２の転流回路１０ｂから第３、第５及び第７の接続点Ｊ３、Ｊ５、Ｊ７に向って順方向電流が流れるように決定されている。
【００３３】
ＩＧＢＴで示されている第１及び第２の転流用スイッチＱａ 、Ｑｂ は第１、第２及び第３のスイッチＱ１ 、Ｑ２ 、Ｑ３ のターンオン時点の少し前からターンオン時点又はこれよりも少し後までの所定期間にオンになり、第１〜第６のスイッチＱ１ 〜Ｑ６ のソフトスイッチングに寄与する。第１及び第２の補助直流電源Ｅａ 、Ｅｂの電圧Ｖａ、Ｖｂの値は第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の端子電圧Ｖｃ１、Ｖｃ２よりも低く設定され、好ましくはＶｃ１、Ｖｃ２の１／３〜２／３程度に設定されている。なお、実質的にＶｃ１＝Ｖｃ２、Ｖａ＝Ｖｂである。
【００３４】
第１及び第２の転流回路１０ａ、１０ｂは第１〜第６のスイッチＱ１ 〜Ｑ６ のソフトスイッチングに共用されている。従って、比較的簡単なソフトスイッチング回路で第１〜第６のスイッチＱ１ 〜Ｑ６ の全部のソフトスイッチングが達成される。
第１〜第６のスイッチＱ１ 〜Ｑ６ のターンオフ時のソフトスイッチングは、第１〜第６のスナバコンデンサＣ１１〜Ｃ１６が徐々に充電されることによって達成される。第１〜第６のスイッチＱ１ 〜Ｑ６ のターンオン時のソフトスイッチングは、ターンオン時点よりも前に第１〜第６のスイッチＱ１ 〜Ｑ６ の端子電圧を零にすることによって達成される。ソフトスイッチング動作の詳細は後述する。
【００３５】
図３の制御回路３は、次の３つの機能を有する。
（１） 第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃを通る第１、第２及び第３相電流Ｉｒ 、Ｉｓ 、Ｉｔ が図５（Ｃ）に概略的に示すように、図５（Ａ）の第１、第２及び第３相電源電圧Ｖｒ 、Ｖｓ 、Ｖｔ に同期し且つ正弦波に近似するように第１〜第６のスイッチＱ１ 〜Ｑ６ をオン・オフ制御する第１の機能。
（２） 第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の端子電圧Ｖｃ１、Ｖｃ２を一定に保つように第１〜第６のスイッチＱ１ 〜Ｑ６ をオン・オフ制御する第２の機能。
（３） 第１〜第６のスイッチＱ１〜Ｑ６のソフトスイッチングを達成するように第１及び第２の転流用スイッチＱａ 、Ｑｂ を制御する第３の機能。
【００３６】
図４は図３の制御回路３の１例の詳細を示す。この制御回路３は上記第１、第２及び第３の機能を得るために、交流電圧検出回路１１と、第１の減算器１２と、基準電圧源１３と、第１の比例積分（ＰＩ）回路１４と、第１及び第２の乗算器１５、１６と、第２、第３、第４及び第５の減算器１７，１８、１９、２０と、第２及び第３の比例積分（ＰＩ）回路２１、２２と、スイッチ指令値演算回路２３と、鋸波発生器２４と、第１、第２及び第３の比較器２５、２６、２７と、転流制御信号形成回路２８とを有する。
【００３７】
交流電圧検出回路１１は、第１及び第２の電圧検出トランスＴｒ１、Ｔｒ２から成る。第１の電圧検出トランスＴｒ１の１次巻線Ｎ１は第１及び第２相電圧検出ライン６ａ、６ｂ間に接続され、第２の電圧検出トランスＴｒ２の１次巻線Ｎ１´は第２及び第３相電圧検出ライン６ｂ、６ｃ間に接続されている。従って、第１の電圧検出トランスＴｒ１の２次巻線Ｎ２からは第１及び第２相間の第１の線間電圧Ｖｒｓが得られ、第２の電圧検出トランスＴｒ２の２次巻線Ｎ２´からは第２及び第３相間の第２の線間電圧Ｖｓｔが得られる。
第１及び第２の線間電圧Ｖｒｓ、Ｖｓｔ、及び第３相と第１相との間の線間電圧Ｖｔｒは図５（Ｂ）に示されている。
【００３８】
第１の減算器１２は、直流電圧検出ライン７ａと基準電圧源１３とに接続されており、第１の分割用コンデンサＣ１ の端子電圧Ｖｃ１と基準電圧源１３の電圧Ｖｒｅｆ との差を示す信号を出力する。
なお、ここでは説明を簡単にするために図３の直流電圧検出回路７の入力及び出力の両方が同一のＶｃ１で示され且つ第１、第２及び第３の電流検出器４ａ、４ｂ、４ｃの入力及び出力の両方が同一のＩｒ 、Ｉｓ 、Ｉｔ で示されている。
【００３９】
第１の減算器１２に接続された第１の比例積分回路１４は、第１の減算器１２の出力を平滑及び増幅するものである。第１の比較積分回路１４からはＶｒｅｆ −Ｖｃ１＝Ｖｄｃで示すことができる直流出力制御指令値が得られる。なお、第１の減算器１２と第１の比例積分回路１４とを一体に形成することができる。また、第１の比例積分回路１４を省くこともできる。
【００４０】
第１の乗算器１５は第１の電圧検出トランスＴｒ１の２次巻線Ｎ２と第１の比例積分回路１４とに接続され、正弦波電圧から成る第１の線間電圧Ｖｒｓに直流出力制御指令値Ｖｄｃを乗算した出力Ｖｒｓ１ を形成する。第２の乗算器１６は第２の電圧検出トランスＴｒ２の２次巻線Ｎ２´と第１の比例積分回路１４とに接続され、正弦波電圧から成る第２の線間電圧Ｖｓｔに直流出力制御指令値Ｖｄｃを乗算した出力Ｖｓｔ１ を形成する。この実施形態では第１及び第２の乗算器１５、１６の出力Ｖｒｓ１ 、Ｖｓｔ１ の振幅がライン７ａの直流検出電圧Ｖｃ１に反比例的に変化する。
【００４１】
第２の減算器１７は第１及び第２の電流検出ライン５ａ、５ｂに接続され、Ｉｒ −Ｉｓ の演算によって第１及び第２相間の線間電流Ｉｒｓに相当する信号を形成する。第３の減算器１８は第２及び第３の電流検出ライン５ｂ、５ｃに接続され、Ｉｓ −Ｉｔ の演算によって第２及び第３相間の線間電流Ｉｓｔに相当する信号を形成する。第２及び第３の減算器１７、１８の出力信号Ｉｒｓ、Ｉｓｔはスイッチング整流装置の正常動作時には正弦波又は近似正弦波電圧である。
【００４２】
第４の減算器１９は第１の乗算器１５と第２の減算器１７とに接続され、第１の乗算器１５の出力Ｖｒｓ１ と第２の減算器１７の出力Ｉｒｓとの差を示す信号Ｖｒｓ１ −Ｉｒｓ＝Ｖｒｓ２ を形成する。第５の減算器２０は第２の乗算器１６と第３の減算器１８とに接続され、第２の乗算器１６の出力Ｖｓｔ１ と第３の減算器１８の出力信号Ｉｓｔとの差を示す信号Ｖｓｔ１ −Ｉｓｔ＝Ｖｓｔ２ を形成する。
【００４３】
第２の比例積分回路２１は第４の減算器１９に接続され、第４の減算器１９の出力Ｖｒｓ２ を増幅及び平滑して第１の電圧指令値Ｖｒｓ′を形成する。第３の比例積分回路２２は第５の減算器２０に接続され、第５の減算器２０の出力Ｖｓｔ２を増幅及び平滑して第２の電圧指令値Ｖｓｔ′を形成する。なお、第４の減算器１９と第２の比例積分回路２１とを一体化すること、第５の減算器２０と第３の比例積分回路２２とを一体化することができる。また、第２及び第３の比例積分回路２１、２２を省いてＶｒｓ２ ＝Ｖｒｓ′、Ｖｓｔ２ ＝Ｖｓｔ′とすることもできる。
【００４４】
第２及び第３の比例積分回路２１、２２に接続されたスイッチ指令値演算回路２３は、第１及び第２の電圧指令値Ｖｒｓ′、Ｖｓｔ′に基づいて第１、第２及び第３のスイッチ制御指令値Ｖｒ ′、Ｖｓ ′、Ｖｔ ′を形成し、ライン２９、３０、３１に出力するものである。即ち、スイッチ指令値演算回路２３は相電圧指令演算器とこの出力段に接続された絶対値演算器とから成る。スイッチ指令値演算回路２３の相電圧指令値演算器は例えば次式によって第１及び第２の電圧指令値Ｖｒｓ´、Ｖｓｔ´から第１、第２及び第３の相電圧指令値Ｖｒ″、Ｖｓ″、Ｖｔ″を求める。
Ｖｒ″＝２×Ｖｒｓ´＋Ｖｓｔ´
Ｖｓ″＝Ｖｓｔ´−Ｖｒｓ´
Ｖｔ″＝−Ｖｒｓ´−２×Ｖｓｔ´
スイッチ指令値演算回路２３に含まれる絶対値演算器は上記第１、第２及び第３の相電圧指令値Ｖｒ″、Ｖｓ″、Ｖｔ″の絶対値を求め、パルス幅信号と呼ぶこともできる第１、第２及び第３のスイッチ制御指令値Ｖｒ´、Ｖｓ´、Ｖｔ´をライン２９、３０、３１に出力する。
第１、第２及び第３のスイッチ制御指令値Ｖｒ ′、Ｖｓ ′、Ｖｔ ′は、第１、第２及び第３相電流Ｉｒ 、Ｉｓ 、Ｉｔ を第１、第２及び第３相電源電圧Ｖｒ 、Ｖｓ 、Ｖｔ に同期させ且つ正弦波又は近似正弦波にするように第１〜第６のスイッチＱ１〜Ｑ６ をオン・オフするための情報と、第１の分割用コンデンサＣ１ の端子電圧Ｖｃ１を所定値に保つように第１〜第６のスイッチＱ１〜Ｑ６ をオン・オフするための情報とを含み、図５の第１、第２及び第３相電源電圧Ｖｒ 、Ｖｓ 、Ｖｔ を全波整流した波形と同一の周期を有して図６に示すように正弦波の全波整流波形状に変化する。
なお、第１、第２及び第３相電源電圧Ｖｒ、Ｖｓ、Ｖｔを３相４線式で検出し、電圧検出回路１１、第２及び第３の減算器１７、１８を省き、且つスイッチ指令値演算回路２３における線間電圧から相電圧への変換を省くことができる。
【００４５】
鋸波発生器２４はＰＷＭ信号を形成するためのキャリアとして鋸波電圧Ｖｃａｒ を第１、第２及び第３相電源電圧Ｖｒ 、Ｖｓ 、Ｖｔ の周波数（例えば５０Ｈｚ）よりも十分に高い繰返し周波数（例えば２０ｋＨｚ ）で図６に概略的に示すように発生するものである。鋸波電圧Ｖｃａｒ は周期Ｔ１ を有して繰返して発生し、且つ第１、第２及び第３のスイッチ制御指令値Ｖｒ ′、Ｖｓ ′、Ｖｔ ′の最大振幅よりも大きな振幅を有する。
【００４６】
第１、第２及び第３の比較器２５、２６、２７は、スイッチ指令値演算回路２３の第１、第２及び第３の出力ライン２９、３０、３１と鋸波発生器２４に接続され、第１、第２及び第３のスイッチ制御信号Ｇｒ 、Ｇｓ 、Ｇｔ をライン８ａ、８ｂ、８ｃに出力する。即ち、第１、第２及び第３の比較器２５、２６、２７は２値の出力を形成する周知のコンパレータであって、図６に示すように第１、第２及び第３のスイッチ制御指令値Ｖｒ ′、Ｖｓ ′、Ｖｔ ′と鋸波電圧Ｖｃａｒ とを比較し、図７に示すＰＷＭ信号から成る第１、第２及び第３のスイッチ制御信号Ｇｒ 、Ｇｓ 、Ｇｔ を形成する。なお、図７に示す位相角は図６の位相角に対応している。第１のスイッチ制御信号Ｇｒは第１及び第２のスイッチＱ１、Ｑ２に供給され、第２のスイッチ制御信号Ｇｓは第３及び第４のスイッチＱ３、Ｑ４に供給され、第３のスイッチ制御信号Ｇｔは第５及び第６のスイッチＱ５、Ｑ６に供給される。
【００４７】
図８は図６及び図７のｔ１ 〜ｔ４ 及びこの近傍の状態を拡大して示す。図８（Ａ）〜（Ｄ）から明らかなように、第１、第２及び第３のスイッチ制御指令値Ｖｒ ´、Ｖｓ ′、Ｖｔ ′が鋸波電圧Ｖｃａｒ よりも高い時に第１、第２及び第３の比較器２５、２６、２７から高レベルの出力が得られ、逆に鋸波電圧Ｖｃａｒ よりも低い時に低レベル出力が得られる。
【００４８】
この実施形態とは逆に、第１、第２及び第３のスイッチ制御指令値Ｖｒ ′、Ｖｓ ′、Ｖｔ ′が直流出力電圧Ｖｄｃに比例するように第１、第４及び第５の減算器１２、１９、２０の２つの入力を設定することができる。この場合には、鋸波電圧Ｖｃａｒ が第１、第２及び第３のスイッチ制御指令値Ｖｒ ′、Ｖｓ ′、Ｖｔ ′よりも高くなった時に、第１、第２及び第３の比較器２５、２６、２７の出力が高レベルになるように、第１、第２及び第３の比較器２５、２６、２７の入力の極性を決定する。
【００４９】
転流制御信号形成回路２８は、例えば、図８（Ｇ）に示す転流制御信号Ｇａ を形成するために第１及び第２の転流用比較器３２、３３と、第１及び第２の転流用基準電圧源３４、３５と、第１及び第２のトリガ回路３６、３７と、ＲＳフリップフロップ３８とを有している。第１の転流用比較器３２の正入力端子は鋸波発生器２４に接続され、この負入力端子は第１の転流用基準電圧源３４に接続されている。第１の転流用基準電圧源３４の基準電圧Ｖ１ は図８（Ａ）に示すように第１、第２及び第３のスイッチ制御指令値Ｖｒ ′、Ｖｓ ′、Ｖｔ ′よりも高く且つ鋸波電圧Ｖｃａｒ の最大値よりも低く設定されている。この結果、第１の転流用比較器３２から図８（Ｅ）に示すパルスＣＰ１ が得られる。第２の転流用比較器３３の負入力端子は鋸波発生器２４に接続され、この正入力端子は第２の転流用基準電圧源３５に接続されている。第２の転流用基準電圧源３５の基準電圧Ｖ２ は基準電圧Ｖ１ よりも低く設定され且つ図８（Ａ）に示すように鋸波電圧Ｖｃａｒ の下部を横切るように設定されている。この結果、第２の転流用比較器３３から図８（Ｆ）に示すパルスＣＰ２ が得られる。第１の転流用比較器３２とＲＳフリップフロップ３８のセット入力端子Ｓとの間に接続された第１のトリガ回路３６は図８（Ｅ）のパルスＣＰ１ の前縁を示すトリガパルスを形成し、ＲＳフリップフロップ３８をセットする。第２の転流用比較器３３とＲＳフリップフロップ３８のリセット入力端子Ｒとの間に接続された第２のトリガ回路３７は図８（Ｆ）に示すパルスＣＰ２ の後縁を示すトリガパルスを形成し、ＲＳフリップフロップ３８をリセットする。これにより、ＲＳフリップフロップ３８から図８（Ｇ）に示す転流制御信号Ｇａ が得られる。この転流制御信号Ｇａ はライン８ｄ、８ｅによって第１及び第２の転流用スイッチＱａ 、Ｑｂ の制御端子の両方に供給される。
【００５０】
次に、図３の三相スイッチング整流装置の動作を図８〜図２１を参照して説明する。なお、説明を簡略化するために、電流経路を図３の回路要素の参照符号のみで示す。
【００５１】
図８及び図９の波形及び図１０〜図２１の電流経路は、図５のｔ１、図６及び図７のｔ１ 〜ｔ４ 期間及びこの近傍の動作を説明するものである。この期間には図５のＶｒ 、Ｖｓ 、Ｖｔ はＶｒ ＞Ｖｓ ＞Ｖｔ の状態にあり、図６のＶｒ ′、Ｖｓ ′、Ｖｔ ′はＶｔ ′＞Ｖｒ ′＞Ｖｓ ′の状態にある。
【００５２】
図８のｔ０ 〜ｔ１ 期間には第１〜第６のスイッチＱ１〜Ｑ６ の全てがオン制御され、且つ第１及び第２の転流用スイッチＱａ 、Ｑｂ がオフ制御されている。この結果、図１０に示す回路が形成され、第１、第２及び第３のインダクタＬ１ 、Ｌ２ 、Ｌ３ に電圧Ｖｒ 、Ｖｓ 、Ｖｔ が印加され、電流Ｉｒ、Ｉｓ、Ｉｔが流れる。即ち、Ｅ１−Ｌ１−Ｄ１−Ｑ１−Ｊ１ −Ｑ６−Ｄ１６−Ｌ３−Ｅ３の経路、Ｅ２ −Ｌ２−Ｄ７−Ｑ３−Ｊ１−Ｑ６−Ｄ１６−Ｌ３−Ｅ３の経路で電流Ｉｒ、Ｉｓ、Ｉｔが流れる。電流Ｉｒ 、Ｉｓ 、Ｉｔ のピーク値は電圧Ｖｒ 、Ｖｓ 、Ｖｔの振幅に比例する。従って、第１、第２及び第３のインダクタＬ１ 、Ｌ２ 、Ｌ３ を流れる電流は力率改善及び波形改善に寄与する。負荷２には第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の端子電圧Ｖｃ１、Ｖｃ２の和の電圧Ｖｃ１＋Ｖｃ２＝２Ｖｃが印加される。なお、図１０の動作期間には第１〜第６のスイッチＱ１ 〜Ｑ６がオンであるので、第１〜第６のスナバコンデンサＣ１１〜Ｃ１６の端子電圧は零である。
【００５３】
図８のｔ１ 時点及び図９のｔ１ 時点で第３及び第４のスイッチＱ３、Ｑ４ がオフ制御状態に転換すると、図１０の状態から図１１の状態に遷移する。図１１において第１及び第３のインダクタＬ１ 、Ｌ３ を通る電流は図１０と同様に流れるが、第２のインダクタＬ２ を通る電流Ｉｓ の経路が、Ｅ２ −Ｌ２ −Ｄ７ −Ｃ１３−Ｊ１ に変化する。これにより、第３のスナバコンデンサＣ１３の充電が徐々に進む。第３のスナバコンデンサＣ１３は第２のスイッチＱ２ に並列に接続されているので、第２のスイッチＱ２ の電圧Ｖｑ２が図９（Ｂ）に示すようにｔ１ 時点の零から傾斜を有して立上り、ターンオフ時のソフトスイッチングが達成され、スイッチング損失及びスイッチングサージ又はノイズが低減する。
【００５４】
図１１の状態で第３のスナバコンデンサＣ１３の端子電圧が第１の分割用コンデンサＣ１ の端子電圧よりも高くなると、図１２に示すように第８のダイオードＤ８ が順バイアス状態となり、導通する。これにより、Ｅ２ −Ｌ２ −Ｄ７ −Ｄ８ −Ｃ１ の経路で第１の分割用コンデンサＣ１ の充電電流が流れる。第２のインダクタＬ２ には第２相電源電圧Ｖｓ と第１の分割用コンデンサＣ１ の端子電圧Ｖｃ１との差の電圧Ｖｓ −Ｖｃ１が印加され、この差の電圧は負の方向性を有しているので、第２のインダクタＬ２ の電流Ｉｓ は徐々に低下する。図１２の状態において第１及び第３のインダクタＬ１ 、Ｌ３ には図１１の時と同一の経路で電流が流れる。
【００５５】
図８及び図９のｔ２ 時点で第１及び第２のスイッチＱ１、Ｑ２がターンオフ制御されると、図１３に示すようにＥ１ −Ｌ１ −Ｄ１ −Ｃ１１−Ｊ１ の経路で第１のスナバコンデンサＣ１１の充電電流が流れる。これにより、第１のスナバコンデンサＣ１１の端子電圧が徐々に高くなり、第１のスイッチＱ１ の端子電圧Ｖｑ１も図９（Ａ）に示すように零から傾斜を有して高くなり、ターンオフ時のソフトスイッチングが達成され、スイッチング損失及びスイッチングサージ即ちノイズが低減する。図１３において第２及び第３のインダクタＬ２ 、Ｌ３ には図１２と同一の経路で電流が流れる。
【００５６】
第１のスナバコンデンサＣ１１の端子電圧が第１の分割用コンデンサＣ１ の端子電圧Ｖｃ１よりも高くなると、図１４に示すように第２のダイオードＤ２ が順バイアスされて導通し、Ｅ１ −Ｌ１ −Ｄ１−Ｄ２ −Ｃ１ の経路で第１の分割用コンデンサＣ１ の充電電流が流れる。図１４において第１のインダクタＬ１ には第１相電源電圧Ｖｒ と第１の分割用コンデンサＣ１ の端子電圧Ｖｃ１との差の電圧Ｖｒ −Ｖｃ１が印加される。この差の電圧は負の方向性を有するので、第１のインダクタＬ１ の電流は徐々に低下する。図１４において第２及び第３のインダクタＬ２ 、Ｌ３ には図１３と同一経路で電流が流れる。
【００５７】
図８及び図９のｔ３ 時点で第５及び第６のスイッチＱ５、Ｑ６ をターンオフ制御すると、図１５に示すようにＪ１ −Ｃ１６−Ｄ１６−Ｌ３ −Ｅ３の経路で第６のスナバコンデンサＣ１６の充電電流が流れる。これにより、第６のスナバコンデンサＣ１６の端子電圧及び第６のスイッチＱ６ の端子電圧Ｖｑ６が図９（Ｃ）に示すように零から徐々に高くなり、ターンオフ時のソフトスイッチングが達成され、スイッチング損失及びスイッチングサージが低減する。
【００５８】
第６のスナバコンデンサＣ１６の端子電圧が第２の分割用コンデンサＣ２ の端子電圧Ｖｃ２よりも高くなると、図１６に示すように第１５のダイオードＤ１５が順バイアスされて導通し、Ｅ３ −Ｊ１ −Ｃ２ −Ｄ１５−Ｄ１６−Ｌ３ の経路で第３のインダクタＬ３ の電流Ｉｔ が流れる。図１６においては、第３相電源電圧Ｖｔ と第２の分割用コンデンサＣ２ の端子電圧Ｖｃ２との和の電圧Ｖｔ ＋Ｖｃ２が印加される。この和の電圧は第３のインダクタＬ３ に今迄印加されていた電圧と反対の向きを有するので、第３のインダクタＬ３ の電流Ｉｔ は徐々に減少する。
【００５９】
図８及び図９のｔ４ 時点で第１及び第２の転流用スイッチＱａ 、Ｑｂ をターンオン制御すると、図１７に示すように図１６の電流経路にＪ２ −Ｄ１９−Ｌａ −Ｑａ −Ｅａ −Ｊ１ の電流経路、Ｊ４ −Ｄ２１−Ｌａ −Ｑａ −Ｅａ −Ｊ１ の電流経路、及びＪ１ −Ｅｂ −Ｑｂ −Ｌｂ −Ｄ２４−Ｊ７ の電流経路が付加される。第２及び第４の接続点Ｊ２ 、Ｊ４ の電位は第２及び第８のダイオードＤ２ 、Ｄ８ が導通している時は第１の分割用コンデンサＣ１ の端子電圧Ｖｃ１と見なすことができる。従って、図１７において第１の転流用インダクタＬａ には第１の分割用コンデンサＣ１ の端子電圧Ｖｃ１と第１の補助直流電源Ｅａ の電圧Ｖａ との差Ｖｃ１−Ｖａ が印加され、この第１の転流用インダクタＬａ 及び第１の転流用スイッチＱａ を流れる電流Ｉａ は図９（Ｄ）に示すように零から傾斜を有して増大する。この結果、第１の転流用スイッチＱａ のターンオン時の零電流スイッチングが達成され、スイッチング損失が抑制される。また、図１７において第７の接続点Ｊ７ の電位は第１５のダイオードＤ１５が導通しているので、第２の分割用コンデンサＣ２ の端子電圧−Ｖｃ２と見なすことができる。このため、第２の転流用インダクタＬｂ には第２の分割用コンデンサＣ２ の端子電圧−Ｖｃ２と第２の補助直流電源Ｅｂ の電圧−Ｖｂ との差の電圧が印加され、この第２の転流用インダクタＬｂ 及び第２の転流用スイッチＱｂ を流れる電流Ｉｂ は図９（Ｅ）に示すように零から徐々に増大し、ターンオンが零電流スイッチングとなる。
【００６０】
第１の転流用インダクタＬａ の電流が第１及び第２のインダクタＬ１ 、Ｌ２ の電流Ｉｒ 、Ｉｓ の和を超え且つ第２の転流用インダクタＬｂ の電流が第３のインダクタＬ３ の電流Ｉｔ を超えると、図１８の状態に移行する。即ち、第１の転流用インダクタＬａ の電流がＩｒ ＋Ｉｓ を超えると、第２及び第８のダイオードＤ２ 、Ｄ８ が逆回復し、第２の転流用インダクタＬｂ の電流がＩｔ を超えると、第１５のダイオードＤ１５が逆回復する。これと同時に、第１、第３及び第６のスナバコンデンサＣ１１、Ｃ１３、Ｃ１６の第２、第８及び第１５のダイオードＤ２ 、Ｄ８ 、Ｄ１５を通した第１及び第２の分割用コンデンサＣ１ 、Ｃ２ によるクランプが解除され、Ｃ１１−Ｄ１９−Ｌａ −Ｑａ −Ｅａ の共振回路、Ｃ１３−Ｄ２１−Ｌａ −Ｑａ −Ｅａ の共振回路、Ｃ１６−Ｅｂ −Ｑｂ −Ｌｂ −Ｄ２４の共振回路が形成される。この結果、第１、第３及び第６のスナバコンデンサＣ１１、Ｃ１３、Ｃ１６が放電し、これ等の端子電圧及び第１、第３及び第６のスイッチＱ１ 、Ｑ３、Ｑ６ の端子電圧Ｖｑ１、Ｖｑ３、Ｖｑ６は図９（Ａ）（Ｂ）（Ｃ）のｔ４ ′から傾斜を有して低下し、ｔ４ ″時点で零になる。
【００６１】
第１、第３及び第６のスナバコンデンサＣ１１、Ｃ１３、Ｃ１６の端子電圧が零になると、図１９の状態に移行する。即ち、第１、第３及び第６のスナバコンデンサＣ１１、Ｃ１３、Ｃ１６の端子電圧が零になると、第２、第４及び第７の接続点Ｊ２ 、Ｊ４ 、Ｊ７ の電位が第１の接続点Ｊ１ の電位よりも低くなり、第５、第１１及び第１８のダイオードＤ５ 、Ｄ１１、Ｄ１８が導通状態となる。図１９の状態では、第１、第３及び第６のスイッチＱ１ 、Ｑ３ 、Ｑ６ の端子電圧Ｖｑ１、Ｖｑ３、Ｖｑ６が零に保たれている。そこで、図１９の状態で第１、第３及び第６のスイッチＱ１ 、Ｑ３ 、Ｑ６をターンオン制御し、これと同時に第２、第４及び第５のスイッチＱ２、Ｑ４、Ｑ５もターンオン制御する。
【００６２】
図２０は、図８及び図９のｔ５ 時点で零電圧の第１、第３及び第６のスイッチＱ１ 、Ｑ３ 、Ｑ６をオン制御した状態を示す。図９のｔ４ ″で第１、第３及び第６のスナバコンデンサＣ１１ 、Ｃ１３ 、Ｃ１６ の端子電圧が零になった後には、第１の転流用インダクタＬａ に第１の補助直流電源Ｅａ の電圧Ｖａ が印加され、第２の転流用インダクタＬｂ に第２の補助直流電源Ｅｂ の電圧Ｖｂ が印加されるので、第１及び第２の転流用インダクタＬａ 、Ｌｂ を通る電流Ｉａ 、Ｉｂ は図９（Ｄ）（Ｅ）に示すように徐々に減少する。図９のｔ５ ′で第１の転流用インダクタＬａ の電流Ｉａ が第１及び第２のインダクタＬ１ 、Ｌ２ の電流Ｉｒ 、Ｉｓ の和（Ｉｒ ＋Ｉｓ ）以下になると、第５及び第１１のダイオードＤ５ 、Ｄ１１が逆バイアス状態となり、代って第１及び第３のスイッチＱ１ 、Ｑ３ が順バイアス状態となり、図２１に示すように第１及び第３のスイッチＱ１ 、Ｑ３を通る電流Ｉｑ１、Ｉｑ３が図９（Ａ）（Ｂ）で点線で示すように流れ始める。また、第２の転流用インダクタＬｂ の電流Ｉｂ が第３のインダクタＬ３ の電流Ｉｔ 以下になると、第１８のダイオードＤ１８が逆バイアス状態となり、代って第６のスイッチＱ６が順バイアス状態となり、第６のスイッチＱ６ を通る電流Ｉｑ６が図９（Ｃ）で点線で示すように流れ始める。図２１は第１、第３及び第６のスイッチＱ１ 、Ｑ３ 、Ｑ６に電流Ｉｑ１、Ｉｑ３、Ｉｑ６ が流れている状態を示す。
【００６３】
第１及び第２の転流用スイッチＱａ 、Ｑｂ は、第１〜第６のスイッチＱ１ 〜Ｑ６ のターンオン時点ｔ５ 又はこれよりも後の任意時点ｔ６ でオフ制御される。なお、第１及び第２の転流用スイッチＱａ 、Ｑｂ のターンオフ時の零電流スイッチングを達成するために、第１及び第２の転流用スイッチＱａ 、Ｑｂ のターンオフ時点は図９（Ｄ）（Ｅ）に示す電流Ｉａ 、Ｉｂが零になる時点又はこれよりも後であることが望ましく、また、第１〜第６のスイッチＱ１ 〜Ｑ６ の最も遅いターンオフ時点よりも前であることが望ましい。
【００６４】
第１及び第２の転流用スイッチＱａ 、Ｑｂ のターンオフ後は図１０の状態に戻り、再び図１０〜図２１と同様な動作の繰返しが生じる。
図９〜図２１は、第１、第２及び第３相電源電圧Ｖｒ 、Ｖｓ 、Ｖｔ の１周期中の一部の期間の動作を示しているが、他の期間においても同様な原理の動作が生じる。
【００６５】
第１の実施形態は次の効果を有する。
（１） 第１〜第６のスイッチＱ１ 〜Ｑ６ の零電圧スイッチング即ちソフトスイッチングが可能になり、スイッチング損失及びスイッチングサージ（ノイズ）を低減することができる。
（２） 第１及び第２の転流用スイッチＱａ 、Ｑｂ を零電流スイッチングすることができ、ここでのスイッチング損失を低減することができる。
（３） 第１及び第２の転流回路１０ａ、１０ｂは３相で共用されているので、簡単な構成で第１〜第６のスイッチＱ１〜Ｑ６ のソフトスイッチングを達成できる。
（４） 図２の回路と同様に第１〜第６のスイッチＱ１ 〜Ｑ６及びダイオ−ドＤ１〜Ｄ１８の低耐圧化を図ることができる。
【００６６】
【第２の実施形態】
図２２に示す第２の実施形態の三相スイッチング整流装置は、図３の第１及び第２の転流回路１０ａ、１０ｂを変形した第１及び第２の転流回路１０ａ′、１０ｂ′を設け、この他は図３と同一に形成したものである。従って、図２２において図３と実質的に同一部分には同一の符号を付してその説明を省略する。
【００６７】
図２２の第１及び第２の転流回路１０ａ′、１０ｂ′における第１及び第２のトランスＴ１ 、Ｔ２ は図３の第１及び第２の補助直流電源Ｅ１ 、Ｅ２ と同一の機能を有する。第１及び第２のトランスＴ１ 、Ｔ２ の１次巻線Ｎ１ａ、Ｎ１ｂは第１及び第２の転流用インダクタＬａ 、Ｌｂ 及び第１及び第２の転流用スイッチＱａ 、Ｑｂ にそれぞれ直列に接続されている。第１及び第２のトランスＴ１ 、Ｔ２ の２次巻線Ｎ２ａ、Ｎ２ｂは第２５及び第２６のダイオードＤ２５、Ｄ２６を介して第１及び第２の分割用コンデンサＣ１ 、Ｃ２ に並列に接続されている。第１及び第２のトランスＴ１ 、Ｔ２ の巻数比Ｎ１ａ ／Ｎ２ａ及びＮ１ｂ／Ｎ２ｂは１／３〜１／２の範囲に設定されている。
【００６８】
図２２の第１〜第３のスイッチＱ１ 〜Ｑ３ 、第１及び第２の転流用スイッチＱａ 、Ｑｂ は図３のこれに対応するものと同様にオン・オフ制御される。第１の転流用スイッチＱａ が導通し、第１の転流用インダクタＬａ を介して第１のトランスＴ１ の１次巻線Ｎ１ａ に電流が流れると、第２５のダイオードＤ２５を介して２次巻線Ｎ２ａに電流が流れる。この時、第１のトランスＴ１ の１次巻線Ｎ１ａと第１の転流用スイッチＱａ との接続点の電位は、第１のトランスＴ１ の巻数比に応じて第１の分割用コンデンサＣ１ の端子電圧Ｖｃ１の１／３〜１／２の値になる。第２のトランスＴ２ の１次巻線Ｎ１ｂと第２の転流用スイッチＱｂ との接続点の電位も同様に第２の分割用コンデンサＣ２ の端子電圧Ｖｃ２の１／３〜１／２の値になる。この結果、第１及び第２のトランスＴ１ 、Ｔ２ は図３の第１及び第２の補助直流電源Ｅ１ 、Ｅ２ と同様に機能する。
【００６９】
図２２の第２の実施形態は図３の第１の実施形態と同一の効果を有する他に、所定の電圧を得るための電圧制御手段を伴なう補助直流電源Ｅ１ 、Ｅ２ が不要になり、回路が簡単になるという効果、及びトランスＴ１ 、Ｔ２ の巻数比の調整によって任意の電圧を容易に得ることができるという効果を有する。
【００７０】
【第３の実施形態】
図２３に示す第３の実施形態は、図２２の第１及び第２の転流回路１０ａ′、１０ｂ′を変形した第１及び第２の転流回路１０ａ″、１０ｂ″を設け、この他は図２２と同一に形成したものである。従って、図２３において図３及び図２２と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００７１】
図２３の第１及び第２の転流回路１０ａ″、１０ｂ″は、クランプ用の第２７及び第２８のダイオードＤ２７、Ｄ２８を付加し、且つ第１及び第２のトランスＴ１ 、Ｔ２ を第１及び第２の転流用インダクタＬａ 、Ｌｂ と第１及び第２の転流用スイッチＱａ 、Ｑｂ との間に配置した点で図２２の第１及び第２の転流回路１０ａ′、１０ｂ′と相違している。第１及び第２の転流用スイッチＱａ 、Ｑｂ は各１次巻線Ｎ１ａ、Ｎ１ｂと第１の接続点Ｊ１ との間に接続されている。クランプ用の第２７のダイオードＤ２７の一端（アノード）は第１のトランスＴ１ の１次巻線Ｎ１ａと第１の転流用スイッチＱａ との接続点との間に接続され、その他端（カソード）は第１のトランスＴ１ の２次巻線Ｎ２ａと第１の分割用コンデンサＣ１ との接続点に接続されている。第２８のダイオードＤ２８の一端（アノード）は第２のトランスＴ２ の２次巻線Ｎ２ｂと第２の分割用コンデンサＣ２ とに接続され、その他端（カソード）は第２のトランスＴ２ の１次巻線Ｎ１ｂと第２の転流用スイッチＱｂ との接続点に接続されている。
図２３のスイッチＱ１ 〜Ｑ６ 、Ｑａ 、Ｑｂ は図３の回路のこれ等と同様に制御される。
【００７２】
図２３の第３の実施形態は、図２２の第２の実施形態と同一の効果を有する他に、第１及び第２の転流用スイッチＱａ 、Ｑｂ の端子電圧を第２７及び第２８のダイオードＤ２７、Ｄ２８を介して第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の端子電圧にクランプし、過電圧の印加を防止するという効果を有する。
【００７３】
【第４の実施形態】
図２４に示す第４の実施形態は、図３の第１の実施形態の第１〜第６のスナバコンデンサＣ１１〜Ｃ１６の接続位置を変え、その他は図３と同一に形成したものである。従って、図２４において、図３と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００７４】
図２４では第１、第２、第３、第４、第５及び第６のスナバコンデンサＣ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５、Ｃ１６が第２、第３、第８、第９、第１４及び第１５のダイオードＤ２ 、Ｄ３ 、Ｄ８ 、Ｄ９ 、Ｄ１４、Ｄ１５にそれぞれ並列に接続されている。図２４に示す第１〜第６のスナバコンデンサＣ１１〜Ｃ１６は、第１〜第６のスイッチＱ１ 〜Ｑ６ のそれぞれのターンオフ時に徐々に充電され、零電圧スイッチングに寄与し、また、第１及び第２の転流用スイッチＱａ 、Ｑｂ のオン制御によって第１〜第６のスイッチＱ１ 〜Ｑ６ のターンオンの直前に放電を完了し、零電圧スイッチングに寄与する。従って、図２４の三相スイッチング整流装置は図３の第１の実施形態と同一の効果を有する。
【００７５】
【第５の実施形態】
図２５に示す第５の実施形態は、図３の第１の実施形態の第１〜第６のスナバコンデンサＣ１１〜Ｃ１６の接続位置を変え、その他は図３と同一に形成したものである。従って、図２５において、図３と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００７６】
図２５では第１、第２、第３、第４、第５及び第６のスナバコンデンサＣ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５、Ｃ１６が第１、第４、第７、第１０、第１３及び第１６のダイオードＤ１ 、Ｄ４ 、Ｄ７ 、Ｄ１０、Ｄ１３、Ｄ１６にそれぞれ並列に接続されている。
【００７７】
第１〜第６のスナバコンデンサＣ１１〜Ｃ１６の接続位置を図２５に示すように変えても図３の回路と同一の効果を得ることができる。
【００７８】
なお、第１〜第６のスナバコンデンサＣ１１〜Ｃ１６の接続を例えば次のように変形することができる。
（１） 第１、第３及び第５のスナバコンデンサＣ１１、Ｃ１３、Ｃ１５を図３と同一の位置に接続し、第２、第４及び第６のスナバコンデンサＣ１２、Ｃ１４、Ｃ１６を図２５の位置に接続する。
（２） 上記（１）と逆に第１、第３及び第５のスナバコンデンサＣ１１、Ｃ１３、Ｃ１５を図２５の位置に接続し、第２、第４及び第６のスナバコンデンサＣ１２、Ｃ１４、Ｃ１６を図３の位置に接続する。
（３） 図３の第１〜第６のスナバコンデンサＣ１１〜Ｃ１６をそのままとして、図２５のスナバコンデンサＣ１１〜Ｃ１６に相当する第７〜第１２のスナバコンデンサを図３の回路に追加して接続する。
（４） 図３のスナバコンデンサＣ１１〜Ｃ１６に追加して図２４のスナバコンデンサＣ１１〜Ｃ１６に相当する第７〜第１２のスナバコンデンサを設ける。
（５） スナバコンデンサの接続形態を第１、第２及び第３相に応じて変える。例えば、第１相の第１及び第２のスナバコンデンサＣ１１、Ｃ１２を図３のように接続し、第２相の第３及び第４のスナバコンデンサＣ１３、Ｃ１４を図２４又は図２５のように接続する。
上述から明らかなようにスナバコンデンサＣ１１〜Ｃ１６を、第１〜第６のスイッチＱ１ 〜Ｑ６ に等価的又は実質的に並列接続すれば本発明の目的を達成することができる。
【００７９】
【第６の実施形態】
第６の実施形態は第１の実施形態の図４に示す制御回路３の一部を図２６に示すように変形し、この他は第１の実施形態と同一に構成したものである。従って、第６の実施形態においても図３及び図４を参照し、且つ第１の実施形態と共通する部分の説明を省略する。
【００８０】
図２６のスイッチ指令値演算回路２３ａの入力側は図４と同一に形成されている。スイッチ指令値演算回路２３ａは絶対値から成る第１、第２及び第３のスイッチ制御指令値Ｖｒ ′、Ｖｓ ′、Ｖｔ ′を出力しないで、第１の実施形態で説明した絶対値にする前の値Ｖｒ ″、Ｖｓ ″、Ｖｔ ″を図２７に示すように出力する。また、図２６では正鋸波電圧発生器２４ａと負鋸波電圧発生器２４ｂとが設けられており、図２７に示す例えば２０ｋＨｚ の正鋸波電圧＋Ｖｃａｒ と負鋸波電圧−Ｖｃａｒ とが選択回路２４ｃで選択されて第１、第２及び第３の比較器２５、２６、２７に送られる。選択回路２４ｃは、第１、第２及び第３相電源電圧Ｖｒ 、Ｖｓ 、Ｖｔ 又はこれに同期しているスイッチ指令値演算回路２３ａの出力ライン２９、３０、３１の第１、第２及び第３のスイッチ制御指令値Ｖｒ ″、Ｖｓ ″、Ｖｔ ″に基づいて、正鋸波電圧＋Ｖｃａｒ と負鋸波電圧−Ｖｃａｒ との選択期間を決定する。即ち、選択回路２４ｃは、第１、第２及び第３のスイッチ制御指令値Ｖｒ ″、Ｖｓ ″、Ｖｔ ″が正の値の時には正鋸波電圧＋Ｖｃａｒ を第１、第２及び第３の比較器２５、２６、２７に送り、第１、第２及び第３のスイッチ制御指令値Ｖｒ ″、Ｖｓ ″、Ｖｔ ″が負の値の時には負鋸波電圧−Ｖｃａｒ を第１、第２及び第３の比較器２５、２６、２７に送る。第１、第２及び第３の比較器２５、２６、２７からは図２８（Ａ）（Ｂ）（Ｃ）に示すように周期Ｔ１ を有してＰＷＭパルスから成る第１、第２及び第３のスイッチ制御信号Ｇｒ 、Ｇｓ 、Ｇｔ が得られる。図２８の各制御信号は図７に示すものと実質的に同一である。従って、第６の実施形態によっても第１の実施形態と同一の効果を得ることができる。
【００８１】
【第７の実施形態】
第７の実施形態の三相スイッチング整流装置は、図２９及び図３０の制御を実行することができるように第６の実施形態の演算回路２３ａを変形し、この他は第１の実施形態と同一に構成したものである。従って、第７の実施形態の説明においては回路構成の図示を省略し、必要に応じて図３、図４及び図２６を参照し、且つ第１の実施形態と共通する部分の説明を省略する。
【００８２】
第７の実施形態では、図２９に示す第１、第２及び第３のスイッチ制御指令値Ｖｒ ＊ 、Ｖｓ ＊ 、Ｖｔ ＊ を図２６のスイッチ指令値演算回路２３ａに相当するもので形成し、これを第１、第２及び第３の比較器２５、２６、２７に送る。図２９の第１、第２及び第３のスイッチ制御指令値Ｖｒ ＊ 、Ｖｓ ＊ 、Ｖｔ ＊ は、次式で示される。
Ｖｒ ＊ ＝Ｖｒ ″−Ｖｍ
Ｖｓ ＊ ＝Ｖｓ ″−Ｖｍ
Ｖｔ ＊ ＝Ｖｔ ″−Ｖｍ
ここで、Ｖｍ は次式の値を有する。
Ｖｍ ＝Ｖｒ ″＋Ｖｓ ″＋Ｖｔ ″−ＭＡＸ（Ｖｒ ″、Ｖｓ ″、Ｖｔ ″）
−ＭＩＮ（Ｖｒ ″、Ｖｓ ″、Ｖｔ ″）
上記ＭＡＸ（Ｖｒ ″、Ｖｓ ″、Ｖｔ ″）はＶｒ ″、Ｖｓ ″、Ｖｔ ″の内の最大のものの値を示し、上記ＭＩＮ（Ｖｒ ″、Ｖｓ ″、Ｖｔ ″）はＶｒ ″、Ｖｓ ″、Ｖｔ ″の内の最小のものの値を示す。また、上記Ｖｒ ″、Ｖｓ ″、Ｖｔ ″は図２６の演算回路２３ａの同一の値を有する。
【００８３】
図２９の正鋸波電圧Ｖｃａｒ と負鋸波電圧−Ｖｃａｒ とは図２７に示すものと同一である。図２９から明らかなように、第１、第２及び第３のスイッチ制御指令値Ｖｒ ＊ 、Ｖｓ ＊ 、Ｖｔ ＊ は１８０度毎に６０度の休止期間を有している。従って、第１、第２及び第３の比較器２５、２６、２７からは図３０に示すように休止期間を有する第１、第２及び第３のスイッチ制御信号Ｇｒ 、Ｇｓ 、Ｇｔ が得られる。
【００８４】
第７の実施形態は第１及び第６の実施形態と同一の効果を有する他に第１〜第６のスイッチＱ１ 〜Ｑ６ のスイッチング回数が少なくなる分だけ効率が向上するという効果を有する。
【００８５】
【第８の実施形態】
第８の実施形態の三相スイッチング整流装置は、第１の実施形態のスイッチ指令値演算回路２３を変形し、この他は第１の実施形態と同一に構成したものである。従って、第８の実施形態の説明においては回路構成の図示を省略し、必要に応じて図３、図４を参照し、且つ第１の実施形態と共通する部分の説明を省略する。
【００８６】
第８の実施形態では図４のスイッチ指令値演算回路２３に相当するもので、図３１の第１、第２及び第３のスイッチ制御指令値Ｖｒ ＊＊、Ｖｓ ＊＊、Ｖｔ ＊＊を形成し、第１、第２及び第３の比較器２５、２６、２７で図３１に示す鋸波電圧Ｖｃａｒ と比較する。図３１の第１、第２及び第３のスイッチ制御指令値Ｖｒ ＊＊、Ｖｓ ＊＊、Ｖｔ ＊＊は図２９に示した第１、第２及び第３のスイッチ制御指令値Ｖｒ ＊ 、Ｖｓ ＊ 、Ｖｔ ＊ の絶対値に相当する。
【００８７】
第１、第２及び第３の比較器２５、２６、２７によって図３１の第１、第２及び第３のスイッチ制御指令値Ｖｒ ＊＊、Ｖｓ ＊＊、Ｖｔ ＊＊と鋸波電圧Ｖｃａｒ とを比較すると、図３２に示すように１８０度毎に６０度の休止期間を有するＰＷＭパルス列から成る第１、第２及び第３のスイッチ制御信号Ｇｒ 、Ｇｓ 、Ｇｔ が得られる。従って、第８の実施形態によって第７の実施形態と同一の効果を得ることができる。
【００８８】
【第９の実施形態】
第９の実施形態は第１〜第８の実施形態の転流制御信号形成回路２８を図３３に示す転流制御信号形成回路２８ａに変形し、この他は第１〜第８の実施形態と同様に形成したものである。図３３の変形された転流制御信号形成回路２８ａはタイマ４１とタイマとして機能するモノマルチバイブレータ即ちＭＭＶ４２とから成る。タイマ４１は鋸波発生器２４に接続され、鋸波電圧Ｖｃａｒ の発生開始時点から図８のｔ４ 時点即ち転流制御信号Ｇａ の発生開始時点までを計測し、ＭＭＶ４２のトリガパルスを発生する。ＭＭＶ４２はトリガパルスに応答して図８のｔ４ 〜ｔ６ 期間のパルスを転流制御信号Ｇａ として出力する。
【００８９】
【第１０の実施形態】
次に、第１０の実施形態を図３４を参照して説明する。図３４の第１０の実施形態は、図３の第１及び第２の転流回路１０ａ、１０ｂを変形し、三相独立に第１、第２、第３、第４、第５及び第６の転流回路１０ａ１、１０ａ２、１０ａ３、１０ｂ１、１０ｂ２、１０ｂ３を設け、この他は図３と同一に構成したものである。従って、図３４において図３と共通する部分には同一の符号を付し、その説明を省略する。
【００９０】
図３４の第１、第２の、第３、第４、第５及び第６の転流回路１０ａ１、１０ａ２，１０ａ３、１０ｂ１、１０ｂ２、１０ｂ３は、第１〜第６の転流用インダクタＬａ１、Ｌａ２、Ｌａ３、Ｌｂ１、Ｌｂ２、Ｌｂ３、及び第１〜第６の転流用スイッチＱａ１、Ｑａ２、Ｑａ３、Ｑｂ１、Ｑｂ２、Ｑｂ３を有している。第１相の正側のインダクタＬａ１とスイッチＱａ１との直列回路は第１９のダイオードＤ１９と第１の補助直流電源Ｅａ との間に接続されている。第２相の正側インダクタＬａ２とスイッチＱａ２との直列回路は第２１のダイオードＤ２１と第１の補助直流電源Ｅａ との間に接続されている。第３相の正側インダクタＬａ３とスイッチＱａ３との直列回路は第２３のダイオードＤ２３と第１の補助直流電源Ｅａ との間に接続されている。第１相の負側のインダクタＬｂ１とスイッチＱｂ１との直列回路は第２０のダイオードＤ２０と第２の補助直流電源Ｅｂ との間に接続されている。第２相の負側インダクタＬｂ２とスイッチＱｂ２との直列回路は第２２のダイオードＤ２２と第２の補助直流電源Ｅｂ との間に接続されている。第３相の負側インダクタＬｂ３とスイッチＱｂ３との直列回路は第２４のダイオードＤ２４と第２の補助直流電源Ｅｂ との間に接続されている。
【００９１】
第１、第２及び第３相の正側転流用スイッチＱａ１、Ｑａ２、Ｑａ３と第１、第２及び第３相の負側転流用スイッチＱｂ１、Ｑｂ２、Ｑｂ３は、図８（Ｇ）に示す転流制御信号Ｇａ によって同時にオン・オフ制御される。これにより、図３４の回路によっても図３の回路と同一の効果が得られる。
なお、第１、第２及び第３相の正側転流用スイッチＱａ１、Ｑａ２、Ｑａ３及び負側転流用スイッチＱｂ１、Ｑｂ２、Ｑｂ３をオン・オフ制御するために独立に第１、第２及び第３相転流制御信号形成回路を設けることができる。また、第１の実施形態では、第１〜第６のスイッチＱ１ 〜Ｑ６ が同時にターンオンされているが、図３４の実施形態の場合には第１〜第６のスイッチＱ１ 〜Ｑ６ のターンオン時点を互いに相違させ、各相のスイッチＱ１ 〜Ｑ６ のターンオン時点の少し前に図３４の各相の転流用スイッチＱａ１〜Ｑａ３、Ｑｂ１〜Ｑｂ３をオン制御し、ターンオン時点又はその後にオフ制御することができる。
【００９２】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
（１） スイッチＱ１ 〜Ｑ６ 、Ｑａ 、Ｑｂ をＩＧＢＴ以外のＦＥＴ、トランジスタ等の制御可能な半導体スイッチとすることができる。
（２） 第１、第２及び第３のインダクタＬ１ 、Ｌ２ 、Ｌ３ は電力伝送系統のインピーダンス又はインダクタンスであってもよい。
（３） 図２２及び図２３のトランスＴ１ 、Ｔ２ を含む転流回路を第４〜第９の実施形態の三相スイッチング整流装置に適用することができる。
（４） 第６、第７、第８及び第９の実施形態の制御回路の技術を第２〜第５及び第１０の実施形態の三相スイッチング整流装置にも適用することができる。
（５） 図３、図２４、図２５及び図３４の第１及び第２の補助直流電源Ｅａ 、Ｅｂ は安定化直流電源回路で構成されているが、蓄電池とすることもできる。
（６） 図４において電圧検出回路１１を制御回路３の外に設けることができる。
（７） 制御回路３の一部をディジタル回路にすることができる。
（８） 交流電源Ｅを三相３線式として接続点Ｊｏ、Ｊ１のグランドに対する接続を省くことができる。この場合には第１及び第２の分割用コンデンサＣ１、Ｃ２が第１、第２、第３、第４、第７、第８、第９、第１０、第１３、第１４、第１５及び第１６のダイオ−ドＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ７、Ｄ８、Ｄ９、Ｄ１０、Ｄ１３、Ｄ１４、Ｄ１５、Ｄ１６を介して充電される。
（９）図３では、第１の分割用コンデンサＣ１の端子電圧Ｖｃ１を検出して制御回路３に送っているが、この代りに第２の分割用コンデンサＣ２の端子電圧又は負荷２の端子電圧を制御回路３に送り、電圧制御に使用することができる。
【図面の簡単な説明】
【図１】従来の三相スイッチング整流装置を示す回路図である。
【図２】別の従来の三相スイッチング整流装置を示す回路図である。
【図３】本発明の第１の実施形態の三相スイッチング整流装置を示す回路図である。
【図４】図３の制御回路を詳しく示す回路図である。
【図５】図３の各部の状態を示す波形図である。
【図６】図４の比較器の入力の１周期分を示す波形図である。
【図７】図４の比較器の出力を示す波形図である。
【図８】図４の各部の状態を示す波形図である。
【図９】図３の各部の状態を示す波形図である。
【図１０】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１１】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１２】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１３】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１４】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１５】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１６】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１７】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１８】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１９】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図２０】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図２１】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図２２】本発明の第２の実施形態の三相スイッチング整流装置を示す回路図である。
【図２３】本発明の第３の実施形態の三相スイッチング整流装置を示す回路図である。
【図２４】本発明の第４の実施形態の三相スイッチング整流装置を示す回路図である。
【図２５】本発明の第５の実施形態の三相スイッチング整流装置を示す回路図である。
【図２６】本発明の第６の実施形態の制御回路の一部を示す回路図である。
【図２７】図２６の比較器の入力を示す波形図である。
【図２８】図２６の比較器の出力を示す波形図である。
【図２９】本発明の第７の実施形態の制御回路における比較器の入力を図２７と同様に示す波形図である。
【図３０】図２９の比較器の入力に対応する比較器の出力を示す波形図である。
【図３１】本発明の第８の実施形態の制御回路における比較器の入力を図６と同様に示す波形図である。
【図３２】図３１の比較器入力に対応する比較器出力を示す波形図である。
【図３３】本発明の第９の実施形態の制御回路の一部を示す回路図である。
【図３４】本発明の第１０の実施形態の三相スイッチング整流装置を示す回路図である。
【符号の説明】
Ｑ１ 〜Ｑ６ 第１〜第６のスイッチ
Ｑａ 、Ｑｂ 第１及び第２の転流用スイッチ
Ｄ１ 〜Ｄ２４ 第１〜第２４のダイオード
Ｃ１ 、Ｃ２ 第１及び第２の分割用コンデンサ
Ｃ１１〜Ｃ１６ 第１〜第６のスナバコンデンサ
Ｌ１ 、Ｌ２ 、Ｌ３ 第１、第２及び第３のインダクタ
Ｌａ 、Ｌｂ 第１及び第２の転流用インダクタ
Ｅａ 、Ｅｂ 第１及び第２の補助直流電源
Claims (5)
- 力率改善機能を有して三相交流電圧を直流電圧に変換するための三相スイッチング整流装置であって、
前記三相交流電圧を入力するための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
負荷（２）に直流電圧を供給するための第１及び第２の直流出力端子（２ａ、２ｂ）と、
前記第１及び第２の直流出力端子（２ａ、２ｂ）間の電圧を分割して中間電位を得るために前記第１及び第２の直流出力端子（２ａ、２ｂ）間に接続された第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）と、
前記第１の交流入力端子（１ａ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第１の交流入力端子（１ａ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１及び第２のダイオ−ド（Ｄ１、Ｄ２）の直列回路と、
前記第１の交流入力端子（１ａ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第１の交流入力端子（１ａ）に向って順方向となる極性を有している第３及び第４のダイオ−ド（Ｄ３、Ｄ４）の直列回路と、
前記第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）を相互に接続する第１の接続点（Ｊ１）と前記第１及び第２のダイオ−ド（Ｄ１、Ｄ２）を相互に接続する第２の接続点（Ｊ２）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第２の接続点（Ｊ２）に向って順方向となる極性を有している第５のダイオ−ド（Ｄ５）と、
前記第３及び第４のダイオ−ド（Ｄ３、Ｄ４）を相互に接続する第３の接続点（Ｊ３）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第３の接続点（Ｊ３）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第６のダイオ−ド（Ｄ６）と、
前記第５のダイオ−ド（Ｄ５）に並列に接続された第１のスイッチ（Ｑ１）と、
前記第６のダイオ−ド（Ｄ６）に並列に接続された第２のスイッチ（Ｑ２）と、
前記第２の交流入力端子（１ｂ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第２の交流入力端子（１ｂ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第７及び第８のダイオ−ド（Ｄ７、Ｄ８）の直列回路と、
前記第２の交流入力端子（１ｂ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第２の交流入力端子（１ｂ）に向って順方向となる極性を有している第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）の直列回路と、
前記第７及び第８のダイオ−ド（Ｄ７、Ｄ８）を相互に接続する第４の接続点（Ｊ４）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第４の接続点（Ｊ４）に向って順方向となる極性を有している第１１のダイオ−ド（Ｄ１１）と、
前記第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）を相互に接続する第５の接続点（Ｊ５）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第５の接続点（Ｊ５）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１２のダイオ−ド（Ｄ１２）と、
前記第１１のダイオ−ド（Ｄ１１）に並列に接続された第３のスイッチ（Ｑ３）と、
前記第１２のダイオ−ド（Ｄ１２）に並列に接続された第４のスイッチ（Ｑ４）と、
前記第３の交流入力端子（１ｃ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第３の交流入力端子（１ｃ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）の直列回路と、
前記第３の交流入力端子（１ｃ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第３の交流入力端子（１ｃ）に向って順方向となる極性を有している第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）の直列回路と、
前記第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）を相互に接続する第６の接続点（Ｊ６）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第６の接続点（Ｊ６）に向って順方向となる極性を有している第１７のダイオ−ド（Ｄ１７）と、
前記第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）を相互に接続する第７の接続点（Ｊ７）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第７の接続点（Ｊ７）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１８のダイオ−ド（Ｄ１８）と、
前記第１７のダイオ−ド（Ｄ１７）に並列に接続された第５のスイッチ（Ｑ５）と、
前記第１８のダイオ−ド（Ｄ１８）に並列に接続された第６のスイッチ（Ｑ６）と、
を具備する三相スイッチング整流装置において、
前記第１のダイオ−ド（Ｄ１）又は前記第２のダイオ−ド（Ｄ２）又は前記第５のダイオ−ド（Ｄ５）に並列に接続された第１のスナバコンデンサ（Ｃ１１）と、
前記第３のダイオ−ド（Ｄ３）又は前記第４のダイオ−ド（Ｄ４）又は前記第６のダイオ−ド（Ｄ６）に並列に接続された第２のスナバコンデンサ（Ｃ１２）と、前記第７のダイオ−ド（Ｄ７）又は前記第８のダイオ−ド（Ｄ８）又は前記第１１のダイオ−ド（Ｄ１１）に並列に接続された第３のスナバコンデンサ（Ｃ１３）と、
前記第９のダイオ−ド（Ｄ９）又は前記第１０のダイオ−ド（Ｄ１０）又は前記第１２のダイオ−ド（Ｄ１２）に並列に接続された第４のスナバコンデンサ（Ｃ１４）と、
前記第１３のダイオ−ド（Ｄ１３）又は前記第１４のダイオ−ド（Ｄ１４）又は前記第１７のダイオ−ド（Ｄ１７）に並列に接続された第５のスナバコンデンサ（Ｃ１５）と、
前記第１５のダイオ−ド（Ｄ１５）又は前記第１６のダイオ−ド（Ｄ１６）又は前記第１８のダイオ−ド（Ｄ１８）に並列に接続された第６のスナバコンデンサ（Ｃ１６）と、
第１の補助直流電源（Ｅａ）と第１の転流用スイッチ（Ｑａ）と第１の転流用インダクタ（Ｌａ）との直列回路から成り且つこの直列回路の一端が前記第１の接続点（Ｊ１）に接続されている第１の転流回路（１０ａ）と、
第２の補助直流電源（Ｅｂ）と第２の転流用スイッチ（Ｑｂ）と第２の転流用インダクタ（Ｌｂ）との直列回路から成り且つこの直列回路の一端が前記第１の接続点（Ｊ１）に接続されている第２の転流回路（１０ｂ）と、
前記第２の接続点（Ｊ２）と前記第１の転流回路（１０ａ）の他端との間に接続され且つ前記第２の接続点（Ｊ２）から前記第１の転流回路（１０ａ）に向って順方向となる極性を有している第１９のダイオ−ド（Ｄ１９）と、
前記第２の転流回路（１０ｂ）の他端と前記第３の接続点（Ｊ３）との間に接続され且つ前記第２の転流回路（１０ｂ）から前記第３の接続点（Ｊ３）に向って順方向となる極性を有している第２０のダイオ−ド（Ｄ２０）と、
前記第４の接続点（Ｊ４）と前記第１の転流回路（１０ａ）の他端との間に接続され且つ前記第４の接続点（Ｊ４）から前記第１の転流回路（１０ａ）に向って順方向となる極性を有している第２１のダイオ−ド（Ｄ２１）と、
前記第２の転流回路（１０ｂ）の他端と前記第５の接続点（Ｊ５）との間に接続され且つ前記第２の転流回路（１０ｂ）から前記第５の接続点（Ｊ５）に向って順方向となる極性を有している第２２のダイオ−ド（Ｄ２２）と、
前記第６の接続点（Ｊ６）と前記第１の転流回路（１０ａ）の他端との間に接続され且つ前記第６の接続点（Ｊ６）から前記第１の転流回路（１０ａ）に向って順方向となる極性を有している第２３のダイオ−ド（Ｄ２３）と、
前記第２の転流回路（１０ｂ）の他端と前記第７の接続点（Ｊ７）との間に接続され且つ前記第２の転流回路（１０ｂ）から前記第７の接続点（Ｊ７）に向って順方向となる極性を有している第２４のダイオ−ド（Ｄ２４）と、
前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６）を前記三相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する機能、及び前記第１及び第２の転流用スイッチ（Ｑａ、Ｑｂ）を前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６）のタ−ンオン時点よりも所定時間前からタ−ンオン時点又はタ−ンオン時点から所定時間後までの期間にオン制御する機能を有している制御回路（３）とを具備していることを特徴とする三相スイッチング整流装置。 - 力率改善機能を有して三相交流電圧を直流電圧に変換するための三相スイッチング整流装置であって、
前記三相交流電圧を入力するための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
負荷（２）に直流電圧を供給するための第１及び第２の直流出力端子（２ａ、２ｂ）と、
前記第１及び第２の直流出力端子（２ａ、２ｂ）間の電圧を分割して中間電位を得るために前記第１及び第２の直流出力端子（２ａ、２ｂ）間に接続された第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）と、
前記第１の交流入力端子（１ａ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第１の交流入力端子（１ａ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１及び第２のダイオ−ド（Ｄ１、Ｄ２）の直列回路と、
前記第１の交流入力端子（１ａ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第１の交流入力端子（１ａ）に向って順方向となる極性を有している第３及び第４のダイオ−ド（Ｄ３、Ｄ４）の直列回路と、
前記第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）を相互に接続する第１の接続点（Ｊ１）と前記第１及び第２のダイオ−ド（Ｄ１、Ｄ２）を相互に接続する第２の接続点（Ｊ２）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第２の接続点（Ｊ２）に向って順方向となる極性を有している第５のダイオ−ド（Ｄ５）と、
前記第３及び第４のダイオ−ド（Ｄ３、Ｄ４）を相互に接続する第３の接続点（Ｊ３）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第３の接続点（Ｊ３）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第６のダイオ−ド（Ｄ６）と、
前記第５のダイオ−ド（Ｄ５）に並列に接続された第１のスイッチ（Ｑ１）と、
前記第６のダイオ−ド（Ｄ６）に並列に接続された第２のスイッチ（Ｑ２）と、
前記第２の交流入力端子（１ｂ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第２の交流入力端子（１ｂ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第７及び第８のダイオ−ド（Ｄ７、Ｄ８）の直列回路と、
前記第２の交流入力端子（１ｂ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第２の交流入力端子（１ｂ）に向って順方向となる極性を有している第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）の直列回路と、
前記第７及び第８のダイオ−ド（Ｄ７、Ｄ８）を相互に接続する第４の接続点（Ｊ４）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第４の接続点（Ｊ４）に向って順方向となる極性を有している第１１のダイオ−ド（Ｄ１１）と、
前記第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）を相互に接続する第５の接続点（Ｊ５）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第５の接続点（Ｊ５）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１２のダイオ−ド（Ｄ１２）と、
前記第１１のダイオ−ド（Ｄ１１）に並列に接続された第３のスイッチ（Ｑ３）と、
前記第１２のダイオ−ド（Ｄ１２）に並列に接続された第４のスイッチ（Ｑ４）と、
前記第３の交流入力端子（１ｃ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第３の交流入力端子（１ｃ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）の直列回路と、
前記第３の交流入力端子（１ｃ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第３の交流入力端子（１ｃ）に向って順方向となる極性を有している第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）の直列回路と、
前記第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）を相互に接続する第６の接続点（Ｊ６）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第６の接続点（Ｊ６）に向って順方向となる極性を有している第１７のダイオ−ド（Ｄ１７）と、
前記第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）を相互に接続する第７の接続点（Ｊ７）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第７の接続点（Ｊ７）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１８のダイオ−ド（Ｄ１８）と、
前記第１７のダイオ−ド（Ｄ１７）に並列に接続された第５のスイッチ（Ｑ５）と、
前記第１８のダイオ−ド（Ｄ１８）に並列に接続された第６のスイッチ（Ｑ６）と、
を具備する三相スイッチング整流装置において、
前記第１のダイオ−ド（Ｄ１）又は前記第２のダイオ−ド（Ｄ２）又は前記第５のダイオ−ド（Ｄ５）に並列に接続された第１のスナバコンデンサ（Ｃ１１）と、
前記第３のダイオ−ド（Ｄ３）又は前記第４のダイオ−ド（Ｄ４）又は前記第６のダイオ−ド（Ｄ６）に並列に接続された第２のスナバコンデンサ（Ｃ１２）と、前記第７のダイオ−ド（Ｄ７）又は前記第８のダイオ−ド（Ｄ８）又は前記第１１のダイオ−ド（Ｄ１１）に並列に接続された第３のスナバコンデンサ（Ｃ１３）と、
前記第９のダイオ−ド（Ｄ９）又は前記第１０のダイオ−ド（Ｄ１０）又は前記第１２のダイオ−ド（Ｄ１２）に並列に接続された第４のスナバコンデンサ（Ｃ１４）と、
前記第１３のダイオ−ド（Ｄ１３）又は前記第１４のダイオ−ド（Ｄ１４）又は前記第１７のダイオ−ド（Ｄ１７）に並列に接続された第５のスナバコンデンサ（Ｃ１５）と、
前記第１５のダイオ−ド（Ｄ１５）又は前記第１６のダイオ−ド（Ｄ１６）又は前記第１８のダイオ−ド（Ｄ１８）に並列に接続された第６のスナバコンデンサ（Ｃ１６）と、
第１のトランス（Ｔ１）の１次巻線（Ｎ１ａ）と第１の転流用スイッチ（Ｑａ）と第１の転流用インダクタ（Ｌａ）との直列回路から成り且つこの直列回路の一端が前記第１の接続点（Ｊ１）に接続されている第１の転流回路（１０ａ´）と、
前記第１のトランス（Ｔ１）の前記１次巻線（Ｎ１ａ）に電磁結合され且つ逆流阻止用ダイオ−ド（Ｄ２５）を介して前記第１の分割用コンデンサ（Ｃ１）に並列に接続された前記第１のトランス（Ｔ１）の２次巻線（Ｎ２ａ）と、
第２のトランス（Ｔ２）の１次巻線（Ｎ１ｂ）と第２の転流用スイッチ（Ｑｂ）と第２の転流用インダクタ（Ｌｂ）との直列回路から成り且つこの直列回路の一端が前記第１の接続点（Ｊ１）に接続されている第２の転流回路（１０ｂ´）と、
前記第２のトランス（Ｔ２）の前記１次巻線（Ｎ１ｂ）に電磁結合され且つ逆流阻止用ダイオ−ド（Ｄ２６）を介して前記第２の分割用コンデンサ（Ｃ２）に並列に接続された前記第２のトランス（Ｔ２）の２次巻線（Ｎ２ｂ）と、
前記第２の接続点（Ｊ２）と前記第１の転流回路（１０ａ´）の他端との間に接続され且つ前記第２の接続点（Ｊ２）から前記第１の転流回路（１０ａ´）に向って順方向となる極性を有している第１９のダイオ−ド（Ｄ１９）と、
前記第２の転流回路（１０ｂ´）の他端と前記第３の接続点（Ｊ３）との間に接続され且つ前記第２の転流回路（１０ｂ´）から前記第３の接続点（Ｊ３）に向って順方向となる極性を有している第２０のダイオ−ド（Ｄ２０）と、
前記第４の接続点（Ｊ４）と前記第１の転流回路（１０ａ´）の他端との間に接続され且つ前記第４の接続点（Ｊ４）から前記第１の転流回路（１０ａ´）に向って順方向となる極性を有している第２１のダイオ−ド（Ｄ２１）と、
前記第２の転流回路（１０ｂ´）の他端と前記第５の接続点（Ｊ５）との間に接続され且つ前記第２の転流回路（１０ｂ´）から前記第５の接続点（Ｊ５）に向って順方向となる極性を有している第２２のダイオ−ド（Ｄ２２）と、
前記第６の接続点（Ｊ６）と前記第１の転流回路（１０ａ´）の他端との間に接続され且つ前記第６の接続点（Ｊ６）から前記第１の転流回路（１０ａ´）に向って順方向となる極性を有している第２３のダイオ−ド（Ｄ２３）と、
前記第２の転流回路（１０ｂ´）の他端と前記第７の接続点（Ｊ７）との間に接続され且つ前記第２の転流回路（１０ｂ´）から前記第７の接続点（Ｊ７）に向って順方向となる極性を有している第２４のダイオ−ド（Ｄ２４）と、
前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６）を前記三相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する機能、及び前記第１及び第２の転流用スイッチ（Ｑａ、Ｑｂ）を前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６）のタ−ンオン時点よりも所定時間前からタ−ンオン時点又はタ−ンオン時点から所定時間後までの期間にオン制御する機能を有している制御回路（３）とを具備していることを特徴とする三相スイッチング整流装置。 - 力率改善機能を有して三相交流電圧を直流電圧に変換するための三相スイッチング整流装置であって、
前記三相交流電圧を入力するための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
負荷（２）に直流電圧を供給するための第１及び第２の直流出力端子（２ａ、２ｂ）と、
前記第１及び第２の直流出力端子（２ａ、２ｂ）間の電圧を分割して中間電位を得るために前記第１及び第２の直流出力端子（２ａ、２ｂ）間に接続された第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）と、
前記第１の交流入力端子（１ａ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第１の交流入力端子（１ａ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１及び第２のダイオ−ド（Ｄ１、Ｄ２）の直列回路と、
前記第１の交流入力端子（１ａ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第１の交流入力端子（１ａ）に向って順方向となる極性を有している第３及び第４のダイオ−ド（Ｄ３、Ｄ４）の直列回路と、
前記第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）を相互に接続する第１の接続点（Ｊ１）と前記第１及び第２のダイオ−ド（Ｄ１、Ｄ２）を相互に接続する第２の接続点（Ｊ２）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第２の接続点（Ｊ２）に向って順方向となる極性を有している第５のダイオ−ド（Ｄ５）と、
前記第３及び第４のダイオ−ド（Ｄ３、Ｄ４）を相互に接続する第３の接続点（Ｊ３）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第３の接続点（Ｊ３）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第６のダイオ−ド（Ｄ６）と、
前記第５のダイオ−ド（Ｄ５）に並列に接続された第１のスイッチ（Ｑ１）と、
前記第６のダイオ−ド（Ｄ６）に並列に接続され第２のスイッチ（Ｑ２）と、
前記第２の交流入力端子（１ｂ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第２の交流入力端子（１ｂ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第７及び第８のダイオ−ド（Ｄ７、Ｄ８）の直列回路と、
前記第２の交流入力端子（１ｂ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第２の交流入力端子（１ｂ）に向って順方向となる極性を有している第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）の直列回路と、
前記第７及び第８のダイオ−ド（Ｄ７、Ｄ８）を相互に接続する第４の接続点（Ｊ４）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第４の接続点（Ｊ４）に向って順方向となる極性を有している第１１のダイオ−ド（Ｄ１１）と、
前記第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）を相互に接続する第５の接続点（Ｊ５）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第５の接続点（Ｊ５）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１２のダイオ−ド（Ｄ１２）と、
前記第１１のダイオ−ド（Ｄ１１）に並列に接続された第３のスイッチ（Ｑ３）と、
前記第１２のダイオ−ド（Ｄ１２）に並列に接続された第４のスイッチ（Ｑ４）と、
前記第３の交流入力端子（１ｃ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第３の交流入力端子（１ｃ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）の直列回路と、
前記第３の交流入力端子（１ｃ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第３の交流入力端子（１ｃ）に向って順方向となる極性を有している第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）の直列回路と、
前記第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）を相互に接続する第６の接続点（Ｊ６）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第６の接続点（Ｊ６）に向って順方向となる極性を有している第１７のダイオ−ド（Ｄ１７）と、
前記第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）を相互に接続する第７の接続点（Ｊ７）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第７の接続点（Ｊ７）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１８のダイオ−ド（Ｄ１８）と、
前記第１７のダイオ−ド（Ｄ１７）に並列に接続された第５のスイッチ（Ｑ５）と、
前記第１８のダイオ−ド（Ｄ１８）に並列に接続された第６のスイッチ（Ｑ６）と、
を具備する三相スイッチング整流装置において、
前記第１のダイオ−ド（Ｄ１）又は前記第２のダイオ−ド（Ｄ２）又は前記第５のダイオ−ド（Ｄ５）に並列に接続された第１のスナバコンデンサ（Ｃ１１）と、
前記第３のダイオ−ド（Ｄ３）又は前記第４のダイオ−ド（Ｄ４）又は前記第６のダイオ−ド（Ｄ６）に並列に接続された第２のスナバコンデンサ（Ｃ１２）と、前記第７のダイオ−ド（Ｄ７）又は前記第８のダイオ−ド（Ｄ８）又は前記第１１のダイオ−ド（Ｄ１１）に並列に接続された第３のスナバコンデンサ（Ｃ１３）と、
前記第９のダイオ−ド（Ｄ９）又は前記第１０のダイオ−ド（Ｄ１０）又は前記第１２のダイオ−ド（Ｄ１２）に並列に接続された第４のスナバコンデンサ（Ｃ１４）と、
前記第１３のダイオ−ド（Ｄ１３）又は前記第１４のダイオ−ド（Ｄ１４）又は前記第１７のダイオ−ド（Ｄ１７）に並列に接続された第５のスナバコンデンサ（Ｃ１５）と、
前記第１５のダイオ−ド（Ｄ１５）又は前記第１６のダイオ−ド（Ｄ１６）又は前記第１８のダイオ−ド（Ｄ１８）に並列に接続された第６のスナバコンデンサ（Ｃ１６）と、
第１の転流用スイッチ（Ｑａ）と第１のトランス（Ｔ１）の１次巻線（Ｎ１ａ）と第１の転流用インダクタ（Ｌａ）との直列回路から成り且つ前記第１の転流用スィツチ（Ｑａ）がこの直列回路の一端側に配置され且つこの直列回路の一端が前記第１の接続点（Ｊ１）に接続されている第１の転流回路（１０ａ″）と、
前記第１のトランス（Ｔ１）の前記１次巻線（Ｎ１ａ）に電磁結合され且つ逆流阻止用ダイオ−ド（Ｄ２５）を介して前記第１の分割用コンデンサ（Ｃ１）に並列に接続された前記第１のトランス（Ｔ１）の２次巻線（Ｎ２ａ）と、
前記第１の転流用スイッチ（Ｑａ）の前記第１の接続点（Ｊ１）側の端子と反対側の端子と前記第１の分割用コンデンサ（Ｃ１）との間に接続された第１のクランプ用ダイオ−ド（Ｄ２７）と、
第２の転流用スイッチ（Ｑｂ）と第２のトランス（Ｔ２）の１次巻線（Ｎ１ｂ）と第２の転流用インダクタ（Ｌｂ）との直列回路から成り且つ前記第２の転流用スイッチ（Ｑｂ）がこの直列回路の一端側に配置され且つこの直列回路の一端が前記第１の接続点（Ｊ１）に接続されている第２の転流回路（１０ｂ″）と、
前記第２のトランス（Ｔ２）の前記１次巻線（Ｎ１ｂ）に電磁結合され且つ逆流阻止用ダイオ−ド（Ｄ２６）を介して前記第２の分割用コンデンサ（Ｃ２）に並列に接続された前記第２のトランス（Ｔ２）の２次巻線（Ｎ２ｂ）と、
前記第２の転流用スイッチ（Ｑｂ）の前記第１の接続点（Ｊ１）側の端子と反対側の端子と前記第２の分割用コンデンサ（Ｃ２）との間に接続された第２のクランプ用ダイオ−ド（Ｄ２８）と、
前記第２の接続点（Ｊ２）と前記第１の転流回路（１０ａ″）の他端との間に接続され且つ前記第２の接続点（Ｊ２）から前記第１の転流回路（１０ａ″）に向って順方向となる極性を有している第１９のダイオ−ド（Ｄ１９）と、
前記第２の転流回路（１０ｂ″）の他端と前記第３の接続点（Ｊ３）との間に接続され且つ前記第２の転流回路（１０ｂ″）から前記第３の接続点（Ｊ３）に向って順方向となる極性を有している第２０のダイオ−ド（Ｄ２０）と、
前記第４の接続点（Ｊ４）と前記第１の転流回路（１０ａ″）の他端との間に接続され且つ前記第４の接続点（Ｊ４）から前記第１の転流回路（１０ａ″）に向って順方向となる極性を有している第２１のダイオ−ド（Ｄ２１）と、
前記第２の転流回路（１０ｂ″）の他端と前記第５の接続点（Ｊ５）との間に接続され且つ前記第２の転流回路（１０ｂ″）から前記第５の接続点（Ｊ５）に向って順方向となる極性を有している第２２のダイオ−ド（Ｄ２２）と、
前記第６の接続点（Ｊ６）と前記第１の転流回路（１０ａ″）の他端との間に接続され且つ前記第６の接続点（Ｊ６）から前記第１の転流回路（１０ａ″）に向って順方向となる極性を有している第２３のダイオ−ド（Ｄ２３）と、
前記第２の転流回路（１０ｂ″）の他端と前記第７の接続点（Ｊ７）との間に接続され且つ前記第２の転流回路（１０ｂ″）から前記第７の接続点（Ｊ７）に向って順方向となる極性を有している第２４のダイオ−ド（Ｄ２４）と、
前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６）を前記三相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する機能、及び前記第１及び第２の転流用スイッチ（Ｑａ、Ｑｂ）を前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６）のタ−ンオン時点よりも所定時間前からタ−ンオン時点又はタ−ンオン時点から所定時間後までの期間にオン制御する機能を有している制御回路（３）とを具備していることを特徴とする三相スイッチング整流装置。 - 力率改善機能を有して三相交流電圧を直流電圧に変換するための三相スイッチング整流装置であって、
前記三相交流電圧を入力するための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
負荷（２）に直流電圧を供給するための第１及び第２の直流出力端子（２ａ、２ｂ）と、
前記第１及び第２の直流出力端子（２ａ、２ｂ）間の電圧を分割して中間電位を得るために前記第１及び第２の直流出力端子（２ａ、２ｂ）間に接続された第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）と、
前記第１の交流入力端子（１ａ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第１の交流入力端子（１ａ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１及び第２のダイオ−ド（Ｄ１、Ｄ２）の直列回路と、
前記第１の交流入力端子（１ａ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第１の交流入力端子（１ａ）に向って順方向となる極性を有している第３及び第４のダイオ−ド（Ｄ３、Ｄ４）の直列回路と、
前記第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）を相互に接続する第１の接続点（Ｊ１）と前記第１及び第２のダイオ−ド（Ｄ１、Ｄ２）を相互に接続する第２の接続点（Ｊ２）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第２の接続点（Ｊ２）に向って順方向となる極性を有している第５のダイオ−ド（Ｄ５）と、
前記第３及び第４のダイオ−ド（Ｄ３、Ｄ４）を相互に接続する第３の接続点（Ｊ３）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第３の接続点（Ｊ３）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第６のダイオ−ド（Ｄ６）と、
前記第５のダイオ−ド（Ｄ５）に並列に接続された第１のスイッチ（Ｑ１）と、
前記第６のダイオ−ド（Ｄ６）に並列に接続された第２のスイッチ（Ｑ２）と、
前記第２の交流入力端子（１ｂ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第２の交流入力端子（１ｂ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第７及び第８のダイオ−ド（Ｄ７、Ｄ８）の直列回路と、
前記第２の交流入力端子（１ｂ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第２の交流入力端子（１ｂ）に向って順方向となる極性を有している第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）の直列回路と、
前記第７及び第８のダイオ−ド（Ｄ７、Ｄ８）を相互に接続する第４の接続点（Ｊ４）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第４の接続点（Ｊ４）に向って順方向となる極性を有している第１１のダイオ−ド（Ｄ１１）と、
前記第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）を相互に接続する第５の接続点（Ｊ５）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第５の接続点（Ｊ５）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１２のダイオ−ド（Ｄ１２）と、
前記第１１のダイオ−ド（Ｄ１１）に並列に接続された第３のスイッチ（Ｑ３）と、
前記第１２のダイオ−ド（Ｄ１２）に並列に接続された第４のスイッチ（Ｑ４）と、
前記第３の交流入力端子（１ｃ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第３の交流入力端子（１ｃ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）の直列回路と、
前記第３の交流入力端子（１ｃ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第３の交流入力端子（１ｃ）に向って順方向となる極性を有している第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）の直列回路と、
前記第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）を相互に接続する第６の接続点（Ｊ６）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第６の接続点（Ｊ６）に向って順方向となる極性を有している第１７のダイオ−ド（Ｄ１７）と、
前記第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）を相互に接続する第７の接続点（Ｊ７）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第７の接続点（Ｊ７）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１８のダイオ−ド（Ｄ１８）と、
前記第１７のダイオ−ド（Ｄ１７）に並列に接続された第５のスイッチ（Ｑ５）と、
前記第１８のダイオ−ド（Ｄ１８）に並列に接続された第６のスイッチ（Ｑ６）と、
を具備する三相スイッチング整流装置において、
前記第１のダイオ−ド（Ｄ１）又は前記第２のダイオ−ド（Ｄ２）又は前記第５のダイオ−ド（Ｄ５）に並列に接続された第１のスナバコンデンサ（Ｃ１１）と、
前記第３のダイオ−ド（Ｄ３）又は前記第４のダイオ−ド（Ｄ４）又は前記第６のダイオ−ド（Ｄ６）に並列に接続された第２のスナバコンデンサ（Ｃ１２）と、前記第７のダイオ−ド（Ｄ７）又は前記第８のダイオ−ド（Ｄ８）又は前記第１１のダイオ−ド（Ｄ１１）に並列に接続された第３のスナバコンデンサ（Ｃ１３）と、
前記第９のダイオ−ド（Ｄ９）又は前記第１０のダイオ−ド（Ｄ１０）又は前記第１２のダイオ−ド（Ｄ１２）に並列に接続された第４のスナバコンデンサ（Ｃ１４）と、
前記第１３のダイオ−ド（Ｄ１３）又は前記第１４のダイオ−ド（Ｄ１４）又は前記第１７のダイオ−ド（Ｄ１７）に並列に接続された第５のスナバコンデンサ（Ｃ１５）と、
前記第１５のダイオ−ド（Ｄ１５）又は前記第１６のダイオ−ド（Ｄ１６）又は前記第１８のダイオ−ド（Ｄ１８）に並列に接続された第６のスナバコンデンサ（Ｃ１６）と、
第１の正側転流用スイッチ（Ｑａ１）と第１の正側転流用インダクタ（Ｌａ１）との直列回路から成り且つこの直列回路の一端が独立又は共通の補助直流電源又はトランスを介して前記第１の接続点（Ｊ１）に接続されている第１の正側転流回路（１０ａ１）と、
第２の正側転流用スイッチ（Ｑａ２）と第２の正側転流用インダクタ（Ｌａ２）との直列回路から成り且つこの直列回路の一端が独立又は共通の補助直流電源又はトランスを介して前記第１の接続点（Ｊ１）に接続されている第２の正側転流回路（１０ａ２）と、
第３の正側転流用スイッチ（Ｑａ３）と第３の正側転流用インダクタ（Ｌａ３）との直列回路から成り且つこの直列回路の一端が独立又は共通の補助直流電源又はトランスを介して前記第１の接続点（Ｊ１）に接続されている第３の正側転流回路（１０ａ３）と、
第１の負側転流用スイッチ（Ｑｂ１）と第１の負側転流用インダクタ（Ｌｂ１）との直列回路から成り且つこの直列回路の一端が独立又は共通の補助直流電源又はトランスを介して前記第１の接続点（Ｊ１）に接続されている第１の負側転流回路（１０ｂ１）と
第２の負側転流用スイッチ（Ｑｂ２）と第２の負側転流用インダクタ（Ｌｂ２）との直列回路から成り且つこの直列回路の一端が独立又は共通の補助直流電源又はトランスを介して前記第１の接続点（Ｊ１）に接続されている第２の負側転流回路（１０ｂ２）と
第３の負側転流用スイッチ（Ｑｂ３）と第３の負側転流用インダクタ（Ｌｂ３）との直列回路から成り且つこの直列回路の一端が独立又は共通の補助直流電源又はトランスを介して前記第１の接続点（Ｊ１）に接続されている第３の負側転流回路（１０ｂ３）と、
前記第２の接続点（Ｊ２）と前記第１の正側転流回路（１０ａ１）の他端との間に接続され且つ前記第２の接続点（Ｊ２）から前記第１の正側転流回路（１０ａ１）に向って順方向となる極性を有している第１９のダイオ−ド（Ｄ１９）と、
前記第１の負側転流回路（１０ｂ１）の他端と前記第３の接続点（Ｊ３）との間に接続され且つ前記第１の負側転流回路（１０ｂ１）から前記第３の接続点（Ｊ３）に向って順方向となる極性を有している第２０のダイオ−ド（Ｄ２０）と、
前記第４の接続点（Ｊ４）と前記第２の正側転流回路（１０ａ２）の他端との間に接続され且つ前記第４の接続点（Ｊ４）から前記第２の正側転流回路（１０ａ２）に向って順方向となる極性を有している第２１のダイオ−ド（Ｄ２１）と、
前記第２の負側転流回路（１０ｂ２）の他端と前記第５の接続点（Ｊ５）との間に接続され且つ前記第２の負側転流回路（１０ｂ２）から前記第５の接続点（Ｊ５）に向って順方向となる極性を有している第２２のダイオ−ド（Ｄ２２）と、
前記第６の接続点（Ｊ６）と前記第３の正側転流回路（１０ａ３）の他端との間に接続され且つ前記第６の接続点（Ｊ６）から前記第３の正側転流回路（１０ａ３）に向って順方向となる極性を有している第２３のダイオ−ド（Ｄ２３）と、
前記第３の負側転流回路（１０ｂ３）の他端と前記第７の接続点（Ｊ７）との間に接続され且つ前記第３の負側転流回路（１０ｂ３）から前記第７の接続点（Ｊ７）に向って順方向となる極性を有している第２４のダイオ−ド（Ｄ２４）と、
前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６）を前記三相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する機能、及び前記第１及び第２の転流用スイッチ（Ｑａ、Ｑｂ）を前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６）のタ−ンオン時点よりも所定時間前からタ−ンオン時点又はタ−ンオン時点から所定時間後までの期間にオン制御する機能を有している制御回路（３）とを具備していることを特徴とする三相スイッチング整流装置。 - 前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６）を同時にタ−ンオンすることを特徴とする請求項１又は２又は３又は４記載の三相スイッチング整流装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002263189A JP4193033B2 (ja) | 2002-09-09 | 2002-09-09 | 三相スイッチング整流装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002263189A JP4193033B2 (ja) | 2002-09-09 | 2002-09-09 | 三相スイッチング整流装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004104909A true JP2004104909A (ja) | 2004-04-02 |
| JP4193033B2 JP4193033B2 (ja) | 2008-12-10 |
Family
ID=32263020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002263189A Expired - Fee Related JP4193033B2 (ja) | 2002-09-09 | 2002-09-09 | 三相スイッチング整流装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4193033B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009113367A1 (ja) * | 2008-03-14 | 2009-09-17 | ダイキン工業株式会社 | コンバータの制御方法及び制御装置 |
| WO2010091260A3 (en) * | 2009-02-06 | 2010-12-02 | Abb Research Ltd. | A hybrid distribution transformer with ac & dc power capabilities |
| WO2010099459A3 (en) * | 2009-02-27 | 2010-12-09 | Abb Research Ltd. | A hybrid distribution transformer with an integrated voltage source converter |
| JP2014093838A (ja) * | 2012-11-02 | 2014-05-19 | Meidensha Corp | ５レベル電力変換器 |
| JP2014093839A (ja) * | 2012-11-02 | 2014-05-19 | Meidensha Corp | ５レベル電力変換器 |
| JP2019110746A (ja) * | 2017-12-19 | 2019-07-04 | ドクター エンジニール ハー ツェー エフ ポルシェ アクチエンゲゼルシャフトＤｒ． Ｉｎｇ． ｈ．ｃ． Ｆ． Ｐｏｒｓｃｈｅ Ａｋｔｉｅｎｇｅｓｅｌｌｓｃｈａｆｔ | 充電スタンド用のパワーエレクトロニクスモジュールならびに対応する充電スタンドおよび電力充電スタンド |
| JP2021035223A (ja) * | 2019-08-27 | 2021-03-01 | パナソニックＩｐマネジメント株式会社 | 力率改善回路 |
-
2002
- 2002-09-09 JP JP2002263189A patent/JP4193033B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009225525A (ja) * | 2008-03-14 | 2009-10-01 | Daikin Ind Ltd | コンバータの制御方法及び制御装置 |
| WO2009113367A1 (ja) * | 2008-03-14 | 2009-09-17 | ダイキン工業株式会社 | コンバータの制御方法及び制御装置 |
| CN101971476A (zh) * | 2008-03-14 | 2011-02-09 | 大金工业株式会社 | 变流器的控制方法以及控制装置 |
| US8395918B2 (en) | 2008-03-14 | 2013-03-12 | Daikin Industries, Ltd. | Method of and apparatus for controlling three-level converter using command values |
| US9768704B2 (en) | 2009-02-06 | 2017-09-19 | Abb Research Ltd. | Hybrid distribution transformer having a power electronic module for controlling input power factor and output voltage |
| WO2010091260A3 (en) * | 2009-02-06 | 2010-12-02 | Abb Research Ltd. | A hybrid distribution transformer with ac & dc power capabilities |
| WO2010099459A3 (en) * | 2009-02-27 | 2010-12-09 | Abb Research Ltd. | A hybrid distribution transformer with an integrated voltage source converter |
| US9537388B2 (en) | 2009-02-27 | 2017-01-03 | Abb Research Ltd. | Hybrid distribution transformer with an integrated voltage source converter |
| JP2014093839A (ja) * | 2012-11-02 | 2014-05-19 | Meidensha Corp | ５レベル電力変換器 |
| JP2014093838A (ja) * | 2012-11-02 | 2014-05-19 | Meidensha Corp | ５レベル電力変換器 |
| JP2019110746A (ja) * | 2017-12-19 | 2019-07-04 | ドクター エンジニール ハー ツェー エフ ポルシェ アクチエンゲゼルシャフトＤｒ． Ｉｎｇ． ｈ．ｃ． Ｆ． Ｐｏｒｓｃｈｅ Ａｋｔｉｅｎｇｅｓｅｌｌｓｃｈａｆｔ | 充電スタンド用のパワーエレクトロニクスモジュールならびに対応する充電スタンドおよび電力充電スタンド |
| US10686368B2 (en) | 2017-12-19 | 2020-06-16 | Dr. Ing. H.C. F. Porsche Aktiengesellschaft | Power electronic module for a charging station and corresponding charging station and electricity charging station |
| JP2021035223A (ja) * | 2019-08-27 | 2021-03-01 | パナソニックＩｐマネジメント株式会社 | 力率改善回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4193033B2 (ja) | 2008-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109167524B (zh) | 一种三相交直流升降压变换电路及其控制方法 | |
| Park et al. | A novel high-performance voltage regulator for single-phase AC sources | |
| CN109067219B (zh) | 一种三相交直流变换器及其控制方法 | |
| US20110292703A1 (en) | Single-stage AC-to-DC converter with isolation and power factor correction | |
| CN108306543B (zh) | 一种多功能交直流变换电路及其控制方法 | |
| KR100427703B1 (ko) | 스위칭 전원장치 | |
| Maali et al. | Double-deck buck-boost converter with soft switching operation | |
| Siwakoti et al. | Power electronics converters—An overview | |
| CN115765515B (zh) | 一种可双向变换的三相升降压变换器及其控制方法 | |
| JP3324645B2 (ja) | 交流−直流変換装置 | |
| US8995159B1 (en) | High-frequency matrix converter with square wave input | |
| Ray et al. | Analysis and PWM control of three-phase boost-derived hybrid converter | |
| KR20190115364A (ko) | 단상 및 3상 겸용 충전기 | |
| JP4193033B2 (ja) | 三相スイッチング整流装置 | |
| JP4466798B2 (ja) | 直流−直流変換器 | |
| JP2003230276A (ja) | 電力変換装置の制御方法 | |
| JP3584686B2 (ja) | 電圧形電力変換回路 | |
| JP4061480B2 (ja) | 三相スイッチング整流装置 | |
| Pandey et al. | Bridgeless PFC converter based EV charger | |
| JP2001314081A (ja) | Ａｃ−ｄｃコンバータ | |
| JP4561945B2 (ja) | 交流−直流変換装置 | |
| Syu et al. | Phase-Shifted PWM with dynamic phase shift control and zero sequence injection to minimize inductor current ripple in three-phase flying capacitor multilevel converters | |
| JPH04334977A (ja) | 電力変換装置 | |
| JPH08126322A (ja) | 直流電源装置 | |
| JP2004343975A (ja) | 三相スイッチング整流装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050824 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080827 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080909 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4193033 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |