JP2004104269A

JP2004104269A - Signal switch and variable gain amplifier provided with the same

Info

Publication number: JP2004104269A
Application number: JP2002260647A
Authority: JP
Inventors: Takehiko Nakamura; 中村　武彦
Original assignee: ACCUPHASE LABORATORY Inc
Current assignee: ACCUPHASE LABORATORY Inc
Priority date: 2002-09-05
Filing date: 2002-09-05
Publication date: 2004-04-02
Anticipated expiration: 2022-09-05
Also published as: JP4120786B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a signal switch and a variable gain amplifier with the signal switch which has a simple circuit constitution with a very little noise and crosstalk. <P>SOLUTION: The switch comprises a fixed current drive circuit having a voltage-current conversion gain for converting an input signal voltage applied to an input terminal to a current to output, a current-voltage converter circuit for converting an output current from the drive circuit to a voltage to output, a plurality of signal switching circuits connected in parallel between the input terminal and the input of the current-voltage converter circuit, each composed of a series switch circuit connected between the input of the current-voltage converter circuit and the output of the drive circuit and a short-circuit switch circuit connected between the drive circuit output and the ground, and a switch control circuit for controlling the switch circuits. The switch control circuit changes over the switching of switches in the plurality of parallel-connected signal switching circuits singly or multiply with specified time intervals one after another to control the gain. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】本発明は、定電流ドライブ回路を用いた信号切替器及び同信号切替器を備えた可変利得増幅器に関する。
【０００２】
【従来の技術】アナログ信号の出力レベルを制御するには可変抵抗器と増幅器とが用いられていることが多い。
図７は従来例１のゲイン可変Ｄ／Ａ変換装置の回路図で、電流出力Ｄ／Ａコンバータ１０１でデジタル・データに応じたアナログ電流を出力し、アナログスイッチＳＷ１０３、増幅器１０２、固定抵抗器１０５、コンデンサ１０４で構成された電流／電圧変換デグリッチ回路によりアナログ電圧を出力する。その出力電圧を可変抵抗器１０７で制御し、増幅器１０８、固定抵抗器１０９，１１０で構成された増幅器で増幅し、所定の出力レベルを得ている。
【０００３】
ここでアナログスイッチＳＷ１０３にＳＷ制御信号が加えられると、増幅器１０２の反転入力端子（−）はＳＷ１０３によって接地され出力レベルは零となる。
前記電流／電圧変換デグリッチ回路はＤ／Ａコンバータで、デジタル信号が入力されてから一定の出力が得られるまでの変換に要する時間であるセットリングタイムの時間の誤差により発生したグリッチ部分を出力しないようにデグリッチコントロール信号であるＳＷ制御信号によってアナログスイッチ１０３を制御し、出力信号に前記グリッチ部分が出力されないようにしている。
さらに、低域フィルタを構成する固定抵抗器１０５とコンデンサ１０４が並列接続され、増幅器１０２に帰還接続して、アナログ信号中に含まれている標本化周波数で基本波が変調されたデジタルフィードスルー信号を減衰させることができる。
【０００４】
図８は従来例２のゲイン可変Ｄ／Ａ変換装置の回路図で、従来例１のフィードバック抵抗の固定抵抗器１０５を可変抵抗器１０６に置換してフィードバック量を制御することによって出力電圧を制御することができ、同時に回路部品点数を低減している。
また、例えばオーディオのステレオアンプとして応用する場合は、前記２つの従来例回路を左右２チャンネル分用意すればよい。この場合それぞれのチャンネルの出力電圧は、可変抵抗器１０７又は１０６に２連型可変抵抗器又は２重軸型可変抵抗器を使用して制御する例が多い。
【０００５】
上記従来例１，２によれば、前記可変抵抗器の抵抗面摺動は機械式接点を利用しているため、経年変化でいわゆる「ガリ」音が発生するなど信頼性が低い。また抵抗値の精度が取れない。さらに信号経路に抵抗体を使用しているためインピーダンスが増加し熱雑音、歪み、クロストークなどが悪化しやすい。
上記オーディオのステレオアンプとしての応用例の場合は、その構造上、左右チャンネルの信号が接近し、かつ抵抗体を通すため出力インピーダンスが高く、そのためクロストーク、ノイズの悪化は基本的にさけることが難しい。
また、前記可変抵抗器は機械的な接点を介して抵抗値を決めているため左右の抵抗値の誤差（連動誤差：通常３ｄＢ程度、微少レベルでは５ｄＢ程度）による信号レベルの差異を生じやすい。
【０００６】
従来例３として、電子的に制御できる可変利得増幅回路を使用した特開平１１−３４０７６０号公報「可変利得増幅回路」によれば、入力信号電圧を電流に変換して出力する電圧−電流変換手段と、設定された可変利得で前記電流を増幅する電流増幅手段と、前記増幅された電流を出力電圧に変換する手段と、基準となる電圧が入力されている時間に前記出力電圧が所定の範囲に収束するように動作点を設定する動作点設定手段とを有して構成している。
【０００７】
上記従来例３の構成によって、８ビットの信号によって制御される８個のアナログスイッチが全てオンした場合に出力電圧が異常に上昇して電源電圧に張り付いてしまうことになって回路として破綻してしまうため、入力信号電圧が所定の動作点（入力動作基準電圧値）にある場合に出力電圧も所定の動作点（出力動作基準電圧値）になるように制御する必要があるために、動作点設定手段として作動する電圧調整回路を配設して、その電圧調整回路から出力されたＶｃｌｐで制御されたトランジスタと抵抗とで構成されるバイパス回路によって、ＩｉｎからＩｂｐをバイパスすることによりＩｏｕｔ　が所定出力動作点を与えるようなＩｓｉｇ電流を得るようにＶｃｌｐが制御される。また、前記出力電圧の調整動作は、電圧調整回路に供給されるクロックφｃｌｐに同期して離散的（間欠的）に行われる。
【０００８】
上記従来例３によれば、電子的に制御できる可変利得増幅回路として、動作点設定手段として作動する電圧調整回路や、バイパス回路などが必要で複雑な回路構成になっていることと、アナログスイッチ切替時に、ドライバ側からストレ・キャパシティによって微分されたパルスが信号側に飛び込んできたり、特に出力電圧の調整動作が、電圧調整回路に供給されるクロックφｃｌｐに同期して行われるため大きな入力信号波形のピーク値近辺で調整動作（アナログスイッチ切替）を行った場合、切替ノイズが発生しやすい傾向にある。
【０００９】
【発明が解決しようとする課題】以上説明した現状に鑑み、回路構成が簡単で、ノイズ発生が無く、複数の信号切替器を並列使用してもクロストークが極めて少なく、また、複数系統の可変利得増幅器の利得合わせを精密に、かつ容易にできる信号切替器及び同信号切替器を備えた可変利得増幅器を提供する。
【００１０】
【課題を解決するための手段】本発明者は，上記に鑑み鋭意研究の結果，次の手段によりこの課題を解決した。
（１）入力端子に加えられた入力信号電圧を電流に変換して出力し、かつ電圧電流変換利得を有する定電流ドライブ回路と、該定電流ドライブ回路の出力電流を電圧に変換して出力する電流−電圧変換回路と、前記定電流ドライブ回路と該定電流ドライブ回路出力端と前記電流−電圧変換回路の入力端との間に接続された直列スイッチ回路及び前記定電流ドライブ回路出力端と接地との間に接続された短絡スイッチ回路とで構成する信号切替回路と、前記直列スイッチ回路及び短絡スイッチ回路を制御するスイッチ制御回路を備えて構成し、
前記スイッチ制御回路が、前記信号切替回路の直列スイッチ回路がオンの時、短絡スイッチ回路をオフとし、直列スイッチ回路がオフの時、短絡スイッチ回路をオンとするようにスイッチの開閉タイミングを制御するものであることを特徴とする信号切替器。
【００１１】
（２）前記スイッチ制御回路が、前記信号切替回路の直列スイッチ回路と短絡スイッチ回路の入力に接続されたスイッチの開閉タイミングを合致させるための遅延回路を有してなることを特徴とする前項（１）に記載の信号切替器。
（３）前記スイッチ制御回路が、前記信号切替回路の直列スイッチ回路と短絡スイッチ回路のそれぞれのスイッチの開閉タイミングを前記入力信号電圧のゼロクロス点を検知して制御するものであることを特徴とする前項（１）又は前項（２）に記載の信号切替器。
【００１２】
（４）前記信号切替器が、さらに前記定電流ドライブ回路の出力端に接続された前記直列スイッチ回路及び前記短絡スイッチ回路と同様な接続形式で配設された、直列スイッチ回路と短絡スイッチ回路のみで構成するチャージインジェクション打ち消し回路を前記電流−電圧変換回路の入力端に備え、前記チャージインジェクション打ち消し回路のそれぞれのスイッチ回路の開閉が、前記信号切替回路の各スイッチ回路を制御するそれぞれの遅延回路出力信号と同一信号によって制御するものであることを特徴とする前項（１）〜（３）のいずれか１項に記載の信号切替器。
【００１３】
（５）上記スイッチ回路が、ブレークビフォアメイクのスイッチ回路を有するＣＭＯＳアナログスイッチを用いた回路であることを特徴とする前項（１）〜（４）のいずれか１項に記載の信号切替器。
【００１４】
（６）入力端子に加えられた入力信号電圧を電流に変換して出力し、かつ電圧電流変換利得を有する定電流ドライブ回路と、該定電流ドライブ回路の出力電流を電圧に変換して出力する電流−電圧変換回路と、前記入力端子と前記電流−電圧変換回路の入力端との間に並列接続された、前記定電流ドライブ回路と該定電流ドライブ回路出力端と前記電流−電圧変換回路の入力端との間に接続された直列スイッチ回路及び前記定電流ドライブ回路出力端と接地との間に接続された短絡スイッチ回路とで構成する信号切替回路の複数個と、前記直列スイッチ回路及び短絡スイッチ回路を制御するスイッチ制御回路を備えて構成し、前記スイッチ制御回路が、前記複数個並列接続された前記信号切替回路のそれぞれのスイッチの開閉を単独切替又は複数個を所定時間間隔で順次切替えて制御するものであることを特徴とする信号切替器を備えた可変利得増幅器。
【００１５】
（７）前記スイッチ制御回路が、複数個並列接続された前記信号切替回路の直列スイッチ回路がオンの時、短絡スイッチ回路をオフとし、直列スイッチ回路がオフの時、短絡スイッチ回路をオンとするようにスイッチの開閉タイミングを制御するものであることを特徴とする前項（６）に記載の信号切替器を備えた可変利得増幅器。
【００１６】
（８）前記スイッチ制御回路が、複数個並列接続された前記信号切替回路の直列スイッチ回路と短絡スイッチ回路の各入力に接続されたスイッチの開閉タイミングを精密に合致させるための遅延回路を有してなることを特徴とする前項（６）又は（７）に記載の信号切替器を備えた可変利得増幅器。
（９）前記スイッチ制御回路が、複数個並列接続された前記信号切替回路の直列スイッチ回路と短絡スイッチ回路のそれぞれのスイッチの開閉タイミングを前記入力信号電圧のゼロクロス点を検知して制御するものであることを特徴とする前項（６）〜（８）のいずれか１項に記載の信号切替器を備えた可変利得増幅器。
【００１７】
（１０）前記複数個並列接続された信号切替回路の電圧電流変換利得を有する定電流ドライブ回路が、前記電圧電流変換利得が１／２^０の初段の定電流ドライブ回路に対し、次段以降の各定電流ドライブ回路の電圧電流変換利得が順次１／２^１〜１／２^ｎに設定するものであることを特徴とする前項（６）〜（９）のいずれか１項に記載の信号切替器を備えた可変利得増幅器。
【００１８】
（１１）前記信号切替器を備えた可変利得増幅器の複数台構成において、
前記スイッチ制御回路が、それぞれの前記可変利得増幅器の複数個並列接続された前記信号切替回路の１回路又は複数回路のスイッチの開閉を制御して複数台の前記可変利得増幅器の利得を合致させることができ、かつ前記複数個並列接続された前記信号切替回路のそれぞれのスイッチの開閉を単独切替又は複数個を所定時間間隔で順次切替えて制御できることを特徴とする前項（６）〜（１０）のいずれか１項に記載の信号切替器を備えた可変利得増幅器。
【００１９】
（１２）前記信号切替器を備えた可変利得増幅器が、さらに前記定電流ドライブ回路の出力端に接続された前記直列スイッチ回路及び前記短絡スイッチ回路と同様な接続形式で配設された、直列スイッチ回路と短絡スイッチ回路のみで構成する複数のチャージインジェクション打ち消し回路を前記電流−電圧変換回路の入力端に備え、
前記チャージインジェクション打ち消し回路のそれぞれのスイッチ回路の開閉が、前記信号切替回路の各スイッチ回路を制御するそれぞれの遅延回路出力信号と同一信号によって制御するものであることを特徴とする前項（６）〜（１１）のいずれか１項に記載の信号切替器を備えた可変利得増幅器。
【００２０】
（１３）上記スイッチ回路が、ブレークビフォアメイクのスイッチ回路を有するＣＭＯＳアナログスイッチを用いた回路であることを特徴とする前項（６）〜（１２）のいずれか１項に記載の信号切替器を備えた可変利得増幅器。
【００２１】
【発明の実施の形態】本発明の実施の形態を図に基づいて説明する。
図１は、本願発明実施例１の信号切替器のブロック図、図２は、同実施例１のＶ−Ｉ　Ｃｏｎｖ（電圧−電流変換回路又は定電流ドライブ回路）．及びＩ−ＶＣｏｎｖ．（電流−電圧変換回路）の回路図、図３は、同実施例２の信号切替器を備えた可変利得増幅器のブロック図、図４は、同実施例３のチャージインジェクション打ち消し回路を有する信号切替器を備えた可変利得増幅器のブロック図、図５は、同実施例２の信号切替器を備えた可変利得増幅器の電圧電流変換利得計算説明図、図６は、同実施例４の信号切替器を備えた可変利得増幅器を利用したステレオ・オーディオアンプのブロック図、である。
図において、１は信号切替器、２は入力端子、３は出力端子、４は信号切替回路、５はスイッチ制御回路、６は切替信号発生回路、７，８は遅延回路、９はゼロクロス検知回路、１０はゲインボリューム、１１は可変利得増幅器、１２はバランスボリューム、１３はチャージインジェクション打ち消し回路、Ｖｉｎは入力信号電圧、Ｖｏｕｔは出力信号電圧、ＶＩ０〜ＶＩ１５は定電流ドライブ回路（Ｖ−Ｉ　Ｃｏｎｖ．）、ＩＶは電流−電圧変換回路（Ｉ−Ｖ　Ｃｏｎｖ．）、ＯＰはオペアンプ、Ｓ０〜Ｓ１５は直列スイッチ回路、ＳＳ０〜ＳＳ１５は短絡スイッチ回路、Ｓ０’〜Ｓ１５’直列スイッチ回路、ＳＳ０’〜ＳＳ１５’は短絡スイッチ回路、Ｂｕｆはバッファーアンプ、ａ，ｂ，ｍ，Ｒは固定抵抗器、Ｚは負荷インピーダンス、である。
【００２２】
［実施例１］
図１において、入力端子２に加えられた入力信号電圧Ｖｉｎを電流に変換して出力し、かつ電圧電流変換利得を有する定電流ドライブ回路ＶＩ（Ｖ−Ｉ　Ｃｏｎｖ．）と、定電流ドライブ回路ＶＩの出力電流Ｉを出力信号電圧Ｖｏｕｔに変換して出力端子３に出力し、かつ増幅機能を有する電流−電圧変換回路ＩＶ（Ｉ−Ｖ　Ｃｏｎｖ．）と、前記定電流ドライブ回路ＶＩと定電流ドライブ回路ＶＩ出力端と前記電流−電圧変換回路ＩＶの入力端との間に接続されたアナログスイッチである直列スイッチ回路Ｓ及び前記定電流ドライブ回路ＶＩ出力端と接地との間に接続されたアナログスイッチである短絡スイッチ回路ＳＳとで構成する信号切替回路４と、前記直列スイッチ回路Ｓ及び短絡スイッチ回路ＳＳを制御するスイッチ制御回路５で、信号切替器１を構成している。
図２において、入力端子２に供給された入力信号電圧Ｖｉｎは固定抵抗器ａを介してオペアンプＯＰの反転端子へ入力され、オペアンプＯＰとバッファーアンプＢｕｆ及び５点の固定抵抗器ａ，ｂ，ｍで構成する定電流ドライブ回路ＶＩで電圧−電流変換され、さらに直列スイッチ回路Ｓを介して、オペアンプＯＰとフィードバック用固定抵抗器Ｒで構成する電流−電圧変換回路ＩＶの反転端子に入力される。電流−電圧変換回路ＩＶは入力電流Ｉを電圧変換し、かつ増幅して出力信号電圧Ｖｏｕｔとして出力端子３を介して図示しない他機器へ供給する。
ここで、定電流ドライブ回路ＶＩの出力電流Ｉは、Ｉ＝（ｂ／ａ）×（Ｖｉｎ／ｍ）で決定され、（ｇｍ／２^ｎ）＝（ｂ／ａｍ）とすれば、前式はＩ＝（ｇｍ／２^ｎ）Ｖｉｎ、となり、上記固定抵抗器ａ，ｂ，ｍを適切に選定すれば出力電流Ｉを適宜設定することができる。
【００２３】
図１において、スイッチ制御回路５は、スイッチ回路Ｓ，ＳＳを制御するためのスイッチ制御信号を発生する切替信号発生回路６と、入力信号電圧Ｖｉｎの信号レベルの０電位を検知し、遅延回路７，８を介してスイッチ回路Ｓ，ＳＳを入力信号電圧Ｖｉｎのゼロクロス点、又はゼロ近辺で切り替えるためのスイッチ制御信号を出力するゼロクロス検知回路９で構成している。
ゼロクロス検知回路９を使用しているので、定電流ドライブ回路ＶＩの出力振幅が大きくても信号が０レベルをクロスする点を検知してスイッチ回路Ｓ，ＳＳを制御するため殆どノイズを発生しない。
また、スイッチ回路Ｓ，ＳＳは、前記スイッチ制御回路５によって、直列スイッチ回路Ｓがオンの時、短絡スイッチ回路ＳＳをオフとし、直列スイッチ回路Ｓがオフの時、短絡スイッチ回路ＳＳをオンとするように制御して、定電流ドライブ回路ＶＩが無負荷状態になることを防止している。
なお、本実施例回路の電源は，＋電源Ｖ^＋と、−電源Ｖ⁻を使用しているため、定電流ドライブ回路ＶＩの出力端の電位はほぼ０電位で接地電位と同等であり、また、短絡スイッチ回路ＳＳをオンにしても、設定された電流以上に流れることはない。
【００２４】
さらに、上記スイッチ回路Ｓ，ＳＳは、特性が比較的揃っているブレークビフォアメイクのアナログスイッチを１チップにしてＣＭＯＳ内に４回路内蔵しているものを使用しているが、直列スイッチ回路Ｓと短絡スイッチ回路ＳＳのスイッチの開閉タイミングを、それぞれのスイッチ回路入力に接続された例えばＣＲで構成する遅延回路７，８を介して制御することにより、スイッチ回路Ｓ，ＳＳが同時にオン、又は同時にオフになるタイミングを無くして定電流ドライブ回路ＶＩの負荷が２つ以上になったり、又はオープン状態になることを皆無にしてノイズの発生を防止している。
【００２５】
さらにまた、一般にＤ／Ａコンバータ１０１を高速化していくと発生しやすく、Ｄ／Ａコンバータ１０１でデジタル信号が入力されてから一定の出力が得られるまで変換に必要なセットリング中に大きな誤差を発生するために生ずるグリッチ信号を、切替信号発生回路６でデグリッチコントロール信号を生成しスイッチ回路Ｓ，ＳＳを制御することにより、完全なＰＡＭ（Ｐｕｌｓｅ　Ａｍｐｌｉｔｕｄｅ　Ｍｏｄｕｌａｔｉｏｎ）波を作ることも可能である。なおこの時、電流−電圧変換回路ＩＶの固定抵抗器Ｒ（図２）に並列に図示しないコンデンサを接続し、標本化の周波数の１／２の帯域制限用低域フィルタを構成し、標本化周波数で基本波が変調された信号を除去するようにすることが好ましい。
【００２６】
［実施例２］
図３は、信号切替回路４を備えた可変利得増幅器１１をオーディオアンプとして応用した実施例２のブロック図で、入力端子２に加えられた入力信号電圧Ｖｉｎを電流に変換して出力し、かつ電圧電流変換利得を有する定電流ドライブ回路ＶＩ０〜ＶＩ１５と、該定電流ドライブ回路ＶＩの出力電流を出力信号電圧Ｖｏｕｔに変換して出力し、かつ増幅機能を有する電流−電圧変換回路ＩＶと、前記入力端子２と前記電流−電圧変換回路ＩＶの入力端との間に複数（１６個）個並列接続された前記定電流ドライブ回路ＶＩと該定電流ドライブ回路ＶＩ出力端と前記電流−電圧変換回路ＩＶの入力端との間に接続された直列スイッチ回路Ｓ０〜Ｓ１５及び前記定電流ドライブ回路ＶＩ出力端と接地との間に接続された短絡スイッチ回路ＳＳ０〜ＳＳ１５とで構成する複数の信号切替回路４と、前記スイッチ回路を制御するスイッチ制御回路５と、利得を制御するゲインボリューム１０とで可変利得増幅器１１を構成している。
【００２７】
入力端子２に入力された入力信号電圧Ｖｉｎは、１６個の信号切替回路４の定電流ドライブ回路ＶＩへ入力され電圧−電流変換される。定電流ドライブ回路ＶＩ０〜ＶＩ１５はその出力電流Ｉを後述する電流決定方法によりそれぞれ異なる電圧電流変換利得を有するように決定し、直列スイッチ回路Ｓ０〜Ｓ１５を介して電流−電圧変換回路ＩＶで電流−電圧変換し、出力端子３から出力信号電圧Ｖｏｕｔを出力する。
スイッチ制御回路５は、利得制御用ゲインボリューム１０から入力された直流電位を１６ビットのデジタル信号に変換し、前記直列スイッチ回路Ｓ０〜Ｓ１５及び短絡スイッチ回路ＳＳ０〜ＳＳ１５を制御する。
これら両スイッチ回路は、ゲインボリューム１０から入力された直流電位を変換した１６ビットのデジタル信号にしたがって、前記スイッチ回路を単独切替又は複数個を所定時間間隔で順次切替えることによって利得が制御される。
【００２８】
可変利得増幅器１１の利得を変えるときには、本来なら前記１６個の並列接続された信号切替回路４のアナログスイッチの開閉を１６ビットの信号で同時に切り替えるのが望ましい。しかし、Ｓ０〜Ｓ１５を同時に切り替えると、切替ノイズも同時に発生し、また、スイッチ制御回路５を介してアナログスイッチの開閉を制御して利得を可変するゲインボリューム１０を急激に変化させた時に発生するノイズもあり、聴感上好ましくない。
そこで、ゲインボリューム１０を回して目標の設定値にしたとき、一度に必要以上のスイッチ切替を行わないように許容範囲を決め、数ｍｓｅｃ程度の間隔をあけながら徐々に下位ビットも切り替えていくように、スイッチ制御回路５によってそれぞれのスイッチに対応する遅延回路７，８（図１）を介してスイッチ切替信号を送出すると、聴感上、なめらかに変化するように聞こえ、ノイズも目立たなくなる効果がある。
なお、前記信号切替回路４の直列スイッチ回路Ｓ０〜Ｓ１５を全てオフとし、短絡スイッチ回路ＳＳ０〜ＳＳ１５を全てオンとするように制御すれば、出力信号電圧Ｖｏｕｔは零となるミュート回路として作動する。
その他の構成及び作用は、実施例１と同様である。
【００２９】
［実施例３］
アナログスイッチ切替時に、ドライバ側からストレ・キャパシティによって微分されたパルスが信号側に飛び込んでくる。このスイッチング・トランジェント・ノイズは、スイッチ・ドライバの出力振幅、スイッチング速度、ゲート−ドレイン／ゲート−ソース間の容量、ゲート・ドライバのインピーダンスの影響などで発生するノイズで、アナログスイッチ固有のものであり、対策が必要となる。図４において、さらに実施例２に加え、前記定電流ドライブ回路ＶＩの出力端に接続された前記直列スイッチ回路Ｓ０〜Ｓ１５及び前記短絡スイッチ回路ＳＳ０〜ＳＳ１５のそれぞれに対応する同様な接続形式で配設された、直列スイッチ回路Ｓ０’〜Ｓ１５’と短絡スイッチ回路ＳＳ０’〜ＳＳ１５’のみで構成するチャージインジェクション打ち消し回路１３を前記電流−電圧変換回路ＩＶの入力端に備えて構成している。
【００３０】
そして、前記チャージインジェクション打ち消し回路１３のそれぞれのスイッチ回路の開閉が、例えば、前記信号切替回路４の直列スイッチ回路Ｓ１５を制御する遅延回路７（図１参照）の同じ出力信号によって直列スイッチ回路Ｓ１５’を切替制御し、同様に短絡スイッチ回路ＳＳ１５を制御する遅延回路８（図１参照）の同じ出力信号によって短絡スイッチ回路ＳＳ１５’を切替制御して電流−電圧変換回路ＩＶの非反転端子に入力する。一方信号切替回路４の出力信号は電流−電圧変換回路ＩＶの反転端子に入力されているので、この２つの同相・同時間タイミングの前記スイッチング・トランジェント・ノイズは、電流−電圧変換回路ＩＶ内で相殺され出力には現れない。
Ｚは電流−電圧変換回路ＩＶの反転端子及び非反転端子の入力インピーダンスである。
【００３１】
なお、図１における信号切替器１において、上記説明と同様な直列スイッチ回路Ｓ’及び短絡スイッチ回路ＳＳ’で構成するチャージインジェクション打ち消し回路を配設して、電流−電圧変換回路ＩＶの非反転端子に入力すれば、一方、電流−電圧変換回路ＩＶの反転端子に加えられた直列スイッチ回路Ｓ及び短絡スイッチ回路ＳＳからの信号によって相殺され、前記スイッチング・トランジェント・ノイズは、電流−電圧変換回路ＩＶの出力信号電圧Ｖｏｕｔには現れない。
その他の構成及び作用は、実施例２と同様である。
【００３２】
図５により、実施例２，３における前記定電流ドライブ回路ＶＩ０〜ＶＩ１５の電流配分について説明する。
前記定電流ドライブ回路ＶＩ０〜ＶＩ１５の出力電流Ｉは、図２で記述した定電流ドライブ回路ＶＩの出力電流Ｉの計算式にしたがって、最上位ビットと最下位ビットの電流値を前記固定抵抗器ａ，ｂ，ｍを適切に選定して決定することができ、よって図における上から順に、Ｉ_（１５）＝（ｇｍ／２^０）Ｖｉｎ、Ｉ_（１４）＝（ｇｍ／２^１）Ｖｉｎ、Ｉ_（１３）＝（ｇｍ／２^２）Ｖｉｎ、・・・Ｉ_（１）＝（ｇｍ／２^１４）Ｖｉｎ、Ｉ_（０）＝（ｇｍ／２^１５）Ｖｉｎ、に設定されている。
したがって、１６ビットでアナログスイッチＳ０〜Ｓ１５を制御することにより、定電流ドライブ回路ＶＩ０の電流値はＶＩ１５の電流値に対し、−９６ｄＢまでの利得制御が可能な電流値になる。
【００３３】
本願発明によれば、Ｓ０〜Ｓ１５全てのアナログスイッチを同時にオンにしても全電流値はＩ_（１５）の２倍以上にはならない。
また、アナログスイッチの入力インピーダンス（オン抵抗）は、数十Ω〜数百Ωと高いが、本願発明のような電流合成型の場合、アナログスイッチのインピーダンスの影響を受けないため、最上位ビットと最下位ビットの電圧電流変換利得（電流値）を決定する定電流ドライブ回路ＶＩの３種の固定抵抗器ａ，ｂ，ｍ（図２）の抵抗値選択自由度が大きく、また、高抵抗値を使うこともないため熱雑音の発生の極めて少ない回路設計ができる。
【００３４】
［実施例４］
図６において、実施例２，３で示した可変利得増幅器１１をステレオ・オーディオアンプに応用した実施例で、スイッチ制御回路５と、利得を制御するゲインボリューム１０と、左右チャンネルの利得バランスを制御するバランスボリューム１２と、２つの可変利得増幅器１１とで構成されている。
ステレオ・オーディオアンプを構成する前記２つの可変利得増幅器１１は、バランスボリューム１２から入力された直流電位を変換した１６ビットのデジタル信号にしたがって、それぞれの直列スイッチ回路Ｓ０〜Ｓ１５及び短絡スイッチ回路ＳＳ０〜ＳＳ１５を単独切替又は複数個を所定時間間隔で順次切替えて利得を制御することによって、左右チャンネルのバランスが所望の設定になるように制御している。
ここで、ゲインボリューム１０を可変してそれぞれの前記スイッチ回路を単独切替又は複数個を所定時間間隔で順次切替えることによって利得を制御しても、常に左右チャンネルのバランスが所望の設定になるように制御される。
その他の構成と作用は、実施例１〜３と同様である。
【００３５】
上記説明で、ゲインボリューム１０及びバランスボリューム１２によって直流電位をスイッチ制御回路５へ入力しデジタル信号へ変換するように記述したが、前記両ボリュームの代わりにデジタル信号を発生するロータリーエンコーダを使用し、直接デジタル信号をスイッチ制御回路５へ入力しても良い。
【００３６】
【発明の効果】本願発明によれば、次のような効果が発揮される。
１．定電流ドライブ回路を使用しているので、直列スイッチ回路のオン抵抗の性能に左右されないので、安価なスイッチ回路を採用でき、かつ歪みが悪化しない回路構成を容易に構築できる。
また、スイッチ制御回路が、信号切替回路の直列スイッチ回路がオンの時短絡スイッチ回路をオフとし、特に直列スイッチ回路がオフの時短絡スイッチ回路をオンとするように制御しているので、定電流ドライブ回路出力が電気的に切り離されるだけでなく接地されるため、極めて残留雑音が少なく、かつクロストークの無い信号切替器を提供できる。
【００３７】
２．直列スイッチ回路と短絡スイッチ回路の開閉タイミングをそれぞれのスイッチ回路入力に接続された遅延回路を介して制御しているので、両スイッチ回路が同時にオン、又は同時にオフになるタイミングを無くして定電流ドライブ回路の負荷が２つ以上になったり、又はオープン状態になることを皆無にしてノイズの発生を防止できる。
【００３８】
３．直列スイッチ回路と短絡スイッチ回路の開閉タイミングを入力信号電圧のゼロクロス点を検知して制御しているので、大きな入力信号電圧の信号を切り替えても切替ノイズの無い信号切替器を提供できる。
【００３９】
４．また、前項１．の効果に加えて、定電流ドライブ回路の電圧電流変換利得を精度の良い固定抵抗器で決定でき、複数の信号切替器を電子的に制御しているので、精度の優れた利得制御と、信頼性の高い可変利得増幅器の製作が可能となり、かつスイッチ回路の開閉を単独切替又は複数個を所定時間間隔で順次切り替えて利得を制御できるので、高級なオーディオアンプに採用しても聴感上もなめらかに変化するように聞こえ、切替ノイズの無い可変利得増幅器を提供できる。
【００４０】
５．さらに、電圧−電流変換回路の直列抵抗を低抵抗値に設定できることと、未使用状態では直列スイッチによって電圧−電流変換回路の一部が切り離されることから、極めて雑音が少ない、可変利得増幅器を提供できる。
【００４１】
６．複数の直列スイッチ回路と短絡スイッチ回路の開閉タイミングをそれぞれのスイッチ回路入力に接続された遅延回路を介して制御しているので、両スイッチ回路が同時にオン、又は同時にオフになるタイミングを無くして、複数の定電流ドライブ回路の負荷が２つ以上になったり、又はオープンになることを皆無にしてノイズの発生を防止できる。
【００４２】
７．複数の直列スイッチ回路と短絡スイッチ回路の開閉タイミングを入力信号電圧のゼロクロス点を検知して一斉に制御しているので、大きな入力信号電圧の信号を切り替えても切替ノイズの無い可変利得増幅器を提供できる。
【００４３】
８．前記複数個並列接続された信号切替回路の電圧電流変換利得を有する定電流ドライブ回路が、前記電圧電流変換利得が１／２^０の初段の定電流ドライブ回路に対し、次段以降の各定電流ドライブ回路の電圧電流変換利得が順次１／２^１〜１／２^ｎに設定できるので、例えば１６ビットの信号で１６個のアナログスイッチを制御することにより、最下位ビットで制御するスイッチ回路の電流値は最上位ビットの電流値に対し、−９６ｄＢまでの電圧電流変換利得制御が可能な電流値になる。さらに全てのアナログスイッチを同時にオンにしても全電流値は最上位ビットの電流値の２倍以上にはならないので、簡単な回路構成で信頼性に優れた可変利得増幅器を提供できる。
【００４４】
９．前項４．〜８．の効果に加えて、例えば、オーディオアンプで従来の可変抵抗器による左右チャンネルの利得バランスの連動誤差は０〜−６０ｄＢでは３ｄＢ以内、０〜−７０ｄＢでは５ｄＢ以内の精度であったが、本願発明によれば０〜−９６ｄＢで±０．２ｄＢ以内の精度で制御できる。また、左右チャンネルの利得バランスを維持した上で利得制御が可能な可変利得増幅器を提供できる。
【００４５】
１０．直列スイッチ回路と短絡スイッチ回路のみで構成するチャージインジェクション打ち消し回路を、単独又は複数の前記信号切替回路の各スイッチ回路に対応して前記電流−電圧変換回路の入力端に備え、かつ前記チャージインジェクション打ち消し回路のそれぞれのスイッチ回路の開閉が、前記信号切替回路の各スイッチ回路を制御するそれぞれの遅延回路出力信号と同一信号によって制御されているので、スイッチング・トランジェント・ノイズが出力端子には全く現れない信号切替器及び同信号切替器を備えた可変利得増幅器を提供できる。
【００４６】
１１．上記スイッチ回路は、特性が比較的揃っているブレークビフォアメイクのアナログスイッチを１チップにしてＣＭＯＳ内に、例えば４回路内蔵しているものを使用することができるので、安価で簡単な回路構成で構築できる信号切替器及び同信号切替器を備えた可変利得増幅器を提供できる。
【図面の簡単な説明】
【図１】本願発明実施例１の信号切替器のブロック図。
【図２】同実施例１のＶ−Ｉ　Ｃｏｎｖ（電圧−電流変換回路又は定電流ドライブ回路）、及びＩ−Ｖ　Ｃｏｎｖ．（電流−電圧変換回路）の回路図。
【図３】同実施例２の信号切替器を備えた可変利得増幅器のブロック図。
【図４】同実施例３のチャージインジェクション打ち消し回路を有する信号切替器を備えた可変利得増幅器のブロック図。
【図５】同実施例２の信号切替器を備えた可変利得増幅器の電圧電流変換利得計算説明図。
【図６】同実施例４の信号切替器を備えた可変利得増幅器を利用したステレオ・オーディオアンプのブロック図。
【図７】従来例１のゲイン可変Ｄ／Ａ変換装置の回路図。
【図８】従来例２のゲイン可変Ｄ／Ａ変換装置の回路図。
【符号の説明】
１：信号切替器　　　　　　　　　　　２：入力端子
３：出力端子　　　　　　　　　　　　４：信号切替回路
５：スイッチ制御回路　　　　　　　　６：切替信号発生回路
７，８：遅延回路　　　　　　　　　　９：ゼロクロス検知回路
１０：ゲインボリューム　　　　　　　１１：可変利得増幅器
１２：バランスボリューム
１３：チャージインジェクション打ち消し回路
１０１：電流出力Ｄ／Ａコンバータ　　１０２，１０８：増幅器
１０３：アナログスイッチ　　　　　　１０４：コンデンサ
１０５，１０９，１１０：固定抵抗器　１０６，１０７：可変抵抗器
Ｖｉｎ：入力信号電圧　　　　　　　　　　Ｖｏｕｔ：出力信号電圧
ＶＩ０〜ＶＩ１５：定電流ドライブ回路（Ｖ−Ｉ　Ｃｏｎｖ．）
ＩＶ：電流−電圧変換回路（Ｉ−Ｖ　Ｃｏｎｖ．）
ＯＰ：オペアンプ　　　　　　　　　　Ｓ０〜Ｓ１５：直列スイッチ回路
ＳＳ０〜ＳＳ１５：短絡スイッチ回路
Ｓ０’〜Ｓ１５’：直列スイッチ回路
ＳＳ０’〜ＳＳ１５’：短絡スイッチ回路
Ｂｕｆ：バッファーアンプ　　　　　　ａ，ｂ，ｍ，Ｒ：固定抵抗器
Ｚ：負荷インピーダンス[0001]
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal switch using a constant current drive circuit and a variable gain amplifier provided with the signal switch.
[0002]
2. Description of the Related Art A variable resistor and an amplifier are often used to control the output level of an analog signal.
FIG. 7 is a circuit diagram of a variable gain D / A converter according to Conventional Example 1. An analog current corresponding to digital data is output by a current output D / A converter 101, and an analog switch SW103, an amplifier 102, and a fixed resistor 105 are output. An analog voltage is output by a current / voltage conversion deglitch circuit composed of a capacitor 104. The output voltage is controlled by a variable resistor 107 and amplified by an amplifier constituted by an amplifier 108 and fixed resistors 109 and 110 to obtain a predetermined output level.
[0003]
Here, when the SW control signal is applied to the analog switch SW103, the inverting input terminal (−) of the amplifier 102 is grounded by the SW 103, and the output level becomes zero.
The current / voltage conversion deglitch circuit is a D / A converter, and does not output a glitch portion generated by an error in a settling time, which is a time required for conversion from input of a digital signal to obtaining a constant output. Thus, the analog switch 103 is controlled by the SW control signal, which is a deglitch control signal, so that the glitch portion is not output to the output signal.
Further, a fixed resistor 105 and a capacitor 104 constituting a low-pass filter are connected in parallel, and are connected in a feedback manner to the amplifier 102 so that a fundamental signal is modulated at a sampling frequency included in the analog signal. Can be attenuated.
[0004]
FIG. 8 is a circuit diagram of a variable gain D / A converter of the second conventional example. The output voltage is controlled by replacing the fixed resistor 105 of the feedback resistor of the first conventional example with a variable resistor 106 to control the amount of feedback. And at the same time reduce the number of circuit components.
In addition, for example, when applied as an audio stereo amplifier, the two conventional circuits may be prepared for left and right two channels. In this case, the output voltage of each channel is often controlled by using a double variable resistor or a double axis variable resistor for the variable resistor 107 or 106.
[0005]
According to the above-mentioned conventional examples 1 and 2, since the resistance surface sliding of the variable resistor uses a mechanical contact, the reliability is low such as generation of a so-called "gulling" sound due to aging. Also, the accuracy of the resistance value cannot be obtained. Further, since a resistor is used in the signal path, the impedance increases, and thermal noise, distortion, crosstalk, and the like are likely to deteriorate.
In the case of an application example of the above-mentioned audio stereo amplifier, due to its structure, the left and right channel signals are close to each other, and the output impedance is high because it passes through a resistor, so that crosstalk and noise deterioration can be basically avoided. difficult.
In addition, since the resistance value of the variable resistor is determined via a mechanical contact, a difference in signal level due to an error between the left and right resistance values (interlocking error: usually about 3 dB, about 5 dB for a minute level) is likely to occur.
[0006]
As a third conventional example, according to JP-A-11-340760 “Variable gain amplifying circuit” using a variable gain amplifying circuit that can be electronically controlled, a voltage-current converting unit that converts an input signal voltage into a current and outputs the current. Current amplifying means for amplifying the current with a set variable gain, means for converting the amplified current into an output voltage, and the output voltage being within a predetermined range during a time when a reference voltage is input. And an operating point setting means for setting an operating point so as to converge to.
[0007]
With the configuration of the above conventional example 3, when all eight analog switches controlled by the 8-bit signal are turned on, the output voltage rises abnormally and sticks to the power supply voltage, and the circuit breaks down. Therefore, when the input signal voltage is at a predetermined operation point (input operation reference voltage value), it is necessary to control the output voltage to a predetermined operation point (output operation reference voltage value). A voltage adjustment circuit which operates as a point setting means is provided, and Iout is bypassed from Iin by a bypass circuit composed of a transistor and a resistor controlled by Vclp output from the voltage adjustment circuit, whereby Iout is reduced. Vclp is controlled so as to obtain an Isig current that gives a predetermined output operating point. The operation of adjusting the output voltage is performed discretely (intermittently) in synchronization with the clock φclp supplied to the voltage adjustment circuit.
[0008]
According to the above-mentioned conventional example 3, the variable gain amplifier circuit that can be electronically controlled has a complicated circuit configuration requiring a voltage adjustment circuit that operates as an operating point setting unit, a bypass circuit, and the like. At the time of switching, the pulse differentiated by the storage capacity from the driver side jumps into the signal side, and particularly, the output voltage adjustment operation is performed in synchronization with the clock φclp supplied to the voltage adjustment circuit, so that a large input signal When the adjustment operation (analog switch switching) is performed near the peak value of the waveform, switching noise tends to occur.
[0009]
In view of the above situation, the circuit configuration is simple, no noise is generated, crosstalk is extremely small even when a plurality of signal switches are used in parallel, and a plurality of variable systems are used. Provided is a signal switch capable of precisely and easily adjusting the gain of a gain amplifier, and a variable gain amplifier including the signal switch.
[0010]
Means for Solving the Problems As a result of intensive studies in view of the above, the present inventor has solved this problem by the following means.
(1) A constant current drive circuit that converts an input signal voltage applied to an input terminal into a current and outputs the current, and has a voltage-current conversion gain, and converts an output current of the constant current drive circuit into a voltage and outputs the voltage. A current-voltage conversion circuit, the constant current drive circuit, a series switch circuit connected between the constant current drive circuit output terminal and the input terminal of the current-voltage conversion circuit, and the constant current drive circuit output terminal connected to ground. A signal switching circuit configured with a short-circuit switch circuit connected between the control circuit and a switch control circuit that controls the series switch circuit and the short-circuit switch circuit;
The switch control circuit controls the open / close timing of the switch so that the short-circuit switch circuit is turned off when the series switch circuit of the signal switching circuit is on, and the short-circuit switch circuit is turned on when the series switch circuit is off. A signal switch characterized by the above.
[0011]
(2) The switch control circuit includes a delay circuit for matching open / close timing of a switch connected to an input of a series switch circuit and an input of a short-circuit switch circuit of the signal switching circuit. The signal switch according to 1).
(3) The switch control circuit controls the open / close timing of each switch of the series switch circuit and the short-circuit switch circuit of the signal switching circuit by detecting a zero cross point of the input signal voltage. The signal switch according to the above (1) or (2).
[0012]
(4) Only the series switch circuit and the short-circuit switch circuit, wherein the signal switch is further arranged in the same connection form as the series switch circuit and the short-circuit switch circuit connected to the output terminal of the constant current drive circuit. A charge injection canceling circuit provided at an input end of the current-to-voltage conversion circuit, and a switching circuit of the charge injection canceling circuit opens and closes to control each switch circuit of the signal switching circuit. The signal switch according to any one of (1) to (3), wherein the signal is controlled by the same signal as the signal.
[0013]
(5) The signal switch according to any one of (1) to (4), wherein the switch circuit is a circuit using a CMOS analog switch having a break-before-make switch circuit.
[0014]
(6) A constant current drive circuit having a voltage-to-current conversion gain by converting an input signal voltage applied to an input terminal into a current and outputting the current, and converting the output current of the constant current drive circuit into a voltage and outputting the voltage A current-voltage conversion circuit, the constant current drive circuit, the output terminal of the constant current drive circuit, and the current-voltage conversion circuit connected in parallel between the input terminal and the input terminal of the current-voltage conversion circuit. A plurality of signal switching circuits each including a series switch circuit connected between the input terminal and a short-circuit switch circuit connected between the constant current drive circuit output terminal and ground; A switch control circuit configured to control a switch circuit, wherein the switch control circuit individually switches or opens or closes respective switches of the plurality of signal switching circuits connected in parallel. Variable gain amplifier having a signal switch, characterized in that is configured to control by sequentially switching a few at a predetermined time interval.
[0015]
(7) The switch control circuit turns off the short-circuit switch circuit when the serial switch circuit of the plurality of signal switching circuits connected in parallel is on, and turns on the short-circuit switch circuit when the series switch circuit is off. The variable gain amplifier provided with the signal switching device according to the above (6), wherein the switching timing of the switch is controlled as described above.
[0016]
(8) The switch control circuit has a delay circuit for precisely matching the open / close timings of the switches connected to the respective inputs of the series switch circuit and the short-circuit switch circuit of the plurality of signal switching circuits connected in parallel. A variable gain amplifier comprising the signal switch according to the above (6) or (7).
(9) The switch control circuit controls the opening / closing timing of each of a series switch circuit and a short circuit switch circuit of the plurality of signal switching circuits connected in parallel by detecting a zero cross point of the input signal voltage. A variable gain amplifier comprising the signal switch according to any one of the above items (6) to (8).
[0017]
(10) The constant current drive circuit having the voltage / current conversion gain of the plurality of signal switching circuits connected in parallel, wherein the voltage / current conversion gain is １／. ⁰ The voltage-to-current conversion gain of each of the constant current drive circuits in the subsequent stages is １／ with respect to that of the first stage constant current drive circuit. ¹ ~ 1/2 ⁿ A variable gain amplifier comprising the signal switch according to any one of the above (6) to (9), wherein:
[0018]
(11) In the configuration of a plurality of variable gain amplifiers provided with the signal switch,
The switch control circuit controls the opening and closing of one or more switches of the plurality of signal switching circuits connected in parallel of the plurality of variable gain amplifiers to match the gains of the plurality of variable gain amplifiers. (6) to (10), wherein the opening and closing of each switch of the plurality of signal switching circuits connected in parallel can be controlled by switching individually or by sequentially switching a plurality of switching at predetermined time intervals. A variable gain amplifier comprising the signal switch according to claim 1.
[0019]
(12) A series switch, wherein the variable gain amplifier including the signal switch is further arranged in the same connection form as the series switch circuit and the short-circuit switch circuit connected to the output terminal of the constant current drive circuit. A plurality of charge injection canceling circuits comprising only a circuit and a short-circuit switch circuit are provided at an input terminal of the current-voltage conversion circuit,
The preceding items (6) to (6) to (6) to (6) to (6) to (6), wherein the opening and closing of the respective switch circuits of the charge injection canceling circuit are controlled by the same signals as the respective delay circuit output signals for controlling the respective switch circuits of the signal switching circuit. A variable gain amplifier comprising the signal switch according to any one of (11).
[0020]
(13) The signal switch according to any one of (6) to (12), wherein the switch circuit is a circuit using a CMOS analog switch having a break-before-make switch circuit. Variable gain amplifier equipped.
[0021]
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram of a signal switch according to a first embodiment of the present invention, and FIG. 2 is a diagram illustrating a VI-Conv (voltage-current conversion circuit or constant current drive circuit) according to the first embodiment. And I-VConv. FIG. 3 is a block diagram of a variable gain amplifier provided with a signal switch of the second embodiment, and FIG. 4 is a signal switch having a charge injection canceling circuit of the third embodiment. FIG. 5 is a block diagram of a variable gain amplifier having a switch, FIG. 5 is an explanatory diagram of a voltage-current conversion gain calculation of a variable gain amplifier having a signal switch of the second embodiment, and FIG. 6 is a signal switch of the fourth embodiment. FIG. 2 is a block diagram of a stereo audio amplifier using a variable gain amplifier including
In the figure, 1 is a signal switch, 2 is an input terminal, 3 is an output terminal, 4 is a signal switching circuit, 5 is a switch control circuit, 6 is a switching signal generation circuit, 7 and 8 are delay circuits, and 9 is a zero cross detection circuit. 10 is a gain volume, 11 is a variable gain amplifier, 12 is a balance volume, 13 is a charge injection canceling circuit, Vin is an input signal voltage, Vout is an output signal voltage, VI0 to VI15 are constant current drive circuits (VI Conv. ), IV is a current-voltage conversion circuit (IV Conv.), OP is an operational amplifier, S0 to S15 are series switch circuits, SS0 to SS15 are short circuit switch circuits, S0 'to S15' series switch circuits, SS0 'to SS15. 'Is a short-circuit switch circuit, Buf is a buffer amplifier, a, b, m, and R are fixed resistors, and Z is a load impedance.
[0022]
[Example 1]
In FIG. 1, a constant current drive circuit VI (VI Conv.) That converts an input signal voltage Vin applied to an input terminal 2 into a current and outputs the current and has a voltage-current conversion gain, and a constant current drive circuit VI Current-to-voltage conversion circuit IV (IV Conv.) Having an amplifying function, converting the output current I into an output signal voltage Vout and outputting it to an output terminal 3, the constant current drive circuit VI and the constant current drive A series switch circuit S which is an analog switch connected between the output terminal of the circuit VI and the input terminal of the current-voltage conversion circuit IV, and an analog switch connected between the output terminal of the constant current drive circuit VI and the ground And a switch control circuit 5 for controlling the series switch circuit S and the short-circuit switch circuit SS. No. constitute a switching circuit 1.
In FIG. 2, an input signal voltage Vin supplied to an input terminal 2 is input to an inverting terminal of an operational amplifier OP via a fixed resistor a, and the operational amplifier OP, a buffer amplifier Buf, and five fixed resistors a, b, and m. , And is input via a series switch circuit S to an inverting terminal of a current-voltage conversion circuit IV including an operational amplifier OP and a feedback fixed resistor R. The current-voltage conversion circuit IV converts the input current I into a voltage, amplifies it, and supplies it as an output signal voltage Vout to another device (not shown) via the output terminal 3.
Here, the output current I of the constant current drive circuit VI is determined by I = (b / a) × (Vin / m), and (gm / 2 ⁿ ) = (B / am), the previous equation is I = (gm / 2 ⁿ ) Vin, and the output current I can be appropriately set by appropriately selecting the fixed resistors a, b, and m.
[0023]
In FIG. 1, a switch control circuit 5 includes a switch signal generation circuit 6 for generating a switch control signal for controlling the switch circuits S and SS, a 0-level signal level of the input signal voltage Vin, and a delay circuit 7. , 8 through a zero-cross detection circuit 9 that outputs a switch control signal for switching the switch circuits S and SS at or near zero crossing point of the input signal voltage Vin.
Since the zero cross detection circuit 9 is used, even when the output amplitude of the constant current drive circuit VI is large, a point where the signal crosses the zero level is detected to control the switch circuits S and SS, so that almost no noise is generated.
Further, the switch circuits S and SS are turned off by the switch control circuit 5 when the series switch circuit S is on, and are turned on when the series switch circuit S is off. In this manner, the constant current drive circuit VI is prevented from entering a no-load state.
The power supply of the circuit of the present embodiment is + power supply V ⁺ And-power supply V ⁻ Is used, the potential of the output terminal of the constant current drive circuit VI is almost 0 potential, which is equivalent to the ground potential, and even if the short-circuit switch circuit SS is turned on, it does not flow more than the set current. Absent.
[0024]
Furthermore, the switch circuits S and SS use break-before-make analog switches having relatively uniform characteristics in one chip and four circuits built in CMOS. By controlling the opening and closing timing of the switches of the short-circuit switch circuit SS via delay circuits 7 and 8 composed of, for example, CRs connected to the respective switch circuit inputs, the switch circuits S and SS are simultaneously turned on or simultaneously turned off. , And the occurrence of noise is prevented by preventing the load of the constant current drive circuit VI from becoming two or more or being in an open state.
[0025]
Furthermore, generally, when the speed of the D / A converter 101 is increased, it is likely to occur, and a large error occurs during the settling required for the conversion from the input of a digital signal to the D / A converter 101 until a constant output is obtained. A complete PAM (Pulse Amplitude Modulation) wave can be generated by generating a deglitch control signal in the switching signal generation circuit 6 and controlling the switch circuits S and SS with respect to the glitch signal generated to generate the glitch signal. At this time, a capacitor (not shown) is connected in parallel to the fixed resistor R (FIG. 2) of the current-voltage conversion circuit IV to form a band-limiting low-pass filter having half the sampling frequency. It is preferable to remove a signal whose fundamental wave is modulated at a frequency.
[0026]
[Example 2]
FIG. 3 is a block diagram of a second embodiment in which the variable gain amplifier 11 including the signal switching circuit 4 is applied as an audio amplifier. The input signal voltage Vin applied to the input terminal 2 is converted into a current and output. Constant current drive circuits VI0 to VI15 having a voltage-current conversion gain, a current-voltage conversion circuit IV having an amplifying function by converting an output current of the constant current drive circuit VI into an output signal voltage Vout and outputting the same, A plurality of (16) constant current drive circuits VI connected in parallel between an input terminal 2 and an input terminal of the current-voltage conversion circuit IV, an output terminal of the constant current drive circuit VI, and the current-voltage conversion circuit The series switch circuits S0 to S15 connected between the input terminal of the IV and the short-circuit switch circuits SS0 connected between the output terminal of the constant current drive circuit VI and the ground. S15 and a plurality of signal switching circuit 4 constituted by a, and the switch control circuit 5 for controlling the switching circuit constitute a variable gain amplifier 11 at the gain volume 10 to control the gain.
[0027]
The input signal voltage Vin input to the input terminal 2 is input to the constant current drive circuits VI of the 16 signal switching circuits 4 and is subjected to voltage-current conversion. The constant current drive circuits VI0 to VI15 determine their output currents I so as to have different voltage-to-current conversion gains by a current determination method to be described later, and the current-to-current conversion circuits IV through the series switch circuits S0 to S15. Voltage conversion is performed, and an output signal voltage Vout is output from the output terminal 3.
The switch control circuit 5 converts the DC potential input from the gain control gain volume 10 into a 16-bit digital signal, and controls the series switch circuits S0 to S15 and the short-circuit switch circuits SS0 to SS15.
The gain of these two switch circuits is controlled by individually switching the switch circuits or sequentially switching a plurality of the switch circuits at predetermined time intervals in accordance with a 16-bit digital signal converted from the DC potential input from the gain volume 10.
[0028]
When the gain of the variable gain amplifier 11 is changed, it is originally desirable to simultaneously switch the opening and closing of the analog switches of the 16 parallel-connected signal switching circuits 4 using a 16-bit signal. However, when S0 to S15 are simultaneously switched, switching noise also occurs at the same time, and also occurs when the gain volume 10 for controlling the opening and closing of the analog switch via the switch control circuit 5 to vary the gain is suddenly changed. There is also noise, which is not desirable for hearing.
Therefore, when the gain volume 10 is turned to the target set value, an allowable range is determined so that more than necessary switch switching is not performed at a time, and the lower bits are gradually switched at intervals of about several msec. When the switch control circuit 5 sends out the switch switching signal via the delay circuits 7 and 8 (FIG. 1) corresponding to the respective switches, the sound seems to change smoothly in terms of hearing, and the noise is less noticeable. .
If the series switch circuits S0 to S15 of the signal switching circuit 4 are all turned off and the short circuit switch circuits SS0 to SS15 are all turned on, the output signal voltage Vout operates as a mute circuit that becomes zero.
Other configurations and operations are the same as those of the first embodiment.
[0029]
[Example 3]
When the analog switch is switched, a pulse differentiated by the storage capacity from the driver side jumps into the signal side. This switching transient noise is generated by the influence of the switch driver output amplitude, switching speed, gate-drain / gate-source capacitance, gate driver impedance, etc., and is unique to analog switches. , Measures are needed. In FIG. 4, in addition to the embodiment 2, the connection is made in a similar connection form corresponding to each of the series switch circuits S0 to S15 and the short circuit switch circuits SS0 to SS15 connected to the output terminal of the constant current drive circuit VI. Provided at the input terminal of the current-voltage conversion circuit IV is a charge injection canceling circuit 13 provided only with the series switch circuits S0 'to S15' and the short-circuit switch circuits SS0 'to SS15'.
[0030]
The opening and closing of the respective switch circuits of the charge injection canceling circuit 13 is performed, for example, by the same output signal of the delay circuit 7 (see FIG. 1) that controls the series switch circuit S15 of the signal switching circuit 4 (see FIG. 1). Is controlled by the same output signal of the delay circuit 8 (see FIG. 1) that similarly controls the short-circuit switch circuit SS15, and is switched and input to the non-inverting terminal of the current-voltage conversion circuit IV. . On the other hand, since the output signal of the signal switching circuit 4 is input to the inverting terminal of the current-voltage conversion circuit IV, the switching transient noise at the same in-phase and same-time timing is generated in the current-voltage conversion circuit IV. The offset does not appear in the output.
Z is the input impedance of the inverting terminal and the non-inverting terminal of the current-voltage conversion circuit IV.
[0031]
In the signal switch 1 in FIG. 1, a charge injection canceling circuit composed of a series switch circuit S ′ and a short-circuit switch circuit SS ′ similar to the above is provided, and a non-inverting terminal of the current-voltage conversion circuit IV is provided. On the other hand, is canceled by the signals from the series switch circuit S and the short-circuit switch circuit SS applied to the inverting terminal of the current-voltage conversion circuit IV, and the switching transient noise is reduced by the current-voltage conversion circuit IV. Does not appear in the output signal voltage Vout.
Other configurations and operations are the same as those of the second embodiment.
[0032]
The current distribution of the constant current drive circuits VI0 to VI15 in the second and third embodiments will be described with reference to FIG.
The output currents I of the constant current drive circuits VI0 to VI15 are determined by calculating the current values of the most significant bit and the least significant bit according to the formula for calculating the output current I of the constant current drive circuit VI described in FIG. , B and m can be appropriately selected and determined. ₍₁₅₎ = (Gm / 2 ⁰ ) Vin, I ₍₁₄₎ = (Gm / 2 ¹ ) Vin, I ₍₁₃₎ = (Gm / 2 ² ) Vin, ... I ₍₁₎ = (Gm / 2 ¹⁴ ) Vin, I ₍₀₎ = (Gm / 2 ^Fifteen ) Vin.
Therefore, by controlling the analog switches S0 to S15 with 16 bits, the current value of the constant current drive circuit VI0 becomes a current value capable of controlling the gain to −96 dB with respect to the current value of VI15.
[0033]
According to the present invention, even when all the analog switches S0 to S15 are simultaneously turned on, the total current value is I ₍₁₅₎ Not more than twice.
The input impedance (ON resistance) of the analog switch is as high as several tens Ω to several hundreds Ω. However, in the case of the current combining type as in the present invention, since the impedance of the analog switch is not affected, the most significant bit The three types of fixed resistors a, b, and m (FIG. 2) of the constant current drive circuit VI that determine the voltage-to-current conversion gain (current value) of the least significant bit have a high degree of freedom in resistance value selection and a high resistance value. Since no circuit is used, a circuit can be designed which generates very little thermal noise.
[0034]
[Example 4]
In FIG. 6, in the embodiment in which the variable gain amplifier 11 shown in Embodiments 2 and 3 is applied to a stereo audio amplifier, the switch control circuit 5, the gain volume 10 for controlling the gain, and the gain balance between the left and right channels are controlled. And two variable gain amplifiers 11.
The two variable gain amplifiers 11 constituting a stereo audio amplifier are connected to a serial switch circuit S0 to S15 and a short-circuit switch circuit SS0 according to a 16-bit digital signal obtained by converting a DC potential input from a balance volume 12. By controlling the gain by individually switching SS15 or sequentially switching a plurality of SS15 at predetermined time intervals, the balance between the left and right channels is controlled to a desired setting.
Here, even if the gain is controlled by changing the gain volume 10 and individually switching the respective switch circuits or sequentially switching a plurality of switch circuits at predetermined time intervals, the balance between the left and right channels is always set to a desired setting. Controlled.
Other configurations and operations are the same as those of the first to third embodiments.
[0035]
In the above description, it has been described that the DC potential is input to the switch control circuit 5 and converted into a digital signal by the gain volume 10 and the balance volume 12, but a rotary encoder that generates a digital signal is used instead of the both volumes, A digital signal may be directly input to the switch control circuit 5.
[0036]
According to the present invention, the following effects are exhibited.
1. Since a constant current drive circuit is used, the circuit configuration is not affected by the on-resistance performance of the series switch circuit, so that an inexpensive switch circuit can be adopted and a circuit configuration that does not deteriorate distortion can be easily constructed.
In addition, the switch control circuit controls the short-circuit switch circuit to be off when the series switch circuit of the signal switching circuit is on, and in particular, controls the short-circuit switch circuit to be on when the series switch circuit is off, so that the constant current Since the drive circuit output is not only electrically disconnected but also grounded, it is possible to provide a signal switch with extremely low residual noise and no crosstalk.
[0037]
2. The open / close timing of the series switch circuit and short circuit switch circuit is controlled via delay circuits connected to the respective switch circuit inputs, so there is no need for both switch circuits to turn on or off at the same time. The occurrence of noise can be prevented by preventing the load of the circuit from becoming two or more or opening.
[0038]
3. Since the open / close timing of the series switch circuit and the short-circuit switch circuit is controlled by detecting the zero-cross point of the input signal voltage, a signal switch without switching noise can be provided even when a signal of a large input signal voltage is switched.
[0039]
4. In addition, 1. In addition to the above-mentioned effects, the voltage-current conversion gain of the constant current drive circuit can be determined by a high-precision fixed resistor, and multiple signal switches are electronically controlled, so high-precision gain control and reliability High-performance variable gain amplifiers can be manufactured, and the gain can be controlled by switching the opening and closing of the switch circuit individually or by switching a plurality of switches sequentially at predetermined time intervals. And a variable gain amplifier free from switching noise can be provided.
[0040]
5. Furthermore, a variable gain amplifier with extremely low noise is provided because the series resistance of the voltage-current conversion circuit can be set to a low resistance value and a part of the voltage-current conversion circuit is separated by a series switch when not in use. it can.
[0041]
6. Since the opening and closing timings of a plurality of series switch circuits and short-circuit switch circuits are controlled via delay circuits connected to the respective switch circuit inputs, there is no need for timing when both switch circuits are simultaneously turned on or simultaneously turned off. The occurrence of noise can be prevented by preventing the load of the plurality of constant current drive circuits from becoming two or more or being opened.
[0042]
7. Since the open / close timing of multiple series switch circuits and short-circuit switch circuits is simultaneously controlled by detecting the zero-cross point of the input signal voltage, a variable gain amplifier with no switching noise even when switching large input signal voltage signals is provided. it can.
[0043]
8. A constant current drive circuit having a voltage-to-current conversion gain of the plurality of signal switching circuits connected in parallel; ⁰ The voltage-to-current conversion gain of each of the constant current drive circuits in the subsequent stages is １／ with respect to that of the first stage constant current drive circuit. ¹ ~ 1/2 ⁿ For example, by controlling 16 analog switches with a 16-bit signal, the current value of the switch circuit controlled by the least significant bit is smaller than the current value of the most significant bit by a voltage-current conversion of -96 dB. It becomes a current value that allows gain control. Further, even if all the analog switches are turned on at the same time, the total current value does not become more than twice the current value of the most significant bit, so that a highly reliable variable gain amplifier can be provided with a simple circuit configuration.
[0044]
9. The preceding item 4. ~ 8. In addition to the effects described above, for example, in the audio amplifier, the interlocking error of the gain balance of the left and right channels by the conventional variable resistor was within 3 dB at 0 to -60 dB and within 5 dB at 0 to -70 dB. According to this, it is possible to control with an accuracy of ± 0.2 dB at 0 to -96 dB. Further, it is possible to provide a variable gain amplifier capable of controlling the gain while maintaining the gain balance of the left and right channels.
[0045]
10. A charge injection canceling circuit composed of only a series switch circuit and a short-circuit switch circuit is provided at an input terminal of the current-voltage conversion circuit corresponding to each switch circuit of one or more signal switching circuits, and the charge injection canceling is performed. Since switching of each switch circuit of the circuit is controlled by the same signal as each delay circuit output signal controlling each switch circuit of the signal switching circuit, no switching transient noise appears at the output terminal. A signal switch and a variable gain amplifier provided with the signal switch can be provided.
[0046]
11. As the switch circuit, a break-before-make analog switch having relatively uniform characteristics can be used as one chip and a CMOS circuit, for example, having four built-in circuits can be used. A signal switch that can be constructed and a variable gain amplifier including the signal switch can be provided.
[Brief description of the drawings]
FIG. 1 is a block diagram of a signal switch according to a first embodiment of the present invention.
FIG. 2 shows a VI Conv (voltage-current conversion circuit or constant current drive circuit) and IV Conv. FIG. 3 is a circuit diagram of a (current-voltage conversion circuit).
FIG. 3 is a block diagram of a variable gain amplifier including the signal switch according to the second embodiment.
FIG. 4 is a block diagram of a variable gain amplifier including a signal switch having a charge injection canceling circuit according to the third embodiment.
FIG. 5 is an explanatory diagram of voltage-current conversion gain calculation of a variable gain amplifier including the signal switch according to the second embodiment.
FIG. 6 is a block diagram of a stereo audio amplifier using a variable gain amplifier including the signal switch according to the fourth embodiment.
FIG. 7 is a circuit diagram of a variable gain D / A converter of Conventional Example 1.
FIG. 8 is a circuit diagram of a variable gain D / A converter according to Conventional Example 2.
[Explanation of symbols]
1: Signal switch 2: Input terminal
3: Output terminal 4: Signal switching circuit
5: Switch control circuit 6: Switching signal generation circuit
7, 8: delay circuit 9: zero-cross detection circuit
10: Gain volume 11: Variable gain amplifier
12: Balance volume
13: Charge injection cancellation circuit
101: current output D / A converter 102, 108: amplifier
103: Analog switch 104: Capacitor
105, 109, 110: fixed resistor 106, 107: variable resistor
Vin: input signal voltage Vout: output signal voltage
VI0 to VI15: constant current drive circuit (VI Conv.)
IV: Current-voltage conversion circuit (IV Conv.)
OP: Operational amplifier S0 to S15: Series switch circuit
SS0 to SS15: Short circuit switch circuit
S0 'to S15': Series switch circuit
SS0 'to SS15': short-circuit switch circuit
Buf: buffer amplifier a, b, m, R: fixed resistor
Z: Load impedance

Claims

入力端子に加えられた入力信号電圧を電流に変換して出力し、かつ電圧電流変換利得を有する定電流ドライブ回路と、該定電流ドライブ回路の出力電流を電圧に変換して出力する電流−電圧変換回路と、前記定電流ドライブ回路と該定電流ドライブ回路出力端と前記電流−電圧変換回路の入力端との間に接続された直列スイッチ回路及び前記定電流ドライブ回路出力端と接地との間に接続された短絡スイッチ回路とで構成する信号切替回路と、前記直列スイッチ回路及び短絡スイッチ回路を制御するスイッチ制御回路を備えて構成し、
前記スイッチ制御回路が、前記信号切替回路の直列スイッチ回路がオンの時、短絡スイッチ回路をオフとし、直列スイッチ回路がオフの時、短絡スイッチ回路をオンとするようにスイッチの開閉タイミングを制御するものであることを特徴とする信号切替器。A constant current drive circuit that converts an input signal voltage applied to an input terminal into a current and outputs the current, and has a voltage-current conversion gain; and a current-voltage that converts an output current of the constant current drive circuit into a voltage and outputs the voltage. A conversion circuit, the constant current drive circuit, a series switch circuit connected between the output terminal of the constant current drive circuit and the input terminal of the current-voltage conversion circuit, and a circuit between the output terminal of the constant current drive circuit and ground. A signal switching circuit configured with a short-circuit switch circuit connected to, and a switch control circuit configured to control the series switch circuit and the short-circuit switch circuit,
The switch control circuit controls the open / close timing of the switch so that the short-circuit switch circuit is turned off when the series switch circuit of the signal switching circuit is on, and the short-circuit switch circuit is turned on when the series switch circuit is off. A signal switch characterized by the above.

前記スイッチ制御回路が、前記信号切替回路の直列スイッチ回路と短絡スイッチ回路の入力に接続されたスイッチの開閉タイミングを合致させるための遅延回路を有してなることを特徴とする請求項１に記載の信号切替器。2. The switch control circuit according to claim 1, wherein the switch control circuit includes a delay circuit for matching open / close timing of a switch connected to an input of the series switch circuit and the short-circuit switch circuit of the signal switching circuit. Signal switcher.

前記スイッチ制御回路が、前記信号切替回路の直列スイッチ回路と短絡スイッチ回路のそれぞれのスイッチの開閉タイミングを前記入力信号電圧のゼロクロス点を検知して制御するものであることを特徴とする請求項１又は２に記載の信号切替器。2. The switch control circuit according to claim 1, wherein the open / close timing of each of a series switch circuit and a short-circuit switch circuit of the signal switching circuit is controlled by detecting a zero cross point of the input signal voltage. Or the signal switch according to 2.

前記信号切替器が、さらに前記定電流ドライブ回路の出力端に接続された前記直列スイッチ回路及び前記短絡スイッチ回路と同様な接続形式で配設された、直列スイッチ回路と短絡スイッチ回路のみで構成するチャージインジェクション打ち消し回路を前記電流−電圧変換回路の入力端に備え、
前記チャージインジェクション打ち消し回路のそれぞれのスイッチ回路の開閉が、前記信号切替回路の各スイッチ回路を制御するそれぞれの遅延回路出力信号と同一信号によって制御するものであることを特徴とする請求項１〜３のいずれか１項に記載の信号切替器。The signal switch further includes only a series switch circuit and a short-circuit switch circuit, which are arranged in the same connection form as the series switch circuit and the short-circuit switch circuit connected to the output terminal of the constant current drive circuit. A charge injection canceling circuit is provided at an input terminal of the current-voltage conversion circuit,
The switching of the respective switch circuits of the charge injection canceling circuit is controlled by the same signal as the respective delay circuit output signals for controlling the respective switch circuits of the signal switching circuit. The signal switch according to claim 1.

上記スイッチ回路が、ブレークビフォアメイクのスイッチ回路を有するＣＭＯＳアナログスイッチを用いた回路であることを特徴とする請求項１〜４のいずれか１項に記載の信号切替器。The signal switch according to any one of claims 1 to 4, wherein the switch circuit is a circuit using a CMOS analog switch having a break-before-make switch circuit.

入力端子に加えられた入力信号電圧を電流に変換して出力し、かつ電圧電流変換利得を有する定電流ドライブ回路と、該定電流ドライブ回路の出力電流を電圧に変換して出力する電流−電圧変換回路と、前記入力端子と前記電流−電圧変換回路の入力端との間に並列接続された、前記定電流ドライブ回路と該定電流ドライブ回路出力端と前記電流−電圧変換回路の入力端との間に接続された直列スイッチ回路及び前記定電流ドライブ回路出力端と接地との間に接続された短絡スイッチ回路とで構成する信号切替回路の複数個と、前記直列スイッチ回路及び短絡スイッチ回路を制御するスイッチ制御回路を備えて構成し、
前記スイッチ制御回路が、前記複数個並列接続された前記信号切替回路のそれぞれのスイッチの開閉を単独切替又は複数個を所定時間間隔で順次切替えて制御するものであることを特徴とする信号切替器を備えた可変利得増幅器。A constant current drive circuit that converts an input signal voltage applied to an input terminal into a current and outputs the current, and has a voltage-current conversion gain; and a current-voltage that converts an output current of the constant current drive circuit into a voltage and outputs the voltage. A conversion circuit, the constant current drive circuit, the constant current drive circuit output terminal, and the input terminal of the current-voltage conversion circuit, which are connected in parallel between the input terminal and the input terminal of the current-voltage conversion circuit. A plurality of signal switching circuits each including a series switch circuit connected therebetween and a short-circuit switch circuit connected between the output terminal of the constant current drive circuit and the ground, and the series switch circuit and the short-circuit switch circuit. Comprising a switch control circuit for controlling,
The signal switch, wherein the switch control circuit controls opening and closing of each switch of the plurality of signal switching circuits connected in parallel by switching individually or sequentially switching a plurality of switches at predetermined time intervals. Variable gain amplifier comprising:

前記スイッチ制御回路が、複数個並列接続された前記信号切替回路の直列スイッチ回路がオンの時、短絡スイッチ回路をオフとし、直列スイッチ回路がオフの時、短絡スイッチ回路をオンとするようにスイッチの開閉タイミングを制御するものであることを特徴とする請求項６に記載の信号切替器を備えた可変利得増幅器。The switch control circuit is configured to turn off the short-circuit switch circuit when a series switch circuit of the plurality of signal switching circuits connected in parallel is on, and to turn on the short-circuit switch circuit when the series switch circuit is off. 7. A variable gain amplifier comprising a signal switch according to claim 6, wherein the variable gain amplifier controls opening / closing timing of the variable gain amplifier.

前記スイッチ制御回路が、複数個並列接続された前記信号切替回路の直列スイッチ回路と短絡スイッチ回路の各入力に接続されたスイッチの開閉タイミングを精密に合致させるための遅延回路を有してなることを特徴とする請求項６又は７に記載の信号切替器を備えた可変利得増幅器。The switch control circuit has a delay circuit for precisely matching the opening / closing timing of a switch connected to each input of the series switch circuit and the short-circuit switch circuit of the plurality of signal switching circuits connected in parallel. A variable gain amplifier comprising the signal switch according to claim 6.

前記スイッチ制御回路が、複数個並列接続された前記信号切替回路の直列スイッチ回路と短絡スイッチ回路のそれぞれのスイッチの開閉タイミングを前記入力信号電圧のゼロクロス点を検知して制御するものであることを特徴とする請求項６〜８のいずれか１項に記載の信号切替器を備えた可変利得増幅器。The switch control circuit controls the open / close timing of each of a series switch circuit and a short-circuit switch circuit of the plurality of signal switching circuits connected in parallel by detecting a zero cross point of the input signal voltage. A variable gain amplifier comprising the signal switch according to claim 6.

前記複数個並列接続された信号切替回路の電圧電流変換利得を有する定電流ドライブ回路が、前記電圧電流変換利得が１／２^０の初段の定電流ドライブ回路に対し、次段以降の各定電流ドライブ回路の電圧電流変換利得が順次１／２^１〜１／２^ｎに設定するものであることを特徴とする請求項６〜９のいずれか１項に記載の信号切替器を備えた可変利得増幅器。The constant current drive circuit having a voltage-current conversion gain of a plurality parallel-connected signal switching circuit, to a constant current drive circuit of the first stage of the voltage-current conversion gain 1/2 ^0, the following stages of the respective constant current The variable gain provided with the signal switch according to any one of claims 6 to 9, wherein the voltage-current conversion gain of the drive circuit is sequentially set to 1/2 ¹ to 1/2 ^n. amplifier.

前記信号切替器を備えた可変利得増幅器の複数台構成において、前記スイッチ制御回路が、それぞれの前記可変利得増幅器の複数個並列接続された前記信号切替回路の１回路又は複数回路のスイッチの開閉を制御して複数台の前記可変利得増幅器の利得を合致させることができ、かつ前記複数個並列接続された前記信号切替回路のそれぞれのスイッチの開閉を単独切替又は複数個を所定時間間隔で順次切替えて制御できることを特徴とする請求項６〜１０のいずれか１項に記載の信号切替器を備えた可変利得増幅器。In the configuration of a plurality of variable gain amplifiers provided with the signal switch, the switch control circuit opens and closes a switch of one or more of the signal switching circuits connected in parallel with each other of the plurality of variable gain amplifiers. The gains of the plurality of variable gain amplifiers can be matched by controlling, and the respective switches of the plurality of signal switching circuits connected in parallel are individually switched on or off, or a plurality of switches are sequentially switched at predetermined time intervals. A variable gain amplifier comprising the signal switch according to any one of claims 6 to 10, wherein the variable gain amplifier can be controlled by controlling the signal switch.

前記信号切替器を備えた可変利得増幅器が、さらに前記定電流ドライブ回路の出力端に接続された前記直列スイッチ回路及び前記短絡スイッチ回路と同様な接続形式で配設された、直列スイッチ回路と短絡スイッチ回路のみで構成する複数のチャージインジェクション打ち消し回路を前記電流−電圧変換回路の入力端に備え、前記チャージインジェクション打ち消し回路のそれぞれのスイッチ回路の開閉が、前記信号切替回路の各スイッチ回路を制御するそれぞれの遅延回路出力信号と同一信号によって制御するものであることを特徴とする請求項６〜１１のいずれか１項に記載の信号切替器を備えた可変利得増幅器。A variable gain amplifier having the signal switch, further provided with the same connection type as the series switch circuit and the short circuit switch circuit connected to the output terminal of the constant current drive circuit, and a short circuit with the series switch circuit. A plurality of charge injection canceling circuits composed only of switch circuits are provided at the input terminal of the current-voltage conversion circuit, and opening and closing of each switch circuit of the charge injection canceling circuit controls each switch circuit of the signal switching circuit. A variable gain amplifier comprising a signal switch according to any one of claims 6 to 11, wherein the variable gain amplifier is controlled by the same signal as each delay circuit output signal.

上記スイッチ回路が、ブレークビフォアメイクのスイッチ回路を有するＣＭＯＳアナログスイッチを用いた回路であることを特徴とする請求項６〜１２のいずれか１項に記載の信号切替器を備えた可変利得増幅器。13. The variable gain amplifier provided with a signal switch according to claim 6, wherein the switch circuit is a circuit using a CMOS analog switch having a break-before-make switch circuit.