JP2004101646A

JP2004101646A - Liquid crystal display device and liquid crystal pixel precharging method

Info

Publication number: JP2004101646A
Application number: JP2002260289A
Authority: JP
Inventors: Natsuko Koizumi; 小泉　奈津子
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-09-05
Filing date: 2002-09-05
Publication date: 2004-04-02

Abstract

<P>PROBLEM TO BE SOLVED: To increase a writing speed to a pixel capacity without inviting an uneven displaying or deterioration of image quality. <P>SOLUTION: A horizontal scanning driver 2 successively transfers a horizontal start signal HST synchronizing it with a horizontal clock signal HCK with a horizontal shift register 4, successively transfers a precharge timing signal PCHG synchronizing it with a horizontal clock signal HCK with the horizontal shift register 4 prior to the sampling of an pixel data signal Vsig on respective data lines LH1 to LHN with sampling signals H1 to HN, successively applies precharge timing signals PCHG1 to PCHGN on the gate of precharge switches PSW1 to PSWN to allow the switches conductive, and successively precharges data lines LH1 through LHN with a precharge voltage Vpre. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置および液晶画素プリチャージ方法に関する。
【０００２】
【従来の技術】
近年、ますますアクティブマトリクス型表示装置に対する高詳細化および高リフレッシュレート化が求められている。これに伴い、各走査線に複数接続されたスイッチング素子を介して、画素容量へ画素データ信号を書き込むのに許容される時間は短くならざるを得ず、許容される時間内に所望される電位まで書き込みが間に合わないことによる、色むら、色再現性の低下等の問題が生じる。
【０００３】
従来のアクティブマトリクス型表示装置、例えば、アクティブマトリクス型の液晶表示装置は、一般的な構成として、各走査線に複数接続されたスイッチング素子を介して、点順次駆動方式等を用いて、画素容量へ画像データ信号の書き込みを行っている。また、液晶に印加される直流電圧による液晶の劣化などを防ぐためにコモン電圧を中心に正極側と負極側とへ画素データ信号を反転させて駆動する極性反転駆動が行われている。極性反転駆動のタイミングとしては、フレーム反転法、ライン反転法、ドット反転法等がある。
【０００４】
従来より、画素容量へのデータ書き込みを高速化するために、データ線を介して画素容量へ画像データを書き込むのに先立って、データ線および画素容量へ予め所定の電圧をプリチャージするという技術が用いられている。これは、予めデータ線および画素容量に対してプリチャージを行うことにより、データを書き込む際、充放電がプリチャージで印加される電圧に対して、データの書き込み電圧との差分だけでよくなるので、プリチャージで印加する電圧を適切に設定することにより、画素容量へのデータ書き込みが高速化されることが見込まれるものである。
【０００５】
図９は、従来のアクティブマトリクス型液晶表示装置の一部構成を示す回路図である。また、図１０は、従来のアクティブマトリクス型液晶表示装置の動作を説明するためのタイミングチャートである。従来のアクティブマトリクス型液晶表示装置では、水平走査ドライバ２０において、プリチャージタイミング信号ＰＣＨＧをプリチャージスイッチＰＳＷ１〜ＰＳＷＮのゲートに印加して導通させ、一斉に複数のデータ線ＬＨ１〜ＬＨＮに対して、プリチャージ電圧Ｖｐｒｅでプリチャージを行う。
【０００６】
その後、水平クロック信号ＨＣＫに同期させて水平スタート信号ＨＳＴを水平シフトレジスタ２１により順次転送し、サンプリング信号Ｈ１〜ＨＮを、対応する各ＹドライバＹＨ１〜ＹＨＮを介して、各サンプリングスイッチＳＳＷ１〜ＳＳＷＮのゲートに印加する。これにより、サンプリングスイッチＳＳＷ１〜ＳＳＷＮの開閉を制御し、各データ線ＬＨ１〜ＬＨＮと、アクティブとなった一本の走査線ＬＶに接続されている補助容量Ｃとに画素データ信号ＳＩＧをサンプリングする。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来技術では、点順次駆動方式で書き込みを行う画素データ線ＬＨ１〜ＬＨＮに対して、一斉にプリチャージするため、プリチャージが行われてから画素データの書き込みが行われるまでの時間がそれぞれ異なり、画素容量からリークする電荷に差が生じ、画像の表示むらや画質低下の原因となるという問題があった。
【０００８】
そこで本発明は、表示むらや画質低下を招くことなく、画素容量への書き込みを高速化することができる液晶表示装置および液晶画素プリチャージ方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的達成のため、請求項１記載の発明による液晶表示装置は、複数の走査線と、該複数の走査線に直交し、画素データに対応する画素データ信号が供給される複数のデータ線と、前記複数の走査線と前記複数のデータ線とがマトリクス状に配置され、その各交点に配設された画素容量と、該画素容量へ画素データ信号を前記複数の走査線に印加される信号により導通および非導通させるためのスイッチング素子と、画素周辺に前記複数の走査線を駆動するための走査線駆動手段と、前記複数のデータ線に画素データ信号を供給するためのデータ駆動手段とを具備する液晶表示装置において、前記データ駆動手段は、水平クロック信号に同期させて、前記複数のデータ線の各々に対応させたプリチャージタイミング信号を順次出力するプリチャージタイミング信号出力手段と、前記複数のデータ線の各々に対応して設けられ、前記スイッチング素子を介して前記複数のデータ線に画素データ信号を書き込む直前に、前記プリチャージタイミング信号出力手段から出力される、前記複数のデータ線の各々に対応するプリチャージタイミング信号に従って、プリチャージ電圧を前記複数のデータ線に順次供給するプリチャージスイッチング素子とを具備することを特徴とする。
【００１０】
また、好ましい態様として、例えば請求項２記載のように、請求項１記載の液晶表示装置において、さらに、前記プリチャージスイッチング素子とプリチャージ電源との間に配設され、前記プリチャージ電圧から生成した定電流により、前記プリチャージスイッチング素子を介して画素容量をプリチャージする定電流源を具備するようにしてもよい。
【００１１】
また、上記目的達成のため、請求項３記載の発明による液晶画素プリチャージ方法は、複数の走査線と、該複数の走査線に直交し、画素データに対応する画素データ信号が供給される複数のデータ線とがマトリクス状に配置され、その各交点に配設された画素容量に画素データ信号を供給するのに先立って、前記画素容量をプリチャージする画素プリチャージ方法において、水平クロック信号に同期させて、前記複数のデータ線の各々に対応させたプリチャージタイミング信号を順次生成し、前記複数のデータ線の各々に対応して設けられたプリチャージスイッチング素子により、前記画素容量に画素データ信号を書き込む直前に、前記複数のデータ線の各々に対応するプリチャージタイミング信号に従って、プリチャージ電圧を前記複数のデータ線の各々に順次供給することを特徴とする。
【００１２】
また、好ましい態様として、例えば請求項４記載のように、請求項３記載の液晶画素プリチャージ方法において、前記プリチャージスイッチング素子とプリチャージ電源との間に配設された定電流源により前記プリチャージ電圧から生成した定電流により、前記プリチャージスイッチング素子を介して画素容量をプリチャージするようにしてもよい。
【００１３】
この発明では、プリチャージタイミング信号出力手段により、水平クロック信号に同期させて、前記複数のデータ線の各々に対応させたプリチャージタイミング信号を順次出力し、前記複数のデータ線の各々に対応して設けられたプリチャージスイッチング素子により、前記スイッチング素子を介して前記複数のデータ線に画素データ信号を書き込む直前に、前記複数のデータ線の各々に対応するプリチャージタイミング信号に従って、プリチャージ電圧を前記複数のデータ線に順次供給することによりプリチャージする。したがって、始端のデータ線から終端のデータ線までのいずれのデータ線でも、プリチャージしてからデータ書き込みまでの時間に差がなくなり、表示むらや画質低下を招くことなく、画素容量への書き込みを高速化することが可能となる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
【００１５】
Ａ．実施形態の構成
図１は、本発明の実施形態による点順次プリチャージ方法が適用されたアクティブマトリクス型液晶表示装置の構成を示す回路図である。図において、アクティブマトリクス型液晶表示装置には、複数の走査線ＬＶ１〜ＬＶＭと、その複数の走査線ＬＶ１〜ＬＶＭに直交し、画素データ信号ＳＩＧが印加される複数のデータ線ＬＨ１〜ＬＨＮ、複数の走査線ＬＶ１〜ＬＶＭと複数のデータ線ＬＨ１〜ＬＨＮとのＮ×Ｍ個の交点にマトリクス状に配置され、ゲート電極が走査線ＬＶ１〜ＬＶＭに接続され、ソース電極がデータ線ＬＨ１〜ＬＨＮに接続され、ドレイン電極が画素電極に接続されたＮチャネル型トランジスタ構成の画素スイッチと、補助容量Ｃとが設けられている。
【００１６】
また、液晶層ＬＣを狭持したコモン電圧Ｖｃｏｍに接続されたコモン電極および画素電極により画素容量が形成されている。また、マトリクス状に配置された画素の周辺部には、複数の走査線ＬＶ１〜ＬＶＭを駆動するための走査線駆動手段として垂直走査ドライバ１、複数のデータ線ＬＨ１〜ＬＨＮを駆動するためのデータ駆動手段として水平走査ドライバ２が設けられている。
【００１７】
図２は、図１に示す垂直走査ドライバ部１の詳細な構成を示す回路図である。垂直走査ドライバ１は、垂直クロック信号ＶＣＫに同期して垂直スタート信号ＶＳＴを垂直シフトレジスタ３により順次転送し、走査信号Ｖ１〜ＶＭを、対応する各ＹドライバＹＶ１〜ＹＶＭを介して、各走査線ＬＶ１〜ＬＶＭに印加する。これにより、各走査線ＬＶ１〜ＬＶＭに接続された複数の画素スイッチのゲートに走査信号Ｖ１〜ＶＭを印加し、画素スイッチの開閉を制御する。
【００１８】
また、図３は、図１に示す水平走査ドライバ２の詳細な構成を示す回路図である。水平走査ドライバ２は、データ線ＬＨ１〜ＬＨＮおよび画素容量へ画像データを書き込むのに先立ち、プリチャージタイミング信号ＰＣＨＧも水平シフトレジスタ４により水平クロック信号ＨＣＫに同期させて順次転送していき、プリチャージタイミング信号ＰＣＨＧ１〜ＰＣＨＧＮをプリチャージスイッチＰＳＷ１〜ＰＳＷＮのゲートに順次印加して導通させ、データ線ＬＨ１〜ＬＨＮに対して、プリチャージ電圧Ｖｐｒｅで順次プリチャージを行う。
【００１９】
また、水平走査ドライバ２は、常に、プリチャージタイミング信号ＰＣＨＧ１〜ＰＣＨＧＮによるプリチャージ期間の１−ＨＣＫ後となるように、水平クロック信号ＨＣＫに同期して水平スタート信号ＨＳＴを水平シフトレジスタ４により順次転送し、サンプリング信号Ｈ１〜ＨＮを、対応する各ＹドライバＹＨ１〜ＹＨＮを介して、各サンプリングスイッチＳＳＷ１〜ＳＳＷＮのゲートに印加する。これにより、サンプリングスイッチＳＳＷ１〜ＳＳＷＮの開閉を制御し、各データ線ＬＨ１〜ＬＨＮと、アクティブとなった一本の走査線ＬＶに接続されている補助容量Ｃとに画素データ信号ＳＩＧをサンプリングする。
【００２０】
Ｂ．実施形態の動作
次に、上述した実施形態の動作について説明する。ここで、図４は、本実施形態によるアクティブマトリクス型液晶表示装置のプリチャージ動作を説明するためのタイミングチャートである。
【００２１】
図４において、水平走査ドライバ２では、水平シフトレジスタ４により水平クロック信号ＨＣＫに同期させて水平スタート信号ＨＳＴを順次転送し、サンプリング信号Ｈ１〜ＨＮを順次立ち上げ、対応するサンプリングスイッチＳＳＷ１〜ＳＳＷＮを導通させ、各データ線ＬＨ１〜ＬＨＮに画素データ信号Ｖｓｉｇをサンプリングするのに先立ち、プリチャージタイミング信号ＰＣＨＧも水平シフトレジスタ４により水平クロック信号ＨＣＫに同期させて順次転送していき、プリチャージタイミング信号ＰＣＨＧ１〜ＰＣＨＧＮをプリチャージスイッチＰＳＷ１〜ＰＳＷＮのゲートに順次印加して導通させ、データ線ＬＨ１〜ＬＨＮに対して、プリチャージ電圧Ｖｐｒｅで順次プリチャージを行う。すなわち、常に、プリチャージタイミング信号ＰＣＨＧ１〜ＰＣＨＧＮによるプリチャージ期間の１−ＨＣＫ後にサンプリングスイッチＳＳＷ１〜ＳＳＷＮを導通させていく。
【００２２】
これにより、画素データ線ＬＨ１〜ＬＨＮのプリチャージを、それぞれのデータが書き込まれる直前に行う点順次方式とすることで、始端のデータ線ＬＨ１から終端のデータ線ＬＨＮまでのどのデータ線においても、プリチャージしてからデータ書き込みまでの時間に差がなくなり、高品質な画質を実現することが可能となる。
【００２３】
Ｃ．変形例
次に、本発明の変形例について説明する。図５は、本発明の変形例による点順次プリチャージ方法が適用されたアクティブマトリクス型液晶表示装置の一部構成を示す回路図である。なお、図３に対応する部分には同一の符号を付けて説明を省略する。
【００２４】
上述した実施形態では、複数のデータ線ＬＨ１〜ＬＨＮに対して、プリチャージ電圧Ｖｐｒｅで行われていたプリチャージを点順次方式にすることで、プリチャージ時に流れる電流によるノイズの影響が懸念される。そこで、本変形例では、図５に示すように、プリチャージスイッチＰＳＷ１〜ＰＳＷＮとプリチャージ電源Ｖｐｒｅとの間に、定電流源または擬似的な定電流源Ｆｌ１〜ＦｌＮを追加することにより、電流起因のノイズを出しにくいプリチャージ回路を構成する。
【００２５】
図６は、定電流源Ｆｌ１〜ＦｌＮの一構成例を示す回路図である。定電流源Ｆｌ１〜ＦｌＮを構成するＰチャネル型トランジスタに、図７に示すようなＶｄｓ−Ｉｄｓ特性を有するトランジスタを用いている。Ｖｄｓ−Ｉｄｓ特性から分かるように、該Ｐチャネル型トランジスタは、電圧Ｖｄｓの変化に対して電流Ｉｄｓの変化が少なくなる飽和領域を持つ特性を有する。該トランジスタのゲートに、適切なゲート電圧Ｖｇを印加することにより、電流起因のノイズを出しにくいプリチャージ回路を構成することが可能となる。
【００２６】
図８（ａ）は、プリチャージ時のデータ線ＬＨ１，ＬＨ２，ＬＨ３，…がプリチャージされていく様子を示す概念図であり、同図（ｂ）は、それに対応するプリチャージ電源Ｖｐｒｅから流れる電流の変化を比較した概念図である。ここでは、定電流源Ｆｌ１〜ＦｌＮの挿入前に比べて、挿入後の波形は、約１／３程度の電流値となっている。したがって、電流起因のノイズの大きさも約１／３になる。
【００２７】
上述した実施形態では、画素データ線ＬＨ１〜ＬＨＮのプリチャージをそれぞれのデータが書き込まれる直前に行う点順次方式とすることで、始端のデータ線ＬＨ１から終端のデータ線ＬＨＮまでのいずれのデータ線でも、プリチャージしてからデータ書き込みまでの時間に差がなくなり、高品質な画質を実現することができる。さらに、上述した変形例では、プリチャージスイッチＰＳＷ１〜ＰＳＷＮに定電流源または擬似的な定電流源Ｆｌ１〜ＦｌＮを追加することで、プリチャージ電流の増減を抑えることが可能になり、低ノイズ型の点順次プリチャージ方式を実現することができる。
【００２８】
【発明の効果】
請求項１記載の発明によれば、プリチャージタイミング信号出力手段により、水平クロック信号に同期させて、前記複数のデータ線の各々に対応させたプリチャージタイミング信号を順次出力し、前記複数のデータ線の各々に対応して設けられたプリチャージスイッチング素子により、前記スイッチング素子を介して前記複数のデータ線に画素データ信号を書き込む直前に、前記複数のデータ線の各々に対応するプリチャージタイミング信号に従って、プリチャージ電圧を前記複数のデータ線に順次供給することによりプリチャージするようにしたので、始端のデータ線から終端のデータ線までのいずれのデータ線でも、プリチャージしてからデータ書き込みまでの時間に差がなくなり、表示むらや画質低下を招くことなく、画素容量への書き込みを高速化することができるという利点が得られる。
【００２９】
また、請求項２記載の発明によれば、前記プリチャージスイッチング素子とプリチャージ電源との間に配設された定電流源により、前記プリチャージ電圧から定電流を生成し、前記プリチャージスイッチング素子を介して画素容量をプリチャージするようにしたので、始端のデータ線から終端のデータ線までのいずれのデータ線でも、プリチャージしてからデータ書き込みまでの時間に差がなくなり、表示むらや画質低下を招くことなく、画素容量への書き込みを高速化することができるとともに、プリチャージ電流の増減を抑えることが可能になり、ノイズによる影響を低減化することができる。
【００３０】
また、請求項３記載の発明によれば、水平クロック信号に同期させて、前記複数のデータ線の各々に対応させたプリチャージタイミング信号を順次生成し、前記複数のデータ線の各々に対応して設けられたプリチャージスイッチング素子により、前記画素容量に画素データ信号を書き込む直前に、前記複数のデータ線の各々に対応するプリチャージタイミング信号に従って、プリチャージ電圧を前記複数のデータ線の各々に順次供給するようにしたので、始端のデータ線から終端のデータ線までのいずれのデータ線でも、プリチャージしてからデータ書き込みまでの時間に差がなくなり、表示むらや画質低下を招くことなく、画素容量への書き込みを高速化することができるという利点が得られる。
【００３１】
また、請求項４記載の発明によれば、前記プリチャージスイッチング素子とプリチャージ電源との間に配設された定電流源により前記プリチャージ電圧から生成した定電流により、前記プリチャージスイッチング素子を介して画素容量をプリチャージするようにしたので、始端のデータ線から終端のデータ線までのいずれのデータ線でも、プリチャージしてからデータ書き込みまでの時間に差がなくなり、表示むらや画質低下を招くことなく、画素容量への書き込みを高速化することができるとともに、プリチャージ電流の増減を抑えることが可能になり、ノイズによる影響を低減化することができる。
【図面の簡単な説明】
【図１】本発明の実施形態による点順次プリチャージ方法が適用されたアクティブマトリクス型液晶表示装置の構成を示す回路図である。
【図２】垂直走査ドライバ部１の詳細な構成を示す回路図である。
【図３】水平走査ドライバ２の詳細な構成を示す回路図である。
【図４】本実施形態において、本実施形態によるアクティブマトリクス型液晶表示装置のプリチャージ動作を説明するためのタイミングチャートである。
【図５】本発明の変形例による点順次プリチャージ方法が適用されたアクティブマトリクス型液晶表示装置の一部構成を示す回路図である。
【図６】定電流源Ｆｌ１〜ＦｌＮの一構成例を示す回路図である。
【図７】定電流源に用いたトランジスタのＶｄｓ−Ｉｄｓ特性を示す概念図である。
【図８】プリチャージ時のデータがプリチャージされていく様子を示す概念図と、それに対応するプリチャージ電源から流れる電流の変化を比較した概念図である。
【図９】従来のアクティブマトリクス型液晶表示装置の一部構成を示す回路図である。
【図１０】従来のアクティブマトリクス型液晶表示装置の動作を説明するためのタイミングチャートである。
【符号の説明】
１……垂直走査ドライバ（走査線駆動手段）、２……水平走査ドライバ（データ駆動手段）、３……垂直シフトレジスタ、４……水平シフトレジスタ（プリチャージタイミング信号出力手段）、ＬＨ１〜ＬＨＮ……データ線、ＬＶ１〜ＬＶＭ……走査線、ＳＳＷ１〜ＳＳＷＮ……サンプリングスイッチ（スイッチング素子）、ＰＳＷ１〜ＰＳＷＮ……プリチャージスイッチ（プリチャージスイッチング素子）、Ｖｐｒｅ……プリチャージ電圧、ＰＣＨＧ……プリチャージタイミング信号、Ｆｌ１〜ＦｌＮ……定電流源[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a liquid crystal display device and a liquid crystal pixel precharge method.
[0002]
[Prior art]
In recent years, there has been an increasing demand for active matrix display devices to have higher detail and higher refresh rate. Along with this, the time allowed to write a pixel data signal to the pixel capacitor via switching elements connected to each scanning line must be shortened, and the desired potential within the allowed time must be shortened. Problems such as color unevenness and a decrease in color reproducibility due to the fact that writing cannot be performed in time occur.
[0003]
A conventional active matrix type display device, for example, an active matrix type liquid crystal display device has, as a general configuration, a pixel capacitance using a dot sequential driving method or the like through a plurality of switching elements connected to each scanning line. The writing of the image data signal is performed. Also, in order to prevent the liquid crystal from being deteriorated due to a DC voltage applied to the liquid crystal, a polarity inversion drive is performed in which a pixel data signal is inverted and driven around a common voltage to a positive electrode side and a negative electrode side. The polarity inversion drive timing includes a frame inversion method, a line inversion method, a dot inversion method, and the like.
[0004]
Conventionally, in order to speed up data writing to a pixel capacitor, a technique of pre-charging a predetermined voltage to a data line and a pixel capacitor before writing image data to the pixel capacitor via a data line has been proposed. Used. This is because, by pre-charging the data line and the pixel capacitance in advance, when data is written, only the difference between the voltage applied during charging and discharging and the data writing voltage is sufficient. By appropriately setting the voltage applied in the precharge, it is expected that the speed of writing data to the pixel capacitance will be increased.
[0005]
FIG. 9 is a circuit diagram showing a partial configuration of a conventional active matrix liquid crystal display device. FIG. 10 is a timing chart for explaining the operation of the conventional active matrix liquid crystal display device. In the conventional active matrix type liquid crystal display device, in the horizontal scanning driver 20, a precharge timing signal PCHG is applied to the gates of the precharge switches PSW1 to PSWN to make them conductive, and a plurality of data lines LH1 to LHN are simultaneously transmitted to the gates. Precharge is performed with the precharge voltage Vpre.
[0006]
Thereafter, the horizontal start signal HST is sequentially transferred by the horizontal shift register 21 in synchronization with the horizontal clock signal HCK, and the sampling signals H1 to HN are transferred to the sampling switches SSW1 to SSWN via the corresponding Y drivers YH1 to YHN. Apply to gate. This controls the opening and closing of the sampling switches SSW1 to SSWN, and samples the pixel data signal SIG to each of the data lines LH1 to LHN and the auxiliary capacitance C connected to one activated scanning line LV.
[0007]
[Problems to be solved by the invention]
However, in the related art, since the pixel data lines LH1 to LHN to which writing is performed by the dot sequential driving method are simultaneously precharged, the time from precharging to writing of pixel data is respectively different. On the other hand, there is a problem that a difference is generated in the electric charge leaking from the pixel capacitance, which causes display unevenness of an image and deterioration of image quality.
[0008]
Accordingly, it is an object of the present invention to provide a liquid crystal display device and a liquid crystal pixel precharge method that can speed up writing to a pixel capacitance without causing display unevenness and image quality deterioration.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, a liquid crystal display device according to the present invention includes a plurality of scanning lines and a plurality of data lines orthogonal to the plurality of scanning lines and supplied with a pixel data signal corresponding to pixel data. A plurality of the scanning lines and the plurality of data lines are arranged in a matrix, and a pixel capacitance disposed at each intersection thereof, and a signal applied to the plurality of scanning lines by applying a pixel data signal to the pixel capacitance. A switching element for conducting and non-conducting, a scanning line driving means for driving the plurality of scanning lines around a pixel, and a data driving means for supplying a pixel data signal to the plurality of data lines. In the liquid crystal display device provided, the data driving unit is configured to sequentially output a precharge timing signal corresponding to each of the plurality of data lines in synchronization with a horizontal clock signal. And a charge timing signal output unit, which is provided corresponding to each of the plurality of data lines, and is output from the precharge timing signal output unit immediately before writing a pixel data signal to the plurality of data lines via the switching element. And a precharge switching element for sequentially supplying a precharge voltage to the plurality of data lines in accordance with a precharge timing signal corresponding to each of the plurality of data lines.
[0010]
As a preferred embodiment, for example, as in claim 2, in the liquid crystal display device according to claim 1, further provided between the precharge switching element and a precharge power supply, and generated from the precharge voltage. A constant current source for precharging the pixel capacitance with the constant current through the precharge switching element may be provided.
[0011]
According to another aspect of the present invention, there is provided a liquid crystal pixel precharging method according to a third aspect, wherein a plurality of scanning lines and a plurality of pixel data signals orthogonal to the plurality of scanning lines and corresponding to pixel data are supplied. In a pixel precharging method of precharging the pixel capacitance before supplying a pixel data signal to a pixel capacitance disposed at each intersection thereof, a horizontal clock signal is Synchronously, a precharge timing signal corresponding to each of the plurality of data lines is sequentially generated, and pixel data is stored in the pixel capacitance by a precharge switching element provided corresponding to each of the plurality of data lines. Immediately before writing a signal, a precharge voltage is changed according to a precharge timing signal corresponding to each of the plurality of data lines. Wherein the sequentially supplied to each of the over data lines.
[0012]
In a preferred embodiment, for example, in the liquid crystal pixel precharging method according to claim 3, the precharge is performed by a constant current source disposed between the precharge switching element and a precharge power supply. The pixel capacitance may be precharged by the constant current generated from the charge voltage via the precharge switching element.
[0013]
In the present invention, the precharge timing signal output means sequentially outputs a precharge timing signal corresponding to each of the plurality of data lines in synchronization with a horizontal clock signal, and outputs a precharge timing signal corresponding to each of the plurality of data lines. The precharge switching element provided in accordance with a precharge timing signal corresponding to each of the plurality of data lines immediately before a pixel data signal is written to the plurality of data lines via the switching element. Precharge is performed by sequentially supplying the plurality of data lines. Therefore, there is no difference in the time from precharge to data write for any data line from the start data line to the end data line, and writing to the pixel capacitance can be performed without causing display unevenness or image quality deterioration. It is possible to increase the speed.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0015]
A. 1 is a circuit diagram showing a configuration of an active matrix type liquid crystal display device to which a dot sequential precharge method according to an embodiment of the present invention is applied. In the figure, an active matrix type liquid crystal display device includes a plurality of scanning lines LV1 to LVM and a plurality of data lines LH1 to LHN orthogonal to the plurality of scanning lines LV1 to LVM and to which a pixel data signal SIG is applied. Are arranged in a matrix at N × M intersections of the scanning lines LV1 to LVM and the plurality of data lines LH1 to LHN, the gate electrodes are connected to the scanning lines LV1 to LVM, and the source electrodes are connected to the data lines LH1 to LHN. A pixel switch having an N-channel transistor configuration connected to the pixel electrode and having a drain electrode connected thereto, and an auxiliary capacitor C are provided.
[0016]
Further, a pixel capacitance is formed by the common electrode and the pixel electrode connected to the common voltage Vcom sandwiching the liquid crystal layer LC. A vertical scanning driver 1 as a scanning line driving unit for driving a plurality of scanning lines LV1 to LVM and a data for driving a plurality of data lines LH1 to LHN are provided in the peripheral portion of the pixels arranged in a matrix. A horizontal scanning driver 2 is provided as a driving unit.
[0017]
FIG. 2 is a circuit diagram showing a detailed configuration of the vertical scanning driver unit 1 shown in FIG. The vertical scanning driver 1 sequentially transfers the vertical start signal VST by the vertical shift register 3 in synchronization with the vertical clock signal VCK, and transfers the scanning signals V1 to VM to the respective scanning lines via the corresponding Y drivers YV1 to YVM. Apply to LV1 to LVM. Thus, the scanning signals V1 to VM are applied to the gates of the plurality of pixel switches connected to the respective scanning lines LV1 to LVM, and the opening and closing of the pixel switches are controlled.
[0018]
FIG. 3 is a circuit diagram showing a detailed configuration of the horizontal scanning driver 2 shown in FIG. Prior to writing the image data to the data lines LH1 to LHN and the pixel capacitance, the horizontal scanning driver 2 also sequentially transfers the precharge timing signal PCHG in synchronization with the horizontal clock signal HCK by the horizontal shift register 4, and performs precharge. The timing signals PCHG1 to PCHGN are sequentially applied to the gates of the precharge switches PSW1 to PSWN to make them conductive, and the data lines LH1 to LHN are sequentially precharged with the precharge voltage Vpre.
[0019]
In addition, the horizontal scanning driver 2 sequentially outputs the horizontal start signal HST by the horizontal shift register 4 in synchronization with the horizontal clock signal HCK so that the horizontal start signal is always 1-HCK after the precharge period by the precharge timing signals PCHG1 to PCHGN. After the transfer, the sampling signals H1 to HN are applied to the gates of the sampling switches SSW1 to SSWN via the corresponding Y drivers YH1 to YHN. This controls the opening and closing of the sampling switches SSW1 to SSWN, and samples the pixel data signal SIG to each of the data lines LH1 to LHN and the auxiliary capacitance C connected to one activated scanning line LV.
[0020]
B. Next, the operation of the above-described embodiment will be described. Here, FIG. 4 is a timing chart for explaining the precharge operation of the active matrix liquid crystal display device according to the present embodiment.
[0021]
4, in the horizontal scanning driver 2, the horizontal shift register 4 sequentially transfers the horizontal start signal HST in synchronization with the horizontal clock signal HCK, sequentially raises the sampling signals H1 to HN, and sets the corresponding sampling switches SSW1 to SSWN. Prior to conducting the conduction and sampling the pixel data signal Vsig to each of the data lines LH1 to LHN, the precharge timing signal PCHG is also sequentially transferred by the horizontal shift register 4 in synchronization with the horizontal clock signal HCK. PCHG1 to PCHGN are sequentially applied to the gates of the precharge switches PSW1 to PSWN to make them conductive, and the data lines LH1 to LHN are sequentially precharged at the precharge voltage Vpre. That is, the sampling switches SSW1 to SSWN are always turned on after 1-HCK of the precharge period by the precharge timing signals PCHG1 to PCHGN.
[0022]
Accordingly, by pre-charging the pixel data lines LH1 to LHN in a dot-sequential manner performed immediately before the respective data is written, any data line from the starting data line LH1 to the ending data line LHN can be used. There is no difference in the time from precharge to data writing, and high quality image quality can be realized.
[0023]
C. Modification Next, a modification of the present invention will be described. FIG. 5 is a circuit diagram showing a partial configuration of an active matrix liquid crystal display device to which a dot sequential precharge method according to a modification of the present invention is applied. Note that the same reference numerals are given to portions corresponding to FIG. 3 and description thereof is omitted.
[0024]
In the above-described embodiment, the influence of noise due to the current flowing at the time of precharging is a concern because the precharging performed at the precharging voltage Vpre is performed in a dot-sequential manner for the plurality of data lines LH1 to LHN. . Therefore, in the present modification, as shown in FIG. 5, by adding constant current sources or pseudo constant current sources F11 to F1N between the precharge switches PSW1 to PSWN and the precharge power supply Vpre, the current is reduced. A precharge circuit that hardly generates noise due to the noise is configured.
[0025]
FIG. 6 is a circuit diagram showing a configuration example of the constant current sources F11 to FIN. Transistors having Vds-Ids characteristics as shown in FIG. 7 are used as P-channel transistors constituting the constant current sources F11 to FIN. As can be seen from the Vds-Ids characteristics, the P-channel transistor has a characteristic having a saturation region where the change in the current Ids is small with respect to the change in the voltage Vds. By applying an appropriate gate voltage Vg to the gate of the transistor, a precharge circuit which does not easily generate noise due to current can be formed.
[0026]
FIG. 8A is a conceptual diagram showing how the data lines LH1, LH2, LH3,... Are precharged during precharge, and FIG. 8B shows the flow from the corresponding precharge power supply Vpre. It is the conceptual diagram which compared the change of the electric current. Here, the waveform after insertion of the constant current sources F11 to FIN has a current value of about 1/3 as compared to before the insertion. Therefore, the magnitude of the noise caused by the current is also reduced to about 1/3.
[0027]
In the above-described embodiment, the pixel data lines LH1 to LHN are precharged immediately before the respective data are written in a dot-sequential manner, so that any of the data lines from the starting data line LH1 to the ending data line LHN can be used. However, there is no difference in the time from precharge to data writing, and high quality image can be realized. Further, in the above-described modified example, by adding a constant current source or pseudo constant current sources F11 to FIN to the precharge switches PSW1 to PSWN, it is possible to suppress the increase and decrease of the precharge current, and to reduce the noise. Can be realized.
[0028]
【The invention's effect】
According to the invention described in claim 1, the precharge timing signal output means sequentially outputs a precharge timing signal corresponding to each of the plurality of data lines in synchronization with a horizontal clock signal, and outputs the plurality of data lines. A precharge switching element provided corresponding to each of the lines, a precharge timing signal corresponding to each of the plurality of data lines immediately before a pixel data signal is written to the plurality of data lines via the switching element. , The precharge is performed by sequentially supplying a precharge voltage to the plurality of data lines, so that any of the data lines from the start data line to the end data line can be precharged to data written. There is no difference in the time required for writing to the pixel capacity without causing display unevenness and image quality degradation. The advantage is obtained that the write speed can be increased.
[0029]
According to the second aspect of the present invention, the constant current source disposed between the precharge switching element and a precharge power supply generates a constant current from the precharge voltage, and the precharge switching element The pixel capacitance is pre-charged via the interface, so there is no difference in the time from pre-charging to data writing for any data line from the starting data line to the ending data line, and uneven display and image quality The writing to the pixel capacitance can be sped up without causing a decrease, and the increase and decrease of the precharge current can be suppressed, so that the influence of noise can be reduced.
[0030]
According to the third aspect of the invention, a precharge timing signal corresponding to each of the plurality of data lines is sequentially generated in synchronization with a horizontal clock signal, and a precharge timing signal corresponding to each of the plurality of data lines is generated. Immediately before a pixel data signal is written to the pixel capacitor, a precharge voltage is applied to each of the plurality of data lines in accordance with a precharge timing signal corresponding to each of the plurality of data lines by a precharge switching element provided. Since the data is supplied sequentially, any data line from the start data line to the end data line has no difference in the time from precharge to data write, without causing display unevenness and image quality deterioration. This has the advantage that writing to the pixel capacitance can be speeded up.
[0031]
According to the invention described in claim 4, the precharge switching element is controlled by a constant current generated from the precharge voltage by a constant current source disposed between the precharge switching element and a precharge power supply. The pixel capacitance is precharged through the data line, so that there is no difference in the time from precharge to data write for any data line from the start data line to the end data line, resulting in uneven display and reduced image quality. , The writing to the pixel capacitance can be sped up, the increase and decrease of the precharge current can be suppressed, and the influence of noise can be reduced.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of an active matrix type liquid crystal display device to which a dot sequential precharge method according to an embodiment of the present invention is applied.
FIG. 2 is a circuit diagram showing a detailed configuration of a vertical scanning driver unit 1.
FIG. 3 is a circuit diagram showing a detailed configuration of a horizontal scanning driver 2.
FIG. 4 is a timing chart for explaining a precharge operation of the active matrix liquid crystal display device according to the present embodiment.
FIG. 5 is a circuit diagram showing a partial configuration of an active matrix liquid crystal display device to which a dot sequential precharge method according to a modification of the present invention is applied.
FIG. 6 is a circuit diagram illustrating a configuration example of constant current sources F11 to FIN.
FIG. 7 is a conceptual diagram showing Vds-Ids characteristics of a transistor used as a constant current source.
FIG. 8 is a conceptual diagram showing a state in which data at the time of precharge is being precharged, and a conceptual diagram comparing a change in current flowing from a precharge power supply corresponding thereto.
FIG. 9 is a circuit diagram showing a partial configuration of a conventional active matrix type liquid crystal display device.
FIG. 10 is a timing chart for explaining an operation of a conventional active matrix type liquid crystal display device.
[Explanation of symbols]
1 vertical scanning driver (scanning line driving means), 2 horizontal scanning driver (data driving means), 3 vertical shift register, 4 horizontal shift register (precharge timing signal output means), LH1 to LHN ... Data lines, LV1 to LVM... Scanning lines, SSW1 to SSWN... Sampling switches (switching elements), PSW1 to PSWN... Precharge switches (precharge switching elements), Vpre. Precharge timing signal, F11 to FIN ... constant current source

Claims

複数の走査線と、該複数の走査線に直交し、画素データに対応する画素データ信号が供給される複数のデータ線と、前記複数の走査線と前記複数のデータ線とがマトリクス状に配置され、その各交点に配設された画素容量と、該画素容量へ画素データ信号を前記複数の走査線に印加される信号により導通および非導通させるためのスイッチング素子と、画素周辺に前記複数の走査線を駆動するための走査線駆動手段と、前記複数のデータ線に画素データ信号を供給するためのデータ駆動手段とを具備する液晶表示装置において、
前記データ駆動手段は、
水平クロック信号に同期させて、前記複数のデータ線の各々に対応させたプリチャージタイミング信号を順次出力するプリチャージタイミング信号出力手段と、
前記複数のデータ線の各々に対応して設けられ、前記スイッチング素子を介して前記複数のデータ線に画素データ信号を書き込む直前に、前記プリチャージタイミング信号出力手段から出力される、前記複数のデータ線の各々に対応するプリチャージタイミング信号に従って、プリチャージ電圧を前記複数のデータ線に順次供給するプリチャージスイッチング素子と
を具備することを特徴とする液晶表示装置。A plurality of scanning lines, a plurality of data lines orthogonal to the plurality of scanning lines, and to which a pixel data signal corresponding to pixel data is supplied, and the plurality of scanning lines and the plurality of data lines are arranged in a matrix. A pixel capacitor disposed at each intersection thereof; a switching element for conducting and non-conducting a pixel data signal to the pixel capacitor by a signal applied to the plurality of scanning lines; and a plurality of the plurality of pixels around the pixel. A liquid crystal display device comprising: a scanning line driving unit for driving a scanning line; and a data driving unit for supplying a pixel data signal to the plurality of data lines.
The data driving means includes:
Precharge timing signal output means for sequentially outputting a precharge timing signal corresponding to each of the plurality of data lines in synchronization with a horizontal clock signal;
The plurality of data lines provided corresponding to each of the plurality of data lines and output from the precharge timing signal output unit immediately before writing a pixel data signal to the plurality of data lines via the switching element. And a precharge switching element for sequentially supplying a precharge voltage to the plurality of data lines in accordance with a precharge timing signal corresponding to each of the lines.

さらに、前記プリチャージスイッチング素子とプリチャージ電源との間に配設され、前記プリチャージ電圧から生成した定電流により、前記プリチャージスイッチング素子を介して画素容量をプリチャージする定電流源を具備することを特徴とする請求項１記載の液晶表示装置。Furthermore, a constant current source is provided between the precharge switching element and a precharge power supply and precharges a pixel capacitance via the precharge switching element by a constant current generated from the precharge voltage. The liquid crystal display device according to claim 1, wherein:

複数の走査線と、該複数の走査線に直交し、画素データに対応する画素データ信号が供給される複数のデータ線とがマトリクス状に配置され、その各交点に配設された画素容量に画素データ信号を供給するのに先立って、前記画素容量をプリチャージする画素プリチャージ方法において、
水平クロック信号に同期させて、前記複数のデータ線の各々に対応させたプリチャージタイミング信号を順次生成し、前記複数のデータ線の各々に対応して設けられたプリチャージスイッチング素子により、前記画素容量に画素データ信号を書き込む直前に、前記複数のデータ線の各々に対応するプリチャージタイミング信号に従って、プリチャージ電圧を前記複数のデータ線の各々に順次供給することを特徴とする液晶画素プリチャージ方法。A plurality of scanning lines and a plurality of data lines orthogonal to the plurality of scanning lines and to which a pixel data signal corresponding to pixel data is supplied are arranged in a matrix, and a pixel capacitance arranged at each intersection thereof is Prior to supplying a pixel data signal, in a pixel precharge method of precharging the pixel capacitance,
In synchronization with a horizontal clock signal, a precharge timing signal corresponding to each of the plurality of data lines is sequentially generated, and the precharge switching elements provided corresponding to each of the plurality of data lines are used to generate the precharge timing signal. A liquid crystal pixel precharge, wherein a precharge voltage is sequentially supplied to each of the plurality of data lines in accordance with a precharge timing signal corresponding to each of the plurality of data lines immediately before writing a pixel data signal to a capacitor. Method.

前記プリチャージスイッチング素子とプリチャージ電源との間に配設された定電流源により前記プリチャージ電圧から生成した定電流により、前記プリチャージスイッチング素子を介して画素容量をプリチャージすることを特徴とする請求項３記載の液晶画素プリチャージ方法。A pixel current is precharged via the precharge switching element by a constant current generated from the precharge voltage by a constant current source disposed between the precharge switching element and a precharge power supply. The liquid crystal pixel precharging method according to claim 3.