JP2004096866A

JP2004096866A - Synchronous rectifying converter

Info

Publication number: JP2004096866A
Application number: JP2002253144A
Authority: JP
Inventors: Koji Yamaguchi; 山口　幸路; Seishi Tsukimoto; 月元　誠士
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2002-08-30
Filing date: 2002-08-30
Publication date: 2004-03-25

Abstract

<P>PROBLEM TO BE SOLVED: To provide a synchronous rectifying converter, capable of improving the conversion efficiency of a converter by restraining driving losses in a high-side MOSFET and a low-side MOSFET. <P>SOLUTION: This synchronous rectifying converter includes a high-side constant voltage circuit 12 for supplying a constant voltage to a high-side driving circuit 13 for driving the high-side MOSFET11; and a low-side constant voltage circuit 16 for supplying a constant voltage to a low-side driving circuit 17 for driving the low-side MOSFET15. The high-side constant voltage circuit and the low-side constant voltage circuit are connected to each other in series between input power supplies. By supplying a current, passing through the high-side driving circuit to the low-side driving circuit, the driving losses in the high-side MOSFET and the low-side MOSFET can be reduced. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、同期整流コンバータに関し、スイッチング素子にＭＯＳＦＥＴを採用し電圧変換を行う同期整流コンバータに関する。
【０００２】
【従来の技術】
近年、スイッチング電源は小型化、高効率化、低出力電圧化を目的として、スイッチング素子にＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）を採用し電圧変換を行う同期整流コンバータが広く使われている。
【０００３】
図１は、従来の同期整流コンバータの一例の回路構成図を示す。同図中、ハイサイドスイッチング素子にＰチャネルＭＯＳＦＥＴ１を使い、ローサイドスイッチング素子にＮチャネルＭＯＳＦＥＴ２を使っている。ＭＯＳＦＥＴ１，２は、ＦＥＴまたはバイポーラトランジスタで構成した駆動回路３，４によりゲート電流をシンクまたはソースしてスイッチングされる。
【０００４】
図２は、図１の各部の信号タイミングチャートを示す。ＭＯＳＦＥＴ１はゲート，ソース間電圧Ｖｇｓ１が印加されるとゲート電流Ｉｇ１が流れ、このとき、ハイサイド駆動回路３には駆動電流Ｉ１が流れＭＯＳＦＥＴ１はオンする。また、ＭＯＳＦＥＴ２はゲート，ソース間電圧Ｖｇｓ２が印加されるとゲート電流Ｉｇ２が流れ、このとき、ローサイド駆動回路４には駆動電流Ｉ２が流れＭＯＳＦＥＴ２はオンする。
【０００５】
【発明が解決しようとする課題】
ＭＯＳＦＥＴをスイッチング素子として使用した場合、ＭＯＳＦＥＴの駆動損失Ｗは（１）式で表される。
【０００６】
Ｗ＝Ｑｇ×Ｖｇｓ×ｆ　　　　　　　　　…（１）
但し、ＱｇはＭＯＳＦＥＴのトータル・ゲートチャージ、Ｖｇｓはゲート、ソース間電圧（以降、「ゲート電圧」という）、ｆはスイッチング周波数である。
【０００７】
従来の同期整流コンバータでは、ハイサイドにＰチャネルＭＯＳＦＥＴ、ローサイドにＮチャネルＭＯＳＦＥＴが使用されており、ハイサイド駆動損失Ｗ１とローサイド駆動損失Ｗ２との合計の駆動損失ＷＴは（２）式のようになる。
【０００８】
ＷＴ＝Ｗ１＋Ｗ２＝（Ｑｇ１＋Ｑｇ２）×Ｖｉｎ×ｆ
ここで、Ｑｇ１＝Ｑｇ２＝Ｑｇとすると、
ＷＴ＝２×Ｑｇ×Ｖｉｎ×ｆ　　　　　　…（２）
一般的に同期整流コンバータには大電流のドレイン電流を流すため、低オン抵抗化したパワーＭＯＳＦＥＴが使われる。このようなパワーＭＯＳＦＥＴはトータル・ゲートチャージＱｇが大きくなるため駆動損失も大きくなり、電源の利用効率を低下させる。また、スイッチング周波数ｆが高くなると駆動損失が大きくなるため、電源の高周波化を難しくしているという問題があった。
【０００９】
図３は、ＭＯＳＦＥＴの等価回路図を示す。ＭＯＳＦＥＴのゲート，ソース間には寄生容量Ｃ１が存在し、ゲート，ドレイン間には寄生容量Ｃ２，Ｃ３が存在し、ドレイン，ソース間には寄生容量Ｃ４が存在する。ここで、寄生容量Ｃ３，Ｃ４は可変容量になっている。
【００１０】
図４は、ＭＯＳＦＥＴのトータル・ゲートチャージ対ゲート電圧特性を示す。ＭＯＳＦＥＴのゲート，ドレイン間とドレイン，ソース間の寄生容量Ｃ３，Ｃ４は可変容量になっており、スレッシュホールド電圧Ｖｔｈ近傍ではミラー効果があるためゲートチャージ，ゲート電圧特性は平坦になるが、ゲート電圧がスレッシュホールド電圧Ｖｔｈを越えるとトータル・ゲートチャージＱｇはゲート電圧Ｖｇｓに一次比例している。
【００１１】
つまり、トータル・ゲートチャージＱｇがゲート電圧Ｖｇｓに一次比例しており、駆動損失Ｗはゲート電圧Ｖｇｓに一次比例していることから、（１）式より駆動損失Ｗはほぼゲート電圧Ｖｇｓの二乗に比例することがわかる。
【００１２】
従って、駆動損失Ｗを低減するにはゲート電圧Ｖｇｓを低くすることが効果的である。また、ハイサイド駆動回路で使用した電流をローサイド駆動回路に流して再利用することで、（２）式の右辺にある係数「２」が小さくなり、駆動損失Ｗを低減できるのであるが、従来回路では、このような駆動損失の低減が図られていないという問題があった。
【００１３】
本発明は、上記の点に鑑みなされたものであり、ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴの駆動損失を低減してコンバータの変換効率を向上できる同期整流コンバータを提供することを目的とする。
【００１４】
【課題を解決するための手段】
請求項１に記載の発明は、ハイサイドＭＯＳＦＥＴを駆動するハイサイド駆動回路に定電圧を供給するハイサイド定電圧回路と、ローサイドＭＯＳＦＥＴを駆動するローサイド駆動回路に定電圧を供給するローサイド定電圧回路とを有し、ハイサイド定電圧回路とローサイド定電圧回路を入力電源間に直列接続し、ハイサイド駆動回路に流れた電流をローサイド駆動回路に供給することにより、ハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴの駆動損失を低減することができる。
【００１５】
請求項２に記載の発明では、ハイサイド定電圧回路とローサイド定電圧回路は、シャント・レギュレータ方式の定電圧回路であることにより、ハイサイド駆動回路またはローサイド駆動回路の電圧が設定電圧より上昇した場合、定電圧回路で電流を吸い込み設定電圧に安定化することができる。
【００１６】
請求項３に記載の発明は、ハイサイド定電圧回路とローサイド定電圧回路の間に、電流制限回路を設けたことにより、入力電源電圧がハイサイド定電圧回路の設定電圧の設定電圧とローサイド定電圧回路の設定電圧の和より高い場合、ハイサイド駆動回路またはローサイド駆動回路に過剰な電流が流れることを防止できる。
【００１７】
請求項４に記載の発明は、ハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴのうち、駆動損失が大きい方のＭＯＳＦＥＴを駆動する側の定電圧回路は、ドロッパ方式の定電圧回路であり、他方のＭＯＳＦＥＴを駆動する側の定電圧回路は、シャント・レギュレータ方式の定電圧回路であることにより、入力電源電圧がハイサイド定電圧回路の設定電圧とローサイド定電圧回路の設定電圧の和より高い場合でも、電流制限回路を使用することなく、ハイサイド駆動回路またはローサイド駆動回路に過剰な電流が流れることを防止することができる。
【００１８】
【発明の実施の形態】
図５は、本発明の同期整流コンバータの第１実施例の原理図を示し、図６は、本発明の同期整流コンバータの第１実施例の回路構成図を示す。両図中、本発明の同期整流コンバータは非絶縁ＢＵＣＫ型（降圧型）に適用した例であり、直流入力電圧Ｖｉｎが供給されている。
【００１９】
ハイサイドＰチャネルＭＯＳＦＥＴ１１は、ハイサイド定電圧回路１２を駆動電源とするハイサイド駆動回路１３により駆動される。またローサイドＮチャネルＭＯＳＦＥＴ１５はローサイド定電圧回路１６を駆動電源とするローサイド駆動回路１７により駆動される。
【００２０】
駆動回路１３，１７それぞれはＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴで構成したドライバと、チャージタンクのコンデンサＣ１，Ｃ２から構成されている。駆動回路１３，１７それぞれはＰＷＭ制御部２０から供給されるスイッチング制御パルスをＭＯＳＦＥＴ１１，１５のゲートに供給する。
【００２１】
ＰＷＭ制御部２０は、図２に示すようにＭＯＳＦＥＴ１１，１５を逆相でスイッチング制御する。ＭＯＳＦＥＴ１１がオン、ＭＯＳＦＥＴ１５がオフ時に、入力電源ＶｉｎからＭＯＳＦＥＴ１１を経て出力チョークコイルＬ０にエネルギーを蓄積しながら負荷２２に電流を供給する。次に、ＭＯＳＦＥＴ１１がオフ、ＭＯＳＦＥＴ１５がオンになると、出力チョークコイルＬ０に蓄積されたエネルギーは負荷２２に電流を供給し、負荷２２からＭＯＳＦＥＴ１５を経て出力チョークコイルＬ０に還流する。コンデンサＣ０は出力チョークコイルＬ０と共に平滑回路を構成している。また、ＰＷＭ制御部２０は、出力電圧Ｖｏを検出してＭＯＳＦＥＴ１１，１５をスイッチングするパルス幅を制御している。
【００２２】
ハイサイド定電圧回路１２とローサイド定電圧回路１６は入力電源Ｖｉｎ間に直列に接続されて構成されており、これによる電力損失は以下のようになる。
【００２３】
ＷＴ＝Ｑｇ１×Ｖ１×ｆ＋Ｑｇ２×Ｖ２×ｆ　　…（３）
ここで、（３）式を従来例と比較しやすくするために、ゲート駆動電圧をハイサイド定電圧回路１２の設定電圧Ｖ１とローサイド定電圧回路１６の設定電圧Ｖ２で均等にし、入力電源Ｖｉｎの１／２とすると、以下のようになる。
【００２４】
Ｖ１＝Ｖ２＝１／２×Ｖｉｎ　　　　　　　　　…（４）
同様にハイサイドＭＯＳＦＥＴのトータル・ゲートチャージＱｇ１と、ローサイドＭＯＳＦＥＴのトータル・ゲートチャージＱｇ２を同じとし、ゲート駆動電圧が１／２のトータル・ゲートチャージも１／２とする。
【００２５】
具体的に図４に示すＭＯＳＦＥＴのゲートチャージ対ゲート電圧特性で説明する。同図中、Ｖｇｓ（１）及びＱｇ（１）は従来例のゲート電圧及びトータル・ゲートチャージである。また、Ｖｇｓ（２）及びＱｇ（２）は本発明におけるゲート電圧及びトータル・ゲートチャージである。但し、ＭＯＳＦＥＴは、このデート電圧Ｖｇｓ（２）ポイントでは十分飽和してオンしており、ドレイン，ソース間は十分低抵抗になっている。
【００２６】
図４から明らかなように、本発明ではゲート電圧Ｖｇｓ（２）は従来のゲート電圧Ｖｇｓ（１）の１／２であり、それに伴いトータル・ゲートチャージも１／２になっている。
【００２７】
Ｑｇ１＝Ｑｇ２＝１／２×Ｑｇ　　　　　　　　…（５）
（３）式に（４），（５）式を代入すると
ＷＴ＝２（１／２×Ｑｇ×１／２×Ｖｉｎ×ｆ）
＝１／２×Ｑｇ×Ｖｉｎ×ｆ　　　　　　　…（６）
となり、従来における駆動損失を表す（２）式と、本発明で改善した駆動損失を表す（６）式を比較すると駆動損失は１／４に減少する。
【００２８】
このときの動作を図７に示すハイサイドＰチャネルＭＯＳＦＥＴ１１の各部の動作波形を用いて説明する。図７では従来回路の動作波形を破線、本発明回路の動作波形を実線で示す。
【００２９】
ゲート電圧Ｖｇｓ１が１／２になっているため、ゲート電流Ｉｇ１も小さくなっている。これまでに述べているトータル・ゲートチャージＱｇはこのＩｇの電流・時間積（Ｑｇ１＝∫Ｉｇ１ｄｔ）である。つまり、Ｉｇ１の面積がＱｇ１であるから、本発明回路の実線の面積（ハッチング部分）は、従来回路の破線の面積のほぼ半分になっていることが分かる。
【００３０】
つまり、ＭＯＳＦＥＴのゲート電圧Ｖｇｓを半分で駆動する本発明によればトータル・ゲートチャージＱｇが従来の半分になり、駆動損失を１／４に減少することができる。近年、ゲート電圧Ｖｇｓが低いＭＯＳＦＥＴが開発されるようになってきたことから、本発明の適用範囲は広くなる。
【００３１】
図６に示す本発明回路は、Ｖｉｎ≦Ｖ１＋Ｖ２が前提の回路構成であり、ハイサイド定電圧回路１２はツェナーダイオードＤ１で構成され、ローサイド定電圧回路１６はツェナーダイオードＤ２で構成されている。
【００３２】
ハイサイドＰチャネルＭＯＳＦＥＴ１１のスイッチング時の駆動電流Ｉ１はコンデンサＣ１で平滑され、電流ｉ１ａとしてローサイド駆動回路１７に流出する。また、ローサイドＮチャネルＭＯＳＦＥＴ１５の駆動電流Ｉ２はコンデンサＣ２で平滑され、電流ｉ２ａとしてローサイド駆動回路１７に流入する。
【００３３】
ここで、ハイサイドＰチャネルＭＯＳＦＥＴ１１の駆動損失がローサイドＮチャネルＭＯＳＦＥＴ１５の駆動損失より大きい場合はｉ１ａ＞ｉ２ａとなり、その差分電流はローサイド駆動回路１７のコンデンサＣ２に充電される。
【００３４】
そして、コンデンサＣ２の充電電圧がローサイド定電圧回路１６の設定電圧Ｖ２を超えるとツェナーダイオードＤ２にダミー電流ｉ２ｂが流れ、設定電圧Ｖ２にクランプされる。このダミー電流ｉ２ｂはｉ２ｂ＝ｉ１ａ−ｉ２ａである。
【００３５】
また、Ｖ１＝Ｖｉｎ−Ｖ２であるので、入力電圧Ｖｉｎが一定であれば設定電圧Ｖ１も一定に保たれる。なお、ハイサイドダミー電流ｉ１ｂ＝０である。
【００３６】
次に、ハイサイドＰチャネルＭＯＳＦＥＴ１１の駆動損失がローサイドＮチャネルＭＯＳＦＥＴ１５の駆動損失より小さい場合はｉ１ａ＜ｉ２ａとなり、その差分電流はハイサイド駆動回路１３のコンデンサＣ１に充電される。そして、コンデンサＣ１の充電電圧がハイサイド定電圧回路１２の設定電圧Ｖ１を超えるとツェナーダイオードＤ１にダミー電流ｉ１ｂが流れ、設定電圧Ｖ１にクランプされる。このダミー電流ｉ１ｂはｉ１ｂ＝ｉ２ａ−ｉ１ａとなる。
【００３７】
また、Ｖ２＝Ｖｉｎ−Ｖ１であるので、入力電圧Ｖｉｎが一定であれば設定電圧Ｖ２も一定に保たれる。なお、ローサイドダミー電流ｉ２１ｂ＝０である。
【００３８】
このように、ダミー電流はハイサイド定電圧回路１２またはローサイド定電圧回路１６の一方しか流れず、流れるダミー電流はハイサイド定電圧回路１２とローサイド定電圧回路１６の差分しか流れないため、このダミー電流による損失は小さい。
【００３９】
なお、いずれの場合でもダミー電流はハイサイド定電圧回路１２またはローサイド定電圧回路１６のどちらか一方しか流れないため、あらかじめダミー電流が流れない方が分かっている場合は流れない方の定電圧回路を省略することができる。
【００４０】
図８は、本発明の同期整流コンバータの第２実施例の原理図を示し、図９は、本発明の同期整流コンバータの第２実施例の回路構成図を示す。両図中、図５及び図６と同一部分には同一符号を付し、その説明を省略する。
【００４１】
図８及び図９は、Ｖｉｎ＞Ｖ１＋Ｖ２の場合の回路構成である。Ｖｉｎ＞Ｖ１＋Ｖ２の場合、駆動回路電流ｉは（Ｖｉｎ−Ｖ１−Ｖ２）／ｒとなり（ｒは定電圧回路１２，１６の動作抵抗と入力電源Ｖｉｎの出力抵抗の合成抵抗）、通常ｒは非常に小さいため、大きな駆動回路電流ｉが流れる。
【００４２】
このとき、ハイサイドダミー電流ｉ１ｂとローサイドダミー電流ｉ２ｂの両方にダミー電流が流れ貫通する（以降、「貫通電流」という）ため、無駄な損失を生じ、この貫通電流が大きい場合には回路破損に至る。
【００４３】
本実施例はこれを防止するものであり、シャント・レギュレータ方式のハイサイド定電圧回路１２とローサイド定電圧回路１６を用いた回路構成で、Ｖｉｎ＞Ｖ１＋Ｖ２の場合、駆動回路電流ｉを制限する電流制限回路２４をハイサイド定電圧回路１２とローサイド定電圧回路１６の中間に設けたものである。
【００４４】
図９に示す定電圧回路１２，１６は、ｐｎｐトランジスタＴｒ１，Ｔｒ２と、そのエミッタ，ベース間に接続された抵抗Ｒ１，Ｒ２と、そのベース，コレクタ間に接続されたツェナーダイオードＤ３，Ｄ４で構成され、ダミー電流が大電流に耐えられるトランジスタを用いたシャント・レギュレータ方式の定電圧回路になっている。
【００４５】
ハイサイド定電圧回路１２ではＶ１＝Ｖｚ３＋Ｖｂｅ１になり定電圧源として働く。ローサイド定電圧回路１６も同様にＶ２＝Ｖｚ４＋Ｖｂｅ２になり定電圧源として働く。なお、Ｖｚ３，Ｖｚ４はツェナーダイオードＤ３，Ｄ４のツェナー電圧、Ｖｂｅ１，Ｖｂｅ２はトランジスタＴｒ１，２のベース，エミッタ間電圧である。
【００４６】
ここで、Ｖｉｎ＞Ｖ１＋Ｖ２の状態が一次的かつ過渡的なものであれば、回路破損を防止する目的で電流制限回路２４として抵抗（抵抗値Ｒ）を用いる。駆動回路合成電流ｉは（７）式で制限する。
【００４７】
ｉ＝（Ｖｉｎ−Ｖ１−Ｖ２）／（Ｒ＋ｒ）　　　…（７）
一方、Ｖｉｎ＞Ｖ１＋Ｖ２の状態が定常的に長く続くものであれば電流制限回路２４として損失低減を目的に定電流回路を用いる。図９に示す電流制限回路２４では、駆動回路合成電流ｉが流れると抵抗Ｒ３に電圧Ｖｒ３が生じる。電圧Ｖｒ３がｐｎｐトランジスタＴｒ３のベース，エミッタ間電圧Ｖｂｅ３と等しくなるまで流れると、トランジスタＴｒ３のコレクタ電流が流れ、このコレクタ電流が抵抗Ｒ４を流れるためにｐｎｐトランジスタＴｒ４のベース電位を上昇させる。トランジスタＴｒ４のベース電位が上昇すると駆動回路電流ｉが絞られ、電流制限回路２４は定電流回路として働く。
【００４８】
このときの動作を図１０に示す図９の回路各部の動作波形を用いて説明する。同図中、時刻ｔ１〜ｔ４が起動時、時刻ｔ４以降が定常状態である。時刻ｔ１で入力電圧Ｖｉｎが立ち上がる。時刻ｔ２で入力電源Ｖｉｎは安定し、Ｖｉｎ＞Ｖ１＋Ｖ２になるが、ハイサイド定電圧回路１２とローサイド定電圧回路１６はコンデンサＣ１，Ｃ２の充電過程であり、駆動電圧Ｖ１，Ｖ２はまだ上昇中である。時刻ｔ３でローサイド定電圧回路１６の駆動電圧Ｖ２は設定電圧に達したためクランプされる。時刻ｔ４でハイサイド定電圧回路１２の駆動電圧Ｖ１は設定電圧に達したためクランプされ、時刻ｔ４以降は定常状態である。
【００４９】
本実施例では、駆動回路電流ｉは電流制限回路２４で定電流化しており、（８）式で表される。
【００５０】
ｉ＝ｉ１ａ＋ｉ１ｂ＝ｉ２ａ＋ｉ２ｂ　　　　　…（８）
ハイサイド駆動電流ｉ１ａとダミー電流ｉ１ｂの和と、ローサイド駆動電流ｉ２ａとダミー電流ｉ２ｂの和は同じになり、電流制限回路２４で一定に保たれる。つまり、各ダミー電流が最小になるように電流制限回路２４で駆動回路電流ｉを設定すると駆動損失を低減することができる。
【００５１】
図１１は、本発明の同期整流コンバータの第３実施例の回路構成図を示す。同図中、図６と同一部分には同一符号を付し、その説明を省略する。
【００５２】
図１１は、Ｖｉｎ＞Ｖ１＋Ｖ２かつｉ１ａ＜ｉ２ａのときに有効な回路構成である。ハイサイド定電圧回路１２は、シャント・レギュレータ方式の定電圧回路である。ローサイド定電圧回路１６は、ｎｐｎトランジスタＴｒ４と、そのコレクタ，ベース間に接続された抵抗Ｒ５と、そのベースに接続されたツェナーダイオードＤ５からドロッパ方式の定電圧回路を構成している。
【００５３】
本実施例ではローサイドＭＯＳＦＥＴ１６の駆動損失が大きいため、ｉ＝ｉ１ａ＝ｉ２ａ＋ｉ２ｂとなる。
【００５４】
ローサイド定電圧回路１６はドロッパ方式になっているため、ドロッパトランジスタＴｒ４のコレクタ，エミッタ間電圧Ｖ３は以下のようになる。
【００５５】
Ｖ３＝Ｖｉｎ−Ｖ１−Ｖ２
本実施例では、ローサイド定電圧回路１６がドロッパ方式になっているため、貫通電流は流れることがなく、無駄な駆動損失が発生しない。
【００５６】
なお、Ｖｉｎ＞Ｖ１＋Ｖ２かつｉ１ａ＞ｉ２ａのときには、ハイサイド定電圧回路１２はドロッパ方式の定電圧回路とし、ローサイド定電圧回路１６はシャント・レギュレータ方式の定電圧回路にすると同様な効果が得られる。
【００５７】
このように、本発明によれば、同期整流コンバータのＭＯＳＦＥＴ駆動損失が低減するため、コンバータの効率を向上することができる。また、駆動損失はスイッチング周波数に比例するため、駆動損失を低減することでスイッチング周波数の高周波化が可能になりコンバータの小型化に寄与する。
【００５８】
【発明の効果】
上述の如く、請求項１に記載の発明によれば、ハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴの駆動損失を低減することができる。
【００５９】
また、請求項２に記載の発明によれば、ハイサイド駆動回路またはローサイド駆動回路の電圧が設定電圧より上昇した場合、定電圧回路で電流を吸い込み設定電圧に安定化することができる。
【００６０】
また、請求項３に記載の発明によれば、入力電源電圧がハイサイド定電圧回路の設定電圧の設定電圧とローサイド定電圧回路の設定電圧の和より高い場合、ハイサイド駆動回路またはローサイド駆動回路に過剰な電流が流れることを防止できる。
【００６１】
また、請求項４に記載の発明によれば、入力電源電圧がハイサイド定電圧回路の設定電圧とローサイド定電圧回路の設定電圧の和より高い場合でも、電流制限回路を使用することなく、ハイサイド駆動回路またはローサイド駆動回路に過剰な電流が流れることを防止することができる。
【図面の簡単な説明】
【図１】従来の同期整流コンバータの一例の回路構成図である。
【図２】図１の各部の信号タイミングチャートである。
【図３】ＭＯＳＦＥＴの等価回路図である。
【図４】ＭＯＳＦＥＴのトータル・ゲートチャージ対ゲート電圧特性図である。
【図５】本発明の同期整流コンバータの第１実施例の原理図である。
【図６】本発明の同期整流コンバータの第１実施例の回路構成図である。
【図７】ハイサイドＰチャネルＭＯＳＦＥＴ各部の動作波形図である。
【図８】本発明の同期整流コンバータの第２実施例の原理図である。
【図９】本発明の同期整流コンバータの第２実施例の回路構成図である。
【図１０】図９の回路各部の動作波形図である。
【図１１】本発明の同期整流コンバータの第３実施例の回路構成図である。
【符号の説明】
１１　ハイサイドＰチャネルＭＯＳＦＥＴ
１２　ハイサイド定電圧回路
１３　ハイサイド駆動回路
１５　ローサイドＮチャネルＭＯＳＦＥＴ
１６　ローサイド定電圧回路
１７　ローサイド駆動回路
２０　ＰＷＭ制御部
２２　負荷
２４　電流制限回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a synchronous rectifier converter, and more particularly to a synchronous rectifier converter that employs a MOSFET as a switching element and performs voltage conversion.
[0002]
[Prior art]
2. Description of the Related Art In recent years, synchronous rectifiers that use MOSFETs (MOS field effect transistors) as switching elements and perform voltage conversion have been widely used for switching power supplies for the purpose of miniaturization, higher efficiency, and lower output voltage.
[0003]
FIG. 1 shows a circuit configuration diagram of an example of a conventional synchronous rectification converter. In the figure, a P-channel MOSFET 1 is used for a high-side switching element, and an N-channel MOSFET 2 is used for a low-side switching element. The MOSFETs 1 and 2 are switched by sinking or sourcing a gate current by driving circuits 3 and 4 each configured by an FET or a bipolar transistor.
[0004]
FIG. 2 shows a signal timing chart of each unit in FIG. When a gate-source voltage Vgs1 is applied to the MOSFET 1, a gate current Ig1 flows. At this time, a drive current I1 flows through the high-side drive circuit 3 and the MOSFET 1 is turned on. When a gate-source voltage Vgs2 is applied to the MOSFET 2, a gate current Ig2 flows. At this time, the drive current I2 flows through the low-side drive circuit 4, and the MOSFET 2 is turned on.
[0005]
[Problems to be solved by the invention]
When a MOSFET is used as a switching element, the drive loss W of the MOSFET is expressed by equation (1).
[0006]
W = Qg × Vgs × f (1)
Here, Qg is the total gate charge of the MOSFET, Vgs is the gate-source voltage (hereinafter, referred to as “gate voltage”), and f is the switching frequency.
[0007]
In a conventional synchronous rectifier converter, a P-channel MOSFET is used on the high side and an N-channel MOSFET is used on the low side. The total drive loss WT of the high-side drive loss W1 and the low-side drive loss W2 is expressed by the following equation (2). Become.
[0008]
WT = W1 + W2 = (Qg1 + Qg2) × Vin × f
Here, if Qg1 = Qg2 = Qg,
WT = 2 × Qg × Vin × f (2)
Generally, a power MOSFET having a low on-resistance is used for a synchronous rectifier converter in order to flow a large drain current. In such a power MOSFET, since the total gate charge Qg increases, the driving loss also increases, and the power use efficiency decreases. In addition, when the switching frequency f is increased, the drive loss is increased, so that it is difficult to increase the frequency of the power supply.
[0009]
FIG. 3 shows an equivalent circuit diagram of the MOSFET. A parasitic capacitance C1 exists between the gate and the source of the MOSFET, parasitic capacitances C2 and C3 exist between the gate and the drain, and a parasitic capacitance C4 exists between the drain and the source. Here, the parasitic capacitances C3 and C4 are variable capacitances.
[0010]
FIG. 4 shows the total gate charge versus gate voltage characteristics of the MOSFET. The parasitic capacitances C3 and C4 between the gate and the drain and between the drain and the source of the MOSFET are variable and have a mirror effect near the threshold voltage Vth so that the gate charge and gate voltage characteristics are flat, but the gate voltage is small. Exceeds the threshold voltage Vth, the total gate charge Qg is linearly proportional to the gate voltage Vgs.
[0011]
That is, since the total gate charge Qg is linearly proportional to the gate voltage Vgs, and the drive loss W is linearly proportional to the gate voltage Vgs, the drive loss W is approximately the square of the gate voltage Vgs from the equation (1). It turns out that it is proportional.
[0012]
Therefore, it is effective to lower the gate voltage Vgs to reduce the drive loss W. Also, by flowing the current used in the high-side drive circuit to the low-side drive circuit and reusing it, the coefficient “2” on the right side of the equation (2) becomes small, and the drive loss W can be reduced. The circuit has a problem that such a drive loss is not reduced.
[0013]
The present invention has been made in view of the above points, and an object of the present invention is to provide a synchronous rectifier converter capable of reducing the drive loss of a high-side MOSFET and a low-side MOSFET and improving the conversion efficiency of the converter.
[0014]
[Means for Solving the Problems]
The invention according to claim 1 is a high-side constant-voltage circuit that supplies a constant voltage to a high-side drive circuit that drives a high-side MOSFET, and a low-side constant-voltage circuit that supplies a constant voltage to a low-side drive circuit that drives a low-side MOSFET. The high-side constant-voltage circuit and the low-side constant-voltage circuit are connected in series between the input power supplies, and the current flowing in the high-side drive circuit is supplied to the low-side drive circuit, thereby driving the high-side MOSFET and the low-side MOSFET. Loss can be reduced.
[0015]
According to the second aspect of the present invention, since the high-side constant-voltage circuit and the low-side constant-voltage circuit are shunt regulator type constant-voltage circuits, the voltage of the high-side drive circuit or the low-side drive circuit has risen from the set voltage. In this case, the current can be sucked by the constant voltage circuit and can be stabilized at the set voltage.
[0016]
According to a third aspect of the present invention, by providing a current limiting circuit between the high-side constant voltage circuit and the low-side constant voltage circuit, the input power supply voltage can be set to the set voltage of the high-side constant voltage circuit and the low-side constant voltage circuit. When it is higher than the sum of the set voltages of the voltage circuits, it is possible to prevent an excessive current from flowing to the high-side drive circuit or the low-side drive circuit.
[0017]
According to a fourth aspect of the present invention, the constant voltage circuit that drives the MOSFET with the larger drive loss of the high-side MOSFET and the low-side MOSFET is a dropper-type constant voltage circuit, and drives the other MOSFET. The constant voltage circuit on the side is a shunt regulator type constant voltage circuit, so even if the input power supply voltage is higher than the sum of the set voltage of the high side constant voltage circuit and the set voltage of the low side constant voltage circuit, the current limit circuit , It is possible to prevent an excessive current from flowing in the high-side drive circuit or the low-side drive circuit.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 5 shows a principle diagram of a first embodiment of the synchronous rectifier converter of the present invention, and FIG. 6 shows a circuit configuration diagram of the first embodiment of the synchronous rectifier converter of the present invention. In both figures, the synchronous rectifier converter of the present invention is an example applied to a non-insulated BUCK type (step-down type), and a DC input voltage Vin is supplied.
[0019]
The high-side P-channel MOSFET 11 is driven by a high-side drive circuit 13 using the high-side constant voltage circuit 12 as a drive power supply. The low-side N-channel MOSFET 15 is driven by a low-side drive circuit 17 using the low-side constant voltage circuit 16 as a drive power supply.
[0020]
Each of the driving circuits 13 and 17 includes a driver constituted by a P-channel MOSFET and an N-channel MOSFET, and capacitors C1 and C2 of a charge tank. The driving circuits 13 and 17 supply switching control pulses supplied from the PWM control unit 20 to the gates of the MOSFETs 11 and 15, respectively.
[0021]
The PWM control unit 20 controls the switching of the MOSFETs 11 and 15 in opposite phases as shown in FIG. When the MOSFET 11 is on and the MOSFET 15 is off, a current is supplied to the load 22 from the input power supply Vin via the MOSFET 11 while accumulating energy in the output choke coil L0. Next, when the MOSFET 11 is turned off and the MOSFET 15 is turned on, the energy stored in the output choke coil L0 supplies a current to the load 22 and returns to the output choke coil L0 from the load 22 via the MOSFET 15. The capacitor C0 forms a smoothing circuit together with the output choke coil L0. The PWM control unit 20 detects the output voltage Vo and controls a pulse width for switching the MOSFETs 11 and 15.
[0022]
The high-side constant voltage circuit 12 and the low-side constant voltage circuit 16 are connected in series between the input power sources Vin, and the power loss due to this is as follows.
[0023]
WT = Qg1 × V1 × f + Qg2 × V2 × f (3)
Here, in order to make Expression (3) easier to compare with the conventional example, the gate drive voltage is equalized by the set voltage V1 of the high side constant voltage circuit 12 and the set voltage V2 of the low side constant voltage circuit 16, and the input power Vin is Assuming 1/2, the following is obtained.
[0024]
V1 = V2 = 1/2 × Vin (4)
Similarly, the total gate charge Qg1 of the high-side MOSFET is the same as the total gate charge Qg2 of the low-side MOSFET, and the total gate charge at a gate drive voltage of とする is also １／.
[0025]
This will be specifically described with reference to the gate charge-gate voltage characteristics of the MOSFET shown in FIG. In the figure, Vgs (1) and Qg (1) are the gate voltage and the total gate charge of the conventional example. Vgs (2) and Qg (2) are the gate voltage and the total gate charge in the present invention. However, the MOSFET is sufficiently saturated and turned on at this date voltage Vgs (2) point, and the resistance between the drain and the source is sufficiently low.
[0026]
As is apparent from FIG. 4, in the present invention, the gate voltage Vgs (2) is の of the conventional gate voltage Vgs (1), and accordingly, the total gate charge is also １／.
[0027]
Qg1 = Qg2 = 1/2 × Qg (5)
By substituting the equations (4) and (5) into the equation (3), WT = 2 (1/2 × Qg × 1/2 × Vin × f)
= 1/2 × Qg × Vin × f (6)
Thus, comparing the conventional expression (2) representing the driving loss with the expression (6) representing the driving loss improved by the present invention, the driving loss is reduced to 1/4.
[0028]
The operation at this time will be described with reference to operation waveforms of each part of the high-side P-channel MOSFET 11 shown in FIG. 7, the operation waveform of the conventional circuit is shown by a broken line, and the operation waveform of the circuit of the present invention is shown by a solid line.
[0029]
Since the gate voltage Vgs1 is halved, the gate current Ig1 is also small. The total gate charge Qg described so far is the current-time product of this Ig (Qg1 = ∫Ig1dt). That is, since the area of Ig1 is Qg1, it can be seen that the area of the solid line (hatched portion) of the circuit of the present invention is almost half the area of the broken line of the conventional circuit.
[0030]
That is, according to the present invention in which the gate voltage Vgs of the MOSFET is driven by half, the total gate charge Qg is reduced by half, and the driving loss can be reduced to 1/4. In recent years, MOSFETs having a low gate voltage Vgs have been developed, so that the application range of the present invention is widened.
[0031]
The circuit of the present invention shown in FIG. 6 is based on the premise that Vin ≦ V1 + V2. The high-side constant voltage circuit 12 is composed of a Zener diode D1, and the low-side constant voltage circuit 16 is composed of a Zener diode D2.
[0032]
The drive current I1 at the time of switching of the high-side P-channel MOSFET 11 is smoothed by the capacitor C1, and flows out to the low-side drive circuit 17 as a current i1a. The drive current I2 of the low-side N-channel MOSFET 15 is smoothed by the capacitor C2 and flows into the low-side drive circuit 17 as a current i2a.
[0033]
Here, if the drive loss of the high-side P-channel MOSFET 11 is larger than the drive loss of the low-side N-channel MOSFET 15, i1a> i2a, and the difference current is charged in the capacitor C2 of the low-side drive circuit 17.
[0034]
When the charged voltage of the capacitor C2 exceeds the set voltage V2 of the low-side constant voltage circuit 16, a dummy current i2b flows through the Zener diode D2 and is clamped at the set voltage V2. This dummy current i2b is i2b = i1a-i2a.
[0035]
In addition, since V1 = Vin−V2, if the input voltage Vin is constant, the set voltage V1 is also kept constant. Note that the high-side dummy current i1b = 0.
[0036]
Next, when the drive loss of the high-side P-channel MOSFET 11 is smaller than the drive loss of the low-side N-channel MOSFET 15, i1a <i2a, and the difference current is charged in the capacitor C1 of the high-side drive circuit 13. When the charged voltage of the capacitor C1 exceeds the set voltage V1 of the high-side constant voltage circuit 12, a dummy current i1b flows through the Zener diode D1 and is clamped at the set voltage V1. This dummy current i1b is i1b = i2a-i1a.
[0037]
Since V2 = Vin-V1, if the input voltage Vin is constant, the set voltage V2 is also kept constant. Note that the low-side dummy current i21b = 0.
[0038]
As described above, the dummy current flows through only one of the high-side constant voltage circuit 12 and the low-side constant voltage circuit 16, and the dummy current flows only through the difference between the high-side constant voltage circuit 12 and the low-side constant voltage circuit 16. The loss due to current is small.
[0039]
In any case, since the dummy current flows through only one of the high-side constant voltage circuit 12 and the low-side constant voltage circuit 16, if it is known in advance that the dummy current does not flow, the constant voltage circuit that does not flow is used. Can be omitted.
[0040]
FIG. 8 shows a principle diagram of a second embodiment of the synchronous rectifier converter of the present invention, and FIG. 9 shows a circuit configuration diagram of the second embodiment of the synchronous rectifier converter of the present invention. In both figures, the same parts as those in FIGS. 5 and 6 are denoted by the same reference numerals, and description thereof will be omitted.
[0041]
8 and 9 show circuit configurations in the case where Vin> V1 + V2. When Vin> V1 + V2, the drive circuit current i is (Vin−V1−V2) / r (r is the combined resistance of the operating resistance of the constant voltage circuits 12 and 16 and the output resistance of the input power supply Vin). Since it is small, a large drive circuit current i flows.
[0042]
At this time, the dummy current flows through both the high-side dummy current i1b and the low-side dummy current i2b and penetrates (hereinafter, referred to as “through current”), causing wasteful loss. Reach.
[0043]
The present embodiment is intended to prevent this, and has a circuit configuration using a high-side constant voltage circuit 12 and a low-side constant voltage circuit 16 of a shunt-regulator system, and when Vin> V1 + V2, a current that limits the drive circuit current i. The limiting circuit 24 is provided between the high side constant voltage circuit 12 and the low side constant voltage circuit 16.
[0044]
The constant voltage circuits 12 and 16 shown in FIG. 9 are composed of pnp transistors Tr1 and Tr2, resistors R1 and R2 connected between the emitter and base, and zener diodes D3 and D4 connected between the base and collector. In addition, a shunt regulator type constant voltage circuit using a transistor capable of withstanding a large current of a dummy current is provided.
[0045]
In the high-side constant voltage circuit 12, V1 = Vz3 + Vbe1, and it works as a constant voltage source. Similarly, the low-side constant voltage circuit 16 also becomes V2 = Vz4 + Vbe2 and functions as a constant voltage source. Vz3 and Vz4 are the Zener voltages of the Zener diodes D3 and D4, and Vbe1 and Vbe2 are the voltages between the base and the emitter of the transistors Tr1 and Tr2.
[0046]
Here, if the state of Vin> V1 + V2 is primary and transient, a resistor (resistance value R) is used as the current limiting circuit 24 in order to prevent circuit damage. The drive circuit composite current i is limited by the equation (7).
[0047]
i = (Vin−V1−V2) / (R + r) (7)
On the other hand, if the condition of Vin> V1 + V2 steadily continues for a long time, a constant current circuit is used as the current limiting circuit 24 for the purpose of reducing loss. In the current limiting circuit 24 shown in FIG. 9, when the driving circuit combined current i flows, a voltage Vr3 is generated in the resistor R3. When the voltage Vr3 flows until it becomes equal to the voltage Vbe3 between the base and the emitter of the pnp transistor Tr3, the collector current of the transistor Tr3 flows, and this collector current flows through the resistor R4, so that the base potential of the pnp transistor Tr4 increases. When the base potential of the transistor Tr4 rises, the drive circuit current i is reduced, and the current limiting circuit 24 works as a constant current circuit.
[0048]
The operation at this time will be described with reference to the operation waveforms of the respective parts of the circuit in FIG. 9 shown in FIG. In the drawing, the time from t1 to t4 is a start-up time, and the time after t4 is a steady state. At time t1, the input voltage Vin rises. At time t2, the input power supply Vin is stabilized and Vin> V1 + V2. However, the high-side constant voltage circuit 12 and the low-side constant voltage circuit 16 are in the process of charging the capacitors C1 and C2, and the drive voltages V1 and V2 are still increasing. is there. At time t3, the drive voltage V2 of the low-side constant voltage circuit 16 reaches the set voltage and is clamped. At time t4, the drive voltage V1 of the high-side constant voltage circuit 12 reaches the set voltage and is clamped, and is in a steady state after time t4.
[0049]
In the present embodiment, the drive circuit current i is made constant by the current limiting circuit 24, and is expressed by equation (8).
[0050]
i = i1a + i1b = i2a + i2b (8)
The sum of the high-side drive current i1a and the dummy current i1b and the sum of the low-side drive current i2a and the dummy current i2b become the same, and are kept constant by the current limiting circuit 24. That is, when the drive circuit current i is set by the current limiting circuit 24 so that each dummy current is minimized, drive loss can be reduced.
[0051]
FIG. 11 is a circuit diagram of a synchronous rectifier converter according to a third embodiment of the present invention. 6, the same parts as those of FIG. 6 are denoted by the same reference numerals, and the description thereof will be omitted.
[0052]
FIG. 11 shows a circuit configuration effective when Vin> V1 + V2 and i1a <i2a. The high side constant voltage circuit 12 is a shunt regulator type constant voltage circuit. The low side constant voltage circuit 16 forms a dropper type constant voltage circuit from an npn transistor Tr4, a resistor R5 connected between its collector and base, and a Zener diode D5 connected to its base.
[0053]
In this embodiment, since the drive loss of the low-side MOSFET 16 is large, i = i1a = i2a + i2b.
[0054]
Since the low-side constant voltage circuit 16 is of a dropper type, the collector-emitter voltage V3 of the dropper transistor Tr4 is as follows.
[0055]
V3 = Vin−V1−V2
In this embodiment, since the low-side constant voltage circuit 16 is of the dropper type, no through current flows and no useless drive loss occurs.
[0056]
When Vin> V1 + V2 and i1a> i2a, the same effect can be obtained when the high side constant voltage circuit 12 is a dropper type constant voltage circuit and the low side constant voltage circuit 16 is a shunt regulator type constant voltage circuit.
[0057]
As described above, according to the present invention, since the MOSFET drive loss of the synchronous rectification converter is reduced, the efficiency of the converter can be improved. Further, since the drive loss is proportional to the switching frequency, the reduction of the drive loss makes it possible to increase the switching frequency, thereby contributing to downsizing of the converter.
[0058]
【The invention's effect】
As described above, according to the first aspect of the invention, the drive loss of the high-side MOSFET and the low-side MOSFET can be reduced.
[0059]
According to the second aspect of the present invention, when the voltage of the high-side drive circuit or the low-side drive circuit rises above the set voltage, the constant voltage circuit can sink the current and stabilize the set voltage.
[0060]
According to the third aspect of the invention, when the input power supply voltage is higher than the sum of the set voltage of the set voltage of the high side constant voltage circuit and the set voltage of the low side constant voltage circuit, the high side drive circuit or the low side drive circuit An excessive current can be prevented from flowing through the device.
[0061]
According to the fourth aspect of the present invention, even when the input power supply voltage is higher than the sum of the set voltage of the high-side constant voltage circuit and the set voltage of the low-side constant voltage circuit, the high voltage is used without using the current limiting circuit. Excessive current can be prevented from flowing through the side drive circuit or the low side drive circuit.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram of an example of a conventional synchronous rectification converter.
FIG. 2 is a signal timing chart of each unit in FIG.
FIG. 3 is an equivalent circuit diagram of a MOSFET.
FIG. 4 is a graph showing a total gate charge versus gate voltage characteristic of a MOSFET.
FIG. 5 is a principle diagram of a first embodiment of a synchronous rectifier converter according to the present invention.
FIG. 6 is a circuit configuration diagram of a first embodiment of the synchronous rectifier converter of the present invention.
FIG. 7 is an operation waveform diagram of each part of the high-side P-channel MOSFET.
FIG. 8 is a principle diagram of a synchronous rectification converter according to a second embodiment of the present invention.
FIG. 9 is a circuit diagram of a synchronous rectifier converter according to a second embodiment of the present invention.
FIG. 10 is an operation waveform diagram of each section of the circuit in FIG. 9;
FIG. 11 is a circuit configuration diagram of a third embodiment of the synchronous rectification converter of the present invention.
[Explanation of symbols]
11 High-side P-channel MOSFET
12 High side constant voltage circuit 13 High side drive circuit 15 Low side N-channel MOSFET
16 Low-side constant voltage circuit 17 Low-side drive circuit 20 PWM control unit 22 Load 24 Current limiting circuit

Claims

ハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴをスイッチングして電圧変換を行う同期整流コンバータにおいて、
前記ハイサイドＭＯＳＦＥＴを駆動するハイサイド駆動回路に定電圧を供給するハイサイド定電圧回路と、
前記ローサイドＭＯＳＦＥＴを駆動するローサイド駆動回路に定電圧を供給するローサイド定電圧回路とを有し、
前記ハイサイド定電圧回路と前記ローサイド定電圧回路を入力電源間に直列接続し、前記ハイサイド駆動回路に流れた電流を前記ローサイド駆動回路に供給することを特徴とする同期整流コンバータ。In a synchronous rectifier converter that performs voltage conversion by switching between a high-side MOSFET and a low-side MOSFET,
A high-side constant voltage circuit that supplies a constant voltage to a high-side drive circuit that drives the high-side MOSFET;
A low-side constant voltage circuit that supplies a constant voltage to a low-side drive circuit that drives the low-side MOSFET;
A synchronous rectifier converter, wherein the high-side constant voltage circuit and the low-side constant voltage circuit are connected in series between an input power supply, and a current flowing in the high-side drive circuit is supplied to the low-side drive circuit.

請求項１記載の同期整流コンバータにおいて、
前記ハイサイド定電圧回路と前記ローサイド定電圧回路は、シャント・レギュレータ方式の定電圧回路であることを特徴とする同期整流コンバータ。The synchronous rectifier converter according to claim 1,
The synchronous rectifier converter, wherein the high-side constant voltage circuit and the low-side constant voltage circuit are shunt regulator type constant voltage circuits.

請求項２記載の同期整流コンバータにおいて、
前記ハイサイド定電圧回路と前記ローサイド定電圧回路の間に、電流制限回路を設けたことを特徴とする同期整流コンバータ。The synchronous rectifier converter according to claim 2,
A synchronous rectifier converter comprising a current limiting circuit provided between the high side constant voltage circuit and the low side constant voltage circuit.

請求項１記載の同期整流コンバータにおいて、
前記ハイサイドＭＯＳＦＥＴと前記ローサイドＭＯＳＦＥＴのうち、駆動損失が大きい方のＭＯＳＦＥＴを駆動する側の定電圧回路は、ドロッパ方式の定電圧回路であり、他方のＭＯＳＦＥＴを駆動する側の定電圧回路は、シャント・レギュレータ方式の定電圧回路であることを特徴とする同期整流コンバータ。The synchronous rectifier converter according to claim 1,
Among the high-side MOSFET and the low-side MOSFET, the constant voltage circuit that drives the MOSFET with the larger drive loss is a dropper-type constant voltage circuit, and the constant voltage circuit that drives the other MOSFET is: Synchronous rectification converter characterized by a shunt regulator type constant voltage circuit.