JP2004096288A - 電流電圧変換回路、並びにそれを用いた信号処理回路及び光学式情報再生装置 - Google Patents
電流電圧変換回路、並びにそれを用いた信号処理回路及び光学式情報再生装置 Download PDFInfo
- Publication number
- JP2004096288A JP2004096288A JP2002252679A JP2002252679A JP2004096288A JP 2004096288 A JP2004096288 A JP 2004096288A JP 2002252679 A JP2002252679 A JP 2002252679A JP 2002252679 A JP2002252679 A JP 2002252679A JP 2004096288 A JP2004096288 A JP 2004096288A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- output
- transistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Optical Communication System (AREA)
Abstract
【課題】抵抗値の変動に対する帯域特性及びゲインの変動を抑えることが可能な電流電圧変換回路並びにその回路を用いた信号処理回路及び光学式情報再生装置を提供する。
【解決手段】電流信号の入力端子1にベースを接続した第1のトランジスタQ1と第1の負荷インピーダンスRcとからなる入力増幅段と、ベースを入力増幅段の出力に接続した第2のトランジスタQ2と第1の負荷インピーダンスRoとからなる出力段と、入出力間に接続した帰還抵抗Rfとで構成したI/Vアンプ3と、帰還抵抗と同一の製造プロセスで形成された第1の抵抗R1と、該第1の抵抗の抵抗値に応じて電流値が変化する可変電流源8と、該可変電流源の出力に接続された定電流源6とからなる抵抗値依存電流源9とを備え、前記可変電流源の出力と定電流源の出力を、I/Vアンプの入力増幅段の第1のトランジスタのコレクタに接続して電流電圧変換回路を構成する。
【選択図】 図1
【解決手段】電流信号の入力端子1にベースを接続した第1のトランジスタQ1と第1の負荷インピーダンスRcとからなる入力増幅段と、ベースを入力増幅段の出力に接続した第2のトランジスタQ2と第1の負荷インピーダンスRoとからなる出力段と、入出力間に接続した帰還抵抗Rfとで構成したI/Vアンプ3と、帰還抵抗と同一の製造プロセスで形成された第1の抵抗R1と、該第1の抵抗の抵抗値に応じて電流値が変化する可変電流源8と、該可変電流源の出力に接続された定電流源6とからなる抵抗値依存電流源9とを備え、前記可変電流源の出力と定電流源の出力を、I/Vアンプの入力増幅段の第1のトランジスタのコレクタに接続して電流電圧変換回路を構成する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
この発明は、電流信号を所望の電圧に変換する電流電圧変換回路、例えば、光磁気ディスクや光ディスクに記録されたデータを読み取るための電流電圧変換回路、並びにこの回路を用いた信号処理回路及び光学式情報再生装置に関し、特に、抵抗値の変動に対する帯域特性及びゲインの変動を押えることができる電流電圧変換回路並びにこの回路を用いた信号処理回路及び光学式情報再生装置に関する。
【0002】
【従来技術】
従来、信号電流を所望の電圧に変換する電流電圧変換回路としては、図6に示す回路構成のものが特開平10−41754号公報に開示されている。この公報開示の電流電圧変換回路は、図6に示すように、NPN型のトランジスタQ31と該トランジスタQ31のコレクタを電源端子に接続させる抵抗R31とからなるエミッタ接地回路と、トランジスタQ31のコレクタ出力をベース入力とするNPN型のトランジスタQ32と該トランジスタQ32のエミッタをGNDに接続させる抵抗R32とからなるエミッタフォロア回路と、このエミッタフォロア回路の出力であるエミッタ出力を、エミッタ接地回路の入力であるトランジスタQ31のベースに帰還させる帰還抵抗Rfとを有するI/Vアンプ101 を備えている。
【0003】
そして、このI/Vアンプ101 に対して、エミッタが電源に接続された2つのPNP型トランジスタQ37,Q38からなる第1のカレントミラー回路102 と、コレクタが第1のカレントミラー回路102 の入力に接続され、エミッタが抵抗R34を介してGNDに接続されたトランジスタQ39と、トランジスタQ39のベースと電源の間に接続された抵抗R35と、コレクタとベースが接続され、トランジスタQ39のベースとGNDの間に直列に接続された2つのトランジスタQ40,Q41とからなり、トランジスタQ31のコレクタ電流の減少を補償するための補償電流源103 を設け、更に、エミッタがGNDに接続された2つのNPN型トランジスタQ33,Q34からなる第2のカレントミラー回路104 と、第2のカレントミラー回路104 の入力と電源の間に直列に接続された抵抗R33とコレクタとベースが接続された2つのトランジスタQ35,Q36とからなり、過剰な電流を分流するための分流回路105 を設け、補償電流源103 の出力と分流回路105 の出力を、I/Vアンプ101 を構成するNPN型のトランジスタQ31のコレクタに接続して、電流電圧変換回路を構成している。
【0004】
次に、このように構成された電流電圧変換回路の動作について説明する。例えば、光磁気ディスクからデータを読み出す再生時において、データ部からの反射光を受光素子PDが受光し、光電流Iinが流れたとすると、この光電流Iinは帰還抵抗Rfに供給される。このため、光電流Iinは帰還抵抗Rfにより電圧に変換されて出力される。I/Vアンプ101 の入力端子電圧Vinは、トランジスタQ31のベース−エミッタ間電圧VBE(Q31) をVBEとすると、Vin=VBEとなる。よって、出力電圧Vo は、I/Vアンプ101 の入力端子電圧をVin ,帰還抵抗Rfの値をRf ,光電流Iinの値をIin とすると、次式(1)で表される。
【0005】
【数1】
【0006】
【発明が解決しようとする課題】
そして、図6に示す電流電圧変換回路の周波数特性である−3dB帯域f−3dBは、次式(2)で表される。なお、ここで、A:I/Vアンプのオープンループ利得、Cin:受光素子PDの接合容量等の寄生容量である。
【0007】
【数2】
【0008】
次に、I/Vアンプ1のオープンループ利得Aは、トランジスタQ31のコレクタ電流をIcとし、抵抗R31の値をR31 ,ボルツマン定数をk,絶対温度をT,電子の電荷をqとすると、次式(3)で表される。
【0009】
【数3】
【0010】
また、補償電流源の出力I1、分流回路の出力I2は、カレントミラー回路2,3の電流比をそれぞれ1とし、抵抗R33,R34の値をR33 ,R34 とすると、次式(4),(5)で表される。
【0011】
【数4】
【0012】
【数5】
【0013】
この(4),(5)式より、トランジスタQ31,Q32のベース−エミッタ間電圧VBE(Q31) ,VBE(Q32) をVBEとすると、トランジスタQ31のコレクタ電流Icは次式(6)で表される。
【0014】
【数6】
【0015】
この(6)式を(3)式に代入し、抵抗R33の値を抵抗R31と同じ(R33 =R31 )とすると、I/Vアンプ101 のオープンループ利得Aは、次式(7)で表される。
【0016】
【数7】
【0017】
よって、−3dB帯域f−3dBは(2),(7)式より、次式(8)で表される。
【0018】
【数8】
【0019】
したがって、電源電圧Vccが変動した場合でも、トランジスタQ31のコレクタ電流Icは変らず、帯域の変化は起きないことになる。
【0020】
しかし、(8)式から帯域特性には帰還抵抗及び各抵抗の値が関係していることがわかる。半導体の製造プロセスのバラツキや温度の変動等により、抵抗の値は±20%〜±40%程度のバラツキがある。このため、帯域特性も大きくばらつくことになる。
【0021】
このように、図6に示した従来の電流電圧変換回路では、半導体の製造プロセスのバラツキや温度の変動等による抵抗の変動により、帯域特性を劣化させることなく光電流を所望のゲインで電圧に変換するという観点については、考慮がなされていない。
【0022】
本発明は、上記観点に着目してなされたもので、例えば、光情報記録媒体からデータを読み出す再生時に、受光素子からの出力される光電流を、半導体の製造プロセスのバラツキや温度の変動等の影響により抵抗値がばらついた場合でも、帯域特性を劣化させることなく所望のゲインで電圧に変換できる電流電圧変換回路、並びにその回路を用いた信号処理回路及び光学式情報再生装置を提供することを目的とする。
【0023】
【課題を解決するための手段】
上記課題を解決するため、請求項1に係る発明は、外部からの信号電流が入力される入力端子にベースが接続され、エミッタが第1の電源に接続された第1のトランジスタと、第2の電源と前記第1のトランジスタのコレクタとの間に接続された第1の負荷インピーダンスとを有する入力増幅段と、ベースが前記入力増幅段の出力に接続され、コレクタが前記第2の電源に接続された第2のトランジスタと、前記第1の電源と前記第2のトランジスタのエミッタとの間に接続された第2の負荷インピーダンスとを有する出力段と、一方の端子が前記第2のトランジスタのエミッタに接続され、他方の端子が前記入力端子に接続された帰還抵抗とを具備し、前記入力電流信号を電圧に変換するI/Vアンプと、前記帰還抵抗と少なくとも同一の製造プロセスにて形成される抵抗である第1の抵抗を有し、該第1の抵抗の抵抗値に応じて電流値が変化する可変電流源と、該可変電流源の出力に接続された定電流源とを具備した抵抗値依存電流源とを備え、前記抵抗値依存電流源の前記可変電流源の出力と前記定電流源の出力を前記I/Vアンプの入力増幅段を構成する前記第1のトランジスタのコレクタに接続して電流電圧変換回路を構成するものである。
【0024】
また、請求項2に係る発明は、請求項1に係る電流電圧変換回路において、前記可変電流源は、反転入力端子と前記第2の電源との間に前記第1の抵抗が接続された演算増幅器と、該演算増幅器の非反転入力端子に接続された定電圧源と、エミッタが前記演算増幅器の反転入力端子に接続され、ベースが前記演算増幅器の出力端子に接続された第3のトランジスタと、該第3のトランジスタのコレクタに入力が接続され、出力が前記定電流源の出力に接続された第1のカレントミラー回路とを有することを特徴とするものである。
【0025】
この請求項1及び請求項2に係る発明に対応する実施の形態は、第1の実施の形態である。このように構成された電流電圧変換回路においては、第1のトランジスタのコレクタ−エミッタ間に流れるコレクタ電流は、定電流源と可変電流源の出力電流と、第1の負荷インピーダンスに流れる電流で与えられる。そして、可変電流源の出力は第1の抵抗の値に応じて変動するので、I/Vアンプのオープンループ利得が第1の抵抗の値によって変動する。これにより、帰還抵抗の値が大きい方へばらついた場合に、I/Vアンプのオープンループ利得が大きくなるので、帯域特性の変動を押えられる。したがって、I/Vアンプのオープンループ利得を帰還抵抗の値の変動に合せて可変することができ、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性を劣化させることなく、入力電流信号を電圧に変換することが可能となる。
【0026】
請求項3に係る発明は、請求項2に記載の電流電圧変換回路と、該電流電圧変換回路からの出力電圧を増幅する電圧増幅回路とを有する信号処理回路であって、前記電流電圧変換回路の出力段は、出力電圧をシフトさせるレベルシフト回路を含み、前記電流電圧変換回路の抵抗値依存電流源は、ベースが前記第3のトランジスタのベースに接続された第4のトランジスタと、該第4のトランジスタのエミッタと前記第2の電源との間に接続された、前記帰還抵抗と少なくとも同一の製造プロセスにて形成される抵抗である第2の抵抗とを更に含み、前記電圧増幅回路は、前記電流電圧変換回路の前記I/Vアンプの出力が一方の入力に接続され、他方の入力に参照電圧が接続された差動増幅段と、前記第4のトランジスタのコレクタから供給される電流に応じて生成されるバイアス信号に基づき、前記差動増幅段の出力電圧を電流信号に変換する電圧電流変換段と、該電圧電流変換段の出力電流信号を電圧信号に変換する電流電圧変換段とを有することを特徴とするものである。
【0027】
また、請求項4に係る発明は、請求項3に係る信号処理回路において、前記電圧電流変換段は、一端が前記第4のトランジスタのコレクタに接続され、他端が前記バイアス信号を出力する第2のカレントミラー回路を含むことを特徴とするものである。
【0028】
この請求項3及び請求項4に係る発明に対応する実施の形態は、第2の実施の形態である。このように構成された信号処理回路においては、請求項2に係る電流電圧変換回路と同様の作用効果が得られると共に、第1の抵抗の値に応じて変動する可変電流源の出力電流を、電圧増幅回路の電圧電流変換段のバイアス信号としているので、電圧増幅回路のゲインが抵抗値に依存して変動する。これにより、抵抗値が変動した場合でも、電流電圧変換回路と電圧増幅回路を合せた信号処理回路全体でのゲインは一定となる。したがって、I/Vアンプのオープンループ利得を帰還抵抗の値の変動に合せて可変することができ、更に帰還抵抗の値のバラツキに応じて電圧増幅回路のゲインが変動するので、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性を劣化させることなく、入力電流信号を所望のゲインで電圧に変換することが可能となる。
【0029】
請求項5に係る発明は、外部からの電流信号が入力される入力端子にベースが接続され、エミッタが第1の電源に接続された第1のトランジスタと、第2の電源と前記第1のトランジスタのコレクタとの間に接続された第1の負荷インピーダンスとを有する入力増幅段と、ベースが前記入力増幅段の出力に接続され、コレクタが前記第2 の電源に接続された第2のトランジスタと、前記第1の電源と前記第2のトランジスタのエミッタとの間に接続された第2 の負荷インピーダンスと、出力電圧をシフトさせるレベルシフト回路とを有する出力段と、一方の端子が前記第2の負荷インピーダンスに接続され、他方の端子が前記入力端子に接続された帰還抵抗とを具備し、前記入力電流信号を電圧に変換するI/Vアンプと、演算増幅器と、該演算増幅器の非反転入力端子に接続された定電圧源と、前記演算増幅器の反転入力端子と前記第2の電源の間に接続され、前記帰還抵抗と少なくとも同一の製造プロセスにて形成される抵抗である第1の抵抗と、エミッタが前記演算増幅器の反転入力端子に接続され、ベースが前記演算増幅器の出力端子に接続された第3のトランジスタとを具備する抵抗値依存電流源と、前記I/Vアンプの出力が一方の入力に接続され、他方の入力に参照電圧が接続された差動増幅段と、前記第3のトランジスタのコレクタから供給される電流に応じて生成されるバイアス信号に基づき、前記差動増幅段の出力電圧を電流信号に変換する電圧電流変換段と、該電圧電流変換段の出力電流信号を電圧信号に変換する電流電圧変換段とを具備する、前記I/Vアンプからの出力電圧を増幅する電圧増幅回路とを備えて信号処理回路を構成するものである。
【0030】
この請求項5に係る発明に対応する実施の形態は、第3の実施の形態である。このように構成された信号処理回路においては、第1の抵抗の値に応じて変動する可変電流源の出力電流を電圧電流変換段のバイアス信号としているので、電圧増幅回路のゲインが抵抗値に依存して変動する。これにより、抵抗値が変動した場合でも、電流電圧変換回路と電圧増幅回路を合せた信号処理回路全体でのゲインは一定となる。したがって、帰還抵抗の値のバラツキに応じて電圧増幅回路のゲインが変動するので、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、ゲインを変動させることなく電流信号を所望のゲインで電圧に変換することが可能となる。
【0031】
請求項6に係る発明は、光記録媒体に光ビームを照射する光出力手段と、該光出力手段から照射された光ビームの前記光記録媒体からの反射光を受光し、少なくとも前記光記録媒体に記録された情報を検知する検知手段と、該検知手段から出力される検知信号電流を電流電圧変換する電流電圧変換手段と、該電流電圧変換手段からの出力信号を2値化し、信号処理する信号処理手段とを有する光学式情報再生装置であって、前記電流電圧変換手段は、請求項1又は2に記載の電流電圧変換回路、あるいは請求項3〜5のいずれか1項に記載の信号処理回路を含むことを特徴とするものである。
【0032】
この請求項6に係る発明に対応する実施の形態は、第4の実施の形態である。このように構成された光学式情報再生装置においては、電流電圧変換手段は、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性を劣化させることなく入力電流信号を所望のゲインで電圧に変換することが可能となるので、高速で安定した情報再生ができるようになる。
【0033】
【発明の実施の形態】
次に、実施の形態について説明する。図1は、本発明の第1の実施の形態に係る電流電圧変換回路の構成を示す回路構成図である。この電流電圧変換回路は、受光素子PDからの信号電流が入力される入力端子1にベースが接続され、エミッタがGNDに接続されたトランジスタQ1と、電源VccとトランジスタQ1のコレクタとの間に接続された負荷インピーダンスRcとを有する入力増幅段と、ベースが入力増幅段の出力に接続され、コレクタが電源Vccに接続されたトランジスタQ2と、GNDとトランジスタQ2のエミッタとの間に接続された負荷インピーダンスRoとを有する出力段と、一方の端子がトランジスタQ2のエミッタに接続され、他方の端子が入力端子に接続された帰還抵抗Rfとを具備し、電流信号を電圧に変換するI/Vアンプ3を備えている。
【0034】
また、帰還抵抗Rfと少なくとも同一の製造プロセスにて形成される抵抗である第1の抵抗R1と、反転入力端子と電源Vccとの間に上記第1の抵抗R1が接続された演算増幅器4と、該演算増幅器4の非反転入力端子に接続された定電圧源(Vr)5と、エミッタが演算増幅器4の反転入力端子に接続され、ベースが演算増幅器4の出力端子に接続されたトランジスタQ3と、トランジスタQ3のコレクタに入力が接続され、出力が定電流源(I1)6の出力に接続されたカレントミラー回路7とを具備し、第1の抵抗R1の抵抗値に応じて電流値が変化する可変電流源8と、該可変電流源8の出力に接続された定電流源(I1)6とからなる抵抗値依存電流源9とを備え、可変電流源8の出力と定電流源(I1)6の出力を、I/Vアンプ3を構成するトランジスタQ1のコレクタに接続するようにして、電流電圧変換回路を構成している。なお、図1において、2は出力段を構成するトランジスタQ2のエミッタに接続された出力端子である。
【0035】
次に、このように構成された第1の実施の形態の動作について説明する。例えば、光磁気ディスクからデータを読み出す再生時において、データ部からの反射光を受光素子PDが受光し、光電流Iinが流れたとすると、この光電流Iinは帰還抵抗Rfに供給される。このため、光電流Iinは帰還抵抗Rfにより電圧に変換されて出力される。I/Vアンプ3の入力端子電圧Vinは、トランジスタQ1のベース−エミッタ間電圧VBE(Q1)をVBEとすると、Vin=VBEとなる。よって、出力電圧Vo は、I/Vアンプ3の入力端子電圧をVin,帰還抵抗Rfの値をRf ,光電流Iinの値をIin とすると、次式(9)で表される。
【0036】
【数9】
【0037】
そして、図1に示す電流電圧変換回路の周波数特性である−3dB帯域f−3dBは、次式(10)で表される。なお、ここで、A:I/Vアンプ3のオープンループ利得、Cin:受光素子PDの接合容量等の寄生容量である。
【0038】
【数10】
【0039】
次に、I/Vアンプ3のオープンループ利得Aは、トランジスタQ1のコレクタ電流をIcとし、抵抗Rcの値をRc,ボルツマン定数をk,絶対温度をT,電子の電荷をqとすると、次式(11)で表される。
【0040】
【数11】
【0041】
また、可変電流源8の出力I2は、第1の抵抗R1の値をR1、定電圧源(Vr)5の値をVr,カレントミラー回路7の電流比を1とすると、次式(12)で表される。
【0042】
【数12】
【0043】
また抵抗値依存電流源9の出力Irは、定電流源(I1)6の値をI1とすると、次式(13)で表される。
【0044】
【数13】
【0045】
この(13)式より、トランジスタQ1,Q2のベース−エミッタ間電圧VBE(Q1),VBE(Q2)をVBEとすると、トランジスタQ1のコレクタ電流Icは次式(14)で表される。
【0046】
【数14】
【0047】
この(14)式を(11)式に代入し、抵抗R1の値を帰還抵抗Rfと同じ(R1=Rf)とすると、I/Vアンプ3のオープンループ利得Aは、次式(15)で表される。
【0048】
【数15】
【0049】
したがって、帰還抵抗Rfの値Rfが大きい方へばらついた場合に、I/Vアンプ3のオープンループ利得Aが大きくなるので、帯域特性の低下を抑えられ、帰還抵抗Rfの値Rfが小さい方へばらついた場合は、I/Vアンプ3のオープンループ利得Aが小さくなるので、帯域特性の増加を抑えられる。このため、I/Vアンプ3のオープンループ利得Aを帰還抵抗の値の変動に合せて可変することができ、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性を劣化させることなく入力電流信号を電圧に変換することが可能となる。
【0050】
次に、第2の実施の形態について説明する。図2は、本発明の第2の実施の形態に係る信号処理回路の構成を示す回路構成図である。この実施の形態に係る信号処理回路は、第1の実施の形態の電流電圧変換回路11と、電流電圧変換回路11からの出力電圧を増幅する電圧増幅回路12とを有する信号処理回路であって、電流電圧変換回路11の出力段は、トランジスタQ2のエミッタと負荷インピーダンスRoの間に接続され、ダイオード接続されたトランジスタQ7で構成したI/Vアンプ3の出力電圧をシフトさせるレベルシフト回路13を含み、電流電圧変換回路の抵抗値依存電流源9は、ベースがトランジスタQ3のベースに接続されたトランジスタQ6と、トランジスタQ6のエミッタと電源Vccとの間に接続された、帰還抵抗Rfと少なくとも同一の製造プロセスにて形成される抵抗である第2の抵抗R2とを更に含んで構成されている。
【0051】
一方、電圧増幅回路12は、I/Vアンプ3の出力が一方の入力に接続され、他方の入力に参照電圧が接続された差動増幅段14と、抵抗値依存電流源9のトランジスタQ6のコレクタから供給される電流に応じて生成されるバイアス信号に基づき、差動増幅段14の出力電圧を電流信号に変換する電圧電流変換段15と、電圧電流変換段15の出力電流信号を電圧信号に変換する電流電圧変換段16とで構成されている。
【0052】
ここで、トランジスタQ11,Q12と、ダイオード接続したトランジスタQ13,Q14と、電流源I11と、トランジスタQ11,Q12のエミッタ帰還抵抗REとを用いて、差動増幅段14を構成している。また、トランジスタQ15,Q16と、抵抗R3,R4と、抵抗値依存電流源9のトランジスタQ6のコレクタから供給される電流が入力されるトランジスタQ17,Q18で構成したカレントミラー回路17とを用いて電圧電流変換段15を構成している。また、トランジスタQ19,Q20と、抵抗R5,R6と、電流源I13と、電流バッファを構成するトランジスタQ21,Q22,電流源I14,I15と、電流電圧変換段16の入出力間に接続した抵抗RGによる並列帰還抵抗とで、電流電圧変換段16を構成している。
【0053】
次に、このように構成された第2の実施の形態の動作について説明する。電流電圧変換回路11については、レベルシフト回路13により出力電圧がシフトする以外は、第1の実施の形態と同様の作用、効果を奏する。次に、電圧増幅回路12の動作についてみると、まず、差動増幅段14のゲインGain1は、抵抗REの値をRE,トランジスタQ11,Q12,Q13のエミッタ抵抗をre(Q11) ,re(Q12) ,re(Q13) ,電流源I11の値をI11 ,ボルツマン定数をk,絶対温度をT,電子の電荷をqとすると、次式(16)で表される。
【0054】
【数16】
【0055】
また、電圧電流変換段15のコンダクタンスgmは、第2の抵抗R2の値をR2,定電圧源(Vr)5の値をVr,トランジスタQ15,Q16のエミッタ抵抗をre(Q15) ,re(Q16) ,カレントミラー回路17の電流比を1とすると、次式(17)で表される。
【0056】
【数17】
【0057】
ここで、電圧増幅回路全体のゲインGain は、抵抗RGの値をRGとすると、次式(18)で表される。
【0058】
【数18】
【0059】
(16)式、(17)式を(18)式に代入すると、電圧増幅回路全体のゲインGain は、次式(19)で表される。
【0060】
【数19】
【0061】
よって、信号処理回路全体の電流電圧変換ゲインGain total は、帰還抵抗Rfの値をRf とすると、次式(20)で表される。
【0062】
【数20】
【0063】
また、光電流Iinの値をIin ,参照電圧の値をV1とすると、I/Vアンプ3の出力電圧は次式(21)となり、信号処理回路の出力電圧Vout は、次式(22)で表される。
【0064】
【数21】
【0065】
【数22】
【0066】
したがって、各抵抗値(Rf,RG,RE,R2 )、電流値(I11 )、電圧値(Vr)を最適化することで、所望のゲインを設定でき、帰還抵抗Rfの値Rfがばらついた場合でも、抵抗R2の値R2も同様にばらつくので、信号処理回路全体の電流電圧変換ゲインGain total は変動しない。
【0067】
このため、I/Vアンプ3のオープンループ利得Aを帰還抵抗Rfの値の変動に合せて可変することができ、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性を劣化させることなく、且つゲインを変動させることなく入力電流信号を電圧に変換することが可能となる。
【0068】
なお、参照電圧として、図3に示すように、I/Vアンプ3と同様な構成の回路(ダミーI/Vアンプ:図2に示すI/Vアンプの構成要素にダッシュを付して示している)の出力を用いることにより、参照電圧V1は、V1=2VBEとなるので、(22)式は、次式(23)となる。
【0069】
【数23】
【0070】
これにより、第2の実施の形態と同様の作用効果が得られると共に、入力電流信号分のみを増幅することが可能となる。
【0071】
また、上記第2の実施の形態は1つの受光素子の信号を処理する場合を示しているが、2つの受光素子の出力の差信号を生成する場合には、一方の受光素子は図2に示すように接続し、他方の受光素子は、図2に示した第2の実施の形態の電流電圧変換回路からトランジスタQ6と第2の抵抗R2を除いた構成の電流電圧変換回路への入力にその出力を接続し、その電流電圧変換回路の出力を参照電圧として用いるようにする。このように構成することで、参照電圧V1は、他方の受光素子からの信号電流の値をIin2とすると、次式(24)となる。
【0072】
【数24】
【0073】
よって、(24)式を(22)式に代入すると、信号処理回路の出力電圧Vout は次式(25)となる。
【0074】
【数25】
【0075】
これにより、第2の実施の形態と同様の作用効果が得られると共に、2 つの入力電流信号の差分のみを増幅することが可能となる。
【0076】
次に、第3の実施の形態について説明する。図4は本発明の第3の実施の形態に係る信号処理回路の構成を示す回路構成図である。この実施の形態に係る信号処理回路は、外部からの電流信号が入力される入力端子にベースが接続され、エミッタがGNDに接続されたトランジスタQ1と、電源VccとトランジスタQ1のコレクタとの間に接続された負荷インピーダンスRcとを具備する入力増幅段と、ベースが前記入力増幅段の出力に接続され、コレクタが電源VCCに接続されたトランジスタQ2と、GNDとトランジスタQ2のエミッタとの間に接続された負荷インピーダンスRoと、トランジスタQ2のエミッタと負荷インピーダンスRoの間に接続され、ダイオード接続されたトランジスタQ7で構成したI/Vアンプ3の出力電圧をシフトさせるレベルシフト回路13とを具備する出力段と、一方の端子が負荷インピーダンスRoに接続され、他方の端子が入力端子に接続された帰還抵抗Rfとからなり、入力電流信号を電圧に変換するI/Vアンプ3を備えている。
【0077】
また、演算増幅器4と、演算増幅器4の非反転入力端子と電源Vccの間に接続された定電圧源(Vr)5と、演算増幅器4の反転入力端子と電源Vccの間に接続され、帰還抵抗Rfと少なくとも同一の製造プロセスにて形成される抵抗である第1の抵抗R1と、エミッタが演算増幅器4の反転入力端子に接続され、ベースが演算増幅器4の出力端子に接続されたトランジスタQ3とからなる抵抗値依存電流源9を備え、更に、I/Vアンプ3の出力が一方の入力に接続され、他方の入力に参照電圧が接続された差動増幅段14と、抵抗値依存電流源9のトランジスタQ3のコレクタから供給される電流に応じて生成されるバイアス信号に基づき、差動増幅段14の出力電圧を電流信号に変換する電圧電流変換段15と、電圧電流変換段15の出力電流信号を電圧信号に変換する電流電圧変換段16とからなる電圧増幅回路12とで、信号処理回路を構成している。
【0078】
ここで、トランジスタQ11,Q12と、ダイオード接続したトランジスタQ13,Q14と、電流源I11と、トランジスタQ11,Q12のエミッタ帰還抵抗REとを用いて、差動増幅段14を構成している。また、トランジスタQ15,Q16と、抵抗R3,R4と、抵抗値依存電流源9のトランジスタQ3のコレクタから供給される電流が入力されるトランジスタQ17,Q18で構成したカレントミラー回路17とを用いて電圧電流変換段15を構成している。また、トランジスタQ19,Q20と、抵抗R5,R6と、電流源I13と、電流バッファを構成するトランジスタQ21,Q22、電流源I14,I15と、電流電圧変換段16の入出力間に接続した抵抗RGによる並列帰還抵抗とで、電流電圧変換段16を構成している。
【0079】
次に、このように構成された第3の実施の形態の動作について説明する。I/Vアンプ3の出力電圧及び帯域特性は(21),(10)式に示す通りとなる。また、電圧増幅回路12の動作ついてみると、第2の実施の形態の電圧増幅回路と同様の動作をし、第2の抵抗R2を第1の抵抗R1に置き換え、第1の抵抗R1の値をR1とすると、(22)式より、信号処理回路の出力電圧Vout3は、次式(26)で表される。
【0080】
【数26】
【0081】
したがって、各抵抗値(Rf,RG,RE,R1 )、電流値(I11 )、電圧値(Vr)を最適化することで、所望のゲインを設定でき、帰還抵抗Rfの値Rfがばらついた場合でも、抵抗R1の値R1も同様にばらつくので、信号処理回路全体の電流電圧変換ゲインGain total は変動しない。
【0082】
このため、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、ゲインを変動させることなく入力電流信号を電圧に変換することが可能となる。なお、第2の実施の形態と同様に、参照電圧として、図3に示すI/Vアンプ3と同様の回路(ダミーI/Vアンプ)の出力を用いることにより、参照電圧V1は、V1=2VBEとなるので、(26)式は、次式(27)となる。
【0083】
【数27】
【0084】
これにより、第3の実施の形態と同様の作用効果が得られると共に、入力信号電流分のみを増幅することが可能となる。
【0085】
また、上記第3の実施の形態は1つの受光素子の信号を処理する場合を示しているが、2つの受光素子の出力の差信号を生成する場合には、一方の受光素子は図4に示すように接続し、他方の受光素子は、図4に示した第3の実施の形態のI/Vアンプ3と同様の回路への入力に、その出力を接続し、そのI/Vアンプの出力を参照電圧として用いる。このように構成することで、参照電圧V1は、他方の受光素子からの信号電流の値をIin2とすると、次式(28)となる。
【0086】
【数28】
【0087】
よって、(28)式を(26)式に代入すると、信号処理回路の出力電圧Vout3は次式(29)となる。
【0088】
【数29】
【0089】
これにより、第3の実施の形態と同様の作用効果が得られると共に、2 つの入力電流信号の差分のみを増幅することが可能となる。
【0090】
次に、第4の実施の形態について説明する。図5は、本発明の第4の実施の形態に係る光学式再生装置の構成を示すブロック構成図である。本実施の形態に係る光学式再生装置は、光ディスク21に光ビームを照射する光出力手段22と、光出力手段22から照射された光ビームの光ディスク21からの反射光を受光し、少なくとも光ディスク21に記録された情報を検知する検知手段23と、検知手段23から出力される検知信号電流を電流電圧変換する電流電圧変換手段24と、電流電圧変換手段24からの出力信号を2値化し、信号処理する信号処理手段25とで構成されている。そして、電流電圧変換手段24は、第1の実施の形態に係る電流電圧変換回路、あるいは第2の実施の形態又は第3の実施の形態に係る信号処理回路を含んだ構成となっている。
【0091】
このように構成された光学式情報再生装置においては、電流電圧変換手段24は、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性を劣化させることなく入力電流信号を所望のゲインで電圧に変換することが可能となるので、光ディスク21に記録された情報を高速且つ安定して再生することができるようになる。
【0092】
【発明の効果】
以上実施の形態に基づいて説明したように、本発明によれば、半導体の製造プロセスのバラツキや温度の変動等の影響により抵抗値がばらついた場合でも、帯域特性を劣化させることなく電流信号を所望のゲインで電圧に変換することが可能な電流電圧変換回路、並びにその回路を用いた信号処理回路及び光学式情報再生装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る電流電圧変換回路の構成を示す回路構成図である。
【図2】本発明の第2の実施の形態に係る信号処理回路の構成を示す回路構成図である。
【図3】図2に示した信号処理回路における参照電圧を生成するダミーI/Vアンプの構成を示す回路構成図である。
【図4】本発明の第3の実施の形態に係る信号処理回路の構成を示す回路構成図である。
【図5】本発明の第4の実施の形態に係る光学式情報再生装置の構成を示すブロック構成図である。
【図6】従来の電流電圧変換回路の構成例を示す回路構成図である。
【符号の説明】
1 入力端子
2 出力端子
3 I/Vアンプ
4 演算増幅器
5 定電圧源
6 定電流源
7 カレントミラー回路
8 可変電流源
9 抵抗値依存電流源
11 電流電圧変換回路
12 電圧増幅回路
13 レベルシフト回路
14 差動増幅段
15 電圧電流変換段
16 電流電圧変換段
17 カレントミラー回路
21 光ディスク
22 光出力手段
23 検知手段
24 電流電圧変換手段
25 信号処理手段
【発明の属する技術分野】
この発明は、電流信号を所望の電圧に変換する電流電圧変換回路、例えば、光磁気ディスクや光ディスクに記録されたデータを読み取るための電流電圧変換回路、並びにこの回路を用いた信号処理回路及び光学式情報再生装置に関し、特に、抵抗値の変動に対する帯域特性及びゲインの変動を押えることができる電流電圧変換回路並びにこの回路を用いた信号処理回路及び光学式情報再生装置に関する。
【0002】
【従来技術】
従来、信号電流を所望の電圧に変換する電流電圧変換回路としては、図6に示す回路構成のものが特開平10−41754号公報に開示されている。この公報開示の電流電圧変換回路は、図6に示すように、NPN型のトランジスタQ31と該トランジスタQ31のコレクタを電源端子に接続させる抵抗R31とからなるエミッタ接地回路と、トランジスタQ31のコレクタ出力をベース入力とするNPN型のトランジスタQ32と該トランジスタQ32のエミッタをGNDに接続させる抵抗R32とからなるエミッタフォロア回路と、このエミッタフォロア回路の出力であるエミッタ出力を、エミッタ接地回路の入力であるトランジスタQ31のベースに帰還させる帰還抵抗Rfとを有するI/Vアンプ101 を備えている。
【0003】
そして、このI/Vアンプ101 に対して、エミッタが電源に接続された2つのPNP型トランジスタQ37,Q38からなる第1のカレントミラー回路102 と、コレクタが第1のカレントミラー回路102 の入力に接続され、エミッタが抵抗R34を介してGNDに接続されたトランジスタQ39と、トランジスタQ39のベースと電源の間に接続された抵抗R35と、コレクタとベースが接続され、トランジスタQ39のベースとGNDの間に直列に接続された2つのトランジスタQ40,Q41とからなり、トランジスタQ31のコレクタ電流の減少を補償するための補償電流源103 を設け、更に、エミッタがGNDに接続された2つのNPN型トランジスタQ33,Q34からなる第2のカレントミラー回路104 と、第2のカレントミラー回路104 の入力と電源の間に直列に接続された抵抗R33とコレクタとベースが接続された2つのトランジスタQ35,Q36とからなり、過剰な電流を分流するための分流回路105 を設け、補償電流源103 の出力と分流回路105 の出力を、I/Vアンプ101 を構成するNPN型のトランジスタQ31のコレクタに接続して、電流電圧変換回路を構成している。
【0004】
次に、このように構成された電流電圧変換回路の動作について説明する。例えば、光磁気ディスクからデータを読み出す再生時において、データ部からの反射光を受光素子PDが受光し、光電流Iinが流れたとすると、この光電流Iinは帰還抵抗Rfに供給される。このため、光電流Iinは帰還抵抗Rfにより電圧に変換されて出力される。I/Vアンプ101 の入力端子電圧Vinは、トランジスタQ31のベース−エミッタ間電圧VBE(Q31) をVBEとすると、Vin=VBEとなる。よって、出力電圧Vo は、I/Vアンプ101 の入力端子電圧をVin ,帰還抵抗Rfの値をRf ,光電流Iinの値をIin とすると、次式(1)で表される。
【0005】
【数1】
【0006】
【発明が解決しようとする課題】
そして、図6に示す電流電圧変換回路の周波数特性である−3dB帯域f−3dBは、次式(2)で表される。なお、ここで、A:I/Vアンプのオープンループ利得、Cin:受光素子PDの接合容量等の寄生容量である。
【0007】
【数2】
【0008】
次に、I/Vアンプ1のオープンループ利得Aは、トランジスタQ31のコレクタ電流をIcとし、抵抗R31の値をR31 ,ボルツマン定数をk,絶対温度をT,電子の電荷をqとすると、次式(3)で表される。
【0009】
【数3】
【0010】
また、補償電流源の出力I1、分流回路の出力I2は、カレントミラー回路2,3の電流比をそれぞれ1とし、抵抗R33,R34の値をR33 ,R34 とすると、次式(4),(5)で表される。
【0011】
【数4】
【0012】
【数5】
【0013】
この(4),(5)式より、トランジスタQ31,Q32のベース−エミッタ間電圧VBE(Q31) ,VBE(Q32) をVBEとすると、トランジスタQ31のコレクタ電流Icは次式(6)で表される。
【0014】
【数6】
【0015】
この(6)式を(3)式に代入し、抵抗R33の値を抵抗R31と同じ(R33 =R31 )とすると、I/Vアンプ101 のオープンループ利得Aは、次式(7)で表される。
【0016】
【数7】
【0017】
よって、−3dB帯域f−3dBは(2),(7)式より、次式(8)で表される。
【0018】
【数8】
【0019】
したがって、電源電圧Vccが変動した場合でも、トランジスタQ31のコレクタ電流Icは変らず、帯域の変化は起きないことになる。
【0020】
しかし、(8)式から帯域特性には帰還抵抗及び各抵抗の値が関係していることがわかる。半導体の製造プロセスのバラツキや温度の変動等により、抵抗の値は±20%〜±40%程度のバラツキがある。このため、帯域特性も大きくばらつくことになる。
【0021】
このように、図6に示した従来の電流電圧変換回路では、半導体の製造プロセスのバラツキや温度の変動等による抵抗の変動により、帯域特性を劣化させることなく光電流を所望のゲインで電圧に変換するという観点については、考慮がなされていない。
【0022】
本発明は、上記観点に着目してなされたもので、例えば、光情報記録媒体からデータを読み出す再生時に、受光素子からの出力される光電流を、半導体の製造プロセスのバラツキや温度の変動等の影響により抵抗値がばらついた場合でも、帯域特性を劣化させることなく所望のゲインで電圧に変換できる電流電圧変換回路、並びにその回路を用いた信号処理回路及び光学式情報再生装置を提供することを目的とする。
【0023】
【課題を解決するための手段】
上記課題を解決するため、請求項1に係る発明は、外部からの信号電流が入力される入力端子にベースが接続され、エミッタが第1の電源に接続された第1のトランジスタと、第2の電源と前記第1のトランジスタのコレクタとの間に接続された第1の負荷インピーダンスとを有する入力増幅段と、ベースが前記入力増幅段の出力に接続され、コレクタが前記第2の電源に接続された第2のトランジスタと、前記第1の電源と前記第2のトランジスタのエミッタとの間に接続された第2の負荷インピーダンスとを有する出力段と、一方の端子が前記第2のトランジスタのエミッタに接続され、他方の端子が前記入力端子に接続された帰還抵抗とを具備し、前記入力電流信号を電圧に変換するI/Vアンプと、前記帰還抵抗と少なくとも同一の製造プロセスにて形成される抵抗である第1の抵抗を有し、該第1の抵抗の抵抗値に応じて電流値が変化する可変電流源と、該可変電流源の出力に接続された定電流源とを具備した抵抗値依存電流源とを備え、前記抵抗値依存電流源の前記可変電流源の出力と前記定電流源の出力を前記I/Vアンプの入力増幅段を構成する前記第1のトランジスタのコレクタに接続して電流電圧変換回路を構成するものである。
【0024】
また、請求項2に係る発明は、請求項1に係る電流電圧変換回路において、前記可変電流源は、反転入力端子と前記第2の電源との間に前記第1の抵抗が接続された演算増幅器と、該演算増幅器の非反転入力端子に接続された定電圧源と、エミッタが前記演算増幅器の反転入力端子に接続され、ベースが前記演算増幅器の出力端子に接続された第3のトランジスタと、該第3のトランジスタのコレクタに入力が接続され、出力が前記定電流源の出力に接続された第1のカレントミラー回路とを有することを特徴とするものである。
【0025】
この請求項1及び請求項2に係る発明に対応する実施の形態は、第1の実施の形態である。このように構成された電流電圧変換回路においては、第1のトランジスタのコレクタ−エミッタ間に流れるコレクタ電流は、定電流源と可変電流源の出力電流と、第1の負荷インピーダンスに流れる電流で与えられる。そして、可変電流源の出力は第1の抵抗の値に応じて変動するので、I/Vアンプのオープンループ利得が第1の抵抗の値によって変動する。これにより、帰還抵抗の値が大きい方へばらついた場合に、I/Vアンプのオープンループ利得が大きくなるので、帯域特性の変動を押えられる。したがって、I/Vアンプのオープンループ利得を帰還抵抗の値の変動に合せて可変することができ、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性を劣化させることなく、入力電流信号を電圧に変換することが可能となる。
【0026】
請求項3に係る発明は、請求項2に記載の電流電圧変換回路と、該電流電圧変換回路からの出力電圧を増幅する電圧増幅回路とを有する信号処理回路であって、前記電流電圧変換回路の出力段は、出力電圧をシフトさせるレベルシフト回路を含み、前記電流電圧変換回路の抵抗値依存電流源は、ベースが前記第3のトランジスタのベースに接続された第4のトランジスタと、該第4のトランジスタのエミッタと前記第2の電源との間に接続された、前記帰還抵抗と少なくとも同一の製造プロセスにて形成される抵抗である第2の抵抗とを更に含み、前記電圧増幅回路は、前記電流電圧変換回路の前記I/Vアンプの出力が一方の入力に接続され、他方の入力に参照電圧が接続された差動増幅段と、前記第4のトランジスタのコレクタから供給される電流に応じて生成されるバイアス信号に基づき、前記差動増幅段の出力電圧を電流信号に変換する電圧電流変換段と、該電圧電流変換段の出力電流信号を電圧信号に変換する電流電圧変換段とを有することを特徴とするものである。
【0027】
また、請求項4に係る発明は、請求項3に係る信号処理回路において、前記電圧電流変換段は、一端が前記第4のトランジスタのコレクタに接続され、他端が前記バイアス信号を出力する第2のカレントミラー回路を含むことを特徴とするものである。
【0028】
この請求項3及び請求項4に係る発明に対応する実施の形態は、第2の実施の形態である。このように構成された信号処理回路においては、請求項2に係る電流電圧変換回路と同様の作用効果が得られると共に、第1の抵抗の値に応じて変動する可変電流源の出力電流を、電圧増幅回路の電圧電流変換段のバイアス信号としているので、電圧増幅回路のゲインが抵抗値に依存して変動する。これにより、抵抗値が変動した場合でも、電流電圧変換回路と電圧増幅回路を合せた信号処理回路全体でのゲインは一定となる。したがって、I/Vアンプのオープンループ利得を帰還抵抗の値の変動に合せて可変することができ、更に帰還抵抗の値のバラツキに応じて電圧増幅回路のゲインが変動するので、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性を劣化させることなく、入力電流信号を所望のゲインで電圧に変換することが可能となる。
【0029】
請求項5に係る発明は、外部からの電流信号が入力される入力端子にベースが接続され、エミッタが第1の電源に接続された第1のトランジスタと、第2の電源と前記第1のトランジスタのコレクタとの間に接続された第1の負荷インピーダンスとを有する入力増幅段と、ベースが前記入力増幅段の出力に接続され、コレクタが前記第2 の電源に接続された第2のトランジスタと、前記第1の電源と前記第2のトランジスタのエミッタとの間に接続された第2 の負荷インピーダンスと、出力電圧をシフトさせるレベルシフト回路とを有する出力段と、一方の端子が前記第2の負荷インピーダンスに接続され、他方の端子が前記入力端子に接続された帰還抵抗とを具備し、前記入力電流信号を電圧に変換するI/Vアンプと、演算増幅器と、該演算増幅器の非反転入力端子に接続された定電圧源と、前記演算増幅器の反転入力端子と前記第2の電源の間に接続され、前記帰還抵抗と少なくとも同一の製造プロセスにて形成される抵抗である第1の抵抗と、エミッタが前記演算増幅器の反転入力端子に接続され、ベースが前記演算増幅器の出力端子に接続された第3のトランジスタとを具備する抵抗値依存電流源と、前記I/Vアンプの出力が一方の入力に接続され、他方の入力に参照電圧が接続された差動増幅段と、前記第3のトランジスタのコレクタから供給される電流に応じて生成されるバイアス信号に基づき、前記差動増幅段の出力電圧を電流信号に変換する電圧電流変換段と、該電圧電流変換段の出力電流信号を電圧信号に変換する電流電圧変換段とを具備する、前記I/Vアンプからの出力電圧を増幅する電圧増幅回路とを備えて信号処理回路を構成するものである。
【0030】
この請求項5に係る発明に対応する実施の形態は、第3の実施の形態である。このように構成された信号処理回路においては、第1の抵抗の値に応じて変動する可変電流源の出力電流を電圧電流変換段のバイアス信号としているので、電圧増幅回路のゲインが抵抗値に依存して変動する。これにより、抵抗値が変動した場合でも、電流電圧変換回路と電圧増幅回路を合せた信号処理回路全体でのゲインは一定となる。したがって、帰還抵抗の値のバラツキに応じて電圧増幅回路のゲインが変動するので、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、ゲインを変動させることなく電流信号を所望のゲインで電圧に変換することが可能となる。
【0031】
請求項6に係る発明は、光記録媒体に光ビームを照射する光出力手段と、該光出力手段から照射された光ビームの前記光記録媒体からの反射光を受光し、少なくとも前記光記録媒体に記録された情報を検知する検知手段と、該検知手段から出力される検知信号電流を電流電圧変換する電流電圧変換手段と、該電流電圧変換手段からの出力信号を2値化し、信号処理する信号処理手段とを有する光学式情報再生装置であって、前記電流電圧変換手段は、請求項1又は2に記載の電流電圧変換回路、あるいは請求項3〜5のいずれか1項に記載の信号処理回路を含むことを特徴とするものである。
【0032】
この請求項6に係る発明に対応する実施の形態は、第4の実施の形態である。このように構成された光学式情報再生装置においては、電流電圧変換手段は、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性を劣化させることなく入力電流信号を所望のゲインで電圧に変換することが可能となるので、高速で安定した情報再生ができるようになる。
【0033】
【発明の実施の形態】
次に、実施の形態について説明する。図1は、本発明の第1の実施の形態に係る電流電圧変換回路の構成を示す回路構成図である。この電流電圧変換回路は、受光素子PDからの信号電流が入力される入力端子1にベースが接続され、エミッタがGNDに接続されたトランジスタQ1と、電源VccとトランジスタQ1のコレクタとの間に接続された負荷インピーダンスRcとを有する入力増幅段と、ベースが入力増幅段の出力に接続され、コレクタが電源Vccに接続されたトランジスタQ2と、GNDとトランジスタQ2のエミッタとの間に接続された負荷インピーダンスRoとを有する出力段と、一方の端子がトランジスタQ2のエミッタに接続され、他方の端子が入力端子に接続された帰還抵抗Rfとを具備し、電流信号を電圧に変換するI/Vアンプ3を備えている。
【0034】
また、帰還抵抗Rfと少なくとも同一の製造プロセスにて形成される抵抗である第1の抵抗R1と、反転入力端子と電源Vccとの間に上記第1の抵抗R1が接続された演算増幅器4と、該演算増幅器4の非反転入力端子に接続された定電圧源(Vr)5と、エミッタが演算増幅器4の反転入力端子に接続され、ベースが演算増幅器4の出力端子に接続されたトランジスタQ3と、トランジスタQ3のコレクタに入力が接続され、出力が定電流源(I1)6の出力に接続されたカレントミラー回路7とを具備し、第1の抵抗R1の抵抗値に応じて電流値が変化する可変電流源8と、該可変電流源8の出力に接続された定電流源(I1)6とからなる抵抗値依存電流源9とを備え、可変電流源8の出力と定電流源(I1)6の出力を、I/Vアンプ3を構成するトランジスタQ1のコレクタに接続するようにして、電流電圧変換回路を構成している。なお、図1において、2は出力段を構成するトランジスタQ2のエミッタに接続された出力端子である。
【0035】
次に、このように構成された第1の実施の形態の動作について説明する。例えば、光磁気ディスクからデータを読み出す再生時において、データ部からの反射光を受光素子PDが受光し、光電流Iinが流れたとすると、この光電流Iinは帰還抵抗Rfに供給される。このため、光電流Iinは帰還抵抗Rfにより電圧に変換されて出力される。I/Vアンプ3の入力端子電圧Vinは、トランジスタQ1のベース−エミッタ間電圧VBE(Q1)をVBEとすると、Vin=VBEとなる。よって、出力電圧Vo は、I/Vアンプ3の入力端子電圧をVin,帰還抵抗Rfの値をRf ,光電流Iinの値をIin とすると、次式(9)で表される。
【0036】
【数9】
【0037】
そして、図1に示す電流電圧変換回路の周波数特性である−3dB帯域f−3dBは、次式(10)で表される。なお、ここで、A:I/Vアンプ3のオープンループ利得、Cin:受光素子PDの接合容量等の寄生容量である。
【0038】
【数10】
【0039】
次に、I/Vアンプ3のオープンループ利得Aは、トランジスタQ1のコレクタ電流をIcとし、抵抗Rcの値をRc,ボルツマン定数をk,絶対温度をT,電子の電荷をqとすると、次式(11)で表される。
【0040】
【数11】
【0041】
また、可変電流源8の出力I2は、第1の抵抗R1の値をR1、定電圧源(Vr)5の値をVr,カレントミラー回路7の電流比を1とすると、次式(12)で表される。
【0042】
【数12】
【0043】
また抵抗値依存電流源9の出力Irは、定電流源(I1)6の値をI1とすると、次式(13)で表される。
【0044】
【数13】
【0045】
この(13)式より、トランジスタQ1,Q2のベース−エミッタ間電圧VBE(Q1),VBE(Q2)をVBEとすると、トランジスタQ1のコレクタ電流Icは次式(14)で表される。
【0046】
【数14】
【0047】
この(14)式を(11)式に代入し、抵抗R1の値を帰還抵抗Rfと同じ(R1=Rf)とすると、I/Vアンプ3のオープンループ利得Aは、次式(15)で表される。
【0048】
【数15】
【0049】
したがって、帰還抵抗Rfの値Rfが大きい方へばらついた場合に、I/Vアンプ3のオープンループ利得Aが大きくなるので、帯域特性の低下を抑えられ、帰還抵抗Rfの値Rfが小さい方へばらついた場合は、I/Vアンプ3のオープンループ利得Aが小さくなるので、帯域特性の増加を抑えられる。このため、I/Vアンプ3のオープンループ利得Aを帰還抵抗の値の変動に合せて可変することができ、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性を劣化させることなく入力電流信号を電圧に変換することが可能となる。
【0050】
次に、第2の実施の形態について説明する。図2は、本発明の第2の実施の形態に係る信号処理回路の構成を示す回路構成図である。この実施の形態に係る信号処理回路は、第1の実施の形態の電流電圧変換回路11と、電流電圧変換回路11からの出力電圧を増幅する電圧増幅回路12とを有する信号処理回路であって、電流電圧変換回路11の出力段は、トランジスタQ2のエミッタと負荷インピーダンスRoの間に接続され、ダイオード接続されたトランジスタQ7で構成したI/Vアンプ3の出力電圧をシフトさせるレベルシフト回路13を含み、電流電圧変換回路の抵抗値依存電流源9は、ベースがトランジスタQ3のベースに接続されたトランジスタQ6と、トランジスタQ6のエミッタと電源Vccとの間に接続された、帰還抵抗Rfと少なくとも同一の製造プロセスにて形成される抵抗である第2の抵抗R2とを更に含んで構成されている。
【0051】
一方、電圧増幅回路12は、I/Vアンプ3の出力が一方の入力に接続され、他方の入力に参照電圧が接続された差動増幅段14と、抵抗値依存電流源9のトランジスタQ6のコレクタから供給される電流に応じて生成されるバイアス信号に基づき、差動増幅段14の出力電圧を電流信号に変換する電圧電流変換段15と、電圧電流変換段15の出力電流信号を電圧信号に変換する電流電圧変換段16とで構成されている。
【0052】
ここで、トランジスタQ11,Q12と、ダイオード接続したトランジスタQ13,Q14と、電流源I11と、トランジスタQ11,Q12のエミッタ帰還抵抗REとを用いて、差動増幅段14を構成している。また、トランジスタQ15,Q16と、抵抗R3,R4と、抵抗値依存電流源9のトランジスタQ6のコレクタから供給される電流が入力されるトランジスタQ17,Q18で構成したカレントミラー回路17とを用いて電圧電流変換段15を構成している。また、トランジスタQ19,Q20と、抵抗R5,R6と、電流源I13と、電流バッファを構成するトランジスタQ21,Q22,電流源I14,I15と、電流電圧変換段16の入出力間に接続した抵抗RGによる並列帰還抵抗とで、電流電圧変換段16を構成している。
【0053】
次に、このように構成された第2の実施の形態の動作について説明する。電流電圧変換回路11については、レベルシフト回路13により出力電圧がシフトする以外は、第1の実施の形態と同様の作用、効果を奏する。次に、電圧増幅回路12の動作についてみると、まず、差動増幅段14のゲインGain1は、抵抗REの値をRE,トランジスタQ11,Q12,Q13のエミッタ抵抗をre(Q11) ,re(Q12) ,re(Q13) ,電流源I11の値をI11 ,ボルツマン定数をk,絶対温度をT,電子の電荷をqとすると、次式(16)で表される。
【0054】
【数16】
【0055】
また、電圧電流変換段15のコンダクタンスgmは、第2の抵抗R2の値をR2,定電圧源(Vr)5の値をVr,トランジスタQ15,Q16のエミッタ抵抗をre(Q15) ,re(Q16) ,カレントミラー回路17の電流比を1とすると、次式(17)で表される。
【0056】
【数17】
【0057】
ここで、電圧増幅回路全体のゲインGain は、抵抗RGの値をRGとすると、次式(18)で表される。
【0058】
【数18】
【0059】
(16)式、(17)式を(18)式に代入すると、電圧増幅回路全体のゲインGain は、次式(19)で表される。
【0060】
【数19】
【0061】
よって、信号処理回路全体の電流電圧変換ゲインGain total は、帰還抵抗Rfの値をRf とすると、次式(20)で表される。
【0062】
【数20】
【0063】
また、光電流Iinの値をIin ,参照電圧の値をV1とすると、I/Vアンプ3の出力電圧は次式(21)となり、信号処理回路の出力電圧Vout は、次式(22)で表される。
【0064】
【数21】
【0065】
【数22】
【0066】
したがって、各抵抗値(Rf,RG,RE,R2 )、電流値(I11 )、電圧値(Vr)を最適化することで、所望のゲインを設定でき、帰還抵抗Rfの値Rfがばらついた場合でも、抵抗R2の値R2も同様にばらつくので、信号処理回路全体の電流電圧変換ゲインGain total は変動しない。
【0067】
このため、I/Vアンプ3のオープンループ利得Aを帰還抵抗Rfの値の変動に合せて可変することができ、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性を劣化させることなく、且つゲインを変動させることなく入力電流信号を電圧に変換することが可能となる。
【0068】
なお、参照電圧として、図3に示すように、I/Vアンプ3と同様な構成の回路(ダミーI/Vアンプ:図2に示すI/Vアンプの構成要素にダッシュを付して示している)の出力を用いることにより、参照電圧V1は、V1=2VBEとなるので、(22)式は、次式(23)となる。
【0069】
【数23】
【0070】
これにより、第2の実施の形態と同様の作用効果が得られると共に、入力電流信号分のみを増幅することが可能となる。
【0071】
また、上記第2の実施の形態は1つの受光素子の信号を処理する場合を示しているが、2つの受光素子の出力の差信号を生成する場合には、一方の受光素子は図2に示すように接続し、他方の受光素子は、図2に示した第2の実施の形態の電流電圧変換回路からトランジスタQ6と第2の抵抗R2を除いた構成の電流電圧変換回路への入力にその出力を接続し、その電流電圧変換回路の出力を参照電圧として用いるようにする。このように構成することで、参照電圧V1は、他方の受光素子からの信号電流の値をIin2とすると、次式(24)となる。
【0072】
【数24】
【0073】
よって、(24)式を(22)式に代入すると、信号処理回路の出力電圧Vout は次式(25)となる。
【0074】
【数25】
【0075】
これにより、第2の実施の形態と同様の作用効果が得られると共に、2 つの入力電流信号の差分のみを増幅することが可能となる。
【0076】
次に、第3の実施の形態について説明する。図4は本発明の第3の実施の形態に係る信号処理回路の構成を示す回路構成図である。この実施の形態に係る信号処理回路は、外部からの電流信号が入力される入力端子にベースが接続され、エミッタがGNDに接続されたトランジスタQ1と、電源VccとトランジスタQ1のコレクタとの間に接続された負荷インピーダンスRcとを具備する入力増幅段と、ベースが前記入力増幅段の出力に接続され、コレクタが電源VCCに接続されたトランジスタQ2と、GNDとトランジスタQ2のエミッタとの間に接続された負荷インピーダンスRoと、トランジスタQ2のエミッタと負荷インピーダンスRoの間に接続され、ダイオード接続されたトランジスタQ7で構成したI/Vアンプ3の出力電圧をシフトさせるレベルシフト回路13とを具備する出力段と、一方の端子が負荷インピーダンスRoに接続され、他方の端子が入力端子に接続された帰還抵抗Rfとからなり、入力電流信号を電圧に変換するI/Vアンプ3を備えている。
【0077】
また、演算増幅器4と、演算増幅器4の非反転入力端子と電源Vccの間に接続された定電圧源(Vr)5と、演算増幅器4の反転入力端子と電源Vccの間に接続され、帰還抵抗Rfと少なくとも同一の製造プロセスにて形成される抵抗である第1の抵抗R1と、エミッタが演算増幅器4の反転入力端子に接続され、ベースが演算増幅器4の出力端子に接続されたトランジスタQ3とからなる抵抗値依存電流源9を備え、更に、I/Vアンプ3の出力が一方の入力に接続され、他方の入力に参照電圧が接続された差動増幅段14と、抵抗値依存電流源9のトランジスタQ3のコレクタから供給される電流に応じて生成されるバイアス信号に基づき、差動増幅段14の出力電圧を電流信号に変換する電圧電流変換段15と、電圧電流変換段15の出力電流信号を電圧信号に変換する電流電圧変換段16とからなる電圧増幅回路12とで、信号処理回路を構成している。
【0078】
ここで、トランジスタQ11,Q12と、ダイオード接続したトランジスタQ13,Q14と、電流源I11と、トランジスタQ11,Q12のエミッタ帰還抵抗REとを用いて、差動増幅段14を構成している。また、トランジスタQ15,Q16と、抵抗R3,R4と、抵抗値依存電流源9のトランジスタQ3のコレクタから供給される電流が入力されるトランジスタQ17,Q18で構成したカレントミラー回路17とを用いて電圧電流変換段15を構成している。また、トランジスタQ19,Q20と、抵抗R5,R6と、電流源I13と、電流バッファを構成するトランジスタQ21,Q22、電流源I14,I15と、電流電圧変換段16の入出力間に接続した抵抗RGによる並列帰還抵抗とで、電流電圧変換段16を構成している。
【0079】
次に、このように構成された第3の実施の形態の動作について説明する。I/Vアンプ3の出力電圧及び帯域特性は(21),(10)式に示す通りとなる。また、電圧増幅回路12の動作ついてみると、第2の実施の形態の電圧増幅回路と同様の動作をし、第2の抵抗R2を第1の抵抗R1に置き換え、第1の抵抗R1の値をR1とすると、(22)式より、信号処理回路の出力電圧Vout3は、次式(26)で表される。
【0080】
【数26】
【0081】
したがって、各抵抗値(Rf,RG,RE,R1 )、電流値(I11 )、電圧値(Vr)を最適化することで、所望のゲインを設定でき、帰還抵抗Rfの値Rfがばらついた場合でも、抵抗R1の値R1も同様にばらつくので、信号処理回路全体の電流電圧変換ゲインGain total は変動しない。
【0082】
このため、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、ゲインを変動させることなく入力電流信号を電圧に変換することが可能となる。なお、第2の実施の形態と同様に、参照電圧として、図3に示すI/Vアンプ3と同様の回路(ダミーI/Vアンプ)の出力を用いることにより、参照電圧V1は、V1=2VBEとなるので、(26)式は、次式(27)となる。
【0083】
【数27】
【0084】
これにより、第3の実施の形態と同様の作用効果が得られると共に、入力信号電流分のみを増幅することが可能となる。
【0085】
また、上記第3の実施の形態は1つの受光素子の信号を処理する場合を示しているが、2つの受光素子の出力の差信号を生成する場合には、一方の受光素子は図4に示すように接続し、他方の受光素子は、図4に示した第3の実施の形態のI/Vアンプ3と同様の回路への入力に、その出力を接続し、そのI/Vアンプの出力を参照電圧として用いる。このように構成することで、参照電圧V1は、他方の受光素子からの信号電流の値をIin2とすると、次式(28)となる。
【0086】
【数28】
【0087】
よって、(28)式を(26)式に代入すると、信号処理回路の出力電圧Vout3は次式(29)となる。
【0088】
【数29】
【0089】
これにより、第3の実施の形態と同様の作用効果が得られると共に、2 つの入力電流信号の差分のみを増幅することが可能となる。
【0090】
次に、第4の実施の形態について説明する。図5は、本発明の第4の実施の形態に係る光学式再生装置の構成を示すブロック構成図である。本実施の形態に係る光学式再生装置は、光ディスク21に光ビームを照射する光出力手段22と、光出力手段22から照射された光ビームの光ディスク21からの反射光を受光し、少なくとも光ディスク21に記録された情報を検知する検知手段23と、検知手段23から出力される検知信号電流を電流電圧変換する電流電圧変換手段24と、電流電圧変換手段24からの出力信号を2値化し、信号処理する信号処理手段25とで構成されている。そして、電流電圧変換手段24は、第1の実施の形態に係る電流電圧変換回路、あるいは第2の実施の形態又は第3の実施の形態に係る信号処理回路を含んだ構成となっている。
【0091】
このように構成された光学式情報再生装置においては、電流電圧変換手段24は、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性を劣化させることなく入力電流信号を所望のゲインで電圧に変換することが可能となるので、光ディスク21に記録された情報を高速且つ安定して再生することができるようになる。
【0092】
【発明の効果】
以上実施の形態に基づいて説明したように、本発明によれば、半導体の製造プロセスのバラツキや温度の変動等の影響により抵抗値がばらついた場合でも、帯域特性を劣化させることなく電流信号を所望のゲインで電圧に変換することが可能な電流電圧変換回路、並びにその回路を用いた信号処理回路及び光学式情報再生装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る電流電圧変換回路の構成を示す回路構成図である。
【図2】本発明の第2の実施の形態に係る信号処理回路の構成を示す回路構成図である。
【図3】図2に示した信号処理回路における参照電圧を生成するダミーI/Vアンプの構成を示す回路構成図である。
【図4】本発明の第3の実施の形態に係る信号処理回路の構成を示す回路構成図である。
【図5】本発明の第4の実施の形態に係る光学式情報再生装置の構成を示すブロック構成図である。
【図6】従来の電流電圧変換回路の構成例を示す回路構成図である。
【符号の説明】
1 入力端子
2 出力端子
3 I/Vアンプ
4 演算増幅器
5 定電圧源
6 定電流源
7 カレントミラー回路
8 可変電流源
9 抵抗値依存電流源
11 電流電圧変換回路
12 電圧増幅回路
13 レベルシフト回路
14 差動増幅段
15 電圧電流変換段
16 電流電圧変換段
17 カレントミラー回路
21 光ディスク
22 光出力手段
23 検知手段
24 電流電圧変換手段
25 信号処理手段
Claims (6)
- 外部からの電流信号が入力される入力端子にベースが接続され、エミッタが第1の電源に接続された第1のトランジスタと、第2の電源と前記第1のトランジスタのコレクタとの間に接続された第1の負荷インピーダンスとを有する入力増幅段と、ベースが前記入力増幅段の出力に接続され、コレクタが前記第2の電源に接続された第2のトランジスタと、前記第1の電源と前記第2のトランジスタのエミッタとの間に接続された第2の負荷インピーダンスとを有する出力段と、一方の端子が前記第2のトランジスタのエミッタに接続され、他方の端子が前記入力端子に接続された帰還抵抗とを具備し、前記入力電流信号を電圧に変換するI/Vアンプと、
前記帰還抵抗と少なくとも同一の製造プロセスにて形成される抵抗である第1の抵抗を有し、該第1の抵抗の抵抗値に応じて電流値が変化する可変電流源と、該可変電流源の出力に接続された定電流源とを具備した抵抗値依存電流源とを備え、
前記抵抗値依存電流源の前記可変電流源の出力と前記定電流源の出力を、前記I/Vアンプの入力増幅段を構成する前記第1のトランジスタのコレクタに接続したことを特徴とする電流電圧変換回路。 - 前記可変電流源は、反転入力端子と前記第2の電源との間に前記第1の抵抗が接続された演算増幅器と、該演算増幅器の非反転入力端子に接続された定電圧源と、エミッタが前記演算増幅器の反転入力端子に接続され、ベースが前記演算増幅器の出力端子に接続された第3のトランジスタと、該第3のトランジスタのコレクタに入力が接続され、出力が前記定電流源の出力に接続された第1のカレントミラー回路とを有することを特徴とする請求項1に係る電流電圧変換回路。
- 請求項2に記載の電流電圧変換回路と、該電流電圧変換回路からの出力電圧を増幅する電圧増幅回路とを有する信号処理回路であって、前記電流電圧変換回路の出力段は、出力電圧をシフトさせるレベルシフト回路を含み、前記電流電圧変換回路の抵抗値依存電流源は、ベースが前記第3のトランジスタのベースに接続された第4のトランジスタと、該第4のトランジスタのエミッタと前記第2の電源との間に接続された、前記帰還抵抗と少なくとも同一の製造プロセスにて形成される抵抗である第2の抵抗とを更に含み、前記電圧増幅回路は、前記電流電圧変換回路の前記I/Vアンプの出力が一方の入力に接続され、他方の入力に参照電圧が接続された差動増幅段と、前記第4のトランジスタのコレクタから供給される電流に応じて生成されるバイアス信号に基づき、前記差動増幅段の出力電圧を電流信号に変換する電圧電流変換段と、該電圧電流変換段の出力電流信号を電圧信号に変換する電流電圧変換段とを有することを特徴とする信号処理回路。
- 前記電圧電流変換段は、一端が前記第4のトランジスタのコレクタに接続され、他端が前記バイアス信号を出力する第2のカレントミラー回路を含むことを特徴とする請求項3に係る信号処理回路。
- 外部からの電流信号が入力される入力端子にベースが接続され、エミッタが第1の電源に接続された第1のトランジスタと、第2の電源と前記第1のトランジスタのコレクタとの間に接続された第1の負荷インピーダンスとを有する入力増幅段と、ベースが前記入力増幅段の出力に接続され、コレクタが前記第2の電源に接続された第2のトランジスタと、前記第1の電源と前記第2のトランジスタのエミッタとの間に接続された第2の負荷インピーダンスと、出力電圧をシフトさせるレベルシフト回路とを有する出力段と、一方の端子が前記第2の負荷インピーダンスに接続され、他方の端子が前記入力端子に接続された帰還抵抗とを具備し、前記入力電流信号を電圧に変換するI/Vアンプと、
演算増幅器と、該演算増幅器の非反転入力端子に接続された定電圧源と、前記演算増幅器の反転入力端子と前記第2の電源の間に接続され、前記帰還抵抗と少なくとも同一の製造プロセスにて形成される抵抗である第1の抵抗と、エミッタが前記演算増幅器の反転入力端子に接続され、ベースが前記演算増幅器の出力端子に接続された第3のトランジスタとを具備する抵抗値依存電流源と、
前記I/Vアンプの出力が一方の入力に接続され、他方の入力に参照電圧が接続された差動増幅段と、前記第3のトランジスタのコレクタから供給される電流に応じて生成されるバイアス信号に基づき、前記差動増幅段の出力電圧を電流信号に変換する電圧電流変換段と、該電圧電流変換段の出力電流信号を電圧信号に変換する電流電圧変換段とを具備する、前記I/Vアンプからの出力電圧を増幅する電圧増幅回路とを備えていることを特徴とする信号処理回路。 - 光記録媒体に光ビームを照射する光出力手段と、該光出力手段から照射された光ビームの前記光記録媒体からの反射光を受光し、少なくとも前記光記録媒体に記録された情報を検知する検知手段と、該検知手段から出力される検知信号電流を電流電圧変換する電流電圧変換手段と、該電流電圧変換手段からの出力信号を2値化し、信号処理する信号処理手段とを有する光学式情報再生装置であって、前記電流電圧変換手段は、請求項1又は2に記載の電流電圧変換回路、或いは、請求項3〜5のいずれか1項に記載の信号処理回路を含むことを特徴とする光学式情報再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002252679A JP2004096288A (ja) | 2002-08-30 | 2002-08-30 | 電流電圧変換回路、並びにそれを用いた信号処理回路及び光学式情報再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002252679A JP2004096288A (ja) | 2002-08-30 | 2002-08-30 | 電流電圧変換回路、並びにそれを用いた信号処理回路及び光学式情報再生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004096288A true JP2004096288A (ja) | 2004-03-25 |
Family
ID=32058892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002252679A Pending JP2004096288A (ja) | 2002-08-30 | 2002-08-30 | 電流電圧変換回路、並びにそれを用いた信号処理回路及び光学式情報再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004096288A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014090445A (ja) * | 2009-07-30 | 2014-05-15 | Qualcomm Incorporated | バイアス電流モニタおよびアンプのための制御機構 |
CN115696689A (zh) * | 2022-11-17 | 2023-02-03 | 中船重工安谱(湖北)仪器有限公司 | 荧光聚合物探测仪光源驱动***及方法 |
-
2002
- 2002-08-30 JP JP2002252679A patent/JP2004096288A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014090445A (ja) * | 2009-07-30 | 2014-05-15 | Qualcomm Incorporated | バイアス電流モニタおよびアンプのための制御機構 |
US9166533B2 (en) | 2009-07-30 | 2015-10-20 | Qualcomm Incorporated | Bias current monitor and control mechanism for amplifiers |
CN115696689A (zh) * | 2022-11-17 | 2023-02-03 | 中船重工安谱(湖北)仪器有限公司 | 荧光聚合物探测仪光源驱动***及方法 |
CN115696689B (zh) * | 2022-11-17 | 2023-11-21 | 中船重工安谱(湖北)仪器有限公司 | 荧光聚合物探测仪光源驱动***及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1835392B (zh) | 光接收放大器电路和具备该电路的光拾取器装置 | |
JP3827542B2 (ja) | 光増幅器及びこれを用いた光ピックアップ装置 | |
JP2007122841A (ja) | 受光アンプ回路及び光ピックアップ装置 | |
US5691663A (en) | Single-ended supply preamplifier with high power supply rejection ratio | |
JP2889803B2 (ja) | レベル設定回路 | |
KR0152701B1 (ko) | 감쇠 귀환형 차동증폭기 | |
US5914630A (en) | MR head preamplifier with output signal amplitude which is independent of head resistance | |
US5111156A (en) | Current amplifier circuit | |
JP2004096288A (ja) | 電流電圧変換回路、並びにそれを用いた信号処理回路及び光学式情報再生装置 | |
JP2010136030A (ja) | 受光増幅回路および光ディスク装置 | |
JP4148045B2 (ja) | フォトダイオード回路 | |
JP2621537B2 (ja) | 光電流電圧変換器及び光ディスク記録/再生装置 | |
JP4315104B2 (ja) | 信号処理回路及び光ディスク記録再生装置 | |
JP2004288243A (ja) | 受光アンプ回路およびそれを備えた光ピックアップ装置 | |
JP4680118B2 (ja) | 受光増幅回路および光ピックアップ | |
JP2005210147A (ja) | 受光アンプ回路及びそれを備える光ピックアップ素子 | |
JP2005244864A (ja) | 差動アンプ回路およびそれを備えた光ピックアップ装置 | |
JP4499061B2 (ja) | 受光アンプ回路、受光ic及び電子機器 | |
JP2006166145A (ja) | 非反転増幅器およびそれを備える受光アンプ素子ならびに光ピックアップ素子 | |
US7944249B2 (en) | Photoreceiving circuit | |
US6885247B2 (en) | Current amplifier | |
JP2007150608A (ja) | 受光増幅回路、及び、光ピックアップ装置 | |
JP2003124753A (ja) | 光信号増幅回路 | |
JP2557398B2 (ja) | 増幅回路 | |
JP2005294940A (ja) | 半導体回路装置及び演算増幅装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080205 |