JP2004096288A - 電流電圧変換回路、並びにそれを用いた信号処理回路及び光学式情報再生装置 - Google Patents
電流電圧変換回路、並びにそれを用いた信号処理回路及び光学式情報再生装置 Download PDFInfo
- Publication number
- JP2004096288A JP2004096288A JP2002252679A JP2002252679A JP2004096288A JP 2004096288 A JP2004096288 A JP 2004096288A JP 2002252679 A JP2002252679 A JP 2002252679A JP 2002252679 A JP2002252679 A JP 2002252679A JP 2004096288 A JP2004096288 A JP 2004096288A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- output
- transistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Optical Communication System (AREA)
Abstract
【課題】抵抗値の変動に対する帯域特性及びゲインの変動を抑えることが可能な電流電圧変換回路並びにその回路を用いた信号処理回路及び光学式情報再生装置を提供する。
【解決手段】電流信号の入力端子１にベースを接続した第１のトランジスタＱ１と第１の負荷インピーダンスＲｃとからなる入力増幅段と、ベースを入力増幅段の出力に接続した第２のトランジスタＱ２と第１の負荷インピーダンスＲｏとからなる出力段と、入出力間に接続した帰還抵抗Ｒｆとで構成したＩ／Ｖアンプ３と、帰還抵抗と同一の製造プロセスで形成された第１の抵抗Ｒ１と、該第１の抵抗の抵抗値に応じて電流値が変化する可変電流源８と、該可変電流源の出力に接続された定電流源６とからなる抵抗値依存電流源９とを備え、前記可変電流源の出力と定電流源の出力を、Ｉ／Ｖアンプの入力増幅段の第１のトランジスタのコレクタに接続して電流電圧変換回路を構成する。
【選択図】 図１
【解決手段】電流信号の入力端子１にベースを接続した第１のトランジスタＱ１と第１の負荷インピーダンスＲｃとからなる入力増幅段と、ベースを入力増幅段の出力に接続した第２のトランジスタＱ２と第１の負荷インピーダンスＲｏとからなる出力段と、入出力間に接続した帰還抵抗Ｒｆとで構成したＩ／Ｖアンプ３と、帰還抵抗と同一の製造プロセスで形成された第１の抵抗Ｒ１と、該第１の抵抗の抵抗値に応じて電流値が変化する可変電流源８と、該可変電流源の出力に接続された定電流源６とからなる抵抗値依存電流源９とを備え、前記可変電流源の出力と定電流源の出力を、Ｉ／Ｖアンプの入力増幅段の第１のトランジスタのコレクタに接続して電流電圧変換回路を構成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、電流信号を所望の電圧に変換する電流電圧変換回路、例えば、光磁気ディスクや光ディスクに記録されたデータを読み取るための電流電圧変換回路、並びにこの回路を用いた信号処理回路及び光学式情報再生装置に関し、特に、抵抗値の変動に対する帯域特性及びゲインの変動を押えることができる電流電圧変換回路並びにこの回路を用いた信号処理回路及び光学式情報再生装置に関する。
【０００２】
【従来技術】
従来、信号電流を所望の電圧に変換する電流電圧変換回路としては、図６に示す回路構成のものが特開平１０−４１７５４号公報に開示されている。この公報開示の電流電圧変換回路は、図６に示すように、ＮＰＮ型のトランジスタＱ３１と該トランジスタＱ３１のコレクタを電源端子に接続させる抵抗Ｒ３１とからなるエミッタ接地回路と、トランジスタＱ３１のコレクタ出力をベース入力とするＮＰＮ型のトランジスタＱ３２と該トランジスタＱ３２のエミッタをＧＮＤに接続させる抵抗Ｒ３２とからなるエミッタフォロア回路と、このエミッタフォロア回路の出力であるエミッタ出力を、エミッタ接地回路の入力であるトランジスタＱ３１のベースに帰還させる帰還抵抗Ｒｆとを有するＩ／Ｖアンプ１０１ を備えている。
【０００３】
そして、このＩ／Ｖアンプ１０１ に対して、エミッタが電源に接続された２つのＰＮＰ型トランジスタＱ３７，Ｑ３８からなる第１のカレントミラー回路１０２ と、コレクタが第１のカレントミラー回路１０２ の入力に接続され、エミッタが抵抗Ｒ３４を介してＧＮＤに接続されたトランジスタＱ３９と、トランジスタＱ３９のベースと電源の間に接続された抵抗Ｒ３５と、コレクタとベースが接続され、トランジスタＱ３９のベースとＧＮＤの間に直列に接続された２つのトランジスタＱ４０，Ｑ４１とからなり、トランジスタＱ３１のコレクタ電流の減少を補償するための補償電流源１０３ を設け、更に、エミッタがＧＮＤに接続された２つのＮＰＮ型トランジスタＱ３３，Ｑ３４からなる第２のカレントミラー回路１０４ と、第２のカレントミラー回路１０４ の入力と電源の間に直列に接続された抵抗Ｒ３３とコレクタとベースが接続された２つのトランジスタＱ３５，Ｑ３６とからなり、過剰な電流を分流するための分流回路１０５ を設け、補償電流源１０３ の出力と分流回路１０５ の出力を、Ｉ／Ｖアンプ１０１ を構成するＮＰＮ型のトランジスタＱ３１のコレクタに接続して、電流電圧変換回路を構成している。
【０００４】
次に、このように構成された電流電圧変換回路の動作について説明する。例えば、光磁気ディスクからデータを読み出す再生時において、データ部からの反射光を受光素子ＰＤが受光し、光電流Ｉｉｎが流れたとすると、この光電流Ｉｉｎは帰還抵抗Ｒｆに供給される。このため、光電流Ｉｉｎは帰還抵抗Ｒｆにより電圧に変換されて出力される。Ｉ／Ｖアンプ１０１ の入力端子電圧Ｖｉｎは、トランジスタＱ３１のベース−エミッタ間電圧ＶＢＥ（Ｑ３１） をＶＢＥとすると、Ｖｉｎ＝ＶＢＥとなる。よって、出力電圧Ｖｏ は、Ｉ／Ｖアンプ１０１ の入力端子電圧をＶｉｎ ，帰還抵抗Ｒｆの値をＲｆ ，光電流Ｉｉｎの値をＩｉｎ とすると、次式（１）で表される。
【０００５】
【数１】
【０００６】
【発明が解決しようとする課題】
そして、図６に示す電流電圧変換回路の周波数特性である−３ｄＢ帯域ｆ−３ｄＢは、次式（２）で表される。なお、ここで、Ａ：Ｉ／Ｖアンプのオープンループ利得、Ｃｉｎ：受光素子ＰＤの接合容量等の寄生容量である。
【０００７】
【数２】
【０００８】
次に、Ｉ／Ｖアンプ１のオープンループ利得Ａは、トランジスタＱ３１のコレクタ電流をＩｃとし、抵抗Ｒ３１の値をＲ３１ ，ボルツマン定数をｋ，絶対温度をＴ，電子の電荷をｑとすると、次式（３）で表される。
【０００９】
【数３】
【００１０】
また、補償電流源の出力Ｉ１、分流回路の出力Ｉ２は、カレントミラー回路２，３の電流比をそれぞれ１とし、抵抗Ｒ３３，Ｒ３４の値をＲ３３ ，Ｒ３４ とすると、次式（４），（５）で表される。
【００１１】
【数４】
【００１２】
【数５】
【００１３】
この（４），（５）式より、トランジスタＱ３１，Ｑ３２のベース−エミッタ間電圧ＶＢＥ（Ｑ３１） ，ＶＢＥ（Ｑ３２） をＶＢＥとすると、トランジスタＱ３１のコレクタ電流Ｉｃは次式（６）で表される。
【００１４】
【数６】
【００１５】
この（６）式を（３）式に代入し、抵抗Ｒ３３の値を抵抗Ｒ３１と同じ（Ｒ３３ ＝Ｒ３１ ）とすると、Ｉ／Ｖアンプ１０１ のオープンループ利得Ａは、次式（７）で表される。
【００１６】
【数７】
【００１７】
よって、−３ｄＢ帯域ｆ−３ｄＢは（２），（７）式より、次式（８）で表される。
【００１８】
【数８】
【００１９】
したがって、電源電圧Ｖｃｃが変動した場合でも、トランジスタＱ３１のコレクタ電流Ｉｃは変らず、帯域の変化は起きないことになる。
【００２０】
しかし、（８）式から帯域特性には帰還抵抗及び各抵抗の値が関係していることがわかる。半導体の製造プロセスのバラツキや温度の変動等により、抵抗の値は±２０％〜±４０％程度のバラツキがある。このため、帯域特性も大きくばらつくことになる。
【００２１】
このように、図６に示した従来の電流電圧変換回路では、半導体の製造プロセスのバラツキや温度の変動等による抵抗の変動により、帯域特性を劣化させることなく光電流を所望のゲインで電圧に変換するという観点については、考慮がなされていない。
【００２２】
本発明は、上記観点に着目してなされたもので、例えば、光情報記録媒体からデータを読み出す再生時に、受光素子からの出力される光電流を、半導体の製造プロセスのバラツキや温度の変動等の影響により抵抗値がばらついた場合でも、帯域特性を劣化させることなく所望のゲインで電圧に変換できる電流電圧変換回路、並びにその回路を用いた信号処理回路及び光学式情報再生装置を提供することを目的とする。
【００２３】
【課題を解決するための手段】
上記課題を解決するため、請求項１に係る発明は、外部からの信号電流が入力される入力端子にベースが接続され、エミッタが第１の電源に接続された第１のトランジスタと、第２の電源と前記第１のトランジスタのコレクタとの間に接続された第１の負荷インピーダンスとを有する入力増幅段と、ベースが前記入力増幅段の出力に接続され、コレクタが前記第２の電源に接続された第２のトランジスタと、前記第１の電源と前記第２のトランジスタのエミッタとの間に接続された第２の負荷インピーダンスとを有する出力段と、一方の端子が前記第２のトランジスタのエミッタに接続され、他方の端子が前記入力端子に接続された帰還抵抗とを具備し、前記入力電流信号を電圧に変換するＩ／Ｖアンプと、前記帰還抵抗と少なくとも同一の製造プロセスにて形成される抵抗である第１の抵抗を有し、該第１の抵抗の抵抗値に応じて電流値が変化する可変電流源と、該可変電流源の出力に接続された定電流源とを具備した抵抗値依存電流源とを備え、前記抵抗値依存電流源の前記可変電流源の出力と前記定電流源の出力を前記Ｉ／Ｖアンプの入力増幅段を構成する前記第１のトランジスタのコレクタに接続して電流電圧変換回路を構成するものである。
【００２４】
また、請求項２に係る発明は、請求項１に係る電流電圧変換回路において、前記可変電流源は、反転入力端子と前記第２の電源との間に前記第１の抵抗が接続された演算増幅器と、該演算増幅器の非反転入力端子に接続された定電圧源と、エミッタが前記演算増幅器の反転入力端子に接続され、ベースが前記演算増幅器の出力端子に接続された第３のトランジスタと、該第３のトランジスタのコレクタに入力が接続され、出力が前記定電流源の出力に接続された第１のカレントミラー回路とを有することを特徴とするものである。
【００２５】
この請求項１及び請求項２に係る発明に対応する実施の形態は、第１の実施の形態である。このように構成された電流電圧変換回路においては、第１のトランジスタのコレクタ−エミッタ間に流れるコレクタ電流は、定電流源と可変電流源の出力電流と、第１の負荷インピーダンスに流れる電流で与えられる。そして、可変電流源の出力は第１の抵抗の値に応じて変動するので、Ｉ／Ｖアンプのオープンループ利得が第１の抵抗の値によって変動する。これにより、帰還抵抗の値が大きい方へばらついた場合に、Ｉ／Ｖアンプのオープンループ利得が大きくなるので、帯域特性の変動を押えられる。したがって、Ｉ／Ｖアンプのオープンループ利得を帰還抵抗の値の変動に合せて可変することができ、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性を劣化させることなく、入力電流信号を電圧に変換することが可能となる。
【００２６】
請求項３に係る発明は、請求項２に記載の電流電圧変換回路と、該電流電圧変換回路からの出力電圧を増幅する電圧増幅回路とを有する信号処理回路であって、前記電流電圧変換回路の出力段は、出力電圧をシフトさせるレベルシフト回路を含み、前記電流電圧変換回路の抵抗値依存電流源は、ベースが前記第３のトランジスタのベースに接続された第４のトランジスタと、該第４のトランジスタのエミッタと前記第２の電源との間に接続された、前記帰還抵抗と少なくとも同一の製造プロセスにて形成される抵抗である第２の抵抗とを更に含み、前記電圧増幅回路は、前記電流電圧変換回路の前記Ｉ／Ｖアンプの出力が一方の入力に接続され、他方の入力に参照電圧が接続された差動増幅段と、前記第４のトランジスタのコレクタから供給される電流に応じて生成されるバイアス信号に基づき、前記差動増幅段の出力電圧を電流信号に変換する電圧電流変換段と、該電圧電流変換段の出力電流信号を電圧信号に変換する電流電圧変換段とを有することを特徴とするものである。
【００２７】
また、請求項４に係る発明は、請求項３に係る信号処理回路において、前記電圧電流変換段は、一端が前記第４のトランジスタのコレクタに接続され、他端が前記バイアス信号を出力する第２のカレントミラー回路を含むことを特徴とするものである。
【００２８】
この請求項３及び請求項４に係る発明に対応する実施の形態は、第２の実施の形態である。このように構成された信号処理回路においては、請求項２に係る電流電圧変換回路と同様の作用効果が得られると共に、第１の抵抗の値に応じて変動する可変電流源の出力電流を、電圧増幅回路の電圧電流変換段のバイアス信号としているので、電圧増幅回路のゲインが抵抗値に依存して変動する。これにより、抵抗値が変動した場合でも、電流電圧変換回路と電圧増幅回路を合せた信号処理回路全体でのゲインは一定となる。したがって、Ｉ／Ｖアンプのオープンループ利得を帰還抵抗の値の変動に合せて可変することができ、更に帰還抵抗の値のバラツキに応じて電圧増幅回路のゲインが変動するので、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性を劣化させることなく、入力電流信号を所望のゲインで電圧に変換することが可能となる。
【００２９】
請求項５に係る発明は、外部からの電流信号が入力される入力端子にベースが接続され、エミッタが第１の電源に接続された第１のトランジスタと、第２の電源と前記第１のトランジスタのコレクタとの間に接続された第１の負荷インピーダンスとを有する入力増幅段と、ベースが前記入力増幅段の出力に接続され、コレクタが前記第２ の電源に接続された第２のトランジスタと、前記第１の電源と前記第２のトランジスタのエミッタとの間に接続された第２ の負荷インピーダンスと、出力電圧をシフトさせるレベルシフト回路とを有する出力段と、一方の端子が前記第２の負荷インピーダンスに接続され、他方の端子が前記入力端子に接続された帰還抵抗とを具備し、前記入力電流信号を電圧に変換するＩ／Ｖアンプと、演算増幅器と、該演算増幅器の非反転入力端子に接続された定電圧源と、前記演算増幅器の反転入力端子と前記第２の電源の間に接続され、前記帰還抵抗と少なくとも同一の製造プロセスにて形成される抵抗である第１の抵抗と、エミッタが前記演算増幅器の反転入力端子に接続され、ベースが前記演算増幅器の出力端子に接続された第３のトランジスタとを具備する抵抗値依存電流源と、前記Ｉ／Ｖアンプの出力が一方の入力に接続され、他方の入力に参照電圧が接続された差動増幅段と、前記第３のトランジスタのコレクタから供給される電流に応じて生成されるバイアス信号に基づき、前記差動増幅段の出力電圧を電流信号に変換する電圧電流変換段と、該電圧電流変換段の出力電流信号を電圧信号に変換する電流電圧変換段とを具備する、前記Ｉ／Ｖアンプからの出力電圧を増幅する電圧増幅回路とを備えて信号処理回路を構成するものである。
【００３０】
この請求項５に係る発明に対応する実施の形態は、第３の実施の形態である。このように構成された信号処理回路においては、第１の抵抗の値に応じて変動する可変電流源の出力電流を電圧電流変換段のバイアス信号としているので、電圧増幅回路のゲインが抵抗値に依存して変動する。これにより、抵抗値が変動した場合でも、電流電圧変換回路と電圧増幅回路を合せた信号処理回路全体でのゲインは一定となる。したがって、帰還抵抗の値のバラツキに応じて電圧増幅回路のゲインが変動するので、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、ゲインを変動させることなく電流信号を所望のゲインで電圧に変換することが可能となる。
【００３１】
請求項６に係る発明は、光記録媒体に光ビームを照射する光出力手段と、該光出力手段から照射された光ビームの前記光記録媒体からの反射光を受光し、少なくとも前記光記録媒体に記録された情報を検知する検知手段と、該検知手段から出力される検知信号電流を電流電圧変換する電流電圧変換手段と、該電流電圧変換手段からの出力信号を２値化し、信号処理する信号処理手段とを有する光学式情報再生装置であって、前記電流電圧変換手段は、請求項１又は２に記載の電流電圧変換回路、あるいは請求項３〜５のいずれか１項に記載の信号処理回路を含むことを特徴とするものである。
【００３２】
この請求項６に係る発明に対応する実施の形態は、第４の実施の形態である。このように構成された光学式情報再生装置においては、電流電圧変換手段は、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性を劣化させることなく入力電流信号を所望のゲインで電圧に変換することが可能となるので、高速で安定した情報再生ができるようになる。
【００３３】
【発明の実施の形態】
次に、実施の形態について説明する。図１は、本発明の第１の実施の形態に係る電流電圧変換回路の構成を示す回路構成図である。この電流電圧変換回路は、受光素子ＰＤからの信号電流が入力される入力端子１にベースが接続され、エミッタがＧＮＤに接続されたトランジスタＱ１と、電源ＶｃｃとトランジスタＱ１のコレクタとの間に接続された負荷インピーダンスＲｃとを有する入力増幅段と、ベースが入力増幅段の出力に接続され、コレクタが電源Ｖｃｃに接続されたトランジスタＱ２と、ＧＮＤとトランジスタＱ２のエミッタとの間に接続された負荷インピーダンスＲｏとを有する出力段と、一方の端子がトランジスタＱ２のエミッタに接続され、他方の端子が入力端子に接続された帰還抵抗Ｒｆとを具備し、電流信号を電圧に変換するＩ／Ｖアンプ３を備えている。
【００３４】
また、帰還抵抗Ｒｆと少なくとも同一の製造プロセスにて形成される抵抗である第１の抵抗Ｒ１と、反転入力端子と電源Ｖｃｃとの間に上記第１の抵抗Ｒ１が接続された演算増幅器４と、該演算増幅器４の非反転入力端子に接続された定電圧源（Ｖｒ）５と、エミッタが演算増幅器４の反転入力端子に接続され、ベースが演算増幅器４の出力端子に接続されたトランジスタＱ３と、トランジスタＱ３のコレクタに入力が接続され、出力が定電流源（Ｉ１）６の出力に接続されたカレントミラー回路７とを具備し、第１の抵抗Ｒ１の抵抗値に応じて電流値が変化する可変電流源８と、該可変電流源８の出力に接続された定電流源（Ｉ１）６とからなる抵抗値依存電流源９とを備え、可変電流源８の出力と定電流源（Ｉ１）６の出力を、Ｉ／Ｖアンプ３を構成するトランジスタＱ１のコレクタに接続するようにして、電流電圧変換回路を構成している。なお、図１において、２は出力段を構成するトランジスタＱ２のエミッタに接続された出力端子である。
【００３５】
次に、このように構成された第１の実施の形態の動作について説明する。例えば、光磁気ディスクからデータを読み出す再生時において、データ部からの反射光を受光素子ＰＤが受光し、光電流Ｉｉｎが流れたとすると、この光電流Ｉｉｎは帰還抵抗Ｒｆに供給される。このため、光電流Ｉｉｎは帰還抵抗Ｒｆにより電圧に変換されて出力される。Ｉ／Ｖアンプ３の入力端子電圧Ｖｉｎは、トランジスタＱ１のベース−エミッタ間電圧ＶＢＥ（Ｑ１）をＶＢＥとすると、Ｖｉｎ＝ＶＢＥとなる。よって、出力電圧Ｖｏ は、Ｉ／Ｖアンプ３の入力端子電圧をＶｉｎ，帰還抵抗Ｒｆの値をＲｆ ，光電流Ｉｉｎの値をＩｉｎ とすると、次式（９）で表される。
【００３６】
【数９】
【００３７】
そして、図１に示す電流電圧変換回路の周波数特性である−３ｄＢ帯域ｆ−３ｄＢは、次式（１０）で表される。なお、ここで、Ａ：Ｉ／Ｖアンプ３のオープンループ利得、Ｃｉｎ：受光素子ＰＤの接合容量等の寄生容量である。
【００３８】
【数１０】
【００３９】
次に、Ｉ／Ｖアンプ３のオープンループ利得Ａは、トランジスタＱ１のコレクタ電流をＩｃとし、抵抗Ｒｃの値をＲｃ，ボルツマン定数をｋ，絶対温度をＴ，電子の電荷をｑとすると、次式（１１）で表される。
【００４０】
【数１１】
【００４１】
また、可変電流源８の出力Ｉ２は、第１の抵抗Ｒ１の値をＲ１、定電圧源（Ｖｒ）５の値をＶｒ，カレントミラー回路７の電流比を１とすると、次式（１２）で表される。
【００４２】
【数１２】
【００４３】
また抵抗値依存電流源９の出力Ｉｒは、定電流源（Ｉ１）６の値をＩ１とすると、次式（１３）で表される。
【００４４】
【数１３】
【００４５】
この（１３）式より、トランジスタＱ１，Ｑ２のベース−エミッタ間電圧ＶＢＥ（Ｑ１），ＶＢＥ（Ｑ２）をＶＢＥとすると、トランジスタＱ１のコレクタ電流Ｉｃは次式（１４）で表される。
【００４６】
【数１４】
【００４７】
この（１４）式を（１１）式に代入し、抵抗Ｒ１の値を帰還抵抗Ｒｆと同じ（Ｒ１＝Ｒｆ）とすると、Ｉ／Ｖアンプ３のオープンループ利得Ａは、次式（１５）で表される。
【００４８】
【数１５】
【００４９】
したがって、帰還抵抗Ｒｆの値Ｒｆが大きい方へばらついた場合に、Ｉ／Ｖアンプ３のオープンループ利得Ａが大きくなるので、帯域特性の低下を抑えられ、帰還抵抗Ｒｆの値Ｒｆが小さい方へばらついた場合は、Ｉ／Ｖアンプ３のオープンループ利得Ａが小さくなるので、帯域特性の増加を抑えられる。このため、Ｉ／Ｖアンプ３のオープンループ利得Ａを帰還抵抗の値の変動に合せて可変することができ、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性を劣化させることなく入力電流信号を電圧に変換することが可能となる。
【００５０】
次に、第２の実施の形態について説明する。図２は、本発明の第２の実施の形態に係る信号処理回路の構成を示す回路構成図である。この実施の形態に係る信号処理回路は、第１の実施の形態の電流電圧変換回路１１と、電流電圧変換回路１１からの出力電圧を増幅する電圧増幅回路１２とを有する信号処理回路であって、電流電圧変換回路１１の出力段は、トランジスタＱ２のエミッタと負荷インピーダンスＲｏの間に接続され、ダイオード接続されたトランジスタＱ７で構成したＩ／Ｖアンプ３の出力電圧をシフトさせるレベルシフト回路１３を含み、電流電圧変換回路の抵抗値依存電流源９は、ベースがトランジスタＱ３のベースに接続されたトランジスタＱ６と、トランジスタＱ６のエミッタと電源Ｖｃｃとの間に接続された、帰還抵抗Ｒｆと少なくとも同一の製造プロセスにて形成される抵抗である第２の抵抗Ｒ２とを更に含んで構成されている。
【００５１】
一方、電圧増幅回路１２は、Ｉ／Ｖアンプ３の出力が一方の入力に接続され、他方の入力に参照電圧が接続された差動増幅段１４と、抵抗値依存電流源９のトランジスタＱ６のコレクタから供給される電流に応じて生成されるバイアス信号に基づき、差動増幅段１４の出力電圧を電流信号に変換する電圧電流変換段１５と、電圧電流変換段１５の出力電流信号を電圧信号に変換する電流電圧変換段１６とで構成されている。
【００５２】
ここで、トランジスタＱ１１，Ｑ１２と、ダイオード接続したトランジスタＱ１３，Ｑ１４と、電流源Ｉ１１と、トランジスタＱ１１，Ｑ１２のエミッタ帰還抵抗ＲＥとを用いて、差動増幅段１４を構成している。また、トランジスタＱ１５，Ｑ１６と、抵抗Ｒ３，Ｒ４と、抵抗値依存電流源９のトランジスタＱ６のコレクタから供給される電流が入力されるトランジスタＱ１７，Ｑ１８で構成したカレントミラー回路１７とを用いて電圧電流変換段１５を構成している。また、トランジスタＱ１９，Ｑ２０と、抵抗Ｒ５，Ｒ６と、電流源Ｉ１３と、電流バッファを構成するトランジスタＱ２１，Ｑ２２，電流源Ｉ１４，Ｉ１５と、電流電圧変換段１６の入出力間に接続した抵抗ＲＧによる並列帰還抵抗とで、電流電圧変換段１６を構成している。
【００５３】
次に、このように構成された第２の実施の形態の動作について説明する。電流電圧変換回路１１については、レベルシフト回路１３により出力電圧がシフトする以外は、第１の実施の形態と同様の作用、効果を奏する。次に、電圧増幅回路１２の動作についてみると、まず、差動増幅段１４のゲインＧａｉｎ１は、抵抗ＲＥの値をＲＥ，トランジスタＱ１１，Ｑ１２，Ｑ１３のエミッタ抵抗をｒｅ（Ｑ１１） ，ｒｅ（Ｑ１２） ，ｒｅ（Ｑ１３） ，電流源Ｉ１１の値をＩ１１ ，ボルツマン定数をｋ，絶対温度をＴ，電子の電荷をｑとすると、次式（１６）で表される。
【００５４】
【数１６】
【００５５】
また、電圧電流変換段１５のコンダクタンスｇｍは、第２の抵抗Ｒ２の値をＲ２，定電圧源（Ｖｒ）５の値をＶｒ，トランジスタＱ１５，Ｑ１６のエミッタ抵抗をｒｅ（Ｑ１５） ，ｒｅ（Ｑ１６） ，カレントミラー回路１７の電流比を１とすると、次式（１７）で表される。
【００５６】
【数１７】
【００５７】
ここで、電圧増幅回路全体のゲインＧａｉｎ は、抵抗ＲＧの値をＲＧとすると、次式（１８）で表される。
【００５８】
【数１８】
【００５９】
（１６）式、（１７）式を（１８）式に代入すると、電圧増幅回路全体のゲインＧａｉｎ は、次式（１９）で表される。
【００６０】
【数１９】
【００６１】
よって、信号処理回路全体の電流電圧変換ゲインＧａｉｎ ｔｏｔａｌ は、帰還抵抗Ｒｆの値をＲｆ とすると、次式（２０）で表される。
【００６２】
【数２０】
【００６３】
また、光電流Ｉｉｎの値をＩｉｎ ，参照電圧の値をＶ１とすると、Ｉ／Ｖアンプ３の出力電圧は次式（２１）となり、信号処理回路の出力電圧Ｖｏｕｔ は、次式（２２）で表される。
【００６４】
【数２１】
【００６５】
【数２２】
【００６６】
したがって、各抵抗値（Ｒｆ，ＲＧ，ＲＥ，Ｒ２ ）、電流値（Ｉ１１ ）、電圧値（Ｖｒ）を最適化することで、所望のゲインを設定でき、帰還抵抗Ｒｆの値Ｒｆがばらついた場合でも、抵抗Ｒ２の値Ｒ２も同様にばらつくので、信号処理回路全体の電流電圧変換ゲインＧａｉｎ ｔｏｔａｌ は変動しない。
【００６７】
このため、Ｉ／Ｖアンプ３のオープンループ利得Ａを帰還抵抗Ｒｆの値の変動に合せて可変することができ、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性を劣化させることなく、且つゲインを変動させることなく入力電流信号を電圧に変換することが可能となる。
【００６８】
なお、参照電圧として、図３に示すように、Ｉ／Ｖアンプ３と同様な構成の回路（ダミーＩ／Ｖアンプ：図２に示すＩ／Ｖアンプの構成要素にダッシュを付して示している）の出力を用いることにより、参照電圧Ｖ１は、Ｖ１＝２ＶＢＥとなるので、（２２）式は、次式（２３）となる。
【００６９】
【数２３】
【００７０】
これにより、第２の実施の形態と同様の作用効果が得られると共に、入力電流信号分のみを増幅することが可能となる。
【００７１】
また、上記第２の実施の形態は１つの受光素子の信号を処理する場合を示しているが、２つの受光素子の出力の差信号を生成する場合には、一方の受光素子は図２に示すように接続し、他方の受光素子は、図２に示した第２の実施の形態の電流電圧変換回路からトランジスタＱ６と第２の抵抗Ｒ２を除いた構成の電流電圧変換回路への入力にその出力を接続し、その電流電圧変換回路の出力を参照電圧として用いるようにする。このように構成することで、参照電圧Ｖ１は、他方の受光素子からの信号電流の値をＩｉｎ２とすると、次式（２４）となる。
【００７２】
【数２４】
【００７３】
よって、（２４）式を（２２）式に代入すると、信号処理回路の出力電圧Ｖｏｕｔ は次式（２５）となる。
【００７４】
【数２５】
【００７５】
これにより、第２の実施の形態と同様の作用効果が得られると共に、２ つの入力電流信号の差分のみを増幅することが可能となる。
【００７６】
次に、第３の実施の形態について説明する。図４は本発明の第３の実施の形態に係る信号処理回路の構成を示す回路構成図である。この実施の形態に係る信号処理回路は、外部からの電流信号が入力される入力端子にベースが接続され、エミッタがＧＮＤに接続されたトランジスタＱ１と、電源ＶｃｃとトランジスタＱ１のコレクタとの間に接続された負荷インピーダンスＲｃとを具備する入力増幅段と、ベースが前記入力増幅段の出力に接続され、コレクタが電源ＶＣＣに接続されたトランジスタＱ２と、ＧＮＤとトランジスタＱ２のエミッタとの間に接続された負荷インピーダンスＲｏと、トランジスタＱ２のエミッタと負荷インピーダンスＲｏの間に接続され、ダイオード接続されたトランジスタＱ７で構成したＩ／Ｖアンプ３の出力電圧をシフトさせるレベルシフト回路１３とを具備する出力段と、一方の端子が負荷インピーダンスＲｏに接続され、他方の端子が入力端子に接続された帰還抵抗Ｒｆとからなり、入力電流信号を電圧に変換するＩ／Ｖアンプ３を備えている。
【００７７】
また、演算増幅器４と、演算増幅器４の非反転入力端子と電源Ｖｃｃの間に接続された定電圧源（Ｖｒ）５と、演算増幅器４の反転入力端子と電源Ｖｃｃの間に接続され、帰還抵抗Ｒｆと少なくとも同一の製造プロセスにて形成される抵抗である第１の抵抗Ｒ１と、エミッタが演算増幅器４の反転入力端子に接続され、ベースが演算増幅器４の出力端子に接続されたトランジスタＱ３とからなる抵抗値依存電流源９を備え、更に、Ｉ／Ｖアンプ３の出力が一方の入力に接続され、他方の入力に参照電圧が接続された差動増幅段１４と、抵抗値依存電流源９のトランジスタＱ３のコレクタから供給される電流に応じて生成されるバイアス信号に基づき、差動増幅段１４の出力電圧を電流信号に変換する電圧電流変換段１５と、電圧電流変換段１５の出力電流信号を電圧信号に変換する電流電圧変換段１６とからなる電圧増幅回路１２とで、信号処理回路を構成している。
【００７８】
ここで、トランジスタＱ１１，Ｑ１２と、ダイオード接続したトランジスタＱ１３，Ｑ１４と、電流源Ｉ１１と、トランジスタＱ１１，Ｑ１２のエミッタ帰還抵抗ＲＥとを用いて、差動増幅段１４を構成している。また、トランジスタＱ１５，Ｑ１６と、抵抗Ｒ３，Ｒ４と、抵抗値依存電流源９のトランジスタＱ３のコレクタから供給される電流が入力されるトランジスタＱ１７，Ｑ１８で構成したカレントミラー回路１７とを用いて電圧電流変換段１５を構成している。また、トランジスタＱ１９，Ｑ２０と、抵抗Ｒ５，Ｒ６と、電流源Ｉ１３と、電流バッファを構成するトランジスタＱ２１，Ｑ２２、電流源Ｉ１４，Ｉ１５と、電流電圧変換段１６の入出力間に接続した抵抗ＲＧによる並列帰還抵抗とで、電流電圧変換段１６を構成している。
【００７９】
次に、このように構成された第３の実施の形態の動作について説明する。Ｉ／Ｖアンプ３の出力電圧及び帯域特性は（２１），（１０）式に示す通りとなる。また、電圧増幅回路１２の動作ついてみると、第２の実施の形態の電圧増幅回路と同様の動作をし、第２の抵抗Ｒ２を第１の抵抗Ｒ１に置き換え、第１の抵抗Ｒ１の値をＲ１とすると、（２２）式より、信号処理回路の出力電圧Ｖｏｕｔ３は、次式（２６）で表される。
【００８０】
【数２６】
【００８１】
したがって、各抵抗値（Ｒｆ，ＲＧ，ＲＥ，Ｒ１ ）、電流値（Ｉ１１ ）、電圧値（Ｖｒ）を最適化することで、所望のゲインを設定でき、帰還抵抗Ｒｆの値Ｒｆがばらついた場合でも、抵抗Ｒ１の値Ｒ１も同様にばらつくので、信号処理回路全体の電流電圧変換ゲインＧａｉｎ ｔｏｔａｌ は変動しない。
【００８２】
このため、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、ゲインを変動させることなく入力電流信号を電圧に変換することが可能となる。なお、第２の実施の形態と同様に、参照電圧として、図３に示すＩ／Ｖアンプ３と同様の回路（ダミーＩ／Ｖアンプ）の出力を用いることにより、参照電圧Ｖ１は、Ｖ１＝２ＶＢＥとなるので、（２６）式は、次式（２７）となる。
【００８３】
【数２７】
【００８４】
これにより、第３の実施の形態と同様の作用効果が得られると共に、入力信号電流分のみを増幅することが可能となる。
【００８５】
また、上記第３の実施の形態は１つの受光素子の信号を処理する場合を示しているが、２つの受光素子の出力の差信号を生成する場合には、一方の受光素子は図４に示すように接続し、他方の受光素子は、図４に示した第３の実施の形態のＩ／Ｖアンプ３と同様の回路への入力に、その出力を接続し、そのＩ／Ｖアンプの出力を参照電圧として用いる。このように構成することで、参照電圧Ｖ１は、他方の受光素子からの信号電流の値をＩｉｎ２とすると、次式（２８）となる。
【００８６】
【数２８】
【００８７】
よって、（２８）式を（２６）式に代入すると、信号処理回路の出力電圧Ｖｏｕｔ３は次式（２９）となる。
【００８８】
【数２９】
【００８９】
これにより、第３の実施の形態と同様の作用効果が得られると共に、２ つの入力電流信号の差分のみを増幅することが可能となる。
【００９０】
次に、第４の実施の形態について説明する。図５は、本発明の第４の実施の形態に係る光学式再生装置の構成を示すブロック構成図である。本実施の形態に係る光学式再生装置は、光ディスク２１に光ビームを照射する光出力手段２２と、光出力手段２２から照射された光ビームの光ディスク２１からの反射光を受光し、少なくとも光ディスク２１に記録された情報を検知する検知手段２３と、検知手段２３から出力される検知信号電流を電流電圧変換する電流電圧変換手段２４と、電流電圧変換手段２４からの出力信号を２値化し、信号処理する信号処理手段２５とで構成されている。そして、電流電圧変換手段２４は、第１の実施の形態に係る電流電圧変換回路、あるいは第２の実施の形態又は第３の実施の形態に係る信号処理回路を含んだ構成となっている。
【００９１】
このように構成された光学式情報再生装置においては、電流電圧変換手段２４は、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性を劣化させることなく入力電流信号を所望のゲインで電圧に変換することが可能となるので、光ディスク２１に記録された情報を高速且つ安定して再生することができるようになる。
【００９２】
【発明の効果】
以上実施の形態に基づいて説明したように、本発明によれば、半導体の製造プロセスのバラツキや温度の変動等の影響により抵抗値がばらついた場合でも、帯域特性を劣化させることなく電流信号を所望のゲインで電圧に変換することが可能な電流電圧変換回路、並びにその回路を用いた信号処理回路及び光学式情報再生装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る電流電圧変換回路の構成を示す回路構成図である。
【図２】本発明の第２の実施の形態に係る信号処理回路の構成を示す回路構成図である。
【図３】図２に示した信号処理回路における参照電圧を生成するダミーＩ／Ｖアンプの構成を示す回路構成図である。
【図４】本発明の第３の実施の形態に係る信号処理回路の構成を示す回路構成図である。
【図５】本発明の第４の実施の形態に係る光学式情報再生装置の構成を示すブロック構成図である。
【図６】従来の電流電圧変換回路の構成例を示す回路構成図である。
【符号の説明】
１ 入力端子
２ 出力端子
３ Ｉ／Ｖアンプ
４ 演算増幅器
５ 定電圧源
６ 定電流源
７ カレントミラー回路
８ 可変電流源
９ 抵抗値依存電流源
１１ 電流電圧変換回路
１２ 電圧増幅回路
１３ レベルシフト回路
１４ 差動増幅段
１５ 電圧電流変換段
１６ 電流電圧変換段
１７ カレントミラー回路
２１ 光ディスク
２２ 光出力手段
２３ 検知手段
２４ 電流電圧変換手段
２５ 信号処理手段
【発明の属する技術分野】
この発明は、電流信号を所望の電圧に変換する電流電圧変換回路、例えば、光磁気ディスクや光ディスクに記録されたデータを読み取るための電流電圧変換回路、並びにこの回路を用いた信号処理回路及び光学式情報再生装置に関し、特に、抵抗値の変動に対する帯域特性及びゲインの変動を押えることができる電流電圧変換回路並びにこの回路を用いた信号処理回路及び光学式情報再生装置に関する。
【０００２】
【従来技術】
従来、信号電流を所望の電圧に変換する電流電圧変換回路としては、図６に示す回路構成のものが特開平１０−４１７５４号公報に開示されている。この公報開示の電流電圧変換回路は、図６に示すように、ＮＰＮ型のトランジスタＱ３１と該トランジスタＱ３１のコレクタを電源端子に接続させる抵抗Ｒ３１とからなるエミッタ接地回路と、トランジスタＱ３１のコレクタ出力をベース入力とするＮＰＮ型のトランジスタＱ３２と該トランジスタＱ３２のエミッタをＧＮＤに接続させる抵抗Ｒ３２とからなるエミッタフォロア回路と、このエミッタフォロア回路の出力であるエミッタ出力を、エミッタ接地回路の入力であるトランジスタＱ３１のベースに帰還させる帰還抵抗Ｒｆとを有するＩ／Ｖアンプ１０１ を備えている。
【０００３】
そして、このＩ／Ｖアンプ１０１ に対して、エミッタが電源に接続された２つのＰＮＰ型トランジスタＱ３７，Ｑ３８からなる第１のカレントミラー回路１０２ と、コレクタが第１のカレントミラー回路１０２ の入力に接続され、エミッタが抵抗Ｒ３４を介してＧＮＤに接続されたトランジスタＱ３９と、トランジスタＱ３９のベースと電源の間に接続された抵抗Ｒ３５と、コレクタとベースが接続され、トランジスタＱ３９のベースとＧＮＤの間に直列に接続された２つのトランジスタＱ４０，Ｑ４１とからなり、トランジスタＱ３１のコレクタ電流の減少を補償するための補償電流源１０３ を設け、更に、エミッタがＧＮＤに接続された２つのＮＰＮ型トランジスタＱ３３，Ｑ３４からなる第２のカレントミラー回路１０４ と、第２のカレントミラー回路１０４ の入力と電源の間に直列に接続された抵抗Ｒ３３とコレクタとベースが接続された２つのトランジスタＱ３５，Ｑ３６とからなり、過剰な電流を分流するための分流回路１０５ を設け、補償電流源１０３ の出力と分流回路１０５ の出力を、Ｉ／Ｖアンプ１０１ を構成するＮＰＮ型のトランジスタＱ３１のコレクタに接続して、電流電圧変換回路を構成している。
【０００４】
次に、このように構成された電流電圧変換回路の動作について説明する。例えば、光磁気ディスクからデータを読み出す再生時において、データ部からの反射光を受光素子ＰＤが受光し、光電流Ｉｉｎが流れたとすると、この光電流Ｉｉｎは帰還抵抗Ｒｆに供給される。このため、光電流Ｉｉｎは帰還抵抗Ｒｆにより電圧に変換されて出力される。Ｉ／Ｖアンプ１０１ の入力端子電圧Ｖｉｎは、トランジスタＱ３１のベース−エミッタ間電圧ＶＢＥ（Ｑ３１） をＶＢＥとすると、Ｖｉｎ＝ＶＢＥとなる。よって、出力電圧Ｖｏ は、Ｉ／Ｖアンプ１０１ の入力端子電圧をＶｉｎ ，帰還抵抗Ｒｆの値をＲｆ ，光電流Ｉｉｎの値をＩｉｎ とすると、次式（１）で表される。
【０００５】
【数１】
【発明が解決しようとする課題】
そして、図６に示す電流電圧変換回路の周波数特性である−３ｄＢ帯域ｆ−３ｄＢは、次式（２）で表される。なお、ここで、Ａ：Ｉ／Ｖアンプのオープンループ利得、Ｃｉｎ：受光素子ＰＤの接合容量等の寄生容量である。
【０００７】
【数２】
次に、Ｉ／Ｖアンプ１のオープンループ利得Ａは、トランジスタＱ３１のコレクタ電流をＩｃとし、抵抗Ｒ３１の値をＲ３１ ，ボルツマン定数をｋ，絶対温度をＴ，電子の電荷をｑとすると、次式（３）で表される。
【０００９】
【数３】
また、補償電流源の出力Ｉ１、分流回路の出力Ｉ２は、カレントミラー回路２，３の電流比をそれぞれ１とし、抵抗Ｒ３３，Ｒ３４の値をＲ３３ ，Ｒ３４ とすると、次式（４），（５）で表される。
【００１１】
【数４】
【数５】
この（４），（５）式より、トランジスタＱ３１，Ｑ３２のベース−エミッタ間電圧ＶＢＥ（Ｑ３１） ，ＶＢＥ（Ｑ３２） をＶＢＥとすると、トランジスタＱ３１のコレクタ電流Ｉｃは次式（６）で表される。
【００１４】
【数６】
この（６）式を（３）式に代入し、抵抗Ｒ３３の値を抵抗Ｒ３１と同じ（Ｒ３３ ＝Ｒ３１ ）とすると、Ｉ／Ｖアンプ１０１ のオープンループ利得Ａは、次式（７）で表される。
【００１６】
【数７】
よって、−３ｄＢ帯域ｆ−３ｄＢは（２），（７）式より、次式（８）で表される。
【００１８】
【数８】
したがって、電源電圧Ｖｃｃが変動した場合でも、トランジスタＱ３１のコレクタ電流Ｉｃは変らず、帯域の変化は起きないことになる。
【００２０】
しかし、（８）式から帯域特性には帰還抵抗及び各抵抗の値が関係していることがわかる。半導体の製造プロセスのバラツキや温度の変動等により、抵抗の値は±２０％〜±４０％程度のバラツキがある。このため、帯域特性も大きくばらつくことになる。
【００２１】
このように、図６に示した従来の電流電圧変換回路では、半導体の製造プロセスのバラツキや温度の変動等による抵抗の変動により、帯域特性を劣化させることなく光電流を所望のゲインで電圧に変換するという観点については、考慮がなされていない。
【００２２】
本発明は、上記観点に着目してなされたもので、例えば、光情報記録媒体からデータを読み出す再生時に、受光素子からの出力される光電流を、半導体の製造プロセスのバラツキや温度の変動等の影響により抵抗値がばらついた場合でも、帯域特性を劣化させることなく所望のゲインで電圧に変換できる電流電圧変換回路、並びにその回路を用いた信号処理回路及び光学式情報再生装置を提供することを目的とする。
【００２３】
【課題を解決するための手段】
上記課題を解決するため、請求項１に係る発明は、外部からの信号電流が入力される入力端子にベースが接続され、エミッタが第１の電源に接続された第１のトランジスタと、第２の電源と前記第１のトランジスタのコレクタとの間に接続された第１の負荷インピーダンスとを有する入力増幅段と、ベースが前記入力増幅段の出力に接続され、コレクタが前記第２の電源に接続された第２のトランジスタと、前記第１の電源と前記第２のトランジスタのエミッタとの間に接続された第２の負荷インピーダンスとを有する出力段と、一方の端子が前記第２のトランジスタのエミッタに接続され、他方の端子が前記入力端子に接続された帰還抵抗とを具備し、前記入力電流信号を電圧に変換するＩ／Ｖアンプと、前記帰還抵抗と少なくとも同一の製造プロセスにて形成される抵抗である第１の抵抗を有し、該第１の抵抗の抵抗値に応じて電流値が変化する可変電流源と、該可変電流源の出力に接続された定電流源とを具備した抵抗値依存電流源とを備え、前記抵抗値依存電流源の前記可変電流源の出力と前記定電流源の出力を前記Ｉ／Ｖアンプの入力増幅段を構成する前記第１のトランジスタのコレクタに接続して電流電圧変換回路を構成するものである。
【００２４】
また、請求項２に係る発明は、請求項１に係る電流電圧変換回路において、前記可変電流源は、反転入力端子と前記第２の電源との間に前記第１の抵抗が接続された演算増幅器と、該演算増幅器の非反転入力端子に接続された定電圧源と、エミッタが前記演算増幅器の反転入力端子に接続され、ベースが前記演算増幅器の出力端子に接続された第３のトランジスタと、該第３のトランジスタのコレクタに入力が接続され、出力が前記定電流源の出力に接続された第１のカレントミラー回路とを有することを特徴とするものである。
【００２５】
この請求項１及び請求項２に係る発明に対応する実施の形態は、第１の実施の形態である。このように構成された電流電圧変換回路においては、第１のトランジスタのコレクタ−エミッタ間に流れるコレクタ電流は、定電流源と可変電流源の出力電流と、第１の負荷インピーダンスに流れる電流で与えられる。そして、可変電流源の出力は第１の抵抗の値に応じて変動するので、Ｉ／Ｖアンプのオープンループ利得が第１の抵抗の値によって変動する。これにより、帰還抵抗の値が大きい方へばらついた場合に、Ｉ／Ｖアンプのオープンループ利得が大きくなるので、帯域特性の変動を押えられる。したがって、Ｉ／Ｖアンプのオープンループ利得を帰還抵抗の値の変動に合せて可変することができ、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性を劣化させることなく、入力電流信号を電圧に変換することが可能となる。
【００２６】
請求項３に係る発明は、請求項２に記載の電流電圧変換回路と、該電流電圧変換回路からの出力電圧を増幅する電圧増幅回路とを有する信号処理回路であって、前記電流電圧変換回路の出力段は、出力電圧をシフトさせるレベルシフト回路を含み、前記電流電圧変換回路の抵抗値依存電流源は、ベースが前記第３のトランジスタのベースに接続された第４のトランジスタと、該第４のトランジスタのエミッタと前記第２の電源との間に接続された、前記帰還抵抗と少なくとも同一の製造プロセスにて形成される抵抗である第２の抵抗とを更に含み、前記電圧増幅回路は、前記電流電圧変換回路の前記Ｉ／Ｖアンプの出力が一方の入力に接続され、他方の入力に参照電圧が接続された差動増幅段と、前記第４のトランジスタのコレクタから供給される電流に応じて生成されるバイアス信号に基づき、前記差動増幅段の出力電圧を電流信号に変換する電圧電流変換段と、該電圧電流変換段の出力電流信号を電圧信号に変換する電流電圧変換段とを有することを特徴とするものである。
【００２７】
また、請求項４に係る発明は、請求項３に係る信号処理回路において、前記電圧電流変換段は、一端が前記第４のトランジスタのコレクタに接続され、他端が前記バイアス信号を出力する第２のカレントミラー回路を含むことを特徴とするものである。
【００２８】
この請求項３及び請求項４に係る発明に対応する実施の形態は、第２の実施の形態である。このように構成された信号処理回路においては、請求項２に係る電流電圧変換回路と同様の作用効果が得られると共に、第１の抵抗の値に応じて変動する可変電流源の出力電流を、電圧増幅回路の電圧電流変換段のバイアス信号としているので、電圧増幅回路のゲインが抵抗値に依存して変動する。これにより、抵抗値が変動した場合でも、電流電圧変換回路と電圧増幅回路を合せた信号処理回路全体でのゲインは一定となる。したがって、Ｉ／Ｖアンプのオープンループ利得を帰還抵抗の値の変動に合せて可変することができ、更に帰還抵抗の値のバラツキに応じて電圧増幅回路のゲインが変動するので、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性を劣化させることなく、入力電流信号を所望のゲインで電圧に変換することが可能となる。
【００２９】
請求項５に係る発明は、外部からの電流信号が入力される入力端子にベースが接続され、エミッタが第１の電源に接続された第１のトランジスタと、第２の電源と前記第１のトランジスタのコレクタとの間に接続された第１の負荷インピーダンスとを有する入力増幅段と、ベースが前記入力増幅段の出力に接続され、コレクタが前記第２ の電源に接続された第２のトランジスタと、前記第１の電源と前記第２のトランジスタのエミッタとの間に接続された第２ の負荷インピーダンスと、出力電圧をシフトさせるレベルシフト回路とを有する出力段と、一方の端子が前記第２の負荷インピーダンスに接続され、他方の端子が前記入力端子に接続された帰還抵抗とを具備し、前記入力電流信号を電圧に変換するＩ／Ｖアンプと、演算増幅器と、該演算増幅器の非反転入力端子に接続された定電圧源と、前記演算増幅器の反転入力端子と前記第２の電源の間に接続され、前記帰還抵抗と少なくとも同一の製造プロセスにて形成される抵抗である第１の抵抗と、エミッタが前記演算増幅器の反転入力端子に接続され、ベースが前記演算増幅器の出力端子に接続された第３のトランジスタとを具備する抵抗値依存電流源と、前記Ｉ／Ｖアンプの出力が一方の入力に接続され、他方の入力に参照電圧が接続された差動増幅段と、前記第３のトランジスタのコレクタから供給される電流に応じて生成されるバイアス信号に基づき、前記差動増幅段の出力電圧を電流信号に変換する電圧電流変換段と、該電圧電流変換段の出力電流信号を電圧信号に変換する電流電圧変換段とを具備する、前記Ｉ／Ｖアンプからの出力電圧を増幅する電圧増幅回路とを備えて信号処理回路を構成するものである。
【００３０】
この請求項５に係る発明に対応する実施の形態は、第３の実施の形態である。このように構成された信号処理回路においては、第１の抵抗の値に応じて変動する可変電流源の出力電流を電圧電流変換段のバイアス信号としているので、電圧増幅回路のゲインが抵抗値に依存して変動する。これにより、抵抗値が変動した場合でも、電流電圧変換回路と電圧増幅回路を合せた信号処理回路全体でのゲインは一定となる。したがって、帰還抵抗の値のバラツキに応じて電圧増幅回路のゲインが変動するので、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、ゲインを変動させることなく電流信号を所望のゲインで電圧に変換することが可能となる。
【００３１】
請求項６に係る発明は、光記録媒体に光ビームを照射する光出力手段と、該光出力手段から照射された光ビームの前記光記録媒体からの反射光を受光し、少なくとも前記光記録媒体に記録された情報を検知する検知手段と、該検知手段から出力される検知信号電流を電流電圧変換する電流電圧変換手段と、該電流電圧変換手段からの出力信号を２値化し、信号処理する信号処理手段とを有する光学式情報再生装置であって、前記電流電圧変換手段は、請求項１又は２に記載の電流電圧変換回路、あるいは請求項３〜５のいずれか１項に記載の信号処理回路を含むことを特徴とするものである。
【００３２】
この請求項６に係る発明に対応する実施の形態は、第４の実施の形態である。このように構成された光学式情報再生装置においては、電流電圧変換手段は、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性を劣化させることなく入力電流信号を所望のゲインで電圧に変換することが可能となるので、高速で安定した情報再生ができるようになる。
【００３３】
【発明の実施の形態】
次に、実施の形態について説明する。図１は、本発明の第１の実施の形態に係る電流電圧変換回路の構成を示す回路構成図である。この電流電圧変換回路は、受光素子ＰＤからの信号電流が入力される入力端子１にベースが接続され、エミッタがＧＮＤに接続されたトランジスタＱ１と、電源ＶｃｃとトランジスタＱ１のコレクタとの間に接続された負荷インピーダンスＲｃとを有する入力増幅段と、ベースが入力増幅段の出力に接続され、コレクタが電源Ｖｃｃに接続されたトランジスタＱ２と、ＧＮＤとトランジスタＱ２のエミッタとの間に接続された負荷インピーダンスＲｏとを有する出力段と、一方の端子がトランジスタＱ２のエミッタに接続され、他方の端子が入力端子に接続された帰還抵抗Ｒｆとを具備し、電流信号を電圧に変換するＩ／Ｖアンプ３を備えている。
【００３４】
また、帰還抵抗Ｒｆと少なくとも同一の製造プロセスにて形成される抵抗である第１の抵抗Ｒ１と、反転入力端子と電源Ｖｃｃとの間に上記第１の抵抗Ｒ１が接続された演算増幅器４と、該演算増幅器４の非反転入力端子に接続された定電圧源（Ｖｒ）５と、エミッタが演算増幅器４の反転入力端子に接続され、ベースが演算増幅器４の出力端子に接続されたトランジスタＱ３と、トランジスタＱ３のコレクタに入力が接続され、出力が定電流源（Ｉ１）６の出力に接続されたカレントミラー回路７とを具備し、第１の抵抗Ｒ１の抵抗値に応じて電流値が変化する可変電流源８と、該可変電流源８の出力に接続された定電流源（Ｉ１）６とからなる抵抗値依存電流源９とを備え、可変電流源８の出力と定電流源（Ｉ１）６の出力を、Ｉ／Ｖアンプ３を構成するトランジスタＱ１のコレクタに接続するようにして、電流電圧変換回路を構成している。なお、図１において、２は出力段を構成するトランジスタＱ２のエミッタに接続された出力端子である。
【００３５】
次に、このように構成された第１の実施の形態の動作について説明する。例えば、光磁気ディスクからデータを読み出す再生時において、データ部からの反射光を受光素子ＰＤが受光し、光電流Ｉｉｎが流れたとすると、この光電流Ｉｉｎは帰還抵抗Ｒｆに供給される。このため、光電流Ｉｉｎは帰還抵抗Ｒｆにより電圧に変換されて出力される。Ｉ／Ｖアンプ３の入力端子電圧Ｖｉｎは、トランジスタＱ１のベース−エミッタ間電圧ＶＢＥ（Ｑ１）をＶＢＥとすると、Ｖｉｎ＝ＶＢＥとなる。よって、出力電圧Ｖｏ は、Ｉ／Ｖアンプ３の入力端子電圧をＶｉｎ，帰還抵抗Ｒｆの値をＲｆ ，光電流Ｉｉｎの値をＩｉｎ とすると、次式（９）で表される。
【００３６】
【数９】
そして、図１に示す電流電圧変換回路の周波数特性である−３ｄＢ帯域ｆ−３ｄＢは、次式（１０）で表される。なお、ここで、Ａ：Ｉ／Ｖアンプ３のオープンループ利得、Ｃｉｎ：受光素子ＰＤの接合容量等の寄生容量である。
【００３８】
【数１０】
次に、Ｉ／Ｖアンプ３のオープンループ利得Ａは、トランジスタＱ１のコレクタ電流をＩｃとし、抵抗Ｒｃの値をＲｃ，ボルツマン定数をｋ，絶対温度をＴ，電子の電荷をｑとすると、次式（１１）で表される。
【００４０】
【数１１】
また、可変電流源８の出力Ｉ２は、第１の抵抗Ｒ１の値をＲ１、定電圧源（Ｖｒ）５の値をＶｒ，カレントミラー回路７の電流比を１とすると、次式（１２）で表される。
【００４２】
【数１２】
また抵抗値依存電流源９の出力Ｉｒは、定電流源（Ｉ１）６の値をＩ１とすると、次式（１３）で表される。
【００４４】
【数１３】
この（１３）式より、トランジスタＱ１，Ｑ２のベース−エミッタ間電圧ＶＢＥ（Ｑ１），ＶＢＥ（Ｑ２）をＶＢＥとすると、トランジスタＱ１のコレクタ電流Ｉｃは次式（１４）で表される。
【００４６】
【数１４】
この（１４）式を（１１）式に代入し、抵抗Ｒ１の値を帰還抵抗Ｒｆと同じ（Ｒ１＝Ｒｆ）とすると、Ｉ／Ｖアンプ３のオープンループ利得Ａは、次式（１５）で表される。
【００４８】
【数１５】
したがって、帰還抵抗Ｒｆの値Ｒｆが大きい方へばらついた場合に、Ｉ／Ｖアンプ３のオープンループ利得Ａが大きくなるので、帯域特性の低下を抑えられ、帰還抵抗Ｒｆの値Ｒｆが小さい方へばらついた場合は、Ｉ／Ｖアンプ３のオープンループ利得Ａが小さくなるので、帯域特性の増加を抑えられる。このため、Ｉ／Ｖアンプ３のオープンループ利得Ａを帰還抵抗の値の変動に合せて可変することができ、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性を劣化させることなく入力電流信号を電圧に変換することが可能となる。
【００５０】
次に、第２の実施の形態について説明する。図２は、本発明の第２の実施の形態に係る信号処理回路の構成を示す回路構成図である。この実施の形態に係る信号処理回路は、第１の実施の形態の電流電圧変換回路１１と、電流電圧変換回路１１からの出力電圧を増幅する電圧増幅回路１２とを有する信号処理回路であって、電流電圧変換回路１１の出力段は、トランジスタＱ２のエミッタと負荷インピーダンスＲｏの間に接続され、ダイオード接続されたトランジスタＱ７で構成したＩ／Ｖアンプ３の出力電圧をシフトさせるレベルシフト回路１３を含み、電流電圧変換回路の抵抗値依存電流源９は、ベースがトランジスタＱ３のベースに接続されたトランジスタＱ６と、トランジスタＱ６のエミッタと電源Ｖｃｃとの間に接続された、帰還抵抗Ｒｆと少なくとも同一の製造プロセスにて形成される抵抗である第２の抵抗Ｒ２とを更に含んで構成されている。
【００５１】
一方、電圧増幅回路１２は、Ｉ／Ｖアンプ３の出力が一方の入力に接続され、他方の入力に参照電圧が接続された差動増幅段１４と、抵抗値依存電流源９のトランジスタＱ６のコレクタから供給される電流に応じて生成されるバイアス信号に基づき、差動増幅段１４の出力電圧を電流信号に変換する電圧電流変換段１５と、電圧電流変換段１５の出力電流信号を電圧信号に変換する電流電圧変換段１６とで構成されている。
【００５２】
ここで、トランジスタＱ１１，Ｑ１２と、ダイオード接続したトランジスタＱ１３，Ｑ１４と、電流源Ｉ１１と、トランジスタＱ１１，Ｑ１２のエミッタ帰還抵抗ＲＥとを用いて、差動増幅段１４を構成している。また、トランジスタＱ１５，Ｑ１６と、抵抗Ｒ３，Ｒ４と、抵抗値依存電流源９のトランジスタＱ６のコレクタから供給される電流が入力されるトランジスタＱ１７，Ｑ１８で構成したカレントミラー回路１７とを用いて電圧電流変換段１５を構成している。また、トランジスタＱ１９，Ｑ２０と、抵抗Ｒ５，Ｒ６と、電流源Ｉ１３と、電流バッファを構成するトランジスタＱ２１，Ｑ２２，電流源Ｉ１４，Ｉ１５と、電流電圧変換段１６の入出力間に接続した抵抗ＲＧによる並列帰還抵抗とで、電流電圧変換段１６を構成している。
【００５３】
次に、このように構成された第２の実施の形態の動作について説明する。電流電圧変換回路１１については、レベルシフト回路１３により出力電圧がシフトする以外は、第１の実施の形態と同様の作用、効果を奏する。次に、電圧増幅回路１２の動作についてみると、まず、差動増幅段１４のゲインＧａｉｎ１は、抵抗ＲＥの値をＲＥ，トランジスタＱ１１，Ｑ１２，Ｑ１３のエミッタ抵抗をｒｅ（Ｑ１１） ，ｒｅ（Ｑ１２） ，ｒｅ（Ｑ１３） ，電流源Ｉ１１の値をＩ１１ ，ボルツマン定数をｋ，絶対温度をＴ，電子の電荷をｑとすると、次式（１６）で表される。
【００５４】
【数１６】
また、電圧電流変換段１５のコンダクタンスｇｍは、第２の抵抗Ｒ２の値をＲ２，定電圧源（Ｖｒ）５の値をＶｒ，トランジスタＱ１５，Ｑ１６のエミッタ抵抗をｒｅ（Ｑ１５） ，ｒｅ（Ｑ１６） ，カレントミラー回路１７の電流比を１とすると、次式（１７）で表される。
【００５６】
【数１７】
ここで、電圧増幅回路全体のゲインＧａｉｎ は、抵抗ＲＧの値をＲＧとすると、次式（１８）で表される。
【００５８】
【数１８】
（１６）式、（１７）式を（１８）式に代入すると、電圧増幅回路全体のゲインＧａｉｎ は、次式（１９）で表される。
【００６０】
【数１９】
よって、信号処理回路全体の電流電圧変換ゲインＧａｉｎ ｔｏｔａｌ は、帰還抵抗Ｒｆの値をＲｆ とすると、次式（２０）で表される。
【００６２】
【数２０】
また、光電流Ｉｉｎの値をＩｉｎ ，参照電圧の値をＶ１とすると、Ｉ／Ｖアンプ３の出力電圧は次式（２１）となり、信号処理回路の出力電圧Ｖｏｕｔ は、次式（２２）で表される。
【００６４】
【数２１】
【数２２】
したがって、各抵抗値（Ｒｆ，ＲＧ，ＲＥ，Ｒ２ ）、電流値（Ｉ１１ ）、電圧値（Ｖｒ）を最適化することで、所望のゲインを設定でき、帰還抵抗Ｒｆの値Ｒｆがばらついた場合でも、抵抗Ｒ２の値Ｒ２も同様にばらつくので、信号処理回路全体の電流電圧変換ゲインＧａｉｎ ｔｏｔａｌ は変動しない。
【００６７】
このため、Ｉ／Ｖアンプ３のオープンループ利得Ａを帰還抵抗Ｒｆの値の変動に合せて可変することができ、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性を劣化させることなく、且つゲインを変動させることなく入力電流信号を電圧に変換することが可能となる。
【００６８】
なお、参照電圧として、図３に示すように、Ｉ／Ｖアンプ３と同様な構成の回路（ダミーＩ／Ｖアンプ：図２に示すＩ／Ｖアンプの構成要素にダッシュを付して示している）の出力を用いることにより、参照電圧Ｖ１は、Ｖ１＝２ＶＢＥとなるので、（２２）式は、次式（２３）となる。
【００６９】
【数２３】
これにより、第２の実施の形態と同様の作用効果が得られると共に、入力電流信号分のみを増幅することが可能となる。
【００７１】
また、上記第２の実施の形態は１つの受光素子の信号を処理する場合を示しているが、２つの受光素子の出力の差信号を生成する場合には、一方の受光素子は図２に示すように接続し、他方の受光素子は、図２に示した第２の実施の形態の電流電圧変換回路からトランジスタＱ６と第２の抵抗Ｒ２を除いた構成の電流電圧変換回路への入力にその出力を接続し、その電流電圧変換回路の出力を参照電圧として用いるようにする。このように構成することで、参照電圧Ｖ１は、他方の受光素子からの信号電流の値をＩｉｎ２とすると、次式（２４）となる。
【００７２】
【数２４】
よって、（２４）式を（２２）式に代入すると、信号処理回路の出力電圧Ｖｏｕｔ は次式（２５）となる。
【００７４】
【数２５】
これにより、第２の実施の形態と同様の作用効果が得られると共に、２ つの入力電流信号の差分のみを増幅することが可能となる。
【００７６】
次に、第３の実施の形態について説明する。図４は本発明の第３の実施の形態に係る信号処理回路の構成を示す回路構成図である。この実施の形態に係る信号処理回路は、外部からの電流信号が入力される入力端子にベースが接続され、エミッタがＧＮＤに接続されたトランジスタＱ１と、電源ＶｃｃとトランジスタＱ１のコレクタとの間に接続された負荷インピーダンスＲｃとを具備する入力増幅段と、ベースが前記入力増幅段の出力に接続され、コレクタが電源ＶＣＣに接続されたトランジスタＱ２と、ＧＮＤとトランジスタＱ２のエミッタとの間に接続された負荷インピーダンスＲｏと、トランジスタＱ２のエミッタと負荷インピーダンスＲｏの間に接続され、ダイオード接続されたトランジスタＱ７で構成したＩ／Ｖアンプ３の出力電圧をシフトさせるレベルシフト回路１３とを具備する出力段と、一方の端子が負荷インピーダンスＲｏに接続され、他方の端子が入力端子に接続された帰還抵抗Ｒｆとからなり、入力電流信号を電圧に変換するＩ／Ｖアンプ３を備えている。
【００７７】
また、演算増幅器４と、演算増幅器４の非反転入力端子と電源Ｖｃｃの間に接続された定電圧源（Ｖｒ）５と、演算増幅器４の反転入力端子と電源Ｖｃｃの間に接続され、帰還抵抗Ｒｆと少なくとも同一の製造プロセスにて形成される抵抗である第１の抵抗Ｒ１と、エミッタが演算増幅器４の反転入力端子に接続され、ベースが演算増幅器４の出力端子に接続されたトランジスタＱ３とからなる抵抗値依存電流源９を備え、更に、Ｉ／Ｖアンプ３の出力が一方の入力に接続され、他方の入力に参照電圧が接続された差動増幅段１４と、抵抗値依存電流源９のトランジスタＱ３のコレクタから供給される電流に応じて生成されるバイアス信号に基づき、差動増幅段１４の出力電圧を電流信号に変換する電圧電流変換段１５と、電圧電流変換段１５の出力電流信号を電圧信号に変換する電流電圧変換段１６とからなる電圧増幅回路１２とで、信号処理回路を構成している。
【００７８】
ここで、トランジスタＱ１１，Ｑ１２と、ダイオード接続したトランジスタＱ１３，Ｑ１４と、電流源Ｉ１１と、トランジスタＱ１１，Ｑ１２のエミッタ帰還抵抗ＲＥとを用いて、差動増幅段１４を構成している。また、トランジスタＱ１５，Ｑ１６と、抵抗Ｒ３，Ｒ４と、抵抗値依存電流源９のトランジスタＱ３のコレクタから供給される電流が入力されるトランジスタＱ１７，Ｑ１８で構成したカレントミラー回路１７とを用いて電圧電流変換段１５を構成している。また、トランジスタＱ１９，Ｑ２０と、抵抗Ｒ５，Ｒ６と、電流源Ｉ１３と、電流バッファを構成するトランジスタＱ２１，Ｑ２２、電流源Ｉ１４，Ｉ１５と、電流電圧変換段１６の入出力間に接続した抵抗ＲＧによる並列帰還抵抗とで、電流電圧変換段１６を構成している。
【００７９】
次に、このように構成された第３の実施の形態の動作について説明する。Ｉ／Ｖアンプ３の出力電圧及び帯域特性は（２１），（１０）式に示す通りとなる。また、電圧増幅回路１２の動作ついてみると、第２の実施の形態の電圧増幅回路と同様の動作をし、第２の抵抗Ｒ２を第１の抵抗Ｒ１に置き換え、第１の抵抗Ｒ１の値をＲ１とすると、（２２）式より、信号処理回路の出力電圧Ｖｏｕｔ３は、次式（２６）で表される。
【００８０】
【数２６】
したがって、各抵抗値（Ｒｆ，ＲＧ，ＲＥ，Ｒ１ ）、電流値（Ｉ１１ ）、電圧値（Ｖｒ）を最適化することで、所望のゲインを設定でき、帰還抵抗Ｒｆの値Ｒｆがばらついた場合でも、抵抗Ｒ１の値Ｒ１も同様にばらつくので、信号処理回路全体の電流電圧変換ゲインＧａｉｎ ｔｏｔａｌ は変動しない。
【００８２】
このため、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、ゲインを変動させることなく入力電流信号を電圧に変換することが可能となる。なお、第２の実施の形態と同様に、参照電圧として、図３に示すＩ／Ｖアンプ３と同様の回路（ダミーＩ／Ｖアンプ）の出力を用いることにより、参照電圧Ｖ１は、Ｖ１＝２ＶＢＥとなるので、（２６）式は、次式（２７）となる。
【００８３】
【数２７】
これにより、第３の実施の形態と同様の作用効果が得られると共に、入力信号電流分のみを増幅することが可能となる。
【００８５】
また、上記第３の実施の形態は１つの受光素子の信号を処理する場合を示しているが、２つの受光素子の出力の差信号を生成する場合には、一方の受光素子は図４に示すように接続し、他方の受光素子は、図４に示した第３の実施の形態のＩ／Ｖアンプ３と同様の回路への入力に、その出力を接続し、そのＩ／Ｖアンプの出力を参照電圧として用いる。このように構成することで、参照電圧Ｖ１は、他方の受光素子からの信号電流の値をＩｉｎ２とすると、次式（２８）となる。
【００８６】
【数２８】
よって、（２８）式を（２６）式に代入すると、信号処理回路の出力電圧Ｖｏｕｔ３は次式（２９）となる。
【００８８】
【数２９】
これにより、第３の実施の形態と同様の作用効果が得られると共に、２ つの入力電流信号の差分のみを増幅することが可能となる。
【００９０】
次に、第４の実施の形態について説明する。図５は、本発明の第４の実施の形態に係る光学式再生装置の構成を示すブロック構成図である。本実施の形態に係る光学式再生装置は、光ディスク２１に光ビームを照射する光出力手段２２と、光出力手段２２から照射された光ビームの光ディスク２１からの反射光を受光し、少なくとも光ディスク２１に記録された情報を検知する検知手段２３と、検知手段２３から出力される検知信号電流を電流電圧変換する電流電圧変換手段２４と、電流電圧変換手段２４からの出力信号を２値化し、信号処理する信号処理手段２５とで構成されている。そして、電流電圧変換手段２４は、第１の実施の形態に係る電流電圧変換回路、あるいは第２の実施の形態又は第３の実施の形態に係る信号処理回路を含んだ構成となっている。
【００９１】
このように構成された光学式情報再生装置においては、電流電圧変換手段２４は、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性を劣化させることなく入力電流信号を所望のゲインで電圧に変換することが可能となるので、光ディスク２１に記録された情報を高速且つ安定して再生することができるようになる。
【００９２】
【発明の効果】
以上実施の形態に基づいて説明したように、本発明によれば、半導体の製造プロセスのバラツキや温度の変動等の影響により抵抗値がばらついた場合でも、帯域特性を劣化させることなく電流信号を所望のゲインで電圧に変換することが可能な電流電圧変換回路、並びにその回路を用いた信号処理回路及び光学式情報再生装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る電流電圧変換回路の構成を示す回路構成図である。
【図２】本発明の第２の実施の形態に係る信号処理回路の構成を示す回路構成図である。
【図３】図２に示した信号処理回路における参照電圧を生成するダミーＩ／Ｖアンプの構成を示す回路構成図である。
【図４】本発明の第３の実施の形態に係る信号処理回路の構成を示す回路構成図である。
【図５】本発明の第４の実施の形態に係る光学式情報再生装置の構成を示すブロック構成図である。
【図６】従来の電流電圧変換回路の構成例を示す回路構成図である。
【符号の説明】
１ 入力端子
２ 出力端子
３ Ｉ／Ｖアンプ
４ 演算増幅器
５ 定電圧源
６ 定電流源
７ カレントミラー回路
８ 可変電流源
９ 抵抗値依存電流源
１１ 電流電圧変換回路
１２ 電圧増幅回路
１３ レベルシフト回路
１４ 差動増幅段
１５ 電圧電流変換段
１６ 電流電圧変換段
１７ カレントミラー回路
２１ 光ディスク
２２ 光出力手段
２３ 検知手段
２４ 電流電圧変換手段
２５ 信号処理手段
Claims (6)
- 外部からの電流信号が入力される入力端子にベースが接続され、エミッタが第１の電源に接続された第１のトランジスタと、第２の電源と前記第１のトランジスタのコレクタとの間に接続された第１の負荷インピーダンスとを有する入力増幅段と、ベースが前記入力増幅段の出力に接続され、コレクタが前記第２の電源に接続された第２のトランジスタと、前記第１の電源と前記第２のトランジスタのエミッタとの間に接続された第２の負荷インピーダンスとを有する出力段と、一方の端子が前記第２のトランジスタのエミッタに接続され、他方の端子が前記入力端子に接続された帰還抵抗とを具備し、前記入力電流信号を電圧に変換するＩ／Ｖアンプと、
前記帰還抵抗と少なくとも同一の製造プロセスにて形成される抵抗である第１の抵抗を有し、該第１の抵抗の抵抗値に応じて電流値が変化する可変電流源と、該可変電流源の出力に接続された定電流源とを具備した抵抗値依存電流源とを備え、
前記抵抗値依存電流源の前記可変電流源の出力と前記定電流源の出力を、前記Ｉ／Ｖアンプの入力増幅段を構成する前記第１のトランジスタのコレクタに接続したことを特徴とする電流電圧変換回路。 - 前記可変電流源は、反転入力端子と前記第２の電源との間に前記第１の抵抗が接続された演算増幅器と、該演算増幅器の非反転入力端子に接続された定電圧源と、エミッタが前記演算増幅器の反転入力端子に接続され、ベースが前記演算増幅器の出力端子に接続された第３のトランジスタと、該第３のトランジスタのコレクタに入力が接続され、出力が前記定電流源の出力に接続された第１のカレントミラー回路とを有することを特徴とする請求項１に係る電流電圧変換回路。
- 請求項２に記載の電流電圧変換回路と、該電流電圧変換回路からの出力電圧を増幅する電圧増幅回路とを有する信号処理回路であって、前記電流電圧変換回路の出力段は、出力電圧をシフトさせるレベルシフト回路を含み、前記電流電圧変換回路の抵抗値依存電流源は、ベースが前記第３のトランジスタのベースに接続された第４のトランジスタと、該第４のトランジスタのエミッタと前記第２の電源との間に接続された、前記帰還抵抗と少なくとも同一の製造プロセスにて形成される抵抗である第２の抵抗とを更に含み、前記電圧増幅回路は、前記電流電圧変換回路の前記Ｉ／Ｖアンプの出力が一方の入力に接続され、他方の入力に参照電圧が接続された差動増幅段と、前記第４のトランジスタのコレクタから供給される電流に応じて生成されるバイアス信号に基づき、前記差動増幅段の出力電圧を電流信号に変換する電圧電流変換段と、該電圧電流変換段の出力電流信号を電圧信号に変換する電流電圧変換段とを有することを特徴とする信号処理回路。
- 前記電圧電流変換段は、一端が前記第４のトランジスタのコレクタに接続され、他端が前記バイアス信号を出力する第２のカレントミラー回路を含むことを特徴とする請求項３に係る信号処理回路。
- 外部からの電流信号が入力される入力端子にベースが接続され、エミッタが第１の電源に接続された第１のトランジスタと、第２の電源と前記第１のトランジスタのコレクタとの間に接続された第１の負荷インピーダンスとを有する入力増幅段と、ベースが前記入力増幅段の出力に接続され、コレクタが前記第２の電源に接続された第２のトランジスタと、前記第１の電源と前記第２のトランジスタのエミッタとの間に接続された第２の負荷インピーダンスと、出力電圧をシフトさせるレベルシフト回路とを有する出力段と、一方の端子が前記第２の負荷インピーダンスに接続され、他方の端子が前記入力端子に接続された帰還抵抗とを具備し、前記入力電流信号を電圧に変換するＩ／Ｖアンプと、
演算増幅器と、該演算増幅器の非反転入力端子に接続された定電圧源と、前記演算増幅器の反転入力端子と前記第２の電源の間に接続され、前記帰還抵抗と少なくとも同一の製造プロセスにて形成される抵抗である第１の抵抗と、エミッタが前記演算増幅器の反転入力端子に接続され、ベースが前記演算増幅器の出力端子に接続された第３のトランジスタとを具備する抵抗値依存電流源と、
前記Ｉ／Ｖアンプの出力が一方の入力に接続され、他方の入力に参照電圧が接続された差動増幅段と、前記第３のトランジスタのコレクタから供給される電流に応じて生成されるバイアス信号に基づき、前記差動増幅段の出力電圧を電流信号に変換する電圧電流変換段と、該電圧電流変換段の出力電流信号を電圧信号に変換する電流電圧変換段とを具備する、前記Ｉ／Ｖアンプからの出力電圧を増幅する電圧増幅回路とを備えていることを特徴とする信号処理回路。 - 光記録媒体に光ビームを照射する光出力手段と、該光出力手段から照射された光ビームの前記光記録媒体からの反射光を受光し、少なくとも前記光記録媒体に記録された情報を検知する検知手段と、該検知手段から出力される検知信号電流を電流電圧変換する電流電圧変換手段と、該電流電圧変換手段からの出力信号を２値化し、信号処理する信号処理手段とを有する光学式情報再生装置であって、前記電流電圧変換手段は、請求項１又は２に記載の電流電圧変換回路、或いは、請求項３〜５のいずれか１項に記載の信号処理回路を含むことを特徴とする光学式情報再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002252679A JP2004096288A (ja) | 2002-08-30 | 2002-08-30 | 電流電圧変換回路、並びにそれを用いた信号処理回路及び光学式情報再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002252679A JP2004096288A (ja) | 2002-08-30 | 2002-08-30 | 電流電圧変換回路、並びにそれを用いた信号処理回路及び光学式情報再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004096288A true JP2004096288A (ja) | 2004-03-25 |
Family
ID=32058892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002252679A Pending JP2004096288A (ja) | 2002-08-30 | 2002-08-30 | 電流電圧変換回路、並びにそれを用いた信号処理回路及び光学式情報再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004096288A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014090445A (ja) * | 2009-07-30 | 2014-05-15 | Qualcomm Incorporated | バイアス電流モニタおよびアンプのための制御機構 |
| CN115696689A (zh) * | 2022-11-17 | 2023-02-03 | 中船重工安谱（湖北）仪器有限公司 | 荧光聚合物探测仪光源驱动***及方法 |
-
2002
- 2002-08-30 JP JP2002252679A patent/JP2004096288A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014090445A (ja) * | 2009-07-30 | 2014-05-15 | Qualcomm Incorporated | バイアス電流モニタおよびアンプのための制御機構 |
| US9166533B2 (en) | 2009-07-30 | 2015-10-20 | Qualcomm Incorporated | Bias current monitor and control mechanism for amplifiers |
| CN115696689A (zh) * | 2022-11-17 | 2023-02-03 | 中船重工安谱（湖北）仪器有限公司 | 荧光聚合物探测仪光源驱动***及方法 |
| CN115696689B (zh) * | 2022-11-17 | 2023-11-21 | 中船重工安谱（湖北）仪器有限公司 | 荧光聚合物探测仪光源驱动***及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1835392B (zh) | 光接收放大器电路和具备该电路的光拾取器装置 | |
| JP3827542B2 (ja) | 光増幅器及びこれを用いた光ピックアップ装置 | |
| JP2007122841A (ja) | 受光アンプ回路及び光ピックアップ装置 | |
| US5691663A (en) | Single-ended supply preamplifier with high power supply rejection ratio | |
| JP2889803B2 (ja) | レベル設定回路 | |
| KR0152701B1 (ko) | 감쇠 귀환형 차동증폭기 | |
| US5914630A (en) | MR head preamplifier with output signal amplitude which is independent of head resistance | |
| US5111156A (en) | Current amplifier circuit | |
| JP2004096288A (ja) | 電流電圧変換回路、並びにそれを用いた信号処理回路及び光学式情報再生装置 | |
| JP2010136030A (ja) | 受光増幅回路および光ディスク装置 | |
| JP4148045B2 (ja) | フォトダイオード回路 | |
| JP2621537B2 (ja) | 光電流電圧変換器及び光ディスク記録／再生装置 | |
| JP4315104B2 (ja) | 信号処理回路及び光ディスク記録再生装置 | |
| JP2004288243A (ja) | 受光アンプ回路およびそれを備えた光ピックアップ装置 | |
| JP4680118B2 (ja) | 受光増幅回路および光ピックアップ | |
| JP2005210147A (ja) | 受光アンプ回路及びそれを備える光ピックアップ素子 | |
| JP2005244864A (ja) | 差動アンプ回路およびそれを備えた光ピックアップ装置 | |
| JP4499061B2 (ja) | 受光アンプ回路、受光ｉｃ及び電子機器 | |
| JP2006166145A (ja) | 非反転増幅器およびそれを備える受光アンプ素子ならびに光ピックアップ素子 | |
| US7944249B2 (en) | Photoreceiving circuit | |
| US6885247B2 (en) | Current amplifier | |
| JP2007150608A (ja) | 受光増幅回路、及び、光ピックアップ装置 | |
| JP2003124753A (ja) | 光信号増幅回路 | |
| JP2557398B2 (ja) | 増幅回路 | |
| JP2005294940A (ja) | 半導体回路装置及び演算増幅装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080205 |