JP2004096133A - Group-iii nitride based compound semiconductor device - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To make it possible to form a group-III nitride based compound semiconductor layer having an excellent crystalline structure by using a raw material industrially easily available. <P>SOLUTION: A titan layer and a titan nitride layer formed on a substrate are laminated one on another and the group-III nitride based compound semiconductor layer is formed thereon. If a sufficient film thickness is given to the titan nitride layer and then the titan layer is removed, a device having the titan nitride layer as a substrate is obtained. <P>COPYRIGHT: (C)2004,JPO

Description

　この発明はIII族窒化物系化合物半導体素子に関する。 (4) The present invention relates to a group III nitride compound semiconductor device.

　特開平９−２３７９３８号公報には、良好な結晶のIII族窒化物系化合物半導体層を得るために、下地層として岩塩構造をとる金属窒化物の（１１１）面を基板として用いることが開示されている。すなわち、この公報では、岩塩構造をとる金属窒化物を基板として、その（１１１）面上にIII族窒化物系化合物半導体層を成長させている。 JP-A-9-237938 discloses that a (111) plane of a metal nitride having a rock salt structure is used as a substrate as an underlayer in order to obtain a group III nitride-based compound semiconductor layer having good crystallinity. ing. That is, in this publication, a group III nitride-based compound semiconductor layer is grown on a (111) plane using a metal nitride having a rock salt structure as a substrate.

　半導体素子の基板には、素子の機能を維持するための特性（剛性、耐衝撃性など）が要求される。基板を金属窒化物で形成したとき、当該特性を維持するには５０μｍ以上の厚さが基板に要求されると考えられる。
　しかし、そのような厚さを有する金属窒化物は半導体製造用工業製品の原材料として提供されていない。 A substrate for a semiconductor element is required to have characteristics (rigidity, impact resistance, etc.) for maintaining the function of the element. When the substrate is formed of metal nitride, it is considered that a thickness of 50 μm or more is required for the substrate to maintain the characteristics.
However, a metal nitride having such a thickness has not been provided as a raw material of an industrial product for semiconductor manufacturing.

　そこでこの発明は、工業的に容易に入手可能な原材料を用いて良好な結晶構造のIII族窒化物系化合物半導体層を形成できるようにすることを一つの目的とする。したがって、この発明の半導体素子は良好な結晶構造の半導体層を有し、かつ安価に製造できることとなる。
　別の観点から見ると、この発明の他の目的は新規な構成のIII族窒化物系化合物半導体素子及びその製造方法を提供することにある。 Therefore, an object of the present invention is to enable a group III nitride-based compound semiconductor layer having a good crystal structure to be formed using a raw material that is easily available industrially. Therefore, the semiconductor element of the present invention has a semiconductor layer with a favorable crystal structure and can be manufactured at low cost.
From another viewpoint, another object of the present invention is to provide a group III nitride-based compound semiconductor device having a novel structure and a method of manufacturing the same.

　本発明者らは上記目的の少なくとも一つを達成しようと鋭意検討を重ねてきた。その結果、下記の発明に想到した。
　即ち、基板の上に形成されたチタン層と、
　チタン、ジルコニウム、ハフニウム及びタンタルの中から選ばれる１種又は２種以上の金属の窒化物からなり、前記チタン層の上に形成される金属窒化物層と、
　該金属窒化物層の上に形成されるIII族窒化物系化合物半導体層と、を備えてなるIII族窒化物系化合物半導体素子。 The present inventors have intensively studied to achieve at least one of the above objects. As a result, the following invention has been reached.
That is, a titanium layer formed on the substrate,
Titanium, zirconium, hafnium and one or more metal nitrides selected from tantalum, a metal nitride layer formed on the titanium layer,
A group III nitride compound semiconductor device comprising: a group III nitride compound semiconductor layer formed on the metal nitride layer.

　上記のように構成されたこの発明の半導体素子によれば、基板の上にチタン層を介して、チタン、ハフニウム、ジルコニウム若しくはタンタルから選ばれる１種又は２種以上の金属の窒化物層を形成する。かかる金属窒化物層はその上に形成されるIII族窒化物系化合物半導体層との格子不整が極めて小さくなる。金属窒化物層はチタン層の上に結晶性良く形成することができ。かつ、このチタン層はサファイア等の基板上に結晶性良く形成できる。一方、素子の機能を保持するために必要な厚さは基板が備え得るので、この金属窒化物層を薄くすることができる。よって、金属窒化物層を簡易かつ安価に形成することができる。基板にサファイア等の汎用的なものを採用すれば、素子は全体として安価に製造できるものとなる。 According to the semiconductor device of the present invention configured as described above, a nitride layer of one or more metals selected from titanium, hafnium, zirconium or tantalum is formed on a substrate via a titanium layer. I do. Such a metal nitride layer has a very small lattice mismatch with the group III nitride compound semiconductor layer formed thereon. The metal nitride layer can be formed with good crystallinity on the titanium layer. In addition, this titanium layer can be formed with good crystallinity on a substrate such as sapphire. On the other hand, since the substrate can have a thickness necessary to maintain the function of the element, the metal nitride layer can be thinned. Therefore, the metal nitride layer can be formed easily and inexpensively. If a general-purpose substrate such as sapphire is used for the substrate, the device can be manufactured at low cost as a whole.

　上記において、基板にはサファイア、ＳｉＣ（炭化シリコン）及びＧａＮ（窒化ガリウム）等の六方晶材料、Ｓｉ（シリコン）やＧａＰ（リン化ガリウム）、ＧａＡｓ（砒化ガリウム）などの立方晶材料を用いることが出来る。六方晶材料の場合にはその上に下地層を成長させる。立方晶材料の場合にはその（１１１）面が利用される。
　基板としてＳｉＣ、ＧａＮ、シリコン、ＧａＰ若しくはＧａＡｓを用いた場合、当該基板に導電性を付加できる。また、窒化チタン（ＴｉＮ）、窒化ハフニウム、窒化ジルコニウム及び窒化タンタルにはそれぞれ導電性がある。その結果、半導体素子の両面に電極を形成することができ、素子製造工程数が少なくなり、コストダウンになる。
　基板としてサファイアを用いてＬＥＤを作成した場合、金属窒化物が金属光沢を有しており、ＬＥＤから出た光は窒化チタン、窒化ハフニウム、窒化ジルコニウムなどで反射されるため輝度アップが期待される。
　また、金属窒化物はサファイアに比べて剛性が低いので、サファイア基板とIII族窒化物系化合物半導体層との格子定数の違いや熱膨張係数の違いによる歪（内部応力）を緩和する作用もある。
　基板には素子の機能を保持するための特性（剛性、耐衝撃性）が要求される。そのため、その厚さは５０μｍ以上とすることが好ましい。更に好ましくは１００μｍとする。但し、剛性が保持できれば薄くてもかまわない。 In the above, a hexagonal material such as sapphire, SiC (silicon carbide) and GaN (gallium nitride), and a cubic material such as Si (silicon), GaP (gallium phosphide), and GaAs (gallium arsenide) are used for the substrate. Can be done. In the case of a hexagonal material, an underlayer is grown thereon. In the case of a cubic material, its (111) plane is used.
When SiC, GaN, silicon, GaP, or GaAs is used as a substrate, conductivity can be added to the substrate. In addition, titanium nitride (TiN), hafnium nitride, zirconium nitride, and tantalum nitride each have conductivity. As a result, electrodes can be formed on both surfaces of the semiconductor element, and the number of element manufacturing steps is reduced, resulting in cost reduction.
When an LED is made using sapphire as a substrate, the metal nitride has a metallic luster, and light emitted from the LED is reflected by titanium nitride, hafnium nitride, zirconium nitride, etc., so that an increase in brightness is expected. .
In addition, since metal nitride has lower rigidity than sapphire, it also has an effect of relaxing strain (internal stress) due to a difference in lattice constant between the sapphire substrate and the group III nitride compound semiconductor layer and a difference in thermal expansion coefficient. .
The substrate is required to have characteristics (rigidity, impact resistance) for maintaining the function of the element. Therefore, the thickness is preferably 50 μm or more. More preferably, the thickness is 100 μm. However, it may be thin as long as the rigidity can be maintained.

　金属窒化物としては、チタン、ハフニウム、ジルコニウム若しくはタンタル又はこれらの合金の窒化物が用いられる。
　これらの金属窒化物の成長方法は特に限定されないが、プラズマＣＶＤ、熱ＣＶＤ、光ＣＶＤ等のＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｕｒ　Ｄｅｐｏｓｉｔｉｏｎ）、スパッタ、リアクティブスパッタ、レーザアブレーション、イオンプレーティング、蒸着、ＥＣＲ法等の（Ｐｈｙｓｉｃａｌ　Ｖａｐｏｕｒ　Ｄｅｐｏｓｉｔｉｏｎ）等の方法を利用できる。
　チタン層の上にこれら金属窒化物層を形成する場合は、スパッタ法を採用することが特に好ましい。金属窒化物単結晶の結晶性が向上するからである。
　金属窒化物層の厚さは、基板及びチタン層が存在する場合には、５ｎｍ〜１０μｍとすることが好ましい。
　チタン層を除去することにより金属窒化物層を基板から分離する場合は、金属窒化物層に基板としての特性が要求されるので、５０μｍ以上の膜厚を有することが好ましい。更に好ましくは１００μｍ以上の膜厚とする。 As the metal nitride, a nitride of titanium, hafnium, zirconium, tantalum, or an alloy thereof is used.
The method for growing these metal nitrides is not particularly limited, but includes CVD (Chemical Vapor Deposition) such as plasma CVD, thermal CVD, and optical CVD, sputtering, reactive sputtering, laser ablation, ion plating, evaporation, and ECR. (Physical Vapor Deposition) and the like.
When these metal nitride layers are formed on a titanium layer, it is particularly preferable to employ a sputtering method. This is because the crystallinity of the metal nitride single crystal is improved.
When the substrate and the titanium layer are present, the thickness of the metal nitride layer is preferably 5 nm to 10 μm.
When the metal nitride layer is separated from the substrate by removing the titanium layer, it is preferable that the metal nitride layer has a thickness of 50 μm or more because the metal nitride layer is required to have characteristics as a substrate. More preferably, the thickness is 100 μm or more.

　金属窒化物層と基板との間にはチタン層が介在される。チタン層は蒸着法やスパッタ法により基板に形成される。チタン層の膜厚は特に限定されないが、０．１〜１０μｍとすることが好ましい。更に好ましくは、０．１〜５μｍであり、最も好ましくは０．２〜３μｍである。
　本発明者らの検討によれば、シリコンを基板としてその（１１１）面上に窒化チタンを成長させるときには、当該（１１１）面と窒化チタン層との間にＡｌの層を介在させることが好ましい。Ａｌ層の厚さは特に限定されないが、ほぼ１００Åとする。Ａｌ層の形成方法も特に限定されないが、例えば蒸着やスパッタによりこれを形成する。 A titanium layer is interposed between the metal nitride layer and the substrate. The titanium layer is formed on the substrate by a vapor deposition method or a sputtering method. The thickness of the titanium layer is not particularly limited, but is preferably 0.1 to 10 μm. More preferably, it is 0.1-5 μm, most preferably 0.2-3 μm.
According to the study of the present inventors, when titanium nitride is grown on the (111) plane using silicon as a substrate, it is preferable to interpose an Al layer between the (111) plane and the titanium nitride layer. . The thickness of the Al layer is not particularly limited, but is set to approximately 100 °. The method for forming the Al layer is not particularly limited, but is formed by, for example, vapor deposition or sputtering.

　チタン層は酸（王水等）により化学エッチングすることができる。これにより金属窒化物層から基板が分離される。導電性をもつ金属窒化物層によればこれを電極として用いることができるので、III族窒化物系化合物半導体層側には一方の電極のみを形成すれば良いことになる。 The titanium layer can be chemically etched with an acid (aqua regia). This separates the substrate from the metal nitride layer. According to the metal nitride layer having conductivity, this can be used as an electrode, so that only one electrode needs to be formed on the group III nitride-based compound semiconductor layer side.

　III族窒化物系化合物半導体は一般式としてＡｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦１）で表され、ＡｌＮ、ＧａＮ及びＩｎＮのいわゆる２元系、Ａｌ_ｘＧａ_１−ｘＮ、Ａｌ_ｘＩｎ_１−ｘＮ及びＧａ_ｘＩｎ_１−ｘＮ（以上において０＜ｘ＜１）のいわゆる３元系を包含する。III族元素の一部をボロン（Ｂ）、タリウム（Ｔｌ）等で置換しても良く、また、窒素（Ｎ）の一部もリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）等で置換できる。III族窒化物系化合物半導体層は任意のドーパントを含むものであっても良い。ｎ型不純物として、Ｓｉ、Ｇｅ、Ｓｅ、Ｔｅ、Ｃ等を用いることができる。ｐ型不純物として、Ｍｇ、Ｚｎ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ等を用いることができる。なお、ｐ型不純物をドープした後にIII族窒化物系化合物半導体を電子線照射、プラズマ照射若しくは炉による加熱にさらすことも可能である。III族窒化物系化合物半導体層の形成方法は特に限定されないが、有機金属気相成長法（ＭＯＣＶＤ法）のほか、周知の分子線結晶成長法（ＭＢＥ法）、ハライド気相成長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティング法、電子シャワー法等によっても形成することができる。
　なお、発光素子の構成としては、ＭＩＳ接合、ＰＩＮ接合やｐｎ接合を有したホモ構造、シングルヘテロ構造若しくはダブルへテロ構造のものを用いることができる。発光層として量子井戸構造（単一量子井戸構造若しくは多重量子井戸構造）を採用することもできる。 Group III nitride compound semiconductor is represented by the general formula _{Al X Ga Y In 1-X} -Y N (0 ≦ X ≦ 1,0 ≦ Y ≦ 1,0 ≦ X + Y ≦ 1), AlN, GaN and InN including so-called binary _{system, Al x Ga 1-x N} , a so-called ternary Al _{x in 1-x} N and _{Ga x in 1-x N (} 0 in the above <x <1) of the. Some of the Group III elements may be replaced by boron (B), thallium (Tl), etc. Also, part of nitrogen (N) may be replaced by phosphorus (P), arsenic (As), antimony (Sb), bismuth. (Bi) and the like. The group III nitride compound semiconductor layer may contain any dopant. Si, Ge, Se, Te, C, or the like can be used as the n-type impurity. Mg, Zn, Be, Ca, Sr, Ba, or the like can be used as the p-type impurity. After doping with a p-type impurity, the group III nitride compound semiconductor can be exposed to electron beam irradiation, plasma irradiation, or heating by a furnace. The method of forming the group III nitride-based compound semiconductor layer is not particularly limited. In addition to metal organic chemical vapor deposition (MOCVD), well-known molecular beam crystal growth (MBE) and halide vapor deposition (HVPE) ), A sputtering method, an ion plating method, an electron shower method, or the like.
Note that as a structure of the light-emitting element, a homostructure having a MIS junction, a PIN junction, or a pn junction, a single heterostructure, or a double heterostructure can be used. A quantum well structure (single quantum well structure or multiple quantum well structure) can be adopted as the light emitting layer.

　金属窒化物層と素子機能部分を構成するIII族窒化物系化合物半導体層（第二のIII族窒化物系化合物半導体）との間には、バッファ層を形成することも可能である。バッファ層は第一のIII族窒化物系化合物半導体からなる。ここに、第一のIII族窒化物系化合物半導体にはＡｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ＜１）で表現される四元系の化合物半導体、Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ＜１）で表現される三元系の化合物半導体、並びにＡｌＮ、ＧａＮ及びＩｎＮが含まれる。
　ＭＯＣＶＤ法ではＡｌＮやＧａＮ等の第一のIII族窒化物系化合物半導体層（バッファ層）を４００℃程度の低い温度でサファイア等の基板上に直接形成していた。しかし、金属窒化物層については、当該第一のIII族窒化物系化合物半導体を１０００℃程度の高温で成長させることにより好適な結晶を得られる。従って、当該結晶性の良いバッファ層の上に形成される第二のIII族窒化物系化合物半導体層の結晶性も向上する。
　上記１０００℃程度の温度は第一のIII族窒化物系化合物半導体層（バッファ層）の上に形成される第二のIII族窒化物系化合物半導体層（素子機能構成層）の成長温度と実質的に等しい。従って、第一のIII族窒化物系化合物半導体をＭＯＣＶＤ法で形成するときの成長温度は６００〜１２００℃とすることが好ましく、更に好ましくは８００〜１２００℃である。
　このように、第一のIII族窒化物系化合物半導体層（バッファ層）と第二のIII族窒化物系化合物半導体（素子機能構成層）との成長温度が等しいと、ＭＯＣＶＤ法を実行するときの温度調節が容易になる。
　金属窒化物層の上へスパッタ法により第一のIII族窒化物系化合物半導体層からなるバッファ層を形成した場合にも、ＭＯＣＶＤ法（成長温度：１０００℃）でバッファ層を形成した場合と同等かそれ以上に好適な結晶性のバッファ層を得られる。従って、第一のIII族窒化物系化合物半導体層の上に形成される第二のIII族窒化物系化合物半導体層の結晶性も向上する。更には、スパッタ法により第一のIII族窒化物系化合物半導体層（バッファ層）を形成すると、ＭＯＣＶＤ法と比べて原材料にＴＭＡやＴＭＩなどの高価な有機金属を要しない。よって、安価に素子を形成できることとなる。以上、特願平１１−２３５４５０号（出願人整理番号：980380、代理人整理番号：P11301）を参照されたい。 It is also possible to form a buffer layer between the metal nitride layer and the group III nitride compound semiconductor layer (second group III nitride compound semiconductor) constituting the element function part. The buffer layer is made of a first group III nitride compound semiconductor. Here, the four-represented in the first group III nitride compound semiconductor _{Al X Ga Y In 1-X} -Y N (0 <X <1,0 <Y <1,0 <X + Y <1) A ternary compound semiconductor represented by Al _X Ga _1-X N (0 <X <1), AlN, GaN, and InN are included.
In the MOCVD method, a first group III nitride compound semiconductor layer (buffer layer) such as AlN or GaN is formed directly on a substrate such as sapphire at a low temperature of about 400 ° C. However, with respect to the metal nitride layer, a suitable crystal can be obtained by growing the first group III nitride compound semiconductor at a high temperature of about 1000 ° C. Therefore, the crystallinity of the second group III nitride compound semiconductor layer formed on the buffer layer having good crystallinity is also improved.
The temperature of about 1000 ° C. is substantially equal to the growth temperature of the second group III nitride-based compound semiconductor layer (device functional constituent layer) formed on the first group III nitride-based compound semiconductor layer (buffer layer). Equal. Therefore, the growth temperature when forming the first group III nitride-based compound semiconductor by MOCVD is preferably from 600 to 1200 ° C, more preferably from 800 to 1200 ° C.
As described above, when the growth temperatures of the first group III nitride compound semiconductor layer (buffer layer) and the second group III nitride compound semiconductor (element functional constituent layer) are equal, when MOCVD is performed, Temperature control becomes easy.
When a buffer layer composed of the first group III nitride-based compound semiconductor layer is formed on the metal nitride layer by a sputtering method, the same as when the buffer layer is formed by the MOCVD method (growth temperature: 1000 ° C.) A more suitable crystalline buffer layer can be obtained. Therefore, the crystallinity of the second group III nitride compound semiconductor layer formed on the first group III nitride compound semiconductor layer is also improved. Furthermore, when the first group III nitride-based compound semiconductor layer (buffer layer) is formed by sputtering, expensive organic metals such as TMA and TMI are not required as raw materials, as compared with the MOCVD method. Therefore, an element can be formed at low cost. See Japanese Patent Application No. 11-235450 (Applicant's reference number: 980380, Attorney's reference number: P11301).

　次に、この発明の実施例について説明する。
　（第１実施例）
　この実施例は発光ダイオード１０であり、その構成を図１に示す。 Next, an embodiment of the present invention will be described.
(First embodiment)
This embodiment is a light emitting diode 10, the configuration of which is shown in FIG.

　各層のスペックは次の通りである。
　
　　　　層　　　　　　　　　　：　組成：ドーパント　　　　（膜厚）

ｐクラッド層　１８　　　　　　：　ｐ−ＧａＮ:Ｍｇ　　　　（0.3μm）
発光層　１７　　　　　　　　　：　多重量子井戸構造
　　　　　量子井戸層　：　Ｉｎ_０．１５Ｇａ_０．８５Ｎ　　　　（3.5nm)
　　　　　バリア層　　：　ＧａＮ　　　　　　　　　　　　（3.5nm）
　　　　　量子井戸層とバリア層の繰り返し数：1〜10
ｎクラッド層　１６　　　　　　：　ｎ−ＧａＮ：Ｓｉ　　　　（4μm）
バッファ層　１５　　　　　　　：　ＡｌＮ　　　　　　　(60nm)
ＴｉＮ層　１４　　　　　　　　：　ＴｉＮ　　　　　　　（0.3μm）
Ｔｉ層　１３　　　　　　　　　：　Ｔｉ　　　　　　　　(10nm)
基板　１１　　　　　　　　　　：　サファイア　　　　　（300μm） The specifications of each layer are as follows.

Layer: Composition: Dopant (film thickness)

p cladding layer 18: p-GaN: Mg (0.3 μm)
Emitting layer 17: Multiple quantum well structure Quantum well layer: In _0.15 Ga _0.85 N (3.5 nm)
Barrier layer: GaN (3.5nm)
Number of repetitions of quantum well layer and barrier layer: 1 to 10
n-cladding layer 16: n-GaN: Si (4 μm)
Buffer layer 15: AlN (60 nm)
TiN layer 14: TiN (0.3 μm)
Ti layer 13: Ti (10 nm)
Substrate 11: Sapphire (300μm)

　ｎクラッド層１６は発光層１７側の低電子濃度ｎ-層とバッファ層１５側の高電子濃度ｎ＋層とからなる２層構造とすることができる。後者はｎ型コンタクト層と呼ばれる。
　発光層１７は超格子構造のものに限定されない。発光素子の構成としてはシングルへテロ型、ダブルへテロ型及びホモ接合型のものなどを用いることができる。また、単一量子井戸構造を採用することもできる。
　発光層１７とｐクラッド層１８との間にマグネシウム等のアクセプタをドープしたバンドギャップの広いＡｌ_ＸＩｎ_ＹＧａ_{１−Ｘ−Ｙ}Ｎ（X=0,Y=0,X=Y=0を含む）層を介在させることができる。これは発光層１７中に注入された電子がｐクラッド層１８に拡散するのを防止するためである。
　ｐクラッド層１８を発光層１７側の低ホール濃度ｐ−層と電極側の高ホール濃度ｐ＋層とからなる２層構造とすることができる。後者はｐ型コンタクト層と呼ばれる。 The n-cladding layer 16 can have a two-layer structure including a low electron concentration n− layer on the light emitting layer 17 side and a high electron concentration n + layer on the buffer layer 15 side. The latter is called an n-type contact layer.
The light emitting layer 17 is not limited to a super lattice structure. As a structure of the light emitting element, a single hetero type, a double hetero type, a homo junction type, or the like can be used. Further, a single quantum well structure can be adopted.
A wide band gap Al _X In _Y Ga _1-X-Y N doped with an acceptor such as magnesium between the light emitting layer 17 and the p clad layer 18 (including X = 0, Y = 0, X = Y = 0 ) Layers can be interposed. This is to prevent the electrons injected into the light emitting layer 17 from diffusing into the p clad layer 18.
The p-cladding layer 18 can have a two-layer structure including a low hole concentration p− layer on the light emitting layer 17 side and a high hole concentration p + layer on the electrode side. The latter is called a p-type contact layer.

　サファイア基板のａ面上にＴｉ層１３を反応性ＤＣマグネトロンスパッタ法により形成する。ターゲットを交換してＴｉ層１３の上にＴｉＮ１４層を反応性ＤＣマグネトロンスパッタ法により形成する。更に、ターゲットをＡｌＮに交換し、反応性ＤＣマグネトロンスパッタ法により、ＡｌＮバッファ層１４を形成する。
　その後、ＡｌＮ／ＴｉＮ／Ｔｉ／サファイアからなるサンプルをスパッタ装置からＭＯＣＶＤ装置のチャンバ内へ移し変える。このチャンバ内へ水素ガスを流通させながら当該サンプルを１１００℃まで昇温させて５分間維持する。 A Ti layer 13 is formed on the a-plane of the sapphire substrate by a reactive DC magnetron sputtering method. By exchanging the target, a TiN 14 layer is formed on the Ti layer 13 by a reactive DC magnetron sputtering method. Further, the target is replaced with AlN, and the AlN buffer layer 14 is formed by a reactive DC magnetron sputtering method.
Thereafter, the sample made of AlN / TiN / Ti / sapphire is transferred from the sputtering apparatus into the chamber of the MOCVD apparatus. While flowing hydrogen gas into the chamber, the sample is heated to 1100 ° C. and maintained for 5 minutes.

　その後、温度を１１００℃に保持してｎクラッド層１６以降のIII族窒化物系化合物半導体層を常法（ＭＯＣＶＤ法）に従い形成する。この成長法においては、アンモニアガスとIII族元素のアルキル化合物ガス、例えばトリメチルガリウム（ＴＭＧ)、トリメチルアルミニウム（ＴＭＡ）やトリメチルインジウム（ＴＭＩ）とを適当な温度に加熱された基板上に供給して熱分解反応させ、もって所望の結晶を基板の上に成長させる。
　このようにして形成されたIII族窒化物系化合物半導体層１６〜１８の結晶性は好ましいものである。 Thereafter, the temperature is kept at 1100 ° C., and a group III nitride-based compound semiconductor layer subsequent to the n-cladding layer 16 is formed according to a conventional method (MOCVD method). In this growth method, ammonia gas and an alkyl compound gas of a group III element, for example, trimethylgallium (TMG), trimethylaluminum (TMA) or trimethylindium (TMI) are supplied onto a substrate heated to an appropriate temperature. A thermal decomposition reaction is performed to grow a desired crystal on the substrate.
The crystallinity of the group III nitride-based compound semiconductor layers 16 to 18 thus formed is preferable.

　透光性電極１９は金を含む薄膜であり、ｐクラッド層１８の上面の実質的な全面を覆って積層される。ｐ電極２０も金を含む材料で構成されており、蒸着により透光性電極１９の上に形成される。
　ｎ電極２１はエッチングにより露出されたｎ−ＧａＮ層１６の面へ蒸着により形成される。なお、ＡｌＮバッファ層１５はＭＯＣＶＤ法で形成しても良いし、しなくても良い。 The translucent electrode 19 is a thin film containing gold, and is laminated so as to cover substantially the entire upper surface of the p-cladding layer 18. The p-electrode 20 is also made of a material containing gold, and is formed on the translucent electrode 19 by vapor deposition.
The n-electrode 21 is formed by vapor deposition on the surface of the n-GaN layer 16 exposed by etching. Note that the AlN buffer layer 15 may or may not be formed by the MOCVD method.

（第２実施例）
　第２実施例の発光ダイオード２２を図２に示す。なお、第１実施例と同一の要素には同一の符号を付してその説明を省略する。
　　　　層　　　　　　　　　　：　組成：ドーパント　　　　（膜厚）

ｐクラッド層　１８　　　　　　：　ｐ−ＧａＮ:Ｍｇ　　　　（0.3μm）
発光層　１７　　　　　　　　　：　多重量子井戸構造
　　　　　量子井戸層　：　Ｉｎ_０．１５Ｇａ_０．８５Ｎ　　　　（3.5nm)
　　　　　バリア層　　：　ＧａＮ　　　　　　　　　　　　（3.5nm）
　　　　　量子井戸層とバリア層の繰り返し数：1〜10
ｎクラッド層　１６　　　　　　：　ｎ−ＧａＮ：Ｓｉ　　　　（4μm）
バッファ層　１５　　　　　　　：　ＡｌＮ　　　　　　　(60nm)
ＴｉＮ層　１４　　　　　　　：　ＴｉＮ 　　　　　　　　（0.3μm）
Ｔｉ層　１３　 　　　　　　　：　Ｔｉ　　　　　　　　　　(10nm)
基板　２５　　　　：　シリコン単結晶（１１１）　　　　　　（300μm） (Second embodiment)
FIG. 2 shows a light emitting diode 22 according to a second embodiment. The same elements as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.
Layer: Composition: Dopant (film thickness)

p cladding layer 18: p-GaN: Mg (0.3 μm)
Emitting layer 17: Multiple quantum well structure Quantum well layer: In _0.15 Ga _0.85 N (3.5 nm)
Barrier layer: GaN (3.5nm)
Number of repetitions of quantum well layer and barrier layer: 1 to 10
n-cladding layer 16: n-GaN: Si (4 μm)
Buffer layer 15: AlN (60 nm)
TiN layer 14: TiN (0.3 μm)
Ti layer 13: Ti (10 nm)
Substrate 25: Silicon single crystal (111) (300 μm)

　Ｓｉ（１１１）面に形成されるＴｉＮ層１４以降の成長方法は第１実施例と同じである。
　なお、Ｓｉ基板層２５は導電性を有するのでこれをｎ電極として利用することができる。なお、ＡｌＮバッファ層１５はＭＯＣＶＤ法で形成しても良いし、しなくても良い。また、Ｓｉ基板とＴｉとの間に膜厚が１０ｎｍ（１００Å）のＡｌ層を形成しても良い。 The method of growing the TiN layer 14 and thereafter formed on the Si (111) plane is the same as in the first embodiment.
Since the Si substrate layer 25 has conductivity, it can be used as an n-electrode. Note that the AlN buffer layer 15 may or may not be formed by the MOCVD method. Further, an Al layer having a thickness of 10 nm (100 °) may be formed between the Si substrate and Ti.

　（第３実施例）
　図３にこの発明の第３の実施例の半導体素子を示す。この実施例の半導体素子は発光ダイオード３２である。なお、図２と同一の要素には同一の符号を付してその説明を省略する。
　各層のスペックは次の通りである。
　　　　層　　　　　　　　　　：　組成：ドーパント　　　　（膜厚）
ｎクラッド層　２８　　　　　　：　ｎ−ＧａＮ:Ｓｉ　　　　（0.3μm）
発光層　１７　　　　　　　　　：　多重量子井戸構造
　　　　　量子井戸層　：　Ｉｎ_０．１５Ｇａ_０．８５Ｎ　　　　　（3.5nm)
　　　　　バリア層　　：　ＧａＮ　　　　　　　　　　　　（3.5nm）
　　　　　量子井戸層とバリア層の繰り返し数：1〜10
ｐクラッド層　２６　　　　　　：　ｐ−ＧａＮ：Ｍｇ　　　（4μm）
バッファ層　１５　　　　　　　：　ＡｌＮ　　　　　　　　（60nm）
ＴｉＮ層　１４　　　　　　　：　ＴｉＮ 　　　　　　　　（0.3μm）
Ｔｉ層　１３　 　　　　　　　：　Ｔｉ　　　　　　　　　　(10nm)
基板　２５　　　　：　シリコン単結晶（１１１）　　　　　　（300μm） (Third embodiment)
FIG. 3 shows a semiconductor device according to a third embodiment of the present invention. The semiconductor element of this embodiment is a light emitting diode 32. The same elements as those in FIG. 2 are denoted by the same reference numerals, and description thereof will be omitted.
The specifications of each layer are as follows.
Layer: Composition: Dopant (film thickness)
n-cladding layer 28: n-GaN: Si (0.3 μm)
Emitting layer 17: Multiple quantum well structure Quantum well layer: In _0.15 Ga _0.85 N (3.5 nm)
Barrier layer: GaN (3.5nm)
Number of repetitions of quantum well layer and barrier layer: 1 to 10
p clad layer 26: p-GaN: Mg (4 μm)
Buffer layer 15: AlN (60 nm)
TiN layer 14: TiN (0.3 μm)
Ti layer 13: Ti (10 nm)
Substrate 25: Silicon single crystal (111) (300 μm)

　図３に示すように、バッファ層１５の上にｐクラッド層２６、発光層１７及びｎクラッド層２８を順に成長させて発光ダイオード３２が構成される。この素子３２の場合、抵抗値の低いｎクラッド層２８が最上面となるので透光性電極（図２の符号１９参照）を省略することが可能となる。
　図の符号３０はｎ電極である。Ｓｉ基板２５はそのままｐ電極として利用できる。
なお、ＡｌＮバッファ層１５はＭＯＣＶＤ法で形成しても良いし、しなくても良い。また、Ｓｉ基板とＴｉとの間に膜厚が１０ｎｍ（１００Å）のＡｌ層を形成しても良い。 As shown in FIG. 3, a p-cladding layer 26, a light-emitting layer 17, and an n-cladding layer 28 are sequentially grown on the buffer layer 15 to form a light emitting diode 32. In the case of this element 32, the n-clad layer 28 having a low resistance value is the uppermost surface, so that the translucent electrode (see reference numeral 19 in FIG. 2) can be omitted.
Reference numeral 30 in the figure denotes an n-electrode. The Si substrate 25 can be used as it is as a p-electrode.
Note that the AlN buffer layer 15 may or may not be formed by the MOCVD method. Further, an Al layer having a thickness of 10 nm (100 °) may be formed between the Si substrate and Ti.

　（第４実施例）
　図４にこの発明の他の実施例を示す。なお、図４において第１の実施例と同一の要素には同一の符号を付してその説明を省略する。この実施例ではＴｉＮ層４４の膜厚を５０μｍとし、その上へ半導体層１５〜１８をＭＯＣＶＤ法により形成する（図４Ａ参照）。その後、Ｔｉ層１３を王水で化学エッチングしてＴｉＮ層４４から基板を分離する（図４Ｂ参照）。第１の実施例と同様にして電極１９〜２１を蒸着し、実施例の発光ダイオード４０とする。
　この実施例では半導体層１５〜１８の形成後にＴｉ層１３をエッチング除去しているが、半導体層の一部を形成した後にＴｉ層１３を除去することもできる。ＴｉＮ層４４の形成直後にＴｉ層１３をエッチング除去してもよい。つまり、ＴｉＮ製の基板が得られる。
　このようにして得られた発光ダイオード４０は基板としてバルクのＴｉＮを有するものとなる。ＴｉＮは導電性を有するので、ＴｉＮ基板４４を電極に用いることができる。また、ＴｉＮは金属光沢を有するので発光層からの光を効率良く発光観察面側（図で上側）へ反射させる。 (Fourth embodiment)
FIG. 4 shows another embodiment of the present invention. In FIG. 4, the same elements as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted. In this embodiment, the thickness of the TiN layer 44 is set to 50 μm, and the semiconductor layers 15 to 18 are formed thereon by MOCVD (see FIG. 4A). Thereafter, the substrate is separated from the TiN layer 44 by chemically etching the Ti layer 13 with aqua regia (see FIG. 4B). Electrodes 19 to 21 are deposited in the same manner as in the first embodiment to obtain a light emitting diode 40 of the embodiment.
In this embodiment, the Ti layer 13 is removed by etching after the formation of the semiconductor layers 15 to 18. However, the Ti layer 13 can be removed after forming a part of the semiconductor layer. Immediately after the formation of the TiN layer 44, the Ti layer 13 may be removed by etching. That is, a substrate made of TiN is obtained.
The light emitting diode 40 thus obtained has bulk TiN as a substrate. Since TiN has conductivity, the TiN substrate 44 can be used as an electrode. Further, since TiN has a metallic luster, light from the light emitting layer is efficiently reflected toward the light emission observation surface side (upward in the figure).

　上記の実施例では、バッファ層をＤＣマグネトロンスパッタ法で形成したが、これをＭＯＣＶＤ法等（但し、成長温度は１０００℃の高温である）で形成することもできる。
　本発明が適用される素子は上記の発光ダイオードに限定されるものではなく、受光ダイオード、レーザダイオード、太陽電池等の光素子の他、整流器、サイリスタ及びトランジスタ等のバイポーラ素子、ＦＥＴ等のユニポーラ素子並びにマイクロウェーブ素子などの電子デバイスにも適用できる。
　また、これらの素子の中間体としての積層体にも本発明は適用されるものである。 In the above embodiment, the buffer layer is formed by DC magnetron sputtering, but it can be formed by MOCVD or the like (however, the growth temperature is as high as 1000 ° C.).
The element to which the present invention is applied is not limited to the light emitting diode described above, and in addition to optical elements such as light receiving diodes, laser diodes, and solar cells, rectifiers, bipolar elements such as thyristors and transistors, and unipolar elements such as FETs. Also, the present invention can be applied to electronic devices such as microwave devices.
The present invention is also applied to a laminate as an intermediate of these elements.

　この発明は上記発明の実施の形態及び実施例の記載に何ら限定されるものではなく、特許請求の範囲を逸脱しない範囲で当業者が想到し得る種々の変形態様を包含する。 The present invention is not limited to the description of the embodiments and examples of the present invention at all, and includes various modifications that can be conceived by those skilled in the art without departing from the scope of the claims.

　以下、次の事項を開示する。
２１　基板の上にチタン層を形成するステップと、
　該チタン層の上にチタン、ジルコニウム、ハフニウム及びタンタルの中から選ばれる１種又は２種以上の金属の窒化物からなる金属窒化物層を形成するステップと、
　該金属窒化物層の上にIII族窒化物系化合物半導体層を形成するステップと、を含んでなる積層体の製造方法。
２２　前記基板と前記チタン層との間に下地層を形成するステップが更に含まれる、ことを特徴とする２１に記載のIII族窒化物系化合物半導体素子の製造方法。
２３　前記チタン層を化学的にエッチングして前記金属窒化物層から前記基板を分離する、ことを特徴とする２１又は２２に記載の積層体の製造方法。
２４　前記金属窒化物層は５０μｍ以上の膜厚を有するものである、ことを特徴とする２３に記載の積層体の製造方法。
２５　前記金属窒化物層は窒化チタンである、ことを特徴とする２１〜２４のいずれかに記載の積層体の製造方法。
２６　前記基板はサファイア、炭化シリコン、窒化ガリウム、シリコン、リン化ガリウム若しくは砒化ガリウムである、ことを特徴とする２１〜２５のいずれかに記載の積層体の製造方法。
２７　前記III族窒化物系化合物半導体素子は発光素子又は受光素子である、ことを特徴とする２１〜２６のいずれかに記載の積層体の製造方法。
２８　基板の上に形成されたチタン層と、
　チタン、ジルコニウム、ハフニウム及びタンタルの中から選ばれる１種又は２種以上の金属の窒化物からなり、前記チタン層の上に形成される金属窒化物層と、
　該金属窒化物層の上に形成されるIII族窒化物系化合物半導体層と、を備えてなる積層体。
２９　前記基板と前記チタン層との間に下地層が形成されている、ことを特徴とする２８に記載の積層体。
３０　前記金属窒化物層は窒化チタンである、ことを特徴とする２８又は２９に記載の積層体。
３１　前記基板はサファイア、炭化シリコン、窒化ガリウム、シリコン、リン化ガリウム若しくは砒化ガリウムである、ことを特徴とする２８〜３０のいずれかに記載の積層体。
３２　前記基板はサファイアからなる、ことを特徴とする３０に記載の積層体。
３３　前記III族窒化物系化合物半導体層は発光素子構造若しくは受光素子構造をとる、ことを特徴とする２８〜３３のいずれかに記載の積層体。
３４　チタン、ジルコニウム、ハフニウム及びタンタルの中から選ばれる１種又は２種以上の金属の窒化物からなり、膜厚が５０μｍ以上の金属窒化物基板と、
　該金属窒化物基板の上に形成されるIII族窒化物系化合物半導体層と、を備えてなる積層体。
３５　前記金属窒化物は窒化チタンである、ことを特徴とする３４に記載の積層体。
３６　前記III族窒化物系化合物半導体層は発光素子構造若しくは受光素子構造をとる、ことを特徴とする３４又は３５に記載の積層体。 Hereinafter, the following matters will be disclosed.
21. forming a titanium layer on the substrate;
Forming a metal nitride layer made of a nitride of one or more metals selected from titanium, zirconium, hafnium and tantalum on the titanium layer;
Forming a group III nitride compound semiconductor layer on the metal nitride layer.
22. The method for manufacturing a group III nitride-based compound semiconductor device according to claim 21, further comprising a step of forming an underlayer between the substrate and the titanium layer.
23. The method for manufacturing a laminate according to 21 or 22, wherein the substrate is separated from the metal nitride layer by chemically etching the titanium layer.
24. The method of manufacturing a laminate according to 23, wherein the metal nitride layer has a thickness of 50 μm or more.
25 The method for manufacturing a laminate according to any one of 21 to 24, wherein the metal nitride layer is titanium nitride.
26 The method for manufacturing a laminate according to any one of 21 to 25, wherein the substrate is sapphire, silicon carbide, gallium nitride, silicon, gallium phosphide, or gallium arsenide.
27. The method of manufacturing a laminate according to any one of 21 to 26, wherein the group III nitride-based compound semiconductor device is a light-emitting device or a light-receiving device.
28 a titanium layer formed on the substrate,
Titanium, zirconium, hafnium and one or more metal nitrides selected from tantalum, a metal nitride layer formed on the titanium layer,
A group III nitride compound semiconductor layer formed on the metal nitride layer.
29. The laminate according to 28, wherein a base layer is formed between the substrate and the titanium layer.
30 The laminate according to 28 or 29, wherein the metal nitride layer is titanium nitride.
31. The laminate according to any one of 28 to 30, wherein the substrate is sapphire, silicon carbide, gallium nitride, silicon, gallium phosphide, or gallium arsenide.
32. The laminate according to 30, wherein the substrate is made of sapphire.
33. The laminate according to any one of 28 to 33, wherein the group III nitride-based compound semiconductor layer has a light emitting element structure or a light receiving element structure.
34 a metal nitride substrate comprising a nitride of one or more metals selected from titanium, zirconium, hafnium and tantalum and having a thickness of 50 μm or more;
A group III nitride compound semiconductor layer formed on the metal nitride substrate.
35. The laminate according to 34, wherein the metal nitride is titanium nitride.
36. The laminate according to 34 or 35, wherein the group III nitride compound semiconductor layer has a light emitting element structure or a light receiving element structure.

図１はこの発明の実施例の発光ダイオードの構成を示す図である。FIG. 1 is a diagram showing a configuration of a light emitting diode according to an embodiment of the present invention. 図２はこの発明の他の実施例の発光ダイオードの構成を示す図である。FIG. 2 is a diagram showing a configuration of a light emitting diode according to another embodiment of the present invention. 図３はこの発明の他の実施例の発光ダイオードの構成を示す図である。FIG. 3 is a diagram showing a configuration of a light emitting diode according to another embodiment of the present invention. 図４はこの発明の他の実施例の発光ダイオードを示す。FIG. 4 shows a light emitting diode according to another embodiment of the present invention.

符号の説明Explanation of reference numerals

１０、２２、３２、４０　発光ダイオード
１１、２５　基板
１３　Ｔｉ層
１４　ＴｉＮ層
１５　バッファ層
１６、２６　クラッド層
１７　発光層
１８、２８　クラッド層
１９　透光性電極 10, 22, 32, 40 Light emitting diode 11, 25 Substrate 13 Ti layer 14 TiN layer 15 Buffer layer 16, 26 Cladding layer 17 Light emitting layer 18, 28 Cladding layer 19 Translucent electrode

Claims (3)

　サファイア基板の上にチタン層を形成するステップと、
　該チタン層の上にＴｉＮ層を形成するステップと、
　ＴｉＮ層の上にIII族窒化物系化合物半導体層を形成するステップと、
　前記サファイア基板を除去するステップと、
　前記III族窒化物系化合物半導体層の上に更にIII族窒化物系化合物半導体層を形成するステップと、
　を含むことを特徴とするIII族窒化物系化合物半導体素子の製造方法。 Forming a titanium layer on the sapphire substrate;
Forming a TiN layer on the titanium layer;
Forming a group III nitride compound semiconductor layer on the TiN layer;
Removing the sapphire substrate;
Forming a group III nitride-based compound semiconductor layer further on the group III nitride-based compound semiconductor layer,
A method for producing a group III nitride-based compound semiconductor device, comprising: 　サファイア基板の上にチタン層を形成するステップと、
　該チタン層の上にＴｉＮ層を形成するステップと、
　ＴｉＮ層の上にIII族窒化物系化合物半導体層を形成するステップと、
　を含んでなるIII族窒化物系化合物半導体素子の製造方法。 Forming a titanium layer on the sapphire substrate;
Forming a TiN layer on the titanium layer;
Forming a group III nitride compound semiconductor layer on the TiN layer;
A method for producing a group III nitride compound semiconductor device comprising: 　サファイア基板の上に形成されたチタン層と、
　該チタン層の上に形成されたＴｉＮ層と、
　ＴｉＮ層の上に形成されたIII族窒化物系化合物半導体層と、
　を備えるIII族窒化物系化合物半導体素子。 A titanium layer formed on a sapphire substrate,
A TiN layer formed on the titanium layer,
A group III nitride compound semiconductor layer formed on the TiN layer;
A group III nitride compound semiconductor device comprising:

Images