JP2004095641A - 薄膜積層電子部品の製造方法及び薄膜積層電子部品 - Google Patents
薄膜積層電子部品の製造方法及び薄膜積層電子部品 Download PDFInfo
- Publication number
- JP2004095641A JP2004095641A JP2002251284A JP2002251284A JP2004095641A JP 2004095641 A JP2004095641 A JP 2004095641A JP 2002251284 A JP2002251284 A JP 2002251284A JP 2002251284 A JP2002251284 A JP 2002251284A JP 2004095641 A JP2004095641 A JP 2004095641A
- Authority
- JP
- Japan
- Prior art keywords
- thin
- film
- substrate
- cut
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 192
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims description 35
- 239000000758 substrate Substances 0.000 claims abstract description 104
- 238000005520 cutting process Methods 0.000 claims abstract description 12
- 239000003990 capacitor Substances 0.000 claims description 29
- 239000010408 film Substances 0.000 claims description 14
- 239000003989 dielectric material Substances 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 6
- 238000006073 displacement reaction Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 13
- 239000000919 ceramic Substances 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000003985 ceramic capacitor Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000002003 electrode paste Substances 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001035 drying Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】効率よく、かつ経済的に、小型、高性能の薄膜積層電子部品を製造することが可能な薄膜積層電子部品の製造方法及び薄膜積層電子部品を提供する。
【解決手段】薄膜内部電極３（３ａ，３ｂ）が位置ずれした部分を、該位置ずれ方向と略直交する方向に、積層体４側からカットすることにより、積層体４を厚み方向全体にカットし、基板１を厚み方向途中部分までカットするようなハーフカット溝１２を形成し、少なくとも薄膜内部電極３（３ａ，３ｂ）が露出した積層体４のハーフカット端面４ａと、基板１のハーフカット端面１ａに外部電極７を形成した後、ハーフカット溝１２に沿って、積層体４のハーフカット端面４ａ及び基板１のハーフカット端面１ａに形成された外部電極７が実質的に除去されない位置で基板１をフルカットする。
【選択図】 図１
【解決手段】薄膜内部電極３（３ａ，３ｂ）が位置ずれした部分を、該位置ずれ方向と略直交する方向に、積層体４側からカットすることにより、積層体４を厚み方向全体にカットし、基板１を厚み方向途中部分までカットするようなハーフカット溝１２を形成し、少なくとも薄膜内部電極３（３ａ，３ｂ）が露出した積層体４のハーフカット端面４ａと、基板１のハーフカット端面１ａに外部電極７を形成した後、ハーフカット溝１２に沿って、積層体４のハーフカット端面４ａ及び基板１のハーフカット端面１ａに形成された外部電極７が実質的に除去されない位置で基板１をフルカットする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本願発明は、積層電子部品に関し、詳しくは、小型で比較的大容量を取得することが可能な薄膜積層コンデンサなどの薄膜積層電子部品の製造方法及び薄膜積層電子部品に関する。
【０００２】
【従来の技術】
例えば、代表的な積層電子部品の一つである積層セラミックコンデンサは、通常、以下に説明するような方法により製造されている。
（１）まず、所定の大きさにカットされたセラミックグリーンシート上に電極ペーストを印刷し、乾燥させる。
（２）それから、このセラミックグリーンシートを所定の枚数だけ積層するとともに、その上下両側に電極ペーストが印刷されていないセラミックグリーンシートを積層した後、所定の条件で圧着することにより積層体を形成する。
（３）そして、この積層体をカットして個々の素子に分割した後、熱処理して、脱バインダー及び焼成を行う。
（４）次に、個々の素子（焼結体）に、電極ペーストを塗布して焼き付けることにより外部電極を形成する。
従来は、このようにして、セラミック素子中に、セラミック層を介して複数の内部電極が配設され、かつ、所定の内部電極と導通する外部電極がセラミック素子の所定の位置に配設された構造を有するチップタイプの積層セラミックコンデンサを得ている。
【０００３】
しかしながら、上記従来の積層セラミックコンデンサの製造方法の場合には、セラミック原料粉末の粒径より誘電体層の厚みが制約されるため、セラミックス原料粉末の粒径よりも薄い誘電体層（セラミック層）を形成することは不可能である。
また、上記従来の製造方法では、誘電体層（セラミック層）の欠陥によるショートや電極切れを防止して、信頼性を確保しようとすると、誘電体層の厚みを３μｍ以下にすることは困難であり、積層セラミックコンデンサの小型、大容量化が制約されているのが実情である。
【０００４】
そこで、上記問題点を解決するために、特開昭５６−１４４５２３号には、薄膜形成方法の一つであるスパッタリング法により誘電体層と内部導体層を形成するようにした薄膜積層コンデンサの製造方法が提案されている。この方法によれば、スパッタリング法により、基板上にＡｌ２Ｏ３、ＳｉＯ２、ＴｉＯ２、ＢａＴｉＯ３の薄膜（薄膜誘電体）と、電極膜（薄膜内部電極）を形成し、電極膜からの引き出し端子となる外部電極を、電極ペーストの塗布、焼き付けによって形成するようにしていることから、薄型の積層セラミックコンデンサを得ることが可能になる。
【０００５】
また、特開平２−１２１３１３号には、絶縁基板上に、３層以上の薄膜内部電極と２層以上の薄膜誘電体（ＢａＴｉＯ３薄膜など）からなる薄膜積層体を形成し、内部電極層の端部を外方に延長し、この延長部分を含む絶縁基板の両端部に外部電極を乾式工法により形成するようにした積層コンデンサ（多層薄膜コンデンサ）の製造方法が開示されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の薄膜形成方法を利用した積層コンデンサの製造方法においては、基板を含む端面に外部電極を形成するようにしているため、外部電極を形成する前に、基板上に形成された薄膜積層体をカットして、チップ形状に加工することが必要になる。
しかしながら、超小型のチップコンデンサを製造する場合、薄膜形成時のウエハー状態からチップ状態に分割（カット）した後に外部電極を形成しようとすると、外部電極の形成工程におけるハンドリングが困難で、生産効率が極めて悪いという問題がある。
なお、上記の問題点は薄膜積層コンデンサの場合に限らず、その他の薄膜積層電子部品にも当てはまるものである。
【０００７】
本願発明は、上記問題点を解決するものであり、効率よく、かつ経済的に、小型、高性能の薄膜積層電子部品を製造することが可能な薄膜積層電子部品の製造方法及びかかる方法により効率よく製造することが可能な薄膜積層電子部品を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本願発明（請求項１）の薄膜積層電子部品の製造方法は、
基板と、該基板上に薄膜誘電体と薄膜内部電極を交互に積層することにより形成された積層体と、所定の薄膜内部電極と導通する外部電極とを具備する薄膜積層電子部品の製造方法において、
基板上に、薄膜誘電体と薄膜内部電極を交互に積層することにより、各薄膜内部電極が所定の一方向に交互に位置ずれして配設された積層体を形成する工程と、
前記薄膜内部電極の位置ずれした部分において、該位置ずれ方向と略直交する方向に、積層体側からカットすることにより、積層体を厚み方向全体にカットし、基板を厚み方向途中部分までカットするようなハーフカット溝を形成する工程と、
前記ハーフカット溝の、少なくとも前記薄膜内部電極が露出した積層体のハーフカット端面と、基板のハーフカット端面に外部電極を形成する工程と、
前記ハーフカット溝に沿って、かつ、前記積層体のハーフカット端面及び基板のハーフカット端面に形成された外部電極が実質的に除去されない位置において基板をフルカットする工程と
を具備することを特徴としている。
【０００９】
本願発明（請求項１）の薄膜積層電子部品の製造方法においては、薄膜内部電極が位置ずれした部分を、該位置ずれ方向と略直交する方向に、積層体側からカットすることにより、積層体を厚み方向全体にカットし、基板を厚み方向途中部分までカットするようなハーフカット溝を形成し、少なくとも薄膜内部電極が露出した積層体のハーフカット端面と、基板のハーフカット端面に外部電極を形成した後、ハーフカット溝に沿って、積層体のハーフカット端面及び基板のハーフカット端面に形成された外部電極が実質的に除去されない位置で基板をフルカットするようにしているので、積層体を基板ごと個々の素子に分割する前の段階で、外部電極を効率よく形成することが可能になる。
【００１０】
すなわち、本願発明（請求項１）の薄膜積層電子部品の製造方法によれば、個々の素子に分割した後、外部電極を形成する場合のようなハンドリングの困難さをともなわずに、効率よく、かつ、経済的に、小型、高性能の薄膜積層電子部品を製造することが可能になる。
【００１１】
また、ハーフカット溝に沿って、積層体のハーフカット端面及び基板のハーフカット端面に形成された外部電極が実質的に除去されない位置で基板をフルカットするようにしているので、外部電極と薄膜内部電極との接続信頼性の高い薄膜積層電子部品を効率よく製造することが可能になる。
【００１２】
また、請求項２の薄膜積層電子部品の製造方法は、前記基板をフルカットした後のフルカット端面とハーフカット端面の間に、フルカット端面が、ハーフカット端面よりも外側に突出するような段差が形成される位置で前記基板のフルカットを行うことを特徴としている。
【００１３】
基板をフルカットした後のフルカット端面とハーフカット端面の間に、フルカット端面が、ハーフカット端面よりも外側に突出するような段差が形成される位置で基板をフルカットすることにより、積層体のハーフカット端面及び基板のハーフカット端面に形成された外部電極が除去されることを確実に防止して、外部電極と薄膜内部電極との接続信頼性のさらに高い薄膜積層電子部品を製造することが可能になる。
【００１４】
また、請求項３の薄膜積層電子部品の製造方法は、基板上に薄膜誘電体と薄膜内部電極が交互に積層され、かつ、所定の薄膜内部電極と導通する外部電極が配設された構造を有する薄膜積層コンデンサを製造する場合に用いられるものであることを特徴としている。
【００１５】
本願発明の薄膜積層電子部品の製造方法は、基板上に薄膜誘電体と薄膜内部電極が交互に積層され、かつ、所定の薄膜内部電極と導通する外部電極が配設された構造を有する薄膜積層コンデンサの製造方法に適用した場合に、超小型、大容量で、信頼性の高い薄膜積層コンデンサを効率よく、しかも経済的に製造することが可能になり、特に有意義である。
【００１６】
また、本願発明（請求項４）の薄膜積層電子部品は、
基板と、該基板上に薄膜誘電体と薄膜内部電極を交互に積層することにより形成された積層体と、所定の薄膜内部電極と導通する外部電極とを具備する薄膜積層電子部品であって、
外部電極が、前記積層体の薄膜内部電極の取り出し面と、基板端面の、薄膜内部電極の該取り出し面と同一面を構成する領域に形成されており、かつ、
前記基板端面の外部電極が形成されていない領域が、該基板端面の外部電極が形成された領域よりも外側に突出した段付き構造を有していること
を特徴としている。
【００１７】
本願発明の薄膜積層電子部品は、積層体の薄膜内部電極の取り出し面と、基板端面の、薄膜内部電極の該取り出し面と同一面を構成する領域に外部電極が形成されており、かつ、基板端面の外部電極が形成されていない領域が、該基板端面の外部電極が形成された領域よりも外側に突出した段付き構造を有しており、かかる構造を有する薄膜積層電子部品は、上述の本願請求項１〜３の方法により、効率よく製造することが可能で、小型、高性能で、経済性に優れた薄膜積層電子部品を提供することが可能になる。
【００１８】
また、請求項５の薄膜積層電子部品は、前記積層体の、薄膜内部電極の取り出し面を除いた誘電体露出面に保護膜が形成されていることを特徴としている。
【００１９】
本願請求項５の薄膜積層電子部品においては、積層体の、薄膜内部電極の取り出し面を除いた誘電体露出面が保護膜に保護されているので、耐湿性や耐衝撃性などに優れた、さらに信頼性の高い薄膜積層電子部品を提供することが可能になる。
【００２０】
また、請求項６の薄膜積層電子部品は、基板上に薄膜誘電体と薄膜内部電極が交互に積層され、かつ、所定の薄膜内部電極と導通する外部電極が配設された構造を有する薄膜積層コンデンサであることを特徴としている。
【００２１】
本願発明を、基板上に薄膜誘電体と薄膜内部電極が交互に積層され、かつ、所定の薄膜内部電極と導通する外部電極が配設された構造を有する薄膜積層コンデンサに適用することにより、超小型、大容量で信頼性が高く、しかも経済性に優れた薄膜積層コンデンサを提供することが可能になる。
【００２２】
【発明の実施の形態】
以下、本願発明の実施の形態を示して、その特徴とするところをさらに詳しく説明する。
なお、この実施形態では、薄膜積層電子部品として、薄膜積層コンデンサを製造する場合を例にとって説明する。
【００２３】
図１は本願発明の一実施形態において、基板上に薄膜誘電体及び薄膜内部電極を積層して、薄膜内部電極と薄膜誘電体の積層体を形成する方法を説明する透視平面図、図２は本願発明の一実施形態において形成した積層体の要部を示す正面断面図、図３は本願発明の一実施形態において、基板上に積層体を形成した積層構造体にハーフカット溝を形成した状態を示す平面図、図４はその正面断面図である。
【００２４】
（１）まず、図１に示すように、０．２ｍｍ厚の基板（サファイヤ基板）１上に薄膜誘電体２及び薄膜電極（薄膜内部電極）３を交互に形成して積層することにより、各薄膜内部電極３が所定の一方向（図１では矢印Ｘの方向）に交互に位置ずれして配設された積層体４を形成した（図２参照）。
なお、具体的には、薄膜誘電体２として、１５０ｎｍ厚の（Ｂａ，Ｓｒ）ＴｉＯ３を、基板１の全面にＭＯＣＶＤ法を用いて成膜した後、薄膜内部電極３として、所定の平面形状を有する１３０ｎｍ厚のＰｔ膜を、Ｓｉシャドウマスクを用いてスパッタ法により成膜し、この成膜工程を繰り返して、薄膜誘電体２と薄膜内部電極３（３ａ，３ｂ）を交互に成膜した。Ｓｉシャドウマスクとしては、異方性エッチングにより作製した、所定のパターンを有するシャドウマスクを用いた。
また、薄膜内部電極３としては、幅（Ｗ１）が０．１ｍｍのＰｔ層３（３ａ）と、幅（Ｗ２）が０．１２ｍｍのＰｔ層３（３ｂ）を、重なり部分の長さ（Ｌ０）が２６０μｍになるように交互に成膜した。そして、最後に（Ｂａ，Ｓｒ）ＴｉＯ３層を３００ｎｍの膜厚で成膜した。
【００２５】
（２）それから、ＭＯＤ法により誘電体層上に、保護膜としてシリコン酸化膜（図示せず）を３００ｎｍ形成した。ＭＯＤ法における原料溶液塗布はスピンコートで行い、乾燥後、酸素雰囲気中で焼成した。
【００２６】
（３）次に、図３及び図４に示すように、基板１上に積層体４が形成された積層構造体５を、２００μｍ幅のブレードを用いて、積層体４側から矢印Ａの方向にハーフカットすることにより、ハーフカット溝１１を形成した。なお、ハーフカット工程では、積層体４が厚み方向にカットされ、かつ、基板１が途中まで（基板の残り厚みＴが１００μｍになる位置まで）カットされた状態となるようにハーフカットを行った。
また、このハーフカット工程では、積層体４（１４）を構成する薄膜誘電体２の側部から、幅の広い方の薄膜内部電極３ｂ（Ｗ２＝１２０μｍ）の側部までの距離Ｇ１，Ｇ２が約２０μｍとなるような位置でハーフカットを行い、ハーフカット溝１１を形成した。
そして、洗浄、乾燥後、再び同一の原料溶液を用いてスピンコート及び焼成を行い、さらに３００ｎｍのシリコン酸化膜を保護膜として形成した。これにより、薄膜誘電体２の表面、ハーフカット溝１１の上部側面となる誘電体のハーフカット端面、及びハーフカット溝１１の下部側面となる基板１のハーフカット端面１ａはシリコン酸化膜でコーティングされる。
【００２７】
（４）次に、図３，図４に示すように、同じく２００μｍ幅のブレードを用いて、積層体４側から矢印Ｂ（図３）の方向にハーフカットすることにより、幅Ｗ３が２００μｍのハーフカット溝１２を形成した。なお、このハーフカット工程でも、積層体４が厚み方向にカットされ、かつ、基板１が途中まで（基板の残り厚みＴ（図４）が１００μｍになる位置まで）カットされた状態となるようにハーフカットを行った。また、このハーフカット工程では、薄膜内部電極３ａ，３ｂの端部から、薄膜誘電体２の端部までの距離Ｇ３，Ｇ４が約４０μｍとなり、中央部分の積層体４（１４）の長さＬ１（図３，図４）が約３４０μｍとなる位置でハーフカットを行った。
【００２８】
（５）次に、洗浄、乾燥を行った後、図５に示すように、メタルマスク６をセットし、ＤＣスパッタ法により、図６に示すように、Ｐｔ２００ｎｍ、Ｎｉ３００ｎｍ、Ａｇ３００ｎｍの順で成膜することにより、複数膜層構造を有する外部電極７を成膜した。なお、この外部電極７の形成工程においては、メタルマスク６は、図５に示すように、積層体４（１４）の表面（シリコン酸化膜）と接する部分が基板１のハーフカット端面１ａ及び積層体のハーフカット端面４ａより距離Ｄ１（＝約５０μｍ）だけずれた位置に配置されている。また、メタルマスク６は、自由表面側がハーフカット溝１２（図５）部に向かってせり出したテーパー形状を有している。なお、このテーパー形状はＳＵＳ板をレーザー加工することにより形成されたものである。また、スパッタの際、基板サセプタはターゲットとの平行位置より３０°傾けて回転させた。
【００２９】
（６）それから、厚み５０μｍのブレード９（図６）を使用して、図７に破線で示す領域Ｒをフルカットした。
なお、このフルカット工程では、図８に示すように、基板１をフルカットした後のフルカット端面１ｂが、外部電極７が形成されたハーフカット端面１ａよりも外側に距離Ｄ２（＝３０μｍ（段差））だけ突出する位置で基板１をフルカットした。
【００３０】
これにより、長さ０．４ｍｍ×幅０．２ｍｍ×高さ０．２４ｍｍの薄膜積層コンデンサ１０（図８）を得た。
なお、この実施形態では、薄膜内部電極３（３ａ，３ｂ）の端部から基板１の端部のフルカット端面１ｂ（図８）までの距離Ｄ３（図７）が７０μｍ、内部電極３ｂの側部から基板１の側部のフルカット端面１ｂまでの距離Ｄ４（図７）が４０μｍとなるように条件を調整した。
【００３１】
上述のように、薄膜内部電極３（３ａ，３ｂ）が位置ずれした部分を、積層体４側からカットしてハーフカット溝１２を形成し、ハーフカット溝１２の薄膜内部電極３（３ａ，３ｂ）の端部が露出した積層体４のハーフカット端面４ａと、基板のハーフカット端面１ａに外部電極７を形成した後、ハーフカット溝１１，１２に沿って、積層体４のハーフカット端面４ａ及び基板１のハーフカット端面１ａに形成された外部電極７が実質的に除去されないように基板１をフルカットすることにより、積層体４を基板１ごと個々の素子に分割する前の段階で、外部電極７を効率よく形成することが可能になる。
【００３２】
したがって、従来の、個々の素子に分割した後、外部電極を形成する場合のようなハンドリングの困難さがなく、効率よく、しかも低コストで、小型、高性能の薄膜積層コンデンサ１０を製造することができる。
【００３３】
また、ハーフカット溝１２に沿って、積層体４のハーフカット端面４ａ及び基板１のハーフカット端面１ａに形成された外部電極７が実質的に除去されない位置、すなわち、基板１をフルカットした後のフルカット端面１ｂが、外部電極７が形成されたハーフカット端面１ａよりも外側に突出するような段差が形成される位置で基板１をフルカットするようにしているので、外部電極７と薄膜内部電極３（３ａ，３ｂ）との接続信頼性の高い薄膜積層コンデンサ１０を確実に製造することが可能になる。
なお、上記実施形態を説明する図１〜８では、一つの薄膜積層コンデンサを製造する場合を示す図となっているが、通常は、マザー基板に多数個の素子を含む積層体を形成し、分割することにより、同時に多数個の薄膜積層コンデンサを製造する方法が用いられることになる。
【００３４】
また、上記実施形態で得られた、基板１上に薄膜誘電体２と薄膜内部電極３を交互に積層することにより形成した積層体４（１４）に外部電極７を配設してなる薄膜積層コンデンサ１０を、図９に示すように、配線基板２１の端子２２上に半田付けし、１ｋＨｚ，１００ｍＶで取得される静電容量を測定した。その結果、２０個の試料についての平均値で、静電容量が１０．６ｎＦ、誘電正接が１．８％と良好な特性が得られることが確認された。
【００３５】
なお、本願発明は、上記実施形態に限定されるものではなく、基板、薄膜誘電体及び薄膜内部電極を構成する材料や具体的な形状、形成方法、薄膜誘電体と薄膜内部電極の積層数、外部電極及び保護層を構成する材料や形成方法、各薄膜内部電極の具体的な位置ずれ量、積層体のカット溝と基板のハーフカット溝の間の段差の大きさなどに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
【００３６】
【発明の効果】
上述のように、本願発明（請求項１）の薄膜積層電子部品の製造方法は、薄膜内部電極が位置ずれした部分を、該位置ずれ方向と略直交する方向に、積層体側からカットすることにより、積層体を厚み方向全体にカットし、基板を厚み方向途中部分までカットするようなハーフカット溝を形成し、少なくとも薄膜内部電極が露出した積層体のハーフカット端面と、基板のハーフカット端面に外部電極を形成した後、ハーフカット溝に沿って、積層体のハーフカット端面及び基板のハーフカット端面に形成された外部電極が実質的に除去されない位置で基板をフルカットするようにしているので、積層体を基板ごと個々の素子に分割する前の段階で、外部電極を効率よく形成することが可能になる。
したがって、本願発明（請求項１）の薄膜積層電子部品の製造方法によれば、個々の素子に分割した後、外部電極を形成する場合のようなハンドリングの困難さをともなわずに、効率よく、かつ、経済的に、小型、高性能の薄膜積層電子部品を製造することができる。
また、ハーフカット溝に沿って、積層体のハーフカット端面及び基板のハーフカット端面に形成された外部電極が実質的に除去されない位置で基板をフルカットするようにしているので、外部電極と薄膜内部電極との接続信頼性の高い薄膜積層電子部品を効率よく製造することができるようになる。
【００３７】
また、請求項２の薄膜積層電子部品の製造方法のように、基板をフルカットした後のフルカット端面とハーフカット端面の間に、フルカット端面が、ハーフカット端面よりも外側に突出するような段差が形成される位置で基板をフルカットするようにした場合、積層体のハーフカット端面及び基板のハーフカット端面に形成された外部電極が除去されることを確実に防止して、外部電極と薄膜内部電極との接続信頼性のさらに高い薄膜積層電子部品を製造することが可能になる。
【００３８】
また、本願発明の薄膜積層電子部品の製造方法は、請求項３のように、基板上に薄膜誘電体と薄膜内部電極が交互に積層され、かつ、所定の薄膜内部電極と導通する外部電極が配設された構造を有する薄膜積層コンデンサの製造方法に適用した場合に、超小型、大容量で、信頼性の高い薄膜積層コンデンサを効率よく、しかも経済的に製造することが可能になり、特に有意義である。
【００３９】
また、本願発明（請求項４）の薄膜積層電子部品は、積層体の薄膜内部電極の取り出し面と、基板端面の、薄膜内部電極の該取り出し面と同一面を構成する領域に外部電極が形成されており、かつ、基板端面の外部電極が形成されていない領域が、該基板端面の外部電極が形成された領域よりも外側に突出した段付き構造を有しており、かかる構造を有する薄膜積層電子部品は、上述の本願請求項１〜３の方法により、効率よく製造することが可能で、小型、高性能で、経済性に優れた薄膜積層電子部品を提供することができる。
【００４０】
また、請求項５の薄膜積層電子部品は、積層体の、薄膜内部電極の取り出し面を除いた誘電体露出面が保護膜に保護されているので、耐湿性や耐衝撃性などに優れた、さらに信頼性の高い薄膜積層電子部品を提供することができるようになる。
【００４１】
また、請求項６のように、本願発明を、基板上に薄膜誘電体と薄膜内部電極が交互に積層され、かつ、所定の薄膜内部電極と導通する外部電極が配設された構造を有する薄膜積層コンデンサに適用することにより、超小型、大容量で信頼性が高く、しかも経済性に優れた薄膜積層コンデンサを提供することができるようになる。
【図面の簡単な説明】
【図１】本願発明の一実施形態において、基板上に薄膜誘電体及び薄膜内部電極を積層することにより形成された積層体を示す透視平面図である。
【図２】本願発明の一実施形態において形成した積層体の要部を示す正面断面図である。
【図３】本願発明の一実施形態において、基板上に積層体が形成された積層構造体にハーフカット溝を形成した状態を示す平面図である。
【図４】本願発明の一実施形態において、基板上に積層体が形成された積層構造体にハーフカット溝を形成した状態を示す正面断面図である。
【図５】本願発明の一実施形態において、ハーフカット溝を形成した積層構造体にメタルマスクをセットした状態を示す図である。
【図６】本願発明の一実施形態において、ハーフカット溝の側面及び底面にＤＣスパッタ法により外部電極を成膜した状態を示す図である。
【図７】本願発明の一実施形態において、ハーフカット溝に沿って、積層構造体をフルカットする方法を説明する平面図である。
【図８】本願発明の一実施形態にかかる方法により製造した薄膜積層電子部品（薄膜積層コンデンサ）を示す図である。
【図９】本願発明の一実施形態にかかる方法により製造した薄膜積層電子部品（薄膜積層コンデンサ）のマウント方法の一例を示す図である。
【符号の説明】
１ 基板（サファイヤ基板）
１ａ 基板のハーフカット端面
１ｂ 基板のフルカット端面
２ 薄膜誘電体
３，３ａ，３ｂ 薄膜内部電極
４，１４ 積層体
４ａ 積層体のハーフカット端面
５ 基板上に積層体が形成された積層構造体
６ メタルマスク
７ 外部電極
９ ブレード
１０ 薄膜積層コンデンサ
１１，１２ ハーフカット溝
２１ 配線基板
２２ 端子
Ｄ１ マスクの接触部とハーフカット端面の間の距離
Ｄ２ 段差
Ｌ０ 薄膜誘電体の重なり部分の長さ
Ｌ１ 中央部分の積層体の長さ
Ｇ１，Ｇ２ 薄膜誘電体の側部から薄膜内部電極の側部までの距離
Ｇ３，Ｇ４ 薄膜内部電極の端部から薄膜誘電体の端部までの距離
Ｒ フルカットした領域
Ｔ ハーフカット工程における基板の残り厚み
Ｗ１，Ｗ２ 薄膜誘電体の幅
Ｗ３，Ｗ４ ハーフカット溝の幅
Ｘ 所定の一方向
Ａ，Ｂ ハーフカットの方向
【発明の属する技術分野】
本願発明は、積層電子部品に関し、詳しくは、小型で比較的大容量を取得することが可能な薄膜積層コンデンサなどの薄膜積層電子部品の製造方法及び薄膜積層電子部品に関する。
【０００２】
【従来の技術】
例えば、代表的な積層電子部品の一つである積層セラミックコンデンサは、通常、以下に説明するような方法により製造されている。
（１）まず、所定の大きさにカットされたセラミックグリーンシート上に電極ペーストを印刷し、乾燥させる。
（２）それから、このセラミックグリーンシートを所定の枚数だけ積層するとともに、その上下両側に電極ペーストが印刷されていないセラミックグリーンシートを積層した後、所定の条件で圧着することにより積層体を形成する。
（３）そして、この積層体をカットして個々の素子に分割した後、熱処理して、脱バインダー及び焼成を行う。
（４）次に、個々の素子（焼結体）に、電極ペーストを塗布して焼き付けることにより外部電極を形成する。
従来は、このようにして、セラミック素子中に、セラミック層を介して複数の内部電極が配設され、かつ、所定の内部電極と導通する外部電極がセラミック素子の所定の位置に配設された構造を有するチップタイプの積層セラミックコンデンサを得ている。
【０００３】
しかしながら、上記従来の積層セラミックコンデンサの製造方法の場合には、セラミック原料粉末の粒径より誘電体層の厚みが制約されるため、セラミックス原料粉末の粒径よりも薄い誘電体層（セラミック層）を形成することは不可能である。
また、上記従来の製造方法では、誘電体層（セラミック層）の欠陥によるショートや電極切れを防止して、信頼性を確保しようとすると、誘電体層の厚みを３μｍ以下にすることは困難であり、積層セラミックコンデンサの小型、大容量化が制約されているのが実情である。
【０００４】
そこで、上記問題点を解決するために、特開昭５６−１４４５２３号には、薄膜形成方法の一つであるスパッタリング法により誘電体層と内部導体層を形成するようにした薄膜積層コンデンサの製造方法が提案されている。この方法によれば、スパッタリング法により、基板上にＡｌ２Ｏ３、ＳｉＯ２、ＴｉＯ２、ＢａＴｉＯ３の薄膜（薄膜誘電体）と、電極膜（薄膜内部電極）を形成し、電極膜からの引き出し端子となる外部電極を、電極ペーストの塗布、焼き付けによって形成するようにしていることから、薄型の積層セラミックコンデンサを得ることが可能になる。
【０００５】
また、特開平２−１２１３１３号には、絶縁基板上に、３層以上の薄膜内部電極と２層以上の薄膜誘電体（ＢａＴｉＯ３薄膜など）からなる薄膜積層体を形成し、内部電極層の端部を外方に延長し、この延長部分を含む絶縁基板の両端部に外部電極を乾式工法により形成するようにした積層コンデンサ（多層薄膜コンデンサ）の製造方法が開示されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の薄膜形成方法を利用した積層コンデンサの製造方法においては、基板を含む端面に外部電極を形成するようにしているため、外部電極を形成する前に、基板上に形成された薄膜積層体をカットして、チップ形状に加工することが必要になる。
しかしながら、超小型のチップコンデンサを製造する場合、薄膜形成時のウエハー状態からチップ状態に分割（カット）した後に外部電極を形成しようとすると、外部電極の形成工程におけるハンドリングが困難で、生産効率が極めて悪いという問題がある。
なお、上記の問題点は薄膜積層コンデンサの場合に限らず、その他の薄膜積層電子部品にも当てはまるものである。
【０００７】
本願発明は、上記問題点を解決するものであり、効率よく、かつ経済的に、小型、高性能の薄膜積層電子部品を製造することが可能な薄膜積層電子部品の製造方法及びかかる方法により効率よく製造することが可能な薄膜積層電子部品を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本願発明（請求項１）の薄膜積層電子部品の製造方法は、
基板と、該基板上に薄膜誘電体と薄膜内部電極を交互に積層することにより形成された積層体と、所定の薄膜内部電極と導通する外部電極とを具備する薄膜積層電子部品の製造方法において、
基板上に、薄膜誘電体と薄膜内部電極を交互に積層することにより、各薄膜内部電極が所定の一方向に交互に位置ずれして配設された積層体を形成する工程と、
前記薄膜内部電極の位置ずれした部分において、該位置ずれ方向と略直交する方向に、積層体側からカットすることにより、積層体を厚み方向全体にカットし、基板を厚み方向途中部分までカットするようなハーフカット溝を形成する工程と、
前記ハーフカット溝の、少なくとも前記薄膜内部電極が露出した積層体のハーフカット端面と、基板のハーフカット端面に外部電極を形成する工程と、
前記ハーフカット溝に沿って、かつ、前記積層体のハーフカット端面及び基板のハーフカット端面に形成された外部電極が実質的に除去されない位置において基板をフルカットする工程と
を具備することを特徴としている。
【０００９】
本願発明（請求項１）の薄膜積層電子部品の製造方法においては、薄膜内部電極が位置ずれした部分を、該位置ずれ方向と略直交する方向に、積層体側からカットすることにより、積層体を厚み方向全体にカットし、基板を厚み方向途中部分までカットするようなハーフカット溝を形成し、少なくとも薄膜内部電極が露出した積層体のハーフカット端面と、基板のハーフカット端面に外部電極を形成した後、ハーフカット溝に沿って、積層体のハーフカット端面及び基板のハーフカット端面に形成された外部電極が実質的に除去されない位置で基板をフルカットするようにしているので、積層体を基板ごと個々の素子に分割する前の段階で、外部電極を効率よく形成することが可能になる。
【００１０】
すなわち、本願発明（請求項１）の薄膜積層電子部品の製造方法によれば、個々の素子に分割した後、外部電極を形成する場合のようなハンドリングの困難さをともなわずに、効率よく、かつ、経済的に、小型、高性能の薄膜積層電子部品を製造することが可能になる。
【００１１】
また、ハーフカット溝に沿って、積層体のハーフカット端面及び基板のハーフカット端面に形成された外部電極が実質的に除去されない位置で基板をフルカットするようにしているので、外部電極と薄膜内部電極との接続信頼性の高い薄膜積層電子部品を効率よく製造することが可能になる。
【００１２】
また、請求項２の薄膜積層電子部品の製造方法は、前記基板をフルカットした後のフルカット端面とハーフカット端面の間に、フルカット端面が、ハーフカット端面よりも外側に突出するような段差が形成される位置で前記基板のフルカットを行うことを特徴としている。
【００１３】
基板をフルカットした後のフルカット端面とハーフカット端面の間に、フルカット端面が、ハーフカット端面よりも外側に突出するような段差が形成される位置で基板をフルカットすることにより、積層体のハーフカット端面及び基板のハーフカット端面に形成された外部電極が除去されることを確実に防止して、外部電極と薄膜内部電極との接続信頼性のさらに高い薄膜積層電子部品を製造することが可能になる。
【００１４】
また、請求項３の薄膜積層電子部品の製造方法は、基板上に薄膜誘電体と薄膜内部電極が交互に積層され、かつ、所定の薄膜内部電極と導通する外部電極が配設された構造を有する薄膜積層コンデンサを製造する場合に用いられるものであることを特徴としている。
【００１５】
本願発明の薄膜積層電子部品の製造方法は、基板上に薄膜誘電体と薄膜内部電極が交互に積層され、かつ、所定の薄膜内部電極と導通する外部電極が配設された構造を有する薄膜積層コンデンサの製造方法に適用した場合に、超小型、大容量で、信頼性の高い薄膜積層コンデンサを効率よく、しかも経済的に製造することが可能になり、特に有意義である。
【００１６】
また、本願発明（請求項４）の薄膜積層電子部品は、
基板と、該基板上に薄膜誘電体と薄膜内部電極を交互に積層することにより形成された積層体と、所定の薄膜内部電極と導通する外部電極とを具備する薄膜積層電子部品であって、
外部電極が、前記積層体の薄膜内部電極の取り出し面と、基板端面の、薄膜内部電極の該取り出し面と同一面を構成する領域に形成されており、かつ、
前記基板端面の外部電極が形成されていない領域が、該基板端面の外部電極が形成された領域よりも外側に突出した段付き構造を有していること
を特徴としている。
【００１７】
本願発明の薄膜積層電子部品は、積層体の薄膜内部電極の取り出し面と、基板端面の、薄膜内部電極の該取り出し面と同一面を構成する領域に外部電極が形成されており、かつ、基板端面の外部電極が形成されていない領域が、該基板端面の外部電極が形成された領域よりも外側に突出した段付き構造を有しており、かかる構造を有する薄膜積層電子部品は、上述の本願請求項１〜３の方法により、効率よく製造することが可能で、小型、高性能で、経済性に優れた薄膜積層電子部品を提供することが可能になる。
【００１８】
また、請求項５の薄膜積層電子部品は、前記積層体の、薄膜内部電極の取り出し面を除いた誘電体露出面に保護膜が形成されていることを特徴としている。
【００１９】
本願請求項５の薄膜積層電子部品においては、積層体の、薄膜内部電極の取り出し面を除いた誘電体露出面が保護膜に保護されているので、耐湿性や耐衝撃性などに優れた、さらに信頼性の高い薄膜積層電子部品を提供することが可能になる。
【００２０】
また、請求項６の薄膜積層電子部品は、基板上に薄膜誘電体と薄膜内部電極が交互に積層され、かつ、所定の薄膜内部電極と導通する外部電極が配設された構造を有する薄膜積層コンデンサであることを特徴としている。
【００２１】
本願発明を、基板上に薄膜誘電体と薄膜内部電極が交互に積層され、かつ、所定の薄膜内部電極と導通する外部電極が配設された構造を有する薄膜積層コンデンサに適用することにより、超小型、大容量で信頼性が高く、しかも経済性に優れた薄膜積層コンデンサを提供することが可能になる。
【００２２】
【発明の実施の形態】
以下、本願発明の実施の形態を示して、その特徴とするところをさらに詳しく説明する。
なお、この実施形態では、薄膜積層電子部品として、薄膜積層コンデンサを製造する場合を例にとって説明する。
【００２３】
図１は本願発明の一実施形態において、基板上に薄膜誘電体及び薄膜内部電極を積層して、薄膜内部電極と薄膜誘電体の積層体を形成する方法を説明する透視平面図、図２は本願発明の一実施形態において形成した積層体の要部を示す正面断面図、図３は本願発明の一実施形態において、基板上に積層体を形成した積層構造体にハーフカット溝を形成した状態を示す平面図、図４はその正面断面図である。
【００２４】
（１）まず、図１に示すように、０．２ｍｍ厚の基板（サファイヤ基板）１上に薄膜誘電体２及び薄膜電極（薄膜内部電極）３を交互に形成して積層することにより、各薄膜内部電極３が所定の一方向（図１では矢印Ｘの方向）に交互に位置ずれして配設された積層体４を形成した（図２参照）。
なお、具体的には、薄膜誘電体２として、１５０ｎｍ厚の（Ｂａ，Ｓｒ）ＴｉＯ３を、基板１の全面にＭＯＣＶＤ法を用いて成膜した後、薄膜内部電極３として、所定の平面形状を有する１３０ｎｍ厚のＰｔ膜を、Ｓｉシャドウマスクを用いてスパッタ法により成膜し、この成膜工程を繰り返して、薄膜誘電体２と薄膜内部電極３（３ａ，３ｂ）を交互に成膜した。Ｓｉシャドウマスクとしては、異方性エッチングにより作製した、所定のパターンを有するシャドウマスクを用いた。
また、薄膜内部電極３としては、幅（Ｗ１）が０．１ｍｍのＰｔ層３（３ａ）と、幅（Ｗ２）が０．１２ｍｍのＰｔ層３（３ｂ）を、重なり部分の長さ（Ｌ０）が２６０μｍになるように交互に成膜した。そして、最後に（Ｂａ，Ｓｒ）ＴｉＯ３層を３００ｎｍの膜厚で成膜した。
【００２５】
（２）それから、ＭＯＤ法により誘電体層上に、保護膜としてシリコン酸化膜（図示せず）を３００ｎｍ形成した。ＭＯＤ法における原料溶液塗布はスピンコートで行い、乾燥後、酸素雰囲気中で焼成した。
【００２６】
（３）次に、図３及び図４に示すように、基板１上に積層体４が形成された積層構造体５を、２００μｍ幅のブレードを用いて、積層体４側から矢印Ａの方向にハーフカットすることにより、ハーフカット溝１１を形成した。なお、ハーフカット工程では、積層体４が厚み方向にカットされ、かつ、基板１が途中まで（基板の残り厚みＴが１００μｍになる位置まで）カットされた状態となるようにハーフカットを行った。
また、このハーフカット工程では、積層体４（１４）を構成する薄膜誘電体２の側部から、幅の広い方の薄膜内部電極３ｂ（Ｗ２＝１２０μｍ）の側部までの距離Ｇ１，Ｇ２が約２０μｍとなるような位置でハーフカットを行い、ハーフカット溝１１を形成した。
そして、洗浄、乾燥後、再び同一の原料溶液を用いてスピンコート及び焼成を行い、さらに３００ｎｍのシリコン酸化膜を保護膜として形成した。これにより、薄膜誘電体２の表面、ハーフカット溝１１の上部側面となる誘電体のハーフカット端面、及びハーフカット溝１１の下部側面となる基板１のハーフカット端面１ａはシリコン酸化膜でコーティングされる。
【００２７】
（４）次に、図３，図４に示すように、同じく２００μｍ幅のブレードを用いて、積層体４側から矢印Ｂ（図３）の方向にハーフカットすることにより、幅Ｗ３が２００μｍのハーフカット溝１２を形成した。なお、このハーフカット工程でも、積層体４が厚み方向にカットされ、かつ、基板１が途中まで（基板の残り厚みＴ（図４）が１００μｍになる位置まで）カットされた状態となるようにハーフカットを行った。また、このハーフカット工程では、薄膜内部電極３ａ，３ｂの端部から、薄膜誘電体２の端部までの距離Ｇ３，Ｇ４が約４０μｍとなり、中央部分の積層体４（１４）の長さＬ１（図３，図４）が約３４０μｍとなる位置でハーフカットを行った。
【００２８】
（５）次に、洗浄、乾燥を行った後、図５に示すように、メタルマスク６をセットし、ＤＣスパッタ法により、図６に示すように、Ｐｔ２００ｎｍ、Ｎｉ３００ｎｍ、Ａｇ３００ｎｍの順で成膜することにより、複数膜層構造を有する外部電極７を成膜した。なお、この外部電極７の形成工程においては、メタルマスク６は、図５に示すように、積層体４（１４）の表面（シリコン酸化膜）と接する部分が基板１のハーフカット端面１ａ及び積層体のハーフカット端面４ａより距離Ｄ１（＝約５０μｍ）だけずれた位置に配置されている。また、メタルマスク６は、自由表面側がハーフカット溝１２（図５）部に向かってせり出したテーパー形状を有している。なお、このテーパー形状はＳＵＳ板をレーザー加工することにより形成されたものである。また、スパッタの際、基板サセプタはターゲットとの平行位置より３０°傾けて回転させた。
【００２９】
（６）それから、厚み５０μｍのブレード９（図６）を使用して、図７に破線で示す領域Ｒをフルカットした。
なお、このフルカット工程では、図８に示すように、基板１をフルカットした後のフルカット端面１ｂが、外部電極７が形成されたハーフカット端面１ａよりも外側に距離Ｄ２（＝３０μｍ（段差））だけ突出する位置で基板１をフルカットした。
【００３０】
これにより、長さ０．４ｍｍ×幅０．２ｍｍ×高さ０．２４ｍｍの薄膜積層コンデンサ１０（図８）を得た。
なお、この実施形態では、薄膜内部電極３（３ａ，３ｂ）の端部から基板１の端部のフルカット端面１ｂ（図８）までの距離Ｄ３（図７）が７０μｍ、内部電極３ｂの側部から基板１の側部のフルカット端面１ｂまでの距離Ｄ４（図７）が４０μｍとなるように条件を調整した。
【００３１】
上述のように、薄膜内部電極３（３ａ，３ｂ）が位置ずれした部分を、積層体４側からカットしてハーフカット溝１２を形成し、ハーフカット溝１２の薄膜内部電極３（３ａ，３ｂ）の端部が露出した積層体４のハーフカット端面４ａと、基板のハーフカット端面１ａに外部電極７を形成した後、ハーフカット溝１１，１２に沿って、積層体４のハーフカット端面４ａ及び基板１のハーフカット端面１ａに形成された外部電極７が実質的に除去されないように基板１をフルカットすることにより、積層体４を基板１ごと個々の素子に分割する前の段階で、外部電極７を効率よく形成することが可能になる。
【００３２】
したがって、従来の、個々の素子に分割した後、外部電極を形成する場合のようなハンドリングの困難さがなく、効率よく、しかも低コストで、小型、高性能の薄膜積層コンデンサ１０を製造することができる。
【００３３】
また、ハーフカット溝１２に沿って、積層体４のハーフカット端面４ａ及び基板１のハーフカット端面１ａに形成された外部電極７が実質的に除去されない位置、すなわち、基板１をフルカットした後のフルカット端面１ｂが、外部電極７が形成されたハーフカット端面１ａよりも外側に突出するような段差が形成される位置で基板１をフルカットするようにしているので、外部電極７と薄膜内部電極３（３ａ，３ｂ）との接続信頼性の高い薄膜積層コンデンサ１０を確実に製造することが可能になる。
なお、上記実施形態を説明する図１〜８では、一つの薄膜積層コンデンサを製造する場合を示す図となっているが、通常は、マザー基板に多数個の素子を含む積層体を形成し、分割することにより、同時に多数個の薄膜積層コンデンサを製造する方法が用いられることになる。
【００３４】
また、上記実施形態で得られた、基板１上に薄膜誘電体２と薄膜内部電極３を交互に積層することにより形成した積層体４（１４）に外部電極７を配設してなる薄膜積層コンデンサ１０を、図９に示すように、配線基板２１の端子２２上に半田付けし、１ｋＨｚ，１００ｍＶで取得される静電容量を測定した。その結果、２０個の試料についての平均値で、静電容量が１０．６ｎＦ、誘電正接が１．８％と良好な特性が得られることが確認された。
【００３５】
なお、本願発明は、上記実施形態に限定されるものではなく、基板、薄膜誘電体及び薄膜内部電極を構成する材料や具体的な形状、形成方法、薄膜誘電体と薄膜内部電極の積層数、外部電極及び保護層を構成する材料や形成方法、各薄膜内部電極の具体的な位置ずれ量、積層体のカット溝と基板のハーフカット溝の間の段差の大きさなどに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
【００３６】
【発明の効果】
上述のように、本願発明（請求項１）の薄膜積層電子部品の製造方法は、薄膜内部電極が位置ずれした部分を、該位置ずれ方向と略直交する方向に、積層体側からカットすることにより、積層体を厚み方向全体にカットし、基板を厚み方向途中部分までカットするようなハーフカット溝を形成し、少なくとも薄膜内部電極が露出した積層体のハーフカット端面と、基板のハーフカット端面に外部電極を形成した後、ハーフカット溝に沿って、積層体のハーフカット端面及び基板のハーフカット端面に形成された外部電極が実質的に除去されない位置で基板をフルカットするようにしているので、積層体を基板ごと個々の素子に分割する前の段階で、外部電極を効率よく形成することが可能になる。
したがって、本願発明（請求項１）の薄膜積層電子部品の製造方法によれば、個々の素子に分割した後、外部電極を形成する場合のようなハンドリングの困難さをともなわずに、効率よく、かつ、経済的に、小型、高性能の薄膜積層電子部品を製造することができる。
また、ハーフカット溝に沿って、積層体のハーフカット端面及び基板のハーフカット端面に形成された外部電極が実質的に除去されない位置で基板をフルカットするようにしているので、外部電極と薄膜内部電極との接続信頼性の高い薄膜積層電子部品を効率よく製造することができるようになる。
【００３７】
また、請求項２の薄膜積層電子部品の製造方法のように、基板をフルカットした後のフルカット端面とハーフカット端面の間に、フルカット端面が、ハーフカット端面よりも外側に突出するような段差が形成される位置で基板をフルカットするようにした場合、積層体のハーフカット端面及び基板のハーフカット端面に形成された外部電極が除去されることを確実に防止して、外部電極と薄膜内部電極との接続信頼性のさらに高い薄膜積層電子部品を製造することが可能になる。
【００３８】
また、本願発明の薄膜積層電子部品の製造方法は、請求項３のように、基板上に薄膜誘電体と薄膜内部電極が交互に積層され、かつ、所定の薄膜内部電極と導通する外部電極が配設された構造を有する薄膜積層コンデンサの製造方法に適用した場合に、超小型、大容量で、信頼性の高い薄膜積層コンデンサを効率よく、しかも経済的に製造することが可能になり、特に有意義である。
【００３９】
また、本願発明（請求項４）の薄膜積層電子部品は、積層体の薄膜内部電極の取り出し面と、基板端面の、薄膜内部電極の該取り出し面と同一面を構成する領域に外部電極が形成されており、かつ、基板端面の外部電極が形成されていない領域が、該基板端面の外部電極が形成された領域よりも外側に突出した段付き構造を有しており、かかる構造を有する薄膜積層電子部品は、上述の本願請求項１〜３の方法により、効率よく製造することが可能で、小型、高性能で、経済性に優れた薄膜積層電子部品を提供することができる。
【００４０】
また、請求項５の薄膜積層電子部品は、積層体の、薄膜内部電極の取り出し面を除いた誘電体露出面が保護膜に保護されているので、耐湿性や耐衝撃性などに優れた、さらに信頼性の高い薄膜積層電子部品を提供することができるようになる。
【００４１】
また、請求項６のように、本願発明を、基板上に薄膜誘電体と薄膜内部電極が交互に積層され、かつ、所定の薄膜内部電極と導通する外部電極が配設された構造を有する薄膜積層コンデンサに適用することにより、超小型、大容量で信頼性が高く、しかも経済性に優れた薄膜積層コンデンサを提供することができるようになる。
【図面の簡単な説明】
【図１】本願発明の一実施形態において、基板上に薄膜誘電体及び薄膜内部電極を積層することにより形成された積層体を示す透視平面図である。
【図２】本願発明の一実施形態において形成した積層体の要部を示す正面断面図である。
【図３】本願発明の一実施形態において、基板上に積層体が形成された積層構造体にハーフカット溝を形成した状態を示す平面図である。
【図４】本願発明の一実施形態において、基板上に積層体が形成された積層構造体にハーフカット溝を形成した状態を示す正面断面図である。
【図５】本願発明の一実施形態において、ハーフカット溝を形成した積層構造体にメタルマスクをセットした状態を示す図である。
【図６】本願発明の一実施形態において、ハーフカット溝の側面及び底面にＤＣスパッタ法により外部電極を成膜した状態を示す図である。
【図７】本願発明の一実施形態において、ハーフカット溝に沿って、積層構造体をフルカットする方法を説明する平面図である。
【図８】本願発明の一実施形態にかかる方法により製造した薄膜積層電子部品（薄膜積層コンデンサ）を示す図である。
【図９】本願発明の一実施形態にかかる方法により製造した薄膜積層電子部品（薄膜積層コンデンサ）のマウント方法の一例を示す図である。
【符号の説明】
１ 基板（サファイヤ基板）
１ａ 基板のハーフカット端面
１ｂ 基板のフルカット端面
２ 薄膜誘電体
３，３ａ，３ｂ 薄膜内部電極
４，１４ 積層体
４ａ 積層体のハーフカット端面
５ 基板上に積層体が形成された積層構造体
６ メタルマスク
７ 外部電極
９ ブレード
１０ 薄膜積層コンデンサ
１１，１２ ハーフカット溝
２１ 配線基板
２２ 端子
Ｄ１ マスクの接触部とハーフカット端面の間の距離
Ｄ２ 段差
Ｌ０ 薄膜誘電体の重なり部分の長さ
Ｌ１ 中央部分の積層体の長さ
Ｇ１，Ｇ２ 薄膜誘電体の側部から薄膜内部電極の側部までの距離
Ｇ３，Ｇ４ 薄膜内部電極の端部から薄膜誘電体の端部までの距離
Ｒ フルカットした領域
Ｔ ハーフカット工程における基板の残り厚み
Ｗ１，Ｗ２ 薄膜誘電体の幅
Ｗ３，Ｗ４ ハーフカット溝の幅
Ｘ 所定の一方向
Ａ，Ｂ ハーフカットの方向
Claims (6)
- 基板と、該基板上に薄膜誘電体と薄膜内部電極を交互に積層することにより形成された積層体と、所定の薄膜内部電極と導通する外部電極とを具備する薄膜積層電子部品の製造方法において、
基板上に、薄膜誘電体と薄膜内部電極を交互に積層することにより、各薄膜内部電極が所定の一方向に交互に位置ずれして配設された積層体を形成する工程と、
前記薄膜内部電極の位置ずれした部分において、該位置ずれ方向と略直交する方向に、積層体側からカットすることにより、積層体を厚み方向全体にカットし、基板を厚み方向途中部分までカットするようなハーフカット溝を形成する工程と、
前記ハーフカット溝の、少なくとも前記薄膜内部電極が露出した積層体のハーフカット端面と、基板のハーフカット端面に外部電極を形成する工程と、
前記ハーフカット溝に沿って、かつ、前記積層体のハーフカット端面及び基板のハーフカット端面に形成された外部電極が実質的に除去されない位置において基板をフルカットする工程と
を具備することを特徴とする薄膜積層電子部品の製造方法。 - 前記基板をフルカットした後のフルカット端面とハーフカット端面の間に、フルカット端面が、ハーフカット端面よりも外側に突出するような段差が形成される位置で前記基板のフルカットを行うことを特徴とする請求項１記載の薄膜積層電子部品の製造方法。
- 基板上に薄膜誘電体と薄膜内部電極が交互に積層され、かつ、所定の薄膜内部電極と導通する外部電極が配設された構造を有する薄膜積層コンデンサを製造する場合に用いられるものであることを特徴とする請求項１又は２記載の薄膜積層電子部品の製造方法。
- 基板と、該基板上に薄膜誘電体と薄膜内部電極を交互に積層することにより形成された積層体と、所定の薄膜内部電極と導通する外部電極とを具備する薄膜積層電子部品であって、
外部電極が、前記積層体の薄膜内部電極の取り出し面と、基板端面の、薄膜内部電極の該取り出し面と同一面を構成する領域に形成されており、かつ、
前記基板端面の外部電極が形成されていない領域が、該基板端面の外部電極が形成された領域よりも外側に突出した段付き構造を有していること
を特徴とする薄膜積層電子部品。 - 前記積層体の、薄膜内部電極の取り出し面を除いた誘電体露出面に保護膜が形成されていることを特徴とする請求項４記載の薄膜積層電子部品。
- 基板上に薄膜誘電体と薄膜内部電極が交互に積層され、かつ、所定の薄膜内部電極と導通する外部電極が配設された構造を有する薄膜積層コンデンサであることを特徴とする請求項４又は５記載の薄膜積層電子部品。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002251284A JP3882718B2 (ja) | 2002-08-29 | 2002-08-29 | 薄膜積層電子部品の製造方法 |
| US10/638,385 US7180155B2 (en) | 2002-08-29 | 2003-08-12 | Method for manufacturing thin-film multilayer electronic component and thin-film multilayer electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002251284A JP3882718B2 (ja) | 2002-08-29 | 2002-08-29 | 薄膜積層電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004095641A true JP2004095641A (ja) | 2004-03-25 |
| JP3882718B2 JP3882718B2 (ja) | 2007-02-21 |
Family
ID=32089094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002251284A Expired - Fee Related JP3882718B2 (ja) | 2002-08-29 | 2002-08-29 | 薄膜積層電子部品の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7180155B2 (ja) |
| JP (1) | JP3882718B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007220985A (ja) * | 2006-02-17 | 2007-08-30 | Tdk Corp | 薄膜デバイス |
| JP2019165069A (ja) * | 2018-03-19 | 2019-09-26 | Tdk株式会社 | 薄膜コンデンサおよび薄膜コンデンサの製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8030219B1 (en) * | 2005-02-07 | 2011-10-04 | Morgan Advanced Ceramics, Inc. | Dielectric coatings and use in capacitors |
| DE202008005708U1 (de) * | 2008-04-24 | 2008-07-10 | Vishay Semiconductor Gmbh | Oberflächenmontierbares elektronisches Bauelement |
| EP2661763A1 (en) * | 2011-01-04 | 2013-11-13 | OC Oerlikon Balzers AG | Method for manufacturing high performance multi layer ceramic capacitors |
| US10460877B2 (en) * | 2016-05-27 | 2019-10-29 | Tdk Corporation | Thin-film capacitor including groove portions |
| JP2020202220A (ja) * | 2019-06-07 | 2020-12-17 | 株式会社村田製作所 | 積層セラミック電子部品 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323496B2 (ja) | 1974-03-06 | 1978-07-14 | ||
| JPS56144523A (en) | 1980-04-11 | 1981-11-10 | Tdk Electronics Co Ltd | Method of manufacturing laminated capacitor |
| US4701827A (en) * | 1986-02-10 | 1987-10-20 | Kyocera Corporation | Multilayer ceramic capacitor |
| JPH02121313A (ja) | 1988-10-29 | 1990-05-09 | Matsushita Electric Ind Co Ltd | 多層薄膜コンデンサ |
| DE69027394T2 (de) * | 1989-10-18 | 1997-02-06 | Tdk Corp | Keramischer Mehrschicht-Chipkondensator und Verfahren zu seiner Herstellung |
| JP3018645B2 (ja) * | 1991-10-03 | 2000-03-13 | 株式会社村田製作所 | チップ部品の製造方法 |
| JP3257531B2 (ja) | 1992-07-27 | 2002-02-18 | 株式会社村田製作所 | 積層電子部品 |
| JPH0786082A (ja) | 1993-09-13 | 1995-03-31 | Matsushita Electric Ind Co Ltd | 電子部品の製造方法 |
| US5512836A (en) * | 1994-07-26 | 1996-04-30 | Chen; Zhenhai | Solid-state micro proximity sensor |
| US5874364A (en) * | 1995-03-27 | 1999-02-23 | Fujitsu Limited | Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same |
| US5774326A (en) * | 1995-08-25 | 1998-06-30 | General Electric Company | Multilayer capacitors using amorphous hydrogenated carbon |
| EP0820115B1 (en) * | 1996-07-15 | 2004-05-12 | Matsushita Electric Industrial Co., Ltd. | Dielectric laminated device and its manufacturing method |
| KR100345031B1 (ko) * | 1997-10-06 | 2002-07-24 | 티디케이가부시기가이샤 | 전자장치 및 그 제조방법 |
| EP0923094B1 (en) * | 1997-12-03 | 2006-09-20 | TDK Corporation | Multilayer ceramic electronic element and manufacturing method therefor |
| US6236102B1 (en) * | 1997-12-13 | 2001-05-22 | Samsung Electro-Mechanics Co., Ltd. | Chip type thin film capacitor, and manufacturing method therefor |
| TW428184B (en) * | 1998-02-19 | 2001-04-01 | Teijin Ltd | Method and apparatus for producing laminated type electronic component |
| JP4228437B2 (ja) | 1998-10-21 | 2009-02-25 | 株式会社村田製作所 | 薄膜積層コンデンサおよびその製造方法 |
| US6528870B2 (en) * | 2000-01-28 | 2003-03-04 | Kabushiki Kaisha Toshiba | Semiconductor device having a plurality of stacked wiring boards |
| JP3772622B2 (ja) * | 2000-02-03 | 2006-05-10 | 株式会社村田製作所 | 薄膜積層コンデンサおよびその実装方法 |
| US6667237B1 (en) * | 2000-10-12 | 2003-12-23 | Vram Technologies, Llc | Method and apparatus for patterning fine dimensions |
| US6689311B2 (en) * | 2000-11-13 | 2004-02-10 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for manufacturing sinter, method for measuring concentration of plasticizer, evaluation method, and evaluation apparatus |
-
2002
- 2002-08-29 JP JP2002251284A patent/JP3882718B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-12 US US10/638,385 patent/US7180155B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007220985A (ja) * | 2006-02-17 | 2007-08-30 | Tdk Corp | 薄膜デバイス |
| JP4501077B2 (ja) * | 2006-02-17 | 2010-07-14 | Ｔｄｋ株式会社 | 薄膜デバイス |
| TWI407547B (zh) * | 2006-02-17 | 2013-09-01 | Tdk Corp | 薄膜元件 |
| JP2019165069A (ja) * | 2018-03-19 | 2019-09-26 | Tdk株式会社 | 薄膜コンデンサおよび薄膜コンデンサの製造方法 |
| JP7027990B2 (ja) | 2018-03-19 | 2022-03-02 | Tdk株式会社 | 薄膜コンデンサおよび薄膜コンデンサの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7180155B2 (en) | 2007-02-20 |
| JP3882718B2 (ja) | 2007-02-21 |
| US20040043599A1 (en) | 2004-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101854519B1 (ko) | 적층 세라믹 콘덴서 및 그 제조 방법 | |
| JP2014187216A (ja) | 積層セラミックコンデンサの製造方法 | |
| JP2004296936A (ja) | セラミック電子部品 | |
| JP2004235377A (ja) | セラミック電子部品 | |
| JP3882718B2 (ja) | 薄膜積層電子部品の製造方法 | |
| JP4427960B2 (ja) | 薄膜積層電子部品の製造方法 | |
| JP2001155962A (ja) | 貫通型コンデンサ | |
| JP2000340448A (ja) | 積層セラミックコンデンサ | |
| JP2000195742A (ja) | 積層セラミックコンデンサ | |
| JP2000106320A (ja) | 積層セラミックコンデンサ | |
| JP4412837B2 (ja) | 積層型電子部品およびその製法 | |
| JP2000049037A (ja) | 積層セラミックコンデンサ | |
| US20230207220A1 (en) | Multilayer electronic component | |
| WO2024105975A1 (ja) | 積層セラミック電子部品及びその製造方法 | |
| US11646157B2 (en) | Component built-in substrate | |
| US20240029954A1 (en) | Multilayer electronic component and method of manufacturing the same | |
| WO2024070128A1 (ja) | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 | |
| US11600445B2 (en) | Method for manufacturing a multilayer ceramic electronic component | |
| JP2001044059A (ja) | 積層セラミックコンデンサ | |
| JP3810291B2 (ja) | コイルチップ部品 | |
| JP2011003847A (ja) | セラミック電子部品の製造方法 | |
| JP2000252159A (ja) | 積層セラミックコンデンサ | |
| KR20230100594A (ko) | 적층형 전자 부품 | |
| JP2022125514A (ja) | セラミック電子部品、回路基板およびセラミック電子部品の製造方法 | |
| JPH06283335A (ja) | チップインダクタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |