JP2004088660A - 光電変換回路、およびパラレル−シリアル変換装置、並びに光信号処理装置 - Google Patents
光電変換回路、およびパラレル−シリアル変換装置、並びに光信号処理装置 Download PDFInfo
- Publication number
- JP2004088660A JP2004088660A JP2002249713A JP2002249713A JP2004088660A JP 2004088660 A JP2004088660 A JP 2004088660A JP 2002249713 A JP2002249713 A JP 2002249713A JP 2002249713 A JP2002249713 A JP 2002249713A JP 2004088660 A JP2004088660 A JP 2004088660A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- parallel
- signal
- serial
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Communication System (AREA)
Abstract
【解決手段】光電変換回路は、光電変換素子11のバイアス電圧印加端子16とバイアス電源15との間に直列に接続された抵抗12と、バイアス電圧印加端子に接続されたキャパシタ13とを有する。キャパシタの容量値Chと抵抗の抵抗値Rinとの積Ch・Rinで決まる充電の時定数を、キャパシタの容量値Ch、負荷抵抗14の抵抗値Rd、及び光電変換素子の受光時の抵抗Ronを用いてCh・(Ron+Rd)と表せる放電の時定数と比較して、10倍以上に十分大きくなるように設定する。キャパシタ13の容量値Chを1pF以下の十分に小さな値に設定する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、光電変換回路、およびパラレル−シリアル変換装置、並びに光信号処理装置に関し、さらに詳しくは、光信号を電気信号に変換する光電変換回路、並列電気信号を高速なシリアル電気信号に変換する電気信号パラレル−シリアル変換装置、および並列電気信号をシリアル光信号に変換する電気−光型パラレル−シリアル変換装置、並びに、高速光パケットの光ラベル処理等に用いる光信号処理装置に関する。
【0002】
【従来の技術】
10Gbit/s以上の高速な光信号を電気信号に変換する高速応答光電変換装置としてはこれまでに様々な半導体受光素子が提案・実現されている。
【0003】
具体例として、pinフォトダイオードでは、半導体受光素子の応答速度を制限する主要因である光吸収層内のホールの移動速度という制約を打破する工夫がなされている。例えば、導波路型フォトダイオードでは、光吸収層を薄層化してホールの移動距離を短縮することにより(例えば、非特許文献1を参照)、また単一走行キャリア・フォトダイオードでは、層構成の工夫により走行するキャリアを電子のみとすることにより(例えば、非特許文献2を参照)、優れた高速性能を実現している。
【0004】
しかしながら、これら従来の受光素子には作製工程が複雑であったり、特殊な層構造が必要であるという、解決すべき点がある。さらに、これらのpin型受光素子では内部に発生するビルトイン・ポテンシャルのために、外部から受光素子に加えるバイアス電圧が0Vの状態でも、光信号を入射すると、応答して電気信号を出力してしまう。そのため、入力電気信号を受光素子へのバイアス電圧として用いて、光照射時にその入力電気信号の符号に応じた電気信号を出力させるという用途には、pin型受光素子は不適である。
【0005】
一方、MSM−PD(Metal−semiconductor−metal Photodiode)はバイアス電圧が印加されない状態では光信号に全く応答しないので、上記の用途に適用することが可能な上、作製が非常に容易であるという利点を有する。
【0006】
しかしながら、MSM−PDは低いホールの移動度のために、光応答出力波形の立ち下がり時間が長く、高速応答が困難であった。この難点を解決するために、低温成長技術(例えば、非特許文献3を参照)やナローバンドキャップ構造の導入により高速化が実現されているが、これらは受光感度の低下や作製工程の複雑化を引き起こしてしまう。
【0007】
さらに、光通信システム全体に目を向けると、データ通信の急増に伴い、光信号の高速化の要求が高まっており、通信システムで用いられる光信号の伝送レートは最先端の領域では40Gbit/s以上に達しようとしている。しかしながら、このように伝送される光信号が高速化された場合でも、ルーティングやメモリのような信号処理機能は、現状ではシリコン系のLSIで構成するため、高速の光信号と動作速度が1Gbit/s以下のシリコン系LSI(大規模集積回路)とのインターフェースとなる光−電気型シリアル−パラレル変換装置、電気−光型パラレル−シリアル変換装置、及びクロック発生装置が必須である。低速電気信号を高速光信号に変換する電気−光型パラレル−シリアル変換については、大別すると、低速の電気信号に対してE/O変換(電気・光変換)を行った後に光パラレル−シリアル変換を行い、高速光信号を生成する(図7の(a)参照)か、電気信号をパラレル−シリアル変換して高速電気信号にした後、E/O変換を行い、高速光信号を生成する(図7の(b)参照)のいずれかである。
【0008】
図7の(a)で示した前者の方式では、電子回路には高速性能が要求されないという利点はあるが、ビット数と等しい数の光変調器73が必要であるため装置が大掛かりになる上に、光分波・光合波に伴う光信号の損失も大きいという解決すべき点がある。
【0009】
また、図7の(b)で示した後者の方式では、シリアル光信号の速度が電子回路78、79の動作速度で制限されるため、40Gbit/s程度が限界であると考えられる。さらに、数十〜数百Mbit/sの電気信号から40Gbit/s級の電気信号へのパラレル−シリアル変換を、InPまたはGaAs系高速電子回路技術により行う場合には、数段階に分けて順次高速化を図ることになり、全体の消費電力も相当大きくなると予想される。しかも、電子回路を用いた従来のクロック抽出では、PLL(Phase Locked Loop:位相ロックループ)によるフィードバックをかけ、VCO(Voltage−Controlled Oscillator:電圧制御発振器)の発振周波数をロックする必要があるため、バースト信号に対することは不可能である。
【0010】
また、高速光通信システムの一例であるパケット通信においては、高速光パケットのラベル処理を行い、パケット送信先を制御する方法として、光ラベルに対して光シリアル−パラレル変換を行い、光電変換の後に、電子回路でビット毎にラベル認識して処理を行う方法(例えば、非特許文献4を参照) と、ノードでローカル光アドレス信号を生成して、そのアドレス信号とパケットの光ラベルの一致、不一致のみを光論理ゲートを用いて判定し、処理を行う方法(比較型:例えば非特許文献5を参照) とがある。
【0011】
後者の比較型は前者と比較して、複雑なラベル処理には不適であるが、ノードでのパケットのバイパス/ドロップのみを制御する場合等の簡易なラベル処理については、装置構成の簡易化という利点がある。しかしながら、これまでに報告されている比較型のラベル処理方法では、光論理ゲートを用いているため、高速動作が可能であるが、偏波、信号強度等に制約があり、装置についても必ずしも簡易とはいえない。さらに、ローカル光アドレスのダイナミックな変更を考えると、アドレスビット数と同じ数の光変調器が必要になるという欠点もある。
【0012】
【非特許文献1】
J. E. Bowers et al., ”High−speed zero−bias waveguide photodetectors,”Electron. Lett., Vol. 22, p. 905 (1986)
【0013】
【非特許文献2】
T. Ishibashi et al., ”InP/InGaAs Uni−Traveling−Carrier Photodiodes,”
IEICE Trans. Electron., Vol. E83−C, No. 6, p. 938 (2000)
【0014】
【非特許文献3】
R. Takahashi et al., ”Ultrafast 1.55−um photoresponse in
low−temperature−grown InGaAs/InAlAs quantum wells,”
Appl. Phys. Lett., Vol. 65, No. 14, p. 1790 (1994)
【0015】
【非特許文献4】
T. Nakahara et al., ”100−Gbit/s optical−packet self−routing by self
serial−to−parallel conversion,”
Proc. OFC 2002, WE5, p. 266 (2002)
【0016】
【非特許文献5】
D. Cotter et al., ”Self−routing of 100 Gb/s packets using 6 bit
keyword address recognition,”
Electron. Lett., Vol. 31, p. 1475 (1995)
【0017】
【発明が解決しようとする課題】
そこで、本発明の第1の目的は、上述の従来技術の課題を解決するため、特殊な層構造や複雑な作製工程を必要としない簡易な構成で、高速応答が可能な光電変換回路を実現することにある。
【0018】
また、本発明の第2の目的は、上述の従来技術の課題を解決するため、簡易な回路構成で、高速かつ低消費電力でバースト信号にも対応可能な、電気信号パラレル−シリアル変換装置を実現することにある。
【0019】
また、本発明の第3の目的は、上述の従来技術の課題を解決するため、簡易な装置構成でありながら、高速化、及び多ビット化にも柔軟な対応可能な、電気−光型パラレル−シリアル変換装置を実現することにある。
【0020】
また、本発明の第4の目的は、上述の従来技術の課題を解決するため、光パケット信号に特殊な条件を要求せず、簡易な装置構成でローカルアドレスのダイナミックな変更にも対応可能な、比較型ラベル処理装置に好適な光信号処理装置を実現することにある。
【0021】
さらに、本発明の第5の目的は、上述の従来技術の課題を解決するため、簡易な装置構成でありながら、高速化、多ビット化、及びローカルアドレスのダイナミックな変更にも対応可能な、比較型ラベル処理装置に好適な光信号処理装置を実現することにある。
【0022】
【課題を解決するための手段】
上記目的を達成する本発明の構成は、次の点を特徴とする。
【0023】
上記第1の目的達成のための光電変換回路として、光電変換素子のバイアス電圧印加端子とバイアス電源との間に直列に接続された抵抗と、前記バイアス電圧印加端子に接続されたキャパシタとを有する。
【0024】
ここで、好ましくは、前記キャパシタの容量値Chと前記抵抗の抵抗値Rinとの積Ch・Rinで決まる充電の時定数と比較して、前記キャパシタの容量値Ch、前記光電変換素子に出力端子と並列に接続された負荷抵抗の抵抗値Rd、及び前記光電変換素子の受光時の抵抗Ronを用いてCh・(Ron+Rd)と表せる放電の時定数が十分小さくなるように、前記Rinを前記(Ron+Rd)に比べて10倍以上の十分大きな値に設定する。
【0025】
また、好ましくは、前記Chを1pF以下の十分小さな値に設定することで、前記時定数Ch・(Ron+Rd)の値を小さく設定する。
【0026】
また、好ましくは、前記バイアス電源が入力信号源に置き換えられ、前記光電変換素子が光パルスの照射に応じてスイッチ動作を行う光伝導スイッチに置き換えられてもよい。
【0027】
上記第2の目的達成のための電気信号パラレル−シリアル変換装置として、k個の並列電気信号を電荷として蓄積するk個のキャパシタと、各々の信号入力端子に直列に接続されたk個の抵抗と、前記キャパシタに蓄積された電荷を放電させるk個の光伝導スイッチと、光トリガパルスを1ビットづつ遅延させて前記k個の光伝導スイッチに順次分波する光遅延器を含む光分波器とを有する。
【0028】
ここで、好ましくは、前記キャパシタの容量値Chと前記抵抗の抵抗値Rinとの積Ch・Rinで決まる充電の時定数と比較して、前記キャパシタの容量値Ch、前記光伝導スイッチの出力側に接続された負荷抵抗の抵抗値Rd、及び前記光伝導スイッチの受光時の抵抗Ronを用いてCh・(Ron+Rd)と表せる放電の時定数が十分小さくなるように、前記Rinを前記(Ron+Rd)に比べて10倍以上の十分大きな値に設定する。
【0029】
また、好ましくは、前記Chを1pF以下の十分小さな値に設定することで、前記時定数Ch・(Ron+Rd)の値を小さく設定する。
【0030】
上記第3の目的達成のための電気−光型パラレル−シリアル変換装置として、k個の並列電気信号をn個単位でシリアル電気信号に変換するm(m=k/n)組の電気信号パラレル−シリアル変換器と、光パルス光源と、前記光パルス光源から出力する光信号をm個に分岐する光分波器と、前記光分波器で分波されたm本の並列光信号を前記m組の電気信号パラレル−シリアル変換器から出力するm組の並列電気信号で変調するm個の光変調器と、前記m個の光変調器の入力側又は出力側においてm本の並列光信号を1ビットづつ遅延させる光遅延器と、前記光変調器および前記光遅延器を通過したm本の並列光信号を1本の光パルス列に合波してシリアル光信号とする合波器とを有し、かつ前記m組の電気信号パラレル−シリアル変換器の各々は、n個の並列電気信号を電荷として蓄積するn個のキャパシタと、各々の信号入力端子に直列に接続されたn個の抵抗と、前記キャパシタに蓄積された電荷を放電させるn個の光伝導スイッチと、光トリガパルスを1ビットづつ遅延させて前記n個の光伝導スイッチに順次分波する光遅延器を含む光分波器とを有する。
【0031】
ここで、好ましくは、前記キャパシタの容量値Chと前記抵抗の抵抗値Rinとの積Ch・Rinで決まる充電の時定数と比較して、前記キャパシタの容量値Ch、前記光伝導スイッチの出力側に接続された負荷抵抗の抵抗値Rd、及び前記光伝導スイッチの受光時の抵抗Ronを用いてCh・(Ron+Rd)と表せる放電の時定数が十分小さくなるように、前記Rinを前記(Ron+Rd)に比べて10倍以上の十分大きな値に設定する。
【0032】
また、好ましくは、前記Chを1pF以下の十分小さな値に設定することで、前記時定数Ch・(Ron+Rd)の値を小さく設定する。
【0033】
上記第4の目的達成のための光信号処理装置として、並列電気信号をシリアル電気信号に変換する前記電気信号パラレル−シリアル変換装置と、光信号を分波する光分波器と、前記光分波器で分波された一方の前記光信号を前記電気信号パラレル−シリアル変換装置の出力信号で変調する光変調器と、前記光変調器からの光出力の有無に依存した制御信号を出力する制御回路と、前記光分波器で分波された他方の前記光信号が入力され前記制御信号によって出力ポートが制御される光スイッチとを有する。
【0034】
上記第5の目的達成のための光信号処理装置として、並列電気信号をシリアル光信号に変換する前記電気−光型パラレル−シリアル変換装置と、光信号を分波する光分波器と、前記光分波器で分波された一方の前記光信号を前記電気−光型パラレル−シリアル変換装置の出力信号でゲートする光論理ゲートと、前記光論理ゲートからの光出力の有無に依存した制御信号を出力する制御回路と、前記光分波器で分波された他方の前記光信号が入力され前記制御信号によって出力ポートが制御される光スイッチとを有する。
【0035】
ここで、前記光信号処理装置を光パケットのルータに使用したことを特徴とすることができる。
【0036】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づき詳細に説明する。
【0037】
(第1の実施形態)
図1は本発明の第1の実施形態に係る光電変換回路の構成を示す。図1において、11は光電変換素子、12は抵抗値Rinの抵抗、13は容量値Chのキャパシタ、14は抵抗値Rdの負荷抵抗、15はバイアス電源、16はバイアス電圧印加端子、および17は出力端子である。なお、入力側キャパシタ13および出力側の負荷抵抗14の各端子は接地されているか、または外部回路(図示しない)に接続されている。
【0038】
バイアス電圧印加端子16とバイアス電源15の間には、直列に抵抗12が接続されている。また、端子16にはキャパシタ13も接続されている。この時、キャパシタ13はバイアス電源15から印加される電圧によって充電されるが、充電の時定数はCh・Rinである。一方、光電変換素子11に光パルスが照射されると、光伝導効果により光電変換素子11の抵抗が減少し、キャパシタ13に蓄積された電荷は負荷抵抗14を流れて放電されるが、この放電の時定数は、キャパシタ13の容量値Ch、抵抗14の抵抗値Rd、及び光電変換素子11の受光時の抵抗Ronを用いてCh・(Ron+Rd)と表せる。
【0039】
ここで、Rinを(Ron+Rd)に比べて10倍以上の十分大きな値に設定すると、放電の時定数と比較して充電の時定数が十分に大きくなるので、放電開始から放電終了までの間は充電は行われないとみなすことが出来る。即ち、光パルスの入射によって生じる電気パルスの応答速度は、放電の時定数Ch・(Rin+Rd)で決定するのである。キャパシタ13の容量値Chを1pF(ピコファラド)以下の十分に小さな値に設定することにより、時定数Ch・(Ron+Rd)の値を小さくすれば、光電変換素子11の応答速度に制限されない高速応答が可能な光電変換回路が実現可能である。
【0040】
以上述べたように、本実施形態では、光電変換回路として光電変換素子11のバイアス電圧印加端子16に抵抗12および容量13を接続し、抵抗12および容量13で決まる充電の時定数を、放電の時定数と比較して10倍以上に十分に大きくするようにしたので、光電変換素子11に律速されない高速の光電変換回路が実現できる。
【0041】
(第2の実施形態)
図2は本発明の第2の実施の形態に係る光電変換回路の構成を示す。図2において、11Aは光伝導スイッチ、12Aは抵抗値Rinの抵抗、13Aは容量値Chのキャパシタ、14Aは抵抗値Rdの負荷抵抗、15Aは入力信号源、16Aはバイアス電圧印加端子、および17Aは出力端子である。なお、入力側キャパシタ13Aおよび出力側の負荷抵抗14Aの各端子は接地されているか、または外部回路(図示しない)に接続されている。本実施形態は前述の第1の実施形態におけるバイアス電源15を入力信号源15Aに置き換えたものである。
【0042】
前述の第1の実施形態と同様に、Rinを(Ron+Rd)に比べて10倍以上の十分大きな値に設定することで、キャパシタ13Aの容量値Chと抵抗12Aの抵抗値Rinとの積Ch・Rinで決まる充電の時定数と比較して、キャパシタ13Aの容量値Ch、抵抗14Aの抵抗値Rd、及び光伝導スイッチ11Aの受光時の抵抗Ronを用いてCh・(Ron+Rd)と表せる放電の時定数が十分小さくなるように設定する。ここで、入力信号源15Aからは“0”レベルが電圧0Vであり“1”レベルが電圧VbVであるYbit/sの信号が入力され、光伝導スイッチ11Aには繰り返し周波数YHzの光パルスが照射される。
【0043】
1/YがCh・Rinの数倍以上になるように設定すると、入力信号が“1”の時にはキャパシタ13Aが充電された状態で光伝導スイッチ11Aに光パルスが照射されるため、出力端子17Aから電気パルスが出力され、入力信号が“0”の時にはキャパシタ13Aが充電されずに光伝導スイッチ11Aにバイアス電圧がかかっていない状態で光パルスが照射されるため、出力端子17Aには電気パルスが出力されない。即ち、出力端子17Aからは入力電気信号に対応した電気パルスが出力される。
【0044】
本実施形態でも、前述の第1の実施形態と同様に、光電変換回路として光伝導スイッチ11Aのバイアス電圧印加端子16Aに抵抗12Aおよび容量13Aを接続し、抵抗12Aおよび容量13Aで決まる充電の時定数を、放電の時定数と比較して10倍以上に十分大きくするようにしたので、光伝導スイッチ11Aに律速されない高速の電気パルスが入力信号に対応して出力される回路が実現できる。
【0045】
(第3の実施形態)
図3は本発明の第3の実施の形態に係る電気信号パラレル−シリアル変換装置の構成を示す。図3において、31はk個(kは2以上の整数)の光伝導スイッチ、32はk個の抵抗、33はk個のキャパシタ、34は負荷抵抗、および35は光遅延器を含む光分波器である。本装置は、k個のパラレル(並列)電気信号を束ねてkビットのYbit/sシリアル電気信号を生成する装置である。なお、入力側キャパシタ33および出力側の負荷抵抗34の各端子は接地されているか、または外部回路(図示しない)に接続されている。また、図3の31〜33の回路部分は、図2の対応の回路部分を並列接続した構成をしており、後述のように同様な効果が得られる。
【0046】
k個の並列電気信号によってk個のキャパシタ33を充電する。さらに、光トリガパルスを光分波器35でk本に分波し、1/Y秒毎の遅延を与えて、これらをk個の光伝導スイッチ31に順次照射することにより、各キャパシタ33に蓄積された電荷は順に放電して、負荷抵抗34によりk個のパルスが連続するYbit/sの電気パルス列信号に変換される。
【0047】
本実施形態でも、前述の第2の実施形態と同様に、各光伝導スイッチ32のバイアス電圧印加端子に抵抗32および容量33をそれぞれ接続し、抵抗32および容量33で決まる充電の時定数を、放電の時定数と比較して10倍以上に十分大きくするようにしたので、本電気信号パラレル−シリアル変換装置は、DC(直流)から数百Mbit/sの並列電気信号を40Gbit/s以上の高速シリアル電気信号へと直接変換可能であるだけでなく、入力パラレル電気信号の他には装置に電源供給を必要とせず、極めて低消費電力である。また、バースト的な光トリガパルスの照射に対しても動作可能である。
【0048】
(第4の実施形態)
図4は本発明の第4の実施の形態に係る光パケットのアドレス処理装置の構成を示す。図4において、41は図3と同様な構成の電気信号パラレル−シリアル変換装置、42は光変調器、43は制御装置、および44は光スイッチである。光パケットは信号速度Ybit/sで、kビットの光ラベルとそれに続くペイロードで構成されている。本装置は光ラベルとローカルアドレスの一致、不一致を判定し、光パケットの出力ポートを制御する装置である。
【0049】
kビットのローカルアドレスはk個のパラレル(並列)電気信号として電気信号パラレル−シリアル変換装置41に入力され、信号速度Ybit/sのkビット・シリアル電気信号に変換された後に、光変調器42に入力される。
【0050】
一方、光パケットは光分波器(図示しない)によって2経路に分けられ、一方が光変調器42に入力され、他方が光スイッチ44に入力される。ここで、光変調器42を入力電気信号が“0”の時に開いて、入力電気信号が“1”の時には閉じるように設定する。さらに、光ラベルに含まれる“1”の数とローカルアドレスに含まれる“1”の数は同数とする。この条件の下では、光ラベルとローカルアドレスが一致した場合には、光変調器42からは光信号を出力されず、両者が不一致の場合にのみ光変調器42から1ビット以上の光信号が出力される。
【0051】
光変調器42からの出力光信号は制御装置43に入力され、制御装置43は、光信号が入力された時には光スイッチ44の出力ポートをポートAとする制御信号を光スイッチ44に送り、光信号が入力されない時には光スイッチ44の出力ポートをポートBとする制御信号を光スイッチ44に送る。
【0052】
光スイッチ44には前述の光分波器(図示しない)で分岐されたもう一方の経路で光パケットが入力され、光パケットは前述の制御信号に応じたポートに出力される。即ち、光ラベルとローカルアドレスが不一致の場合には、光パケットはポートAに出力され、光ラベルとローカルアドレスが一致の場合には、光パケットはポートBに出力されるのである。
【0053】
ここで、電気信号パラレル−シリアル変換装置41として、前述の第3の実施形態で記述した電気信号パラレル−シリアル変換装置を用いることにより、非常に簡易な構成で低消費電力、かつローカルアドレスのダイナミックな変更にも容易に対応可能な比較型ラベル処理装置が実現できる。
【0054】
(第5の実施形態)
図5は本発明の第5の実施の形態に係る電気−光型パラレル−シリアル変換装置の構成を示す。従来技術の項で記述したように、電気信号をパラレル−シリアル変換して高速電気信号にした後に、E/O変換を行い、高速光信号を生成するタイプの従来の電気−光型パラレル−シリアル変換装置においては、パラレル信号の数kと等しい数の光変調器が必要であり、そのため装置の大型化、光信号の合分波による損失の増大を招くという課題がある。そこで、本実施形態では、kが大きい場合に、k個の並列電気信号をn個単位で束ねて、m本の並列電気信号を生成し(k=n×m)、m個の光変調器によりkビットの光シリアル信号を生成するように構成している。これにより、必要とする光変調器の数を大幅に削減(1/n)することが可能になる。
【0055】
図5において、50は光遅延器を含む光分波器、51はn個の光伝導スイッチ、52はn個の抵抗、53はn個のキャパシタ、および54は負荷抵抗であり、これら構成要素により、n個のパラレル電気信号を束ねてnビットのYbit/sシリアル電気信号を生成する電気信号パラレル−シリアル変換部を構成する。この電気信号パラレル−シリアル変換部は本発明の第3の実施形態で説明した図3の回路構成と同様であり、n個の並列電気信号によってn個のキャパシタ53を充電する。さらに、光トリガパルスを光分波器50でn本に分波し、1ビットずつ遅延を与えてn個の光伝導スイッチ51に順次照射することにより、各キャパシタ53に蓄積された電荷は順に放電して、負荷抵抗54によりn個のパルスが連続する電気パルス列信号に変換される。
【0056】
このようにして得られたn個のパルスが連続する電気パルス列信号を並列にm本用意し、このm本の電気パルス列を、各々光変調器57に入力する。これら光変調器57には、光パルス光源55から出力された後、光分波器56によってm本に分岐されたnビットの光パルス列が入力され、これら光パルス列は光変調器57において上記電気パルス列によって変調される。m個の光変調器57からの出力光信号に、光遅延器58により遅延を与え、さらに光合波器59により1本の光パルス列に束ねることにより、kビットの光シリアル信号が生成される。
【0057】
ここで、本実施形態の光パルス光源55、光分波器56、光変調器57、光遅延器58、および光合波器56から構成された回路部分は、前述の図7の(a)に示した従来の回路と同様の構成をしているが、図7の(a)の光変調器73には、k個の並列電気信号が直接入力されるのに対し、本実施形態の光変調器57には前述のようにn個のパルスが連続する電気パルス列信号のm本からなる、m本の電気パルス列が入力されるので、光変調器57の数が1/nに減少される。例えば、k=64、n=8,m=8の場合では、光変調器57の数を従来の64個から8個に激減することができる。
【0058】
ここでは、電気信号パラレル−シリアル変換部で用いる光トリガパルスと光パルス光源55を別々に記載したが、光トリガパルスとして、光パルス光源55の出力を光分波器56で分岐した一部を用いることも可能である。
【0059】
(第6の実施形態)
図6は本発明の第6の実施の形態に係る光パケットのアドレス処理装置の構成を示す。図6において、61は前述の第5の実施形態で説明した図5の構成と同様の構成の電気−光型パラレル−シリアル変換装置、62は光論理ゲート(例えば、4光波混合を用いたものや、相互位相変調型波長変換を用いたもの)、63は制御装置、および64は光スイッチである。光パケットは信号速度Ybit/sでkビットの光ラベルとそれに続くペイロードで構成されている。本装置は光ラベルとローカルアドレスの一致、不一致を判定し、光パケットの出力ポートを制御する装置である。
【0060】
kビットのローカルアドレスはk個のパラレル電気信号として電気−光型パラレル−シリアル変換装置61に入力され、信号速度Ybit/sのkビット・シリアル光信号に変換された後に、光倫理ゲート62に入力される。一方、光パケットは光分波器(図示しない)によって2経路に分けられ、一方が光論理ゲート62に入力され、他方が光スイッチ64に入力される。
【0061】
ここで、光論理ゲート62は、2つの入力ポートへの入力光信号が一致した場合(両方“0”、又は両方“1”)には光信号を出力せず、2つの入力ポートへの入力光信号が異なる場合(一方のみ“1”)には光信号を出力するものとする。さらに、光パケットの光ラベルに含まれる“1”の数と、k個の並列電気信号のローカルアドレスに含まれる“1”の数は同数とする。この条件の下では、光ラベルとローカルアドレスが一致した場合には、光論理ゲート62からは光信号は出力されず、両者が不一致の場合にのみ光論理ゲート62から1ビット以上の光信号が出力される。
【0062】
光論理ゲート62からの出力光信号は制御装置63に入力され、制御装置63は、光信号が入力された時には光スイッチ64の出力ポートをポートAとする制御信号を光スイッチ64に送り、光信号が入力されない時には光スイッチ64の出力ポートをポートBとする制御信号を光スイッチ64に送る。光スイッチ64には前述の光分波器(図示しない)で分岐されたもう一方の経路で光パケットが入力され、光パケットは前述の制御信号に応じたポートに出力される。即ち、光ラベルとローカルアドレスが不一致の場合には、光パケットはポートAに出力され、光ラベルとローカルアドレスが一致の場合には、光パケットはポートBに出力されるのである。
【0063】
ここで、電気−光型パラレル−シリアル変換装置61として、本発明の第5の実施形態で記述した図5の電気−光型パラレル−シリアル変換装置を用いることにより、高速多ビットの光ラベルの処理が可能で、かつローカルアドレスのダイナミックな変更にも容易に対応可能な比較型ラベル処理装置が実現できる。
【0064】
(他の実施形態)
本発明は、以上述べた本発明の実施形態に限定されるものではなく、同様な機能を有する代替品での置き換え、請求項の記載の範囲内の変更、組み合わせ等も、本発明の実施形態に含まれるのは勿論である。
【0065】
【発明の効果】
以上実施の形態とともに詳細に説明したとおり、本発明によれば、従来構造の光電変換素子に簡易な回路を付加するだけで、光電変換素子内のホールの移動速度に制限されない高速応答が可能な光電変換回路が実現される。
【0066】
また、本発明によれば、低消費電力で、簡便かつ小型に、バースト信号にも対応可能な、電気信号パラレル−シリアル変換装置、及び電気−光型パラレル−シリアル変換装置を構成することが可能となる。
【0067】
また、本発明によれば、簡易な構成で高速化、多ビット化、及びローカルアドレスのダイナミックな変更にも容易に対応可能な比較型ラベル処理装置が実現可能である。
【図面の簡単な説明】
【図1】本発明の第1の実施形態における光電変換回路の構成を示す回路図である。
【図2】本発明の第2の実施形態における光電変換回路の構成を示す回路図である。
【図3】本発明の第3の実施形態における電気信号をパラレル−シリアル変換する電子信号パラレル−シリアル変換装置の構成を示す回路図である。
【図4】本発明の第4の実施形態における光パケットのラベル処理を行う光信号処理装置の構成を示すブロック図である。
【図5】本発明の第5の実施形態における電気−光型パラレル−シリアル変換装置の構成を示す回路図である。
【図6】本発明の第6の実施形態における光パケットのラベル処理を行う光信号処理装置(アドレス処理装置)の構成を示すブロック図である。
【図7】従来の電気−光型パラレル−シリアル変換装置の構成例を示す構成図(a)とブロック図(b)である。
【符号の説明】
11 光電変換素子
11A 光伝導スイッチ
12,12A 抵抗
13,13A キャパシタ(容量)
14,14A 負荷抵抗
15 バイアス電源
15A 信号源
16,16A バイアス電圧印加端子
17,17A 出力端子
31 光伝導スイッチ
32 抵抗
33 キャパシタ
34 負荷抵抗
35 光遅延器を含む光分波器
41 電気信号パラレル−シリアル変換装置
42 光変調器
43 制御装置
44 光スイッチ
50 光遅延器を含む光分波器
51 光伝導スイッチ
52 抵抗
53 キャパシタ
54 負荷抵抗
55 光パルス光源
56 光分波器
57 光変調器
58 光遅延器
59 光合波器
61 電気−光型パラレル−シリアル変換装置
62 光論理ゲート
63 制御装置
64 光スイッチ
71 光パルス光源
72 光分波器
73 光変調器
74 光遅延器
75 光合波器
76 光源
77 光変調器
78 電気信号パラレル−シリアル変換器
79 電気クロック信号発生器
Claims (13)
- 光信号を電気信号に変換する光電変換回路において、
光電変換素子のバイアス電圧印加端子とバイアス電源との間に直列に接続された抵抗と、
前記バイアス電圧印加端子に接続されたキャパシタと
を有することを特徴とする光電変換回路。 - 前記キャパシタの容量値Chと前記抵抗の抵抗値Rinとの積Ch・Rinで決まる充電の時定数と比較して、前記キャパシタの容量値Ch、前記光電変換素子に出力端子と並列に接続された負荷抵抗の抵抗値Rd、及び前記光電変換素子の受光時の抵抗Ronを用いてCh・(Ron+Rd)と表せる放電の時定数が十分小さくなるように、前記Rinを前記(Ron+Rd)に比べて10倍以上の十分大きな値に設定したことを特徴とする請求項1に記載の光電変換回路。
- 前記Chを1pF以下の十分小さな値に設定することで、前記時定数Ch・(Ron+Rd)の値を小さく設定したことを特徴とする請求項2に記載の光電変換回路。
- 前記バイアス電源が入力信号源に置き換えられ、前記光電変換素子が光パルスの照射に応じてスイッチ動作を行う光伝導スイッチに置き換えられていることを特徴とする請求項1ないし3のいずれかに記載の光電変換回路。
- 並列電気信号をシリアル電気信号に変換する電気信号パラレル−シリアル変換装置において、
k個の並列電気信号を電荷として蓄積するk個のキャパシタと、
各々の信号入力端子に直列に接続されたk個の抵抗と、
前記キャパシタに蓄積された電荷を放電させるk個の光伝導スイッチと、
光トリガパルスを1ビットづつ遅延させて前記k個の光伝導スイッチに順次分波する光遅延器を含む光分波器と
を有することを特徴とする電気信号パラレル−シリアル変換装置。 - 前記キャパシタの容量値Chと前記抵抗の抵抗値Rinとの積Ch・Rinで決まる充電の時定数と比較して、前記キャパシタの容量値Ch、前記光伝導スイッチの出力側に接続された負荷抵抗の抵抗値Rd、及び前記光伝導スイッチの受光時の抵抗Ronを用いてCh・(Ron+Rd)と表せる放電の時定数が十分小さくなるように、前記Rinを前記(Ron+Rd)に比べて10倍以上の十分大きな値に設定したことを特徴とする請求項5に記載の電気信号パラレル−シリアル変換装置。
- 前記Chを1pF以下の十分小さな値に設定することで、前記時定数Ch・(Ron+Rd)の値を小さく設定したことを特徴とする請求項6に記載の電気信号パラレル−シリアル変換装置。
- k個の並列電気信号をn個単位でシリアル電気信号に変換するm(m=k/n)組の電気信号パラレル−シリアル変換器と、
光パルス光源と、
前記光パルス光源から出力する光信号をm個に分岐する光分波器と、
前記光分波器で分波されたm本の並列光信号を前記m組の電気信号パラレル−シリアル変換器から出力するm組の並列電気信号で変調するm個の光変調器と、
前記m個の光変調器の入力側又は出力側においてm本の並列光信号を1ビットづつ遅延させる光遅延器と、
前記光変調器および前記光遅延器を通過したm本の並列光信号を1本の光パルス列に合波してシリアル光信号とする合波器とを有し、かつ
前記m組の電気信号パラレル−シリアル変換器の各々は、
n個の並列電気信号を電荷として蓄積するn個のキャパシタと、
各々の信号入力端子に直列に接続されたn個の抵抗と、
前記キャパシタに蓄積された電荷を放電させるn個の光伝導スイッチと、
光トリガパルスを1ビットづつ遅延させて前記n個の光伝導スイッチに順次分波する光遅延器を含む光分波器と
を有することを特徴とする電気−光型パラレル−シリアル変換装置。 - 前記キャパシタの容量値Chと前記抵抗の抵抗値Rinとの積Ch・Rinで決まる充電の時定数と比較して、前記キャパシタの容量値Ch、前記光伝導スイッチの出力側に接続された負荷抵抗の抵抗値Rd、及び前記光伝導スイッチの受光時の抵抗Ronを用いてCh・(Ron+Rd)と表せる放電の時定数が十分小さくなるように、前記Rinを前記(Ron+Rd)に比べて10倍以上の十分大きな値に設定したことを特徴とする請求項8に記載の電気−光型パラレル−シリアル変換装置。
- 前記Chを1pF以下の十分小さな値に設定することで、前記時定数Ch・(Ron+Rd)の値を小さく設定したことを特徴とする請求項9に記載の電気−光型パラレル−シリアル変換装置。
- 並列電気信号をシリアル電気信号に変換する請求項5ないし7のいずれかに記載の電気信号パラレル−シリアル変換装置と、
光信号を分波する光分波器と、
前記光分波器で分波された一方の前記光信号を前記電気信号パラレル−シリアル変換装置の出力信号で変調する光変調器と、
前記光変調器からの光出力の有無に依存した制御信号を出力する制御回路と、
前記光分波器で分波された他方の前記光信号が入力され前記制御信号によって出力ポートが制御される光スイッチと
を有することを特徴とする光信号処理装置。 - 並列電気信号をシリアル光信号に変換する請求項8ないし10のいずれかに記載の電気−光型パラレル−シリアル変換装置と、
光信号を分波する光分波器と、
前記光分波器で分波された一方の前記光信号を前記電気−光型パラレル−シリアル変換装置の出力信号でゲートする光論理ゲートと、
前記光論理ゲートからの光出力の有無に依存した制御信号を出力する制御回路と、
前記光分波器で分波された他方の前記光信号が入力され前記制御信号によって出力ポートが制御される光スイッチと
を有することを特徴とする光信号処理装置。 - 前記光信号処理装置を光パケットのルータに使用したことを特徴とする請求項11または12に記載の光信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002249713A JP2004088660A (ja) | 2002-08-28 | 2002-08-28 | 光電変換回路、およびパラレル−シリアル変換装置、並びに光信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002249713A JP2004088660A (ja) | 2002-08-28 | 2002-08-28 | 光電変換回路、およびパラレル−シリアル変換装置、並びに光信号処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004088660A true JP2004088660A (ja) | 2004-03-18 |
Family
ID=32056750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002249713A Pending JP2004088660A (ja) | 2002-08-28 | 2002-08-28 | 光電変換回路、およびパラレル−シリアル変換装置、並びに光信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004088660A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006325137A (ja) * | 2005-05-20 | 2006-11-30 | Nippon Telegr & Teleph Corp <Ntt> | 光信号処理回路 |
JP2007318219A (ja) * | 2006-05-23 | 2007-12-06 | Oki Electric Ind Co Ltd | 光ラベルの認識方法、光ラベル認識装置、及び光ラベルスイッチ |
US8324720B2 (en) | 2008-09-19 | 2012-12-04 | Infineon Technologies Ag | Power semiconductor module assembly with heat dissipating element |
JP5519838B1 (ja) * | 2013-07-01 | 2014-06-11 | 日本電信電話株式会社 | 光トリガ型パラレルシリアル変換回路 |
JP5536263B1 (ja) * | 2013-07-04 | 2014-07-02 | 日本電信電話株式会社 | 光トリガ型パラレル−シリアル変換器 |
-
2002
- 2002-08-28 JP JP2002249713A patent/JP2004088660A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006325137A (ja) * | 2005-05-20 | 2006-11-30 | Nippon Telegr & Teleph Corp <Ntt> | 光信号処理回路 |
JP4625368B2 (ja) * | 2005-05-20 | 2011-02-02 | 日本電信電話株式会社 | 光信号処理回路 |
JP2007318219A (ja) * | 2006-05-23 | 2007-12-06 | Oki Electric Ind Co Ltd | 光ラベルの認識方法、光ラベル認識装置、及び光ラベルスイッチ |
JP4631797B2 (ja) * | 2006-05-23 | 2011-02-16 | 沖電気工業株式会社 | 光ラベルの認識方法、光ラベル認識装置、及び光ラベルスイッチ |
US8324720B2 (en) | 2008-09-19 | 2012-12-04 | Infineon Technologies Ag | Power semiconductor module assembly with heat dissipating element |
JP5519838B1 (ja) * | 2013-07-01 | 2014-06-11 | 日本電信電話株式会社 | 光トリガ型パラレルシリアル変換回路 |
JP5536263B1 (ja) * | 2013-07-04 | 2014-07-02 | 日本電信電話株式会社 | 光トリガ型パラレル−シリアル変換器 |
JP2015015557A (ja) * | 2013-07-04 | 2015-01-22 | 日本電信電話株式会社 | 光トリガ型パラレル−シリアル変換器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7421202B2 (en) | Photonic label switching architecture | |
Vlachos et al. | STOLAS: Switching technologies for optically labeled signals | |
CN110351000B (zh) | 基于波分复用技术的全光串并转换*** | |
Vlachos et al. | Ultrafast time-domain technology and its application in all-optical signal processing | |
Kehayas et al. | 40-Gb/s all-optical processing systems using hybrid photonic integration technology | |
Kurumida et al. | Nonlinear optical signal processing in optical packet switching systems | |
JP4625368B2 (ja) | 光信号処理回路 | |
JP2004088660A (ja) | 光電変換回路、およびパラレル−シリアル変換装置、並びに光信号処理装置 | |
JP4051324B2 (ja) | 光信号処理装置および光信号処理方法 | |
Ibrahim et al. | Hybrid optoelectronic router for future optical packet-switched networks | |
Klonidis et al. | Fast and widely tunable optical packet switching scheme based on tunable laser and dual-pump four-wave mixing | |
JP5855553B2 (ja) | 光トリガ型シリアル−パラレル変換回路 | |
CN111245553A (zh) | 形成光子辅助光学串并转换***及采用其的光通信设备 | |
Teimoori et al. | Optical-logic-gate aided packet-switching in transparent optical networks | |
Nakahara et al. | Time-domain 16-bit label swapping and self-routing of 40-Gb/s burst optical packets | |
Takenouchi et al. | A 40Gbit/s 16-bit photonic parallel-to-serial converter | |
Cotter et al. | High–speed digital optical processing in future networks | |
Apostolopoulos et al. | All-optical label/payload separation at 40 Gb/s | |
Bakopoulos et al. | 160 Gb/s all-optical contention resolution with prioritization using integrated photonic components | |
Lai et al. | Demonstration of failure reconfiguration via cross-layer enabled optical switching fabrics | |
Nejabati et al. | Demonstration of a complete and fully functional end-to-end asynchronous optical packet switched network | |
Pleros et al. | All-optical address and data separation for 10 Gb/s packets | |
Rangarajan | Hybrid adaptation layers for high-performance optical packet switched IP networks | |
Takahata et al. | Optoelectronic packet switches for 40-Gb/s 16-bit asynchronous burst optical packets | |
Takahashi et al. | A 40-Gb/s self-clocked bidirectional serial/parallel converter for asynchronous label swapping |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060901 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061226 |