JP2004087886A - Method for manufacturing multilayer wiring board, and multilayer wiring board - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a multilayer wiring board, whereby electric connection between wiring layers exposed in through holes is established with high reliability and stability and whereby manufacturing labor and time are decreased, and to provide a multilayer wiring board. <P>SOLUTION: The method for manufacturing a multilayer wiring board has a process of depositing a first wiring layer 33 on a conductive substrate 31 with an insulating layer 32 sandwiched in between them, process of forming a first through hole 35, process of electroplating with the conductive substrate 31 acting as the electroplating electrode for filling the first through hole 35 with a conductive material 36 precipitated by the electroplating, process of depositing a second wiring layer 39 on the first wiring layer 33 with a second insulating layer 38 sandwiched in between them, process of forming a second through hole 41, and a process of electroplating with the conductive substrate 31 acting as the electroplating electrode for connection with the conductive material 36 for filling the second through hole 41 with a conductive material 42. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、絶縁層を介在させて積層された複数の配線層を有する多層配線板の製造方法及び多層配線板に関し、更に詳しくは、配線層間を電気的に接続するスルーホールの電気めっき技術に係る。
【０００２】
【従来の技術】
近年、半導体素子はますます高集積化、高性能化が進められている。例えば、インターポーザ基板として多層配線板を用いた、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）や、ＣＳＰ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）が開発されている。
【０００３】
また、最近は、パッケージを持たないベアチップを直接多層配線板に実装するベアチップ実装法が提案されている。ベアチップ実装法は多層配線板上の配線とチップとの間の接続経路を短縮することができるため小型軽量化はもちろんのこと、信号処理の高速化も期待できる。このような多層配線板の製造方法の一例を図９〜図１１に示す。
【０００４】
（図９Ａの工程）
絶縁体１１の両面に銅箔１２ａ、１２ｂを貼り付けて両面基板を作製する。絶縁体１１は、優れた電気絶縁性と共に適度の柔軟性と強度を有する例えばポリイミド系樹脂やアクリル系樹脂を用いて形成する。また、この絶縁体１１の厚さは、例えば５０μｍ〜２００μｍの範囲で設定される。銅箔１２ａ、１２ｂは、例えば圧延銅箔などを用い、厚さは例えば１０μｍ〜３０μｍの範囲で設定される。
【０００５】
（図９Ｂの工程）
上記両面基板の両面にドライフィルムレジストあるいは液状レジストによって、所望のパターンを有するレジストパターン１３ａ、１３ｂを形成する。
【０００６】
（図９Ｃの工程）
上記レジストパターン１３ａ、１３ｂをマスクとして、銅箔１２ａ、１２ｂをウェットエッチングして、パターニングされた配線層１４ａ、１４ｂを形成する。
【０００７】
（図９Ｄの工程）
両面のレジストパターン１３ａ、１３ｂを剥離して両面基板１５が得られる。
【０００８】
（図１０Ｅ、Ｆの工程）
上記両面基板１５を２つ用意して、これらを接着性樹脂シート（厚さ３０μｍ）１６を用いて張り合わせる。
【０００９】
（図１０Ｇの工程）
２つの両面基板１５が接着された後、両面に、スルーホール形成用の開口を有するレジストパターン１７ａ、１７ｂを形成する。
【００１０】
（図１１Ｈの工程）
上記レジストパターン１７ａ、１７ｂをマスクとしたウェットエッチングあるいはレーザーエッチングを行い、４層の配線層１４ａ、１４ｂが露出するようにスルーホール１８を形成する。スルーホール１８は直径が４０μｍ〜２００μｍ程度である。
【００１１】
（図１１Ｉの工程）
スルーホール１８内面に各種前処理を行い、無電解めっきの核（例えばパラジウム）を形成する。その後、無電解銅めっきを行い、更にこの無電解めっきによって形成された銅をめっき電極として電気めっきを行い、スルーホール１８に露出している４層の配線層１４ａ、１４ｂ間を電気的に接続する。
【００１２】
（図１１Ｊの工程）
最後に、レジストパターン１７ａ、１７ｂを剥離して、２層の内層配線１４ａ、１４ｂと２層の外層配線１４ａ、１４ｂを有する４層配線板２０が得られる。
【００１３】
また、他従来例として、例えば特許文献１に示す方法にて多層配線板を得る方法がある。以下、図１２、１３を参照してその製造方法について説明する。
【００１４】
（図１２Ａの工程）
熱硬化性のポリイミドシート１の両面に銅箔２ａ、２ｂを積層する。裏面側のの銅箔２ｂに保護テープ３を接着した後、表面側の銅箔２ａに図示しないレジストパターンを形成する。そして、そのレジストパターンをマスクとして、ウェットエッチングを行い銅箔２ａを部分的に除去する。更に、レーザーエッチングでポリイミドシート１に孔４を形成する。
【００１５】
（図１２Ｂの工程）
銅箔２ａの上にフィルムレジスト６を形成した後、裏面側の銅箔２ｂをめっき電極として電気銅めっきを行う。これにより、孔４は銅５で充填される。
【００１６】
（図１２Ｃの工程）
両面の銅箔２ａ、２ｂにパターニングを行えば、両面基板７が得られる。
【００１７】
（図１３の工程）
上記工程で得られた両面基板７を２つ用意して、接着シート１０を用いて、熱圧着する。接着シート１０は、接着性の絶縁樹脂８と、この絶縁樹脂８に形成された貫通孔に導電突起９が形成されてなる。上下の両面基板７それぞれに形成されたスルーホール部５は、導電突起９を介して電気的に接続される。このようにして、２層の内層配線２ｂと、２層の外層配線２ａを有する４層配線板が得られる。
【００１８】
【特許文献１】
特開平８−１８１４５０号公報
【００１９】
【発明が解決しようとする課題】
上記図９〜図１１を参照して説明した第１の従来例では、スルーホールに露出する絶縁体部に無電解めっきを行うため、スルーホール内の電気的な接続が不安定になるという品質的な問題と、めっき処理に際して手間や時間がかかるという問題がある。無電解めっきは、キャタライジングや、アクセラレイティング、更にはこれらの処理に先だって行われる各種処理表面のコンディショニングなど、多くの工程を必要とし工程が煩雑になる。
【００２０】
一方、特許文献１に示される従来例では、内層配線２ｂどうしは、接着シート１０に形成された導電突起９を介して電気的に接続される構造となる。したがって、導電突起９の高さにばらつきがあったり、導電突起９と内層配線２ｂとの位置合わせの精度が悪かったりすると接続不良を起こすことになる。更に、熱圧着にて、より多層の配線板としていく方法では、中には熱圧着が何回も繰り返される配線層も出てきて、この配線層には多数回の熱ダメージが加わることになるので、品質を低下させるおそれもある。
【００２１】
本発明は上述の問題に鑑みてなされ、その目的とするところは、スルーホールに露出する配線層間の電気的接続を信頼性良く安定して行え、更に手間や時間も低減できる多層配線板の製造方法及び多層配線板を提供することにある。
【００２２】
【課題を解決するための手段】
本発明の多層配線板の製造方法は、導電基体に第１の絶縁層を介在させて第１の配線層を積層する工程と、
第１の配線層及び第１の絶縁層を選択的にエッチングして、導電基体に達する第１のスルーホールを形成する工程と、
導電基体をめっき電極として電気めっきを行い、電気めっきによって析出する導電材で第１のスルーホールを充填する工程と、
第１の配線層の上に第２の絶縁層を介在させて第２の配線層を積層する工程と、
第２の配線層及び第２の絶縁層を選択的にエッチングして、第１のスルーホールを充填する導電材に達する第２のスルーホールを形成する工程と、
導電基体をめっき電極として電気めっきを行い、第１のスルーホールを充填する前記導電材に接続させて、前記第２のスルーホールを前記導電材で充填する工程とを有することを特徴としている。
【００２３】
本発明の多層配線板は、導電基体に第１の絶縁層を介在させて積層された第１の配線層を有し、
第１の配線層及び第１の絶縁層を選択的にエッチングすることで形成された第１のスルーホールが、導電基体に達して形成されており、
導電基体をめっき電極として行われた電気めっきによって析出した導電材で第１のスルーホールは充填されており、
第１の配線層の上には、第２の絶縁層を介在させて第２の配線層が積層されており、
第２の配線層及び第２の絶縁層を選択的にエッチングすることで形成された第２のスルーホールが、第１のスルーホールを充填する導電材に達して形成されており、
導電基体をめっき電極として行われた電気めっきによって、第１のスルーホールを充填する導電材に接続して、第２のスルーホールにも導電材が充填されていることを特徴としている。
【００２４】
１回のスルーホール形成ごとに、導電基体に電圧を印加すると、スルーホールに臨む導電基体の部分、あるいは先に形成されたスルーホールを充填する導電部にめっきが析出し始め、この析出しためっきを新たなめっき電極としてスルーホール内にめっきが析出していく。この結果、多層配線板の厚さ方向で接続する複数のスルーホールを導電材で充填していくことができ、絶縁層間で挟まれた内層の配線層は、スルーホールを充填する導電材と電気的に接続され、最終的には層間接続を行いたい全ての配線層が電気的に接続される。
【００２５】
導電基体や配線層、電気めっきによって形成される導電材の材質としては、Ｃｕ、Ｎｉ、Ｃｏ、Ａｕ、Ｚｎ、Ｚｎ合金、Ｚｎ−Ｆｅ、Ｚｎ−Ｎｉ、Ｆｅ、Ｃｒ、Ｓｎ、Ｓｎ合金、Ｓｎ−Ｐｂ、Ｐｂ、Ａｇ、Ｐｔ族金属、貴金属合金、その他合金、その他単金属などを一例として挙げることができる。
【００２６】
絶縁層の材質としては、ポリエステル系樹脂、エポキシ系樹脂、ウレタン系樹脂、ポリスチレン系樹脂、ポリエチレン系樹脂、ポリアミド系樹脂、ポリイミド系樹脂、ＡＢＳ樹脂、シリコン系樹脂などを一例として挙げることができる。
【００２７】
スルーホールの形成には、ウェットエッチング、ドライエッチング、レーザーエッチングなどを用いることができる。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２９】
（図１Ａの工程）
先ず、導電基体３１を用意する。例えば、材料は銅であり、厚さは１０μｍ〜２００μｍほどである。銅に限らず、ステンレスや、ニッケル合金などの導電基体３１としてもよい。
【００３０】
（図１Ｂの工程）
導電基体３１の上に、第１の絶縁層３２と第１の配線層３３を順次積層する。第１の絶縁層３２は、例えば接着性を有するポリイミド系樹脂であり、第１の配線層３３は、例えば厚さ１０μｍ〜５０μｍの銅である。これらは、熱圧着される。
【００３１】
（図１Ｃの工程）
第１の配線層３３の上にレジストパターン３４を形成する。レジストパターン３４には、後工程で形成するスルーホール位置に合わせて選択的に開口が形成されている。
【００３２】
（図２Ｄの工程）
上記レジストパターン３４をマスクとして、第１の配線層３３をウェットエッチングする。エッチング液は、例えば塩化銅溶液や銅選択エッチング液を用いる。更に、上記レジストパターン３４をマスクとして、第１の絶縁層３２を、例えば水酸化カリウム溶液を用いてエッチングして、導電基体３１の上面を露出させる。これによって、第１の配線層３３及び第１の絶縁層３２に、導電基体３１に達する第１のスルーホール３５が形成される。第１のスルーホール３５の径は、例えば１０μｍ〜１００μｍほどである。
【００３３】
（図２Ｅの工程）
上記レジストパターン３４をマスクに、導電基体３１をめっき電極とした電気めっきを行う。例えば、以上の工程で得られた積層体を硫酸銅溶液に浸漬して、導電基体３１に電圧を印加する。すると、先ず、導電基体３１の上面に銅が析出し始め、更にその析出した銅が新たなめっき電極として作用し、第１のスルーホール３５を埋めるようにして銅でなる導電部３６が形成されていく。
【００３４】
この結果、図２Ｆに示すように、導電基体３１と第１の配線層３３とが、導電部３６を介して電気的に接続される。なお、導電部３６が、第１の配線層３３の上面を越えるようにめっきを行う。
【００３５】
（図２Ｆの工程）
レジストパターン３４を剥離すると、第１の配線層３３の上面に、第１のスルーホール３５の径と同じ径を有する導電部３６の突起ができている。
【００３６】
（図３Ｇの工程）
その突起を研磨して導電部３６の上面を平坦化する。この平坦化によって、より細線化したパターンの配線層を精度良く第１の配線層３３の上に積層していくことができる。なお、導電部３６の高さを第１の配線層３３の上面より低くしてしまうと、第１の配線層３３の上面にくぼみができ、第１の配線層３３の上面の平坦化を困難にしてしまう。
【００３７】
（図３Ｈの工程）
第１の配線層３３の上に、所望のパターンにパターニングされたレジストパターン３７を形成する。
【００３８】
（図３Ｉの工程）
上記レジストパターン３７をマスクとして、第１の配線層３３をウェットエッチングする。エッチング液は、例えば塩化銅溶液や銅選択エッチング液を用いる。これによって、第１の配線層３３は、所望の回路パターンにパターニングされる。
【００３９】
（図４Ｊの工程）
レジストパターン３７を剥離した後、第１の配線層３３の上に、第２の絶縁層３８と第２の配線層３９を順次積層する。第２の絶縁層３８は、例えば接着性を有するポリイミド系樹脂であり、第２の配線層３９は、例えば厚さ１０μｍ〜５０μｍの銅である。これらは、熱圧着される。
【００４０】
（図４Ｋの工程）
第２の配線層３９の上にレジストパターン４０を形成する。レジストパターン４０には、後工程で形成するスルーホール位置に合わせて選択的に開口が形成されている。
【００４１】
（図４Ｌの工程）
上記レジストパターン４０をマスクとして、第２の配線層３９をウェットエッチングする。エッチング液は、例えば塩化銅溶液や銅選択エッチング液を用いる。更に、上記レジストパターン４０をマスクとして、第２の絶縁層３８を、例えば水酸化カリウム溶液を用いてエッチングして、第１のスルーホール３５を充填する導電材３６の上面を露出させる。これによって、第２の配線層３９及び第２の絶縁層３８に、導電部３６に達する第２のスルーホール４１が形成される。第２のスルーホール４１の径は、例えば１０μｍ〜１００μｍほどである。
【００４２】
（図５Ｍの工程）
上記レジストパターン４０をマスクに、導電基体３１をめっき電極とした電気めっきを行う。例えば、以上の工程で得られた積層体を硫酸銅溶液に浸漬して、導電基体３１に電圧を印加する。すると、先に形成された導電部３６の上面に銅が析出し始め、更にその析出した銅が新たなめっき電極として作用し、第２のスルーホール４１を埋めるようにして銅でなる導電部４２が形成されていく。
【００４３】
この結果、図５Ｍに示すように、導電基体３１、第１の配線層３３、第２の配線層３９とが、導電部３６、及びこの導電部３６に接続する導電部４２を介して電気的に接続される。なお、この場合も導電部４２が、第２の配線層３９の上面を越えるようにめっきを行う。
【００４４】
（図５Ｎの工程）
レジストパターン４０を剥離すると、第２の配線層３９の上面に、第２のスルーホール４１（第１のスルーホール３５）の径と同じ径を有する導電部４２の突起ができている。
【００４５】
（図５Ｏの工程）
その突起を研磨して導電部４２の上面を平坦化する。この平坦化によって、より細線化したパターンの配線層を精度良く第２の配線層３９の上に積層していくことができる。
【００４６】
（図６Ｐの工程）
第２の配線層３９の上に、所望のパターンにパターニングされたレジストパターン４３を形成する。
【００４７】
（図６Ｑの工程）
上記レジストパターン４３をマスクとして、第２の配線層３９をウェットエッチングする。エッチング液は、例えば塩化銅溶液や銅選択エッチング液を用いる。これによって、第２の配線層３９は、所望の回路パターンにパターニングされる。
【００４８】
（図６Ｒの工程）
上記レジストパターン４３を剥離する。
【００４９】
（図７Ｓの工程）
導電基体３１の裏面側に、レジストパターン４４を形成する。なお、第２の配線層３９側には、第２の配線層３９を保護する保護膜を形成してもよい。
【００５０】
（図７Ｔの工程）
上記レジストパターン４４をマスクとして、導電基体３１をウェットエッチングする。エッチング液は、例えば塩化銅溶液や銅選択エッチング液を用いる。これによって、スルーホール間が絶縁分離される共に、導電基体３１はパターニングされ、導電基体３１を外層配線層として機能させることができる。もちろん、パターニングをせず、単にスルーホール間が絶縁分離されるようにだけエッチングしてもよい。
【００５１】
レジストパターン４４を剥離すれば、図８に示す多層配線板３０が得られる。本実施の形態では、例えば１層の内層配線層３３と、２層の外層配線層３１、３９を有する３層配線板を得た。
【００５２】
以上述べたように、本実施の形態では、無電解めっきや、導電突起付きの接着シートを用いることなく、電気めっきのみで、内層配線層３３を含む各配線層３１、３３、３９を電気的に接続することができる。したがって、短時間で手間をかけずに、しかも信頼性に優れた多層配線板３０を得ることができる。また、以上の方法だと、各スルーホール３５、４１に段差が生じていたとしても、確実にこれらスルーホール３５、４１内を、導電材３６、４２で充填させることができる。
【００５３】
また、以上の工程は、リソグラフィ工程、エッチング工程、電気めっき工程の繰り返しで行えるため、同じ装置を繰り返しで使用する単純な流れで行える。もちろん、配線層の数が多数になっても、特許文献１のように、多数回にわたって熱ダメージや機械的圧力によるダメージを受ける心配もない。
【００５４】
また、導電基体（外層配線層）３１、導電材３６、配線層３３、導電材４２、配線層３９のこれらが、電気的につながるからこそ、スルーホール３５、４１内でめっきの析出が進行していくのであって、上記構造の多層配線板３０が完成するということは、各配線層３１、３３、３９は、スルーホール３５、４１を充填する導電材３６、４２と電気的に接続していることになる。このことは、各配線層３１、３３、３９間の電気的接続を確認する検査工程の省略を可能とする。
【００５５】
また、１組みの絶縁層と配線層を形成するごとに、これらにスルーホールを形成し、そのスルーホールを電気めっきにより導電材で充填するということを繰り返すようにしているので、層数が多大になって各層間を結ぶスルーホール全体のアスペクト比が大きくなっても、確実に各スルーホール間を電気的に接続していくことができる。
【００５６】
また、本実施の形態では、導電基体３１と第１の配線層３３との間に、絶縁層３２を介在した構成であるので、導電基体３１を電気めっき用の導体として利用するだけでなく、所望の回路パターンにパターニングされた（外層）配線層として活用することが可能になる。
【００５７】
以上、本発明の実施の形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００５８】
上記実施の形態では、内層配線層が１層、外層配線層が２層の３層配線板として説明したが、内層配線層が２層以上のより多層化した配線板についても、同様に、層間接続を簡単且つ信頼性を高めて行うことができる。
【００５９】
また、各配線層にスルーホール形成用の開口を形成する工程と、配線層を所望の回路パターンにパターニングする工程とを同時に行ってもよい。
【００６０】
【発明の効果】
以上述べたように、本発明によれば、導電基体に、絶縁層と配線層を積層するごとにスルーホールを形成し、導電基体をめっき電極として電気めっきを行いスルーホールを導電材で充填させるので、簡単な工程にて、信頼性に優れた層間接続を行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による、多層配線板の製造工程を示す断面図である。
【図２】図１に続く製造工程を示す断面図である。
【図３】図２に続く製造工程を示す断面図である。
【図４】図３に続く製造工程を示す断面図である。
【図５】図４に続く製造工程を示す断面図である。
【図６】図５に続く製造工程を示す断面図である。
【図７】図６に続く製造工程を示す断面図である。
【図８】本発明の実施の形態による多層配線板の拡大断面図である。
【図９】従来例の多層配線板の製造工程を示す断面図である。
【図１０】図９に続く製造工程を示す断面図である。
【図１１】図１０に続く製造工程を示す断面図である。
【図１２】他従来例の多層配線板の製造工程を示す断面図である。
【図１３】図１２に続く製造工程を示す断面図である。
【符号の説明】
３０…多層配線板、３１…導電基体、３２…第１の絶縁層、３３…第１の配線層、３５…スルーホール、３６…導電材、３８…第２の絶縁層、３９…第２の配線層、４１…スルーホール、４２…導電材。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a multilayer wiring board having a plurality of wiring layers stacked with an insulating layer interposed therebetween, and a multilayer wiring board. More specifically, the present invention relates to an electroplating technique for through holes for electrically connecting wiring layers. Related.
[0002]
[Prior art]
2. Description of the Related Art In recent years, semiconductor elements have been increasingly integrated and improved in performance. For example, BGA (Ball Grid Array) and CSP (Chip Size Package) using a multilayer wiring board as an interposer substrate have been developed.
[0003]
Recently, a bare chip mounting method for directly mounting a bare chip having no package on a multilayer wiring board has been proposed. The bare chip mounting method can shorten the connection path between the wiring on the multilayer wiring board and the chip, so that it can be expected not only to reduce the size and weight but also to increase the speed of signal processing. One example of a method for manufacturing such a multilayer wiring board is shown in FIGS.
[0004]
(Step of FIG. 9A)
Copper foils 12a and 12b are attached to both surfaces of the insulator 11 to produce a double-sided board. The insulator 11 is formed using, for example, a polyimide-based resin or an acrylic-based resin having excellent electrical insulation and appropriate flexibility and strength. The thickness of the insulator 11 is set in a range of, for example, 50 μm to 200 μm. The copper foils 12a and 12b are, for example, rolled copper foils and the thickness is set in a range of, for example, 10 μm to 30 μm.
[0005]
(Step of FIG. 9B)
Resist patterns 13a and 13b having a desired pattern are formed on both surfaces of the double-sided substrate using a dry film resist or a liquid resist.
[0006]
(Step of FIG. 9C)
Using the resist patterns 13a and 13b as masks, the copper foils 12a and 12b are wet-etched to form patterned wiring layers 14a and 14b.
[0007]
(Step of FIG. 9D)
The double-sided substrate 15 is obtained by removing the resist patterns 13a and 13b on both sides.
[0008]
(Steps in FIGS. 10E and 10F)
Two double-sided substrates 15 are prepared, and they are bonded together using an adhesive resin sheet (thickness: 30 μm) 16.
[0009]
(Step of FIG. 10G)
After the two double-sided substrates 15 are bonded, resist patterns 17a and 17b having openings for forming through holes are formed on both surfaces.
[0010]
(Step of FIG. 11H)
Wet etching or laser etching is performed using the resist patterns 17a and 17b as masks to form through holes 18 so that the four wiring layers 14a and 14b are exposed. The through hole 18 has a diameter of about 40 μm to 200 μm.
[0011]
(Step of FIG. 11I)
Various pretreatments are performed on the inner surface of the through hole 18 to form a nucleus of electroless plating (for example, palladium). Thereafter, electroless copper plating is performed, and further, electroplating is performed using the copper formed by the electroless plating as a plating electrode to electrically connect the four wiring layers 14a and 14b exposed in the through holes 18. I do.
[0012]
(Step of FIG. 11J)
Finally, the resist patterns 17a and 17b are peeled off to obtain a four-layer wiring board 20 having two layers of inner wirings 14a and 14b and two layers of outer wirings 14a and 14b.
[0013]
Further, as another conventional example, there is a method of obtaining a multilayer wiring board by a method disclosed in Patent Document 1, for example. Hereinafter, the manufacturing method will be described with reference to FIGS.
[0014]
(Step of FIG. 12A)
Copper foils 2a and 2b are laminated on both surfaces of the thermosetting polyimide sheet 1. After bonding the protective tape 3 to the copper foil 2b on the back side, a resist pattern (not shown) is formed on the copper foil 2a on the front side. Then, using the resist pattern as a mask, wet etching is performed to partially remove the copper foil 2a. Further, holes 4 are formed in the polyimide sheet 1 by laser etching.
[0015]
(Step of FIG. 12B)
After forming the film resist 6 on the copper foil 2a, electrolytic copper plating is performed using the copper foil 2b on the back side as a plating electrode. Thereby, the hole 4 is filled with the copper 5.
[0016]
(Step of FIG. 12C)
If the copper foils 2a and 2b on both sides are patterned, a double-sided substrate 7 is obtained.
[0017]
(Step of FIG. 13)
Two double-sided substrates 7 obtained in the above steps are prepared and thermocompression-bonded using the adhesive sheet 10. The adhesive sheet 10 has an adhesive insulating resin 8 and conductive protrusions 9 formed in through holes formed in the insulating resin 8. The through-hole portions 5 formed in the upper and lower double-sided substrates 7 are electrically connected via conductive protrusions 9. Thus, a four-layer wiring board having two layers of inner layer wiring 2b and two layers of outer layer wiring 2a is obtained.
[0018]
[Patent Document 1]
JP-A-8-181450
[Problems to be solved by the invention]
In the first conventional example described with reference to FIGS. 9 to 11, since the insulating portion exposed to the through hole is subjected to the electroless plating, the quality that the electrical connection in the through hole becomes unstable. And a problem that it takes time and effort in the plating process. Electroless plating requires many steps, such as catalyzing and accelerating, and conditioning of various processing surfaces performed prior to these processings, and the steps become complicated.
[0020]
On the other hand, in the conventional example shown in Patent Literature 1, the inner wirings 2b have a structure in which they are electrically connected to each other via the conductive protrusions 9 formed on the adhesive sheet 10. Therefore, if the height of the conductive protrusions 9 varies, or if the accuracy of the alignment between the conductive protrusions 9 and the inner layer wiring 2b is poor, a connection failure will occur. Furthermore, in the method of forming a multilayer wiring board by thermocompression bonding, some wiring layers in which thermocompression bonding is repeated many times appear, and this wiring layer is subjected to a large number of thermal damages. Therefore, the quality may be reduced.
[0021]
SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and has as its object to manufacture a multilayer wiring board capable of reliably and stably making an electrical connection between wiring layers exposed in through holes and further reducing labor and time. It is to provide a method and a multilayer wiring board.
[0022]
[Means for Solving the Problems]
The method for manufacturing a multilayer wiring board according to the present invention includes the steps of: laminating a first wiring layer with a first insulating layer interposed between conductive substrates;
Selectively etching the first wiring layer and the first insulating layer to form a first through hole reaching the conductive substrate;
Performing electroplating using the conductive substrate as a plating electrode and filling the first through hole with a conductive material deposited by electroplating;
Stacking a second wiring layer with a second insulating layer interposed on the first wiring layer;
Selectively etching the second wiring layer and the second insulating layer to form a second through hole reaching the conductive material filling the first through hole;
Electroplating using the conductive substrate as a plating electrode, connecting to the conductive material filling the first through hole, and filling the second through hole with the conductive material.
[0023]
The multilayer wiring board of the present invention has a first wiring layer laminated on a conductive base with a first insulating layer interposed therebetween,
A first through hole formed by selectively etching the first wiring layer and the first insulating layer reaches the conductive base, and is formed.
The first through hole is filled with a conductive material deposited by electroplating performed using the conductive substrate as a plating electrode,
A second wiring layer is laminated on the first wiring layer with a second insulating layer interposed therebetween,
A second through hole formed by selectively etching the second wiring layer and the second insulating layer reaches a conductive material filling the first through hole, and is formed.
The present invention is characterized in that the first through hole is connected to a conductive material filling the first through hole by electroplating using the conductive substrate as a plating electrode, and the second through hole is also filled with the conductive material.
[0024]
When a voltage is applied to the conductive substrate each time a through hole is formed, plating starts to deposit on a portion of the conductive substrate facing the through hole or on a conductive portion filling the previously formed through hole. As a new plating electrode, plating is deposited in the through hole. As a result, the plurality of through holes connected in the thickness direction of the multilayer wiring board can be filled with the conductive material, and the inner wiring layer sandwiched between the insulating layers becomes electrically conductive with the conductive material filling the through holes. And finally, all the wiring layers to be connected between layers are electrically connected.
[0025]
Examples of the material of the conductive substrate, the wiring layer, and the conductive material formed by electroplating include Cu, Ni, Co, Au, Zn, Zn alloy, Zn-Fe, Zn-Ni, Fe, Cr, Sn, Sn alloy, and Sn alloy. Examples include -Pb, Pb, Ag, Pt group metals, noble metal alloys, other alloys, and other single metals.
[0026]
Examples of the material of the insulating layer include polyester resin, epoxy resin, urethane resin, polystyrene resin, polyethylene resin, polyamide resin, polyimide resin, ABS resin, and silicon resin.
[0027]
Wet etching, dry etching, laser etching, or the like can be used to form the through holes.
[0028]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0029]
(Step of FIG. 1A)
First, the conductive substrate 31 is prepared. For example, the material is copper, and the thickness is about 10 μm to 200 μm. The conductive substrate 31 is not limited to copper but may be stainless steel or a nickel alloy.
[0030]
(Step of FIG. 1B)
On the conductive substrate 31, a first insulating layer 32 and a first wiring layer 33 are sequentially laminated. The first insulating layer 32 is, for example, a polyimide resin having an adhesive property, and the first wiring layer 33 is, for example, copper having a thickness of 10 μm to 50 μm. These are thermocompression bonded.
[0031]
(Step of FIG. 1C)
A resist pattern 34 is formed on the first wiring layer 33. An opening is selectively formed in the resist pattern 34 in accordance with a position of a through hole to be formed in a later step.
[0032]
(Step of FIG. 2D)
The first wiring layer 33 is wet-etched using the resist pattern 34 as a mask. As the etchant, for example, a copper chloride solution or a copper selective etchant is used. Further, using the resist pattern 34 as a mask, the first insulating layer 32 is etched using, for example, a potassium hydroxide solution to expose the upper surface of the conductive base 31. Thereby, the first through hole 35 reaching the conductive base 31 is formed in the first wiring layer 33 and the first insulating layer 32. The diameter of the first through hole 35 is, for example, about 10 μm to 100 μm.
[0033]
(Step of FIG. 2E)
Using the resist pattern 34 as a mask, electroplating is performed using the conductive substrate 31 as a plating electrode. For example, a voltage is applied to the conductive substrate 31 by immersing the laminate obtained in the above steps in a copper sulfate solution. Then, first, copper starts to be deposited on the upper surface of the conductive substrate 31, and the deposited copper acts as a new plating electrode, and a conductive portion 36 made of copper is formed so as to fill the first through hole 35. To go.
[0034]
As a result, as shown in FIG. 2F, the conductive base 31 and the first wiring layer 33 are electrically connected via the conductive portion 36. Note that plating is performed so that the conductive portion 36 exceeds the upper surface of the first wiring layer 33.
[0035]
(Step of FIG. 2F)
When the resist pattern 34 is peeled off, a projection of the conductive portion 36 having the same diameter as the diameter of the first through hole 35 is formed on the upper surface of the first wiring layer 33.
[0036]
(Step of FIG. 3G)
The protrusion is polished to flatten the upper surface of the conductive portion 36. By this flattening, a wiring layer having a finer pattern can be laminated on the first wiring layer 33 with high accuracy. If the height of the conductive portion 36 is lower than the upper surface of the first wiring layer 33, a depression is formed on the upper surface of the first wiring layer 33, and it is difficult to flatten the upper surface of the first wiring layer 33. I will.
[0037]
(Step of FIG. 3H)
On the first wiring layer 33, a resist pattern 37 patterned into a desired pattern is formed.
[0038]
(Step of FIG. 3I)
The first wiring layer 33 is wet-etched using the resist pattern 37 as a mask. As the etchant, for example, a copper chloride solution or a copper selective etchant is used. Thereby, the first wiring layer 33 is patterned into a desired circuit pattern.
[0039]
(Step of FIG. 4J)
After removing the resist pattern 37, a second insulating layer 38 and a second wiring layer 39 are sequentially laminated on the first wiring layer 33. The second insulating layer 38 is, for example, a polyimide resin having an adhesive property, and the second wiring layer 39 is, for example, copper having a thickness of 10 μm to 50 μm. These are thermocompression bonded.
[0040]
(Step of FIG. 4K)
A resist pattern 40 is formed on the second wiring layer 39. An opening is selectively formed in the resist pattern 40 in accordance with the position of a through hole to be formed in a later step.
[0041]
(Step of FIG. 4L)
The second wiring layer 39 is wet-etched using the resist pattern 40 as a mask. As the etchant, for example, a copper chloride solution or a copper selective etchant is used. Further, using the resist pattern 40 as a mask, the second insulating layer 38 is etched using, for example, a potassium hydroxide solution to expose the upper surface of the conductive material 36 filling the first through hole 35. Thus, a second through hole 41 reaching the conductive portion 36 is formed in the second wiring layer 39 and the second insulating layer 38. The diameter of the second through hole 41 is, for example, about 10 μm to 100 μm.
[0042]
(Step of FIG. 5M)
Using the resist pattern 40 as a mask, electroplating is performed using the conductive substrate 31 as a plating electrode. For example, a voltage is applied to the conductive substrate 31 by immersing the laminate obtained in the above steps in a copper sulfate solution. Then, copper starts to be deposited on the upper surface of the conductive portion 36 formed earlier, and the deposited copper acts as a new plating electrode, and fills the second through hole 41 with the conductive portion 42 made of copper. Are formed.
[0043]
As a result, as shown in FIG. 5M, the conductive base 31, the first wiring layer 33, and the second wiring layer 39 are electrically connected via the conductive portion 36 and the conductive portion 42 connected to the conductive portion 36. Connected to. Also in this case, plating is performed so that the conductive portion 42 exceeds the upper surface of the second wiring layer 39.
[0044]
(Step of FIG. 5N)
When the resist pattern 40 is peeled, a projection of the conductive portion 42 having the same diameter as the diameter of the second through hole 41 (the first through hole 35) is formed on the upper surface of the second wiring layer 39.
[0045]
(Step of FIG. 5O)
The protrusion is polished to flatten the upper surface of the conductive portion 42. By this flattening, a wiring layer having a finer pattern can be laminated on the second wiring layer 39 with high accuracy.
[0046]
(Step of FIG. 6P)
On the second wiring layer 39, a resist pattern 43 patterned into a desired pattern is formed.
[0047]
(Step of FIG. 6Q)
The second wiring layer 39 is wet-etched using the resist pattern 43 as a mask. As the etchant, for example, a copper chloride solution or a copper selective etchant is used. Thereby, the second wiring layer 39 is patterned into a desired circuit pattern.
[0048]
(Step of FIG. 6R)
The resist pattern 43 is peeled off.
[0049]
(Step of FIG. 7S)
A resist pattern 44 is formed on the back surface of the conductive substrate 31. Note that a protective film for protecting the second wiring layer 39 may be formed on the second wiring layer 39 side.
[0050]
(Step of FIG. 7T)
The conductive substrate 31 is wet-etched using the resist pattern 44 as a mask. As the etchant, for example, a copper chloride solution or a copper selective etchant is used. Thus, the through holes are insulated and separated from each other, and the conductive base 31 is patterned, so that the conductive base 31 can function as an outer wiring layer. Of course, without patterning, etching may be performed only to insulate between the through holes.
[0051]
By removing the resist pattern 44, the multilayer wiring board 30 shown in FIG. 8 is obtained. In the present embodiment, for example, a three-layer wiring board having one inner wiring layer 33 and two outer wiring layers 31 and 39 is obtained.
[0052]
As described above, in the present embodiment, each of the wiring layers 31, 33, and 39 including the inner wiring layer 33 is electrically connected only by electroplating without using electroless plating or an adhesive sheet with conductive protrusions. Can be connected to Therefore, the multilayer wiring board 30 excellent in reliability can be obtained in a short time without any trouble. Further, according to the above method, even if a step is formed in each of the through holes 35 and 41, the insides of the through holes 35 and 41 can be reliably filled with the conductive materials 36 and 42.
[0053]
Further, since the above steps can be performed by repeating the lithography step, the etching step, and the electroplating step, the steps can be performed by a simple flow using the same apparatus repeatedly. Of course, even if the number of wiring layers becomes large, there is no fear of being damaged by heat or mechanical pressure many times as in Patent Document 1.
[0054]
Further, since the conductive base (outer wiring layer) 31, the conductive material 36, the wiring layer 33, the conductive material 42, and the wiring layer 39 are electrically connected, the deposition of plating proceeds in the through holes 35 and 41. The completion of the multilayer wiring board 30 having the above structure means that the wiring layers 31, 33, 39 are electrically connected to the conductive materials 36, 42 filling the through holes 35, 41. Will be. This makes it possible to omit an inspection step for checking the electrical connection between the wiring layers 31, 33, and 39.
[0055]
In addition, every time a pair of insulating layers and wiring layers are formed, through holes are formed in these layers, and the through holes are repeatedly filled with a conductive material by electroplating. Therefore, even if the aspect ratio of the entire through hole connecting the layers increases, the through holes can be reliably electrically connected.
[0056]
Further, in the present embodiment, since the insulating layer 32 is interposed between the conductive base 31 and the first wiring layer 33, not only is the conductive base 31 used as a conductor for electroplating, It can be used as an (outer layer) wiring layer patterned into a desired circuit pattern.
[0057]
Although the embodiments of the present invention have been described above, the present invention is, of course, not limited thereto, and various modifications can be made based on the technical idea of the present invention.
[0058]
In the above embodiment, a three-layer wiring board having one inner wiring layer and two outer wiring layers has been described. However, a wiring board having two or more inner wiring layers may be similarly formed. Connection can be performed easily and with high reliability.
[0059]
Further, the step of forming an opening for forming a through hole in each wiring layer and the step of patterning the wiring layer into a desired circuit pattern may be performed simultaneously.
[0060]
【The invention's effect】
As described above, according to the present invention, a through hole is formed in the conductive substrate every time the insulating layer and the wiring layer are laminated, and the conductive substrate is subjected to electroplating using the plating electrode to fill the through hole with a conductive material. Therefore, highly reliable interlayer connection can be performed by a simple process.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a step of manufacturing a multilayer wiring board according to an embodiment of the present invention.
FIG. 2 is a sectional view showing a manufacturing step following FIG. 1;
FIG. 3 is a cross-sectional view showing a manufacturing step following FIG. 2;
FIG. 4 is a cross-sectional view showing a manufacturing step following FIG. 3;
FIG. 5 is a cross-sectional view showing a manufacturing step following FIG. 4;
FIG. 6 is a cross-sectional view showing a manufacturing step following FIG. 5;
FIG. 7 is a cross-sectional view showing a manufacturing step following FIG. 6;
FIG. 8 is an enlarged sectional view of the multilayer wiring board according to the embodiment of the present invention.
FIG. 9 is a cross-sectional view illustrating a manufacturing process of a conventional multilayer wiring board.
FIG. 10 is a cross-sectional view showing a manufacturing step following FIG. 9;
FIG. 11 is a cross-sectional view showing a manufacturing step following FIG. 10;
FIG. 12 is a cross-sectional view showing a manufacturing process of another conventional multilayer wiring board.
FIG. 13 is a cross-sectional view showing a manufacturing step following FIG. 12;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 30 ... multilayer wiring board, 31 ... conductive base, 32 ... first insulating layer, 33 ... first wiring layer, 35 ... through hole, 36 ... conductive material, 38 ... second insulating layer, 39 ... second Wiring layer, 41: through hole, 42: conductive material.

Claims (3)

導電基体に第１の絶縁層を介在させて第１の配線層を積層する工程と、
前記第１の配線層及び前記第１の絶縁層を選択的にエッチングして、前記導電基体に達する第１のスルーホールを形成する工程と、
前記導電基体をめっき電極として電気めっきを行い、前記電気めっきによって析出する導電材で前記第１のスルーホールを充填する工程と、
前記第１の配線層の上に第２の絶縁層を介在させて第２の配線層を積層する工程と、
前記第２の配線層及び前記第２の絶縁層を選択的にエッチングして、前記第１のスルーホールを充填する前記導電材に達する第２のスルーホールを形成する工程と、
前記導電基体をめっき電極として電気めっきを行い、前記第１のスルーホールを充填する前記導電材に接続させて、前記第２のスルーホールを導電材で充填する工程とを有する
ことを特徴とする多層配線板の製造方法。Laminating a first wiring layer with a first insulating layer interposed in a conductive base;
Selectively etching the first wiring layer and the first insulating layer to form a first through hole reaching the conductive base;
Performing electroplating using the conductive substrate as a plating electrode, and filling the first through hole with a conductive material deposited by the electroplating;
Stacking a second wiring layer with a second insulating layer interposed on the first wiring layer;
Selectively etching the second wiring layer and the second insulating layer to form a second through hole reaching the conductive material filling the first through hole;
Performing electroplating using the conductive substrate as a plating electrode, connecting to the conductive material filling the first through hole, and filling the second through hole with a conductive material. A method for manufacturing a multilayer wiring board. 前記第１のスルーホールを前記導電材で充填する工程の際に、前記第１の配線層の上面を越えるように前記導電材を充填し、この後、前記第１の配線層の上面を越えた部分を除去して、前記導電材の上面を前記第１の配線層の上面と面一にする工程を有する
ことを特徴とする請求項１に記載の多層配線板の製造方法。In the step of filling the first through hole with the conductive material, the conductive material is filled so as to exceed the upper surface of the first wiring layer, and then the upper surface of the first wiring layer is filled with the conductive material. 2. The method according to claim 1, further comprising the step of removing the portion that has been removed so that the upper surface of the conductive material is flush with the upper surface of the first wiring layer. 導電基体に第１の絶縁層を介在させて積層された第１の配線層を有し、
前記第１の配線層及び前記第１の絶縁層を選択的にエッチングすることで形成された第１のスルーホールが、前記導電基体に達して形成されており、
前記導電基体をめっき電極として行われた電気めっきによって析出した導電材で前記第１のスルーホールは充填されており、
前記第１の配線層の上には、第２の絶縁層を介在させて第２の配線層が積層されており、
前記第２の配線層及び前記第２の絶縁層を選択的にエッチングすることで形成された第２のスルーホールが、前記第１のスルーホールを充填する前記導電材に達して形成されており、
前記導電基体をめっき電極として行われた電気めっきによって、前記第１のスルーホールを充填する前記導電材に接続して、前記第２のスルーホールにも導電材が充填されている
ことを特徴とする多層配線板。A first wiring layer laminated on the conductive base with the first insulating layer interposed therebetween,
A first through hole formed by selectively etching the first wiring layer and the first insulating layer reaches the conductive substrate, and is formed.
The first through-hole is filled with a conductive material deposited by electroplating performed using the conductive substrate as a plating electrode,
A second wiring layer is stacked on the first wiring layer with a second insulating layer interposed therebetween,
A second through hole formed by selectively etching the second wiring layer and the second insulating layer reaches the conductive material filling the first through hole. ,
The first base plate is connected to the conductive material filling the first through hole by electroplating using the conductive base as a plating electrode, and the second through hole is also filled with a conductive material. Multi-layer wiring board.

Images